KR102085888B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102085888B1
KR102085888B1 KR1020130051766A KR20130051766A KR102085888B1 KR 102085888 B1 KR102085888 B1 KR 102085888B1 KR 1020130051766 A KR1020130051766 A KR 1020130051766A KR 20130051766 A KR20130051766 A KR 20130051766A KR 102085888 B1 KR102085888 B1 KR 102085888B1
Authority
KR
South Korea
Prior art keywords
light emitting
straight line
emitting chip
wire
disposed
Prior art date
Application number
KR1020130051766A
Other languages
English (en)
Other versions
KR20140132517A (ko
Inventor
박기훈
박정환
조현석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130051766A priority Critical patent/KR102085888B1/ko
Priority to PCT/KR2014/003781 priority patent/WO2014181996A1/ko
Priority to EP14795411.9A priority patent/EP2996164B1/en
Priority to CN201480026275.0A priority patent/CN105210201B/zh
Priority to JP2016512822A priority patent/JP2016524322A/ja
Priority to US14/890,095 priority patent/US9543489B2/en
Publication of KR20140132517A publication Critical patent/KR20140132517A/ko
Application granted granted Critical
Publication of KR102085888B1 publication Critical patent/KR102085888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

실시 예에 따른 발광 소자는, 몸체; 상기 몸체의 상면에 서로 이격된 제1 및 제2금속층; 상기 제1 및 제2금속층 사이에 원 형태의 외곽선을 갖는 방열 판; 상기 방열 판 상에 서로 연결된 복수의 발광 칩을 갖는 제1발광부; 상기 복수의 발광 칩 중 제1발광 칩에 제1단 및 상기 제1금속층에 제2단이 연결된 제1와이어; 상기 복수의 발광 칩 중 제2발광 칩에 제1단 및 상기 제2금속층에 제2단이 연결된 제2와이어; 상기 방열 판 상에 배치되고 상기 제1발광부, 상기 제1 및 제2와이어를 덮는 몰딩 부재를 포함하며, 상기 제1와이어의 제1단 및 제2단을 직선으로 연결한 선분은 원 형태의 상기 방열 판의 외곽선과 법선에 가깝도록 각을 형성한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
본 발명은 발광 소자에 관한 것이다.
발광 소자, 예컨대 발광 다이오드(Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다.
발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생성하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.
또한, 발광 다이오드는 반도체 소자의 전위 갭을 이용하여 빛을 생성하므로 기존의 광원에 비해 수명이 길고 응답특성이 빠르며, 친환경적 특징을 갖는다.
이에 따라, 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내 및 실외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가하고 있다.
실시예는 새로운 구조를 가지는 발광 소자를 제공한다.
실시예는 와이어의 제1단과 제2단을 연결한 직선 선분이 몰딩 부재의 외곽 곡면의 한 점을 지나는 접선에 대해 법에 가까운 방향 또는 방사 방향으로 연장될 수 있도록 한 발광 소자를 제공한다.
실시 예는 발광 칩과 금속층에 연결된 와이어의 제1단과 제2단을 연결한 직선 선분이 원 형태의 방열 판의 외곽 곡면의 한 점을 지나는 접선에 대해 법선에 가깝도록 또는 법선 방향으로 연장될 수 있도록 한 발광 소자를 제공한다.
실시 예는 와이어의 제1단과 제2단을 방열 판의 중심에서 방사 방향으로 연장시켜 배치하고, 서로 다른 수지 재질로 지지할 수 있도록 한 발광 소자를 제공한다.
실시 예는 복수의 발광 칩을 갖는 발광 소자의 방열 효율이 개선될 수 있다.
실시 예는 복수의 발광 칩을 갖는 발광 소자의 전기적인 신뢰성을 개선시켜 줄 수 있다.
실시 예에 따른 발광 소자는, 몸체; 상기 몸체의 상면에 서로 이격된 제1 및 제2금속층; 상기 제1 및 제2금속층 사이에 원 형태의 외곽선을 갖는 방열 판; 상기 방열 판 상에 서로 연결된 복수의 발광 칩을 갖는 제1발광부; 상기 복수의 발광 칩 중 제1발광 칩에 제1단 및 상기 제1금속층에 제2단이 연결된 제1와이어; 상기 복수의 발광 칩 중 제2발광 칩에 제1단 및 상기 제2금속층에 제2단이 연결된 제2와이어; 상기 방열 판 상에 배치되고 상기 제1발광부, 상기 제1 및 제2와이어를 덮는 몰딩 부재를 포함하며, 상기 제1와이어의 제1단 및 제2단을 직선으로 연결한 선분은 원 형태의 상기 방열 판의 외곽선과 법선에 가깝도록 각을 형성한다.
실시 예는 복수의 발광 칩을 갖는 발광 소자의 신뢰성을 개선시켜 줄 수 있다.
실시 예는 복수의 발광 칩을 갖는 발광 소자의 방열 효율을 개선시켜 줄 수 있다.
실시 예는 발광 소자 및 이를 구비한 조명 시스템의 신뢰성이 개선될 수 있다.
도 1은 제1 실시 예에 따른 발광소자의 평면도이다.
도 2는 도 1의 발광 소자에서 제1 내지 제3금속층을 상세하게 나타낸 평면도이다.
도 3은 도 1의 발광 소자의 A-A측 단면도이다.
도 4는 도 1의 발광 소자에서 제1발광부의 제1와이어의 연결 상태를 나타낸 도면이다.
도 5는 도 1의 발광 소자에서 제1발광부의 제1와이어의 연결 상태를 나타낸 도면이다.
도 6 및 도 7은 도 1의 발광 소자의 기판의 열 변형 예를 나타낸 도면이다.
도 8은 도 3의 발광 소자의 다른 예를 나타낸 도면이다.
도 9는 도 3의 발광 소자의 또 다른 예를 나타낸 도면이다.
도 10은 도 1의 발광 소자의 다른 예를 나타낸 도면이다.
도 11은 제2실시 예에 따른 발광 소자를 나타낸 평면도이다.
도 12는 도 11의 발광 소자의 부분 확대도이다.
도 13은 실시 예에 따른 발광 소자의 발광 칩의 예를 나타낸 도면이다.
도 14는 실시 예에 따른 발광 소자를 갖는 표시 장치를 나타낸 도면이다.
도 15는 실시 예에 따른 발광 소자를 갖는 표시 장치의 다른 예를 나타낸 도면이다.
도 16은 실시 예에 따른 발광 소자를 갖는 조명 장치를 나타낸 사시도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
이하에서는 도 1 내지 도 5을 참고하여 본 발명의 제1 실시예에 따른 발광소자를 설명한다.
도 1은 제1 실시 예에 따른 발광소자의 평면도이며, 도 2는 도 1의 발광 소자에서 제1 내지 제3금속층을 상세하게 나타낸 평면도이고, 도 3은 도 1의 발광 소자의 A-A측 단면도이며, 도 4는 도 1의 발광 소자에서 제1발광부의 제1와이어의 연결 상태를 나타낸 도면이고, 도 5는 도 1의 발광 소자에서 제1발광부의 제1와이어의 연결 상태를 나타낸 도면이다.
도 1 내지 도 5를 참조하면, 발광 소자는 몸체(11), 상기 몸체(11)의 상면에 배치된 제1금속층(13) 및 제2금속층(15); 상기 몸체(11)의 상면에서 상기 제1 및 제2금속층(13,15) 사이에 배치된 방열판(17); 상기 몸체(11)의 하면에 배치된 제3금속층(43) 및 제4금속층(45); 상기 몸체(11)를 관통하여 제1 및 제3금속층(13,43)을 연결하는 적어도 하나의 제1연결 전극(14); 상기 몸체(11)를 관통하여 상기 제2 및 제4금속층(15,45)을 연결하는 제2연결 전극(16); 상기 방열판(17) 상에 배치된 복수의 발광 칩(31,32,33)을 갖는 발광부(30,30A); 방열판(17)의 둘레에 배치된 반사부재(23); 및 상기 방열판(17) 상에 몰딩 부재(25); 상기 제1 및 제2금속층(13,15)에 연결되며 상기 방열판(17)을 중심으로 방사 방형으로 배치된 제1 및 제2와이어(71,73)를 포함한다.
상기 몸체(11), 상기 제1 및 제2금속층(13,15)은 회로기판(10)으로 정의할 수 있으며 상기 회로기판(10)은 제3 및 제4금속층(43,45)을 포함할 수 있다. 상기 제3 및 제4금속층(43,45)는 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 몸체(11)는 실리콘, 에폭시 또는 플라스틱 재질과 같은 수지 재질을 포함할 수 있다. 상기 몸체(11)는 수지 계열의 절연 물질 예컨대, 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질로 형성될 수 있다. 상기 실리콘은 백색 계열의 수지를 포함한다. 또한 상기 몸체(11) 내에는 산무수물, 산화 방지제, 이형재, 광 반사재, 무기 충전재, 경화 촉매, 광 안정제, 윤활제, 이산화티탄 중에서 선택적으로 첨가될 수 있다. 함유하고 있다. 상기 몸체(11)는 에폭시 수지, 변성 에폭시 수지, 실리콘 수지, 변성 실리콘 수지, 아크릴 수지, 우레탄 수지로 이루어지는 군으로부터 선택되는 적어도 1종에 의해 성형될 수 있다. 예를 들면, 트리글리시딜이소시아누레이트, 수소화 비스페놀 A 디글리시딜에테르 등으로 이루어지는 에폭시 수지와, 헥사히드로 무수 프탈산, 3-메틸헥사히드로 무수 프탈산4-메틸헥사히드로 무수프탈산 등으로 이루어지는 산무수물을, 에폭시 수지에 경화 촉진제로서 DBU(1,8-Diazabicyclo(5,4,0)undecene-7), 조촉매로서 에틸렌 그리콜, 산화티탄 안료, 글래스 섬유를 첨가하고, 가열에 의해 부분적으로 경화 반응시켜 B 스테이지화한 고형상 에폭시 수지 조성물을 사용할 수 있으며, 이에 대해 한정하지는 않는다.
다른 예로서, 상기 몸체(11)는 절연 재질을 포함하며, 예컨대 세라믹 소재를 포함한다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 몸체(11)의 재질은 금속 산화물 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, 또는 AlN일 수 있다.
상기 몸체(11)는 서로 반대측 제1측면(1) 및 제2측면(2)과, 상기 제 1측면(1)과 제2측면(2)에 인접하며 서로 반대측 제3 및 제4측면(3,4)을 포함한다. 상기 제1 및 제2측면(1,2)의 길이는 상기 제3 및 제4측면(3,4)의 길이보다 더 길거나 같을 수 있다.
상기 몸체(11)의 표면에는 제1 내지 제4금속층(13,15,43,45)과 방열 판(17)이 배치된다. 상기 제1금속층(13), 상기 제2금속층(15) 및 방열판(17)은 상기 몸체(11)의 상면에 배치되며, 상기 제3금속층(43)과 제4금속층(45)은 상기 몸체(11)의 하면(102)에 배치된다.
상기 제1 및 제2금속층(13,15)의 상면 및 외측 둘레에는 보호층(21)이 배치되며, 상기 보호층(21)은 상기 제1 및 제2금속층(13,15)의 외측 둘레가 노출되는 것을 차단한다. 상기 제1금속층(13)은 상기 몸체(11)의 제1, 제2 및 제3측면(1,2,3)의 에지(Edge)로부터 이격되고, 상기 제2금속층(15)는 상기 몸체(11)의 제1, 제2 및 제4측면(1,2,4)의 에지(Edge)로부터 이격된다. 이에 따라 상기 제1 및 제2금속층(13,15)이 부식되거나 전기적인 신뢰성이 저하되는 것을 억제할 수 있다. 상기 보호층(21)은 절연 재질 예컨대, 포토 레지스트와 같은 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 방열판(17)은 상기 몸체(11)의 상면 중에서 상기 제1 및 제2금속층(13,15) 사이에 배치되고, 원 형상을 갖는다.
상기 제1금속층(13)은 오픈 영역(13A), 제1지지 돌기(13B) 및 제1본딩 영역(12A)을 포함한다. 상기 오픈 영역(13A)은 상기 제1금속층(13) 상에 배치된 보호층(21)이 제거된 영역이 될 수 있으며, 와이어가 접촉되거나 본딩될 수 있다. 상기 제1지지 돌기(13B)는 상기 제1금속층(13)으로부터 상기 몸체(11)의 제3측면(3) 방향으로 연장되고, 도금을 위한 인출 단자이거나 사출시 제1금속층(13)을 지지할 수 있다. 상기 제1본딩 영역(12A)은 상기 방열판(17)의 둘레를 따라 배치되며, 예컨대 상기 방열판(17)의 외측 윤곽선을 따라 반구형 형상으로 리세스(Recess)된다. 상기 제1본딩 영역(12A)은 상기 보호층(21)이 오픈된 영역이며 발광부(30,30A)에 연결되고 제1극성의 전원을 공급하게 된다.
상기 제2금속층(15)은 오픈 영역(15A), 제2지지 돌기(15B) 및 제2본딩 영역(12B)을 포함한다. 상기 오픈 영역(13A)은 상기 제2금속층(15) 상에 배치된 보호층(21)이 제거된 영역이 될 수 있으며, 별도의 와이어가 본딩되거나 접촉될 수 있다. 상기 제2지지 돌기(15B)는 적어도 하나를 포함하며, 상기 제2금속층(15)으로부터 상기 몸체(11)의 외 측면으로 연장되며, 도금을 위한 인출 단자이거나 사출시 제2금속층(15)을 지지할 수 있다. 예컨대, 상기 제2지지 돌기(15B)가 복수개인 경우, 상기 몸체(11)의 제1 및 제2측면(1,2) 방향으로 연장될 수 있다. 상기 제2본딩 영역(12B)은 상기 방열판(17)의 둘레를 따라 배치되며, 예컨대 상기 방열판(17)의 외측 윤곽선을 따라 반구 형상으로 리세스된다. 상기 제2본딩 영역(12B)은 상기 보호층(21)이 오픈된 영역이며 발광부(30,30A)에 연결되고 제2극성의 전원을 공급하게 된다.
상기 제1 및 제2금속층(13,15)의 제1 및 제2본딩 영역(12A,12B)은 상기 방열판(17)의 외측 둘레를 따라 배치됨으로써, 제1 및 제2와이어(71,73)의 길이, 본딩 위치, 발광 칩들(31,32,33)의 배열이 용이한 효과가 있다.
상기 제1내지 제4금속층(13,15,43,45)은 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 팔라듐(Pd) 중 적어도 하나의 금속을 포함할 수 있으며, 예컨대 서로 다른 금속으로 다층으로 형성될 수 있다. 상기 제1 내지 제4금속층(13,15,43,45)의 표면에는 도금층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 방열판(17)과 상기 제1 및 제2금속층(13,15) 사이의 제1간극부(18)는 상기 방열판(17)의 둘레를 따라 링 형상으로 형성되며, 상기 방열판(17)과 제1 및 제2금속층(13,15)의 접촉을 차단한다. 상기 제1 및 제2금속층(13,15) 사이의 제2간극부(19)는 상기 제1간극부(18)로부터 연장되며, 상기 제1 및 제2금속층(13,15)을 이격시켜 준다.
상기 방열판(17)은 제3지지 돌기(17A)를 포함하며, 상기 제3지지 돌기(17A)는 상기 제2간극부(19)를 따라 상기 몸체(11)의 제1 및 제2측면(1,2)으로 연장된다.
상기 방열판(17)의 직경은 상기 몸체(11)의 너비의 50% 이상 예컨대, 70% 이상으로 형성될 수 있다. 여기서, 상기 몸체(11)의 너비는 제1 및 제2측면(1,2) 사이의 간격일 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사부재(23)는 상기 방열판(17)의 둘레에 배치되며, 상기 발광 칩(31,32,33)으로부터 외측으로 방출된 광을 반사시켜 준다. 상기 반사부재(23)는 링 형상을 갖고 상기 보호층(21)의 두께보다 두꺼운 두께로 형성되며, 입사되는 광을 효과적으로 반사시켜 줄 수 있다. 상기 반사부재(23)는 상기 제1 및 제2본딩 영역(12A,12B) 상에 배치되고, 상기 보호층(21)과 상기 몰딩 부재(25) 사이에 배치될 수 있다.
상기 반사부재(23)는 실리콘 또는 에폭시와 같인 수지 재질을 포함하며, 내부에 금속 산화물이 첨가될 수 있다. 상기 금속 산화물은 상기 몰딩 부재의 굴절률보다 높은 굴절률을 갖는 물질로서, 예컨대 TIO2, Al2O3, 또는 SiO2를 포함한다. 상기 금속 산화물은 상기 반수 부재 내에 5wt% 이상으로 첨가될 수 있으며, 상기 발광 칩(31,32,33)로부터 방출된 광에 대해 50% 이상 예컨대, 78% 이상의 반사율을 나타낸다. 상기 반사부재(23)의 높이는 600±20㎛이며, 너비는 1000±100㎛ 범위로 형성될 수 있다. 상기 반사부재(23)의 높이가 너무 낮거나 높은 경우, 광 반사효율이 저하될 수 있다. 또한 상기 반사부재(23)의 너비가 너무 좁은 경우 형성에 어려움이 있고, 너무 넓은 경우 방열 효율이 저하될 수 있다.
상기 제1연결 전극(14)은 상기 몸체(11) 내에 하나 이상이 배치되고 상기 제1 및 제3금속층(13,43)에 연결되고, 상기 제1 및 제3금속층(13,43)을 전기적으로 연결시켜 준다. 상기 제2연결 전극(16)은 상기 몸체(11) 내에 하나 이상이 배치되고 상기 제2 및 제4금속층(15,45)에 연결되고, 상기 제2 및 제4금속층(15,45)을 전기적으로 연결시켜 준다.
상기 방열판(17) 상에는 복수의 발광 칩(31,32,33)을 갖는 복수의 발광부(30,30A)를 포함하며, 상기 각 발광부(30,30A)는 복수의 발광 칩(31,32,33)을 포함하며, 각 발광부(30,30A)의 복수의 발광 칩(31,32,33)은 직렬로 연결될 수 있다. 상기 각 발광부(30,30A)의 복수의 발광 칩(31,32,33)은 5개 이상이 직렬 연결되며, 광원으로서, 자외선부터 가시광선까지의 파장 대역 중에서 선택적으로 발광하게 된다. 상기 발광 칩(31,32,33)은 UV(Ultraviolet) LED 칩, 그린 LED 칩, 블록 LED 칩, 레드 LED 칩을 포함한다. 상기 발광 칩(31,32,33)의 광 출사 영역에는 형광체가 도포될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1발광부(30)의 제1 내지 제3발광 칩(31,32,33)은 서로 직렬로 연결될 수 있으며, 상기 제1발광 칩(31)은 상기 제1금속층(13)과 제1와이어(71)로 연결되며, 상기 제1와이어(71)의 양단은 상기 제1발광 칩(31)과 상기 제1금속층(13)의 제1본딩 영역(12A)에 본딩된다.
상기 제2발광 칩(32)은 상기 제2금속층(15)과 제2와이어(73)로 연결되며, 상기 제2와이어(73)의 양단은 상기 제2발광 칩(32)과 상기 제2금속층(15)의 제2본딩 영역(12B)에 본딩된다.
상기 제3발광 칩(33)은 상기 제1발광 칩(31)과 상기 제2발광 칩(32) 사이에 복수개가 직렬로 연결되며, 상기 복수개의 제3발광 칩(33)은 1열 또는 2열 이상으로 배치될 수 있다. 또한 상기 복수의 제3발광 칩(33)은 제3와이어(75)에 의해 다른 칩들과 연결된다. 상기 제1 및 제2발광 칩(31,32)은 복수의 발광 칩을 갖는 발광부의 마지막 단에 연결된 칩들이다.
상기 제1와이어(71)는 상기 제1발광 칩(31)으로부터 상기 방열판(17)의 외측 윤곽선 형상 예컨대, 원 형상의 중심에 대해 방사 방향으로 연장될 수 있다. 상기 제2와이어(73)는 상기 제2발광 칩(32)으로부터 상기 방열판(17)의 원 형상의 중심에 대해 방사 방향으로 연장된다. 상기 제1와이어(71) 및 상기 제2와이어(73)의 연장 방향은 상기 각 와이어(71,73)의 양단을 직선으로 연결한 선분의 연장 방향이 될 수 있다.
또한 다른 발광부(30A) 내에 배치된 제1 및 제2발광 칩(31,32)과 제1 및 제2본딩 영역(12A,12B)에 연결된 제1 및 제3와이어(71,73)는 상기 방열판(17)의 원 중심으로부터 방사 방향으로 연장된다.
도 3과 같이, 상기 방열판(17) 상에는 몰딩 부재(25)가 배치되며, 상기 몰딩 부재(25)는 실리콘 또는 에폭시와 같은 투명한 수지 재질로 형성될 수 있다. 상기 몰딩 부재(25)는 반구형 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1와이어(71) 및 상기 제2와이어(73)의 고점의 높이(T1)는 상기 제3와이어(75)의 고점의 높이보다 높게 위치한다. 상기 제1 및 제2와이어(71,73)의 고점의 높이(T1)는 상기 제1 및 제2발광 칩(32)의 상면으로부터 180㎛~200㎛ 범위로 형성되며, 상기 제3와이어(75)의 고점보다 30㎛~50㎛ 범위로 더 높게 위치한다. 상기 제1 및 제2와이어(71,73)의 고점 높이를 높여 줌으로써, 상기 몰딩 부재(25)의 팽창과 수축에 따라 상기 제1 및 제2와이어(71,73)에 전달되는 충격이 감소될 수 있다. 또한 상기 각 제1 및 제2와이어(71,73)의 양단은 상기 몰딩 부재(25)의 팽창 방향 및 수축 방향과 같은 선상에 본딩됨으로써, 상기 몰딩 부재(25)의 열 변형에 의해 상기 제1 및 제2와이어(71,73)에 전달되는 충격을 줄여줄 수 있다. 즉, 상기 제1 및 제2와이어(71,73)는 상기 몰딩 부재(25)로부터 전달되는 인장력을 최소화할 수 있는 방사형 본딩 방식으로 연결된다.
도 3 및 도 4와 같이, 상기 제1 및 제3와이어(71,73)의 제1단(P1)은 상기 제1 및 제2발광 칩(31,32)에 본딩되며, 상기 몰딩부재(25) 내에 배치된다. 또한 상기 제1 및 제3와이어(71,73)의 제2단(P2)은 상기 제1금속층(13)의 제1본딩 영역(12A)과 상기 제2금속층(15)의 제2본딩 영역(12B)에 본딩된다. 여기서, 상기 제1 및 제3와이어(71,73)의 제2단(P2)은 반사 부재(23) 내에 배치된다. 상기 제1 및 제2와이어(71,73)의 제1단(P1)은 상기 몰딩 부재(25) 내에 배치되고, 제2단(P2)은 상기 반사 부재(23) 내에 배치됨으로써, 서로 다른 수지 부재 간의 열 팽창 차이에 의해 상기 제1 및 제2와이어(71,73)에 전달되는 인장력을 억제할 수 있다.
상기 몰딩 부재(25) 내에는 형광체가 첨가될 수 있으며, 상기 형광체는 황색 형광체, 녹색 형광체, 청색 형광체, 적색 형광체 중 적어도 하나를 포함할 수 있으며, 예를 들면, Eu, Ce 등의 란타노이드계 원소에 의해 주로 활성화되는 질화물계 형광체·산질화물계 형광체·사이어론계 형광체, Eu 등의 란타노이드계, Mn 등의 천이금속계의 원소에 의해 주로 활성화되는 알칼리 토류 할로겐 아파타이트 형광체, 알칼리 토류 금속 붕산 할로겐 형광체, 알칼리 토류 금속 알루민산염 형광체, 알칼리 토류 규산염, 알칼리 토류 황화물, 알칼리 토류 티오갈레이트, 알칼리 토류 질화규소, 게르마늄산염, 또는, Ce 등의 란타노이드계 원소에 의해 주로 활성화되는 희토류 알루민산염, 희토류 규산염 또는 Eu 등의 란타노이드계 원소에 의해 주로 활성화되는 유기 및 유기 착체 등으로부터 선택되는 적어도 어느 하나 이상일 수 있다. 구체적인 예로서, 상기의 형광체를 사용할 수 있지만, 이것에 한정되지 않는다.
상기 몰드 부재(25)의 외측 윤곽선은 원 형상을 갖고, 상기 반사부재(23)와 접촉될 수 있다. 상기 몰드 부재(25)와 상기 반사부재(23)는 서로 다른 종류의 실리콘 재질로 형성될 수 있으며, 두 부재 간의 접착력은 개선될 수 있다. 또한 상기 반사 부재(25)는 상기 몰딩 부재(25)의 넘침을 방지할 수 있다.
상기 방열 판(17), 제1 및 제금속층(13,15) 중 적어도 하나의 위에는 보호 칩(미도시)이 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 4 및 도 5를 참조하면, 제1와이어(71)는 상기 방열판(17)의 원 형상의 윤곽선의 한 점을 지나는 접선(B1)에 대해 제1각도(θ1)의 방향으로 연장된다. 상기 제1각도(θ1)는 85도 내지 95도 범위로 형성될 수 있으며, 상기 제1각도(θ1)가 90도에 가까울수록 상기 제1와이어(71)에 전달되는 상기 몰딩 부재(25)에 의한 충격이 최소화될 수 있다. 즉, 상기 제1와이어(71)는 제1단(P1)과 제2단(P2)을 연결하는 직선 성분이 원 형태의 상기 방열 판(17)의 외측 윤곽선 또는 외곽선을 지나는 접선(B1)에 대해 직각 또는 법선에 가까운 각으로 형성될 수 있으며, 예컨대 85도 내지 95도 범위의 각으로 형성될 수 있으며, 직각 또는 법선인 경우 상기 제1와이어(71)에 전달되는 충격이 최소화될 수 있다.
여기서, 상기 제1와이어(71)의 제1단(P1)과 제2단(P2) 사이의 직선 거리(D3)는 다른 방향으로 연결된 와이어의 직선 거리(D2)보다 짧을 수 있다. 또한 상기 제1본딩 영역(12A) 및 상기 제2본딩 영역(12B)의 너비(D1)는 280㎛ 내지 320㎛ 범위로 형성될 수 있으며, 이러한 너비(D1)는 상기 제1와이어(71)의 제2단(P2)의 공간 확보를 위한 너비로 형성될 수 있다.
상기 제2와이어(73)는 상기 제1와이어(71)와 같이, 상기 방열판(17)의 윤곽선의 한 점을 지나는 접선에 대해 법선에 가까운 각도로 예컨대, 85도 내지 95도의 각도로 배치될 수 있고, 법선이나 직각인 경우 상기 제2와이어(73)에 전달되는 외부 충격이 최소화될 수 있다. 상기 제2와이어(73)에 대한 상세한 설명은 상기 제1와이어(71)의 설명을 참조하기로 한다.
또한 도 5과 같이, 제1발광 칩(31)의 서로 인접한 제1측면(S1)에 수평한 제1선분(X1)과 제2측면(S2)에 수평한 제2선분(Y1) 사이의 각도(θ2)가 직각인 경우, 상기 제1와이어(71)가 연장되는 직선 선분(X2)은 제1선분(X1)과의 각도(θ3)가 90도 미만 예컨대, 10도 내지 80도 사이로 형성될 수 있다. 여기서, 상기 제1선분(X1)은 상기 제1발광 칩(31)의 제1측면(S1)을 따라 직선으로 연장된 선분이며, 제2선분(Y1)은 상기 제1발광 칩(31)의 제1측면(S1)에 인접한 제2측면(S2)을 따라 직선으로 연장된 선분이다. 상기 제1와이어(71)의 직선 선분(X2)과 상기 각도(θ3)는 상기 제1발광 칩(31)의 위치에 따라 달라질 수 있다. 상기 제2측면(S2)은 상기 제1측면(S1)보다 더 긴 길이이거나 동일한 길이로 형성될 수 있다.
상기 제1와이어(71)가 연장되는 직선 선분(X2)은 제1 및 제2발광 칩(31,32)의 같은 중심을 연결하거나 상기 제1 및 제2발광 칩(31,32)의 제2측면(S2)을 지나는 제2선분(Y1)에 대해 5도 이상으로 어긋나게 배치될 수 있다.
상기와 같이, 상기 방열판(17) 상에 배치된 복수의 발광 칩 중 상기 제1 및 제2본딩 영역(12A,12B)에 연결된 제1 및 제2와이어(71,73)는 상기 방열판(17)의 원 중심에 대해 방사 방향으로 배치함으로써, 인장력에 견디는 힘이 강화될 수 있다. 도 6과 같이 내부의 발광 칩들(31,32,33)의 동작에 따라 열이 발생되고, 상기 발생된 열은 몰딩 부재(25)를 통해 전도된다. 이때 상기 몰딩 부재(25)의 열 팽창에 따라 상기 회로기판(10)은 중심부부터 하 방향으로 점선(10A)와 같이 휘어지게 된다. 또한 도 7과 같이, 발광 칩들(31,32,33)이 오프되고, 상기 몰딩 부재(25)가 수축될 때, 상기 회로기판(10)은 점선(10B)와 같이 상 방향으로 복원된다. 이러한 몰딩 부재(25)의 팽창과 수축에 의해 상기 제1 및 제2와이어(71,73)는 다른 와이어들에 비해 큰 충격을 받을 수 있다. 여기서, 상기 회로기판(10)은 상기 몰딩 부재(25)가 팽창될 때에는 수축 방향으로 50㎛ 이상의 차이(Z1)로 휘어지고, 수축될 때 Z축 방향으로 70㎛ 이상의 차이(Z2)로 휘어진다. 이러한 몰딩 부재(25)의 팽창과 수축의 차이는 몸체(11)의 재질에 따라 차이가 있을 수 있으며, 이에 대해 한정하지는 않는다.
만약, 도 4의 점선 와이어(71a)와 같이, 와이어를 연결한 경우, 상기 몰딩 부재(25)의 수축과 팽창 방향과 어긋나게 배치되어 있어서, 본딩 부분이 떨어지는 문제가 발생될 수 있다. 따라서, 실시 예는 제1 및 제2와이어(71,73)를 방사 방향으로 상기 제1 및 제2본딩 영역(12A,12B)에 본딩하게 됨으로써, 상기 제1 및 제2와이어(71,73)가 상기 몰딩 부재(25)로부터 전달되는 인장력이 줄어들 수 있다. 따라서 상기 제1 및 제2와이어(71,73)를 외부 충격으로부터 보호할 수 있다.
아래의 표1과 같이, 비교 예는 와이어를 도 4의 점선 와이어와 같이 본딩한 경우이고, 실시 예는 방열 판의 윤곽선의 한 점을 지나는 접선에 대해 법선 방향으로 제1와이어(즉, 제1 또는 제2와이어)를 본딩한 경우이다. 또한 실시 예의 와이어의 고점 높이는 180㎛ 내지 220㎛ 범위의 높이로 하고, 비교 예의 와이어의 고점 높이는 150㎛ 내지 170㎛ 범위로 한다.
구분/주기 0 100 200 300 400 500
비교 예
(불량/수량)		 0/23 1/23 1/23 3/23 6/23 10/23
실시 예
(불량/수량)		 0/22 0/22 0/22 0/22 0/22 0/22
주기(cycle)는 신뢰성 항목 중 소정의 온도(-40ºC ~ 100 ºC)에서 1회 반복한 것을 1주기로 하고, 100주기, 200주기, 300주기, 400주기, 500 주기로 비교 예와 실시 예의 불량을 체크한 것이다.
비교 예는 실험 결과와 같이, 100주기에서 500주기로 갈수록 와이어의 불량이 점차 증가하게 되며, 예컨대 23개의 와이어 중에서 400주기일 때 6개의 와이어의 불량이 발생되고, 500 주기에서 10개의 와이어가 불량이 발생된다.
그러나, 실시 예는 주기에 상관없이 와이어의 불량이 없게 된다. 따라서, 비교 예의 와이어의 본딩 방식에 비해 실시 예의 와이어의 본딩 방식에서 와이어의 불량을 방지할 수 있다. 즉, 발광 칩과 제1 및 제2금속층의 본딩 영역에 연결된 와이어들이 외부 충격에 잘 견디게 된다.
도 8은 도 3의 발광 소자의 다른 예로서, 반사부재(23A)가 상기 방열 판(17) 상에 접촉될 수 있다. 따라서, 상기 반사부재(23A)는 제1간극부(18) 내에 채워지게 되고, 상기 방열 판(17)의 상면으로 연장되므로 접착력이 강화될 수 있다. 상기 반사부재(23A)의 내측면 예컨대, 상기 몰딩 부재(25)가 접촉되는 면은 곡면이거나 경사진 면일 수 있다.
도 9는 도 3의 발광 소자의 다른 예로서, 몰딩 부재(25)는 외곽 둘레에 상기 제1 및 제2본딩 영역(12A,12B) 상에 연장된 연장부(25A)를 포함한다. 이는 반사부재를 별도로 형성하지 않고, 몰딩 부재(25)의 연장부(25A)로 제1 및 제2와이어(71,73)의 제2단을 덮게 된다. 이 경우 동일 물질로 와이어들을 덮을 수 있다.
도 10은 도 1의 다른 예로서, 복수의 발광부(30,30A,30B) 중 제3발광부(30B)는 제1발광부(30)와 제2발광부(30A) 사이에 배치된다. 상기 제1 및 제2발광부(30,30A)의 제1 및 제2발광 칩(31,32)과 제1 및 제2본딩 영역(12A,12B) 사이에 연결된 제1 및 제2와이어(71,73)는 상기 방열 판(17)의 윤곽선의 한 점을 지나는 접선에 대해 법선 방향으로 연장될 수 있다. 상기 제3발광 부(30B)의 제4및 제5발광 칩(51,52)과 제1 및 제2본딩 영역(12A,12B)을 연결해 주는 제4 및 제5와이어(77,78)은 상기 방열 판(17)의 윤곽선의 한 점을 지나는 접선에 대해 85도 내지 95도 범위 예컨대, 법선 방향으로 연장될 수 있다. 상기 제3발광부(30B)는 제3 및 제5발광 칩(51,52) 사이에는 복수개가 직렬로 연결된 제6발광 칩(53)을 포함한다.
도 11은 제2실시 예에 따른 발광 소자를 나타낸 평면도이며, 도 12는 도 11의 발광 소자의 부분 확대도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예의 설명을 참조하기로 한다.
도 11 및 도 12를 참조하면, 발광 소자는 몸체(11), 상기 몸체(11)의 상면에 배치된 제1금속층(13) 및 제2금속층(15); 상기 몸체(11)의 상면에서 상기 제1 및 제2금속층(13,15) 사이에 배치된 방열판(17); 상기 방열판(17) 상에 배치된 복수의 발광 칩(31A,32A,33,51,52)을 갖는 발광부(30,30A,30B); 상기 방열판(17)의 둘레에 배치된 반사부재(23); 및 상기 방열판(17) 상에 몰딩 부재(25); 상기 제1 및 제2금속층(13,15)에 연결되며 상기 방열판(17)을 중심으로 방사 방형으로 배치된 제1 및 제2와이어(71,73)를 포함한다.
상기 발광 칩(31A,32A,33,51,52) 중 제1발광 칩(31A)은 상기 제1와이어(71)가 연장되는 직선 방향과 같은 방향으로 배치되며, 제2발광 칩(32A)은 상기 제2와이어(73)가 연장되는 직선 방향과 같은 방향으로 배치된다.
상기 제1 및 제2발광 칩(31A,32A)은 복수의 제3발광 칩(33)이 배치되는 방향과 틸트되어 배치된다.
도 12와 같이, 제1발광 칩(31A)은 제1측면(S1)에 수평한 제1선분(X1)과 제2측면(S2)에 수평한 제2선분(Y1) 사이의 각도가 직각인 경우, 상기 제1와이어(71)가 연장되는 직선 선분(X3)의 연장 방향과 같은 방향으로 배치된다. 예컨대, 상기 제1와이어(71)가 연장되는 직선 선분(X3)과 상기 제1선분(X1) 사이의 각도(θ4)는 30도 내지 70도 범위로 형성될 수 있다. 상기 직선 선분(X3) 상에는 제1발광 칩(31A)에 연결된 제3와이어(75)의 제1단(P3)을 경유할 수 있다.
상기 제1와이어(71)가 연장되는 직선 선분(X3)은 상기 제1발광 칩(31A)의 제2측면(S2)에 평행한 선분과 평행하게 배치되고, 상기 접선(B1)에 대해 법선에 가까운 각도 예컨대, 85도 내지 95로 범위로 형성될 수 있고, 법선인 경우 상기 제1와이어(71)가 법선 방향으로 배치되므로, 외부에서 전달되는 충격이 최소화될 수 있다.
도 13은 실시 예에 따른 발광 소자의 발광 칩의 일 예를 나타낸 도면이다.
도 13을 참조하면, 발광소자는 기판(111), 버퍼층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 전극층(131), 제1전극 패드(141) 및 제2전극 패드(151)를 포함한다.
상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부가 형성될 수 있으며, 상기의 복수의 돌출부는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~300㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111) 위에는 버퍼층(113)이 형성되며, 상기 버퍼층(113)은 2족 내지 6족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(113) 위에는 저 전도층이 형성되며, 상기 저 전도층은 언도프드 반도체층으로서, 제1도전형 반도체층의 전도성 보다 낮은 전도성을 가진다. 상기 저 전도층은 3족-5족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(113) 위에는 제1도전형 반도체층(115)이 형성될 수 있다. 상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(115)이 N형 반도체층인 경우, 상기 제1도전형의 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 버퍼층(113)과 상기 제1도전형 반도체층(115) 사이에는 반도체층이 형성되며, 상기 반도체층은 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 A 이상으로 형성될 수 있다.
상기 제1도전형 반도체층(115)과 상기 활성층(117) 사이에는 제1도전형 클래드층(미도시)이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(117)의 장벽층의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다.
상기 제1도전형 반도체층(115) 위에는 활성층(117)이 형성된다. 상기 활성층(117)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(117)은 우물층/장벽층이 교대로 배치되며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있다.
상기 활성층(117) 위에는 제2도전형 클래드층이 형성되며, 상기 제2도전형 클래드층은 상기 활성층(117)의 장벽층의 밴드 갭보다 더 높은 밴드 갭을 가지며, III족-V족 화합물 반도체 예컨대, GaN 계 반도체로 형성될 수 있다.
상기 제2도전형 클래드층 위에는 제2도전형 반도체층(119)이 형성되며, 상기 제2도전형 반도체층(119)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(119)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(119)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
발광 구조물(120) 내에서 상기 제1도전형과 상기 제2도전형의 전도성 타입은 상기의 구조와 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층(119)은 N형 반도체층, 상기 제1도전형 반도체층(115)은 P형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(119) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 N형 반도체층이 더 형성할 수도 있다. 발광소자는 상기 제1도전형 반도체층(115), 활성층(117) 및 상기 제2도전형 반도체층(119)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 상기 N-P 및 P-N 접합은 2개의 층 사이에 활성층이 배치되며, N-P-N 접합 또는 P-N-P 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.
상기 제1도전형 반도체층(115) 위에 제1전극 패드(141)가 형성되며, 상기 제2도전형 반도체층(119) 위에 전극층(131) 및 제2전극 패드(151)가 형성된다.
상기 전극층(131)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(131)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다.
상기 전극층(131)은 상기 제2도전형 반도체층(119)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(131)은 다른 예로서, 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir와 같은 금속 물질 중에서 선택적으로 형성될 수 있다.
상기 제1전극 패드(141)와 상기 제2전극 패드(151)는 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 발광 소자의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(120)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
상기 제2전극패드(151)는 상기 제2도전형 반도체층(119) 및/또는 상기 전극층(131) 위에 형성될 수 있으며, 제2전극 패턴(153)를 포함할 수 있다. 상기 제2전극 패턴(153)은 상기 제2전극 패드(151)로부터 분기된 암(arm) 구조 또는 핑거(finger) 구조로 형성될 수 있다. 상기 제2전극 패드(151)는 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속층들을 포함하며, 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극 패드(151)는 발광 칩 위에서 볼 때, 상기 제1전극 패드(141)와 발광칩의 어느 한 변 너비의 1/2 이상 이격되며, 상기 제2전극 패턴(153)는 상기 전극층(131) 위에 상기 발광 칩의 어느 한 변 너비의 1/2 이상의 길이로 형성될 수 있다.
상기 제2전극 패드(151) 및 상기 제2전극 패턴(153) 중 적어도 하나의 일부는 상기 제2도전형 반도체층(119)의 상면에 오믹 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극 패드(141)는 상기 제1도전형 반도체층(115)의 상면 중에서 제1영역(A1)에 형성되며, 상기 제1영역(A1)은 상기 제1도전형 반도체층(115)의 일부 영역으로서, 상기 제2도전형 반도체층(119) 및 상기 활성층(117)의 일부가 에칭되고 상기 제1도전형 반도체층(115)의 상면 일부가 노출되는 영역이다. 여기서, 상기 제1도전형 반도체층(115)의 상면은 상기 활성층(117)의 측면으로부터 단차진 영역이며, 상기 활성층(117)의 하면보다 낮은 위치에 형성된다.
상기 발광 구조물(120)에는 홈(125)이 형성되며, 상기 홈(125)은 상기 발광 구조물(120)의 상면으로부터 상기 제1도전형 반도체층(115)이 노출되는 깊이로 형성된다. 상기 제1도전형 반도체층(115)의 제1영역(A1)과 상기 홈(125)의 깊이는 상기 발광 구조물(120)의 상면으로부터 동일한 깊이이거나 서로 다른 깊이로 형성될 수 있다. 상기 제1전극 패드(141)에는 상기 홈(125) 내에 배치된 제1전극 패턴과 연결될 수 있다.
상기 제1전극 패드(141)과 상기 제2전극패드(151)는 실시 예에 따른 와이어가 본딩된다.
<조명 시스템>
실시예에 따른 발광 소자 또는 발광 소자는 조명 시스템에 적용될 수 있다. 상기 조명 시스템은 복수의 발광 소자가 어레이된 구조를 포함하며, 도 14 및 도 15에 도시된 표시 장치, 도 16에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 14는 실시 예에 따른 발광 소자를 갖는 표시 장치의 분해 사시도이다.
도 14를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 광원 모듈(1031)와, 상기 도광판(1041) 아래에 반사부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 광원 모듈(1031) 및 반사부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 광원 모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다. 상기 광원 모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 광원 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 또는 발광 소자(1035)를 포함하며, 상기 발광 소자 또는 발광 소자(1035)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(1035)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 복수의 발광 소자(1035)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(1035)는 상기 도광판(1041)의 일측 면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사부재(1022)가 배치될 수 있다. 상기 반사부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 광원 모듈(1031) 및 반사부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광원 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 15는 실시 예에 따른 발광 소자를 갖는 표시 장치를 나타낸 도면이다.
도 15를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(1124)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1020)과 상기 발광 소자(1124)는 광원 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 광원 모듈(1160), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다. 상기의 광원 모듈(1160)은 기판(1020) 및 상기 기판(1020) 위에 배열된 복수의 발광 소자(1124)를 포함한다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(poly methyl methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 광원 모듈(1060) 위에 배치되며, 상기 광원 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 16은 실시 예에 따른 발광소자를 갖는 조명장치의 분해 사시도이다.
도 16을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합되고, 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 확산재를 갖는 유백색 도료가 코팅될 수 있다. 이러한 유백색 재료를 이용하여 상기 광원 모듈(2200)로부터의 빛을 산란 및 확산되어 외부로 방출시킬 수 있다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 발광 소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 조명소자(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 조명소자(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(Electrostatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)는 전선을 통해 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 회로기판 11: 몸체
13,15,43,45: 금속층 17: 방열 판
21: 보호층 23: 반사부재
25: 몰딩 부재 30,30A,30B: 발광부
31,33,31A,33A,51,52,53: 발광 칩
71,73,75,77,78: 와이어

Claims (13)

  1. 몸체;
    상기 몸체의 상면에 서로 이격된 제1 및 제2금속층;
    상기 제1 및 제2금속층 사이에 원 형태의 외곽선을 갖는 방열 판;
    상기 방열 판의 제1 영역에 배치된 제1발광부;
    상기 제1 및 제2금속층 상에 배치되며 상기 제1 발광부와 전기적으로 연결된 제1 및 제2본딩 영역;
    상기 방열 판 상에 배치되고 상기 제1발광부를 덮는 몰딩 부재를 포함하며,
    상기 제1발광부는 상기 제1금속층에 인접한 제1발광 칩; 상기 제2금속층에 인접한 제2발광 칩; 상기 제1발광 칩과 상기 제1금속층의 제1본딩 영역에 연결된 제1와이어; 상기 제1발광 칩과 제2발광 칩 사이에 연결된 복수의 제3발광 칩; 상기 제1 발광 칩과 제3발광 칩 사이에 연결된 연결 부재; 및 상기 제2발광 칩과 상기 제2금속층의 제2본딩 영역에 연결된 제2와이어를 포함하며,
    상기 제1발광 칩 및 제2발광 칩의 적어도 한 측면은 상기 제3발광 칩이 배열되는 방향과 틸트되어 배치되고,
    상기 제1와이어는 양단을 직선으로 연결한 제1직선을 포함하고,
    상기 제2와이어는 양단을 직선으로 연결한 제2직선을 포함하고,
    상기 제1발광 칩의 적어도 한 측면은 상기 제1직선과 평행하고,
    상기 제2발광 칩의 적어도 한 측면은 상기 제2직선과 평행하고,
    상기 제1직선은 상기 방열 판의 외곽선의 제1점을 지나는 제1접선과 수직이고,
    상기 제2직선은 상기 방열 판의 외곽선의 제2점을 지나는 제2접선과 수직이고,
    상기 제1 및 제2와이어의 고점의 높이는, 상기 연결 부재의 고점의 높이보다 높은 발광 소자.
  2. 제1항에 있어서,
    상기 제1직선과 상기 제2직선은 서로 평행하지 않고,
    상기 연결 부재는 상기 제1 발광 칩의 제1 측면과 평행하게 배치되는 발광 소자.
  3. 제1항에 있어서,
    상기 제1직선과 상기 제1 발광 칩의 제1 측면에 수평하게 배치된 직선 사이의 각도는 30 내지 70도 인 발광 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 방열판의 제2영역에 배치된 제2발광부를 더 포함하며,
    상기 제2발광부는 상기 제1금속층에 인접한 제4발광 칩; 상기 제2금속층에 인접한 제5발광 칩; 상기 제4발광 칩과 제5발광 칩 사이에 연결된 복수의 제6발광 칩; 상기 제4발광 칩과 상기 제1금속층의 제1본딩 영역에 연결된 제3와이어; 및 상기 제5발광 칩과 상기 제2금속층의 제2본딩 영역에 연결된 제4와이어를 포함하며,
    상기 제4발광 칩 및 상기 제5발광 칩의 적어도 한 측면은 상기 제6 발광 칩이 배열되는 방향과 틸트되어 배치되고,
    상기 제3와이어는 양단을 직선으로 연결한 제3직선을 포함하고,
    상기 제4와이어는 양단을 직선으로 연결한 제4직선을 포함하고,
    상기 제3직선은 상기 방열 판의 외곽선의 제3점을 지나는 제3접선과 수직이고,
    상기 제4직선은 상기 방열 판의 외곽선의 제4점을 지나는 제4접선과 수직이고,
    상기 제3직선과 상기 제4직선은 서로 평행하지 않는 발광 소자.
  5. 삭제
  6. 제2항에 있어서,
    상기 연결 부재는 상기 제1접선과 평행하게 배치되는 발광 소자.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020130051766A 2013-05-08 2013-05-08 발광 소자 KR102085888B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020130051766A KR102085888B1 (ko) 2013-05-08 2013-05-08 발광 소자
PCT/KR2014/003781 WO2014181996A1 (ko) 2013-05-08 2014-04-29 발광 소자
EP14795411.9A EP2996164B1 (en) 2013-05-08 2014-04-29 Light emitting device
CN201480026275.0A CN105210201B (zh) 2013-05-08 2014-04-29 发光器件
JP2016512822A JP2016524322A (ja) 2013-05-08 2014-04-29 発光素子
US14/890,095 US9543489B2 (en) 2013-05-08 2014-04-29 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130051766A KR102085888B1 (ko) 2013-05-08 2013-05-08 발광 소자

Publications (2)

Publication Number Publication Date
KR20140132517A KR20140132517A (ko) 2014-11-18
KR102085888B1 true KR102085888B1 (ko) 2020-03-06

Family

ID=51867433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130051766A KR102085888B1 (ko) 2013-05-08 2013-05-08 발광 소자

Country Status (6)

Country Link
US (1) US9543489B2 (ko)
EP (1) EP2996164B1 (ko)
JP (1) JP2016524322A (ko)
KR (1) KR102085888B1 (ko)
CN (1) CN105210201B (ko)
WO (1) WO2014181996A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11686436B2 (en) 2014-09-28 2023-06-27 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and light bulb using LED filament
US11085591B2 (en) 2014-09-28 2021-08-10 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11525547B2 (en) 2014-09-28 2022-12-13 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11690148B2 (en) 2014-09-28 2023-06-27 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED filament and LED light bulb
US11543083B2 (en) 2014-09-28 2023-01-03 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11421827B2 (en) 2015-06-19 2022-08-23 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11073248B2 (en) 2014-09-28 2021-07-27 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED bulb lamp
USD770987S1 (en) 2014-10-17 2016-11-08 Panasonic Intellectual Property Management Co., Ltd. Light emitting diode
KR102402577B1 (ko) * 2017-09-19 2022-05-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
EP3460861B1 (en) * 2017-09-21 2023-03-01 InnoLux Corporation Display device
JP7037044B2 (ja) * 2017-12-27 2022-03-16 日亜化学工業株式会社 発光装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086901A (ja) 2009-10-19 2011-04-28 Paragon Semiconductor Lighting Technology Co Ltd 円形に近い形状の発光効果を生成するマルチチップ発光ダイオードパッケージ構造
JP2012094865A (ja) 2010-10-22 2012-05-17 Paragon Semiconductor Lighting Technology Co Ltd 定電圧電源供給手段を使用するマルチチップパッケージ
US20120273806A1 (en) 2011-04-28 2012-11-01 Paragon Semiconductor Lighting Technology Co., Ltd Led package structure
WO2013015058A1 (ja) * 2011-07-25 2013-01-31 日亜化学工業株式会社 発光装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3993302B2 (ja) * 1998-05-20 2007-10-17 ローム株式会社 半導体装置
JP2005236182A (ja) * 2004-02-23 2005-09-02 Pentax Corp 半導体発光素子
US7514724B2 (en) * 2007-03-23 2009-04-07 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Solid state light source having a variable number of dies
KR100977260B1 (ko) 2007-12-28 2010-08-23 한국 고덴시 주식회사 고출력 엘이디 패키지 및 그 제조방법
US8773612B2 (en) 2009-02-27 2014-07-08 Toshiba Lighting & Technology Corporation Light emitting module and illumination apparatus
JP4890576B2 (ja) 2009-02-27 2012-03-07 東芝ライテック株式会社 発光モジュール
JP5408414B2 (ja) 2009-06-10 2014-02-05 東芝ライテック株式会社 発光モジュール
JP2011009298A (ja) 2009-06-23 2011-01-13 Citizen Electronics Co Ltd 発光ダイオード光源装置
JP2011151268A (ja) * 2010-01-22 2011-08-04 Sharp Corp 発光装置
JP2011181888A (ja) * 2010-02-03 2011-09-15 Toshiba Lighting & Technology Corp 発光装置及び照明装置
CN102893418B (zh) 2010-04-26 2015-07-22 松下电器产业株式会社 发光单元、照明装置
JP5531823B2 (ja) * 2010-06-29 2014-06-25 日亜化学工業株式会社 発光装置およびその検査方法、製造方法
JP2012124249A (ja) * 2010-12-07 2012-06-28 Toshiba Corp Ｌｅｄパッケージ及びその製造方法
US8455908B2 (en) * 2011-02-16 2013-06-04 Cree, Inc. Light emitting devices
JP5810758B2 (ja) * 2011-08-31 2015-11-11 日亜化学工業株式会社 発光装置
KR20130046175A (ko) * 2011-10-27 2013-05-07 서울반도체 주식회사 멀티칩형 엘이디 패키지
JP6046514B2 (ja) 2012-03-01 2016-12-14 株式会社半導体エネルギー研究所 半導体装置
JP5857928B2 (ja) * 2012-09-25 2016-02-10 豊田合成株式会社 発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086901A (ja) 2009-10-19 2011-04-28 Paragon Semiconductor Lighting Technology Co Ltd 円形に近い形状の発光効果を生成するマルチチップ発光ダイオードパッケージ構造
JP2012094865A (ja) 2010-10-22 2012-05-17 Paragon Semiconductor Lighting Technology Co Ltd 定電圧電源供給手段を使用するマルチチップパッケージ
US20120273806A1 (en) 2011-04-28 2012-11-01 Paragon Semiconductor Lighting Technology Co., Ltd Led package structure
WO2013015058A1 (ja) * 2011-07-25 2013-01-31 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
CN105210201B (zh) 2019-06-04
CN105210201A (zh) 2015-12-30
WO2014181996A1 (ko) 2014-11-13
US20160087178A1 (en) 2016-03-24
US9543489B2 (en) 2017-01-10
KR20140132517A (ko) 2014-11-18
JP2016524322A (ja) 2016-08-12
EP2996164B1 (en) 2021-06-16
EP2996164A1 (en) 2016-03-16
EP2996164A4 (en) 2016-11-30

Similar Documents

Publication Publication Date Title
KR102085888B1 (ko) 발광 소자
JP6306842B2 (ja) 発光素子及びこれを具備した照明システム
US9564564B2 (en) Light emitting device and lighting apparatus having the same
JP6104570B2 (ja) 発光素子及びこれを備えた照明装置
KR101997243B1 (ko) 발광 소자 및 조명 시스템
US9249957B2 (en) Light emitting device and lighting system including the same
US20130026500A1 (en) Light emitting device package and lighting system using the same
KR102075561B1 (ko) 발광 소자, 발광 모듈 및 조명 시스템
KR102063482B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR102153082B1 (ko) 발광 장치
KR101916148B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR102098870B1 (ko) 발광 장치
KR101886073B1 (ko) 발광 소자 패키지 및 이를 구비한 라이트 유닛
KR102486035B1 (ko) 발광 소자 패키지 및 이를 구비한 발광 장치
KR102053287B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR101976547B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR101953280B1 (ko) 발광소자 및 이를 구비한 조명 시스템
KR102063508B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR102109139B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR102019498B1 (ko) 발광 소자 및 조명 시스템
KR102042197B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR101866568B1 (ko) 발광소자 및 이를 구비한 라이트 유닛
KR101896691B1 (ko) 발광 소자 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant