KR102035904B1 - 도펀트 도입 방법 및 열처리 방법 - Google Patents

도펀트 도입 방법 및 열처리 방법 Download PDF

Info

Publication number
KR102035904B1
KR102035904B1 KR1020170158376A KR20170158376A KR102035904B1 KR 102035904 B1 KR102035904 B1 KR 102035904B1 KR 1020170158376 A KR1020170158376 A KR 1020170158376A KR 20170158376 A KR20170158376 A KR 20170158376A KR 102035904 B1 KR102035904 B1 KR 102035904B1
Authority
KR
South Korea
Prior art keywords
dopant
semiconductor wafer
temperature
semiconductor substrate
flash
Prior art date
Application number
KR1020170158376A
Other languages
English (en)
Other versions
KR20180067413A (ko
Inventor
가즈히코 후세
히데아키 다니무라
신이치 가토
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20180067413A publication Critical patent/KR20180067413A/ko
Application granted granted Critical
Publication of KR102035904B1 publication Critical patent/KR102035904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Robotics (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Furnace Details (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

결함을 일으키지 않고 필요 충분한 도펀트를 도입하고, 또한, 높은 활성화율을 얻을 수 있는 도펀트 도입 방법 및 열처리 방법을 제공한다.
반도체 웨이퍼의 표면에 도펀트를 포함하는 박막을 성막한다. 도펀트를 포함하는 박막이 성막된 반도체 웨이퍼를 할로겐 램프로부터의 광조사에 의해 제1 피크 온도(Ts)로 급속 가열하여 박막으로부터 반도체 웨이퍼의 표면에 도펀트를 확산시킨다. 급속 가열에 의한 열확산이면, 결함을 일으키지 않고 필요 충분한 도펀트를 반도체 웨이퍼에 도입할 수 있다. 또한, 그 반도체 웨이퍼에 플래시 램프로부터 플래시광을 조사하여 반도체 웨이퍼의 표면을 제2 피크 온도(Tp)로 가열하여 도펀트를 활성화시킨다. 조사 시간이 극히 짧은 플래시 광조사이면, 도펀트를 과잉하게 확산시키지 않고, 높은 활성화율을 얻을 수 있다.

Description

도펀트 도입 방법 및 열처리 방법{DOPANT INTRODUCTION METHOD AND THERMAL TREATMENT METHOD}
본 발명은, 반도체 기판에 도펀트를 도입하여 활성화시키는 도펀트 도입 방법 및 열처리 방법에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, 단결정의 실리콘 또는 게르마늄으로의 도펀트의 도입은 필요 불가결한 공정이다. 도펀트를 도입함으로써, n형 반도체 또는 p형 반도체가 작성된다. 도펀트의 도입은, 전형적으로는 실리콘 등의 반도체 기판에 붕소(B), 비소(As), 인(P) 등의 도펀트 원자를 이온 주입하고, 그 반도체 기판에 어닐 처리를 실시하여 도펀트 원자를 활성화시킴으로써 실현된다.
또, 최근, 종래의 평면형(플레이너형)의 디바이스 구조를 입체적인 구조로서 디바이스 성능을 높이는 시도가 이루어지고 있다(예를 들면, FinFET 등). 이러한 입체적인 구조의 경우, 종래부터 주류였던 이온 주입법에서는 필요한 개소로의 도펀트 주입이 곤란한 경우가 있다. 또, 이온 주입에는, 주입 시에 반도체 기판의 내부에 데미지를 주어 결정 결함을 발생시킨다는 문제가 있다. 이 때문에, 이온 주입과는 상이한 도펀트 도입 기술로서, 붕소나 인 등의 도펀트를 첨가한 산화물의 박막(PSG막, BSG막 등)을 반도체 기판 상에 성막하고, 거기에 어닐 처리를 실시함으로써 도펀트 원자를 당해 박막으로부터 반도체 중에 확산시키는 것이 제안되고 있다(예를 들면, 특허 문헌 1 등).
일본국 특허공개 2007-201337호 공보
한편, 반도체 기술의 진전에 수반하여, 더욱 작은 열용량의 프로세스가 요구되고 있으며, 예를 들면 플래시 램프 어닐(FLA)과 같은 밀리세컨드 오더 혹은 나노세컨드 오더의 극단시간의 열처리 프로세스가 주류가 되어가고 있다. 그러나, PSG막 등을 성막하는 시점에서 반도체 기판의 표면에는 불가피적으로 자연 산화막이 형성되어 있으며, 플래시 램프 어닐과 같이 극단시간의 열처리 프로세스에서는, 도펀트를 포함하는 막으로부터 그 산화막을 넘어 반도체 기판에 충분한 도펀트를 확산시키는 것은 곤란하다.
또, 플래시 램프 어닐과 비교하면 장시간의 열처리 프로세스인 스파이크 RTA(Rapid Thermal Annealing)를 이용하면, 산화막을 넘어 반도체 기판에 도펀트를 확산시킬 수 있지만, 확산된 도펀트의 활성화율이 낮다는 문제가 있다. 또한, 스파이크 RTA에서는, 반도체 기판의 표면으로부터 과잉하게 깊게까지 도펀트가 너무 확산될 우려도 있다.
본 발명은, 상기 과제를 감안하여 이루어진 것이며, 결함을 일으키지 않고 필요 충분한 도펀트를 도입하고, 또한, 높은 활성화율을 얻을 수 있는 도펀트 도입 방법 및 열처리 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1의 발명은, 반도체 기판에 도펀트를 도입하여 활성화시키는 도펀트 도입 방법에 있어서, 반도체 기판의 표면에 도펀트를 포함하는 박막을 형성하는 성막 공정과, 연속 점등 램프로부터의 광조사에 의해 상기 반도체 기판을 제1 온도로 가열하여 상기 박막으로부터 상기 반도체 기판의 표면에 상기 도펀트를 확산시키는 제1 가열 공정과, 상기 연속 점등 램프를 소등 또는 상기 연속 점등 램프의 출력을 저하시켜 상기 반도체 기판을 상기 제1 온도보다 낮은 제2 온도로 강온시키는 강온 공정과, 상기 반도체 기판에 플래시 램프로부터 플래시광을 조사하여 상기 반도체 기판의 표면을 상기 제2 온도보다 높은 제3 온도로 가열하여 상기 도펀트를 활성화시키는 제2 가열 공정을 구비하는 것을 특징으로 한다.
또, 청구항 2의 발명은, 청구항 1의 발명에 관련된 도펀트 도입 방법에 있어서, 상기 제3 온도는 상기 제1 온도보다 고온인 것을 특징으로 한다.
또, 청구항 3의 발명은, 청구항 1의 발명에 관련된 도펀트 도입 방법에 있어서, 상기 제1 가열 공정 전에, 상기 반도체 기판을 수용하는 챔버 내를 13330Pa 이하로까지 감압하는 감압 공정을 더 구비하는 것을 특징으로 한다.
또, 청구항 4의 발명은, 청구항 1의 발명에 관련된 도펀트 도입 방법에 있어서, 상기 박막은 PSG막 또는 BSG막이며, 상기 제1 가열 공정은, 수소를 포함하는 분위기 중에서 실행하고, 상기 제2 가열 공정은, 수소를 배제한 분위기 중에서 실행하는 것을 특징으로 한다.
또, 청구항 5의 발명은, 그 표면에 도펀트를 포함하는 박막을 형성한 반도체 기판을 가열하고, 당해 반도체 기판에 도펀트를 도입하여 활성화하는 열처리 방법에 있어서, 연속 점등 램프로부터의 광조사에 의해 상기 반도체 기판을 제1 온도로 가열하여 상기 박막으로부터 상기 반도체 기판의 표면에 상기 도펀트를 확산시키는 제1 가열 공정과, 상기 연속 점등 램프를 소등 또는 상기 연속 점등 램프의 출력을 저하시켜 상기 반도체 기판을 상기 제1 온도보다 낮은 제2 온도로 강온시키는 강온 공정과, 상기 반도체 기판에 플래시 램프로부터 플래시광을 조사하여 상기 반도체 기판의 표면을 상기 제2 온도보다 높은 제3 온도로 가열하여 상기 도펀트를 활성화시키는 제2 가열 공정을 구비하는 것을 특징으로 한다.
청구항 1 내지 청구항 5의 발명에 의하면, 연속 점등 램프로부터의 광조사에 의해 표면에 도펀트를 포함하는 박막이 형성된 반도체 기판을 제1 온도로 가열하여 박막으로부터 반도체 기판의 표면에 도펀트를 확산시키기 때문에, 결함을 일으키지 않고 필요 충분한 도펀트를 반도체 기판의 표면에 도입할 수 있다. 또, 그 반도체 기판에 플래시 램프로부터 플래시광을 조사하여 반도체 기판의 표면을 제3 온도로 가열하여 도펀트를 활성화시키기 때문에, 도펀트의 과잉한 확산을 억제하면서 높은 활성화율을 얻을 수 있다.
특히, 청구항 3의 발명에 의하면, 제1 가열 공정 전에, 반도체 기판을 수용하는 챔버 내를 13330Pa 이하로까지 감압하기 때문에, 저산소 분위기 중에서 반도체 기판의 가열 처리를 행할 수 있어, 보다 효과적으로 높은 활성화율을 얻을 수 있다.
특히, 청구항 4의 발명에 의하면, 제1 가열 공정은 수소를 포함하는 분위기 중에서 실행하고, 제2 가열 공정은 수소를 배제한 분위기 중에서 실행하기 때문에, 제1 가열 공정에서는 효율적으로 도펀트를 박막으로부터 반도체 기판에 확산시킬 수 있음과 함께, 제2 가열 공정에서는 도펀트의 과잉한 확산을 억제할 수 있다.
도 1은 본 발명에 관련된 도펀트 도입 방법 및 열처리 방법으로 사용하는 열처리 장치의 구성을 나타내는 종단면도이다.
도 2는 유지부 전체 외관을 나타내는 사시도이다.
도 3은 서셉터의 평면도이다.
도 4는 서셉터의 단면도이다.
도 5는 이재(移載) 기구의 평면도이다.
도 6은 이재 기구의 측면도이다.
도 7은 복수의 할로겐 램프의 배치를 나타내는 평면도이다.
도 8은 플래시 램프의 구동 회로를 나타내는 도이다.
도 9는 도펀트를 포함하는 박막이 성막된 반도체 웨이퍼의 표면의 구조를 모식적으로 나타내는 도이다.
도 10은 제1 실시 형태에서의 반도체 웨이퍼의 표면 온도의 변화를 나타내는 도이다.
도 11은 도펀트가 도입된 반도체 웨이퍼의 표면의 구조를 모식적으로 나타내는 도이다.
도 12는 도펀트를 포함하는 박막이 성막된 시점에서의 도펀트 농도 프로파일을 나타내는 도이다.
도 13은 할로겐 램프에 의한 급속 가열이 실행된 시점에서의 도펀트 농도 프로파일을 나타내는 도이다.
도 14는 플래시 램프에 의한 플래시 가열이 실행된 시점에서의 도펀트 농도 프로파일을 나타내는 도이다.
이하, 도면을 참조하면서 본 발명의 실시의 형태에 대해서 상세하게 설명한다.
＜제1 실시 형태＞
우선, 본 발명에 관련된 도펀트 도입 방법을 실시할 때에 필요한 열처리를 실행하는 열처리 장치에 대해서 설명한다. 도 1은, 본 발명에 관련된 도펀트 도입 방법 및 열처리 방법으로 사용하는 열처리 장치(1)의 구성을 나타내는 종단면도이다. 도 1의 열처리 장치(1)는, 기판으로서 원판형상의 반도체 웨이퍼(W)에 대해 플래시 광조사를 행함으로써 그 반도체 웨이퍼(W)를 가열하는 플래시 램프 어닐 장치이다. 처리 대상이 되는 반도체 웨이퍼(W)의 사이즈는 특별히 한정되는 것은 아니지만, 예를 들면 φ300mm나 φ450mm이다. 또한, 도 1 및 이후의 각 도에 있어서는, 이해 용이를 위해, 필요에 따라 각 부의 치수나 수를 과장 또는 간략화하여 그리고 있다.
열처리 장치(1)는, 반도체 웨이퍼(W)를 수용하는 챔버(6)와, 복수의 플래시 램프(FL)를 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프(HL)를 내장하는 할로겐 가열부(4)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 함께, 하측에 할로겐 가열부(4)가 설치되어 있다. 또, 열처리 장치(1)는, 챔버(6)의 내부에, 반도체 웨이퍼(W)를 수평 자세로 유지하는 유지부(7)와, 유지부(7)와 장치 외부의 사이에서 반도체 웨이퍼(W)의 수도(受渡)를 행하는 이재 기구(10)를 구비한다. 또한, 열처리 장치(1)는, 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각 동작 기구를 제어하여 반도체 웨이퍼(W)의 열처리를 실행시키는 제어부(3)를 구비한다.
챔버(6)는, 통형상의 챔버 측부(61)의 상하에 석영제의 챔버 창을 장착하여 구성되어 있다. 챔버 측부(61)는 상하가 개구된 개략 통형상을 가지고 있으며, 상측 개구에는 상측 챔버 창(63)이 장착되어 폐색되고, 하측 개구에는 하측 챔버 창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천정부를 구성하는 상측 챔버 창(63)은, 석영에 의해 형성된 원판형상 부재이며, 플래시 가열부(5)로부터 출사된 플래시광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또, 챔버(6)의 바닥부를 구성하는 하측 챔버 창(64)도, 석영에 의해 형성된 원판형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다.
또, 챔버 측부(61)의 내측의 벽면의 상부에는 반사 링(68)이 장착되고, 하부에는 반사 링(69)이 장착되어 있다. 반사 링(68, 69)은, 모두 원환상으로 형성되어 있다. 상측의 반사 링(68)은, 챔버 측부(61)의 상측으로부터 끼워넣음으로써 장착된다. 한편, 하측의 반사 링(69)은, 챔버 측부(61)의 하측으로부터 끼워넣어 도시를 생략한 나사로 고정함으로써 장착된다. 즉, 반사 링(68, 69)은, 모두 착탈 가능하게 챔버 측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버 창(63), 하측 챔버 창(64), 챔버 측부(61) 및 반사 링(68, 69)에 의해 둘러싸이는 공간이 열처리 공간(65)으로서 규정된다.
챔버 측부(61)에 반사 링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버 측부(61)의 내벽면 중 반사 링(68, 69)이 장착되어 있지 않은 중앙 부분과, 반사 링(68)의 하단면과, 반사 링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는, 챔버(6)의 내벽면에 수평 방향을 따라 원환상으로 형성되며, 반도체 웨이퍼(W)를 유지하는 유지부(7)를 위요한다. 챔버 측부(61) 및 반사 링(68, 69)은, 강도와 내열성이 우수한 금속 재료(예를 들면, 스테인리스 스틸)로 형성되어 있다.
또, 챔버 측부(61)에는, 챔버(6)에 대해 반도체 웨이퍼(W)의 반입 및 반출을 행하기 위한 반송 개구부(로구(爐口))(66)가 형성되어 있다. 반송 개구부(66)는, 게이트 밸브(185)에 의해 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이 때문에, 게이트 밸브(185)가 반송 개구부(66)를 개방하고 있을 때에는, 반송 개구부(66)로부터 오목부(62)를 통과하여 열처리 공간(65)으로의 반도체 웨이퍼(W)의 반입 및 열처리 공간(65)으로부터의 반도체 웨이퍼(W)의 반출을 행할 수 있다. 또, 게이트 밸브(185)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간이 된다.
또, 챔버(6)의 내벽 상부에는 열처리 공간(65)에 처리 가스를 공급하는 가스 공급 구멍(81)이 형성되어 있다. 가스 공급 구멍(81)은, 오목부(62)보다 상측 위치에 형성되어 있으며, 반사 링(68)에 설치되어 있어도 된다. 가스 공급 구멍(81)은 챔버(6)의 측벽 내부에 원환상으로 형성된 완충 공간(82)을 통하여 가스 공급관(83)에 연통 접속되어 있다. 가스 공급관(83)은 처리 가스 공급원(85)에 접속되어 있다. 또, 가스 공급관(83)의 경로 도중에는 밸브(84)가 삽입되어 있다. 밸브(84)가 개방되면, 처리 가스 공급원(85)으로부터 완충 공간(82)에 처리 가스가 송급된다. 완충 공간(82)에 유입된 처리 가스는, 가스 공급 구멍(81)보다 유체 저항이 작은 완충 공간(82) 내를 퍼지도록 흘러 가스 공급 구멍(81)으로부터 열처리 공간(65) 내로 공급된다. 처리 가스로서는, 예를 들면 질소(N2) 등의 불활성 가스, 또는, 수소(H2), 암모니아(NH3) 등의 반응성 가스, 혹은 그들을 혼합한 혼합 가스를 이용할 수 있다(본 실시 형태에서는 질소 가스).
한편, 챔버(6)의 내벽 하부에는 열처리 공간(65) 내의 기체를 배기하는 가스 배기 구멍(86)이 형성되어 있다. 가스 배기 구멍(86)은, 오목부(62)보다 하측 위치에 형성되어 있으며, 반사 링(69)에 설치되어 있어도 된다. 가스 배기 구멍(86)은 챔버(6)의 측벽 내부에 원환상으로 형성된 완충 공간(87)을 통하여 가스 배기관(88)에 연통 접속되어 있다. 가스 배기관(88)은 배기부(190)에 접속되어 있다. 또, 가스 배기관(88)의 경로 도중에는 밸브(89)가 삽입되어 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스 배기 구멍(86)으로부터 완충 공간(87)을 거쳐 가스 배기관(88)으로 배출된다. 또한, 가스 공급 구멍(81) 및 가스 배기 구멍(86)은, 챔버(6)의 둘레 방향을 따라 복수 설치되어 있어도 되고, 슬릿형상의 것이어도 된다.
또, 반송 개구부(66)의 선단에도 열처리 공간(65) 내의 기체를 배출하는 가스 배기관(191)이 접속되어 있다. 가스 배기관(191)은 밸브(192)를 통하여 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 통하여 챔버(6) 내의 기체가 배기된다.
배기부(190)로서는, 진공 펌프나 열처리 장치(1)가 설치되는 공장의 배기 유틸리티를 이용할 수 있다. 배기부(190)로서 진공 펌프를 채용하고, 밸브(84)를 닫아 가스 공급 구멍(81)으로부터 아무런 가스 공급을 행하지 않고 밀폐 공간인 열처리 공간(65)의 분위기를 배기하면, 챔버(6) 내를 진공 분위기로까지 감압할 수 있다. 또, 배기부(190)로서 진공 펌프를 이용하지 않은 경우여도, 가스 공급 구멍(81)으로부터 가스 공급을 행하지 않고 배기를 행함으로써, 챔버(6) 내를 대기압 미만의 기압으로 감압할 수 있다.
도 2는, 유지부(7) 전체 외관을 나타내는 사시도이다. 유지부(7)는, 기대 링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대 링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 유지부(7) 전체가 석영으로 형성되어 있다.
기대 링(71)은 원환형상으로부터 일부가 결락된 원호형상의 석영 부재이다. 이 결락 부분은, 후술하는 이재 기구(10)의 이재 아암(11)과 기대 링(71)의 간섭을 막기 위해 설치되어 있다. 기대 링(71)은 오목부(62)의 저면에 재치(載置)됨으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 기대 링(71)의 상면에, 그 원환형상의 둘레 방향을 따라 복수의 연결부(72)(본 실시 형태에서는 4개)가 세워 설치된다. 연결부(72)도 석영의 부재이며, 용접에 의해 기대 링(71)에 고착된다.
서셉터(74)는 기대 링(71)에 설치된 4개의 연결부(72)에 의해 지지된다. 도 3은, 서셉터(74)의 평면도이다. 또, 도 4는, 서셉터(74)의 단면도이다. 서셉터(74)는, 유지 플레이트(75), 가이드 링(76) 및 복수의 기판 지지핀(77)을 구비한다. 유지 플레이트(75)는, 석영으로 형성된 대략 원형의 평판 형상 부재이다. 유지 플레이트(75)의 직경은 반도체 웨이퍼(W)의 직경보다 크다. 즉, 유지 플레이트(75)는, 반도체 웨이퍼(W)보다 큰 평면 사이즈를 가진다.
유지 플레이트(75)의 상면 주연부에 가이드 링(76)이 설치되어 있다. 가이드 링(76)은, 반도체 웨이퍼(W)의 직경보다 큰 내경을 가지는 원환형상의 부재이다. 예를 들면, 반도체 웨이퍼(W)의 직경이 φ300mm인 경우, 가이드 링(76)의 내경은 φ320mm이다. 가이드 링(76)의 내주는, 유지 플레이트(75)로부터 상방을 향해 넓어지는 테이퍼면으로 되어 있다. 가이드 링(76)은, 유지 플레이트(75)와 동일한 석영으로 형성된다. 가이드 링(76)은, 유지 플레이트(75)의 상면에 용착하도록 해도 되고, 별도 가공한 핀 등에 의해 유지 플레이트(75)에 고정하도록 해도 된다. 혹은, 유지 플레이트(75)와 가이드 링(76)을 일체의 부재로서 가공하도록 해도 된다.
유지 플레이트(75)의 상면 중 가이드 링(76)보다 내측의 영역이 반도체 웨이퍼(W)를 유지하는 평면형상의 유지면(75a)이 된다. 유지 플레이트(75)의 유지면(75a)에는, 복수의 기판 지지핀(77)이 세워 설치되어 있다. 본 실시 형태에 있어서는, 유지면(75a)의 외주원(가이드 링(76)의 내주원)과 동심원의 둘레 상을 따라서 30°마다 합계 12개의 기판 지지핀(77)이 세워 설치되어 있다. 12개의 기판 지지핀(77)을 배치한 원의 직경(대향하는 기판 지지핀(77) 간의 거리)은 반도체 웨이퍼(W)의 직경보다 작고, 반도체 웨이퍼(W)의 직경이 φ300mm이면 φ270mm~φ280mm(본 실시 형태에서는 φ270mm)이다. 각각의 기판 지지핀(77)은 석영으로 형성되어 있다. 복수의 기판 지지핀(77)은, 유지 플레이트(75)의 상면에 용접에 의해 설치하도록 해도 되고, 유지 플레이트(75)와 일체로 가공하도록 해도 된다.
도 2로 되돌아와, 기대 링(71)에 세워 설치된 4개의 연결부(72)와 서셉터(74)의 유지 플레이트(75)의 주연부가 용접에 의해 고착된다. 즉, 서셉터(74)와 기대 링(71)은 연결부(72)에 의해 고정적으로 연결되어 있다. 이러한 유지부(7)의 기대 링(71)이 챔버(6)의 벽면에 지지됨으로써, 유지부(7)가 챔버(6)에 장착된다. 유지부(7)가 챔버(6)에 장착된 상태에 있어서는, 서셉터(74)의 유지 플레이트(75)는 수평 자세(법선이 연직 방향과 일치하는 자세)가 된다. 즉, 유지 플레이트(75)의 유지면(75a)은 수평면이 된다.
챔버(6)에 반입된 반도체 웨이퍼(W)는, 챔버(6)에 장착된 유지부(7)의 서셉터(74) 상에 수평 자세로 재치되어 유지된다. 이 때, 반도체 웨이퍼(W)는 유지 플레이트(75) 상에 세워 설치된 12개의 기판 지지핀(77)에 의해 지지되어 서셉터(74)에 유지된다. 보다 엄밀하게는, 12개의 기판 지지핀(77)의 상단부가 반도체 웨이퍼(W)의 하면에 접촉되어 당해 반도체 웨이퍼(W)를 지지한다. 12개의 기판 지지핀(77)의 높이(기판 지지핀(77)의 상단으로부터 유지 플레이트(75)의 유지면(75a)까지의 거리)는 균일하기 때문에, 12개의 기판 지지핀(77)에 의해 반도체 웨이퍼(W)를 수평 자세로 지지할 수 있다.
또, 반도체 웨이퍼(W)는 복수의 기판 지지핀(77)에 의해 유지 플레이트(75)의 유지면(75a)으로부터 소정의 간격을 두고 지지되게 된다. 기판 지지핀(77)의 높이보다 가이드 링(76)의 두께가 크다. 따라서, 복수의 기판 지지핀(77)에 의해 지지된 반도체 웨이퍼(W)의 수평 방향의 위치 어긋남은 가이드 링(76)에 의해 방지된다.
또, 도 2 및 도 3에 나타내는 바와 같이, 서셉터(74)의 유지 플레이트(75)에는, 상하로 관통하여 개구부(78)가 형성되어 있다. 개구부(78)는, 방사 온도계(120)(도 1 참조)가 서셉터(74)에 유지된 반도체 웨이퍼(W)의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해 설치되어 있다. 즉, 방사 온도계(120)가 개구부(78)를 통하여 서셉터(74)에 유지된 반도체 웨이퍼(W)의 하면으로부터 방사된 광을 수광하고, 별치의 디텍터에 의해 그 반도체 웨이퍼(W)의 온도가 측정된다. 또한, 서셉터(74)의 유지 플레이트(75)에는, 후술하는 이재 기구(10)의 리프트 핀(12)이 반도체 웨이퍼(W)의 수도를 위해 관통하는 4개의 관통 구멍(79)이 형성되어 있다.
도 5는, 이재 기구(10)의 평면도이다. 또, 도 6은, 이재 기구(10)의 측면도이다. 이재 기구(10)는, 2개의 이재 아암(11)을 구비한다. 이재 아암(11)은, 대체로 원환상의 오목부(62)를 따르는 원호형상으로 되어 있다. 각각의 이재 아암(11)에는 2개의 리프트 핀(12)이 세워 설치되어 있다. 각 이재 아암(11)은 수평 이동 기구(13)에 의해 회동 가능하게 되어 있다. 수평 이동 기구(13)는, 한 쌍의 이재 아암(11)을 유지부(7)에 대해 반도체 웨이퍼(W)의 이재를 행하는 이재 동작 위치(도 5의 실선 위치)와 유지부(7)에 유지된 반도체 웨이퍼(W)와 평면에서 보았을 때 겹치지 않는 퇴피 위치(도 5의 2점 쇄선 위치)의 사이에서 수평 이동시킨다. 수평 이동 기구(13)로서는, 개별의 모터에 의해 각 이재 아암(11)을 각각 회동시키는 것이어도 되고, 링크 기구를 이용하여 1개의 모터에 의해 한 쌍의 이재 아암(11)을 연동시켜 회동시키는 것이어도 된다.
또, 한 쌍의 이재 아암(11)은, 승강 기구(14)에 의해 수평 이동 기구(13)와 함께 승강 이동된다. 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 상승시키면, 합계 4개의 리프트 핀(12)이 서셉터(74)에 형성된 관통 구멍(79)(도 2, 3 참조)을 통과하여, 리프트 핀(12)의 상단이 서셉터(74)의 상면으로부터 돌출된다. 한편, 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 하강시켜 리프트 핀(12)을 관통 구멍(79)으로부터 빼내고, 수평 이동 기구(13)가 한 쌍의 이재 아암(11)을 열도록 이동시키면 각 이재 아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이재 아암(11)의 퇴피 위치는, 유지부(7)의 기대 링(71)의 바로 윗쪽이다. 기대 링(71)은 오목부(62)의 저면에 재치되어 있기 때문에, 이재 아암(11)의 퇴피 위치는 오목부(62)의 내측이 된다. 또한, 이재 기구(10)의 구동부(수평 이동 기구(13) 및 승강 기구(14))가 설치되어 있는 부위의 근방에도 도시를 생략한 배기 기구가 설치되어 있으며, 이재 기구(10)의 구동부 주변의 분위기가 챔버(6)의 외부로 배출되도록 구성되어 있다.
도 1로 되돌아와, 챔버(6)의 상방에 설치된 플래시 가열부(5)는, 하우징(51)의 내측에, 복수 개(본 실시 형태에서는 30개)의 크세논 플래시 램프(FL)로 이루어지는 광원과, 그 광원의 상방을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또, 플래시 가열부(5)의 하우징(51)의 저부에는 램프광 방사창(53)이 장착되어 있다. 플래시 가열부(5)의 바닥부를 구성하는 램프광 방사창(53)은, 석영에 의해 형성된 판형상의 석영창이다. 플래시 가열부(5)가 챔버(6)의 상방에 설치됨으로써, 램프광 방사창(53)이 상측 챔버 창(63)과 서로 대향하게 된다. 플래시 램프(FL)는 챔버(6)의 상방으로부터 램프광 방사창(53) 및 상측 챔버 창(63)을 통하여 열처리 공간(65)에 플래시광을 조사한다.
복수의 플래시 램프(FL)는, 각각이 장척의 원통형상을 가지는 봉형상 램프이며, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면을 따라(즉 수평 방향을 따라) 서로 평행이 되도록 평면형상으로 배열되어 있다. 따라서, 플래시 램프(FL)의 배열에 의해 형성되는 평면도 수평면이다.
도 8은, 플래시 램프(FL)의 구동 회로를 나타내는 도이다. 이 도면에 나타내는 바와 같이, 콘덴서(93)와, 코일(94)과, 플래시 램프(FL)와, IGBT(절연 게이트 바이폴라 트랜지스터)(96)가 직렬로 접속되어 있다. 또, 도 8에 나타내는 바와 같이, 제어부(3)는, 펄스 발생기(31) 및 파형 설정부(32)를 구비함과 함께, 입력부(33)에 접속되어 있다. 입력부(33)로서는, 키보드, 마우스, 터치 패널 등의 다양한 공지의 입력 기기를 채용할 수 있다. 입력부(33)로부터의 입력 내용에 의거하여 파형 설정부(32)가 펄스 신호의 파형을 설정하고, 그 파형에 따라서 펄스 발생기(31)가 펄스 신호를 발생시킨다.
플래시 램프(FL)는, 그 내부에 크세논 가스가 봉입되며 그 양단부에 양극 및 음극이 설치된 봉형상의 유리관(방전관)(92)과, 그 유리관(92)의 외주면 상에 부설된 트리거 전극(91)을 구비한다. 콘덴서(93)에는, 전원 유닛(95)에 의해 소정 전압이 인가되며, 그 인가 전압(충전 전압)에 따른 전하가 충전된다. 또, 트리거 전극(91)에는 트리거 회로(97)로부터 고전압을 인가할 수 있다. 트리거 회로(97)가 트리거 전극(91)에 전압을 인가하는 타이밍은 제어부(3)에 의해 제어된다.
IGBT(96)는, 게이트부에 MOSFET(Metal Oxide Semiconductor Field effect transistor)를 장착한 바이폴라 트랜지스터이며, 대전력을 취급하는데 적합한 스위칭 소자이다. IGBT(96)의 게이트에는 제어부(3)의 펄스 발생기(31)로부터 펄스 신호가 인가된다. IGBT(96)의 게이트에 소정치 이상의 전압(High 전압)이 인가되면 IGBT(96)가 온 상태가 되고, 소정치 미만의 전압(Low 전압)이 인가되면 IGBT(96)가 오프 상태가 된다. 이와 같이 하여, 플래시 램프(FL)를 포함하는 구동 회로는 IGBT(96)에 의해 온 오프 된다. IGBT(96)가 온 오프 됨으로써 플래시 램프(FL)와 대응하는 콘덴서(93)의 접속이 단속(斷續)되어, 플래시 램프(FL)에 흐르는 전류가 온 오프 제어된다.
콘덴서(93)가 충전된 상태로 IGBT(96)가 온 상태가 되어 유리관(92)의 양단 전극에 고전압이 인가되었다고 해도, 크세논 가스는 전기적으로는 절연체이기 때문에, 통상 상태에서는 유리관(92) 내에 전기는 흐르지 않는다. 그러나, 트리거 회로(97)가 트리거 전극(91)에 고전압을 인가하여 절연을 파괴한 경우에는 양단 전극 간의 방전에 의해 유리관(92) 내에 전류가 순시에 흐르며, 그때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다.
도 8에 나타내는 구동 회로는, 플래시 가열부(5)에 설치된 복수의 플래시 램프(FL)의 각각에 개별적으로 설치되어 있다. 본 실시 형태에서는, 30개의 플래시 램프(FL)가 평면형상으로 배열되어 있기 때문에, 그들에 대응하여 도 8에 나타내는 바와 같이 구동 회로가 30개 설치되어 있다. 따라서, 30개의 플래시 램프(FL)의 각각에 흐르는 전류가 대응하는 IGBT(96)에 의해 개별적으로 온 오프 제어되게 된다.
또, 리플렉터(52)는, 복수의 플래시 램프(FL)의 상방에 그들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시 램프(FL)로부터 출사된 플래시광을 열처리 공간(65)의 측으로 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있으며, 그 표면(플래시 램프(FL)에 면하는 측의 면)은 블래스트 처리에 의해 조면화 가공이 실시되어 있다.
챔버(6)의 하방에 설치된 할로겐 가열부(4)는, 하우징(41)의 내측에 복수개(본 실시 형태에서는 40개)의 할로겐 램프(HL)를 내장하고 있다. 할로겐 가열부(4)는, 복수의 할로겐 램프(HL)에 의해 챔버(6)의 하방으로부터 하측 챔버 창(64)을 통하여 열처리 공간(65)으로의 광조사를 행하여 반도체 웨이퍼(W)를 가열하는 광조사부이다.
도 7은, 복수의 할로겐 램프(HL)의 배치를 나타내는 평면도이다. 40개의 할로겐 램프(HL)는 상하 2단으로 나누어 배치되어 있다. 유지부(7)에 가까운 상단에 20개의 할로겐 램프(HL)가 설치됨과 함께, 상단보다 유지부(7)로부터 먼 하단에도 20개의 할로겐 램프(HL)가 설치되어 있다. 각 할로겐 램프(HL)는, 장척의 원통형상을 가지는 봉형상 램프이다. 상단, 하단 모두 20개의 할로겐 램프(HL)는, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면을 따라(즉 수평 방향을 따라) 서로 평행이 되도록 배열되어 있다. 따라서, 상단, 하단 모두 할로겐 램프(HL)의 배열에 의해 형성되는 평면은 수평면이다.
또, 도 7에 나타내는 바와 같이, 상단, 하단 모두 유지부(7)에 유지되는 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에서의 할로겐 램프(HL)의 설치 밀도가 높아져 있다. 즉, 상하단 모두, 램프 배열의 중앙부보다 주연부가 할로겐 램프(HL)의 설치 피치가 짧다. 이 때문에, 할로겐 가열부(4)로부터의 광조사에 의한 가열 시에 온도 저하가 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 보다 많은 광량의 조사를 행할 수 있다.
또, 상단의 할로겐 램프(HL)로 이루어지는 램프군과 하단의 할로겐 램프(HL)로 이루어지는 램프군이 격자형상으로 교차하도록 배열되어 있다. 즉, 상단에 배치된 20개의 할로겐 램프(HL)의 길이 방향과 하단에 배치된 20개의 할로겐 램프(HL)의 길이 방향이 서로 직교하도록 합계 40개의 할로겐 램프(HL)가 설치되어 있다.
할로겐 램프(HL)는, 유리관 내부에 설치된 필라멘트에 통전함으로써 필라멘트를 백열화시켜 발광시키는 필라멘트 방식의 광원이다. 유리관의 내부에는, 질소나 아르곤 등의 불활성 가스에 할로겐 원소(요오드, 브로민 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능해진다. 따라서, 할로겐 램프(HL)는, 통상의 백열전구에 비해 수명이 길고 또한 강한 광을 연속적으로 조사할 수 있다는 특성을 가진다. 즉, 할로겐 램프(HL)는 적어도 1초 이상 연속해서 발광하는 연속 점등 램프이다. 또, 할로겐 램프(HL)는 봉형상 램프이기 때문에 장수명이며, 할로겐 램프(HL)를 수평 방향을 따르게 하여 배치함으로써 상방의 반도체 웨이퍼(W)로의 방사 효율이 우수한 것이 된다.
또, 할로겐 가열부(4)의 하우징(41) 내에도, 2단의 할로겐 램프(HL)의 하측에 리플렉터(43)가 설치되어 있다(도 1). 리플렉터(43)는, 복수의 할로겐 램프(HL)로부터 출사된 광을 열처리 공간(65)의 측으로 반사한다.
제어부(3)는, 열처리 장치(1)에 설치된 상기의 다양한 동작 기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 동일하다. 즉, 제어부(3)는, 각종 연산 처리를 행하는 회로인 CPU, 기본 프로그램을 기억하는 읽어내기 전용의 메모리인 ROM, 각종 정보를 기억하는 읽고쓰기 가능한 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억해 두는 자기 디스크를 구비하고 있다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리 장치(1)에서의 처리가 진행된다. 또, 도 8에 나타낸 바와 같이, 제어부(3)는, 펄스 발생기(31) 및 파형 설정부(32)를 구비한다. 상술한 바와 같이, 입력부(33)로부터의 입력 내용에 의거하여, 파형 설정부(32)가 펄스 신호의 파형을 설정하고, 그에 따라서 펄스 발생기(31)가 IGBT(96)의 게이트에 펄스 신호를 출력한다.
상기의 구성 이외에도 열처리 장치(1)는, 반도체 웨이퍼(W)의 열처리 시에 할로겐 램프(HL) 및 플래시 램프(FL)로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉한 온도 상승을 방지하기 위해, 다양한 냉각용의 구조를 구비하고 있다. 예를 들면, 챔버(6)의 벽체에는 수냉관(도시 생략)이 설치되어 있다. 또, 할로겐 가열부(4) 및 플래시 가열부(5)는, 내부에 기체류를 형성하여 배열(排熱)하는 공냉 구조로 되어 있다. 또, 상측 챔버 창(63)과 램프광 방사창(53)의 간극에도 공기가 공급되어, 플래시 가열부(5) 및 상측 챔버 창(63)을 냉각한다.
다음에, 본 발명에 관련된 도펀트 도입 방법 및 열처리 방법에 대해서 설명한다. 본 실시 형태에 있어서 처리 대상이 되는 반도체 기판은 실리콘(Si)의 반도체 웨이퍼(W)이며, 그 실리콘의 반도체 웨이퍼(W)에 도펀트를 도입하여 활성화시킨다.
우선, 실리콘의 반도체 웨이퍼(W)의 표면에 도펀트를 포함하는 박막을 성막한다. 도 9는, 도펀트를 포함하는 박막이 성막된 반도체 웨이퍼(W)의 표면의 구조를 모식적으로 나타내는 도이다. 본 발명에 관련된 도펀트 도입 방법에 앞서, 실리콘의 반도체 웨이퍼(W)의 표면에는, 게이트 절연막(101)을 사이에 끼우고 게이트 전극(102)이 형성되어 있다. 그 게이트 전극(102)의 양측방에 위치하는 소스 및 드레인의 영역 상에 도펀트를 포함하는 박막(21)을 성막한다. 박막(21)은, 인(P), 붕소(B) 등의 도펀트를 포함하는 막이면 되고, CVD 등에 의해 증착된 막, 스핀 코트 등에 의해 도포된 막, 또는, 습식 처리에 의해 형성된 도펀트의 단원자층 중 어느 하나여도 된다. 본 실시 형태에 있어서 박막(21)은, 도펀트로서의 인(P)을 포함하는 이산화 규소(SiO2)의 막인 PSG(Phosphorus Silicate Glass)막이다. PSG의 박막(21)은, 예를 들면 이산화 규소를 성막하기 위한 가스에 인을 포함하는 원료 가스를 혼합한 것을 이용하여 CVD에 의해 반도체 웨이퍼(W)의 표면에 성막된다. 박막(21)의 성막 처리는, 상기의 열처리 장치(1)와는 상이한 성막 장치에 의해 실행된다.
도 12는, 도펀트를 포함하는 박막(21)이 성막된 시점에서의 도펀트 농도 프로파일을 나타내는 도이다. 이 도면의 횡축에는 반도체 웨이퍼(W)의 표면으로부터의 깊이를 나타내고, 종축에는 도펀트의 농도를 나타내고 있다. 도 12에 나타내는 바와 같이, 박막(21)이 성막된 시점에서는, 반도체 웨이퍼(W)의 내부에 도펀트가 확산되어 있지 않고, 도펀트는 박막(21)에만 고농도로 존재한다.
여기서 도 12에 나타내는 바와 같이, 반도체 웨이퍼(W)의 표면(깊이 0)으로부터 미소하게 거리를 두고 도펀트가 존재하고 있다. 이것은, 박막(21)을 성막하기 이전의 단계에서 반도체 웨이퍼(W)의 표면에 얇은 실리콘의 자연 산화막(SiO2)이 형성되어 있으며, 그 산화막 상에 도펀트를 포함하는 박막(21)이 성막되어 있기 때문이다. 또한, 이러한 실리콘 산화막은 박막(21)의 성막 전에 에칭 등에 의해 박리했다고 해도, 성막 시점에서는 불가피적으로 미소하게는 형성되어 있는 것이다.
다음에, 도펀트를 포함하는 박막(21)이 성막된 반도체 웨이퍼(W)에 대한 열처리가 상기의 열처리 장치(1)에 의해 실행된다. 이하, 열처리 장치(1)에 의한 반도체 웨이퍼(W)의 열처리에 대해서 설명한다. 이하에 설명하는 열처리 장치(1)의 처리 순서는, 제어부(3)가 열처리 장치(1)의 각 동작 기구를 제어함으로써 진행한다.
우선, 게이트 밸브(185)가 열려 반송 개구부(66)가 개방되고, 장치 외부의 반송 로봇에 의해 반송 개구부(66)를 통하여 반도체 웨이퍼(W)가 챔버(6) 내의 열처리 공간(65)에 반입된다. 반송 로봇에 의해 반입된 반도체 웨이퍼(W)는 유지부(7)의 바로 윗쪽 위치까지 진출하고 정지한다. 그리고, 이재 기구(10)의 한 쌍의 이재 아암(11)이 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 관통 구멍(79)을 통과하여 서셉터(74)의 유지 플레이트(75)의 상면으로부터 돌출되어 반도체 웨이퍼(W)를 받는다. 이때, 리프트 핀(12)은 기판 지지핀(77)의 상단보다 상방으로까지 상승한다.
반도체 웨이퍼(W)가 리프트 핀(12)에 재치된 후, 반송 로봇이 열처리 공간(65)으로부터 퇴출하고, 게이트 밸브(185)에 의해 반송 개구부(66)가 폐쇄된다. 그리고 한 쌍의 이재 아암(11)이 하강함으로써, 반도체 웨이퍼(W)는 이재 기구(10)로부터 유지부(7)의 서셉터(74)에 수도되어 수평 자세로 하방으로부터 유지된다. 반도체 웨이퍼(W)는, 유지 플레이트(75) 상에 세워 설치된 복수의 기판 지지핀(77)에 의해 지지되어 서셉터(74)에 유지된다. 또, 반도체 웨이퍼(W)는, 박막(21)이 성막된 표면을 상면으로 하여 유지부(7)에 유지된다. 복수의 기판 지지핀(77)에 의해 지지된 반도체 웨이퍼(W)의 이면(표면과는 반대측의 주면)과 유지 플레이트(75)의 유지면(75a)의 사이에는 소정의 간격이 형성된다. 서셉터(74)의 하방으로까지 하강한 한 쌍의 이재 아암(11)은 수평 이동 기구(13)에 의해 퇴피 위치, 즉 오목부(62)의 내측으로 퇴피한다.
또, 게이트 밸브(185)에 의해 반송 개구부(66)가 폐쇄되어 열처리 공간(65)이 밀폐 공간이 된 후, 챔버(6) 내의 분위기 조정이 행해진다. 구체적으로는 밸브(84)가 개방되어 가스 공급 구멍(81)으로부터 열처리 공간(65)에 처리 가스가 공급된다. 본 실시 형태에서는, 처리 가스로서 질소 가스(N2)가 챔버(6) 내의 열처리 공간(65)에 공급된다. 또, 밸브(89)가 개방되어 가스 배기 구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이것에 의해, 챔버(6) 내의 열처리 공간(65)의 상부로부터 공급된 처리 가스가 하방으로 흘러 열처리 공간(65)의 하부로부터 배기되고, 열처리 공간(65)이 질소 분위기로 치환된다. 또, 밸브(192)가 개방됨으로써, 반송 개구부(66)로부터도 챔버(6) 내의 기체가 배기된다. 또한, 도시를 생략한 배기 기구에 의해 이재 기구(10)의 구동부 주변의 분위기도 배기된다.
도 10은, 제1 실시 형태에서의 반도체 웨이퍼(W)의 표면 온도의 변화를 나타내는 도이다. 챔버(6) 내가 질소 분위기로 치환되며, 반도체 웨이퍼(W)가 유지부(7)의 서셉터(74)에 의해 수평 자세로 하방으로부터 유지된 후, 시각 t1에 할로겐 가열부(4)의 40개의 할로겐 램프(HL)가 일제히 점등되고 반도체 웨이퍼(W)의 급속 가열(RTA: Rapid Thermal Annealing)가 개시된다. 할로겐 램프(HL)로부터 출사된 할로겐광은, 석영으로 형성된 하측 챔버 창(64) 및 서셉터(74)를 투과하여 반도체 웨이퍼(W)의 이면으로부터 조사된다. 할로겐 램프(HL)로부터의 광조사를 받음으로써 반도체 웨이퍼(W)가 급속 가열되어 온도가 상승한다. 또한, 이재 기구(10)의 이재 아암(11)은 오목부(62)의 내측으로 퇴피하고 있기 때문에, 할로겐 램프(HL)에 의한 가열의 장해가 되는 일은 없다.
할로겐 램프(HL)에 의한 급속 가열을 행할 때에는, 반도체 웨이퍼(W)의 온도가 방사 온도계(120)에 의해 측정되어 있다. 즉, 서셉터(74)에 유지된 반도체 웨이퍼(W)의 이면으로부터 개구부(78)를 통하여 방사된 적외광을 방사 온도계(120)가 수광하여 승온 중의 웨이퍼 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐 램프(HL)로부터의 광조사에 의해 승온되는 반도체 웨이퍼(W)의 온도가 소정의 제1 피크 온도(Ts)(제1 온도)에 도달했는지 여부를 감시하면서, 할로겐 램프(HL)의 출력을 제어한다. 즉, 제어부(3)는, 방사 온도계(120)에 의한 측정치에 의거하여, 반도체 웨이퍼(W)의 온도가 제1 피크 온도(Ts)가 되도록 할로겐 램프(HL)의 출력을 피드백 제어한다. 할로겐 램프(HL)에 의한 급속 가열 시의 반도체 웨이퍼(W)의 승온 레이트는 50℃／초 이상이다. 또, 할로겐 램프(HL)에 의한 제1 피크 온도(Ts)는, 950℃ 이상 1100℃ 이하이다.
시각 t2에 반도체 웨이퍼(W)의 온도가 제1 피크 온도(Ts)에 도달한 후, 제어부(3)는 반도체 웨이퍼(W)를 그 제1 피크 온도(Ts)로 0.5초~5초 정도 유지한다. 구체적으로는, 방사 온도계(120)에 의해 측정되는 반도체 웨이퍼(W)의 온도가 제1 피크 온도(Ts)에 도달한 시각 t2에 제어부(3)가 할로겐 램프(HL)의 출력을 조정하여, 반도체 웨이퍼(W)의 온도를 거의 제1 피크 온도(Ts)로 0.5초~5초 정도 유지하고 있다.
할로겐 램프(HL)에 의한 급속 가열 시에는, 반도체 웨이퍼(W) 전체가 균일하게 제1 피크 온도(Ts)로 승온된다. 할로겐 램프(HL)에 의한 급속 가열의 단계에 있어서는, 보다 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부의 온도가 중앙부보다 저하되는 경향이 있지만, 할로겐 가열부(4)에서의 할로겐 램프(HL)의 설치 밀도는, 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역이 높아져 있다. 이 때문에, 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 조사되는 광량이 많아져, 반도체 웨이퍼(W)의 면내 온도 분포를 균일한 것으로 할 수 있다.
도펀트를 포함하는 박막(21)이 성막된 반도체 웨이퍼(W)를 할로겐 램프(HL)로부터의 광조사에 의해 제1 피크 온도(Ts)로 급속 가열함으로써, 박막(21)으로부터 반도체 웨이퍼(W)의 표면에 도펀트가 확산된다. 상술한 바와 같이, 반도체 웨이퍼(W)의 표면에는 불가피적으로 실리콘 산화막이 형성되며, 그 산화막 상에 도펀트를 포함하는 박막(21)이 성막되어 있는 것이지만, 실리콘 산화막은 극히 얇은 것이며, 할로겐 램프(HL)에 의한 급속 가열이면, 박막(21)으로부터 실리콘 산화막을 빠져 나가 반도체 웨이퍼(W)의 표면에 충분한 도펀트를 확산시킬 수 있다.
그 결과, 반도체 웨이퍼(W)의 소스·드레인 영역에 도펀트가 도입되어 도펀트층이 형성되게 된다. 도 11은, 도펀트가 도입된 반도체 웨이퍼(W)의 표면의 구조를 모식적으로 나타내는 도이다. 할로겐 램프(HL)로부터의 광조사에 의해 반도체 웨이퍼(W)를 제1 피크 온도(Ts)로 급속 가열함으로써, 도펀트를 포함하는 박막(21)으로부터 실리콘 산화막을 빠져나가 반도체 웨이퍼(W)의 표면에 도펀트가 확산되어, 반도체 웨이퍼(W)의 표면 근방에 도펀트층(22)이 형성된다.
도 13은, 할로겐 램프(HL)에 의한 급속 가열이 실행된 시점에서의 도펀트 농도 프로파일을 나타내는 도이다. 할로겐 램프(HL)에 의한 급속 가열에 의해, 박막(21)으로부터 도펀트가 실리콘 산화막을 빠져 나가, 반도체 웨이퍼(W)의 표면으로부터 깊이 d1에까지 확산되어 있다. 이 깊이 d1이 도펀트층(22)의 두께가 된다. 도펀트의 농도는, 반도체 웨이퍼(W)의 표면으로부터 깊이 d1을 향해 서서히 작아진다.
시각 t2에 반도체 웨이퍼(W)의 온도가 제1 피크 온도(Ts)에 도달하고 나서 소정 시간(0.5초~5초)가 경과한 시점에서 할로겐 가열부(4)의 40개의 할로겐 램프(HL)가 소등된다. 할로겐 램프(HL)가 소등됨으로써, 반도체 웨이퍼(W)의 온도가 제1 피크 온도(Ts)로부터 급속히 강온된다. 강온 중의 반도체 웨이퍼(W)의 온도는 방사 온도계(120)에 의해 측정되며, 그 측정 결과는 제어부(3)에 전달된다. 제어부(3)는, 방사 온도계(120)의 측정 결과보다 반도체 웨이퍼(W)의 온도가 소정의 냉각 온도(Ta)(제2 온도)까지 강온되었는지 여부를 감시한다. 강온시의 반도체 웨이퍼(W)의 강온 레이트는 50℃／초 이상이다. 또한, 냉각 온도(Ta)는 제1 피크 온도(Ts)보다 당연히 저온이며, 850℃ 이하이다.
반도체 웨이퍼(W)의 온도가 냉각 온도(Ta)로까지 강온된 시각 t3에 플래시 가열부(5)의 플래시 램프(FL)로부터 반도체 웨이퍼(W)의 표면에 플래시 광조사를 행한다. 플래시 램프(FL)가 플래시 광조사를 행할 때에는, 미리 전원 유닛(95)에 의해 콘덴서(93)에 전하를 축적해 둔다. 그리고, 콘덴서(93)에 전하가 축적된 상태에서, 제어부(3)의 펄스 발생기(31)로부터 IGBT(96)에 펄스 신호를 출력하여 IGBT(96)를 온 오프 구동한다.
펄스 신호의 파형은, 펄스 폭의 시간(온 시간)과 펄스 간격의 시간(오프 시간)을 파라미터로서 순차 설정한 레시피를 입력부(33)로부터 입력함으로써 규정할 수 있다. 이러한 레시피를 오퍼레이터가 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라서 제어부(3)의 파형 설정부(32)는 온 오프를 반복하는 펄스 파형을 설정한다. 그리고, 파형 설정부(32)에 의해 설정된 펄스 파형에 따라서 펄스 발생기(31)가 펄스 신호를 출력한다. 그 결과, IGBT(96)의 게이트에는 설정된 파형의 펄스 신호가 인가되어, IGBT(96)의 온 오프 구동이 제어되게 된다. 구체적으로는, IGBT(96)의 게이트에 입력되는 펄스 신호가 온일 때에는 IGBT(96)가 온 상태가 되고, 펄스 신호가 오프일 때에는 IGBT(96)가 오프 상태가 된다.
또, 펄스 발생기(31)로부터 출력하는 펄스 신호가 온이 되는 타이밍과 동기하여 제어부(3)가 트리거 회로(97)를 제어하여 트리거 전극(91)에 고전압(트리거 전압)을 인가한다. 콘덴서(93)에 전하가 축적된 상태에서 IGBT(96)의 게이트에 펄스 신호가 입력되고, 또한, 그 펄스 신호가 온이 되는 타이밍과 동기하여 트리거 전극(91)에 고전압이 인가됨으로써, 펄스 신호가 온일 때에는 유리관(92) 내의 양단 전극 간에서 반드시 전류가 흐르며, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다.
이와 같이 하여 플래시 가열부(5)의 30개의 플래시 램프(FL)가 발광하고, 유지부(7)에 유지된 반도체 웨이퍼(W)의 표면에 플래시광이 조사된다. 여기서, IGBT(96)를 사용하지 않고 플래시 램프(FL)를 발광시킨 경우에는, 콘덴서(93)에 축적되어 있던 전하가 1회의 발광으로 소비되어, 플래시 램프(FL)로부터의 출력 파형은 폭이 0.1밀리세컨드 내지 10밀리세컨드 정도의 단순한 싱글 펄스가 된다. 이에 반해, 본 실시의 형태에서는, 회로 중에 스위칭 소자인 IGBT(96)를 접속하고 그 게이트에 펄스 신호를 출력함으로써, 콘덴서(93)로부터 플래시 램프(FL)로의 전하의 공급을 IGBT(96)에 의해 단속하여 플래시 램프(FL)에 흐르는 전류를 온 오프 제어하고 있다. 그 결과, 말하자면 플래시 램프(FL)의 발광이 초퍼 제어되게 되어, 콘덴서(93)에 축적된 전하가 분할되어 소비되고, 극히 짧은 시간 동안에 플래시 램프(FL)가 점멸을 반복한다. 또한, 회로를 흐르는 전류치가 완전하게 “0”이 되기 전에 다음의 펄스가 IGBT(96)의 게이트에 인가되어 전류치가 재차 증가하기 때문에, 플래시 램프(FL)가 점멸을 반복하고 있는 동안에도 발광 출력이 완전하게 “0”이 되는 것은 아니다.
IGBT(96)에 의해 플래시 램프(FL)에 흐르는 전류를 온 오프 제어함으로써, 플래시 램프(FL)의 발광 패턴(발광 출력의 시간 파형)을 자유롭게 규정할 수 있고, 발광 시간 및 발광 강도를 자유롭게 조정할 수 있다. IGBT(96)의 온 오프 구동의 패턴은, 입력부(33)로부터 입력하는 펄스 폭의 시간과 펄스 간격의 시간에 의해 규정된다. 즉, 플래시 램프(FL)의 구동 회로에 IGBT(96)를 장착함으로써, 입력부(33)로부터 입력하는 펄스 폭의 시간과 펄스 간격의 시간을 적당하게 설정하는 것 만으로, 플래시 램프(FL)의 발광 패턴을 자유롭게 규정할 수 있는 것이다.
구체적으로는, 예를 들면, 입력부(33)로부터 입력하는 펄스 간격의 시간에 대한 펄스 폭의 시간의 비율을 크게 하면, 플래시 램프(FL)에 흐르는 전류가 증대하여 발광 강도가 강해진다. 반대로, 입력부(33)로부터 입력하는 펄스 간격의 시간에 대한 펄스 폭의 시간의 비율을 작게 하면, 플래시 램프(FL)에 흐르는 전류가 감소하여 발광 강도가 약해진다. 또, 입력부(33)로부터 입력하는 펄스 간격의 시간과 펄스 폭의 시간의 비율을 적절히 조정하면, 플래시 램프(FL)의 발광 강도가 일정하게 유지된다. 또한, 입력부(33)로부터 입력하는 펄스 폭의 시간과 펄스 간격의 시간을 조합한 총 시간을 길게 함으로써, 플래시 램프(FL)에 비교적 장시간에 걸쳐 전류가 계속 흐르게 되어, 플래시 램프(FL)의 발광 시간이 길어진다. 본 실시 형태에 있어서는, 플래시 램프(FL)의 발광 시간이 0.1밀리세컨드~100밀리세컨드의 사이로 설정된다.
이와 같이 하여 플래시 램프(FL)로부터 반도체 웨이퍼(W)의 표면에 0.1밀리세컨드 이상 100밀리세컨드 이하의 조사 시간으로 플래시광이 조사되어 반도체 웨이퍼(W)의 플래시 가열이 행해진다. 조사 시간이 0.1밀리세컨드 이상 100밀리세컨드 이하의 극히 짧고 강한 플래시광이 조사됨으로써 박막(21)을 포함하는 반도체 웨이퍼(W)의 표면이 순간적으로 제2 피크 온도(Tp)(제3 온도)로까지 승온된다. 플래시 가열 시의 제2 피크 온도(Tp)는, 할로겐 램프(HL)에 의한 급속 가열 시의 제1 피크 온도(Ts)보다 고온이며, 1200℃ 이상이다.
반도체 웨이퍼(W)에 0.1밀리세컨드 이상 100밀리세컨드 이하의 조사 시간으로 플래시광을 조사하여 반도체 웨이퍼(W)의 표면을 제2 피크 온도(Tp)로 순간적으로 가열함으로써, 반도체 웨이퍼(W)의 소스·드레인 영역에 형성된 도펀트층(22) 중의 도펀트가 활성화된다. 플래시 광조사에 의해 반도체 웨이퍼(W)의 표면이 냉각 온도(Ta)로부터 제2 피크 온도(Tp)로 승온되고 그 제2 피크 온도(Tp)를 유지하고 있는 시간은 밀리세컨드 오더이다.
도 14는, 플래시 램프(FL)에 의한 플래시 가열이 실행된 시점에서의 도펀트 농도 프로파일을 나타내는 도이다. 플래시 램프(FL)로부터의 플래시 광조사에 의해 반도체 웨이퍼(W)의 표면이 순간적으로 제2 피크 온도(Tp)로 가열됨으로써, 도펀트층(22) 중의 도펀트가 활성화되지만, 밀리세컨드 오더의 극단시간의 열처리이기 때문에, 도펀트가 한층 더 확산되는 것은 억제된다. 이 때문에, 박막(21)으로부터 반도체 웨이퍼(W)의 표면에 과잉하게 도펀트가 확산되는 일은 없으며, 할로겐 램프(HL)에 의한 급속 가열 시에 반도체 웨이퍼(W)의 내부에 확산되어 있던 도펀트가 깊이 d1을 넘어 더 깊게 확산되는 일도 방지된다.
플래시 가열에서는, 플래시광의 조사 시간이 1초 미만의 극히 단시간이기 때문에, 반도체 웨이퍼(W)의 표면 온도는 순간적으로 제2 피크 온도(Tp)로까지 승온된 후, 즉시 급속히 강온된다. 강온 중의 반도체 웨이퍼(W)의 온도는 방사 온도계(120)에 의해 측정되며, 그 측정 결과는 제어부(3)에 전달된다. 제어부(3)는, 방사 온도계(120)의 측정 결과보다 반도체 웨이퍼(W)의 온도가 소정 온도까지 강온되었는지 여부를 감시한다. 그리고, 반도체 웨이퍼(W)의 온도가 소정 이하로까지 강온된 후, 이재 기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 서셉터(74)의 상면으로부터 돌출되어 열처리 후의 반도체 웨이퍼(W)를 서셉터(74)로부터 받는다. 계속해서, 게이트 밸브(185)에 의해 폐쇄되어 있던 반송 개구부(66)가 개방되고, 리프트 핀(12) 상에 재치된 반도체 웨이퍼(W)가 장치 외부의 반송 로봇에 의해 반출되어, 열처리 장치(1)에서의 반도체 웨이퍼(W)의 가열 처리가 완료된다. 또한, 열처리 장치(1)에서의 반도체 웨이퍼(W)의 열처리가 종료된 후, 박막(21)을 반도체 웨이퍼(W)의 표면으로부터 박리하도록 해도 된다.
제1 실시 형태에 있어서는, 표면에 도펀트를 포함하는 박막(21)이 성막된 반도체 웨이퍼(W)를 할로겐 램프(HL)로부터의 광조사에 의해 제1 피크 온도(Ts)로 급속 가열로 하여 박막(21)으로부터 반도체 웨이퍼(W)의 표면에 도펀트를 확산시키고 있다. 박막(21)과 반도체 웨이퍼(W)의 표면의 계면에는 불가피적으로 실리콘의 산화막이 존재하고 있는 것이지만, 할로겐 램프(HL)에 의한 급속 가열이면, 박막(21)으로부터 실리콘 산화막을 빠져 나가 반도체 웨이퍼(W)의 표면에 필요 충분한 도펀트를 확산시킬 수 있다. 또, 도펀트를 포함하는 박막(21)으로부터의 열확산에 의해 반도체 웨이퍼(W)의 표면에 도펀트를 도입하고 있기 때문에, 이온 주입과 같이 반도체 웨이퍼(W)의 내부에 데미지를 줄 우려는 없고, 결정 결함 등의 결함이 발생하는 것을 방지할 수 있다. 즉, 도펀트를 포함하는 박막(21)이 성막된 반도체 웨이퍼(W)를 할로겐 램프(HL)에 의해 급속 가열함으로써, 결함을 일으키지 않고 필요 충분한 도펀트를 반도체 웨이퍼(W)의 표면에 도입할 수 있는 것이다.
그리고, 급속 가열에 의해 도펀트가 도입된 반도체 웨이퍼(W)에 플래시 램프(FL)로부터 플래시광을 조사하여 반도체 웨이퍼(W)의 표면을 제2 피크 온도(Tp)로 가열하여 도펀트를 활성화시키고 있다. 조사 시간이 극히 짧은 플래시 광조사이면, 도펀트를 과잉하게 확산시키지 않고, 높은 활성화율을 얻을 수 있다.
또한, 제1 실시 형태에서는, 급속 가열 후에 할로겐 램프(HL)를 소등하여 플래시 광조사 전에 반도체 웨이퍼(W)의 온도를 일단 냉각 온도(Ta)로까지 강온시키고 있다. 그 결과, 급속 가열로부터 플래시 가열에 이르는 서멀 버짓이 작아져, 도펀트가 과잉하게 확산되는 것을 효과적으로 방지할 수 있다.
＜제2 실시 형태＞
다음에, 본 발명의 제2 실시 형태에 대해서 설명한다. 제2 실시 형태의 열처리 장치(1)의 전체 구성은 제1 실시 형태와 동일하다. 또, 제2 실시 형태의 열처리 장치(1)에서의 반도체 웨이퍼(W)의 처리 순서도 제1 실시 형태와 대체로 동일하다. 제2 실시 형태가 제1 실시 형태와 상이한 것은, 열처리 프로세스를 감압 상태로 실행하고 있는 점이다.
제1 실시 형태에서는 상압의 질소 분위기 중에서 반도체 웨이퍼(W)의 열처리 프로세스를 실행하고 있었지만, 제2 실시 형태에 있어서는, 100Torr(약 13330Pa) 이하의 감압 상태에서 반도체 웨이퍼(W)의 급속 가열 및 플래시 가열을 실행하고 있다. 구체적으로는, 할로겐 램프(HL)에 의한 급속 가열을 개시하기 전에, 반도체 웨이퍼(W)를 수용하는 챔버(6) 내의 열처리 공간(65)을 13330Pa 이하로까지 감압한다. 그리고, 그 감압 분위기 하에서 제1 실시 형태와 동일한 할로겐 램프(HL)에 의한 급속 가열 및 플래시 램프(FL)에 의한 플래시 가열을 실행하고 있다.
챔버(6) 내에 존재하고 있는 잔류 산소는, 반도체 웨이퍼(W)에 도입된 도펀트의 활성화율을 저하시키는 것이 알려져 있다. 제2 실시 형태와 같이 13330Pa 이하의 감압 상태에서 제1 실시 형태와 동일한 열처리 프로세스를 실행함으로써, 저산소 분위기 중에서 반도체 웨이퍼(W)의 급속 가열 및 플래시 가열이 행해지게 되어, 제1 실시 형태와 동일한 효과에 더하여 보다 확실히 높은 활성화율을 얻을 수 있다.
＜제3 실시 형태＞
다음에, 본 발명의 제3 실시 형태에 대해서 설명한다. 제3 실시 형태의 열처리 장치(1)의 전체 구성은 제1 실시 형태와 동일하다. 또, 제3 실시 형태의 열처리 장치(1)에서의 반도체 웨이퍼(W)의 처리 순서도 제1 실시 형태와 대체로 동일하다. 반도체 웨이퍼(W)의 표면에는 PSG의 박막(21)이 성막되어 있다. 제3 실시 형태가 제1 실시 형태와 상이한 것은, 열처리 프로세스를 실행할 때의 챔버(6) 내의 분위기이다.
제1 실시 형태에서는 상압의 질소 분위기 중에서 반도체 웨이퍼(W)의 열처리 프로세스를 실행하고 있었지만, 제3 실시 형태에 있어서는, 수소를 포함하는 분위기 중에서 할로겐 램프(HL)에 의한 급속 가열을 실행하고, 수소를 배제한 분위기 중에서 플래시 램프(FL)에 의한 플래시 가열을 실행하고 있다. 구체적으로는, 할로겐 램프(HL)에 의한 급속 가열을 개시하기 전에, 챔버(6) 내의 열처리 공간(65)에 처리 가스로서 질소 가스(N2)에 수소 가스(H2)를 혼합한 혼합 가스를 공급하고, 열처리 공간(65)에 수소를 포함하는 분위기를 형성한다. 그리고, 그 수소를 포함하는 분위기 중에 있어서, 도펀트를 포함하는 박막(21)이 성막된 반도체 웨이퍼(W)를 할로겐 램프(HL)로부터의 광조사에 의해 제1 피크 온도(Ts)로 급속 가열로 하여 박막(21)으로부터 반도체 웨이퍼(W)의 표면에 도펀트를 확산시킨다. 제3 실시 형태에서는, 수소를 포함하는 분위기 중에서 반도체 웨이퍼(W)를 제1 피크 온도(Ts)로 급속 가열하고 있기 때문에, PSG의 박막(21) 중에서의 인의 확산 계수가 높아져 있다. 이 때문에, 할로겐 램프(HL)로부터의 광조사에 의해 반도체 웨이퍼(W)를 제1 피크 온도(Ts)로 급속 가열함으로써, 효율적으로 도펀트가 박막(21)으로부터 반도체 웨이퍼(W)에 확산되게 된다.
다음에, 할로겐 램프(HL)가 소등되어 반도체 웨이퍼(W)의 온도가 제1 피크 온도(Ts)로부터 냉각 온도(Ta)로 강온되고 있는 동안에, 챔버(6) 내에 공급하는 처리 가스를 질소 가스와 수소 가스의 혼합 가스로부터 질소 가스 만으로 전환하여, 챔버(6) 내의 열처리 공간(65)을 질소 분위기로 치환한다. 그리고, 수소를 배제한 질소 분위기에서 반도체 웨이퍼(W)에 플래시 램프(FL)로부터 플래시광을 조사하여 반도체 웨이퍼(W)의 표면을 제2 피크 온도(Tp)로 가열하여 도펀트를 활성화시킨다. 수소를 배제한 분위기 중에서 플래시 가열을 실행함으로써, PSG의 박막(21)으로부터 반도체 웨이퍼(W)로의 도펀트의 과잉한 확산을 억제할 수 있다.
＜변형예＞
이상, 본 발명의 실시의 형태에 대해서 설명했지만, 이 발명은 그 취지를 일탈하지 않는 한에 있어서 상술한 것 이외에 다양한 변경을 행하는 것이 가능하다. 예를 들면, 상기 각 실시 형태에 있어서는, 급속 가열 후에 할로겐 램프(HL)를 소등하여 반도체 웨이퍼(W)의 온도를 냉각 온도(Ta)로 강온시키고 있었지만, 이 대신에, 할로겐 램프(HL)의 출력을 저하시켜 반도체 웨이퍼(W)의 온도를 제1 피크 온도(Ts)로부터 냉각 온도(Ta)로까지 강온시키도록 해도 된다.
또, 상기 각 실시 형태에서의 PSG의 박막(21)은, 도펀트로서의 붕소(B)를 포함하는 이산화 규소의 막인 BSG(Boron Silicate Glass)막이어도 된다. 특히, 제3 실시 형태에 있어서는, BSG의 박막(21)이어도 박막(21) 중에서의 붕소의 확산 계수가 높아져, 할로겐 램프(HL)에 의한 급속 가열 시에 효율적으로 도펀트를 박막(21)으로부터 반도체 웨이퍼(W)에 확산시킬 수 있다.
또, 제2 실시 형태에 있어서, 할로겐 램프(HL)에 의한 급속 가열 전에 챔버(6) 내를 일단 13330Pa 이하로까지 감압한 후에, 챔버(6) 내에 질소 가스를 공급하여 복압하도록 해도 된다. 이와 같이 해도, 저산소 분위기 중에서 반도체 웨이퍼(W)의 급속 가열 및 플래시 가열이 행해지게 되어, 도펀트의 활성화율 저하를 방지할 수 있다.
또, 상기 각 실시 형태에 있어서는, 처리 대상이 되는 반도체 기판이 실리콘의 반도체 웨이퍼(W)였지만, 이것에 한정되는 것이 아니라, 처리 대상이 되는 반도체 기판은 게르마늄(Ge) 또는 실리콘 게르마늄(SiGe)의 반도체 웨이퍼(W)여도 된다. 혹은, 처리 대상이 되는 반도체 기판은 갈륨비소(GaAs) 등의 화합물 반도체의 웨이퍼여도 된다.
또, 상기 각 실시 형태에 있어서는, 플래시 가열부(5)에 30개의 플래시 램프(FL)를 구비하도록 하고 있었지만, 이것에 한정되는 것이 아니라, 플래시 램프(FL)의 갯수는 임의의 수로 할 수 있다. 또, 플래시 램프(FL)는 크세논 플래시 램프에 한정되는 것이 아니라, 크립톤 플래시 램프여도 된다. 또, 할로겐 가열부(4)에 구비하는 할로겐 램프(HL)의 갯수도 40개에 한정되는 것이 아니라, 임의의 수로 할 수 있다.
또, 상기 각 실시 형태에 있어서는, 1초 이상 연속해서 발광하는 연속 점등 램프로서 필라멘트형의 할로겐 램프(HL)에 의해, 반도체 웨이퍼(W)를 제1 피크 온도(Ts)(제1 온도)까지 가열하고, 반도체 웨이퍼(W)의 온도를 거의 제1 피크 온도(Ts)로 0.5초~5초 정도 유지하도록 하고 있었지만, 이것에 한정되는 것이 아니라, 할로겐 램프(HL) 대신에 동일한 연속 점등 램프로서 방전형의 크세논 아크 램프 등의 아크 램프를 이용하여, 반도체 웨이퍼(W)를 동일하게 가열하도록 해도 된다.
1: 열처리 장치 3: 제어부
4: 할로겐 가열부 5: 플래시 가열부
6: 챔버 7: 유지부
21: 박막 22: 도펀트층
65: 열처리 공간 74: 서셉터
75: 유지 플레이트 77: 기판 지지핀
93: 콘덴서 95: 전원 유닛
96: IGBT 120: 방사 온도계
FL: 플래시 램프 HL: 할로겐 램프
W: 반도체 웨이퍼

Claims (5)

  1. 반도체 기판에 도펀트를 도입하여 활성화시키는 도펀트 도입 방법으로서,
    반도체 기판의 표면에 도펀트를 포함하는 박막을 형성하는 성막 공정과,
    연속 점등 램프로부터의 광조사에 의해 상기 반도체 기판을 제1 온도로 가열하여 상기 박막으로부터 상기 반도체 기판의 표면에 상기 도펀트를 확산시키는 제1 가열 공정과,
    상기 연속 점등 램프를 소등 또는 상기 연속 점등 램프의 출력을 저하시켜 상기 반도체 기판을 상기 제1 온도보다 낮은 제2 온도로 50℃／초 이상의 강온 레이트로 강온시키는 강온 공정과,
    상기 반도체 기판에 플래시 램프로부터 플래시광을 조사하여 상기 반도체 기판의 표면을 상기 제2 온도보다 높은 제3 온도로 가열하여 상기 도펀트를 활성화시키는 제2 가열 공정을 구비하고,
    상기 박막은 PSG막이며,
    상기 제1 가열 공정은, 수소를 포함하는 분위기 중에서 실행하고,
    상기 제2 가열 공정은, 수소를 배제한 분위기 중에서 실행하는 것을 특징으로 하는 도펀트 도입 방법.
  2. 청구항 1에 있어서,
    상기 제3 온도는 상기 제1 온도보다 고온인 것을 특징으로 하는 도펀트 도입 방법.
  3. 청구항 1에 있어서,
    상기 제1 가열 공정 전에, 상기 반도체 기판을 수용하는 챔버 내를 13330Pa 이하로까지 감압하는 감압 공정을 더 구비하는 것을 특징으로 하는 도펀트 도입 방법.
  4. 삭제
  5. 그 표면에 도펀트를 포함하는 박막을 형성한 반도체 기판을 가열하고, 당해 반도체 기판에 도펀트를 도입하여 활성화하는 열처리 방법으로서,
    연속 점등 램프로부터의 광조사에 의해 상기 반도체 기판을 제1 온도로 가열하여 상기 박막으로부터 상기 반도체 기판의 표면에 상기 도펀트를 확산시키는 제1 가열 공정과,
    상기 연속 점등 램프를 소등 또는 상기 연속 점등 램프의 출력을 저하시켜 상기 반도체 기판을 상기 제1 온도보다 낮은 제2 온도로 50℃／초 이상의 강온 레이트로 강온시키는 강온 공정과,
    상기 반도체 기판에 플래시 램프로부터 플래시광을 조사하여 상기 반도체 기판의 표면을 상기 제2 온도보다 높은 제3 온도로 가열하여 상기 도펀트를 활성화시키는 제2 가열 공정을 구비하며,
    상기 박막은 PSG막이며,
    상기 제1 가열 공정은, 수소를 포함하는 분위기 중에서 실행하고,
    상기 제2 가열 공정은, 수소를 배제한 분위기 중에서 실행하는 것을 특징으로 하는 열처리 방법.
KR1020170158376A 2016-12-12 2017-11-24 도펀트 도입 방법 및 열처리 방법 KR102035904B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-240162 2016-12-12
JP2016240162A JP6768481B2 (ja) 2016-12-12 2016-12-12 ドーパント導入方法および熱処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190126142A Division KR102151357B1 (ko) 2016-12-12 2019-10-11 도펀트 도입 방법 및 열처리 방법

Publications (2)

Publication Number Publication Date
KR20180067413A KR20180067413A (ko) 2018-06-20
KR102035904B1 true KR102035904B1 (ko) 2019-10-23

Family

ID=62490277

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170158376A KR102035904B1 (ko) 2016-12-12 2017-11-24 도펀트 도입 방법 및 열처리 방법
KR1020190126142A KR102151357B1 (ko) 2016-12-12 2019-10-11 도펀트 도입 방법 및 열처리 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020190126142A KR102151357B1 (ko) 2016-12-12 2019-10-11 도펀트 도입 방법 및 열처리 방법

Country Status (4)

Country Link
US (1) US10121664B2 (ko)
JP (1) JP6768481B2 (ko)
KR (2) KR102035904B1 (ko)
TW (2) TWI733077B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121683B2 (en) * 2015-08-26 2018-11-06 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus
JP7032947B2 (ja) * 2018-02-13 2022-03-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP7228976B2 (ja) 2018-08-27 2023-02-27 株式会社Ｓｃｒｅｅｎホールディングス ｐ型窒化ガリウム系半導体の製造方法および熱処理方法
JP7278111B2 (ja) * 2019-03-08 2023-05-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7294858B2 (ja) * 2019-04-09 2023-06-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US11764101B2 (en) * 2019-10-24 2023-09-19 ASM IP Holding, B.V. Susceptor for semiconductor substrate processing
JP7508303B2 (ja) * 2020-07-31 2024-07-01 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
CN115117198A (zh) * 2022-05-16 2022-09-27 上海交通大学 一种δ掺杂层制备方法及电子器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882234B1 (ko) * 2000-12-08 2009-02-09 소니 가부시끼 가이샤 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치
JP2016184670A (ja) * 2015-03-26 2016-10-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法、および熱処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689035B2 (ja) * 2000-10-26 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2004010470A2 (en) * 2002-07-22 2004-01-29 University Of Houston Method to overcome instability of ultra-shallow semiconductor junctions
JP3699946B2 (ja) * 2002-07-25 2005-09-28 株式会社東芝 半導体装置の製造方法
JP2004063863A (ja) * 2002-07-30 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007201337A (ja) 2006-01-30 2007-08-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8883597B2 (en) * 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
JP2009302373A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法
JP2011527124A (ja) * 2008-07-06 2011-10-20 アイメック 半導体構造のドープ方法およびその半導体デバイス
JP6076615B2 (ja) * 2012-04-27 2017-02-08 東京エレクトロン株式会社 不純物拡散方法、基板処理装置及び半導体装置の製造方法
JP6157809B2 (ja) * 2012-07-19 2017-07-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882234B1 (ko) * 2000-12-08 2009-02-09 소니 가부시끼 가이샤 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치
JP2016184670A (ja) * 2015-03-26 2016-10-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法、および熱処理装置

Also Published As

Publication number Publication date
KR20190119560A (ko) 2019-10-22
TWI656563B (zh) 2019-04-11
TW201921449A (zh) 2019-06-01
TWI733077B (zh) 2021-07-11
KR102151357B1 (ko) 2020-09-02
JP2018098316A (ja) 2018-06-21
US20180166281A1 (en) 2018-06-14
TW201822260A (zh) 2018-06-16
US10121664B2 (en) 2018-11-06
KR20180067413A (ko) 2018-06-20
JP6768481B2 (ja) 2020-10-14

Similar Documents

Publication Publication Date Title
KR102035904B1 (ko) 도펀트 도입 방법 및 열처리 방법
KR102033829B1 (ko) 도펀트 도입 방법 및 열처리 방법
JP2017079296A (ja) 熱処理方法
JP2019021738A (ja) 熱処理装置
KR102372518B1 (ko) 열처리 방법 및 열처리 장치
KR102239422B1 (ko) 열처리 방법
KR102051191B1 (ko) 결정 구조 제어 방법 및 열처리 방법
TWI751494B (zh) 熱處理方法及熱處理裝置
JP6839939B2 (ja) 熱処理方法
KR20190103940A (ko) 열처리 방법
JP6945703B2 (ja) ドーパント導入方法および熱処理方法
JP2018029128A (ja) ドーパント導入方法
JP7013337B2 (ja) 熱処理方法および熱処理装置
JP2018098314A (ja) シリコン基板の熱処理方法
KR20200024081A (ko) p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법
JP2020096071A (ja) 熱処理方法および熱処理装置
JP2019036645A (ja) 熱処理装置
JP2018022715A (ja) ドーパント導入方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant