KR102239422B1 - 열처리 방법 - Google Patents

열처리 방법 Download PDF

Info

Publication number
KR102239422B1
KR102239422B1 KR1020180168428A KR20180168428A KR102239422B1 KR 102239422 B1 KR102239422 B1 KR 102239422B1 KR 1020180168428 A KR1020180168428 A KR 1020180168428A KR 20180168428 A KR20180168428 A KR 20180168428A KR 102239422 B1 KR102239422 B1 KR 102239422B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
heat treatment
dopant
temperature
chamber
Prior art date
Application number
KR1020180168428A
Other languages
English (en)
Other versions
KR20190095096A (ko
Inventor
가즈히코 후세
히카루 가와라자키
히데아키 다니무라
신이치 가토
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20190095096A publication Critical patent/KR20190095096A/ko
Application granted granted Critical
Publication of KR102239422B1 publication Critical patent/KR102239422B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/0033—Heating devices using lamps
    • H05B3/0038—Heating devices using lamps for industrial applications
    • H05B3/0047—Heating devices using lamps for industrial applications for semiconductor manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Robotics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

[과제] 자연 산화막이 형성된 반도체 기판이어도 도펀트를 얕게 도입할 수 있는 열처리 방법을 제공한다.
[해결 수단] 도펀트를 포함하는 박막이 성막된 반도체 웨이퍼를 수소를 포함하는 분위기 중에서 어닐링 온도(T1)로 가열하는 수소 어닐링을 실시한다. 도펀트를 포함하는 박막과 반도체 웨이퍼의 사이에는 불가피적으로 자연 산화막이 형성되어 있는 것이지만, 수소 어닐링을 실시함으로써, 도펀트 원자는 비교적 용이하게 자연 산화막 안을 확산하여 반도체 웨이퍼의 표면과 자연 산화막의 계면에 집적한다. 다음으로, 질소 분위기 중에서 반도체 웨이퍼를 예비 가열 온도(t2)로 예비 가열한 후에, 반도체 웨이퍼의 표면을 피크 온도(T3)로 1초 미만 가열하는 플래시 가열 처리를 실시한다. 도펀트 원자가 반도체 웨이퍼의 표면으로부터 얕게 확산하여 활성화되고, 저저항 및 극히 얕은 접합을 얻을 수 있다.

Description

열처리 방법{HEAT TREATMENT METHOD}
본 발명은, 반도체 기판에 도펀트를 도입하는 열처리 방법에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, 단결정의 실리콘 또는 게르마늄으로의 도펀트의 도입은 필요 불가결한 공정이다. 도펀트를 도입함으로써, n형 반도체 또는 p형 반도체가 작성된다. 도펀트의 도입은, 전형적으로는 실리콘 등의 반도체 기판에 붕소(B), 비소(As), 인(P) 등의 도펀트 원자를 이온 주입법에 따라 주입하고, 그 반도체 기판에 어닐링 처리를 실시하여 도펀트 원자를 활성화시킴으로써 실현된다. 그러나, 이온 주입법에는 단결정 실리콘 등에 결정 결함을 발생시킨다는 문제가 있다.
또한, 최근, 종래의 평면형(플레이너형)의 디바이스 구조를 입체적인 구조로서 디바이스 성능을 높이는 시도가 이루어지고 있다(예를 들면, FinFET 등). 이러한 입체적인 구조의 경우, 종래부터 주류였던 이온 주입법에서는 필요한 개소로의 도펀트 주입이 곤란한 것이 있다. 이 때문에, 이온 주입법과는 다른 도펀트 도입 기술로서, 붕소나 인 등의 도펀트를 첨가한 산화물의 박막(PSG막, BSG막 등)을 반도체 기판 상에 성막하고, 그것에 어닐링 처리를 실시함으로써 도펀트 원자를 당해 박막으로부터 반도체 중에 확산시키는 것이 제안되고 있다(예를 들면, 특허 문헌 1 등).
일본 특허공개 2007－201337호 공보
그러나, 도펀트를 포함하는 박막과 반도체 기판의 사이에는 극히 얇지만 자연 산화막이 불가피적으로 형성되어 버려, 이 자연 산화막이 장벽이 되어 당해 박막으로부터 반도체 기판으로의 도펀트 원자의 확산을 저해한다. 어닐링 처리 시에 큰 열량을 부여함으로써 자연 산화막을 통과시켜 도펀트 원자를 반도체 기판에 확산시키는 것은 가능하지만, 큰 열량을 부여하면 도펀트 원자가 깊게 확산하게 된다. 그 결과, 접합이 과잉되게 깊어지고, 이상적인 저저항 및 극히 얕은 접합을 얻을 수 없게 된다.
전형적으로는 도펀트를 포함하는 박막을 성막하기 전에, 불화수소산(HF)을 이용한 세정 처리를 실시함으로써 반도체 기판의 표면으로부터 자연 산화막을 제거하도록 하고 있다. 그러나, 엄밀하게는 제거 처리를 종료한 직후로부터 새로운 자연 산화막이 성장을 개시하기 때문에, 도펀트를 포함하는 박막을 성막하는 시점에서는 반도체 기판의 표면에 불가피적으로 자연 산화막이 존재하고 있다. 또한, 상술한 입체적인 구조를 갖는 FinFET 등의 경우, 불화수소산 처리를 실시하면 Fin폭이 부식되어 가늘어지고, 설계 그대로의 사이즈의 디바이스 제조를 할 수 없게 되기 때문에, 불화수소산에 의한 세정 처리 자체가 곤란하다.
본 발명은, 상기 과제를 감안하여 이루어진 것이며, 자연 산화막이 형성된 반도체 기판이어도 도펀트를 얕게 도입할 수 있는 열처리 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1의 발명은, 반도체 기판에 도펀트를 도입하는 열처리 방법에 있어서, 도펀트를 포함하는 박막이 성막된 반도체 기판을 수소를 포함하는 분위기 중에서 제1의 온도로 가열하는 수소 어닐링 공정과, 수소와는 다른 가스의 분위기 중에서 상기 반도체 기판을 상기 제1의 온도보다 고온의 제2의 온도로 1초 미만 가열하는 밀리세컨드 어닐링 공정을 구비하는 것을 특징으로 한다.
또한, 청구항 2의 발명은, 청구항 1의 발명과 관련되는 열처리 방법에 있어서, 상기 수소 어닐링 공정과 상기 밀리세컨드 어닐링 공정의 사이에, 상기 반도체 기판을 상기 제1의 온도보다 높고, 또한, 상기 제2의 온도보다 낮은 온도로 가열하는 예비 가열 공정을 추가로 구비하는 것을 특징으로 한다.
또한, 청구항 3의 발명은, 청구항 1의 발명과 관련되는 열처리 방법에 있어서, 상기 제1의 온도는 300℃ 이상 600℃ 이하인 것을 특징으로 한다.
또한, 청구항 4의 발명은, 청구항 1의 발명과 관련되는 열처리 방법에 있어서, 상기 밀리세컨드 어닐링 공정에서는 질소 분위기 중에서 상기 반도체 기판을 가열하는 것을 특징으로 한다.
또한, 청구항 5의 발명은, 청구항 1의 발명과 관련되는 열처리 방법에 있어서, 상기 밀리세컨드 어닐링 공정에서는, 상기 반도체 기판에 플래시 램프로부터 플래시광을 조사하여 상기 반도체 기판을 가열하는 것을 특징으로 한다.
또한, 청구항 6의 발명은, 청구항 1의 발명과 관련되는 열처리 방법에 있어서, 상기 반도체 기판에는 도펀트를 포함하는 이산화규소의 막이 성막되는 것을 특징으로 한다.
또한, 청구항 7의 발명은, 청구항 1의 발명과 관련되는 열처리 방법에 있어서, 상기 도펀트를 포함하는 박막과 상기 반도체 기판의 표면의 사이에는 자연 산화막이 형성되어 있는 것을 특징으로 한다.
청구항 1에서부터 청구항 7의 발명에 의하면, 도펀트를 포함하는 박막이 성막된 반도체 기판을 수소를 포함하는 분위기 중에서 제1의 온도로 가열한 후, 수소와는 다른 가스의 분위기 중에서 반도체 기판을 제1의 온도보다 고온의 제2의 온도로 1초 미만 가열하기 때문에, 박막에 포함되는 도펀트를 일단 반도체 기판과 자연 산화막의 계면에 집적시킨 후에 얕게 확산시킬 수 있어, 자연 산화막이 형성된 반도체 기판이어도 도펀트를 얕게 도입할 수 있다.
도 1은, 본 발명과 관련되는 열처리 방법을 실시할 때 사용하는 열처리 장치의 구성을 나타내는 종단면도이다.
도 2는, 유지부의 전체 외관을 나타내는 사시도이다.
도 3은, 서셉터의 평면도이다.
도 4는, 서셉터의 단면도이다.
도 5는, 이재 기구의 평면도이다.
도 6은, 이재 기구의 측면도이다.
도 7은, 복수의 할로겐 램프의 배치를 나타내는 평면도이다.
도 8은, 본 발명과 관련되는 열처리 방법의 순서를 나타내는 플로우 차트이다.
도 9는, 도펀트를 포함하는 박막이 성막된 반도체 웨이퍼의 단면 구조를 모식적으로 나타내는 도면이다.
도 10은, 도펀트가 반도체 웨이퍼에 확산하는 모습을 모식적으로 나타내는 도면이다.
도 11은, 도펀트의 확산층이 형성된 반도체 웨이퍼의 단면 구조를 모식적으로 나타내는 도면이다.
도 12는, 반도체 웨이퍼의 표면 온도의 변화를 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시의 형태에 대해 상세하게 설명한다.
우선, 본 발명과 관련되는 열처리 방법을 실시하기 위한 열처리 장치에 대해 설명한다. 도 1은, 본 발명과 관련되는 열처리 방법을 실시할 때 사용하는 열처리 장치(1)의 구성을 나타내는 종단면도이다. 도 1의 열처리 장치(1)는, 기판으로서 원판 형상의 반도체 웨이퍼(W)에 대해서 플래시광 조사를 실시함으로써 그 반도체 웨이퍼(W)를 가열하는 플래시 램프 어닐링 장치이다. 처리 대상이 되는 반도체 웨이퍼(W)의 사이즈는 특별히 한정되는 것은 아니지만, 예를 들면, φ300mm나 φ450mm이다. 또한, 도 1 및 이후의 각 도면에 있어서는, 이해 용이를 위해, 필요에 따라서 각 부의 치수나 수를 과장 또는 간략화하여 그리고 있다.
열처리 장치(1)는, 반도체 웨이퍼(W)를 수용하는 챔버(6)와, 복수의 플래시 램프(FL)를 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프(HL)를 내장하는 할로겐 가열부(4)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 더불어, 하측에 할로겐 가열부(4)가 설치되어 있다. 열처리 장치(1)는, 챔버(6) 내에 처리 가스를 공급하는 가스 공급부(90)를 구비한다. 또한, 열처리 장치(1)는, 챔버(6)의 내부에, 반도체 웨이퍼(W)를 수평 자세로 유지하는 유지부(7)와, 유지부(7)와 장치 외부의 사이에서 반도체 웨이퍼(W)의 수도(受渡)를 실시하는 이재 기구(10)를 구비한다. 또한, 열처리 장치(1)는, 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각 동작 기구를 제어하여 반도체 웨이퍼(W)의 열처리를 실행시키는 제어부(3)를 구비한다.
챔버(6)는, 통형의 챔버 측부(61)의 상하에 석영제의 챔버창을 장착하여 구성되어 있다. 챔버 측부(61)는 상하가 개구된 개략 통 형상을 가지고 있으며, 상측 개구에는 상측 챔버창(63)이 장착되어 폐색되고, 하측 개구에는 하측 챔버창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천정부를 구성하는 상측 챔버창(63)은, 석영에 의해 형성된 원판 형상 부재이며, 플래시 가열부(5)로부터 출사된 플래시광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또한, 챔버(6)의 바닥부를 구성하는 하측 챔버창(64)도, 석영에 의해 형성된 원판 형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다.
또한, 챔버 측부(61)의 내측 벽면의 상부에는 반사링(68)이 장착되고, 하부에는 반사링(69)이 장착되어 있다. 반사링(68, 69)은, 모두 원환형으로 형성되어 있다. 상측의 반사링(68)은, 챔버 측부(61)의 상측으로부터 끼워 넣음으로써 장착된다. 한편, 하측의 반사링(69)은, 챔버 측부(61)의 하측으로부터 끼워 넣고 도시 생략한 나사로 고정시킴으로써 장착된다. 즉, 반사링(68, 69)은, 모두 착탈 가능하게 챔버 측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버창(63), 하측 챔버창(64), 챔버 측부(61) 및 반사링(68, 69)에 의해서 둘러싸이는 공간이 열처리 공간(65)으로서 규정된다.
챔버 측부(61)에 반사링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버 측부(61)의 내벽면 중 반사링(68, 69)이 장착되어 있지 않은 중앙 부분과, 반사링(68)의 하단면과, 반사링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는, 챔버(6)의 내벽면에 수평 방향을 따라서 원환형으로 형성되고, 반도체 웨이퍼(W)를 유지하는 유지부(7)를 위요한다. 챔버 측부(61) 및 반사링(68, 69)은, 강도와 내열성이 뛰어난 금속 재료(예를 들면, 스테인리스 스틸)로 형성되어 있다.
또한, 챔버 측부(61)에는, 챔버(6)에 대해서 반도체 웨이퍼(W)의 반입 및 반출을 행하기 위한 반송 개구부(노구(爐口))(66)가 형성되어 있다. 반송 개구부(66)는, 게이트 밸브(185)에 의해서 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이 때문에, 게이트 밸브(185)가 반송 개구부(66)를 개방하고 있을 때에는, 반송 개구부(66)로부터 오목부(62)를 통과하여 열처리 공간(65)으로의 반도체 웨이퍼(W)의 반입 및 열처리 공간(65)으로부터의 반도체 웨이퍼(W)의 반출을 실시할 수 있다. 또한, 게이트 밸브(185)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간으로 된다.
또한, 챔버 측부(61)에는, 관통 구멍(61a)이 뚫려 있다. 챔버 측부(61)의 외벽면의 관통 구멍(61a)이 설치되어 있는 부위에는 방사 온도계(20)가 장착되어 있다. 관통 구멍(61a)은, 후술하는 서셉터(74)에 유지된 반도체 웨이퍼(W)의 하면으로부터 방사된 적외광을 방사 온도계(20)로 이끌기 위한 원통형의 구멍이다. 관통 구멍(61a)은, 그 관통 방향의 축이 서셉터(74)에 유지된 반도체 웨이퍼(W)의 주면과 교차하도록, 수평 방향에 대해서 경사지게 설치되어 있다. 관통 구멍(61a)의 열처리 공간(65)에 면하는 측의 단부에는, 방사 온도계(20)가 측정 가능한 파장 영역의 적외광을 투과시키는 불화바륨 재료로 이루어지는 투명창(21)이 장착되어 있다. 방사 온도계(20)는, 반도체 웨이퍼(W)의 하면으로부터 방사된 적외광을 투명창(21)을 통하여 수광하고, 그 적외광의 강도로부터 반도체 웨이퍼(W)의 온도를 측정한다.
또한, 챔버(6)의 내벽 상부에는 열처리 공간(65)에 처리 가스를 공급하는 가스 공급 구멍(81)이 형성되어 있다. 가스 공급 구멍(81)은, 오목부(62)보다 상측 위치에 형성되어 있으며, 반사링(68)에 설치되어 있어도 된다. 가스 공급 구멍(81)은 챔버(6)의 측벽 내부에 원환형으로 형성된 완충 공간(82)을 통하여 가스 공급부(90)의 공급 배관(83)에 연통 접속되어 있다. 공급 배관(83)은 두 갈래로 분기되어, 그 중의 한쪽은 수소 공급원(93)에 접속되고, 다른 쪽은 질소 공급원(94)에 접속되어 있다. 공급 배관(83)으로부터 분기되어 수소 공급원(93)에 접속된 배관에는 밸브(91)가 설치되고, 질소 공급원(94)에 접속된 배관에는 밸브(92)가 설치되어 있다. 밸브(91)가 개방되면 수소 공급원(93)으로부터 공급 배관(83)에 수소 가스(H2)가 송출된다. 한편, 밸브(92)가 개방되면 질소 공급원(94)으로부터 공급 배관(83)에 질소 가스(N2)가 송출된다. 밸브(91) 및 밸브(92)의 쌍방이 개방되면 공급 배관(83)에는 수소와 질소의 혼합 가스가 송급된다. 수소 공급원(93), 질소 공급원(94), 밸브(91), 밸브(92) 및 공급 배관(83)에 의해서 열처리 장치(1)의 가스 공급부(90)가 구성된다. 공급 배관(83)으로부터 송급된 처리 가스는 완충 공간(82)으로 유입하고, 가스 공급 구멍(81)보다 유체 저항이 작은 완충 공간(82) 내를 퍼지듯이 흘러서 가스 공급 구멍(81)으로부터 열처리 공간(65) 내로 공급된다. 또한, 수소 및 질소의 각각의 공급 유량은 분기된 배관에 설치된 도시 생략된 유량 조정 밸브 등에 의해서 조정 가능하게 되어 있다.
한편, 챔버(6)의 내벽 하부에는 열처리 공간(65) 내의 기체를 배기하는 가스 배기 구멍(86)이 형성되어 있다. 가스 배기 구멍(86)은, 오목부(62)보다 하측 위치에 형성되어 있으며, 반사링(69)에 설치되어 있어도 된다. 가스 배기 구멍(86)은 챔버(6)의 측벽 내부에 원환형으로 형성된 완충 공간(87)을 통하여 가스 배기관(88)에 연통 접속되어 있다. 가스 배기관(88)은 배기부(190)에 접속되어 있다. 또한, 가스 배기관(88)의 경로 도중에는 밸브(89)가 끼워져 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스 배기 구멍(86)으로부터 완충 공간(87)을 거쳐 가스 배기관(88)으로 배출된다. 또한, 가스 공급 구멍(81) 및 가스 배기 구멍(86)은, 챔버(6)의 둘레 방향을 따라서 복수 설치되어 있어도 되고, 슬릿형의 것이어도 된다.
또한, 반송 개구부(66)의 선단에도 열처리 공간(65) 내의 기체를 배출하는 가스 배기관(191)이 접속되어 있다. 가스 배기관(191)은 밸브(192)를 통하여 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 통하여 챔버(6) 내의 기체가 배기된다.
도 2는, 유지부(7)의 전체 외관을 도시한 사시도이다. 유지부(7)는, 기대링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 유지부(7)의 전체가 석영으로 형성되어 있다.
기대링(71)은 원환 형상으로부터 일부가 결락된 원호 형상의 석영 부재이다. 이 결락 부분은, 후술하는 이재 기구(10)의 이재 아암(11)과 기대링(71)의 간섭을 막기 위해서 설치되어 있다. 기대링(71)은 오목부(62)의 저면에 재치(載置)됨으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 기대링(71)의 상면에, 그 원환형상의 둘레 방향을 따라서 복수의 연결부(72)(본 실시 형태에서는 4개)가 세워져 설치된다. 연결부(72)도 석영의 부재이며, 용접에 의해서 기대링(71)에 고착된다.
서셉터(74)는 기대링(71)에 설치된 4개의 연결부(72)에 의해서 지지된다. 도 3은, 서셉터(74)의 평면도이다. 또한, 도 4는, 서셉터(74)의 단면도이다. 서셉터(74)는, 유지 플레이트(75), 가이드링(76) 및 복수의 기판 지지핀(77)을 구비한다. 유지 플레이트(75)는, 석영으로 형성된 대략 원형의 평판형 부재이다. 유지 플레이트(75)의 직경은 반도체 웨이퍼(W)의 직경보다 크다. 즉, 유지 플레이트(75)는, 반도체 웨이퍼(W)보다 큰 평면 사이즈를 갖는다.
유지 플레이트(75)의 상면 주연부에 가이드링(76)이 설치되어 있다. 가이드링(76)은, 반도체 웨이퍼(W)의 직경보다 큰 내경을 갖는 원환 형상의 부재이다. 예를 들면, 반도체 웨이퍼(W)의 직경이 φ300mm인 경우, 가이드링(76)의 내경은 φ320mm이다. 가이드링(76)의 내주는, 유지 플레이트(75)로부터 상방을 향해서 넓어지는 테이퍼면으로 되어 있다. 가이드링(76)은, 유지 플레이트(75)와 동일한 석영으로 형성된다. 가이드링(76)은, 유지 플레이트(75)의 상면에 용착하도록 해도 되고, 별도 가공한 핀 등에 의해서 유지 플레이트(75)에 고정하도록 해도 된다. 혹은, 유지 플레이트(75)와 가이드링(76)을 일체의 부재로서 가공하도록 해도 된다.
유지 플레이트(75)의 상면 중 가이드링(76)보다 내측의 영역이 반도체 웨이퍼(W)를 유지하는 평면형의 유지면(75a)이 된다. 유지 플레이트(75)의 유지면(75a)에는, 복수의 기판 지지핀(77)이 세워져 설치되어 있다. 본 실시 형태에 있어서는, 유지면(75a)의 외주원(가이드링(76)의 내주원)과 동심원의 둘레 상을 따라서 30°마다 합계 12개의 기판 지지핀(77)이 세워져 설치되어 있다. 12개의 기판 지지핀(77)을 배치한 원의 지름(대향하는 기판 지지핀(77)간의 거리)은 반도체 웨이퍼(W)의 지름보다 작고, 반도체 웨이퍼(W)의 지름이 φ300mm이면 φ270mm~φ280mm(본 실시 형태에서는 φ270mm)이다. 각각의 기판 지지핀(77)은 석영으로 형성되어 있다. 복수의 기판 지지핀(77)은, 유지 플레이트(75)의 상면에 용접에 의해서 설치하도록 해도 되고, 유지 플레이트(75)와 일체로 가공하도록 해도 된다.
도 2로 돌아와, 기대링(71)에 세워져 설치된 4개의 연결부(72)와 서셉터(74)의 유지 플레이트(75)의 주연부가 용접에 의해서 고착된다. 즉, 서셉터(74)와 기대링(71)은 연결부(72)에 의해서 고정적으로 연결되어 있다. 이러한 유지부(7)의 기대링(71)이 챔버(6)의 벽면에 지지됨으로써, 유지부(7)가 챔버(6)에 장착된다. 유지부(7)가 챔버(6)에 장착된 상태에 있어서는, 서셉터(74)의 유지 플레이트(75)는 수평 자세(법선이 연직 방향과 일치하는 자세)가 된다. 즉, 유지 플레이트(75)의 유지면(75a)은 수평면이 된다.
챔버(6)에 반입된 반도체 웨이퍼(W)는, 챔버(6)에 장착된 유지부(7)의 서셉터(74) 위에 수평 자세로 재치되어 유지된다. 이 때, 반도체 웨이퍼(W)는 유지 플레이트(75) 위에 세워져 설치된 12개의 기판 지지핀(77)에 의해서 지지되어 서셉터(74)에 유지된다. 보다 엄밀하게는, 12개의 기판 지지핀(77)의 상단부가 반도체 웨이퍼(W)의 하면에 접촉하여 당해 반도체 웨이퍼(W)를 지지한다. 12개의 기판 지지핀(77)의 높이(기판 지지핀(77)의 상단으로부터 유지 플레이트(75)의 유지면(75a)까지의 거리)은 균일하기 때문에, 12개의 기판 지지핀(77)에 의해서 반도체 웨이퍼(W)를 수평 자세로 지지할 수 있다.
또한, 반도체 웨이퍼(W)는 복수의 기판 지지핀(77)에 의해서 유지 플레이트(75)의 유지면(75a)으로부터 소정의 간격을 두고 지지되게 된다. 기판 지지핀(77)의 높이보다 가이드링(76)의 두께 쪽이 크다. 따라서, 복수의 기판 지지핀(77)에 의해서 지지된 반도체 웨이퍼(W)의 수평 방향의 위치 어긋남은 가이드링(76)에 의해서 방지된다.
또한, 도 2 및 도 3에 도시하는 바와 같이, 서셉터(74)의 유지 플레이트(75)에는, 상하로 관통하여 개구부(78)가 형성되어 있다. 개구부(78)는, 방사 온도계(20)가 반도체 웨이퍼(W)의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해서 설치되어 있다. 즉, 방사 온도계(20)가 개구부(78) 및 챔버 측부(61)의 관통 구멍(61a)에 장착된 투명창(21)을 통하여 반도체 웨이퍼(W)의 하면으로부터 방사된 광을 수광하여 당해 반도체 웨이퍼(W)의 온도를 측정한다. 또한, 서셉터(74)의 유지 플레이트(75)에는, 후술하는 이재 기구(10)의 리프트핀(12)이 반도체 웨이퍼(W)의 수도를 위해서 관통하는 4개의 관통 구멍(79)이 뚫려 있다.
도 5는, 이재 기구(10)의 평면도이다. 또한, 도 6은, 이재 기구(10)의 측면도이다. 이재 기구(10)는, 2개의 이재 아암(11)을 구비한다. 이재 아암(11)은, 대체로 원환형의 오목부(62)를 따르는 원호 형상으로 되어 있다. 각각의 이재 아암(11)에는 2개의 리프트핀(12)이 세워져 설치되어 있다. 이재 아암(11) 및 리프트핀(12)은 석영으로 형성되어 있다. 각 이재 아암(11)은 수평 이동 기구(13)에 의해서 회동 가능하게 되어 있다. 수평 이동 기구(13)는, 한 쌍의 이재 아암(11)을 유지부(7)에 대해서 반도체 웨이퍼(W)의 이재를 실시하는 이재 동작 위치(도 5의 실선 위치)와 유지부(7)에 유지된 반도체 웨이퍼(W)와 평면에서 봤을 때 겹치지 않는 퇴피 위치(도 5의 이점쇄선위치) 사이에서 수평 이동시킨다. 수평 이동 기구(13)로서는, 개별의 모터에 의해서 각 이재 아암(11)을 각각 회동시키는 것이어도 되고, 링크 기구를 이용하여 1개의 모터에 의해서 한 쌍의 이재 아암(11)을 연동시켜 회동시키는 것이어도 된다.
또한, 한 쌍의 이재 아암(11)은, 승강 기구(14)에 의해서 수평 이동 기구(13)와 함께 승강 이동된다. 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 상승시키면, 합계 4개의 리프트핀(12)이 서셉터(74)에 뚫린 관통 구멍(79)(도 2, 3 참조)을 통과하고, 리프트핀(12)의 상단이 서셉터(74)의 상면으로부터 뚫고 나온다. 한편, 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 하강시켜 리프트핀(12)을 관통 구멍(79)으로부터 빼내어, 수평 이동 기구(13)가 한 쌍의 이재 아암(11)을 열도록 이동시키면 각 이재 아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이재 아암(11)의 퇴피 위치는, 유지부(7)의 기대링(71)의 바로 위쪽이다. 기대링(71)은 오목부(62)의 저면에 재치되어 있기 때문에, 이재 아암(11)의 퇴피 위치는 오목부(62)의 내측이 된다. 또한, 이재 기구(10)의 구동부(수평 이동 기구(13) 및 승강 기구(14))가 설치되어 있는 부위의 근방에도 도시 생략된 배기 기구가 설치되어 있으며, 이재 기구(10)의 구동부 주변의 분위기가 챔버(6)의 외부로 배출되도록 구성되어 있다.
도 1으로 돌아와, 챔버(6)의 상방에 설치된 플래시 가열부(5)는, 하우징(51)의 내측에, 복수개(본 실시 형태에서는 30개)의 크세논 플래시 램프(FL)로 이루어지는 광원과, 그 광원의 상방을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또한, 플래시 가열부(5)의 하우징(51)의 저부에는 램프광 방사창(53)이 장착되어 있다. 플래시 가열부(5)의 바닥부를 구성하는 램프광 방사창(53)은, 석영에 의해 형성된 판형의 석영창이다. 플래시 가열부(5)가 챔버(6)의 상방에 설치됨으로써, 램프광 방사창(53)이 상측 챔버창(63)과 서로 대향하게 된다. 플래시 램프(FL)는 챔버(6)의 상방으로부터 램프광 방사창(53) 및 상측 챔버창(63)을 통하여 열처리 공간(65)에 플래시광을 조사한다.
복수의 플래시 램프(FL)는, 각각이 길이가 긴 원통 형상을 갖는 봉형 램프이며, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면을 따라서(즉, 수평 방향을 따라서) 서로 평행이 되도록 평면형으로 배열되어 있다. 따라서, 플래시 램프(FL)의 배열에 의해서 형성되는 평면도 수평면이다. 복수의 플래시 램프(FL)가 배열되는 영역은 반도체 웨이퍼(W)의 평면 사이즈보다 크다.
크세논 플래시 램프(FL)는, 그 내부에 크세논 가스가 봉입되며 그 양단부에 콘덴서에 접속된 양극 및 음극이 배치된 원통 형상의 유리관(방전관)과, 그 유리관의 외주면 상에 부설된 트리거 전극을 구비한다. 크세논 가스는 전기적으로는 절연체이므로, 콘덴서에 전하가 축적되어 있었다고 해도 통상의 상태에서는 유리관 내에 전기는 흐르지 않는다. 그러나, 트리거 전극에 고전압을 인가하여 절연을 파괴했을 경우에는, 콘덴서에 비축된 전기가 유리관 내에 순간적으로 흘러, 그 때의 크세논의 원자 혹은 분자의 여기에 의해서 광이 방출된다. 이러한 크세논 플래시 램프(FL)에 있어서는, 미리 콘덴서에 비축되어 있던 정전 에너지가 0.1밀리세컨드 내지 100밀리세컨드라고 하는 극히 짧은 광펄스로 변환되는 점에서, 할로겐 램프(HL)와 같은 연속 점등의 광원에 비해 극히 강한 광을 조사할 수 있다고 하는 특징을 갖는다. 즉, 플래시 램프(FL)는, 1초 미만의 극히 짧은 시간에서 순간적으로 발광하는 펄스 발광 램프이다. 또한, 플래시 램프(FL)의 발광 시간은, 플래시 램프(FL)에 전력 공급을 실시하는 램프 전원의 코일 상수에 의해서 조정할 수 있다.
또한, 리플렉터(52)는, 복수의 플래시 램프(FL)의 상방에 그들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시 램프(FL)로부터 출사된 플래시광을 열처리 공간(65)측에 반사한다고 하는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있고, 그 표면(플래시 램프(FL)에 면한 측의 면)은 블라스트 처리에 의해 조면화 가공이 실시되어 있다.
챔버(6)의 하방에 설치된 할로겐 가열부(4)는, 하우징(41)의 내측에 복수개(본 실시 형태에서는 40개)의 할로겐 램프(HL)를 내장하고 있다. 할로겐 가열부(4)는, 복수의 할로겐 램프(HL)에 의해서 챔버(6)의 하방으로부터 하측 챔버창(64)을 통하여 열처리 공간(65)으로의 광조사를 실시하여 반도체 웨이퍼(W)를 가열한다.
도 7은, 복수의 할로겐 램프(HL)의 배치를 도시한 평면도이다. 40개의 할로겐 램프(HL)는 상하 2단으로 나누어 배치되어 있다. 유지부(7)에 가까운 상단에 20개의 할로겐 램프(HL)가 배치됨과 더불어, 상단보다 유지부(7)로부터 먼 하단에도 20개의 할로겐 램프(HL)가 배치되어 있다. 각 할로겐 램프(HL)는, 길이가 긴 원통 형상을 갖는 봉형 램프이다. 상단, 하단 모두 20개의 할로겐 램프(HL)는, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면을 따라서(즉, 수평 방향을 따라서) 서로 평행이 되도록 배열되어 있다. 따라서, 상단, 하단 모두 할로겐 램프(HL)의 배열에 의해서 형성되는 평면은 수평면이다.
또한, 도 7에 도시한 바와 같이, 상단, 하단 모두 유지부(7)에 유지되는 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에 있어서의 할로겐 램프(HL)의 배치 밀도가 높아지고 있다. 즉, 상하단 모두, 램프 배열의 중앙부보다 주연부가 할로겐 램프(HL)의 배치 피치가 짧다. 이로 인하여, 할로겐 가열부(4)로부터의 광조사에 의한 가열 시에 온도 저하가 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 의해 많은 광량의 조사를 실시할 수 있다.
또한, 상단의 할로겐 램프(HL)로 이루어지는 램프군과 하단의 할로겐 램프(HL)로 이루어지는 램프군이 격자 모양으로 교차하도록 배열되어 있다. 즉, 상단에 배치된 20개의 할로겐 램프(HL)의 길이 방향과 하단에 배치된 20개의 할로겐 램프(HL)의 길이 방향이 서로 직교하도록 합계 40개의 할로겐 램프(HL)가 배치되어 있다.
할로겐 램프(HL)는, 유리관 내부에 배치된 필라멘트에 통전함으로써 필라멘트를 백열화시켜 발광시키는 필라멘트 방식의 광원이다. 유리관의 내부에는, 질소나 아르곤 등의 불활성 가스에 할로겐 원소(요오드, 브롬 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능해진다. 따라서, 할로겐 램프(HL)는, 통상의 백열 전구에 비해 수명이 길고 또한 강한 광을 연속적으로 조사할 수 있다고 하는 특성을 갖는다. 즉, 할로겐 램프(HL)는 적어도 1초 이상 연속하여 발광하는 연속 점등 램프이다. 또한, 할로겐 램프(HL)는 봉형 램프이므로 장수명이며, 할로겐 램프(HL)를 수평 방향을 따르게 하여 배치함으로써 상방의 반도체 웨이퍼(W)로의 방사 효율이 뛰어난 것이 된다.
또한, 할로겐 가열부(4)의 하우징(41) 내에도, 2단의 할로겐 램프(HL)의 하측에 리플렉터(43)가 설치되어 있다(도 1). 리플렉터(43)는, 복수의 할로겐 램프(HL)로부터 출사된 광을 열처리 공간(65)측에 반사한다.
제어부(3)는, 열처리 장치(1)에 설치된 상기의 여러 가지의 동작 기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 동일하다. 즉, 제어부(3)는, 각종 연산 처리를 실시하는 회로인 CPU, 기본 프로그램을 기억하는 읽기 전용의 메모리인 ROM, 각종 정보를 기억하는 읽고 쓰기가 가능한 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억해 두는 자기 디스크를 구비하고 있다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리 장치(1)에 있어서의 처리가 진행된다.
상기의 구성 이외에도 열처리 장치(1)는, 반도체 웨이퍼(W)의 열처리 시에 할로겐 램프(HL) 및 플래시 램프(FL)로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉된 승온을 방지하기 위해, 다양한 냉각용의 구조를 구비하고 있다. 예를 들면, 챔버(6)의 벽체에는 수냉관(도시 생략)이 설치되어 있다. 또한, 할로겐 가열부(4) 및 플래시 가열부(5)는, 내부에 기체류를 형성하여 배열하는 공랭 구조로 되어 있다. 또한, 상측 챔버창(63)과 램프광 방사창(53)의 간극에도 공기가 공급되어, 플래시 가열부(5) 및 상측 챔버창(63)을 냉각한다.
다음으로, 본 발명과 관련되는 열처리 방법에 대해 설명한다. 도 8은, 본 발명과 관련되는 열처리 방법의 순서를 나타내는 플로우 차트이다. 본 실시 형태에 있어서 처리 대상이 되는 반도체 기판은 실리콘(Si)의 반도체 웨이퍼(W)이다. 우선, 실리콘의 반도체 웨이퍼(W)의 표면에 도펀트를 포함하는 박막을 성막한다(단계(S1)). 단계(S1)의 성막 처리는 상술한 열처리 장치(1)와는 다른 성막 장치에 의해서 실행된다. 또한, 단계(S1)의 성막 공정의 전에, 반도체 웨이퍼(W)의 표면에 불화수소산 등에 의한 세정 처리를 실시하도록 해도 된다.
도 9는, 도펀트를 포함하는 박막이 성막된 반도체 웨이퍼(W)의 단면 구조를 모식적으로 나타내는 도면이다. 실리콘의 반도체 웨이퍼(W)의 표면에는 이산화규소(SiO2)의 자연 산화막(101)이 형성되어 있다. 이 자연 산화막(101)은 의도하여 형성된 것이 아니고, 불화수소산 등에 의한 반도체 웨이퍼(W)의 표면 세정 처리를 실시하여 제거하였다 하더라도 제거 처리 후에 바로 재성장을 개시하여 불가피적으로 형성되는 것이다. 따라서, 필연적으로 도펀트를 포함하는 박막(102)은 자연 산화막(101) 위에 성막된다. 즉, 도펀트를 포함하는 박막(102)과 반도체 웨이퍼(W)의 표면의 사이에 자연 산화막(101)이 놓여지게 된다.
본 실시 형태에 있어서는, 도펀트를 포함하는 박막(102)으로서, 붕소(B)를 포함하는 이산화규소(BSG: Boron Silicate Glass)의 막을 성막한다. 이러한 BSG의 막은, 예를 들면, 스핀 코트법에 의해서 반도체 웨이퍼(W)에 성막할 수 있다. 성막된 박막(102)의 막두께는 예를 들면, 약 10nm이다. 또한, 자연 산화막(101)의 막두께는 예를 들면, 약 1nm이다.
다음으로, 도펀트를 포함하는 박막(102)이 성막된 반도체 웨이퍼(W)가 열처리 장치(1)의 챔버(6) 내에 반입된다(단계(S2)). 구체적으로는, 게이트 밸브(185)가 열려 반송 개구부(66)가 개방되고, 장치 외부의 반송 로봇에 의해 반송 개구부(66)를 통하여 반도체 웨이퍼(W)가 챔버(6) 내의 열처리 공간(65)에 반입된다. 이 때, 밸브(92)를 개방하여 챔버(6) 내에 질소 가스를 공급하고, 반송 개구부(66)로부터 질소 가스를 유출시켜 반도체 웨이퍼(W)의 반입에 수반하는 외부 분위기의 말려듦을 최소한으로 억제하도록 해도 된다.
반송 로봇에 의해서 반입된 반도체 웨이퍼(W)는 유지부(7)의 바로 위쪽 위치까지 진출하여 정지한다. 그리고, 이재 기구(10)의 한 쌍의 이재 아암(11)이 퇴피 위치로부터 이재 동작 위치에 수평 이동하여 상승함으로써, 리프트핀(12)이 관통 구멍(79)을 지나 서셉터(74)의 유지 플레이트(75)의 상면으로부터 뚫고 나와 반도체 웨이퍼(W)를 수취한다. 이 때, 리프트핀(12)은 기판 지지핀(77)의 상단보다 상방까지 상승한다.
반도체 웨이퍼(W)가 리프트핀(12)에 재치된 후, 반송 로봇이 열처리 공간(65)으로부터 퇴출하고, 게이트 밸브(185)에 의해서 반송 개구부(66)가 폐쇄된다. 그리고, 한 쌍의 이재 아암(11)이 하강함으로써, 반도체 웨이퍼(W)는 이재 기구(10)로부터 유지부(7)의 서셉터(74)에 수도되고 수평 자세로 하방으로부터 유지된다. 반도체 웨이퍼(W)는, 유지 플레이트(75) 상에 세워져 설치된 복수의 기판 지지핀(77)에 의해서 지지되고 서셉터(74)에 유지된다. 또한, 반도체 웨이퍼(W)는, 도펀트를 포함하는 박막(102)이 성막된 표면을 상면으로서 유지부(7)에 유지된다. 복수의 기판 지지핀(77)에 의해서 지지된 반도체 웨이퍼(W)의 이면(표면과는 반대측의 주면)과 유지 플레이트(75)의 유지면(75a)의 사이에는 소정의 간격이 형성된다. 서셉터(74)의 하방으로까지 하강한 한 쌍의 이재 아암(11)은 수평 이동 기구(13)에 의해서 퇴피 위치, 즉, 오목부(62)의 내측으로 퇴피한다.
또한, 게이트 밸브(185)에 의해서 반송 개구부(66)가 폐쇄되어 열처리 공간(65)이 밀폐 공간으로 된 후, 챔버(6) 내에 수소를 포함하는 분위기가 형성된다(단계(S3)). 구체적으로는, 밸브(91) 및 밸브(92)의 쌍방이 개방되어 가스 공급 구멍(81)으로부터 열처리 공간(65)에 수소와 질소의 혼합 가스가 처리 가스로서 공급된다. 또한, 밸브(89)가 개방되어 가스 배기 구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이것에 의해, 챔버(6) 내의 열처리 공간(65)의 상부로부터 공급된 처리 가스가 하방으로 흘러 열처리 공간(65)의 하부로부터 배기되고, 챔버(6) 내가 수소를 포함하는 분위기로 치환된다. 챔버(6) 내에 형성된 수소를 포함하는 분위기 중에 있어서의 수소의 농도는 예를 들면, 약 4vol%이다. 또한, 밸브(192)가 개방됨으로써, 반송 개구부(66)로부터도 챔버(6) 내의 기체가 배기된다. 또한, 도 시 생략된 배기 기구에 의해서 이재 기구(10)의 구동부 주변의 분위기도 배기된다.
챔버(6) 내에 수소를 포함하는 분위기가 형성된 후, 할로겐 가열부(4)의 할로겐 램프(HL)에 의해서 반도체 웨이퍼(W)의 수소 어닐링이 실행된다(단계(S4)). 도 12는, 반도체 웨이퍼(W)의 표면 온도의 변화를 도시한 도면이다. 챔버(6) 내에 수소를 포함하는 분위기가 형성된 후, 시각(t1)에 할로겐 가열부(4)의 40개의 할로겐 램프(HL)가 일제히 점등하여 반도체 웨이퍼(W)의 가열이 개시된다. 할로겐 램프(HL)로부터 출사된 할로겐광은, 석영으로 형성된 하측 챔버창(64) 및 서셉터(74)를 투과하여 반도체 웨이퍼(W)의 이면으로부터 조사된다. 할로겐 램프(HL)로부터의 광조사를 받음으로써 반도체 웨이퍼(W)가 가열되어 온도가 상승한다. 또한, 이재 기구(10)의 이재 아암(11)은 오목부(62)의 내측에 퇴피하고 있기 때문에, 할로겐 램프(HL)에 의한 가열의 장해가 될 일은 없다.
할로겐 램프(HL)에 의한 가열 처리를 실시할 때는, 반도체 웨이퍼(W)의 온도가 방사 온도계(20)에 의해서 측정되어 있다. 즉, 서셉터(74)에 유지된 반도체 웨이퍼(W)의 하면으로부터 개구부(78)를 통하여 방사된 적외광을 투명창(21)을 통하여 방사 온도계(20)가 수광하여 승온 중의 웨이퍼 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐 램프(HL)로부터의 광조사에 의해서 승온하는 반도체 웨이퍼(W)의 온도가 소정의 어닐링 온도(T1)(제1의 온도)에 도달했는지의 여부를 감시하면서, 할로겐 램프(HL)의 출력을 제어한다. 즉, 제어부(3)는, 방사 온도계(20)에 의한 측정값에 의거하여, 반도체 웨이퍼(W)의 온도가 어닐링 온도(T1)가 되도록 할로겐 램프(HL)의 출력을 피드백 제어한다. 수소 어닐링의 어닐링 온도(T1)는, 300℃ 이상 600℃ 이하이며, 보다 바람직하게는 400℃ 이상 500℃ 이하이다.
시각(t2)에 반도체 웨이퍼(W)의 온도가 어닐링 온도(T1)에 도달한 후, 제어부(3)는 반도체 웨이퍼(W)를 그 어닐링 온도(T1)에 미리 설정된 수소 어닐링 시간의 사이 유지한다. 구체적으로는, 방사 온도계(20)에 의해서 측정되는 반도체 웨이퍼(W)의 온도가 어닐링 온도(T1)에 도달한 시각(t2)에 제어부(3)가 할로겐 램프(HL)의 출력을 조정하고, 시각(t3)까지 반도체 웨이퍼(W)의 온도를 거의 어닐링 온도(T1)로 유지한다. 시각(t2)으로부터 시각(t3)까지의 수소 어닐링 시간은, 1초 이상 1시간 이하이며, 보다 바람직하게는 1분 이상 30분 이하이다.
할로겐 램프(HL)에 의한 가열 시에는, 반도체 웨이퍼(W)의 전체가 균일하게 어닐링 온도(T1)로 승온하고 있다. 할로겐 램프(HL)에 의한 가열의 단계에 있어서는, 보다 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부의 온도가 중앙부보다 저하하는 경향이 있는데, 할로겐 가열부(4)에 있어서의 할로겐 램프(HL)의 배치 밀도는, 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역이 높아져 있다. 이 때문에, 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 조사되는 광량이 많아져, 반도체 웨이퍼(W)의 면내 온도 분포를 균일한 것으로 할 수 있다.
표면에 자연 산화막(101)을 사이에 두고 도펀트를 포함하는 박막(102)이 성막된 반도체 웨이퍼(W)를 수소 분위기 중에서 어닐링 온도(T1)로 가열함으로써, 이산화규소 중에 있어서의 도펀트 원자의 확산 속도가 증가한다. 그 결과, 박막(102)에 포함되는 도펀트 원자가 자연 산화막(101) 안을 확산하여 반도체 웨이퍼(W)의 표면과 자연 산화막(101)의 계면에 고농도로 집적하는 것이라고 생각할 수 있다.
어닐링 온도(T1)가 600℃ 이하이면, 박막(102)에 포함되는 도펀트 원자가 자연 산화막(101)을 넘어 반도체 웨이퍼(W)의 표면에 확산할 우려는 없다. 또한, 어닐링 온도(T1)가 300℃ 이상이면, 도펀트 원자가 자연 산화막(101) 안을 확산하는 것은 가능하다. 이러한 이유에 의해, 수소 어닐링의 어닐링 온도(T1)는, 300℃ 이상 600℃ 이하로 한정된다.
소정의 수소 어닐링 시간이 경과한 시각(t3)에, 챔버(6) 내가 수소 분위기로부터 질소 분위기로 치환된다(단계(S5)). 구체적으로는, 밸브(91)가 폐지(閉止)되고 밸브(92)만이 개방되어, 열처리 공간(65)에는 질소 가스만이 공급된다. 또한, 밸브(89)는 계속해서 개방되어 있고, 가스 배기 구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이것에 의해, 열처리 공간(65)에 있어서의 수소 농도가 저하하고, 시각(t4)에는 챔버(6) 내가 질소 분위기로 치환된다. 또한, 밸브(91) 및 밸브(92)의 쌍방을 폐지하여 가스 공급을 실시하지 않고 배기만을 실시하여 챔버(6) 내를 일단 대기압 미만으로까지 감압한 후에, 밸브(92)만을 개방하여 챔버(6) 내를 질소 분위기로 하도록 해도 된다. 챔버(6) 내를 일단 감압함으로써, 챔버(6) 내를 원 활 및 신속하게 질소 분위기로 치환할 수 있다.
챔버(6) 내가 질소 분위기로 치환된 시각(t4)에 반도체 웨이퍼(W)의 예비 가열(어시스트 가열)이 개시된다(단계(S6)). 예비 가열 공정으로 이행하면, 제어부(3)가 할로겐 램프(HL)의 출력을 수소 어닐링 공정 때보다 높여서 반도체 웨이퍼(W)의 이면에 조사되는 할로겐광의 강도를 강하게 한다. 이것에 의해, 반도체 웨이퍼(W)의 온도가 어닐링 온도(T1)로부터 더욱 상승한다.
수소 어닐링 공정과 동일하게 예비 가열 시에도, 제어부(3)는, 방사 온도계(20)에 의한 측정값에 의거하여, 반도체 웨이퍼(W)의 온도가 소정의 예비 가열 온도(t2)가 되도록 할로겐 램프(HL)의 출력을 피드백 제어한다. 예비 가열 온도(t2)는, 수소 어닐링의 어닐링 온도(T1)보다 높으며, 600℃ 이상 1100℃ 이하이다. 반도체 웨이퍼(W)의 온도가 예비 가열 온도(t2)에 도달한 후, 제어부(3)는 할로겐 램프(HL)의 출력을 조정하여 반도체 웨이퍼(W)를 그 예비 가열 온도(t2)로 잠시 유지한다.
반도체 웨이퍼(W)의 온도가 예비 가열 온도(t2)에 도달하여 소정 시간이 경과한 시각(t5)에서 플래시 가열부(5)의 플래시 램프(FL)가 서셉터(74)에 유지된 반도체 웨이퍼(W)의 표면에 플래시광 조사를 실시한다(단계(S7)). 이 때, 플래시 램프(FL)로부터 방사되는 플래시광의 일부는 직접 챔버(6) 내로 향하고, 다른 일부는 일단 리플렉터(52)에 의해 반사되고 나서 챔버(6) 내로 향하며, 이러한 플래시광의 조사에 의해 반도체 웨이퍼(W)의 플래시 가열이 행해진다.
플래시 가열은, 플래시 램프(FL)로부터의 플래시광(섬광) 조사에 의해 행해지므로, 반도체 웨이퍼(W)의 표면 온도를 단시간에 상승시킬 수 있다. 즉, 플래시 램프(FL)로부터 조사되는 플래시광은, 미리 콘덴서에 비축되어 있던 정전 에너지가 극히 짧은 광펄스로 변환된, 조사 시간이 0.1밀리세컨드 이상 100밀리세컨드 이하 정도의 극히 짧고 강한 섬광이다. 그리고, 플래시 램프(FL)로부터의 플래시광 조사에 의해, 박막(102) 및 자연 산화막(101)을 포함하는 반도체 웨이퍼(W)의 표면은 순간적으로 피크 온도(T3)(제2의 온도)로까지 승온한 후, 급속히 강온한다. 피크 온도(T3)는, 예비 가열 온도(t2)보다 높고, 실리콘의 반도체 웨이퍼(W)의 융점 미만이다.
반도체 웨이퍼(W)를 질소 분위기 중에서 예비 가열 온도(t2)로 예비 가열하고 나서 플래시 가열함으로써, 도 10에 도시하는 바와 같이, 반도체 웨이퍼(W)의 표면과 자연 산화막(101)의 계면에 집적되어 있던 도펀트 원자가 반도체 웨이퍼(W)의 표면에 확산함과 더불어, 그 확산한 도펀트 원자가 활성화된다. 그 결과, 반도체 웨이퍼(W)의 표면에는 도펀트의 확산층이 형성된다. 도 11은, 도펀트의 확산층(103)이 형성된 반도체 웨이퍼(W)의 단면 구조를 모식적으로 나타내는 도면이다.
플래시 가열 시의 플래시광 조사 시간은 100밀리세컨드 이하의 극히 짧은 시간이다. 따라서, 반도체 웨이퍼(W)의 표면 온도가 피크 온도(T3)로 되어 있는 시간은 1초 미만이다. 즉, 플래시 가열은, 반도체 웨이퍼(W)의 표면을 피크 온도(T3)로 1초 미만 가열하는 밀리세컨드 어닐링이다. 반도체 웨이퍼(W)의 표면을 피크 온도(T3)로 가열하는 시간이 1초 미만의 단시간이기 때문에, 도펀트 원자가 반도체 웨이퍼(W)의 표면으로부터 깊게 확산하는 것을 억제할 수 있다. 또한, 수소와는 다른 가스의 분위기 중에서 밀리세컨드 어닐링을 실시하고 있으므로, 도펀트 원자가 반도체 웨이퍼(W)의 표면으로부터 깊게 확산하는 것을 보다 한층 더 억제할 수 있다. 또한, 반도체 웨이퍼(W)의 표면을 비교적 고온의 피크 온도(T3)로까지 승온시킴으로써, 확산한 도펀트 원자의 활성화율을 높여 확산층(103)의 저저항화를 실현할 수 있다. 즉, 반도체 웨이퍼(W)의 표면을 피크 온도(T3)로 1초 미만 가열하는 플래시 가열에 의해서, 저저항 및 극히 얕은 접합을 얻을 수 있는 것이다.
플래시 가열 처리가 종료한 후, 할로겐 램프(HL)도 소등함으로써, 반도체 웨이퍼(W)가 급속히 강온한다. 강온 중의 반도체 웨이퍼(W)의 온도는 방사 온도계(20)에 의해서 측정되며, 그 측정 결과는 제어부(3)에 전달된다. 제어부(3)는, 방사 온도계(20)의 측정 결과보다 반도체 웨이퍼(W)의 온도가 소정 온도까지 강온했는지의 여부를 감시한다. 그리고, 반도체 웨이퍼(W)의 온도가 소정 이하로까지 강온한 후, 이재 기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트핀(12)이 서셉터(74)의 상면으로부터 뚫고 나와 열처리 후의 반도체 웨이퍼(W)를 서셉터(74)로부터 수취한다. 계속하여, 게이트 밸브(185)에 의해 폐쇄되어 있던 반송 개구부(66)가 개방되고, 리프트핀(12) 상에 재치된 반도체 웨이퍼(W)가 장치 외부의 반송 로봇에 의해 반출되며, 열처리 장치(1)에 있어서의 반도체 웨이퍼(W)의 가열 처리가 완료된다(단계(S8)).
본 실시 형태에 있어서는, 도펀트를 포함하는 박막(102)이 성막된 반도체 웨이퍼(W)에 수소 어닐링을 실시한 후에, 그 반도체 웨이퍼(W)에 플래시 가열 처리를 실시하고 있다. 도펀트를 포함하는 박막(102)과 반도체 웨이퍼(W)의 표면의 사이에는 불가피적으로 자연 산화막(101)이 존재하고 있다. 이 때문에, 수소 어닐링을 실시하지 않고, 단지 반도체 웨이퍼(W)를 예비 가열하고 나서 플래시 가열을 실시한 것만으로는, 자연 산화막(101)이 장벽이 되어, 박막(102)에 포함되는 도펀트 원자가 자연 산화막(101)을 넘어 반도체 웨이퍼(W)의 표면에 확산할 수 없다. 한편, 반도체 웨이퍼(W)를 예를 들면, 몇 초 이상 피크 온도(T3) 정도의 고온에 가열하면, 박막(102)에 포함되는 도펀트 원자는 자연 산화막(101)을 통과하여 반도체 웨이퍼(W)의 표면에 확산한다. 그러나, 이미 기술한 바와 같이, 큰 열량을 부여하면, 도펀트 원자가 반도체 웨이퍼(W)의 표면으로부터 과잉되게 깊게 확산하게 된다.
거기서, 본 실시 형태에 있어서는, 우선, 도펀트를 포함하는 박막(102)이 성막된 반도체 웨이퍼(W)를 수소를 포함하는 분위기 중에서 어닐링 온도(T1)로 가열하는 수소 어닐링을 실시하고 있다. 수소 어닐링을 실시함으로써, 박막(102)에 포함되는 도펀트 원자는 비교적 용이하게 자연 산화막(101) 안을 확산하여 반도체 웨이퍼(W)의 표면과 자연 산화막(101)의 계면에 집적한다. 또한, 수소 어닐링을 실시함으로써, 도펀트를 포함하는 박막(102) 중의 결함이 수소 종단(終端)되기 때문에, 도펀트의 바깥쪽 확산을 막을 수 있다.
그리고, 그 후에 당해 반도체 웨이퍼(W)의 표면을 질소 분위기 중에서 피크 온도(T3)로 1초 미만 가열하는 플래시 가열 처리를 실시하고 있다. 이것에 의해, 반도체 웨이퍼(W)의 표면과 자연 산화막(101)의 계면에 집적되어 있던 도펀트 원자가 반도체 웨이퍼(W)의 표면으로부터 얕게 확산하여 활성화되고, 저저항 및 극히 얕은 접합을 얻을 수 있다. 즉, 수소 어닐링에 의해 박막(102)에 포함되는 도펀트 원자를 일단 반도체 웨이퍼(W)의 표면과 자연 산화막(101)의 계면에 집적시킨 후에 플래시 가열 처리를 실시함으로써, 자연 산화막(101)이 형성된 반도체 웨이퍼(W)여도 도펀트를 얕게 도입할 수 있는 것이다.
이상, 본 발명의 실시의 형태에 대해 설명하였는데, 이 발명은 그 취지를 벗어나지 않는 한에 있어서 상술한 것 이외에 여러 가지의 변경을 실시하는 것이 가능하다. 예를 들면, 상기 실시 형태에 있어서는, 도펀트를 포함하는 박막(102)으로서, 붕소를 포함하는 이산화규소의 막을 성막하고 있었는데, 이것을 대신하여 인(P)을 포함하는 이산화규소(PSG：Phosphorus Silicate Glass) 막을 성막하도록 해도 된다.
또한, 도펀트를 포함하는 박막(102)은, BSG나 PSG의 막으로 한정되는 것이 아니고, MLD(Molecular mono layer doping)나 ALD(Atomic layer doping)에 의해서 형성된 막이어도 된다. 박막(102)에 포함되는 도펀트로서는, 붕소, 인, 비소(As) 등이 예시된다.
또한, 상기 실시 형태에 있어서는, 수소 어닐링을 실시한 후에 반도체 웨이퍼(W)에 플래시 가열 처리를 실시하고 있었는데, 이것에 한정되는 것이 아니고, 수소 어닐링 후에 반도체 웨이퍼(W)의 표면을 피크 온도(T3)로 1초 미만 가열하는 밀리세컨드 어닐링을 실시하는 형태이면 된다. 플래시 가열 처리 이외의 밀리세컨드 어닐링으로서는, 예를 들면, 레이저 어닐링 처리가 예시된다.
또한, 수소 어닐링 후에 플래시 가열 처리를 실시하는 분위기는 질소 분위기로 한정되는 것이 아니고, 수소와는 다른 그 이외의(질소 이외의) 가스 분위기여도 된다. 예를 들면, 암모니아(NH3)와 같은 활성 가스의 분위기 중에서 수소 어닐링 후의 플래시 가열 처리를 실시하도록 해도 된다. 혹은, 수소 어닐링 후의 플래시 가열 처리는, 챔버(6) 내를 대기압 미만으로까지 감압한 감압 분위기, 바람직하게는 진공 분위기에서 실행하도록 해도 된다. 감압 분위기(또는 진공 분위기)이면 챔버(6) 내가 극저산소 농도로 되기 때문에, 도펀트 원자의 활성화율을 보다 높일 수 있다.
또한, 상기 실시 형태에 있어서는, 열처리 장치(1)의 챔버(6) 내에서 수소 어닐링 및 플래시 가열 처리의 쌍방을 실시하고 있었는데, 수소 어닐링과 플래시 가열 처리를 다른 장치로 실행하도록 해도 된다. 구체적으로는, 플래시 가열 처리를 실시하는 열처리 장치(1)와는 별도로 수소 어닐링을 실시하는 전용의 어닐링 장치를 설치하도록 해도 된다. 이러한 어닐링 장치로서는, 예를 들면, 수소 분위기 중에서 대상물의 가열 처리를 실시하는 분위기로(爐)를 이용할 수 있다. 또한, 1개의 열처리 장치(1)에 대해서 복수의 어닐링 장치(또는 다단으로 처리할 수 있는 어닐링 장치)를 설치하는 것이 바람직하다. 플래시 가열 시간과 비교하여 수소 어닐링 시간이 현저하게 긴 경우에는, 1개의 열처리 장치(1)에 대해서 복수의 어닐링 장치를 설치함으로써, 스루풋의 저하를 억제할 수 있다.
또한, 수소 어닐링 때에 있어서의 챔버(6) 내의 수소 농도는, 4vol%에 한정되는 것이 아니고, 그것 이상이어도 되고, 그것 이하여도 된다.
또한, 처리 대상이 되는 반도체 기판은 실리콘의 반도체 웨이퍼(W)에 한정되는 것이 아니고, 게르마늄(Ge), 실리콘게르마늄(SiGe), 실리콘카바이드(SiC), 질화갈륨(GaN) 등의 반도체 웨이퍼여도 된다.
또한, 상기 실시 형태에 있어서는, 플래시 가열부(5)에 30개의 플래시 램프(FL)를 구비하도록 하고 있었는데, 이것에 한정되는 것이 아니며, 플래시 램프(FL)의 개수는 임의의 수로 할 수 있다. 또한, 플래시 램프(FL)는 크세논 플래시 램프로 한정되는 것이 아니고, 크립톤 플래시 램프여도 된다. 또한, 할로겐 가열부(4)에 구비하는 할로겐 램프(HL)의 개수도 40개로 한정되는 것이 아니며, 임의의 수로 할 수 있다.
또한, 상기 실시 형태에 있어서는, 1초 이상 연속하여 발광하는 연속 점등 램프로서 필라멘트 방식의 할로겐 램프(HL)를 이용하여 반도체 웨이퍼(W)의 수소 어닐링 및 예비 가열을 실시하고 있었는데, 이것에 한정되는 것이 아니고, 할로겐 램프(HL)를 대신하여 방전형의 아크 램프(예를 들면, 크세논 아크 램프)를 연속 점등 램프로서 이용하여 수소 어닐링 및 예비 가열을 실시하도록 해도 된다.
1 열처리 장치
3 제어부
4 할로겐 가열부
5 플래시 가열부
6 챔버
7 유지부
10 이재 기구
65 열처리 공간
74 서셉터
75 유지 플레이트
77 기판 지지핀
83 공급 배관
90 가스 공급부
93 수소 공급원
94 질소 공급원
101 자연 산화막
102 박막
103 확산층
FL 플래시 램프
HL 할로겐 램프
W 반도체 웨이퍼

Claims (7)

  1. 반도체 기판에 도펀트를 도입하는 열처리 방법으로서,
    자연 산화막을 사이에 끼워 도펀트를 포함하는 박막이 성막된 반도체 기판을 수소를 포함하는 분위기 중에서 제1의 온도로 가열하여 상기 도펀트를 상기 자연 산화막 중에 확산시켜 상기 반도체 기판의 표면과 상기 자연 산화막의 계면에 집적시키는 수소 어닐링 공정과,
    수소와는 다른 가스의 분위기 중에서 상기 반도체 기판을 상기 제1의 온도보다 고온의 제2의 온도로 1초 미만 가열하여 상기 도펀트를 상기 반도체 기판의 표면에 확산시켜 활성화시키는 밀리세컨드 어닐링 공정을 구비하는 것을 특징으로 하는 열처리 방법.
  2. 청구항 1에 있어서,
    상기 수소 어닐링 공정과 상기 밀리세컨드 어닐링 공정의 사이에, 상기 반도체 기판을 상기 제1의 온도보다 높고, 또한, 상기 제2의 온도보다 낮은 온도로 가열하는 예비 가열 공정을 추가로 구비하는 것을 특징으로 하는 열처리 방법.
  3. 청구항 1에 있어서,
    상기 제1의 온도는 300℃ 이상 600℃ 이하인 것을 특징으로 하는 열처리 방법.
  4. 청구항 1에 있어서,
    상기 밀리세컨드 어닐링 공정에서는 질소 분위기 중에서 상기 반도체 기판을 가열하는 것을 특징으로 하는 열처리 방법.
  5. 청구항 1에 있어서,
    상기 밀리세컨드 어닐링 공정에서는, 상기 반도체 기판에 플래시 램프로부터 플래시광을 조사하여 상기 반도체 기판을 가열하는 것을 특징으로 하는 열처리 방법.
  6. 청구항 1에 있어서,
    상기 반도체 기판에는 도펀트를 포함하는 이산화규소의 막이 성막되는 것을 특징으로 하는 열처리 방법.
  7. 삭제
KR1020180168428A 2018-02-05 2018-12-24 열처리 방법 KR102239422B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-017853 2018-02-05
JP2018017853A JP7038558B2 (ja) 2018-02-05 2018-02-05 熱処理方法

Publications (2)

Publication Number Publication Date
KR20190095096A KR20190095096A (ko) 2019-08-14
KR102239422B1 true KR102239422B1 (ko) 2021-04-12

Family

ID=67477030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180168428A KR102239422B1 (ko) 2018-02-05 2018-12-24 열처리 방법

Country Status (5)

Country Link
US (1) US10777415B2 (ko)
JP (1) JP7038558B2 (ko)
KR (1) KR102239422B1 (ko)
CN (1) CN110120336B (ko)
TW (1) TWI741234B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573532B2 (en) 2018-06-15 2020-02-25 Mattson Technology, Inc. Method for processing a workpiece using a multi-cycle thermal treatment process
CN116013844B (zh) * 2023-03-27 2023-06-16 四川上特科技有限公司 一种晶圆覆硼夹具及覆硼装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184670A (ja) * 2015-03-26 2016-10-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法、および熱処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50117374A (ko) * 1974-02-28 1975-09-13
JP3077760B2 (ja) * 1989-08-07 2000-08-14 株式会社東芝 固相拡散方法
KR100410574B1 (ko) * 2002-05-18 2003-12-18 주식회사 하이닉스반도체 데카보렌 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
JP3699946B2 (ja) * 2002-07-25 2005-09-28 株式会社東芝 半導体装置の製造方法
JP2007201337A (ja) 2006-01-30 2007-08-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8883597B2 (en) * 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
TWI539493B (zh) 2010-03-08 2016-06-21 黛納羅伊有限責任公司 用於摻雜具有分子單層之矽基材之方法及組合物
JP6157809B2 (ja) * 2012-07-19 2017-07-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP2014045065A (ja) 2012-08-27 2014-03-13 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP6006040B2 (ja) * 2012-08-27 2016-10-12 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US9576790B2 (en) * 2013-10-16 2017-02-21 Asm Ip Holding B.V. Deposition of boron and carbon containing materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184670A (ja) * 2015-03-26 2016-10-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法、および熱処理装置

Also Published As

Publication number Publication date
JP2019135733A (ja) 2019-08-15
CN110120336B (zh) 2023-11-17
TW201935528A (zh) 2019-09-01
TWI741234B (zh) 2021-10-01
KR20190095096A (ko) 2019-08-14
JP7038558B2 (ja) 2022-03-18
US10777415B2 (en) 2020-09-15
US20190244817A1 (en) 2019-08-08
CN110120336A (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
KR102097200B1 (ko) 열처리 방법
TWI719298B (zh) 熱處理裝置
TWI733077B (zh) 摻雜物導入方法及熱處理方法
KR102182796B1 (ko) 열처리 장치 및 열처리 방법
KR102126119B1 (ko) 열처리 방법
JP6554328B2 (ja) 熱処理装置
TWI743876B (zh) 熱處理裝置
KR102033829B1 (ko) 도펀트 도입 방법 및 열처리 방법
JP6138610B2 (ja) 熱処理装置
KR102239422B1 (ko) 열처리 방법
KR102372518B1 (ko) 열처리 방법 및 열처리 장치
KR20190103940A (ko) 열처리 방법
JP6814572B2 (ja) 熱処理装置
JP2019057613A (ja) 熱処理装置
KR102097203B1 (ko) 봉형 램프 및 열처리 장치
US20190393055A1 (en) Heat treatment susceptor and heat treatment apparatus
JP6945703B2 (ja) ドーパント導入方法および熱処理方法
CN117334601A (zh) 热处理装置
JP2022079227A (ja) 熱処理方法
KR20200024081A (ko) p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법
JP2019036645A (ja) 熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant