TWI741234B - 熱處理方法 - Google Patents

熱處理方法 Download PDF

Info

Publication number
TWI741234B
TWI741234B TW107142916A TW107142916A TWI741234B TW I741234 B TWI741234 B TW I741234B TW 107142916 A TW107142916 A TW 107142916A TW 107142916 A TW107142916 A TW 107142916A TW I741234 B TWI741234 B TW I741234B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
heat treatment
temperature
dopant
chamber
Prior art date
Application number
TW107142916A
Other languages
English (en)
Other versions
TW201935528A (zh
Inventor
布施和彦
河原﨑光
谷村英昭
加藤慎一
Original Assignee
日商斯庫林集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商斯庫林集團股份有限公司 filed Critical 日商斯庫林集團股份有限公司
Publication of TW201935528A publication Critical patent/TW201935528A/zh
Application granted granted Critical
Publication of TWI741234B publication Critical patent/TWI741234B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/0033—Heating devices using lamps
    • H05B3/0038—Heating devices using lamps for industrial applications
    • H05B3/0047—Heating devices using lamps for industrial applications for semiconductor manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Robotics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明提供一種即使係形成有自然氧化膜之半導體基板亦可將摻雜劑較淺地導入之熱處理方法。 進行將成膜有包含摻雜劑之薄膜之半導體晶圓於包含氫氣之氣氛中加熱至退火溫度T1之氫氣退火。於包含摻雜劑之薄膜與半導體晶圓之間不可避免地形成有自然氧化膜，但藉由進行氫氣退火，而摻雜劑原子相對容易地於自然氧化膜中擴散並集聚於半導體晶圓之表面與自然氧化膜之界面處。接著，於氮氣氣氛中將半導體晶圓預加熱至預加熱溫度T2之後，進行將半導體晶圓之表面未達1秒地加熱至峰值溫度T3之閃光加熱處理。摻雜劑原子自半導體晶圓之表面較淺地擴散並活化，可獲得低電阻且極淺之接合。

Description

熱處理方法
本發明係關於一種對半導體基板導入摻雜劑之熱處理方法。
於半導體元件之製造製程中，對單晶矽或鍺導入摻雜劑係必不可少之步驟。藉由導入摻雜劑，而製成n型半導體或p型半導體。摻雜劑之導入典型地藉由以下方式實現：對矽等半導體基板利用離子注入法注入硼(B)、砷(As)、磷(P)等摻雜劑原子，並對該半導體基板實施退火處理使摻雜劑原子活化。然而，離子注入法存在單晶矽等產生結晶缺陷之問題。
又，近年來，嘗試使先前之平面型(planar type)之元件構造為立體構造而提高元件性能(例如，FinFET(Fin Field-Effect Transistor，鰭式場效應晶體管)等)。於此種立體構造之情形時，有時利用先前以來為主流之離子注入法難以向必要之部位注入摻雜劑。因此，作為與離子注入法不同之摻雜劑導入技術，提出了藉由將添加了硼或磷等摻雜劑之氧化物之薄膜(PSG膜、BSG膜等)成膜於半導體基板上，並對其實施退火處理來使摻雜劑原子自該薄膜擴散至半導體中(例如，專利文獻1等)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-201337號公報
[發明要解決之問題]
然而，於包含摻雜劑之薄膜與半導體基板之間，雖然極薄但是會不可避免地形成自然氧化膜，該自然氧化膜成為障壁而阻礙自該薄膜向半導體基板之摻雜劑原子之擴散。雖然藉由於退火處理時賦予較大之熱量能夠使摻雜劑原子通過自然氧化膜擴散至半導體基板，但是若賦予較大之熱量則摻雜劑原子會較深地擴散。其結果，接合變得過深，無法獲得理想之低電阻且極淺之接合。
典型而言，於成膜包含摻雜劑之薄膜之前，藉由進行使用氫氟酸(HF)之洗淨處理而自半導體基板之表面將自然氧化膜去除。然而，嚴格而言，由於自剛結束去除處理之後新之自然氧化膜便開始成長，故而於成膜包含摻雜劑之薄膜之時間點於半導體基板之表面會不可避免地存在自然氧化膜。又，於具有上述立體構造之FinFET等之情形時，若進行氫氟酸處理則Fin寬度被腐蝕而變細，無法進行按照設計之尺寸之元件製造，故而利用氫氟酸之洗淨處理本身較困難。
本發明係鑒於上述問題而完成者，目的在於提供一種即使係形成有自然氧化膜之半導體基板亦可將摻雜劑較淺地導入之熱處理方法。 [解決問題之技術手段]
為了解決上述問題，技術方案1之發明係一種熱處理方法，其對半導體基板導入摻雜劑，其特徵在於具備：氫氣退火步驟，其將成膜有包含摻雜劑之薄膜之半導體基板於包含氫氣之氣氛中加熱至第1溫度；以及毫秒退火步驟，其於與氫氣不同之氣體之氣氛中將上述半導體基板未達1秒地加熱至溫度較上述第1溫度高之第2溫度。
又，技術方案2之發明如技術方案1之發明之熱處理方法，其特徵在於，於上述氫氣退火步驟與上述毫秒退火步驟之間進而具備預加熱步驟，該預加熱步驟將上述半導體基板加熱至較上述第1溫度高且較上述第2溫度低之溫度。
又，技術方案3之發明如技術方案1之發明之熱處理方法，其特徵在於，上述第1溫度為300℃以上且600℃以下。
又，技術方案4之發明如技術方案1之發明之熱處理方法，其特徵在於，於上述毫秒退火步驟中於氮氣氣氛中加熱上述半導體基板。
又，技術方案5之發明如技術方案1之發明之熱處理方法，其特徵在於，於上述毫秒退火步驟中，自閃光燈對上述半導體基板照射閃光而將上述半導體基板加熱。
又，技術方案6之發明如技術方案1之發明之熱處理方法，其特徵在於，於上述半導體基板成膜包含摻雜劑之二氧化矽之膜。
又，技術方案7之發明如技術方案1之發明之熱處理方法，其特徵在於，於包含上述摻雜劑之薄膜與上述半導體基板之表面之間形成有自然氧化膜。 [發明之效果]
如技術方案1至技術方案7之發明，於將成膜有包含摻雜劑之薄膜之半導體基板於包含氫氣之氣氛中加熱至第1溫度之後，於與氫氣不同之氣體之氣氛中將半導體基板未達1秒地加熱至溫度較第1溫度高之第2溫度，故而能夠使包含於薄膜中之摻雜劑暫時集聚於半導體基板與自然氧化膜之界面處之後較淺地擴散，即使係形成有自然氧化膜之半導體基板亦可將摻雜劑較淺地導入。
以下，一面參照附圖一面對本發明之實施形態詳細地進行說明。
首先，對用以實施本發明之熱處理方法之熱處理裝置進行說明。圖1係表示實施本發明之熱處理方法時所使用之熱處理裝置1之構成之縱剖視圖。圖1之熱處理裝置1係藉由對作為基板之圓板形狀之半導體晶圓W進行閃光照射而將該半導體晶圓W加熱之閃光燈退火裝置。成為處理對象之半導體晶圓W之尺寸並不特別限定，例如為
Figure 02_image001
300 mm或
Figure 02_image001
450 mm。此外，於圖1及之後之各圖中，為了容易理解，而根據需要將各部之尺寸或數量誇大或簡化地描繪。
熱處理裝置1具備：腔室6，其收容半導體晶圓W；閃光加熱部5，其內置複數個閃光燈FL；以及鹵素加熱部4，其內置複數個鹵素燈HL。於腔室6之上側設置有閃光加熱部5，並且於下側設置有鹵素加熱部4。熱處理裝置1具備將處理氣體供給至腔室6內之氣體供給部90。又，熱處理裝置1於腔室6之內部具備：保持部7，其將半導體晶圓W保持為水平姿勢；以及移載機構10，其於保持部7與裝置外部之間進行半導體晶圓W之交接。進而，熱處理裝置1具備對鹵素加熱部4、閃光加熱部5及設置於腔室6之各動作機構進行控制而執行半導體晶圓W之熱處理之控制部3。
腔室6於筒狀之腔室側部61之上下裝設石英製之腔室窗而構成。腔室側部61具有上下開口之大致筒形狀，於上側開口裝設上側腔室窗63而封閉，於下側開口裝設下側腔室窗64而封閉。構成腔室6之頂部之上側腔室窗63係由石英形成之圓板形狀構件，且作為使自閃光加熱部5出射之閃光透過至腔室6內之石英窗發揮功能。又，構成腔室6之底部之下側腔室窗64亦係由石英形成之圓板形狀構件，且作為使來自鹵素加熱部4之光透過至腔室6內之石英窗發揮功能。
又，於腔室側部61之內側之壁面之上部裝設有反射環68，於下部裝設有反射環69。反射環68、69均形成為圓環狀。上側之反射環68係藉由自腔室側部61之上側嵌入而裝設。另一方面，下側之反射環69係藉由自腔室側部61之下側嵌入並利用省略圖示之螺釘固定而裝設。即，反射環68、69均自由裝卸地裝設於腔室側部61。將腔室6之內側空間、即由上側腔室窗63、下側腔室窗64、腔室側部61及反射環68、69包圍之空間規定為熱處理空間65。
藉由於腔室側部61裝設反射環68、69，而於腔室6之內壁面形成凹部62。即，形成由腔室側部61之內壁面中未裝設反射環68、69之中央部分、反射環68之下端面、及反射環69之上端面包圍之凹部62。凹部62沿著水平方向呈圓環狀地形成於腔室6之內壁面，且圍繞保持半導體晶圓W之保持部7。腔室側部61及反射環68、69由強度與耐熱性優異之金屬材料(例如不鏽鋼)形成。
又，於腔室側部61形成設置有用以相對於腔室6進行半導體晶圓W之搬入及搬出之搬送開口部(爐口)66。搬送開口部66能夠利用閘閥185開閉。搬送開口部66與凹部62之外周面連通連接。因此，當閘閥185將搬送開口部66打開時，可自搬送開口部66藉由凹部62將半導體晶圓W搬入至熱處理空間65以及自熱處理空間65將半導體晶圓W搬出。又，若閘閥185將搬送開口部66關閉，則腔室6內之熱處理空間65成為密閉空間。
進而，於腔室側部61穿設有貫通孔61a。於腔室側部61之外壁面之設置有貫通孔61a之部位安裝有放射溫度計20。貫通孔61a係用以將自由下述基座74保持之半導體晶圓W之下表面放射之紅外光導向放射溫度計20之圓筒狀之孔。貫通孔61a以其貫通方向之軸與由基座74保持之半導體晶圓W之主面相交之方式，相對於水平方向傾斜地設置。於貫通孔61a之面向熱處理空間65之一側之端部，裝設有使放射溫度計20能夠測定之波長區域之紅外光透過之包括氟化鋇材料之透明窗21。放射溫度計20經由透明窗21接收自半導體晶圓W之下表面放射之紅外光，並根據該紅外光之強度測定半導體晶圓W之溫度。
又，於腔室6之內壁上部形成設置有將處理氣體供給至熱處理空間65之氣體供給孔81。氣體供給孔81形成設置於較凹部62更靠上側位置，亦可設置於反射環68。氣體供給孔81經由呈圓環狀地形成於腔室6之側壁內部之緩衝空間82而與氣體供給部90之供給配管83連通連接。供給配管83分支為兩支，其中一支連接於氫供給源93，另一支連接於氮供給源94。於自供給配管83分支並連接於氫供給源93之配管設置有閥91，於連接於氮供給源94之配管設置有閥92。若將閥91打開，則自氫供給源93向供給配管83送出氫氣(H2 )。另一方面，若將閥92打開，則自氮供給源94向供給配管83送出氮氣(N2 )。若將閥91及閥92之兩者打開，則對供給配管83輸送氫氣與氮氣之混合氣體。由氫供給源93、氮供給源94、閥91、閥92及供給配管83構成熱處理裝置1之氣體供給部90。自供給配管83輸送之處理氣體流入至緩衝空間82，以於流體阻力較氣體供給孔81小之緩衝空間82內擴散之方式流動並自氣體供給孔81向熱處理空間65內供給。此外，氫氣及氮氣各自之供給流量能夠藉由設置於被分支之配管之省略圖示之流量調整閥等來調整。
另一方面，於腔室6之內壁下部形成設置有將熱處理空間65內之氣體排氣之氣體排氣孔86。氣體排氣孔86形成設置於較凹部62更靠下側位置，亦可設置於反射環69。氣體排氣孔86經由呈圓環狀地形成於腔室6之側壁內部之緩衝空間87而與氣體排氣管88連通連接。氣體排氣管88連接於排氣部190。又，於氣體排氣管88之路徑中途介插有閥89。若將閥89打開，則熱處理空間65之氣體自氣體排氣孔86經過緩衝空間87向氣體排氣管88排出。此外，氣體供給孔81及氣體排氣孔86既可沿著腔室6之圓周方向設置複數個，亦可呈狹縫狀。
又，亦於搬送開口部66之前端連接有將熱處理空間65內之氣體排出之氣體排氣管191。氣體排氣管191經由閥192而連接於排氣部190。藉由將閥192打開，而經由搬送開口部66將腔室6內之氣體排氣。
圖2係表示保持部7之整體外觀之立體圖。保持部7具備基台環71、連結部72及基座74而構成。基台環71、連結部72及基座74均由石英形成。即，保持部7之整體由石英形成。
基台環71係自圓環形狀使一部分缺失而成之圓弧形狀之石英構件。該缺失部分係為了防止下述移載機構10之移載臂11與基台環71干涉而設置。基台環71藉由載置於凹部62之底面，而由腔室6之壁面支持(參照圖1)。於基台環71之上表面，沿著其圓環形狀之圓周方向豎立設置有複數個連結部72(於本實施形態中為4個)。連結部72亦係石英之構件，藉由焊接而固接於基台環71。
基座74由設置於基台環71之4個連結部72支持。圖3係基座74之俯視圖。又，圖4係基座74之剖視圖。基座74具備保持板75、導環76及複數個基板支持銷77。保持板75係由石英形成之大致圓形之平板狀構件。保持板75之直徑較半導體晶圓W之直徑大。即，保持板75具有大於半導體晶圓W之平面尺寸。
於保持板75之上表面周緣部設置有導環76。導環76係具有大於半導體晶圓W之直徑之內徑之圓環形狀之構件。例如，於半導體晶圓W之直徑為
Figure 02_image001
300 mm之情形時，導環76之內徑為
Figure 02_image001
320 mm。導環76之內周設為自保持板75朝向上方變寬之錐面。導環76由與保持板75相同之石英形成。導環76既可熔接於保持板75之上表面，亦可利用另外加工之銷等而固定於保持板75。或者，亦可將保持板75與導環76加工為一體之構件。
將保持板75之上表面中較導環76更靠內側之區域設為保持半導體晶圓W之平面狀之保持面75a。於保持板75之保持面75a，豎立設置有複數個基板支持銷77。於本實施形態中，沿著與保持面75a之外周圓(導環76之內周圓)為同心圓之圓周上，每隔30°地豎立設置有共計12個基板支持銷77。配置有12個基板支持銷77之圓之直徑(對向之基板支持銷77間之距離)小於半導體晶圓W之直徑，若半導體晶圓W之直徑為
Figure 02_image001
300 mm，則為
Figure 02_image001
270 mm~
Figure 02_image001
280 mm(於本實施形態中為
Figure 02_image001
270 mm)。各基板支持銷77由石英形成。複數個基板支持銷77既可以藉由焊接設置於保持板75之上表面，亦可與保持板75一體地加工。
返回至圖2，豎立設置於基台環71之4個連結部72與基座74之保持板75之周緣部藉由焊接而固接。即，基座74與基台環71利用連結部72而固定地連結。藉由此種保持部7之基台環71由腔室6之壁面支持，而將保持部7裝設於腔室6。於將保持部7裝設於腔室6之狀態下，基座74之保持板75成為水平姿勢(法線與鉛垂方向一致之姿勢)。即，保持板75之保持面75a成為水平面。
搬入至腔室6之半導體晶圓W以水平姿勢載置並保持於裝設於腔室6之保持部7之基座74之上。此時，半導體晶圓W由豎立設置於保持板75上之12個基板支持銷77支持並保持於基座74。更嚴格而言，12個基板支持銷77之上端部接觸於半導體晶圓W之下表面而支持該半導體晶圓W。由於12個基板支持銷77之高度(自基板支持銷77之上端至保持板75之保持面75a為止之距離)均勻，故而能夠利用12個基板支持銷77將半導體晶圓W以水平姿勢支持。
又，半導體晶圓W被複數個基板支持銷77自保持板75之保持面75a隔開特定間隔地支持。導環76之厚度較基板支持銷77之高度大。因此，由複數個基板支持銷77支持之半導體晶圓W之水平方向之位置偏移藉由導環76而得到防止。
又，如圖2及圖3所示，於基座74之保持板75，上下貫通地形成有開口部78。開口部78係為了放射溫度計20接收自半導體晶圓W之下表面放射之放射光(紅外光)而設置。即，放射溫度計20經由開口部78及裝設於腔室側部61之貫通孔61a之透明窗21而接收自半導體晶圓W之下表面放射之光而測定該半導體晶圓W之溫度。進而，於基座74之保持板75，穿設有供下述移載機構10之頂起銷12貫通以交接半導體晶圓W之4個貫通孔79。
圖5係移載機構10之俯視圖。又，圖6係移載機構10之側視圖。移載機構10具備2根移載臂11。移載臂11設為如沿著大致圓環狀之凹部62般之圓弧形狀。於各移載臂11豎立設置有2根頂起銷12。移載臂11及頂起銷12由石英形成。各移載臂11利用水平移動機構13能夠旋動。水平移動機構13使一對移載臂11於相對於保持部7進行半導體晶圓W之移載之移載動作位置(圖5之實線位置)、與和保持於保持部7之半導體晶圓W俯視時不重疊之退避位置(圖5之兩點鏈線位置)之間水平移動。作為水平移動機構13，既可係利用個別之馬達使各移載臂11分別旋動之機構，亦可係使用連桿機構利用1個馬達使一對移載臂11連動地旋動之機構。
又，一對移載臂11利用升降機構14而與水平移動機構13一起升降移動。若升降機構14使一對移載臂11於移載動作位置上升，則共計4根頂起銷12藉由穿設於基座74之貫通孔79(參照圖2、3)，頂起銷12之上端自基座74之上表面突出。另一方面，若升降機構14使一對移載臂11於移載動作位置下降而將頂起銷12自貫通孔79拔出，並且水平移動機構13使一對移載臂11以打開之方式移動，則各移載臂11移動至退避位置。一對移載臂11之退避位置為保持部7之基台環71之正上方。由於基台環71載置於凹部62之底面，故而移載臂11之退避位置成為凹部62之內側。此外，於移載機構10之設置有驅動部(水平移動機構13及升降機構14)之部位之附近亦設置有省略圖示之排氣機構，而構成為將移載機構10之驅動部周邊之氣氛排出至腔室6之外部。
返回至圖1，設置於腔室6之上方之閃光加熱部5係於殼體51之內側具備包含複數根(於本實施形態中為30根)氙閃光燈FL之光源、及以覆蓋該光源之上方之方式設置之反射器52而構成。又，於閃光加熱部5之殼體51之底部裝設有燈光放射窗53。構成閃光加熱部5之底部之燈光放射窗53係由石英形成之板狀之石英窗。藉由將閃光加熱部5設置於腔室6之上方，而燈光放射窗53與上側腔室窗63相對向。閃光燈FL自腔室6之上方經由燈光放射窗53及上側腔室窗63而對熱處理空間65照射閃光。
複數個閃光燈FL係分別具有長條之圓筒形狀之棒狀燈，且以各自之長度方向沿著保持於保持部7之半導體晶圓W之主面(即沿著水平方向)相互平行之方式呈平面狀排列。因此，藉由閃光燈FL之排列而形成之平面亦為水平面。排列有複數個閃光燈FL之區域大於半導體晶圓W之平面尺寸。
氙閃光燈FL具備：圓筒形狀之玻璃管(放電管)，其於其內部封入氙氣且於其兩端部配設著連接於電容器之陽極及陰極；以及觸發電極，其附設於該玻璃管之外周面上。由於氙氣為電絕緣體，故而即使於電容器中蓄積有電荷，於通常狀態下亦不會向玻璃管內流通電。然而，於對觸發電極施加高電壓而將絕緣破壞之情形時，蓄積於電容器中之電瞬間流動至玻璃管內，藉藉此時之氙原子或分子之激發而發出光。於此種氙閃光燈FL中，由於將預先蓄積於電容器中之靜電能量轉換為0.1毫秒至100毫秒之極短之光脈衝，故而與如鹵素燈HL般連續點亮之光源相比具有可照射極強之光之特徵。即，閃光燈FL係以未達1秒之極短時間瞬間發光之脈衝發光燈。此外，閃光燈FL之發光時間可根據對閃光燈FL進行電力供給之燈電源之線圈常數進行調整。
又，反射器52以於複數個閃光燈FL之上方覆蓋其等整體之方式設置。反射器52之基本功能係將自複數個閃光燈FL出射之閃光反射至熱處理空間65側。反射器52由鋁合金板形成，其表面(面向閃光燈FL之一側之面)藉由噴砂處理而實施粗面化加工。
設置於腔室6之下方之鹵素加熱部4於殼體41之內側內置有複數根(於本實施形態中為40根)鹵素燈HL。鹵素加熱部4利用複數個鹵素燈HL自腔室6之下方經由下側腔室窗64對熱處理空間65進行光照射而將半導體晶圓W加熱。
圖7係表示複數個鹵素燈HL之配置之俯視圖。40根鹵素燈HL分為上下2層而配置。於接近保持部7之上層配設著20根鹵素燈HL，並且於較上層遠離保持部7之下層亦配設有20根鹵素燈HL。各鹵素燈HL係具有長條之圓筒形狀之棒狀燈。上層、下層均係20根鹵素燈HL以各自之長度方向沿著保持於保持部7之半導體晶圓W之主面(即沿著水平方向)相互平行之方式排列。因此，由鹵素燈HL之排列形成之平面於上層、下層均為水平面。
又，如圖7所示，上層、下層均係較之與保持於保持部7之半導體晶圓W之中央部對向之區域，與周緣部對向之區域中之鹵素燈HL之配設密度更高。即，上下層均係與燈排列之中央部相比，周緣部之鹵素燈HL之配設間距更短。因此，於藉由來自鹵素加熱部4之光照射進行加熱時，可對容易產生溫度降低之半導體晶圓W之周緣部進行更多光量之照射。
又，包含上層之鹵素燈HL之燈群與包含下層之鹵素燈HL之燈群以呈格子狀交叉之方式排列。即，以配置於上層之20根鹵素燈HL之長度方向與配置於下層之20根鹵素燈HL之長度方向相互正交之方式配設有共計40根鹵素燈HL。
鹵素燈HL係藉由對配設於玻璃管內部之燈絲通電使燈絲白熾化而發光之燈絲方式之光源。於玻璃管之內部，封入著將鹵素元素(碘、溴等)微量導入至氮氣或氬氣等惰性氣體中所得之氣體。藉由導入鹵素元素，能夠抑制燈絲之折損，並且將燈絲之溫度設定為高溫。因此，鹵素燈HL具有與通常之白熾燈泡相比壽命較長且能夠連續地照射較強之光之特性。即，鹵素燈HL係至少1秒以上連續地發光之連續點亮燈。又，鹵素燈HL由於為棒狀燈，故而壽命較長，且藉由將鹵素燈HL沿著水平方向配置而對上方之半導體晶圓W之放射效率變得優異。
又，於鹵素加熱部4之殼體41內，也於2層鹵素燈HL之下側設置有反射器43(圖1)。反射器43使自複數個鹵素燈HL出射之光反射至熱處理空間65側。
控制部3對設置於熱處理裝置1之上述各種動作機構進行控制。作為控制部3之硬體之構成與普通之電腦相同。即，控制部3包括作為進行各種運算處理之電路之CPU(Central Processing Unit，中央處理單元)、作為存儲基本程式之讀出專用之記憶體之ROM(Read Only Memory，唯讀記憶體)、作為存儲各種諮詢之自由讀寫之記憶體之RAM(Random Access Memory，隨機存取記憶體)及預先存儲控制用軟體或資料等之磁碟。藉由控制部3之CPU執行特定之處理程式而進行熱處理裝置1中之處理。
除了上述構成以外，熱處理裝置1亦具備各種冷卻用之構造，以防止於半導體晶圓W之熱處理時因自鹵素燈HL及閃光燈FL產生之熱能所引起之鹵素加熱部4、閃光加熱部5及腔室6之過度之溫度上升。例如，於腔室6之壁體設置有水冷管(省略圖示)。又，鹵素加熱部4及閃光加熱部5設為於內部形成氣體流而進行排熱之空氣冷卻構造。又，亦對上側腔室窗63與燈光放射窗53之間隙供給空氣，而將閃光加熱部5及上側腔室窗63冷卻。
接下來，對本發明之熱處理方法進行說明。圖8係表示本發明之熱處理方法之順序之流程圖。本實施形態中成為處理對象之半導體基板為矽(Si)之半導體晶圓W。首先，於矽之半導體晶圓W之表面成膜包含摻雜劑之薄膜(步驟S1)。步驟S1之成膜處理利用與上述熱處理裝置1不同之成膜裝置來執行。此外，亦可於步驟S1之成膜步驟之前，對半導體晶圓W之表面利用氫氟酸等進行洗淨處理。
圖9係模式性地表示成膜有包含摻雜劑之薄膜之半導體晶圓W之剖面構造之圖。於矽之半導體晶圓W之表面形成有二氧化矽(SiO2 )之自然氧化膜101。該自然氧化膜101並非有意地形成，即使利用氫氟酸等進行半導體晶圓W之表面洗淨處理而去除，亦會於去除處理後立即開始再生長而不可避免地形成。因此，必然地包含摻雜劑之薄膜102成膜於自然氧化膜101之上。即，會於包含摻雜劑之薄膜102與半導體晶圓W之表面之間夾入自然氧化膜101。
於本實施形態中，作為包含摻雜劑之薄膜102，成膜包含硼(B)之二氧化矽(BSG：Boron Silicate Glass，硼矽玻璃)之膜。此種BSG之膜能夠利用例如旋塗法而成膜於半導體晶圓W。所成膜之薄膜102之膜厚例如約為10 nm。此外，自然氧化膜101之膜厚例如約為1 nm。
接著，將成膜有包含摻雜劑之薄膜102之半導體晶圓W搬入至熱處理裝置1之腔室6內(步驟S2)。具體而言，將閘閥185打開而將搬送開口部66打開，利用裝置外部之搬送機器人經由搬送開口部66而將半導體晶圓W搬入至腔室6內之熱處理空間65。此時，亦可將閥92打開而向腔室6內供給氮氣，使氮氣自搬送開口部66流出而將伴隨半導體晶圓W之搬入產生之外部氣氛之夾帶抑制為最小限度。
利用搬送機器人搬入之半導體晶圓W進出至保持部7之正上方位置後停止。然後，藉由移載機構10之一對移載臂11自退避位置向移載動作位置水平移動並上升，而頂起銷12通過貫通孔79自基座74之保持板75之上表面突出而接收半導體晶圓W。此時，頂起銷12上升至較基板支持銷77之上端更靠上方。
將半導體晶圓W載置於頂起銷12之後，搬送機器人自熱處理空間65退出，利用閘閥185將搬送開口部66關閉。然後，藉由一對移載臂11下降，而半導體晶圓W自移載機構10被交接至保持部7之基座74並以水平姿勢自下方被保持。半導體晶圓W由豎立設置於保持板75上之複數個基板支持銷77支持而保持於基座74。又，半導體晶圓W將成膜有包含摻雜劑之薄膜102之表面作為上表面而保持於保持部7。於由複數個基板支持銷77支持之半導體晶圓W之背面(與正面相反側之主面)與保持板75之保持面75a之間形成特定之間隔。下降至基座74之下方為止之一對移載臂11利用水平移動機構13向退避位置、即凹部62之內側退避。
又，於利用閘閥185將搬送開口部66關閉而熱處理空間65成為密閉空間之後，於腔室6內形成包含氫氣之氣氛(步驟S3)。具體而言，將閥91及閥92之兩者打開而自氣體供給孔81對熱處理空間65供給氫氣與氮氣之混合氣體作為處理氣體。又，將閥89打開而自氣體排氣孔86將腔室6內之氣體排氣。藉此，自腔室6內之熱處理空間65之上部供給之處理氣體向下方流動而自熱處理空間65之下部排氣，將腔室6內置換為包含氫氣之氣氛。腔室6內所形成之包含氫氣之氣氛中之氫氣之濃度例如約為4 vol%。又，藉由將閥192打開，也自搬送開口部66將腔室6內之氣體排氣。進而，利用省略圖示之排氣機構也將移載機構10之驅動部周邊之氣氛排氣。
於腔室6內形成包含氫氣之氣氛之後，利用鹵素加熱部4之鹵素燈HL執行半導體晶圓W之氫氣退火(步驟S4)。圖12係表示半導體晶圓W之表面溫度之變化之圖。於腔室6內形成包含氫氣之氣氛之後，於時刻t1將鹵素加熱部4之40根鹵素燈HL同時點亮而開始半導體晶圓W之加熱。自鹵素燈HL出射之鹵素光透過由石英形成之下側腔室窗64及基座74自半導體晶圓W之背面照射。藉由受到來自鹵素燈HL之光照射，半導體晶圓W被加熱而溫度上升。此外，由於移載機構10之移載臂11退避至凹部62之內側，故而不會妨礙利用鹵素燈HL之加熱。
於利用鹵素燈HL進行加熱處理時，利用放射溫度計20測定半導體晶圓W之溫度。即，放射溫度計20藉由透明窗21接收自保持於基座74之半導體晶圓W之下表面經由開口部78放射之紅外光而測定升溫過程中之晶圓溫度。所測定之半導體晶圓W之溫度被傳輸至控制部3。控制部3一面監視藉由來自鹵素燈HL之光照射而升溫之半導體晶圓W之溫度是否已達到特定之退火溫度T1(第1溫度)，一面控制鹵素燈HL之輸出。即，控制部3基於放射溫度計20之測定值，以半導體晶圓W之溫度成為退火溫度T1之方式對鹵素燈HL之輸出進行反饋控制。氫氣退火之退火溫度T1為300℃以上且600℃以下，更佳為400℃以上且500℃以下。
於時刻t2半導體晶圓W之溫度達到退火溫度T1之後，控制部3於預先設定之氫氣退火時間之期間將半導體晶圓W維持為該退火溫度T1。具體而言，於利用放射溫度計20測定之半導體晶圓W之溫度達到退火溫度T1之時刻t2控制部3調整鹵素燈HL之輸出，於時刻t3之前將半導體晶圓W之溫度大致維持為退火溫度T1。自時刻t2至時刻t3為止之氫氣退火時間為1秒以上且1小時以下，更佳為1分鐘以上且30分鐘以下。
於利用鹵素燈HL加熱時，半導體晶圓W之整體均勻地升溫至退火溫度T1。於利用鹵素燈HL加熱之階段中，存在更容易產生散熱之半導體晶圓W之周緣部之溫度較中央部降低之傾向，但鹵素加熱部4中之鹵素燈HL之配設密度係較之與半導體晶圓W之中央部對向之區域而與周緣部對向之區域更高。因此，照射至容易產生散熱之半導體晶圓W之周緣部之光量變多，可使半導體晶圓W之面內溫度分佈均勻。
藉由將於表面隔著自然氧化膜101而成膜有包含摻雜劑之薄膜102之半導體晶圓W於氫氣氣氛中加熱至退火溫度T1，而二氧化矽中之摻雜劑原子之擴散速度增加。其結果，認為包含於薄膜102中之摻雜劑原子於自然氧化膜101中擴散而高濃度地集聚於半導體晶圓W之表面與自然氧化膜101之界面處。
若退火溫度T1為600℃以下，則不用擔心包含於薄膜102中之摻雜劑原子超過自然氧化膜101而擴散至半導體晶圓W之表面。又，若退火溫度T1為300℃以上，則摻雜劑原子能夠於自然氧化膜101中擴散。根據此種理由，氫氣退火之退火溫度T1限定為300℃以上且600℃以下。
於經過特定之氫氣退火時間之時刻t3，將腔室6內自氫氣氣氛置換為氮氣氣氛(步驟S5)。具體而言，將閥91關閉而僅將閥92打開，對熱處理空間65僅供給氮氣。又，將閥89持續地打開，自氣體排氣孔86將腔室6內之氣體排氣。藉此，熱處理空間65中之氫氣濃度降低，於時刻t4將腔室6內置換為氮氣氣氛。此外，亦可將閥91及閥92之兩者關閉不進行氣體供給，僅進行排氣而將腔室6內暫時減壓至未達大氣壓為止之後，僅將閥92打開而使腔室6內為氮氣氣氛。藉由將腔室6內暫時減壓，可將腔室6內順利且迅速地置換為氮氣氣氛。
於將腔室6內置換為氮氣氣氛之時刻t4開始半導體晶圓W之預加熱(輔助加熱)(步驟S6)。若移行至預加熱步驟，則控制部3使鹵素燈HL之輸出較氫氣退火步驟時提高而使照射至半導體晶圓W之背面之鹵素光之強度變強。藉此，半導體晶圓W之溫度自退火溫度T1進一步上升。
與氫氣退火步驟同樣地，於預加熱時，控制部3亦基於放射溫度計20之測定值，以半導體晶圓W之溫度成為特定之預加熱溫度T2之方式對鹵素燈HL之輸出進行反饋控制。預加熱溫度T2較氫氣退火之退火溫度T1高，為600℃以上且1100℃以下。於半導體晶圓W之溫度達到預加熱溫度T2之後，控制部3調整鹵素燈HL之輸出而將半導體晶圓W暫時維持為該預加熱溫度T2。
於半導體晶圓W之溫度達到預加熱溫度T2後經過特定時間之時刻t5，閃光加熱部5之閃光燈FL對保持於基座74之半導體晶圓W之表面進行閃光照射(步驟S7)。此時，自閃光燈FL放射之閃光之一部分直接朝向腔室6內，另一部分暫時由反射器52反射後朝向腔室6內，藉由該等閃光之照射來進行半導體晶圓W之閃光加熱。
閃光加熱由於藉由來自閃光燈FL之閃光(flashlight)照射來進行，故而可使半導體晶圓W之表面溫度以短時間上升。即，自閃光燈FL照射之閃光係將預先蓄積於電容器中之靜電能量轉換為極短之光脈衝、照射時間為大約0.1毫秒以上且100毫秒以下之極短且較強之閃光。而且，藉由來自閃光燈FL之閃光照射，包含薄膜102及自然氧化膜101之半導體晶圓W之表面瞬間升溫至峰值溫度T3(第2溫度)為止之後，快速降溫。峰值溫度T3較預加熱溫度T2高，且未達矽之半導體晶圓W之熔點。
藉由將半導體晶圓W於氮氣氣氛中預加熱至預加熱溫度T2之後進行閃光加熱，如圖10所示，集聚於半導體晶圓W之表面與自然氧化膜101之界面處之摻雜劑原子擴散至半導體晶圓W之表面，並且將該擴散之摻雜劑原子活化。其結果，於半導體晶圓W之表面形成摻雜劑之擴散層。圖11係模式性地表示形成有摻雜劑之擴散層103之半導體晶圓W之剖面構造之圖。
閃光加熱時之閃光照射時間為100毫秒以下之極短之時間。因此，半導體晶圓W之表面溫度成為峰值溫度T3之時間未達1秒。即，閃光加熱係未達1秒地將半導體晶圓W之表面加熱至峰值溫度T3之毫秒退火。由於將半導體晶圓W之表面加熱至峰值溫度T3之時間為未達1秒之短時間，故而可抑制摻雜劑原子自半導體晶圓W之表面較深地擴散。進而，由於在與氫氣不同之氣體之氣氛中進行毫秒退火，故而可進一步抑制摻雜劑原子自半導體晶圓W之表面較深地擴散。又，藉由將半導體晶圓W之表面升溫至溫度相對較高之峰值溫度T3，可提高所擴散之摻雜劑原子之活化率而實現擴散層103之低電阻化。即，藉由未達1秒地將半導體晶圓W之表面加熱至峰值溫度T3之閃光加熱，可獲得低電阻且極淺之接合。
於閃光加熱處理結束之後，亦將鹵素燈HL熄滅，藉此使半導體晶圓W快速降溫。降溫過程中之半導體晶圓W之溫度利用放射溫度計20測定，該測定結果被傳輸至控制部3。控制部3根據放射溫度計20之測定結果監視半導體晶圓W之溫度是否已降溫至特定溫度。然後，於半導體晶圓W之溫度已降溫至特定以下之後，移載機構10之一對移載臂11再次自退避位置向移載動作位置水平移動並上升，藉此頂起銷12自基座74之上表面突出而自基座74接收熱處理後之半導體晶圓W。接著，將利用閘閥185關閉之搬送開口部66打開，將載置於頂起銷12上之半導體晶圓W利用裝置外部之搬送機器人搬出，熱處理裝置1中之半導體晶圓W之加熱處理完成(步驟S8)。
於本實施形態中，於對成膜有包含摻雜劑之薄膜102之半導體晶圓W進行氫氣退火之後，對該半導體晶圓W實施閃光加熱處理。於包含摻雜劑之薄膜102與半導體晶圓W之表面之間會不可避免地存在自然氧化膜101。因此，若不進行氫氣退火，而僅將半導體晶圓W預加熱之後進行閃光加熱，則自然氧化膜101成為障壁，包含於薄膜102中之摻雜劑原子無法超過自然氧化膜101而擴散至半導體晶圓W之表面。另一方面，若將半導體晶圓W以例如數秒以上加熱至峰值溫度T3左右之高溫，則包含於薄膜102中之摻雜劑原子藉由自然氧化膜101而擴散至半導體晶圓W之表面。然而，如上所述，若賦予較大之熱量，則摻雜劑原子會自半導體晶圓W之表面過深地擴散。
因此，於本實施形態中，首先，進行將成膜有包含摻雜劑之薄膜102之半導體晶圓W於包含氫氣之氣氛中加熱至退火溫度T1之氫氣退火。藉由進行氫氣退火，而包含於薄膜102中之摻雜劑原子相對容易地於自然氧化膜101中擴散並集聚於半導體晶圓W之表面與自然氧化膜101之界面處。又，藉由進行氫氣退火，而包含摻雜劑之薄膜102中之缺陷被氫終止，故而可防止摻雜劑之外側擴散。
然後，之後進行將該半導體晶圓W之表面於氮氣氣氛中未達1秒地加熱至峰值溫度T3之閃光加熱處理。藉此，集聚於半導體晶圓W之表面與自然氧化膜101之界面處之摻雜劑原子自半導體晶圓W之表面較淺地擴散並活化，可獲得低電阻且極淺之接合。即，藉由利用氫氣退火使包含於薄膜102中之摻雜劑原子暫時集聚於半導體晶圓W之表面與自然氧化膜101之界面處之後進行閃光加熱處理，即使係形成有自然氧化膜101之半導體晶圓W，亦可將摻雜劑較淺地導入。
以上，對本發明之實施形態進行了說明，但本發明只要不脫離其主旨則能夠於上述內容以外進行各種變更。例如，於上述實施形態中，作為包含摻雜劑之薄膜102，成膜包含硼之二氧化矽之膜，但亦可取而代之成膜包含磷(P)之二氧化矽(PSG：Phosphorus Silicate Glass，磷矽酸鹽玻璃)膜。
又，包含摻雜劑之薄膜102並不限定為BSG或PSG之膜，亦可係藉由MLD(Molecular mono layer doping，單分子層摻雜)或ALD(Atomic layer doping，原子層摻雜)形成之膜。作為包含於薄膜102中之摻雜劑，例示硼、磷、砷(As)等。
又，於上述實施形態中，於進行氫氣退火之後對半導體晶圓W實施閃光加熱處理，但並不限定於此，只要為於氫氣退火後進行將半導體晶圓W之表面未達1秒地加熱至峰值溫度T3之毫秒退火之方式即可。作為閃光加熱處理以外之毫秒退火，例示例如雷射退火處理。
又，於氫氣退火後進行閃光加熱處理之氣氛並不限定為氮氣氣氛，亦可係與氫氣不同之其他(氮氣以外之)氣體氣氛。例如，亦可於氨氣(NH3 )之類之活性氣體之氣氛中進行氫氣退火後之閃光加熱處理。或者，氫氣退火後之閃光加熱處理亦可於將腔室6內減壓至未達大氣壓之減壓氣氛中執行，優選於真空氣氛中執行。若為減壓氣氛(或真空氣氛)則腔室6內成為極低氧濃度，故而能夠更加提高摻雜劑原子之活化率。
又，於上述實施形態中，於熱處理裝置1之腔室6內進行氫氣退火及閃光加熱處理之兩者，但亦可於不同之裝置中執行氫氣退火與閃光加熱處理。具體而言，亦可與進行閃光加熱處理之熱處理裝置1分開地設置進行氫氣退火之專用之退火裝置。作為此種退火裝置，例如可使用於氫氣氣氛中進行對象物之加熱處理之氣氛爐。又，較佳為對1個熱處理裝置1設置複數個退火裝置(或能夠多級地進行處理之退火裝置)。於與閃光加熱時間相比氫氣退火時間明顯較長之情形時，藉由對1個熱處理裝置1設置複數個退火裝置，可抑制產能之降低。
又，氫氣退火時之腔室6內之氫氣濃度並不限定為4 vol%，既可以為4 vol%以上，亦可為4 vol%以下。
又，成為處理對象之半導體基板並不限定為矽之半導體晶圓W，亦可係鍺(Ge)、矽鍺(SiGe)、碳化矽(SiC)、氮化鎵(GaN)等半導體晶圓。
又，於上述實施形態中，閃光加熱部5具備30根閃光燈FL，但並不限定於此，閃光燈FL之根數可設為任意數量。又，閃光燈FL並不限定為氙閃光燈，亦可係氪閃光燈。又，鹵素加熱部4所具備之鹵素燈HL之根數也並不限定為40根，可設為任意數量。
又，於上述實施形態中，使用燈絲方式之鹵素燈HL作為1秒以上連續地發光之連續點亮燈來進行半導體晶圓W之氫氣退火及預加熱，但並不限定於此，亦可代替鹵素燈HL而使用放電型之弧光燈(例如，氙弧光燈)作為連續點亮燈來進行氫氣退火及預加熱。
1‧‧‧熱處理裝置 3‧‧‧控制部 4‧‧‧鹵素加熱部 5‧‧‧閃光加熱部 6‧‧‧腔室 7‧‧‧保持部 10‧‧‧移載機構 11‧‧‧移載臂 12‧‧‧頂起銷 13‧‧‧水平移動機構 14‧‧‧升降機構 20‧‧‧放射溫度計 21‧‧‧透明窗 41‧‧‧殼體 43‧‧‧反射器 51‧‧‧殼體 52‧‧‧反射器 53‧‧‧燈光放射窗 61‧‧‧腔室側部 61a‧‧‧貫通孔 62‧‧‧凹部 63‧‧‧上側腔室窗 64‧‧‧下側腔室窗 65‧‧‧熱處理空間 66‧‧‧搬送開口部 68‧‧‧反射環 69‧‧‧反射環 71‧‧‧基台環 72‧‧‧連結部 74‧‧‧基座 75‧‧‧保持板 75a‧‧‧保持面 76‧‧‧導環 77‧‧‧基板支持銷 78‧‧‧開口部 79‧‧‧貫通孔 82‧‧‧緩衝空間 83‧‧‧供給配管 86‧‧‧氣體排氣孔 87‧‧‧緩衝空間 88‧‧‧氣體排氣管 89‧‧‧閥 90‧‧‧氣體供給部 91‧‧‧閥 92‧‧‧閥 93‧‧‧氫供給源 94‧‧‧氮供給源 101‧‧‧自然氧化膜 102‧‧‧薄膜 103‧‧‧擴散層 185‧‧‧閘閥 190‧‧‧排氣部 191‧‧‧氣體排氣管 192‧‧‧閥 FL‧‧‧閃光燈 HL‧‧‧鹵素燈 W‧‧‧半導體晶圓
圖1係表示實施本發明之熱處理方法時所使用之熱處理裝置之構成之縱剖視圖。 圖2係表示保持部之整體外觀之立體圖。 圖3係基座之俯視圖。 圖4係基座之剖視圖。 圖5係移載機構之俯視圖。 圖6係移載機構之側視圖。 圖7係表示複數個鹵素燈之配置之俯視圖。 圖8係表示本發明之熱處理方法之順序之流程圖。 圖9係模式性地表示成膜有包含摻雜劑之薄膜之半導體晶圓之剖面構造之圖。 圖10係模式性地表示摻雜劑擴散至半導體晶圓之情況之圖。 圖11係模式性地表示形成有摻雜劑之擴散層之半導體晶圓之剖面構造之圖。 圖12係表示半導體晶圓之表面溫度之變化之圖。

Claims (6)

  1. 一種熱處理方法，其特徵在於對半導體基板導入摻雜劑，且具備：氫氣退火步驟，其將夾入有自然氧化膜並成膜有包含摻雜劑之薄膜之半導體基板於包含氫氣之氣氛中加熱至第1溫度，使上述摻雜劑於上述自然氧化膜中擴散並集聚於上述半導體基板之表面與上述自然氧化膜之界面；以及毫秒退火步驟，其於與氫氣不同之氣體之氣氛中，將上述半導體基板未達1秒地加熱至較上述第1溫度更為高溫之第2溫度，使上述摻雜劑擴散至上述半導體基板之表面並活化。
  2. 如請求項1之熱處理方法，其中於上述氫氣退火步驟與上述毫秒退火步驟之間進而具備預加熱步驟，該預加熱步驟將上述半導體基板加熱至較上述第1溫度高且較上述第2溫度低之溫度。
  3. 如請求項1之熱處理方法，其中上述第1溫度為300℃以上且600℃以下。
  4. 如請求項1之熱處理方法，其中於上述毫秒退火步驟中於氮氣氣氛中加熱上述半導體基板。
  5. 如請求項1之熱處理方法，其中 於上述毫秒退火步驟中，自閃光燈對上述半導體基板照射閃光而將上述半導體基板加熱。
  6. 如請求項1之熱處理方法，其中於上述半導體基板成膜包含摻雜劑之二氧化矽之膜。
TW107142916A 2018-02-05 2018-11-30 熱處理方法 TWI741234B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-017853 2018-02-05
JP2018017853A JP7038558B2 (ja) 2018-02-05 2018-02-05 熱処理方法

Publications (2)

Publication Number Publication Date
TW201935528A TW201935528A (zh) 2019-09-01
TWI741234B true TWI741234B (zh) 2021-10-01

Family

ID=67477030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107142916A TWI741234B (zh) 2018-02-05 2018-11-30 熱處理方法

Country Status (5)

Country Link
US (1) US10777415B2 (zh)
JP (1) JP7038558B2 (zh)
KR (1) KR102239422B1 (zh)
CN (1) CN110120336B (zh)
TW (1) TWI741234B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573532B2 (en) 2018-06-15 2020-02-25 Mattson Technology, Inc. Method for processing a workpiece using a multi-cycle thermal treatment process
CN116013844B (zh) * 2023-03-27 2023-06-16 四川上特科技有限公司 一种晶圆覆硼夹具及覆硼装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018702A1 (en) * 2002-07-25 2004-01-29 Kabushiki Kaisha Toshiba Semiconductor manufacturing method using two-stage annealing
US20090035909A1 (en) * 2007-07-31 2009-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a finfet element

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50117374A (zh) * 1974-02-28 1975-09-13
JP3077760B2 (ja) * 1989-08-07 2000-08-14 株式会社東芝 固相拡散方法
KR100410574B1 (ko) 2002-05-18 2003-12-18 주식회사 하이닉스반도체 데카보렌 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
JP2007201337A (ja) 2006-01-30 2007-08-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI539493B (zh) 2010-03-08 2016-06-21 黛納羅伊有限責任公司 用於摻雜具有分子單層之矽基材之方法及組合物
JP6157809B2 (ja) * 2012-07-19 2017-07-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP6006040B2 (ja) * 2012-08-27 2016-10-12 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
JP2014045065A (ja) * 2012-08-27 2014-03-13 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US9576790B2 (en) * 2013-10-16 2017-02-21 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
JP6587818B2 (ja) 2015-03-26 2019-10-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018702A1 (en) * 2002-07-25 2004-01-29 Kabushiki Kaisha Toshiba Semiconductor manufacturing method using two-stage annealing
US20090035909A1 (en) * 2007-07-31 2009-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a finfet element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of Electronics Materials, 第15冊,1986年。

Also Published As

Publication number Publication date
JP7038558B2 (ja) 2022-03-18
US20190244817A1 (en) 2019-08-08
CN110120336A (zh) 2019-08-13
TW201935528A (zh) 2019-09-01
US10777415B2 (en) 2020-09-15
JP2019135733A (ja) 2019-08-15
KR20190095096A (ko) 2019-08-14
KR102239422B1 (ko) 2021-04-12
CN110120336B (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
TWI733077B (zh) 摻雜物導入方法及熱處理方法
TWI743876B (zh) 熱處理裝置
TW201901808A (zh) 熱處理裝置
TWI677908B (zh) 摻雜物導入方法及熱處裡方法
TWI652739B (zh) 熱處理裝置
TWI741234B (zh) 熱處理方法
CN111799171B (zh) 热处理方法及热处理装置
WO2019181048A1 (ja) 熱処理方法および熱処理装置
TWI761218B (zh) 熱處理裝置
JP2019149521A (ja) 熱処理方法
TWI703638B (zh) 熱處理裝置
JP6945703B2 (ja) ドーパント導入方法および熱処理方法
JP7499160B2 (ja) 熱処理方法
JP2019036645A (ja) 熱処理装置