KR101946144B1 - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR101946144B1
KR101946144B1 KR1020170024078A KR20170024078A KR101946144B1 KR 101946144 B1 KR101946144 B1 KR 101946144B1 KR 1020170024078 A KR1020170024078 A KR 1020170024078A KR 20170024078 A KR20170024078 A KR 20170024078A KR 101946144 B1 KR101946144 B1 KR 101946144B1
Authority
KR
South Korea
Prior art keywords
etching
layer
gas
silicon oxide
sio
Prior art date
Application number
KR1020170024078A
Other languages
English (en)
Other versions
KR20170099778A (ko
Inventor
무네유키 이마이
사토시 도다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170099778A publication Critical patent/KR20170099778A/ko
Application granted granted Critical
Publication of KR101946144B1 publication Critical patent/KR101946144B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

본 발명은 표면부에, 제 1 실리콘 산화층과 상기 제 1 실리콘 산화층과는 막질이 상이한 제 2 실리콘 산화층이 나란히 형성된 기판을 에칭하는 기판 처리 방법으로서, 할로겐을 포함하는 가스를 활성화하지 않고 상기 기판에 공급하고, 실리콘 산화층과 반응해서 생성된 반응 생성물을 승화(昇華)시키는 제 1 에칭 공정과, 할로겐을 포함하는 가스를 활성화해서 얻은 래디컬에 의해, 상기 기판에 대해서 에칭을 행하는 제 2 에칭 공정을 포함한다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
본 발명은 기판의 표면부의 실리콘 산화층을 처리 가스에 의해 에칭하는 기술에 관한 것이다.
반도체 디바이스는 다양화, 입체화가 진행되고 있기 때문에 디바이스 구조가 복잡화, 미세화하고 있어, 반도체 제조 공정에 있어서의 각 프로세스에 있어서도, 여러 새로운 표면 구조, 막질에 대응해 나갈 필요가 있다. 예를 들면 처리 가스를 이용한 에칭 공정에 있어서는, 기판에 대한 데미지가 작은 방법으로서, 화학적 산화물 제거 처리(Chemical Oxide Removal : COR)가 알려져 있다.
이 방법은, 예를 들면 각 트랜지스터를 분리하는 절연층인 SiO2(실리콘 산화)층을 에칭하는 경우에 적용되는 것이다. 그런데 회로 패턴이 3차원 구조화, 복잡화하면, 에칭 대상으로 되는 SiO2 층으로서, 서로 다른 막질인 SiO2 층이 기판의 표면에 배열되고, 이들을 에칭하는 경우가 있다. 서로 다른 막질이란, 예를 들면 제조법이 상이한 SiO2 층이며, 일례로서 CVD에 의해 형성한 SiO2 층과 산화 분위기로 Si(실리콘) 층을 산화한 SiO2 층을 들 수 있다.
그렇지만, 이들 SiO2 층에 대해서 COR 처리를 행하면, 처리 가스에 의한 에칭 속도가 서로 다르기 때문에, 에칭이 진행함에 따라 서로의 표면 높이가 고르지 않게 된다. 이 때문에, 예를 들면 이후의 공정에서 SiO2 층의 상면에 게이트 전극을 형성해서 트랜지스터를 구성하는 경우에는, 전기적 특성에 악영향을 미칠 염려가 있다.
특허문헌 1에는, 산화막을 NF3(3 플루오르화 질소) 가스와 He(헬륨) 가스의 혼합 가스를 이용해서 에칭하고, 이 혼합 가스에 포함되는 F(불소)에 의해 산화막의 상면에 생기는 불순물을, 수소 플라즈마를 이용한 에칭에 의해 제거하는 방법이 기재되어 있다. 그렇지만, 특허문헌 1은 본 발명과는 구성이 상이하여, 본 발명의 과제를 해결할 수 없다.
일본 공개 특허 공보 제 2005-303247 호(단락 0032~0034 등)
본 발명은 이러한 사정 하에서 이루어진 것이며, 그 목적은, 표면부에, 서로 막질이 다른 제 1 실리콘 산화층과 제 2 실리콘 산화층이 나란히 형성된 기판에 대해서 에칭 처리를 행할 때, 에칭 후의 서로의 실리콘 산화층의 표면 높이를 조정할 수 있는 기술을 제공하는 것에 있다.
본 발명의 기판 처리 방법은,
표면부에, 제 1 실리콘 산화층과 상기 제 1 실리콘 산화층과는 막질이 다른 제 2 실리콘 산화층이 나란히 형성된 기판을 에칭하는 기판 처리 방법으로서,
할로겐을 포함하는 가스를 활성화하지 않고 상기 기판에 공급하고, 실리콘 산화층과 반응해서 생성된 반응 생성물을 승화(昇華)시키는 제 1 에칭 공정과,
할로겐을 포함하는 가스를 활성화해서 얻은 래디컬에 의해, 상기 기판에 대해서 에칭을 행하는 제 2 에칭 공정을 포함하는 것을 특징으로 한다.
표면부에, 서로 막질이 다른 제 1 실리콘 산화층과 제 2 실리콘 산화층이 나란히 형성된 기판에 대해서 에칭 처리를 행할 때, 제 1 실리콘 산화층 및 제 2 실리콘 산화층에 대한 에칭 선택성이 서로 다른 제 1 에칭 공정과 제 2 에칭 공정을 실시하고 있다. 이것에 의해, 제 1 실리콘 산화층과 제 2 실리콘 산화층의 에칭 속도가 각각 제어되어, 에칭 후의 서로의 실리콘 산화층의 표면 높이를 조정할 수 있다.
도 1은 기판인 웨이퍼의 표면 구조를 나타내는 부분 사시도이다.
도 2는 본 발명의 기판 처리 방법의 일실시 형태를 설명하는 공정도이다.
도 3은 에칭량과 시간의 관계를 나타내는 특성도이다.
도 4는 본 발명의 기판 처리 방법의 작용을 나타내는 종단 측면도이다.
도 5는 본 발명의 제 1 에칭 공정을 실시하는 COR 처리 장치의 일실시 형태를 나타내는 종단 측면도이다.
도 6은 본 발명의 제 2 에칭 공정을 실시하는 래디컬 처리 장치의 일실시 형태를 나타내는 종단 측면도이다.
도 7은 COR 처리 장치와 래디컬 처리 장치를 구비한 반도체 제조 장치의 일실시 형태를 나타내는 평면도이다.
도 8은 래디컬 처리에 있어서의 에칭량과 푸팅(footing)량의 관계를 나타내는 특성도이다.
도 9는 웨이퍼 표면에 있어서의 에칭 후의 모습을 나타내는 SEM 화상이다.
본 발명을 3차원 구조 FET의 트랜지스터의 제조 공정의 도중 단계에 적용한 실시 형태에 대해 설명한다. 먼저, FET의 게이트 부분의 표면 구조에 대해 도 1에 나타낸다. 도면 중 11은 실리콘 기판이며, 그 표면부에는, 실리콘 층의 복수의 돌출 벽부(12)가 간격을 두고 평행 형상으로 배열되어 있다. 이 도 1 중 13은 돌출 벽부(12)의 표면을 피복하도록 형성된 제 1 실리콘 산화층(제 1 SiO2 층), 14는 서로 인접하는 돌출 벽부(12)끼리의 사이에 매립되어 있는 제 2 실리콘 산화층(제 2 SiO2 층)이다.
제 1 SiO2 층(13)은, 예를 들면 실리콘 층을 산화 분위기에서 가열해서 얻은 열산화층이며, 제 2 SiO2 층(14)은, 원료 가스와 산화 가스를 예를 들면 CVD(Chemical Vapor Deposition) 법에 의해 반응시켜 성막된 실리콘 산화층이다. 이 때문에, 제 1 SiO2 층(13)은, 제 2 SiO2 층(14)에 비해 밀도가 높아 불순물이 적은 막질을 가져, 서로의 막질이 다르게 된다.
계속해서, 에칭 처리에 대해 도 2 ~ 도 4를 참조해서 설명한다. 에칭 처리를 행하기 전의 기판인 반도체 웨이퍼(이하 「웨이퍼」라고 한다)에 대해 말하면, 실리콘 기판(11)의 돌출 벽부(12)의 표면을 피복하도록 제 1 SiO2 층(13)이 형성되고, 이 제 1 SiO2 층(13)의 상면에, 서로 인접하는 돌출 벽부(12)끼리의 사이를 매립하도록 제 2 SiO2 층(14)이 형성된다. 이어서, 화학적 연마 처리(CMP : Chemical Mechanical Polishing)가 행해져서, 제 1 및 제 2 SiO2 층(13, 14)의 표면이 연마되고, 도 2(a)에 나타내는 바와 같이, 돌출 벽부(12), 제 1 SiO2 층(13) 및 제 2 SiO2 층(14)의 상면의 높이가 같게 된다.
그리고, 예를 들면 우선 웨이퍼 W에 대해서 제 1 에칭 공정이 실시된다. 이 제 1 에칭 공정은, 예를 들면 COR 처리에 의해, 플라즈마를 이용하지 않고 제 1 및 제 2 SiO2 층(13, 14)을 에칭하는 것이다. COR 처리는, 할로겐을 포함하는 가스 예를 들면 HF(플루오르화 수소) 가스와 NH3(암모니아) 가스를 포함하는 처리 가스를 웨이퍼 W에 공급하고, SiO2 층과 반응해서 생성된 반응 생성물을 승화함으로써 행해진다. 구체적으로는, 후술하는 COR 처리 장치에 있어서, 웨이퍼 W가 수납된 처리 용기 내를 진공 상태에 가까운 저압 상태로 하고, 웨이퍼 W 온도를 예를 들면 25℃~150℃로 가열한 상태로, 처리 용기 내에 HF 가스와 NH3 가스를 포함하는 처리 가스를 공급한다. 이것에 의해, 제 1 및 제 2 SiO2 층(13, 14)은, HF 분자 및 NH3 분자와 화학 반응을 일으키고, 반응 생성물로서 (NH4)2SiF6(규불화 암모늄)나 H2O(물) 등을 생성한다. 이 반응 생성물은, 웨이퍼 W가 승화 온도 이상의 온도로 가열되어 있기 때문에, 승화해서 제거되고, 제 1 및 제 2 SiO2 층(13, 14)의 에칭이 행해진다.
제 1 SiO2 층(13)은, 제 2 SiO2 층(14)보다 치밀하고, 활성화 에너지가 높다. 이 때문에, SiO2 층과 처리 가스를 반응시키는 COR 처리에서는, 제 2 SiO2 층(14)이 제 1 SiO2 층(13)보다 NH3 가스 및 HF 가스와 반응하기 쉽고, 에칭 속도가 커진다. 이와 같이 COR 처리를 행하는 제 1 에칭 공정에서는, 제 1 SiO2 층(13)의 에칭 속도가 제 2 SiO2 층(14)의 에칭 속도보다 늦은 조건에서 에칭이 행해진다.
따라서, 이 COR 처리를 실시하면, 도 3(a)에 나타내는 바와 같이, 제 2 SiO2 층(14)의 에칭량이 제 1 SiO2 층(13)보다 많아지고, COR 처리를 소정 시간 행하면, 도 2(b)에 나타내는 바와 같이, 제 1 SiO2 층(13)이 제 2 SiO2 층(14)의 표면으로부터 노출한 상태로 된다. 또, 도 3(a) 및 도 3(b)에서는, 가로축은 「시간」, 세로축은 「에칭량」을 각각 나타내고 있다. 「에칭량」이란, 제 1 및 제 2 SiO2 층(13, 14)의 각각의 상면으로부터 에칭된 깊이이다.
이렇게 해서, 제 1 에칭 공정을 실시한 후, 제 2 에칭 공정을 실시한다. 이 공정은, 할로겐을 포함하는 가스, 예를 들면 NF3 가스와 NH3 가스의 혼합 가스를 활성화해서 얻은 래디컬에 의해 에칭을 행하는 것이다. 예를 들면 혼합 가스를 활성화해서 얻은 래디컬은, 예를 들면 도전성의 이온 트랩 부재를 통과함으로써, 이온이 제거되고, 활성종이 주로 래디컬인 플라즈마로서, 웨이퍼 W에 공급된다. 즉, 이 공정은, 래디컬에 의해 SiO2 층의 에칭을 행하는 래디컬 처리를 행하는 것이고, 예를 들면 후술하는 래디컬 처리 장치에서 실시된다.
NF3 가스와 NH3 가스의 혼합 가스를 활성화하면, 다음의 (1)식, (2)식에 의해, F 래디컬, N 래디컬, NH3나 NH4F의 이온 성분을 포함한 플라즈마가 생성된다고 추측된다.
Figure 112017018789645-pat00001
그리고, 플라즈마를 이온 트랩 부재에 통과시킴으로써, 플라즈마로부터 이온 성분이 제거되고, F 래디컬(F*)이나 N 래디컬(N*)을 포함하는 플라즈마에 의해, 제 1 및 제 2 SiO2 층(13, 14)의 에칭이 행해진다. SiO2 층은 플라즈마 중에 포함되는 주로 F 래디컬에 의해 에칭되고, SiO2의 에칭은 다음의 (3)식, (4)식에 따라 진행한다고 추측된다.
Figure 112017018789645-pat00002
이와 같이 래디컬 처리에서도, 제 1 및 제 2 SiO2 층(13, 14)은 (NH4)2SiF6 나 H2O 등의 반응 생성물을 생성한다. 그리고, 이들 반응 생성물을 래디컬 에너지에 의해 승화시켜 제거함으로써 에칭이 행해진다. 이 래디컬 처리에서는, 제 1 SiO2 층(13)이 제 2 SiO2 층(14)보다 에칭 속도가 커진다. 이것은 래디컬종이 제 1 SiO2 층(13)의 활성화 에너지를 초과하는 에너지를 가지고 있어, 제 1 SiO2 층(13)의 에칭이 신속하게 진행하기 때문이라고 추측된다.
이렇게 해서, 래디컬 처리를 행하는 제 2 에칭 공정에서는, 제 2 SiO2 층(14)의 에칭 속도가 제 1 SiO2 층(13)의 에칭 속도보다 늦은 조건으로 에칭이 행해진다. 따라서, 이 래디컬 처리를 실시하면, 도 3(b)에 나타내는 바와 같이, 제 1 SiO2 층(13)의 에칭량이 제 2 SiO2 층(14)보다 많아지고, 점차 제 1 SiO2 층(13)의 상면이 제 2 SiO2 층(14)의 상면에 가까워져 간다.
이상으로 기재한 바와 같이, 제 1 에칭 공정에서는, 제 2 SiO2 층(14)의 에칭 속도가 제 1 SiO2 층(13)보다 크고, 제 2 에칭 공정에서는, 제 1 SiO2 층(13)의 에칭 속도가 제 2 SiO2 층(14)보다 크다. 이 때문에, 에칭 조건을 설정함으로써, 제 1 에칭 공정 및 제 2 에칭 공정이 종료했을 때에, 도 2(c)에 나타내는 바와 같이, 제 1 SiO2 층(13) 및 제 2 SiO2 층(14)의 상면의 높이를 같게 할 수 있다.
구체적으로는, 제 1 에칭 공정 및 제 2 에칭 공정의 각각에서는, 처리 가스의 종류나 유량, 처리 용기내 압력, 웨이퍼 온도, 에칭 처리 시간 등에 의해, 제 1 SiO2 층(13) 및 제 2 SiO2 층(14)의 에칭 속도가 변화한다. 이 때문에, 예를 들면 제 1 에칭 공정 및 제 2 에칭 공정의 각각에 대해, 미리 처리 가스의 종류에 따라, 그 유량이나 처리 용기내 압력, 웨이퍼 온도를 설정하고, 제 1 SiO2 층(13) 및 제 2 SiO2 층(14)의 에칭 속도를 각각 취득해 둔다. 그리고, 제 1 에칭 공정 및 제 2 에칭 공정이 종료했을 때에, 제 1 SiO2 층(13) 및 제 2 SiO2 층(14)의 상면의 높이를 같게 하도록, 제 1 에칭 공정 및 제 2 에칭 공정의 각각의 에칭 처리 시간을 각각 조정한다.
도 4(a)는, COR 처리를 실시하기 직전, 도 4(b)는, COR 처리 종료시, 도 4(c)는, 래디컬 처리 종료시의 웨이퍼 W의 표면 구조를 각각 나타낸 것이다. COR 처리에 의한 제 1 SiO2 층(13)의 에칭량을 D1, 제 2 SiO2 층(14)의 에칭량을 d1로 하고, 래디컬 처리에 의한 제 1 SiO2 층(13)의 에칭량을 D2, 제 2 SiO2 층(14)의 에칭량을 d2로 한다. 이 (D1＋D2) 분 에칭한 후의 SiO2 층의 두께가 목표 두께이다.
따라서, 이 목표 두께가 될 때까지 SiO2 막을 에칭했을 때에, 제 1 SiO2 층(13)과 제 2 SiO2 층(14)의 상면의 높이가 같도록, 즉 (D1＋D2)=(d1＋d2)로 되도록, COR 처리(제 1 에칭 공정)와 래디컬 처리(제 2 에칭 공정)의 처리 시간이 각각 결정된다. 이렇게 해서, 제 1 에칭 공정 및 제 2 에칭 공정을 실시한 후, 예를 들면 게이트 전극이 형성되고, 3차원 디바이스 구조의 FET의 게이트 부분이 제조된다.
계속해서, 상술의 제 1 에칭 공정 및 제 2 에칭 공정을 실시하는 장치에 대해 설명한다. 먼저, 제 1 에칭 공정을 실시하는 COR 처리 장치(2)의 일실시 형태에 대해 도 5를 참조해서 설명한다. 도 5 중, 20은 예를 들면 원통 형상으로 형성된 진공 챔버인 처리 용기, 21은 천판부, 22는 웨이퍼의 반입출구, 23은 게이트 밸브이다. 처리 용기(20)의 내부에는 탑재부(3)가 마련되어 있고, 웨이퍼 W는 탑재부(3)의 지지 핀(31) 상에서 지지된다. 이 탑재부(3)에는 가열부(32)가 내장됨과 아울러, 웨이퍼 W의 주고 받음용의 스러스트(thrust) 핀(33)이 승강 기구(331)에 의해 자유롭게 승강 가능하도록 마련되어 있다. 332는 벨로우즈이다. 처리 용기(20)의 바닥면의 배기구(24)는, 압력 조정 밸브(251), 개폐 밸브(252)가 설치된 배기관(25)에 의해 진공 배기 기구인 진공 배기 펌프(26)에 접속되어 있다.
천판부(21)의 하면측 중앙 영역에는 오목부(41)가 마련되고, 이 오목부(41)를 막고 탑재부(3)와 대향하도록, 가스 공급 구멍(421)이 종횡으로 배열된 확산판(42)이 설치되어 있다. 도 5 중 43은, 예를 들면 둘레 방향으로 등간격으로 마련된 복수의 편평한 원통 형상의 가스 확산부, 431은 가스 확산부(43)의 측면에 형성된 복수의 토출구이다. 44는 천판부(21)에 형성된 내부 유로, 45는 가스를 분산하기 위한 분산실이며, 각 내부 유로(44)에 접속되어 있다. 46은 돌출 구조체이며, 그 내부에는 상단측이 2개로 분기됨과 아울러 하단측이 분산실로 개구하는 외부 유로(47)가 형성되어 있다.
외부 유로(47)의 한쪽의 분기에는, 하류측으로부터 밸브(V1), 밸브(V3), 유량 조정부(511)를 구비한 NH3 가스 공급로(51)를 통해서 NH3 가스 공급원(52)이 접속되고, 다른쪽의 분기에는, 하류측으로부터 밸브(V2), 밸브(V4), 유량 조정부(531)를 구비한 HF 가스 공급로(53)를 통해서 HF 가스 공급원(54)이 접속되어 있다. NH3 가스 공급로(51)에 있어서의 밸브(V1)와 밸브(V3)의 사이는, 유량 조정부(551) 및 밸브(V5)를 구비한 공급로(55)에 의해, 캐리어 가스(희석 가스)인 N2 (질소) 가스의 공급원(56)에 접속되어 있다. HF 가스 공급로(53)에 있어서의 밸브(V2)와 밸브(V4)의 사이는, 유량 조정부(571) 및 밸브(V6)를 구비한 공급로(57)에 의해, 캐리어 가스인 Ar(아르곤) 가스의 공급원(58)에 접속되어 있다.
이 COR 처리 장치(2)에서는, 웨이퍼 W를, 예를 들면 도시하지 않는 외부의 반송 암과 스러스트 핀(33)의 협동 작용에 의해 탑재부(3) 상에 탑재하고, 가열부(32)에 의해 예를 들면 25℃~150℃로 가열한다. 그리고, 예를 들면 N2 가스 및 Ar 가스를 공급하는데, 이들 N2 가스와 Ar 가스는 외부 유로(47)에서 합류하고, 이렇게 해서 혼합된 가스는 분산실(45)로부터 내부 유로(44)로 분산하고, 가스 확산부(43)의 토출구(431)로부터 오목부(41) 내로 방사상으로 토출된다. 오목부(41) 내로 퍼진 가스는, 확산판(42)의 각 가스 공급 구멍(421)으로부터 처리 용기(20) 내로 토출된다.
계속해서, NH3 가스 및 HF 가스를 공급한다. 이들 NH3 가스와 HF 가스는, 외부 유로(47)에서 혼합되어 처리 가스로 되고, N2 가스 및 Ar 가스와 함께, 오목부(41)를 거쳐서 가스 공급 구멍(421)으로부터 처리 용기(20) 내로 토출된다. 이렇게 해서 NH3 가스 및 HF 가스를 포함하는 처리 가스를 웨이퍼 W에 공급하고, 웨이퍼 W 상의 제 1 및 제 2 SiO2 층(13, 14)과 처리 가스를 반응시켜, 반응 생성물을 생성한다. 이 반응 생성물은, 웨이퍼 W가 승화 온도 이상으로 가열되어 있기 때문에, 신속하게 승화해서, 처리 가스와 함께 배기구(24)를 거쳐서 처리 용기(20)로부터 배출해서 제거된다.
이와 같이 해서, 소정 시간 COR 처리를 행한 후, 예를 들면 NH3 가스 및 HF 가스의 공급을 정지하고, 이어서, 예를 들면 소정 시간 경과 후 N2 가스 및 Ar 가스의 공급을 정지해서, 웨이퍼 W를 처리 용기(20)로부터 반출한다. 이어서, 웨이퍼 W는 예를 들면 가열 모듈로 반송되어, 반응 생성물의 승화 온도 이상의 온도로 가열되고, 추가로 반응 생성물의 승화가 행해진다.
계속해서, 제 2 에칭 공정을 실시하는 래디컬 처리 장치(6)의 일실시 형태에 대해, 도 6을 참조해서 설명한다. 도 6 중, 60은 예를 들면 진공 챔버인 처리 용기, 61은 예를 들면 석영으로 이루어지는 투과창, 62는 웨이퍼의 반입출구, 63은 게이트 밸브이다. 처리 용기(60)의 내부에는 웨이퍼 W가 탑재되는 탑재부(7)가 마련되어 있고, 예를 들면 탑재부(7)에는 온도 조정 유로(71)가 형성되고, 후술하는 플라즈마에 의해 가열되는 웨이퍼 W를 예를 들면 10℃~120℃로 온도 조정하도록 구성되어 있다. 또, 웨이퍼 W의 주고 받음용의 스러스트 핀이나 스러스트 핀의 승강 기구는 도시를 생략한다. 처리 용기(60)의 바닥면의 배기구(72)는, 압력 조정 밸브(731), 개폐 밸브(732)가 설치된 배기관(73)에 의해 진공 배기 기구인 진공 배기 펌프(74)에 접속되어 있다.
투과창(61)의 상방측에는 플라즈마 발생부를 이루는 ICP 안테나부(64)가 마련되어 있다. 예를 들면 ICP 안테나부(64)는 도전성 부재를 평면적으로 소용돌이 형상으로 권회해서 구성된 소용돌이 안테나로 이루어지고, 그 일단부(641)는 정합 회로(65)를 통해서 고주파 전원부(66)에 접속되고, 그 외의 단부(642)는 접지되어 있다. 투과창(61)의 하방측에는 도전성의 이온 트랩판(67)이 투과창(61)과 대향함과 아울러, 투과창(61)과의 사이에 플라즈마 생성실(68)을 형성하도록 마련되어 있고, 이 이온 트랩판(67)에는 복수의 가스 통과용의 개구부(671)가 형성되어 있다.
예를 들면 처리 용기(60)의 측벽부(601)에는, 플라즈마 생성실(68)에 가스를 공급하는 가스 공급관(75)이 마련되어 있다. 이 가스 공급관(75)은, 예를 들면 밸브(V11), 유량 조정부(761)를 통해서 NF3 가스 공급원(76)에, 밸브(V12), 유량 조정부(771)를 통해서 NH3 가스 공급원(77)에, 밸브(V13), 유량 조정부(781)를 통해서 첨가 가스인 예를 들면 Ar 가스의 공급원(78)에 각각 접속되어 있다.
이 래디컬 처리 장치(6)에서는, 웨이퍼 W를, 예를 들면 도시하지 않는 외부의 반송 암과 스러스트 핀의 협동 작용에 의해 탑재부(7) 상에 탑재하고, 온도 조정 유로(71)에 온도 조정 유체를 통류시킴으로써 예를 들면 10℃~120℃로 온도 조정한다. 또, 처리 용기(60) 내의 압력을 예를 들면 13.3Pa ~ 399Pa(100mTorr ~ 3000mTorr)로 조정하고, 고주파 전원부(66)로부터 ICP 안테나부(641)에 예를 들면 100W ~ 1200W의 고주파 전력을 공급한다. 그리고, NF3 가스, NH3 가스 및 Ar 가스를 가스 공급관(75)의 도중에서 혼합해서 플라즈마 생성실(68)로 공급한다. NF3 가스 및 NH3 가스의 유량은 예를 들면 각각 50sccm ~ 2000sccm, Ar 가스의 유량은 예를 들면 50sccm ~ 2000sccm이다.
플라즈마 생성실(68)에서는, 공급된 가스가 투과창(61)의 하방측에 생성되는 ICP 플라즈마에 의해 활성화되고, 이 플라즈마는 이온 트랩판(67)의 개구부(671)를 통해서 하방측의 탑재부(7) 측을 향하지만, 도전성의 이온 트랩판(67)을 통과할 때에, 플라즈마 중의 이온 성분이 트랩되어 제거된다. 이것에 의해 처리 용기(60) 내의 웨이퍼 W는, 활성종이 주로 래디컬인 플라즈마에 의해 에칭이 행해진다. 웨이퍼 W 상의 제 1 및 제 2 SiO2 층(13, 14)은 주로 F 래디컬과 반응해서 반응 생성물을 생성하지만, 이 반응 생성물은 래디컬 에너지에 의해 승화되고, 배기구(72)를 통해서 배출되어 제거된다. 이렇게 해서 소정 시간 예를 들면 10초 ~ 180초 래디컬 처리를 행한 후, 예를 들면 고주파 전원부(66)로부터의 고주파 전력의 공급, NF3 가스, NH3 가스 및 Ar 가스의 공급을 정지하고, 웨이퍼 W를 처리 용기(60)로부터 반출한다.
계속해서, COR 처리 장치(2) 및 래디컬 처리 장치(6)를 구비한 반도체 제조 장치(8)에 대해, 도 7을 참조해서 간략하게 설명한다. 이 반도체 제조 장치(8)는, 웨이퍼 W의 로딩, 언로딩을 행하는 대기 반송실(81)과, 대기 분위기와 진공 분위기를 전환하도록 구성된 로드록실(82, 83)과, 진공 반송실(84)을 구비하고 있다. 진공 반송실(84)에는, 상술의 COR 처리 장치(2) 및 래디컬 처리 장치(6), 가열 모듈 등의 기판 처리 장치(85)가 각각 기밀하게 접속되고, 대기 반송실(81) 및 진공 반송실(84)에는, 각각 제 1 반송 기구(86) 및 제 2 반송 기구(87)가 마련되어 있다. 도면 중 C는 웨이퍼 W가 수납된 캐리어, GT, G는 게이트 도어이며, 예를 들면 캐리어 C 내에는, 예를 들면 도 2(a)에 나타내는 표면 구조를 구비한 웨이퍼 W가 수납되어 있다.
이 반도체 제조 장치(8)에는, 예를 들면 컴퓨터로 이루어지는 제어부(100)가 마련되어 있다. 이 제어부(100)는 프로그램, 메모리, CPU로 이루어지는 데이터 처리부 등을 구비하고 있고, 프로그램에는 제어부(100)로부터 반도체 제조 장치(8)의 각 부로 제어 신호를 송신하고, 예를 들면 COR 처리나 래디컬 처리를 실행하는 각 스텝을 진행시키도록 하는 명령(각 스텝)이 포함되어 있다. 이 프로그램은, 컴퓨터 기억 매체, 예를 들면 플렉시블 디스크, 컴팩트 디스크, 하드 디스크, MO(광 자기 디스크) 등의 기억부에 저장되어 제어부(100)에 인스톨된다.
이러한 반도체 제조 장치(8)에서는, 캐리어 C 내의 웨이퍼 W를 대기 반송실(81)을 통해서 제 1 반송 기구(86)에 의해 대기 분위기의, 예를 들면 로드록실(82)로 반송하고, 이어서, 로드록실(82)을 진공 분위기로 전환한다. 이후, 웨이퍼 W를 제 2 반송 기구(87)에 의해 COR 처리 장치(2)로 반송하고, 상술의 COR 처리(제 1 에칭 공정)를 실행한다. 계속해서, 웨이퍼 W를 제 2 반송 기구(87)에 의해 예를 들면 가열 모듈(85)로 반송하고, 웨이퍼 W를 가열해서 추가로 반응 생성물을 승화시킨 후, 웨이퍼 W를 제 2 반송 기구(87)에 의해 래디컬 처리 장치(6)로 반송하고, 상술의 래디컬 처리(제 2 에칭 공정)를 실행한다. 이렇게 해서 제 1 및 제 2 SiO2 층(13, 14)이 에칭된 웨이퍼 W를, 제 2 반송 기구(87)에 의해 진공 분위기의 예를 들면 로드록실(83)로 반송하고, 이어서, 로드록실(83)을 대기 분위기로 전환한 후, 웨이퍼 W를 제 1 반송 기구(86)에 의해, 예를 들면 원래의 캐리어 C로 되돌린다.
본 발명은, 서로 막질이 다른 제 1 SiO2 층(13)과 제 2 SiO2 층(14)이 나란히 형성된 웨이퍼 W에 대해서 에칭 처리를 행할 때에, COR 처리와 래디컬 처리에서는, 제 1 SiO2 층(13)과 제 2 SiO2 층(14)의 에칭 선택성이 역전되는 것을 발견함으로써 이루어진 것이다.
이 때문에, 상술의 실시 형태에서는, 제 2 SiO2 층(14)의 에칭 속도가 제 1 SiO2 층(13)의 에칭 속도보다 큰 COR 처리(제 1 에칭 공정)와, 제 1 SiO2 층(13)의 에칭 속도가 제 2 SiO2 층(14)의 에칭 속도보다 큰 래디컬 처리(제 2 에칭 공정)를 행하고 있다. 이것에 의해, 제 1 SiO2 층(13)과 제 2 SiO2 층(14)의 에칭 속도를 제어해서, 에칭 후의 서로의 SiO2 층의 표면 높이를 조정할 수 있다.
따라서, 제 1 에칭 공정 및 제 2 에칭 공정의 각각의 처리 시간을 조정함으로써, 제 1 에칭 공정 및 제 2 에칭 공정이 종료했을 때에, 제 1 SiO2 층(13) 및 제 2 SiO2 층(14)의 각 표면의 높이가 같도록, 에칭 후의 서로의 SiO2 층의 표면 높이를 조정할 수 있다. 이것에 의해, 제 1 SiO2 층(13)이 돌출 벽부(12)를 피복하는 열산화막이며, 제 2 SiO2 막이 돌출 벽부(12)끼리의 사이에 매립되는 CVD에 의해 성막된 SiO2 막인 경우에는, 그 후의 공정에 있어서 게이트 산화막을 적층해서 게이트 전극을 형성했을 때에, 소정의 전기적 특성을 확보할 수 있다. 또, 돌출 벽부(12)의 좌우의 게이트 길이를 같게 할 수 있기 때문에, 트랜지스터의 전기적 특성의 편차의 발생을 억제할 수 있다.
이상에서, 제 1 에칭 공정에 있어서, 처리 가스로서 이용되는 NH3 가스 대신에, 에탄올(C2H5OH)의 증기나 수증기(H2O) 등을 이용해도 좋다. 그리고 제 1 에칭 공정은, 기술의 HF 가스와 NH3 가스를 포함하는 처리 가스 대신에, 질소, 수소, 불소를 포함한 화합물을 포함하는 처리 가스, 예를 들면 플루오르화 암모늄(NH4F) 가스를 이용해서 에칭할 수 있고, 이 경우에도 이 가스가 SiO2 막과 반응해서 (NH4)2SiF6를 생성한다. 또, HF 가스와 NH3 가스를 포함하는 처리 가스와, 질소, 수소, 불소를 포함한 화합물을 포함하는 처리 가스의 양쪽을 웨이퍼 W에 공급해서 행해도 좋다.
여기서 예로 든 처리 가스는, 할로겐으로서 불소를 포함한 가스의 예이지만, 불소 대신에 붕소(Br)를 포함한 가스를 이용해도 좋다. 구체적으로는 HF 가스 대신에 HBr 가스를 이용하는 예, NH4F 가스 대신에 NH4Br 가스를 이용하는 예 등을 들 수 있다.
또한, 제 1 에칭 공정은, COR 처리 장치에서, 상온에서 처리 가스와 SiO2 층을 반응시킨 후, 웨이퍼 W를 가열 챔버로 반송해서, 반응 생성물의 승화를 행해도 좋고, COR 처리 장치에서, 어느 정도 높은 온도(반응 생성물이 승화하는 온도)에서 처리 가스와 SiO2 층을 반응시켜 반응 생성물의 생성과 승화를 행해도 좋다. 또한, COR 처리 장치에서, 어느 정도 높은 온도로 처리 가스와 SiO2 층을 반응시켜 반응 생성물을 생성해서 승화시키고, 추가로 웨이퍼 W를 가열 챔버로 반송해서 가열 처리를 행하고, 반응 생성물의 승화를 추가로 진행하도록 해도 좋다.
추가로 또한, 제 2 에칭 공정은, NF3 가스와 NH3 가스의 혼합 가스 외에, HF 가스와 NH3 가스의 혼합 가스나 ClF3 가스와 NH3 가스의 혼합 가스를 이용해서 행하도록 해도 좋다. 이 경우에도, 활성종이 주로, F 래디컬인 플라즈마를 얻고, 해당 플라즈마에 의해, 예를 들면 다음의 (5)식, (6)식에 따라, 웨이퍼 W에 대해서 에칭이 행해진다.
Figure 112017018789645-pat00003
NF3 가스나 HF 가스와 혼합되는 가스로서는, NH3 가스에 한정하지 않고 에탄올의 증기나 수증기 등이어도 좋다.
또, 상술의 실시 형태에서는, 제 1 에칭 공정 이후에 제 2 에칭 공정을 실시했지만, 제 2 에칭 공정을 먼저 실시하고, 이어서 제 1 에칭 공정을 실시하도록 해도 좋다.
추가로, 본 발명에서는, 제 1 에칭 공정인 COR 처리와 제 2 에칭 공정인 래디컬 처리를 동일 장치에서 실시하도록 해도 좋다. 예를 들면 상술의 도 6에 나타내는 래디컬 처리 장치의 탑재부(7)에 가열 기구를 마련함과 아울러, 플라즈마 생성실(68) 또는 이온 트랩판(67)의 하방측에, 예를 들면 HF 가스와 NH3 가스를 공급하기 위한 가스 공급관을 마련한다. 그리고, 예를 들면 탑재부(7)를 가열하고, 이 탑재부(7)에 탑재된 웨이퍼 W에 대해서 HF 가스와 NH3 가스를 공급해서, SiO2 층과 반응시켜 반응 생성물을 생성하고, 이 반응 생성물을 승화시킴으로써 제 1 에칭 공정을 실시한다. 이후, 제 1 에칭 공정에 계속해서, 상술의 방법으로, 제 2 에칭 공정을 실시하도록 해도 좋다.
[실시예]
본 발명의 실시의 형태의 효과를 검증하기 위해서 행한 실시예에 대해 기재한다.
도 2(a)에 나타내는 표면 구조의 웨이퍼에 대해서 COR 처리(제 1 에칭 공정)를 실시한 것을 이용해서, 도 6에 나타내는 래디컬 처리 장치에서, NF3 가스와 NH3 가스의 혼합 가스를 이용해서, 래디컬 처리(제 2 에칭 공정)를 실시했다. 그 때의 에칭 조건은, 웨이퍼 W 온도 : 25℃~150℃, NF3 가스의 유량 : 50sccm ~ 500sccm, NH3 가스의 유량 : 100sccm ~ 1000sccm, Ar 가스의 유량 : 50sccm ~ 500sccm, 처리 용기 내의 압력 : 30Pa ~ 200Pa, 고주파 전력 : 100W ~ 1200W이다.
이 래디컬 처리를 소정 시간 행하고, 소정의 타이밍에 SEM(주사형 전자 현미경)에 의해, 웨이퍼 W의 표면 구조를 관찰했다. 래디컬 처리에 있어서의 에칭량(에칭 깊이)과 푸팅량의 관계를 도 8에, SEM 화상을 도 9에 각각 나타낸다. 푸팅량이란 에칭 후의 형상의 지표이며, 마이너스가 되면 아래로 볼록한 곡면 형상, 플러스가 되면 위로 볼록한 곡면 형상으로 되는 것을 나타내고 있다. SEM 화상은, 도 9(a)에 래디컬 처리를 행하기 전의 상태, 도 9(b)는 에칭량이 10.2nm(래디컬 처리 시간 7초)의 상태, 도 9(c)는 에칭량이 13.6nm(래디컬 처리 시간 12초)의 상태를 각각 나타낸다.
이 결과, 에칭량이 0일 때, 즉 래디컬 처리를 실시하기 전은, 푸팅량이 마이너스 3이고, SEM 화상으로부터도 에칭 형상이 아래로 볼록한 곡면 형상으로 되는 것이 확인되었다. 이 아래로 볼록한 곡면 형상이란, 제 1 SiO2 층(13)의 표면 높이가 제 2 SiO2 층(14)의 표면 높이보다 크기 때문에, 돌출 벽부(12) 근방에 비해 돌출 벽부(12)로부터 떨어진 영역의 표면 높이가 작아지는 것에 기인해서 형성된다. 따라서, COR 처리에 의해, 제 1 SiO2 층(13)보다 제 2 SiO2 층(14)의 에칭량이 많아지는 것이 확인되었다. 그리고, SEM 화상으로부터, 래디컬 처리를 실시함에 따라, 에칭 형상이 평탄화되면서, 제 1 SiO2 층(13) 및 제 2 SiO2 층(14)의 에칭이 진행하는 것이 확인되었다. 에칭 형상의 평탄화는, 제 1 SiO2 층(13)의 표면 높이가 제 2 SiO2 층(14)의 표면 높이에 근접하는 것을 나타내고, 래디컬 처리에 의해, 제 2 SiO2 층(14)보다 제 1 SiO2 층(13)의 에칭량이 많아지는 것이 이해된다.
에칭량이 13.6nm일 때에는, 에칭 형상이 상당히 평탄하게 되어 있지만, 추가로 래디컬 처리를 진행시키면, 위로 볼록한 곡면 형상의 에칭 형상으로 되는 것이 확인되었다. 위로 볼록한 곡면상이란, 제 1 SiO2 층(13)의 에칭이 과도하게 진행해서, 제 1 SiO2 층(13)의 표면 높이가 제 2 SiO2 층(14)의 표면 높이보다 작고, 돌출 벽부(12)로부터 떨어진 영역의 표면 높이가 커지는 것을 의미한다.
이상으로부터, COR 처리와 래디컬 처리를 조합함으로써, 제 1 SiO2 층(13) 및 제 2 SiO2 층(14)의 에칭 속도를 제어해서 SiO2의 표면 높이를 조정할 수 있는 것이 확인되었다. 또, COR 처리와 래디컬 처리의 각각의 처리 시간의 조정에 의해, 제 1 SiO2 층(13) 및 제 2 SiO2 층(14)의 표면의 높이가 같도록, 서로의 SiO2 층의 표면 높이를 조정할 수 있는 것이 확인되었다.
11 : 실리콘 기판 12 : 돌출 벽부
13 : 제 1 실리콘 산화층(SiO2 층) 14 : 제 2 실리콘 산화층
2 : COR 처리 장치 6 : 래디컬 처리 장치

Claims (7)

  1. 표면부에, 제 1 실리콘 산화층과 상기 제 1 실리콘 산화층과는 막질이 상이한 제 2 실리콘 산화층이 나란히 형성된 기판을 에칭하는 기판 처리 방법으로서,
    할로겐을 포함하는 가스를 활성화하지 않고 상기 기판에 공급하고, 실리콘 산화층과 반응해서 생성된 반응 생성물을 승화(昇華)시키는 제 1 에칭 공정과,
    할로겐을 포함하는 가스를 활성화해서 얻은 래디컬에 의해, 상기 기판에 대해서 에칭을 행하는 제 2 에칭 공정
    을 포함하고,
    상기 제 1 에칭 공정에서는, 상기 제 1 실리콘 산화층의 에칭 속도가 상기 제 2 실리콘 산화층의 에칭 속도보다 늦은 조건에서 에칭이 행해지고,
    상기 제 2 에칭 공정에서는, 상기 제 2 실리콘 산화층의 에칭 속도가 상기 제 1 실리콘 산화층의 에칭 속도보다 늦은 조건에서 에칭이 행해지고,
    상기 제 1 에칭 공정 및 제 2 에칭 공정이 종료했을 때에, 상기 제 1 실리콘 산화층 및 상기 제 2 실리콘 산화층의 각 표면의 높이가 같도록, 상기 제 1 에칭 공정 및 제 2 에칭 공정의 각각의 처리 시간이 설정되어 있는
    것을 특징으로 하는 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 래디컬을 포함하는 플라즈마는, 복수의 가스 통과용의 개구부가 형성된 이온 트랩 부재를 통과한 후에 상기 기판에 공급되는 것을 특징으로 하는 기판 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 실리콘 산화층은, 실리콘 층을 산화 분위기에서 가열해서 얻은 열산화층인 것을 특징으로 하는 기판 처리 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 실리콘 산화층은, 원료 가스와 산화 가스를 반응시켜 성막된 실리콘 산화층인 것을 특징으로 하는 기판 처리 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    기판의 표면에 실리콘 층의 복수의 돌출 벽부가 간격을 두고 평행 형상으로 배열되고,
    상기 제 1 실리콘 산화층은, 실리콘 층을 산화 분위기로 가열해서 얻은 열산화층으로서, 상기 돌출 벽부의 표면을 피복하고 있는 피복층이며,
    상기 제 2 실리콘 산화층은, 원료 가스와 산화 가스를 반응시켜 성막된 실리콘 산화층으로서, 서로 인접하는 상기 돌출 벽부끼리의 사이에 매립되어 있는
    것을 특징으로 하는 기판 처리 방법.
  6. 삭제
  7. 표면부에, 제 1 실리콘계층과 상기 제 1 실리콘계층과는 막질이 상이한 제 2 실리콘계층이 나란히 형성된 기판을 에칭하는 기판 처리 방법에 있어서,
    상기 제 1 실리콘계층의 에칭 속도가 상기 제 2 실리콘계층의 에칭 속도보다 늦은 조건에서 에칭이 행해지는 할로겐을 포함하는 가스를 이용한 제 1 에칭 공정과,
    상기 제 2 실리콘계층의 에칭 속도가 상기 제 1 실리콘계층의 에칭 속도보다 늦은 조건에서 에칭이 행해지는 할로겐을 포함하는 가스를 이용한 제 2 에칭 공정
    을 포함하고,
    상기 제 1 에칭 공정 및 제 2 에칭 공정이 종료했을 때에, 상기 제 1 실리콘계층 및 상기 제 2 실리콘계층의 각 표면의 높이가 같도록, 상기 제 1 에칭 공정 및 제 2 에칭 공정의 각각의 처리 시간이 설정되어 있는
    것을 특징으로 하는 기판 처리 방법.
KR1020170024078A 2016-02-24 2017-02-23 기판 처리 방법 KR101946144B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-033294 2016-02-24
JP2016033294A JP2017152531A (ja) 2016-02-24 2016-02-24 基板処理方法

Publications (2)

Publication Number Publication Date
KR20170099778A KR20170099778A (ko) 2017-09-01
KR101946144B1 true KR101946144B1 (ko) 2019-02-08

Family

ID=59631181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170024078A KR101946144B1 (ko) 2016-02-24 2017-02-23 기판 처리 방법

Country Status (4)

Country Link
US (1) US10256107B2 (ko)
JP (1) JP2017152531A (ko)
KR (1) KR101946144B1 (ko)
TW (1) TWI710015B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6692202B2 (ja) * 2016-04-08 2020-05-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6696322B2 (ja) * 2016-06-24 2020-05-20 東京エレクトロン株式会社 ガス処理装置、ガス処理方法及び記憶媒体
CN107464749B (zh) * 2017-07-28 2021-09-17 北京北方华创微电子装备有限公司 蚀刻方法和蚀刻系统
US11114443B2 (en) * 2019-08-29 2021-09-07 Micron Technology, Inc. Semiconductor structure formation
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
DE102019218727A1 (de) * 2019-12-03 2021-06-10 Robert Bosch Gmbh Vorrichtung und verfahren zum bearbeiten mindestens eines halbleiter-substrates
JP2021180281A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US11699620B2 (en) * 2020-05-28 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation structures having uniform step heights
CN113380709A (zh) * 2020-05-28 2021-09-10 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128673A (ja) * 2004-10-26 2006-05-18 Samsung Electronics Co Ltd 半導体装置の製造方法
US20100190345A1 (en) * 2009-01-26 2010-07-29 Neng-Kuo Chen Selective Etch-Back Process for Semiconductor Devices
US20130260533A1 (en) * 2011-09-26 2013-10-03 Applied Materials, Inc. Intrench profile

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507588A (en) * 1983-02-28 1985-03-26 Board Of Trustees Operating Michigan State University Ion generating apparatus and method for the use thereof
DE69024719T2 (de) * 1989-08-14 1996-10-02 Applied Materials Inc Gasverteilungssystem und Verfahren zur Benutzung dieses Systems
JP2888258B2 (ja) * 1990-11-30 1999-05-10 東京エレクトロン株式会社 基板処理装置および基板処理方法
US5731241A (en) * 1997-05-15 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned sacrificial oxide for shallow trench isolation
JPH11307512A (ja) * 1998-04-23 1999-11-05 Sony Corp エッチング方法
EP1099244B1 (en) * 1998-07-23 2007-01-24 Surface Technology Systems Plc Method for anisotropic etching
US6541351B1 (en) * 2001-11-20 2003-04-01 International Business Machines Corporation Method for limiting divot formation in post shallow trench isolation processes
JP4206719B2 (ja) 2002-09-27 2009-01-14 セイコーエプソン株式会社 画像形成装置および画像形成方法
KR100554828B1 (ko) 2004-04-08 2006-02-22 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP4290177B2 (ja) 2005-06-08 2009-07-01 キヤノン株式会社 モールド、アライメント方法、パターン形成装置、パターン転写装置、及びチップの製造方法
KR101297926B1 (ko) * 2009-03-26 2013-08-19 가부시키가이샤 알박 진공 처리 방법 및 진공 처리 장치
CN104350584B (zh) * 2012-05-23 2017-04-19 东京毅力科创株式会社 基板处理装置及基板处理方法
US9034770B2 (en) * 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
KR102168172B1 (ko) * 2014-05-23 2020-10-20 삼성전자주식회사 반도체 소자의 제조 방법
JP2016025195A (ja) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128673A (ja) * 2004-10-26 2006-05-18 Samsung Electronics Co Ltd 半導体装置の製造方法
US20100190345A1 (en) * 2009-01-26 2010-07-29 Neng-Kuo Chen Selective Etch-Back Process for Semiconductor Devices
US20130260533A1 (en) * 2011-09-26 2013-10-03 Applied Materials, Inc. Intrench profile

Also Published As

Publication number Publication date
US10256107B2 (en) 2019-04-09
KR20170099778A (ko) 2017-09-01
US20170243753A1 (en) 2017-08-24
TW201740448A (zh) 2017-11-16
TWI710015B (zh) 2020-11-11
JP2017152531A (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
KR101946144B1 (ko) 기판 처리 방법
JP6810059B2 (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
US20200035496A1 (en) Plasma processing apparatus and plasma processing method
US20140363979A1 (en) Directional sio2 etch using low-temperature etchant deposition and plasma post-treatment
US20100129982A1 (en) Integration sequences with top surface profile modification
KR102079440B1 (ko) 에칭 방법 및 기록 매체
JP7176106B2 (ja) 誘電体材料の堆積方法
CN110783188B (zh) 蚀刻方法和蚀刻装置
KR102244356B1 (ko) 기판 처리 방법
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
KR102092760B1 (ko) 층간 폴리실리콘 유전체 캡 및 그것을 형성하는 방법
US8980761B2 (en) Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment
KR20190011192A (ko) 실리콘 산화막을 제거하는 방법
KR102614944B1 (ko) 에칭 방법, 에칭 잔사의 제거 방법, 및 기억 매체
CN112635317A (zh) 蚀刻方法、损伤层的去除方法和存储介质
US10170336B1 (en) Methods for anisotropic control of selective silicon removal
CN115104176A (zh) 用于可流动间隙填充膜的多步骤处理
US20130095665A1 (en) Systems and methods for processing substrates
TWI839600B (zh) 低溫無蒸汽氧化物間隙填充
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
TW202416418A (zh) 用於可流動間隙填充膜的多步驟處理

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant