KR101800602B1 - 적층형 ｎｍｏｓ ｄｃ―ｄｃ 전력 변환 - Google Patents

적층형 ｎｍｏｓ ｄｃ―ｄｃ 전력 변환 Download PDF

Info

Publication number
KR101800602B1
KR101800602B1 KR1020127018267A KR20127018267A KR101800602B1 KR 101800602 B1 KR101800602 B1 KR 101800602B1 KR 1020127018267 A KR1020127018267 A KR 1020127018267A KR 20127018267 A KR20127018267 A KR 20127018267A KR 101800602 B1 KR101800602 B1 KR 101800602B1
Authority
KR
South Korea
Prior art keywords
voltage
switch element
switching
series
transistor
Prior art date
Application number
KR1020127018267A
Other languages
English (en)
Other versions
KR20120112550A (ko
Inventor
로렌스 엠. 번즈
데이비드 피셔
Original Assignee
알투 세미컨턱터, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알투 세미컨턱터, 인코포레이티드 filed Critical 알투 세미컨턱터, 인코포레이티드
Publication of KR20120112550A publication Critical patent/KR20120112550A/ko
Application granted granted Critical
Publication of KR101800602B1 publication Critical patent/KR101800602B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

레귤레이팅된 전압을 생성하는 적어도 하나의 방법 및 장치에 대한 실시예들이 개시되어 있다. 일 방법은 직렬 스위치 소자 및 션트 스위치 소자의 제어된 폐쇄 및 개방을 통해 레귤레이팅된 전압을 생성하는 단계를 포함하고, 직렬 스위치 소자는 제 1 전압 전원과 공통 노드 사이에 접속되고, 션트 스위치 소자는 공통 노드와 제 2 전원 전압 사이에 접속된다. 직렬 스위치 소자는 NMOS 직렬 보호 트랜지스터와 적층된 NMOS 직렬 스위칭 트랜지스터를 포함하고, 제 1 구간 동안 직렬 스위치 소자를 폐쇄하는 것은 직렬 스위치 소자의 NMOS 직렬 스위치 트랜지스터의 게이트에 스위칭 게이트 전압을 인가하는 것을 포함하고, 스위칭 게이트 전압은 공통 노드의 전압 포텐셜보다 큰 적어도 임계 전압의 전압 포텐셜을 갖는다. 션트 스위치 소자는 NMOS 션트 보호 트랜지스터와 적층된 NMOS 션트 스위칭 트랜지스터를 포함하고, 션트 스위치 소자는 제 2 구간 동안 폐쇄된다.

Description

적층형 ＮＭＯＳ ＤＣ―ＤＣ 전력 변환{STACKED NMOS DC-TO-DC POWER CONVERSION}
설명되는 실시예는 일반적으로 전력 변환에 관한 것이다. 더욱 구체적으로, 설명되는 실시예는 적층형 NMOS DC-DC 전력 변환에 관한 것이다.
DC 전압 컨버터들 및 레귤레이터들은 본 기술 분야에 잘 알려져 있으며, 전자 디바이스들에 공급된 DC 전압이 이용가능한 전원 전압 또는 전원이 공급되고 있는 디바이스에 의해 제시되는 부하에서의 변동에 독립적인 올바른 값을 갖는 것을 보장하도록 널리 채용되고 있다. 예를 들면, 대부분의 배터리로 동작되는 가전 디바이스들은 DC-DC 레귤레이터를 이용하여 2.7-5.5V 배터리 전압을 온-보드 집적 회로에 의해 요구되는 0.56-3.4V 동작 전압으로 변환한다. 전압 레귤레이터들은 배터리 전압을 집적 회로에 공급되는 원하는 고정값으로 변환하고, 배터리 수명이 지나고 집적 회로에 의해 이용되는 전류가 변하는 동안 그 값이 일정하게 유지되는 것을 보장하기 위해 보편적으로 이용된다.
전압 레귤레이터들은 선형 모드 또는 스위칭된 모드 중 어느 하나로 분류될 수 있다. 선형 레귤레이터는 본질적으로 전원이 공급되는 부하와 직렬(또는 병렬)로 배치된 저항성 부하이며; 레귤레이터의 저항은 제어 회로에 의해 조정되어, 레귤레이터 출력에서의 전압이 일정하도록 보장한다. 반대로, 스위칭된 레귤레이터는 DC 입력 전압을 시변(time-varying) 전압 또는 전류로 변환하고, 제어 회로와 연계하여 정류 또는 스위칭 소자들과 인덕터들 및 커패시터들과 같은 수동 부품들을 이용하여 이러한 시변 신호를 입력 전압과는 다른 고정값의 DC 전압으로 재변환한다. 도 1은 종래 기술의 선형 전압 레귤레이터 및 종래 기술의 스위칭 모드 전압 레귤레이터의 예를 도시한다.
선형 레귤레이터들은 구현하기 쉽고, 고속으로 동작하고 소형이다. 또한, 선형 레귤레이터들은 간섭 신호(EMI)를 발산하지 않는다. 하지만, 선형 레귤레이터들은 2개의 중요한 한계를 갖는다. 첫번째로, 선형 레귤레이터는 선형 레귤레이터에 주어지는 전압을 감소시킬 수만 있고 증가시킬 수는 없다. 두번째로, 선형 레귤레이터들은 많은 애플리케이션들(또는, 출력 전압이 입력 전압보다 약간 낮지 않은 경우)에서 매우 비효율적이다. 효율은 입력 전력으로 나누어진 출력 전력의 비율로 규정된다. 이상적인 선형 레귤레이터의 경우(전력이 제어 또는 레귤러토리(regulatory) 회로에서 분산되지 않음), 효율은 V out / V in 보다 좋을 수 없으며, 여기에서 V out 은 레귤레이터의 출력 전압이고 V in 은 레귤레이터의 입력 전압이다. 따라서, 입력 전압의 실질적인 감소가 애플리케이션에 의해 요구되는 경우, 선형 레귤레이터들은 필연적으로 열등한 효율을 제공해야만 한다. 션트(shunt) 선형 레귤레이터(레귤레이터가 부하와 병렬로 가변 저항으로서 동작함)와 같은 다른 레귤레이터 토폴로지들(topologies)도 이용될 수 있지만, 실질적으로 유사한 결과를 도출한다. 특히 배터리 전원 디바이스의 경우에, 비효율적인 전압 레귤레이션은 예측되는 배터리 수명에 직접 영향을 미치므로 매우 바람직하지 못하다. 이러한 한계의 결과로서, 스위칭된 모드 컨버터가 많은 전자 애플리케이션, 특히 에너지 효율 및/또는 배터리 수명이 매우 중요한 전자 애플리케이션에 이용된다.
불행하게도, 대부분의 스위칭된 모드 레귤레이터들은 큰 값을 갖는(그리고, 물리적으로 크고 두꺼운) 외부 인덕터 및 커패시터가 동작하는 것을 요구한다. 그 이유를 이해하기 위해, 예로서 통상적인 종래 기술에서의, 도 2의 단순화된 양식으로 도시된(트랜지스터는 PMOS 또는 NMOS 디바이스일 수 있음에 유의) 전압-감소("벅(buck)") 컨버터를 고려한다. 이상적인 (순간) 스위칭의 한계에서의 결과적인 시간 종속 인덕터 전류가 도 3에 도시된다. 동작에서, 직렬 스위칭 트랜지스터 Qseries는 시간 구간 T on 동안 스위칭 온(on)되며, 전류가 전원으로부터 출력 인덕터 Lout을 통해 흐를 수 있게 한다. 이러한 시간 구간 T on 동안, 출력 전류(101)는 시간에 따라 입력 및 출력 전압 사이의 차에 비례하는 비율로 선형으로 증가하고, 충분히 큰 출력 커패시터값 Cout이 채용되면 출력 전압은 스위칭 사이클 동안 실질적으로 고정된다.
Figure 112012056018322-pct00001
(1)
T on 의 만료에서, 스위치 Qseries는 오프된다. 짧은 데드 타임(dead time) 후에, 스위치 Qshunt가 온되고, 인덕터 전류가 Qshunt를 통해 접지로부터 흐른다. 다시 전류(102)는 시간에 따라 선형으로 변하고, 이 경우에는 시간이 증가함에 따라 감소한다.
Figure 112012056018322-pct00002
(2)
따라서, 출력 인덕터를 통하는 전류는 시간에 따라 변하고, 이러한 변화가 인덕터 전류 리플(ripple)로서 알려져 있다. 어떠한 주어진 인덕터 값에 대해, 직렬 스위치 Qseries가 오프인 시간 T off 가 충분히 길다면, 인덕터 전류는 제로로 감소할 것이고, Qshunt를 오프시킴으로써 방향을 역전시키거나 종료될 것이다. 전류가 언제나 출력 인덕터로부터 부하로 전달되고 있는 "연속" 동작과 이를 구분하기 위하여 전류가 종료되는 동작의 모드가 "불연속" 동작으로서 알려져 있다. 대부분의 실용적인 컨버터 설계에서, 시간에 대한 전류의 변동(리플 전류)은 경험 법칙으로서 평균 출력 전류의 대략 20퍼센트 미만이 되게 선택된다. 리플을 평균 전류의 20%로 제한하기 위한 요건은 최소 인덕턴스 값 요건을 설정한다:
Figure 112012056018322-pct00003
(3)
여기에서 (Iout)은 컨버터의 평균 출력 전류이고, f s 는 스위칭 주파수이다. 모바일 디바이스에 적합한 파라미터의 통상적인 값에 대해 이러한 관계가 도 4에 그래픽으로 도시된다(도면에서 도시된 선은 상술한 20% 리플 한도에 대해 특정되며, 다른 기준이 적용되면 위치를 약간 시프트시킬 것이다). 50kHz 내지 1MHz의 전통적인 스위칭 주파수 범위에서 동작하는 컨버터에 있어서, 대략 3 내지 30μH의 인덕턴스가 연속 동작을 위해 필요하다는 것이 명백하다.
이러한 큰 인덕턴스값은 보통은 강자성 코어 둘레에 도전체를 감음으로서 달성되며, 주어진 반경의 턴의 주어진 횟수에 대해 얻어지는 인덕턴스를 크게 증가시킨다. 충분히 낮은 주파수에서, 이러한 인덕터는 매우 낮은 손실을 갖는다. 하지만, 이들은 몇가지 불리한 점을 갖는다.
인덕터를 자기적으로 강화시키는 데 이용되는 재료는 동작 온도의 한도(통상적으로 -30 내지 +85℃)와, 코어 포화 효과로 인한 피크 전류의 한도를 갖는다. 권선으로부터의 자화 필드의 증가에 응답하여 코너 재료의 자화가 더 이상 증가하지 않을 때 강자성 재료는 포화에 도달한다. 자화 필드의 크기가 최대값보다 클 때 포화가 발생하고; 최대값은 온도가 증가하면 감소하고, 고주파수에서 크게 감소한다(통상적으로 >20MHz). 코어 포화는 인덕턴스를 상당히 감소시키고 손실을 증가시킨다(인덕터 전류의 큰 증가로 인한 양쪽 중 후자). 따라서, 인덕터는 보통의 레귤레이터 동작 동안에 포화되도록 허용될 수 없다.
그 결과, 자기적으로 강화된 인덕터는 애플리케이션에 대해 주의깊게 설계되고 선택되어야만 한다. 예를 들면, 도 2에 도시된 벅 컨버터에 있어서, 최대 부하 전류는 아래와 같다:
Figure 112012056018322-pct00004
(4)
여기에서, I out , max , DC 는 포화를 경험하지 않고 출력 인덕터에서 흐를 수 있는 최대 전류이다. I out ,p-p 는 도 3에 도시된 전류의 피크-투-피크 변동이며, 이전에 이용된 이상적인 스위칭의 가정 하에 입력 출력 전압과 스위칭 주파수의 항으로 표현된다.
주어진 애플리케이션에 있어서, 치대 부하 전류와 입력 및 출력 전압은 고정된 요건이다. 따라서, 코어는 애플리케이션에 있어서 요구되는 전류를 지원하기 위해 사이징되어야 한다. 스위칭 주파수는 직면되는 피크 전류를 감소시키기 위해 증가될 수 있지만, 상술한 바와 같이, 고주파수에서 포화 자화는 떨어져서 얼마나 많은 개선이 얻어질 수 있는지에 대한 한계를 이러한 방식으로 설정한다. 보다 높은 주파수에서 코어 손실은 급격히 증가하기 시작하고 효율은 떨어진다.
가장 중요한 것은, 통상적으로 자기 인덕터는 자기 코어 둘레에 와이어를 권취함으로써 제조된다는 것이다. 권취된 자기 인덕터는 반도체 칩 상에 집적된 부품에 비해 크다. 가전 제품에 대한 시장 요구는 부품 공급자로 하여금 가능한 가장 얇고 가장 작은 디바이스를 만들도록 한다. 배터리 동작 디바이스에 있어서, 내부 PCB(printed circuit board)에 탑재된 전자 부품의 높이는 통상적으로 DC-DC 전력 변환에 이용되는 인덕터의 두께에 의해 제한된다. 또한, 상술한 바와 같이, 권취된 자기 인덕터는 수 MHz 또는 그 미만의 주파수에서의 동작에 가장 적합하다. 도 2의 커패시터 Cout은 출력 인덕터 Lout과 함께 동작하여 출력 전압을 필터링한다. 최소 출력 리플을 보장하기 위하여, 커패시턴스는 커패시터 양단의 전압의 현저한 변동 없이 스위칭 사이클 동안 전달되는 시변 전하를 저장하기에 충분히 큰 값을 가져야 한다. 10MHz 이하에서 동작하는 컨버터에 있어서, 커패시터는 통상적으로 5μF 이상이고, 다시 컨버터의 사이즈 및 비용에 실질적으로 추가한다. 또한, 커패시터는 컨버터의 입력에 필요하고, 이는 출력 커패시터에 비해 다소 크거나 다소 작은 값이다. 예를 들면, 출력 커패시터 값의 0.5배 내지 2배이다.
식 (3) 및 도 4로부터, 스위칭 주파수가 증가하면 인덕터의 크기가 감소될 수 있다는 것은 명백하다. nH의 수십배의 값들이 MHz의 수십배 내지 수백배의 스위칭 주파수에 대해 고려될 수 있다. 보조적인 이익으로서, 필요한 필터 커패시터 값도 감소된다. 보다 낮은 값의 인덕터의 이용은 인쇄 회로 보드에 집적될 수 있거나 집적 회로에서 제조될 수 있는 평면 기하 형태를 이용할 수 있게 한다. 자기 재료가 여전히 채용될 수 있지만, 그 피착은 추가적인 프로세스 공정을 요구하고 그에 따라 비용을 추가시킨다. 증가하는 스위칭 주파수에서, 정확한 동작은 채용되는 재료 및 제조 기술에 따라 광범위하게 다르지만, 대부분의 자기 재료는 투과성이 감소되고 손실이 증가한다. 따라서, 고주파수 스위칭을 비-자성-강화(non-magnetically-enhanced) 인덕터와 결합하여 작고 효율적인 스위칭된 모드 DC-DC 컨버터를 구현하는 것이 중요하다.
높은 효율을 유지하면서 스위칭 주파수를 10 내지 100MHz 이상으로 증가시키는 것은 스위치 내의 손실이 최소화되는 것을 요구한다. 스위칭 손실은 도 5에 단순화된 형식으로 도시한 2개의 독립원으로부터 발생한다. 스위치 전압 및 전류가 110에서 시간에 대하여 정성적으로 도시된다. 스위치가 개방될 때(트랜지스터의 경우에는 인가된 게이트 전압이 도전성 채널을 제거하는 것일 때)의 시간 동안, 상당한 전압을 유지하지만 매우 적은 전류가 이를 통해 흐르므로 손실이 무시될 수 있다. 마찬가지로, 스위치가 폐쇄될 때(게이트 전압이 채널 도전성을 강화시키도록 설정되었을 때), 많은 전류가 흐르지만 (아마도 낮은 트랜지스터 온-저항 RON으로 인해) 대적으로 작은 전압이 스위치 양단에 나타나서 손실이 다시 낮아진다. 하지만, 트랜지스터가 개방에서 폐쇄 상태로, 또는 그 반대로 천이할 때의 시간 T sw 동안 큰 전압과 전류가 동시에 존재할 수 있고 스위칭 디바이스 양단에서 분산되는 전력으로 인해 손실이 상당할 수 있다. 이러한 손실은 대략 동작 전류, 전압 및 스위칭 시간의 곱이며, 각 사이클에서 2회 발생한다. 직렬 및 션트 트랜지스터의 대칭 스위칭과, 시간에 대한 전류 및 전압의 단순 선형 종속성을 갖는 벅 컨버터에 있어서, 아래와 같다:
Figure 112012056018322-pct00005
(5)
여기에서, P switch 는 주파수 f s 에서 스위칭될 때 2개의 스위칭 트랜지스터에 의해 분산되는 전력이고, T sw 는 트랜지스터가 온 또는 오프로 스위칭되는데 필요한 시간이고, V max 는 폐쇄 직전 또는 개방 직후의 개방 상태의 스위치에 나타나는 전압이다. 고정된 스위칭 시간 T sw 에 있어서, 그 손실은 스위칭 주파수 f s 에 따라 증가한다.
두번째로, 트랜지스터의 게이트 상의 전압은 개방에서 폐쇄로 또는 폐쇄에서 개방으로 그 상태를 스위칭하기 위하여 변해야 한다. 전압을 변화시키기 위해서, 트랜지스터의 커패시턴스 C gate 에 비례하는 전하량이 구동기 회로(130)에 의해 게이트에 추가되거나 게이트로부터 제거되어야 한다. 저항성 직렬 소자를 통해 게이트 커패시턴스를 전압 V gate 로 충전시키는 것은 C gate V gate 2 의 에너지(120)를 필요로 하고, 이는 각 스위칭 사이클에 대해 공급되어야 하고; 이러한 에너지는, (몇몇 종류의 전하 리사이클링이 이용되지 않으면) 전하가 궁극적으로 접지로의 경로를 찾을 때에 소진되어, 각 스위칭 트랜지스터에 있어서 주파수에 비례하는 최소 분산으로 귀결된다:
Figure 112012056018322-pct00006
(6)
고주파수에서의 스위칭 동안 트랜지스터 채널 내부에서의 분산 문제점에 대한 종래 기술의 해결책은 드레인-소스 전압 V max 를 최소화시키는 것에 대한 것이었다. 트랜지스터의 상태가 변할 때 각 트랜지스터 양단의 전압이 0인 한도에서는, 스위칭 이벤트 동안 매우 작은 전력이 분산되거나 전력이 분산되지 않는다. 이러한 조건은 소프트-스위칭 또는 제로-전압 스위칭(ZVS)으로 알려져 있다. (Zero Current Switching으로 알려진, 스위칭 디바이스를 통하는 제로 전류에서의 스위칭에 대한 유사한 접근법이 존재하고, 유사한 이익 및 문제점을 제공한다.) 이러한 접근법에서 이용되는 제어 타이밍의 예가 도 7에 도시된 통상적인 종래 기술의 회로와 함께 도 6에 도시되어 있다. 제로-전압 스위칭은 시간 구간 206 및 207과 같이, 직렬 및 션트 스위칭 양쪽이 오프인 데드 타임 또는 비중첩(non-overlap)의 이용에 의존한다. 이 시간 동안, 노드 V sw 로의 전류 또는 노드 V sw 로부터의 전류는 큰 인덕터 Lout로 인해 계속 흘러서, 노드 전압 208을 변화시킨다. 직렬 스위치 제어 전압 201이 높이 상승하여 직렬 스위치 Qseries를 오프시키면, 노드 전압 208은 하락하고; 전압 208이 0에 교차하는 만큼 션트 스위치 제어 전압 202가 높이 상승하면, 스위칭 순간에 트랜지스터 드레인과 소스 사이에 전압이 거의 존재하지 않거나 없게 되고, 스위칭 손실이 감소된다. 하지만, 데드 타임 207에서, 통상의 낮은 리플 동작 하에서 션트 스위치가 턴 오프되는 경우에 노드 전압은 다시 하강하고, 직렬 스위치에 부여되는 전압을 상승시킨다. 양쪽의 스위칭 소자 상에서 ZVS를 달성하기 위해서는, 션트 스위치 제어 전압 202가 낮게 하강하지만 직렬 스위치 제어 전압 201가 여전히 높은 경우에 스위칭 사이클 205의 부분 동안 전류가 V sw 노드로 흐르도록, 인덕터 리플 전류가 평균 전류를 초과할 필요가 있다. 그러면, 전류가 노드로 흐를 때 노드 전압 208이 상승할 것이고; 노드 전압이 직렬 스위치에 공급되는 전압과 동등하게 되는 경우, 직렬 스위치 제어 전압 201이 하강하여, 직렬 스위치 Qseries의 턴-온 또한 트랜지스터 양단의 제로 전압 부근에서 발생하여 그 내부의 손실을 최소화한다. 양쪽의 스위치가 오프인 시간 동안 전압 V sw 가 변하는 속도는 노드 전류와 커패시턴스의 비율에 의해 결정된다. 노드 커패시턴스는 본질적으로 매우 작을 수 있어, 전압의 급격한 변화를 야기하고 올바른 스위치 타이밍을 유지하는 것을 곤란하게 할 수 있어, 정확한 스위칭 타이밍의 문제점을 단순화하기 위해 도 7에서 Cseries 및 Cshunt로 도시한 커패시턴스를 노드 또는 스위칭 트랜지스터와 병렬로 추가하는 것이 통상적이다.
스위칭 트랜지스터에 의해 부여되는 용량성 부하의 스위칭으로 인한 분산을 최소화하기 위해, 종래 기술의 작업은, 추가적인 유도성 소자에 게이트 커패시터 스위칭 에너지를 저장하여 공진 컨버터를 형성하는(도 8) 설계에 초점을 맞추었다. 잘 알려진 바와 같이, 각 소자의 저항의 리액턴스 비율이 큰 경우에, 직렬 공진 회로는 매우 낮은 손실로 개별 소자 양단의 큰 전압을 유지할 수 있다. 하지만, 이러한 회로는 좁은 주파수 대역에서만 최적으로 동작하고, 구성 부품에 실질적으로 사인(sinusoidal) 전압을 부여하여, PWM(pulse-width modulation)이 일반적으로 출력 전압을 제어하는 데 이용될 수 없으며, 주파수 변동 또는 온-오프 제어와 같은 다른 수단이 대체되어야 한다. 마지막으로, 고속 스위칭 과도 전류를 확보하기 위해, 공진 입력의 이용이 스위칭 트랜지스터 게이트 상에 큰 전압 스윙을 유도할 수 있으며, 이는 신뢰성 문제를 야기할 수 있다.
양쪽의 스위칭 손실원을 최소화하기 위한 대안적인 접근법은 매우 빠른 스위칭 시간을 채용하여 식 (5)의 T sw 항을 감소시키는 것이다. 트랜지스터를 스위칭하는 데 필요한 시간은 스위칭 제어 구간 중 작은 부분이어야 한다. 스위칭 제어 구간이 10nsec인 100MHz에서의 동작에 있어서, 사인 전압(ZVS 컨버터에서의 이용에 적절함)에 대한 시간 T sw 는 대략 1.6nsec이다. 한정된 전압에서 스위칭할 때 상당한 스위칭 분산을 달성하기 위하여, 스위칭 시간 T sw 는 이 시간 즉 350psec의 대략 1/5 이하여야 한다.
감소된 영역 소비와 더 낮은 턴-온 전압을 갖는, 매우 짧은 채널 길이와 매우 얇은 산화물을 이용하는 개선된 트랜지스터가 이렇게 빠른 스위칭 시간을 구현하기 위해 필요하다. 이러한 기술을 이용함으로써, (동일한 RON에 대해) 커패시턴스가 최소화되고, 트랜지스터 상태를 변화시키는 데 필요한 전압이 감소되어, 게이트 스위칭 손실도 감소된다. 표 1은 (최소 피쳐 사이즈 Lmin으로 표시한) 기술 세대의 함수로서의 CMOS 기술에 대한 장점의 일부 주요한 특징들의 대표값을 요약한다. 보다 개선된 기술 세대에서, 단위 게이트 면적을 최대로 허용되는 전압으로 충전시키는 데 필요한 에너지는 급격히 하락하여 게이트 스위칭 손실을 감소시키는 것은 명확하다. (여기에서 나타낸 장점의 단순한 특징들은 결과적인 이점을 과소 평가하고, 이는 보다 작은 피쳐 사이즈에 대해서, 주어진 저항을 달성하는 데 필요한 면적도 감소하기 때문이다.) 최소 지연도 감소하므로, 채널 스위칭 손실을 결정하는 스위칭 주파수와 스위치의 상태를 변화시키는 데 필요한 시간의 곱이 0.5 마이크론 트랜지스터에 대해 12%의 실제값으로부터 65nm 구조에 대한 1.5%의 무시할 만한 작은 값으로 하락한다.
Figure 112012056018322-pct00007
Figure 112012056018322-pct00008
하지만, 최대 허용 DC 전압 또한 감소하는 것이 관측될 수 있으며, 실제로 단일-스위칭-트랜지스터 컨버터에 대해 이전에 보고된 입력 전압은 도 9에 이용된 기술의 함수로서 도시된다. 180nm인 임계 치수 이하의 CMOS 디바이스에 있어서, 휴대용 디바이스 애플리케이션에서 중요한 3.0, 3.6 및 5 볼트와 같은 통상적으로 직면되는 전원 전압 아래로 입력 전압이 하강할 것이라는 것은 명백하다. 이러한 환경에서, 도 2에 도시한 종래의 벅 컨버터 회로는 신뢰성 있게 동작할 수 없다.
따라서, 낮은 출력 전류와 전원 전압에 대한 출력의 작은 비율에서도, 동시에 소형이고(단일 반도체 다이 상의 모든 능동 및 수동 부품의 최적의 제조를 포함), 비용이 낮고, 효율이 높은 DC-DC 컨버터에 대한 필요성이 존재한다.
고효율을 유지하면서 DC-DC 전력 컨버터의 출력 인덕턴스를 감소시키는 방법을 갖는 것이 바람직하다.
일 실시예는 레귤레이팅된 전압을 생성하는 방법을 포함한다. 이 방법은 직렬 스위치 소자 및 션트 스위치 소자의 제어된 폐쇄 및 개방을 통해 레귤레이팅된 전압을 생성하는 단계를 포함하고, 직렬 스위치 소자는 제 1 전압 전원과 공통 노드 사이에 접속되고, 션트 스위치는 공통 노드와 제 2 전원 전압 사이에 접속된다. 직렬 스위치 소자는 NMOS 직렬 보호 트랜지스터와 적층된 NMOS 직렬 스위칭 트랜지스터를 포함하고, 제 1 구간 동안 직렬 스위치 소자를 폐쇄하는 것은 직렬 스위치 소자의 NMOS 직렬 스위치 트랜지스터의 게이트에 스위칭 게이트 전압을 인가하는 것을 포함하고, 스위칭 게이트 전압은 공통 노드의 전압 포텐셜보다 큰 적어도 임계 전압의 전압 포텐셜을 갖는다. 션트 스위치 소자는 NMOS 션트 보호 트랜지스터와 적층된 NMOS 션트 스위칭 트랜지스터를 포함하고, 션트 스위치 소자는 제 2 구간 동안 폐쇄된다.
다른 실시예는 전압 레귤레이터를 포함한다. 전압 레귤레이터들은 제 1 전압 전원과 공통 노드 사이에 접속된 직렬 스위치 소자, 및 공통 노드와 제 2 전압 전원 사이에 접속된 션트 스위치 소자를 포함한다. 직렬 스위치 소자는 NMOS 직렬 보호 트랜지스터와 적층된 NMOS 직렬 스위칭 트랜지스터를 포함하고, 션트 스위치 소자는 NMOS 션트 보호 트랜지스터와 적층된 NMOS 션트 스위칭 트랜지스터를 포함한다. 직렬 스위치 소자는 직렬 스위치 소자의 NMOS 직렬 스위치 트랜지스터의 게이트에 스위칭 게이트 전압을 인가함으로써 폐쇄되고, 스위칭 게이트 전압은 공통 노드의 전압 포텐셜보다 큰 적어도 임계 전압의 전압 포텐셜을 갖는다. 추가로, 션트 스위치 소자를 폐쇄하는 수단이 제공된다.
설명되는 실시예의 다른 양태 및 이점들은, 첨부 도면과 함께 설명된 실시예의 원리를 예시의 방식으로 설명하는 후술하는 상세한 설명으로부터 명백해질 것이다.
도 1은 종래 기술의 선형 전압 레귤레이터 및 종래 기술의 스위칭 모드 전압 레귤레이터의 예를 도시한 도면.
도 2는 종래 기술의 벅 스위칭 모드 전압 레귤레이터의 예를 도시한 도면.
도 3은 출력 메인 인덕터의 전류를 도시하는 시간선을 도시한 도면.
도 4는 스위칭 주파수의 함수로서 취득되는 스위칭 모드 전압 레귤레이터의 최소 인덕턴스의 추정값을 도시한 도면.
도 5는 도전 채널의 과도 분산과 게이트 충전 에너지로 인한 통상적인 트랜지스터의 스위칭 손실의 예를 도시하는 시간선이다.
도 6은 Zero-Voltage Switching 벅 컨버터의 전압 및 전류 파형의 시간선을 도시한 도면.
도 7은 스위칭 트랜지스터를 션팅(shunting)하는 추가적인 커패시턴스를 포함하는 제로-전압-스위칭된 벅 컨버터의 구현을 도시한 도면.
도 8은 스위칭 에너지를 최소화하고 스위칭 전압을 최대화하기 위해 유도성 소자를 이용하는 공진 게이트 회로의 예를 도시한 도면.
도 9는 CMOS 기술을 이용하는 단일-트랜지스터 컨버터에 대해 최대의 보고된 동작 전압을 도시하는 플롯.
도 10은 스위칭 모드 전압 레귤레이터의 예를 도시한 도면.
도 11은 공통 노드의 스위칭 전압 V sw 와 직렬 스위칭 블록의 연관된 게이트 전압의 시간선의 예를 도시한 도면.
도 12는 전압 컨버터의 보다 상세한 구현을 도시한 도면.
도 13은 적층된 직렬 스위치 소자와 적층된 션트 스위치 소자의 예시적인 실시예를 도시한 도면.
도 14는 션트 스위칭 및 보호 트랜지스터에 대한 예시적인 바이어싱 조건을 도시한 도면.
도 15는 부트스트래핑된 전압 전원을 구축하는 통상적인 수단의 예를 도시한 도면.
도 16은 통상적인 부트스트랩 회로의 결점을 처리하는 부트스트랩 회로의 예시적인 실시예를 도시한 도면.
도 17은 레벨-시프팅 회로의 예시적인 실시예를 도시한 도면.
도 18은 3개의 섹션으로 분할된 스위칭 회로와, 급격한 전압 천이의 결과로서의 지속되는 울림(ringing) 조건의 예를 도시한 도면.
도 19는 스파이크 보호 회로를 추가적으로 포함하는 전압 레귤레이터의 예를 도시한 도면.
도 20은 4개의 섹션으로 분할된 스위칭 회로, 스파이크 보호 회로, 및 울림 조건의 결과적인 댐핑의 예를 도시한 도면.
도 21은 다수의 세그먼트로 분할된 스위칭 회로의 예와, 각각의 스위칭 회로 세그먼트와 연관된 보호 회로 세그먼트를 도시한 도면.
도 22는 세그먼트된 전압 컨버터의 레이아웃의 일례를 도시한 도면.
설명되는 실시예는, 신뢰성의 열화 없이 고속이고 낮은 손실의 스위칭 동작을 가능하게 하기 위해 과도 전압으로부터 컨버터의 스위칭 소자를 보호하기 위한 준비를 포함한다. 다른 실시예들은, 스위칭된 노드에 대한 커패시턴스의 추가에 대한 요구 없이도, 저장된 전하와 최소의 스위칭 손실을 허용하기 위해서 DC-DC 컨버터의 스위칭 소자에 대한 제어 입력의 타이밍을 선택하는 방법을 포함한다.
도 10은 설명되는 실시예의 적어도 일부의 소자들을 포함하는 전압 컨버터(310)의 예를 도시한다. 컨버터(310)는 직렬 스위칭 소자(301)와 션트 스위칭 소자(302)를 포함하고, 각각은 적층된 트랜지스터로 구현된다. 직렬 스위치 소자(301)의 실시예는 NMOS 직렬 보호 트랜지스터 Qsp와 함께 적층된 N형 금속 산화물 반도체(NMOS) 직렬 스위칭 트랜지스터 Qssw를 포함하고, 션트 스위칭 소자(302)의 실시예는 NMOS 션트 보호 트랜지스터 Qshp와 함께 적층된 NMOS 션트 스위칭 트랜지스터 Qshsw를 포함한다. 도 10의 점선 블록 섹션(350)은 직렬 및 션트 소자(301, 302)의 적층된 NMOS 트랜지스터 Qssw, Qsp, Qshsw, Qshp와, 직렬 스위치 소자(301)의 NMOS 트랜지스터 Qssw, Qsp의 게이트 전압을 제어하는 구동기 및 플로팅 전원(304)을 도시한다.
제어기는 직렬 스위치 소자(301)와 션트 스위칭 소자(302)의 개폐 타이밍을 제어하는 스위칭 제어 신호를 제공한다. 컨버터(310)의 이러한 실시예는 직렬 스위치 소자(301)의 스위칭 및 보호 트랜지스터에 대해 각각 제어 입력과 바이어스 입력을 제공하도록 구성된 구동기 및 플로팅 전원(304)(부트스트랩 회로라고도 칭함)을 추가적으로 포함하고, 그 내부의 전압은 출력 스위칭 노드의 시간 종속값 V sw 로 참조된다.
도시하고 설명할 바와 같이, 전압을 생성하고 레귤레이팅하는 방법은, 직렬 스위치 소자(301)와 션트 스위치 소자(302)의 제어된 개폐를 통해 레귤레이팅된 전압을 생성하는 것을 포함한다. 도 10에 도시된 바와 같이, 직렬 스위치 소자는 제 1 전압 전원(도 10에서 Vhi로 도시됨)과 공통 노드(V sw 의 전압 포텐셜을 갖는 출력 스위칭 노드로서 도시됨) 사이에 접속되고, 션트 스위치 소자(302)는 공통 노드와 제 2 전원 전압(도 10에서 Vloc로 도시됨) 사이에 접속된다.
레귤레이팅된 전압을 생성하는 방법은 제 1 구간 동안 직렬 스위치 소자(301)를 폐쇄하는 것을 포함하다. 직렬 스위치 소자(301)의 폐쇄는 직렬 스위치 소자(301)의 NMOS 직렬 스위치 트랜지스터 Qssw의 게이트에 스위칭 게이트 전압 Vgssw를 인가하는 것을 포함하고, 여기에서 스위칭 게이트 전압 Vgssw는 공통 노드의 전압 포텐셜(VSW)보다 큰 적어도 임계 전압의 전압 포텐셜을 갖는다. 또한, 레귤레이팅된 전압을 생성하는 방법은 제 2 구간 동안 션트 스위치 소자(302)를 폐쇄하는 것을 포함한다. 상술한 바와 같이, 션트 스위치 소자(302)는 NMOS 션트 보호 트랜지스터 Qshp와 함께 적층된 NMOS 션트 스위칭 트랜지스터 Qshsw를 포함한다.
설명할 바와 같이, 제 1 구간 동안 직렬 스위치 소자(301)를 폐쇄하는 것은 NMOS 직렬 보호 트랜지스터 Qsp에 제 2 스위칭 게이트 전압 Vgsp를 인가하는 것을 추가적으로 포함하고, 제 2 스위칭 게이트 전압 Vgsp는 NMOS 직렬 스위칭 트랜지스터의 최대 DC(직류) 전압 정격에 제 1 전원 전압을 더한 것보다 작은 전압 포텐셜을 갖고, 임계 전압과 제 1 전압 전원의 전압 포텐셜을 더한 것보다 큰 전압 포텐셜을 갖는다. 설명을 위해, 임계 전압은, 트랜지스터가 전류를 흐르게 하는 대응 NMOS 트랜지스터의 게이트에 인가되는 전압이다.
제 2 구간 동안의 션트 스위치 소자(302)의 폐쇄는 션트 스위치 소자(302)의 NMOS 션트 스위치 트랜지스터 Qshsw의 게이트에 스위칭 게이트 전압 Vgshsw를 인가하는 것을 포함하고, 스위칭 게이트 전압 Vgshsw는 제 2 전원 전압의 전압 포텐셜보다 큰 적어도 임계 전압의 전압 포텐셜을 갖는다. 제 2 구간의 션트 스위치 소자(302)의 폐쇄는, 션트 스위치 소자(302)의 NMOS 션트 보호 트랜지스터 Qshp의 게이트에 제 2 스위칭 게이트 전압 Vgshp를 인가하는 것을 추가적으로 포함하고, 제 2 스위칭 게이트 전압 Vgshp는 NMOS 직렬 스위칭 트랜지스터의 최대 DC(직류) 전압 정격에 제 2 전원 전압을 더한 것보다 작은 전압 포텐셜을 갖고, 제 1 전압 전원에서 NMOS 직렬 스위칭 트랜지스터의 최대 DC(직류) 전압 정격을 뺀 전압 포텐셜보다 큰 전압 포텐셜을 갖는다.
실시예는, 제 1 전압 전원과 제 2 전압 전원의 전압 포텐셜 사이의 차이가 NMOS 직렬 스위칭 트랜지스터와 NMOS 직렬 보호 트랜지스터의 최대 DC(직류) 전압 정격의 합으로 한정되는 것을 포함한다.
도 11은 공통 노드의 스위칭 전압(V sw , 공통 노드의 전압 포텐셜이라고도 칭함)과 직렬 스위칭 블록(301)의 연관된 게이트 전압의 시간선의 예를 도시한다. 단순화된 직렬의 레귤레이터 회로 표현(1190, 1192, 1194)에는 시간선으로 도시된 스위칭 구간에서의 직렬 스위치 소자(301)와 션트 스위치 소자(302)의 상태(개방 또는 폐쇄)를 나타내는 시간선이 함께 제공된다.
도시된 바와 같이, 이전에 설명한 제 1 구간(레귤레이터 회로 표현(1190)에 의해 도시된 바와 같이 직렬 스위치 소자(301)는 폐쇄되고 션트 스위치 소자(302)는 개방) 동안, 스위칭 전압(V sw )은 대략 VBATT의 전압을 갖는다. 또한, 도시된 바와 같이, 직렬 스위치 소자(301)의 NMOS 직렬 스위치 트랜지스터 Qssw의 게이트의 게이트 전압 Vgssw(스위칭 게이트 전압이라고도 칭함)은 VBATT의 전압 포텐셜에 임계 전압(Vth)를 더한 값을 갖는다. 게이트 전압 Vgssw의 전압 포텐셜이 전압 포텐셜 VBATT보다 큰 것이 관측되어야 하고, 이에 의해 구동기 및 플로팅 전원(304) 내의 회로가 이러한 전압 포텐셜을 제공하는 것을 필요로 한다. 또한, 직렬 스위칭 블록(301)의 NMOS 직렬 보호 트랜지스터의 게이트의 게이트 전압 Vgsp(제 2 스위칭 전압이라고도 칭함)는 전압 포텐셜 VBATT에서 전압 Vmax , DC를 뺀 값을 가지며, Vmax , DC는 트랜지스터를 파손시키지 않고 NMOS 트랜지스터의 드레인과 소스 양단에 인가될 수 있는 최대 DC 전압이다.
제 1 구간과 제 2 구간 사이의 천이 구간 동안, 직렬 스위치 소자(301) 및 션트 스위치 소자(302) 양쪽은 레귤레이터 회로 표현(1194)에 의해 도시된 바와 같이 개방된다. 이전에 설명한 제 2 구간 동안(레귤레이터 회로 표현(1192)에 의해 도시된 바와 같이 직렬 스위치 소자(301)는 개방되고, 션트 스위치 소자(302)는 폐쇄됨), 스위칭 전압(V sw )은 대략 0볼트의 전압 포텐셜로 하락하였다. 유의할 것은, 션트 스위치만 폐쇄되는 때뿐만 아니라 직렬 스위치 및 션트 스위치 양쪽이 모두 개방되는 때에도 스위칭 전압 V sw )은 하락할 것이다. 또한, 도시된 바와 같이, 직렬 스위치 소자(301)의 NMOS 직렬 스위치 트랜지스터의 게이트의 게이트 전압 Vgssw는 대략 스위칭 전압(V sw )의 전압 포텐셜을 갖는다. 또한, 직렬 스위칭 블록(301)의 NMOS 직렬 보호 트랜지스터 Qsp의 게이트의 게이트 전압 Vgsp(제 2 스위칭 전압이라고도 칭함)는 대략 VBATT에서 전압 Vmax,DC를 뺀 전압 포텐셜을 갖는다.
도 12는 전압 컨버터(300)의 보다 상세한 구현을 도시한다. 도시된 바와 같이, 전압 컨버터(300)는 고속이고 손실이 낮은 스위칭을 가능하게 하기 위해 초저 기생 인덕턴스 온-칩 전압 스파이크 보호 회로(303)를 추가적으로 포함할 수 있다. 도시된 바와 같이, 컨버터(300)는 로컬 접지 포텐셜 V loc 를 참조하는, 제어기로부터의 신호를 출력 스위칭 노드 전압 V sw 의 시간 종속값을 참조하는 동등한 신호로 전환시키기 위해 레벨 시프팅 회로(305)를 추가적으로 포함할 수 있다. DC 레벨에서의 시프트를 유발하지 않고 실질적으로 동일한 시간 지연을 레벨 시프트 블록(305)에 부여하는 회로를 갖는 지연 블록(307)과, 직렬 스위치에 대한 플로팅 구동기(304)의 시간 지연과 실질적으로 동일한 시간 지연으로 제어 신호를 직렬 스위치에 제공하는 테이퍼드 구동기(306)로 구성된 컨버터(300)는 션트 스위칭 및 보호 트랜지스터에 대한 구동 회로를 추가적으로 포함한다.
도 13은 적층된 직렬 스위치 소자(301)와 션트 스위치 소자(302)의 예시적인 실시예를 도시한다. 도시된 바와 같이, 각각의 스위칭 블록(301, 302)은 2개의 트랜지스터, 스위칭 트랜지스터 및 보호 트랜지스터를 포함하고, 이용되고 있는 트랜지스터 기술에서 허용되는 최대 DC 드레인-투-소스 전압의 대략 2배의 전원 전압으로의 동작에 적합하다. 적층된 직렬 스위치 소자(301) 및 션트 스위치 소자(302)가 단지 2개의 트랜지스터로 도시되었지만, 동등한 기능을 유지하면서, 다른 구현은 적층된 직렬 스위치 소자(301)와 션트 스위치 소자(302) 내에서 2개보다 많은 트랜지스터를 포함할 수 있다는 것이 이해되어야 한다.
우선 션트 스위칭 블록(302)에 주목하면, 예시적인 실시예는 각각 스위칭 및 보호 트랜지스터인 2개의 NMOS 트랜지스터 Qshsw 및 Qshp를 포함한다. 개략도에 의해 나타내어진 바와 같이, 로컬 본체 접촉부가 트랜지스터의 소스와 동일한 포텐셜에서 유지되도록 이러한 트랜지스터들이 구성되는 것에 유의하는 것이 중요하다. Qshsw의 경우에, 이러한 포텐셜은 로컬 접지 포텐셜 V loc 와 동일하고, 이러한 트랜지스터는 로컬 웰(well) 또는 벌크 재료 내에서 제조될 수 있지만, 보호 트랜지스터 또는 트랜지스터 Qshp는 게이트 접촉부과 트랜지스터 본체 접촉부 사이의 과도한 전압을 회피하기 위해서, 웰 내에서 트랜지스터 소스 접촉부의 포텐셜에 연결된 웰의 로컬 포텐셜로 제조되어야 한다. 일 실시예에서는 각각의 트랜지스터가 n 도핑된 고립 영역 내부에 배치된 그 자신의 p 웰 내에서 제조되지만, 대안적인 실시예에서는 양쪽의 트랜지스터들이 더 큰 n 도핑된 웰 내의 고립된 p 도핑된 웰에 제조될 수 있으며, 더 큰 n 도핑된 웰은 더 높은 입력 전압(일반적으로 V hi )에 연결된다. 유의할 것은, 웰과 벌크 도핑된 백그라운드 영역 사이의 접합은 통상적으로 낮게 도핑되고, 애벌린치 브레이크다운을 발생시키지 않고 트랜지스터 단자들보다 훨씬 큰 전압을 견딜 수 있다. 예를 들면, 다른 실시예들은 동일한 목적을 달성하기 위하여 유전적으로 절연된 트랜지스터를 포함할 수 있다.
스위칭 트랜지스터 Qshsw에 공급되는 제어 전압 312는 로컬 접지 포텐셜에 참조되고, 버퍼 내의 지연 관리와 연계하여 후술되는 것을 제외하고, 로컬 접지에 참조되는 종래의 테이퍼드 버퍼 증폭기에 의해 제공될 수 있다. Qshp에 공급되는 게이트 바이어스 전압 Vgshp는 스위칭 트랜지스터에 대한 과도한 전압 스트레스를 회피하기 위해 선택된다.
도 14는 션트 스위칭 및 보호 트랜지스터에 대한 예시적인 바이어싱 조건을 도시한다. 도 14의 예는, Qshp 및 Qshsw에 있어서, 전원 전압이 대략 3.6V이고, 트랜지스터가 대략 0.5V의 임계 전압을 갖고, 최대 게이트-소스, 게이트-드레인 및 드레인-소스 전압이 1.8V로 채용되는 경우에 대한 것이다. 직렬 스위치(301)가 온이고 션트 스위치(302)가 오프인 경우에, 도 14를 참조하면, 포텐셜 V sw 가 전원 전압과 대략 동등할 것이라는 것은 명백하다(더욱 상세하게 후술하는, 직렬 스위치 소자의 온-저항 및 다른 기생 저항에 대한 작은 보정과, 시간 종속 전압은 무시함). Qshsw에 공급되는 게이트 전압은 임계 전압보다 작으므로, 션트 스위치는 오프이다. 여기에서는 1.8V로 나타낸, DC 전압의 중간값을 보호 트랜지스터의 게이트에 공급함으로써, 하부의 스위치 트랜지스터가 오프인 경우에 스위칭 및 보호 트랜지스터 사이의 중간 노드 전압 V s , int 는 임계 전압보다 낮은 포텐셜을 채용해야만 하고, 트랜지스터가 온인 경우에는 VMAX와 대략 동등한 포텐셜을 채용해야 한다. 이렇게 다양한 노드 상의 전압이 임의의 2개의 트랜지스터 단자들 사이에 나타나는 과도 전압을 회피하기 위하여 자기 자신을 조정하고, 핫-캐리어 신뢰성이 수용가능한하게 유지된다.
마찬가지로, 직렬 스위치(301)가 오프이고 션트 스위치(302)가 온인 경우에, 트랜지스터 온-저항으로 인한 작은 전압 하강을 무시하면 출력 전압 V sw 는 거의 0이다. 트랜지스터 Qshp의 게이트로부터 소스 및 드레인까지의 전압은 허용 전압의 한도 내에 다시 있어, 시간 종속 유전적 브레이크다운에 대한 수용가능한 저항을 보장한다.
유의할 것은 이 회로와, 후술하는 션트 스위치 소자에서, 단일-트랜지스터에 있어서 최대 수용 전압에 대해 보다 높은 입력 전압으로 동작하는 직렬의 2개보다 많은 트랜지스터를 채용할 수 있다는 것이다. 하지만, 이 경우에, 스위칭 트랜지스터에 인가되는 게이트 포텐셜에서의 변동을 허용할 필요가 있다. 이로 인가되는 전압의 크기가 감소되므로, 이러한 추가된 보호 트랜지스터의 게이트에 공급되는 추가적인 에너지는 유사한 커패시턴스의 단일 메인 트랜지스터를 스위칭하기 위해 요구되는 것에 비해 작다.
직렬 스위치 소자(301)로 넘어가면, 예시적인 구현은 직렬의 2개의 NMOS 트랜지스터 Qssw 및 Qsp를 포함하고, 이는 각각 스위칭 및 보호 트랜지스터이다. 개략도에 의해 나타내어지는 바와 같이, 다시 유의할 것은, 로컬 본체 접촉부가 트랜지스터의 소스와 동일한 포텐셜에서 유지되도록 이러한 트랜지스터들이 구성된다는 것이다. 직렬 스위칭 블록(301)의 경우에, 스위치의 상태가 변할 때 로컬 접지 V loc 근방에서 로컬 전원 V hi 근방으로 스윙하는 출력 스위칭 노드 포텐셜 V sw 를 소스 포텐셜이 참조하므로, 모든 트랜지스터 본체 접촉부가 각각의 트랜지스터의 로컬 소스 포텐셜에 연결되는 것이 필수적이다.
직렬 스위치 소자(301)의 경우에, Qssw의 게이트에 인가되는 제어 전압 311과 Qsp의 게이트에 인가되는 바이어스 전압 양쪽은 출력 스위칭 노드 포텐셜 V sw 에 참조되어야 한다. 따라서, 포텐셜 V g , sp 와 포텐셜 V sw 사이의 차이는 로컬 접지 V loc 에 대한 V sw 의 값의 변동에 불구하고 일정하게 유지되고, 마찬가지로 포텐셜 V g . ssw 와 V sw 사이의 차이는 로컬 접지 V loc 에 대한 V sw 의 값의 변동에 불구하고 주어진 제어 상태에서 일정하게 유지된다. 즉, 직렬 스위치에 대한 바이어스 및 제어 전압은 접지에 대해 플로팅이어야 한다. 본 예시적인 실시예에서 이러한 목적을 달성하기 위한 수단을 이하에 더욱 상세하게 설명한다.
유의할 것은, 직렬 스위칭 및 보호 소자(301)로서 PMOS 트랜지스터를 이용할 수 있다는 것이다. 이 경우에, 제어 및 바이어스 전압이 로컬 전원 전압 V hi 에 참조되며, (이하 보다 상세하게 설명할 기생 효과 및 과도 효과를 무시하면) 스위칭 사이클 동안 로컬 접지 V loc 에 대해 크게 변하지 않는다. PMOS 트랜지스터가 직렬 스위칭 블록(301)에 이용되지만, 이용되는 트랜지스터의 최대 게이트-투-드레인 또는 게이트-투-소스 전압이 실질적으로 전원 전압 미만인 경우에, 예시적인 구현에 있어서 후술할 바와 같이, 로컬 접지에 대해 제어 전압의 레벨을 시프트시키기 위한 수단을 제공하는 것이 여전히 필요하지만, 플로팅 전원 전압 및 구동기 전압을 더 이상 구성할 필요는 없다. 하지만, NMOS 트랜지스터 대신 PMOS 트랜지스터를 이용하는 것은 몇몇 불리한 점이 있다. 출력 전류가 2개의 직렬 트랜지스터를 통해 흘러야만 해서 각각에서 분산 손실을 야기하므로, 트랜지스터 상의 저항의 최소화가 적층형 스위치 블록의 경우에 특히 중요하다. 실리콘 내의 홀 이동도가 전자 이동도보다 실질적으로 낮기 때문에, 동등한 온 저항을 달성하기 위하여 PMOS 트랜지스터는 NMOS 디바이스보다 더 넓어야 하고, 따라서 PMOS 스위치의 게이트 커패시턴스는 필적하는 NMOS 디바이스의 게이트 커패시턴스보다 더 클 것이다. 식 (6)을 참조하면, 게이트 스위칭 손실은 게이트 커패시턴스에 비례하여 증가할 것이며, 그에 따라 컨버터의 효율이 손상될 것이라는 것이 명백하다. 또한, 스위칭 동안 PMOS 디바이스의 천이 동작은 NMOS 디바이스와는 다르며, 제조 동안 프로세스 파라미터, 동작 온도 및 전압에서의 편차가 다르므로, 특히 컨버터 소자의 원하는 소형 사이즈와 용이한 집적을 보장하기 위해 요구되는 높은 동작 주파수에서, 직렬 및 션트 스위칭 소자의 상대적인 스위칭 시간의 정밀한 제어가 달성하기 더욱 곤란하다. 따라서, 직렬 스위치 내의 NMOS 트랜지스터의 이용이 유리할 수 있다.
부트스트래핑된 전압 전원 및 레벨 시프팅 회로
적층형 NMOS 직렬 스위치(301)의 이용은, 직렬 스위칭 트랜지스터에 대한 제어 전압 311 및 직렬 보호 트랜지스터에 대한 바이어스 전압 V gsp 가 상술한 바와 같이 출력 스위칭 노드 포텐셜 V sw 에 참조되는 것을 필요로 한다. 다이오드(401)는 커패시터(402)를 양의 전원 전압에 접속하는 데 이용된다. 플로팅 노드(여기에서는 V sw )가 양의 전원 전압 아래로 내려가면, 다이오드(401)는 순방향 바이어싱되고, 커패시터(402)는 전원 전압과 플로팅 노드의 낮은 값 사이의 차에서 다이오드의 턴-온 전압을 뺀 것과 동등한 포텐셜까지 충전될 수 있다. 플로팅 노드가 높이 스윙하는 경우에, 다이오드(401)는 역방향 바이어싱되고, 필터 커패시터(402)의 높은 측은 전원 포텐셜보다 높은 값으로 플로팅될 수 있어, 스위칭 사이클의 적절한 부분 동안 직렬 스위칭 트랜지스터를 온으로 유지한다. 저항성 전압 분배기(404/405)가 도 15에서 도시한 바와 같이 이용될 수 있어 원하는 바이어스 전압을 인출하여 보호 트랜지스터 Qsp에 인가되게 하고; 낮은-드롭아웃(dropout) 레귤레이터 또는 직렬 다이오드 회로도 이를 위해 채용될 수 있다. 몇몇 실시예에서, 버퍼는 "레일-투-레일(rail-to-rail)"로 스윙할 수 없고, 스위치 디바이스의 브레이크다운 한도 내의 전압 범위로 감소될 필요가 있다.
상술한 접근법을 몇가지 불리한 점을 갖는다. 실리콘 상의 쇼트키 다이오드는 수용가능한 성능으로 제조하기 곤란하고, 그에 따라 종종 이용할 수 없거나 수용가능한 성능을 제공하지 않는다. 접합 다이오드가 쇼트키 다이오드를 대체할 수도 있다. 접합 다이오드는 높은 전압과 낮은 주파수 시스템에서 이용될 수 있다. 하지만, 접합 다이오드는, 순방향 바이어스 상태 후에 전류가 명목상으로 차단 방향으로의 구간 동안 도전되는 동안 역방향 회복 시간을 칭해지는 유한한 응답 시간에 의해 특징화된다. (이는, 순방향 전류 흐름의 이전 구간 동안에 주입된 접합 영역으로부터의 소수 캐리어 제거의 필요성에 기인한다.) 설명된 실시예들의 고주파수 컨버터에서, 이러한 역방향 회복 시간은 통상적으로 전체 스위칭 구간의 상당한 부분이며, 상당한 전하의 손실로 인해 필터 커패시터로부터의 전압으로 귀결된다. 세번째로, 전원 전압이 레귤레이팅되지 않아서, 새로운 배터리와 같은 고전압 소스가 직면되었을 때 신뢰성이 영향을 받을 수 있다. 마지막으로, 커패시터 양단에서 이용가능한 가장 큰 전압은 상술한 바와 같이 전원 전압에서 다이오드 턴-온 전압을 뺀 값이다. 특히 접합 다이오드의 경우에, 특히 입력 전압이 방전 및/또는 노화로 인해 하락하면, 턴-온 전압은 0.85V 이상만큼 클 수 있으며, 전원 전압의 상당 부분을 나타내고 배터리의 동작에 손상을 준다. 따라서, 종래의 부트스트래핑된 전압은 고주파수 레귤레이터에서 이용되는 경우에 몇몇 상당한 불리한 점을 가진다.
도 16은 상술한 결점들을 처리하는 부트스트랩 회로(304)의 실시예의 예를 도시한다. 전원 전압 Vhi는 낮은-드롭아웃 선형 레귤레이터(LDO)(411)의 입력을 향하고, 구동기로 공급되는 전력량이 최소이므로 그 효율은 전체 시스템 효율에 거의 영향을 미치지 않으며 그 출력 전압은 LDO의 전력 공급 전압과 실질적으로 동일할 수 있다. LDO의 출력은 로컬 접지 포텐셜에 연결된 필터 커패시터(412)로 향한다. 트랜지스터 Qb,d 및 Qb ,p가 도전되는 경우에, LDO는 상술한 제 2 스위칭 게이트 전압 Vgsp를 생성한다.
이러한 필터 커패시터(412)는 전압을 직렬로 접속된 한쌍의 NMOS 트랜지스터 Qb,d 및 Qb ,p에 공급한다. 일 실시예는 도 13의 션트 스위치 트랜지스터에 인가된 구동 전압 312의 레벨 시프트된 리플리커(replica)(406)에 의해 구동되는 제 1 트랜지스터를 포함한다. 따라서, 션트 스위치 트랜지스터(302)가 온이고 V sw 가 로컬 접지 포텐셜 V loc 로 하락하면, 트랜지스터 Qb ,d도 온 되어, 필터 커패시터가 전하를 플로팅 커패시터(414)에 공급할 수 있다. 션트 스위치(302)가 오프인 경우에, 직렬 스위치(301)는 온이고, V sw 는 로컬 전원 포텐셜 V hi 로 상승하고, 트랜지스터 Qb ,d는 오프되고, 플로팅 커패시터(414)는 V sw 를 따를 수 있어, 플로팅 커패시터(414)의 높은 측이 원하는 전압 VLDO에 의해 로컬 전원 전압 V hi 위로 유지된다.
상술한 제 2 구간 동안, 플로팅 커패시터가 충전된다. 충전 커패시터(414)는 공통 노드(V sw )와 NMOS 직렬 보호 트랜지스터의 게이트 사이에 접속하여, 스위칭 게이트 전압 Vgsp의 제어를 돕는다. 일 실시예는 선형 레귤레이터(LDO)와 플로팅 커패시터 사이의 도전성 경로를 제공하는 스위치를 폐쇄함으로써 제 2 구간 동안 충전되는 플로팅 커패시터를 포함한다. 보다 구체적인 실시예는, 션트 스위치 소자(302)가 폐쇄될 때 온 되는 부트스트래핑 트랜지스터 Qb ,d 및 Qb ,p의 게이트 전압을 포함하고, 한 쌍의 부트스트래핑 트랜지스터 Qb ,d 및 Qb ,p는 낮은-드롭아웃 선형 레귤레이터(411)와 플로팅 커패시터(414) 사이의 도전성 경로를 제공한다. 직렬 스위치 소자(301)를 폐쇄할 시에 제 2 구간으로부터 제 1 구간으로 천이할 때, 플로팅 커패시터(414)는 V sw 가 상승할 때 스위칭 게이트 전압 전압 부스트를 제공한다. 즉, 플로팅 커패시터는, 직렬 스위치 소자를 폐쇄할 시에 제 1 구간으로 천이할 때 스위칭 게이트 전압에 제 1 전원 전압보다 높은 전압을 공급한다.
트랜지스터 Qb ,p는 메인 스위칭 트랜지스터에 대하여 상술한 바와 동일한 방식으로 Qb ,d에 대해 보호 트랜지스터로서 기능한다. 이러한 트랜지스터에 인가된 전압 Vg,bp는 다이오드를 이용하여 얻어져서 Qb ,d의 게이트에 인가되는 전압을 레벨 시프트시키고, 그 후 커패시터로 결과를 필터링하여, 보호 트랜지스터 게이트 Vg , bp 상의 전압이 항상 스위칭 트랜지스터 게이트에 인가되는 평균 전압 Vg , bd를 초과하는 것을 보장한다.
레귤레이터 V LDO 의 출력 전압은 입력 전압 V ctr 에 의해 제어되며, 이는 차동 버퍼(415)에 의해 인출된, 플로팅 커패시터(414) 양단의 전압에 비례한다.
도 16의 회로는 설명되는 다이오드 기반 부트스트랩 전원에 대한 다수의 유리한 점을 제공한다. 회로는 표준 NMOS 디바이스와 표준 CMOS 프로세스를 이용하여 구현될 수 있다. 공급된 전압은 레귤레이팅되고 새로운 배터리로 의도된 값을 초과할 수 없다. 공급된 전압은 레귤레이터와 직렬 NMOS 디바이스의 온-저항 내에서 로컬 전원 전압에 근접할 수 있으며, 그에 따라 다이오드 전압 하락에 의해 제한되지 않으므로 성능이 배터리 수명에 의해 손상받지 않는다. 고속 NMOS 디바이스는 스위칭 기능 Qb ,d에 이용될 수 있어, 회로의 동작이 역방향 바이어스 회복 시간에 종속되지 않는다. 제어 입력 V gshsw 의 재이용은, 부트스트래핑된 전원 동작과 적층된 스위치의 동작 사이의 타이밍 동기가 듀티 사이클이 변할 때 유지되는 것을 보장한다.
구체적인 실시예들에서, 도 16의 회로에서 이용된 버퍼 증폭기(413)는 통상의 테이퍼드 CMOS 버퍼이지만, 이러한 버퍼에 대한 전원 레일은 스위치 노드 포텐셜 V sw 와 플로팅 커패시터(414)의 높은 측이며, 이는 V sw 위의 V LDO 보다 다소 작다. 따라서, 이러한 버퍼 증폭기에 공급된 제어 전압은 또한 로컬 접지 포텐셜 V loc 가 아니라 스위칭 노드 포텐셜 V sw 에 참조되어야 한다. 도 17의 레벨-시프팅 회로(305)의 예시적인 실시예는 이러한 요건을 다룬다.
상술한 스위칭 게이트 전압은 제어기로부터 제어 전압을 레벨 시프팅시킴으로써 생성될 수 있다. 실시예에 있어서, 제어 전압을 레벨 시프팅하는 것은 스위칭 게이트 전압을 공통 노드의 전압 포텐셜에 참조시키는 것을 포함한다.
전압차(aVdd1-Vsw)는 0.18 마이크론 기술에 있어서 예를 들면, 2.0V를 이용하는 트랜지스터에 대해 최대로 허용되는 DC 전압과 대략 동등하다. 전압 aVdd2 또한 이 값으로 설정되어 접지 노드에 참조된다. 전압 Vsw+1V는 aVdd1 및 Vsw 사이의 다이오드의 이용에 의해 얻어지며, 용량성 필터링으로 과도 성분을 제거한다.
제어기로부터 접지-참조된 차동 제어 전압이 전압-전류 컨버터(501)로 공급된다. 각 브랜치 상의 출력 차동 전류가 2개의 캐스코드(cascode) 트랜지스터를 통과하고, 한쌍 502는 Vdd2에 유지되고, 다른 쌍 503은 대략 Vsw+1.3V이다. 그리고, 전류는 여기에서 차동 전류를 다시 차동 전압으로 변환시키는 저항 Ract로 단순화된 양식으로 표현되는 능동 부하를 통과하고, 이는 차동 트랜스레지스턴스 증폭기(504)로 공급되고 추가적인 버퍼 스테이지(413)를 적절히 통과하여 직렬 스위치 게이트 Vgssw를 구동한다. 바람직한 실시예에서, 능동 부하는 상호 연결된 NMOS 트랜지스터를 갖는 NMOS 다이오드로서 구현되어, 몇몇 추가적인 고정 저항들과 함께 AC 부하 저항을 증가시킨다.
도 17에 도시된 레벨 시프팅 회로(305)가 도 12의 지연 블록(307)에서 도시한 바와 같이 실질적으로 복사될 수 있어 션트 스위치(302)에 제어 전압을 공급한다는 것에 유의하는 것이 중요하다. 지연 블록(307)에서, 회로는 aVdd2와 동등한 양쪽 트랜지스터에 인가된 게이트 전압으로 구성되어, 어떠한 전압 시프트도 도출되지 않는다. 하지만, 전파(propagation) 지연은 레벨 시프팅 블록에서 직면되는 지연과 실질적으로 동일하여, 진보성 있는 고주파수 컨버터의 성공적인 동작에 중요한, 직렬 및 션트 스위치로의 제어 입력의 정확한 동기를 유지한다.
스파이크 보호 회로
상술한 바와 같이, 극도로 빠른 스위칭 시간의 이용은 오프 상태로부터 온 상태로의 천이 동안 스위칭 트랜지스터의 채널에서의 분산을 최소화한다. 하지만, 컨버터의 신뢰성에 유해한 영향 없이 종래의 저전압 프로세스에서 이렇게 빠른 스위칭 시간을 채용하는 것은 추가적인 주의가 요구된다. 컨버터의 임의의 실용적인 구현에서, (배터리와 같은) 전원으로부터 직렬 스위칭의 높은 측으로 전류를 공급하는 접속은 유한한 기생 인덕턴스 L par , hi 와 연관된다. 이러한 인덕턴스는 임의의 실제 패키징된 디바이스에 존재하는 몇몇 물리적인 인덕턴스의 순수한 결과이며, 패키지 외부의 디커플링 커패시터의 기생 인덕턴스와, 컨버터를 포함하는 집적 회로 상의 접촉 패드에 전원 땜납 또는 범프를 접속시키는 트레이스(trace) 및/또는 와이어본드의 기생 인덕턴스를 포함하고, 통상적으로 더 작지만 컨버터 IC 자체 상의 트레이스로부터 여전히 무시할만한 기여도는 아니다. 이러한 다양한 기여도의 동등한 인덕턴스는 종래의 저주파수 컨버터의 설계에서는 통상적으로 무시된다. 스위칭 디바이스의 게이트에 공급되는 스위칭 전압이 실질적으로 사인이어서 스위칭 천이가 상대적으로 느린, 공진 게이트 드라이브를 이용하는 종래 기술의 고주파수 컨버터도 지금까지 이러한 인덕턴스를 무시하였다.
하지만, 설명된 실시예들은 매우 빠른 스위칭 천이를 채용할 수 있고, 종래 기술의 Zero Voltage Switching 접근법의 경우에서와 같이 션트 커패시턴스가 스위칭 트랜지스터에 의도적으로 부가되지 않는다. 따라서, 도 12를 다시 참조하면, 직렬 스위치(301)가 온인 경우에, 풀(full) 출력 전류가 기생 인덕터 Lpar , hi를 통과한다. 직렬 스위치(301)가 급격히 오프될 때, 이러한 기생 인덕터는 동일한 출력 전류를 유지하려고 하고, 임의의 방지 수단이 없으면 전압 V hi 가 급격하게 증가하게 한다. 또한, 회로 내의 분산이 없으면, 기생 인덕턴스는 기생 커패시턴스와 상호 작용하여 고주파수 공진 회로를 형성할 수 있으며, 이는 초기의 급격한 전압 천이의 결과로 지속적인 울림 조건을 만들 것이라는 것이 예측될 수 있다. 일례가 도 18에 도시된다. 이 경우에, 4개의 블록으로 분할된 기생적인 적층형 스위칭 회로는 반도체 패키지와 인쇄 회로 기판과 연관된 기생 인덕턴스(Lpar , pk, Lpar , bd)에 대한 실제값으로 상술한 고속 스위칭 천이를 이용해서 시뮬레이팅되지만, 바이패스 커패시턴스 또는 스파이크 방지는 제공되지 않는다. 직렬 스위치가 오프되는 순간에, 로컬 전원 전압은, 0.18 마이크론 디바이스를 이용할 때 적층된(캐스코드) 구성에 대해서도 최대 한도를 크게 초과하여 12.5볼트만큼 높이 스파이킹한다는 것은 명백하다. 또한, 회로는 대략 1.5GHz의 특징적인 주파수에서 연장된 울림 동작을 나타낸다. 직렬 스위치가 온되는 경우에, 로컬 전원 포텐셜은 급격히 1V만큼 낮게 하락하고, 대략 1GHz의 주파수에서 울린다. 각 경우에, 울림 진폭은 5-10nsec의 경과 동안 늦은 댐핑을 나타낸다. 오프-칩 커패시터의 포함이 스파이크의 크기에 상당히 영향을 주지는 않는다는 것에 유의해야 한다.
스위칭 소자가 적층된 NMOS 스위치, 또는 예를 들면, PMOS 트랜지스터, 단일 PMOS 트랜지스터, 단일 NMOS 트랜지스터를 포함하는 임의의 다른 종류의 스위치, 또는 임의의 다른 고속 스위칭 디바이스인지 여부에 상관없이, 스위치 주위에 부가된 션트 커패시턴스 없이 고속 스위칭 천이를 갖는 임의의 컨버터에서 전압 스파이크가 발생할 것이라는 것에 유의해야 한다. 또한, 도 18에 도시된 상세한 동작은 설명된 실시예들에 특정될 수 있지만, 부가된 션트 커패시턴스 없이 고속 스위칭 천이가 컨버터에서 이용되는 임의의 시간에 과도 전압 일탈(스파이크) 및 울림의 일반적인 현상이 발생할 것이다.
명확하게, 상술한 바와 같이 고속 스위칭 천이를 채용하는 임의의 DC-DC 컨버터의 직렬 및 션트 스위치 소자에 대한 스파이크 보호 회로를 제공하는 것이 바람직하다. 이상적으로는, 스파이크 보호는 상술한 제 1 전압 전원과 제 2 전원 전압 사이의 용량성 소자를 포함한다. 일 실시예에 있어서, 스파이크 보호 회로는 최소 기생 인덕턴스를 갖는 송신선을 포함하여, 송신선의 임피던스를 최소화한다.
도 19는 스파이크 보호 회로(1910)를 추가적으로 포함하는 전압 레귤레이터의 일례를 도시한다. 스파이크 보호 회로(1910)는 제 1 전압(전력) 전원과 제 2 전압(전력) 전원 사이에 전하-축적 회로를 제공한다. 도시한 바와 같이, 스파이크 보호 회로(1910)는 직렬 및 션트 스위치 소자와 동일한 집적 회로(1930)에 위치된다. 전하-축적 회로는, 직렬 스위치 소자와 션트 스위치 소자의 각각에 인접한, 직렬 스위치 소자와 션트 스위치 소자와 동일한 집적 회로 상에 배치된 용량성 소자(CSP)를 포함한다. 집적 회로는 패키지(1940) 내에 위치된다. 보다 구체적으로, 스파이크 보호 회로(1910)는 집적 회로(1930) 상에 직접 가깝게 배치되고, 스위칭 회로의 양측 상에 배치될 수 있고, 스위칭 회로와 스파이크 보호 회로(1910) 사이의 상호 접속을 제외하고는 기능적인 블록을 갖지 않는다. 실시예는 직렬 스위치 소자와 션트 스위치 소자의 각각의 반대측에 위치된 용량성 소자를 포함한다.
도 19에서 단순화된 양식으로 Rsp로 나타내어지는 분산 임피던스가 없으면, 스파이크 보호 커패시턴스는 기생 인덕턴스 L par , pk 및 L int1 을 갖는 고품질 팩터(high-Q) 직렬 공진 회로를 구성할 수 있으며, 여기에서 L int1 은 내부 온-칩 회로의 기생 인덕턴스이다. 직렬 스위치가 갑자기 온에서 오프로 천이될 때 효과적으로 공급될 수 있는 것과 같은, 스텝-함수 여기에 대한 이러한 회로의 응답은, 도 18에 도시한 바와 같이, 공진 주파수에서의 지속적인 사인 전압으로 귀결될 것이다. 또한, 각각의 직렬 부품 양단의 이러한 공진 전압의 진폭은 공진기 양단의 전체 전압의 진폭을 크게 초과할 수 있다. 사인 전압은 공진기 또는 연관된 부품 내에서 그 에너지가 손실에 의해 분산될 때까지 지속될 것이다. 노드 전압의 각각의 일탈은 직렬 및/또는 션트 스위치 트랜지스터에 부가적인 스트레스를 생성할 수 있고, 컨버터가 집적 시스템의 일부인 경우에, 울림이 DC-DC 컨버터와 동일한 칩 상의 다른 회로 양쪽에서, 회로 부근의 동작과의 간섭을 야기할 수도 있으므로, 이것은 매우 바람직하지 않은 상황이다. 울림이 스위치들 중 하나의 개방 또는 폐쇄와 타이밍이 맞지 않으면, 울림도 효율에 손실을 발생시킬 수 있다. 따라서, 개략적으로 Rsp로 나타내어지는 스파이크 보호 임피던스에 분산 소자를 내장하여 스파이크 보호 회로에서의 바람직하지 않은 울림을 최소화하는 것이 중요하다. 즉, 분산 소자는 레귤레이터 회로에 대한 전원의 울림을 댐핑한다. 일 실시예에 있어서, 분산 소자는 레귤레이터 회로에 대한 전원의 울림을 임계적으로 댐핑한다.
이러한 분산 소자의 값은 고려되는 개수에 기초하여 선택된다. 첫번째로, 소자의 임피던스 자체는 출력 전류가 이를 통해 흐를 때 결과적인 전압이 스위칭 트랜지스터의 접합에서 허용되는 최대 전압에 비해 작도록 충분히 작아서, 분산 임피던스가 그 자체로 신뢰성을 열화시키는 전압을 생성하지 않는다는 것을 보장하여야 한다. 두번째로, 분산 소자는 기생 인덕턴스와 스파이크 분산 회로로 구성되는 직렬 공진 회로 내의 과도한 울림을 억제하기에 충분히 커야 한다. 마지막으로, 등가의 저항 Rsp에서의 분산이 부하에서 손실되어 전체 시스템 효율을 열화시키므로, 수용가능한 울림 억제를 생성하는 분산의 최소값이 채용되어야 한다. 일반적으로 정확한 분산값에 대한 단순한 분석 공식을 제공할 수는 없으며, 이는 그 대신에 세부적인 회로 시뮬레이션과 장점의 2개의 상대적인 양태: 전체 컨버터 효율, 및 스위칭 트랜지스터 게이트-드레인 또는 게이트-소스 접속에 인가된 RMS(root-mean-square) 전압의 최적화를 통해 발견되어야 한다. 일 실시예에 있어서, 최적의 저항값은 통상적으로 송신선에 근접한 집중 소자의 특성 임피던스와 매칭되는 값, 즉 아래의 값에 근접한다.
Figure 112012056018322-pct00009
일 실시예에 있어서, 분산 소자의 저항값은 송신선의 집중 소자 근사의 특성 임피던스와 매칭되며, 여기에서 송신선은 전하-축적 회로와 레귤레이터 회로와 연관된 기생 인덕턴스를 포함한다. 다른 실시예에 있어서, 분산 소자의 저항값은 송신선의 집중 소자 근사의 특성 임피던스에 기초하고, 여기에서 송신선은 전하-축적 회로 및 레귤레이터 회로와 연관된 기생 인덕턴스를 포함한다. 일 실시예에 있어서, 기생 인덕턴스는 적어도 전압 레귤레이터를 포함하는 집적 회로 패키지와 전압 레귤레이터를 포함하는 집적 회로와 연관된 인덕턴스를 포함한다.
일 실시예에 있어서, 분산 소자는 스위칭 소자의 스위칭 구간 동안 레귤레이팅된 전압의 울림을 억제한다. 일 실시예는 스위칭 소자의 열화를 방지하게 위해 선택되는 분산 소자의 저항값을 포함한다.
그 시뮬레이션 결과가 도 20에 제시되는 예시적인 실시예에서, 스위칭 회로 및 연관된 스파이크 보호 회로는 다른 곳에서 설명한 바와 같이 4개의 세그먼트로 분할된다. 각각의 스파이크 보호 세그먼트는 50pF의 등가 커패시턴스와 2옴의 등가 분산 저항을 제공하여, 전체 컨버터는 600mA의 전원 전류를 스위칭하면서, Rsp에 대해 0.5옴의 값과 개략적으로 등가인 스파이크 보호 분산과 200pF의 등가 커패시턴스 Csp를 제공한다. 도 18과의 비교에 의해 관측될 수 있는 바와 같이, 로컬 전원 전압 스파이크가 실질적으로 감소된다.
일 실시예에서, 전압 스파이크 보호 회로는 MOS 구조의 게이트-투-채널 커패시턴스를 이용하여 구성된다. 표준 CMOS 프로세스에서 통상적으로 이용가능한 단위 면적당 가장 높은 커패시턴스를 제공하므로 MOS 구조가 본 실시예에서 채용된다. 일 실시예에 있어서, 적어도 하나의 MOS 구조는 전하-축적 회로와 분산 소자의 적어도 일부를 포함한다. 평행 평판 MIM(metal-insulator metal) 커패시터, 에지-한정 커패시터, 트렌치 커패시터와 같은 다른 커패시터 구조, 또는 DRAM 스토리지 셀에서의 이용을 위한 기술 분야에서 잘 알려진 것과 같은 다양한 원주형 또는 기둥형 구조가 주어진 프로세스에서 이용가능하다면 이용될 수 있다. 일반적으로, 게이트와 공통 소스/드레인/본체 접속 사이의 MOS 구조 양단에 안전하게 인가될 수 있는 전압은 통상의 MOS 트랜지스터 동작에서 게이트와 임의의 다른 디바이스 단자 사이에 허용가능한 것과 유사하다. 전압 스파이크 보호 회로(303)가 적어도 DC 전원 전압인 로컬 단자 V hi 및 V loc 사이에 접속되므로, 임의의 하나의 커패시터의 단자들 양단의 전압이 수용가능한하게 작다는 것을 보장하기 위하여 복수의 MOS 커패시터를 직렬로 배치하는 것이 필요할 수 있다. 일 실시예에 있어서, 각각의 MOS 커패시터 양단의 전압은 각각의 MOS 커패시터의 최대의 허용 DC 전압에 의해 결정되는 미리 정해진 임계값 아래로 유지된다. 바이어스 네트워크가, 디커플링 네트워크의 AC 특성에 영향을 미치지 않고, 직렬 MOS 구조 사이의 중간 노드 전압이 원하는 인가 DC 포텐셜을 삽입한다는 것을 보장하기 위해 이용될 수 있다. 예시적인 실시예에서, 상대적으로 고농도로 n 도핑된 웰이 게이트와 채널/본체 영역 사이의 커패시턴스를 최대화하는 데 이용되지만, 종래의 NMOS 또는 PMOS 디바이스도 이용될 수 있다.
분산 소자 Rsp가 커패시터와 직렬로 통합될 수 있다. 이러한 분산 소자들은 폴리실리콘 저항, 박막 금속 저항 또는 임의의 다른 종래의 저항 소자로서 구현될 수 있다. 커패시터 구조와 연관된 등가의 직렬 저항은 이용되는 프로세스와 커패시터 제조를 위해 채용된 접근법에 따라 다르며, 몇몇 경우에는 충분히 커서 추가적인 분산 소자가 필요하지 않다.
커패시터의 물리적 사이즈가 증가하기 때문에, 일반적으로, 커패시터 Csp의 값의 증가는 임의의 주어진 커패시터 기술 및 레이아웃에 대해서 증가된 기생 인덕턴스 Lint1을 야기해서, 전류가 상호접속 와이어에 의해 전달되어야 하는 거리가 증가한다. 주어진 커패시터 구조와 연관된 기생 인덕턴스는 양호한 레이아웃 가이드라인에 의해 감소될 수 있으며; 예를 들면, 접촉부가 직사각형 구조의 대향 단부에 위치되지 않아야 하고, 기생 인덕턴스를 감소시키기 위해서 바람직하게는 구조의 중앙 부근 또는 그 일 단부에 위치된 양쪽에 위치되어야 한다. 하지만, 최대 전류를 증가시키기 위해서는, 충분히 낮은 인덕턴스를 갖는 단일 커패시터를 구성하는 것이 곤란해진다. 예를 들면, 최대 출력 전류를 2배로 하기 위해서는, 보호 커패시턴스는 2배가 되어야 하지만, (커패시턴스와 스케일링되는) 인덕턴스는 반으로 되어야 한다. 임의의 주어진 기술 및 커패시터 구조 및 레이아웃에 대하여, 기생 인덕턴스가 과도하게 되는 출력 전류에 도달될 것이다.
이러한 문제점에 대한 해결책은 각 세그먼트가 전체 출력 전류의 일부를 전달하도록 스위칭 회로(301, 302)의 스위칭 소자를 병렬로 접속된 세그먼트(스위칭 블록 세그먼트)로 추가적으로 재분할하고, 각각 스위칭 블록 세그먼트 중 하나를 보호하는 별개의 세그먼트들로 보호 회로 Csp-Rsp를 추가적으로 분할함으로써 발견될 수 있다. 일 실시예에서, 보호 회로의 일부가 스위칭 회로 세그먼트의 각각의 측 상, 그리고 스위치 자체에 근접한 다른 편리한 위치에 선택적으로 배치되도록, 보호 회로가 추가적으로 재분할된다. 일 실시예에 있어서, 전압 스파이크 보호 회로의 적어도 일부는 복수의 스위칭 블록 세그먼트들 사이에 위치된다. 스파이크 보호 회로는 전하-축적 회로 세그먼트들을 포함할 수 있다. 일 실시예는 임의의 다른 스위칭 블록 세그먼트보다 보호되는 스위칭 블록 세그먼트에 물리적으로 더 가까이 위치되는 스파이크 보호 회로의 각각의 전하-축적 회로 세그먼트를 포함한다.
스위칭 회로(스위칭 소자)(301, 302)가 다수의 스위칭 블록 세그먼트(2120, 2130, 2140 등)로 분할되고, 2121 및 2122와 같은 보호 회로 블록이 각 세그먼트와 연관되는 예가 도 21에 도시된다. 이 구성에서, 각 커패시턴스 구조와 연관된 최대 전류가 감소되어(n 블록이 존재한다면, n의 비율로 감소), 요구되는 물리적 사이즈가 기생 인덕턴스를 최소화하기에 충분하게 감소된다. 동등한지 않은 공유가 몇몇 애플리케이션에서 유리할 수도 있지만, 일반적으로 전체 출력 전류는 스위칭 회로의 여러 세그먼트들 사이에서 대략 동등하게 공유될 것이다.
이렇게 분할된 컨버터의 예시적인 구현이 도 22에 개략적으로 도시된다. 예시적인 실시예에서, 전체 600mA의 최대 출력 전류에 대해서, 4개의 세그먼트(2220, 2230, 2240 및 2250) 각각은 150mA의 최대 출력 전류를 공급한다. 일 실시예에 있어서, 각 세그먼트는 대략 높이가 400 마이크론이고, 2221, 2222 및 2223과 같은 세그먼트(2220) 대해 도시되고, 각각 전원 전압 Vhi, 출력 인덕터(전류 Iout을 전달), 및 로컬 접지 접속 Vloc에 각각 접속된 3개의 접촉부를 갖는다. 예시적인 실시예에서, 이러한 접속은 볼 그리드 어레이 패키지를 이용하여 이루어지지만, 본드 와이어 또는 다른 접촉 수단이 채용될 수 있다. 세그먼트들(22201) 중 하나의 클로즈-업은 볼 접촉부(2221)(명료화를 위해 여기에서는 도시하지 않은 상위 레벨 금속화 이용)에 접속된 제 1 전원 전압 Vhi에 대한 버스(2226)와, 볼 접촉부(2223)(여기에서는 도시하지 않은 상위 레벨 금속화를 다시 이용함)에 접속된 로컬 접지 Vloc에 대한 버스(2227)를 도시한다. 상세히 상술한 바와 같이, 중앙 블록(2225)은 그 출력 전류가 볼 접촉부(2222)에 접속되는 스위칭 회로를 포함한다. 버스(2226, 2227)는 스위칭 회로 블록(2225)을 포위한다. 비아 접촉부는, 단면 화상(22202)에 도시된 바와 같이, 버스들(2226, 2227)을 일반적으로 버스들 아래에 위치된 커패시터 영역에 배치된 커패시터의 블록에 접속하기 위해 채용된다. 커패시터는 상술한 바와 같이, 이용되는 프로세스에 대해 임의의 편리한 방식으로 구현될 수 있으며; 바람직한 실시예에서, 상술한 바와 같이 커패시터는 직렬로 연결된 2개의 NMOS 구조로서 구현된다. 링 형상의 버스는 주어진 스파이크 보호 커패시턴스에 대해 최소한의 기생 인덕턴스를 제공한다. (소형인 분산 저항 Rsp는 여기에 도시하지 않았지만, 버스 접촉부를 따라 임의의 편리한 위치에 배치될 수 있다.) 일 실시예에서, 세그먼트당 80pH 미만의 기생 인덕턴스를 갖는 세그먼트당 50pF의 커패시턴스가 버스 아래에 분포된 커패시턴스와 함께 링 형상의 버스들의 이용으로부터 얻어질 수 있다. 결과적인 전체 등가 회로는 4개의 세그먼트로 이루어진 전체 컨버터에 대해서, 대략 20pH 기생 인덕턴스만을 갖는 200pF의 스파이크 보호 커패시턴스를 갖는다. 도 20에 도시된 바와 같이, 이는 대략 1nsec의 시간에 대하여 대략 0.9V의 최대 스파이크 전압으로 귀결되며, 약간 더 낮은 전압 레벨에서 약간의 울림을 갖는다. 4.4V의 예시적인 DC 전압에 대하여, 적층된 스위치에 인가된 RMS 전압은 대략 0.1V 내지 4.5V만큼만 증가되며, 이는 통상적으로 신뢰성에 미미한 영향을 갖는다.
구체적인 실시예가 설명되고 예시되었지만, 실시예들은 이렇게 설명되고 예시된 부분의 구체적인 양식 또는 구성에 한정되는 것이 아니다.
301: 직렬 스위치 소자 302: 션트 스위칭 소자
306: 테이퍼드 구동기 310: 전압 컨버터
1910: 스파이크 보호 회로 1930: 집적 회로

Claims (26)

  1. 레귤레이팅된 전압을 생성하는 방법에 있어서:
    직렬 스위치 소자 및 션트 스위치 소자의 제어된 폐쇄 및 개방을 통해 상기 레귤레이팅된 전압을 생성하는 단계로서, 상기 직렬 스위치 소자는 제 1 전압 전원과 공통 노드 사이에 접속되고, 상기 션트 스위치 소자는 상기 공통 노드와 제 2 전원 전압 사이에 접속되는, 상기 전압을 생성하는 단계를 포함하고, 상기 레귤레이팅된 전압을 생성하는 단계는,
    제 1 구간 동안 상기 직렬 스위치 소자를 폐쇄하는 단계로서, 상기 직렬 스위치 소자는 NMOS 직렬 보호 트랜지스터와 적층된 NMOS 직렬 스위칭 트랜지스터를 포함하는, 상기 직렬 스위치 소자를 폐쇄하는 단계, 및
    제 2 구간 동안 상기 션트 스위치 소자를 폐쇄하는 단계로서, 상기 션트 스위치 소자는 NMOS 션트 보호 트랜지스터와 적층된 NMOS 션트 스위칭 트랜지스터를 포함하는, 상기 션트 스위치 소자 폐쇄 단계를 포함하고,
    상기 직렬 스위치 소자를 폐쇄하는 단계는,
    상기 직렬 스위치 소자의 상기 NMOS 직렬 스위치 트랜지스터의 게이트에 스위칭 게이트 전압을 인가하는 단계를 포함하고, 상기 스위칭 게이트 전압은 상기 공통 노드의 전압 포텐셜보다 큰 적어도 임계 전압의 전압 포텐셜을 갖고,
    상기 제 1 구간 동안 상기 직렬 스위치 소자를 폐쇄하는 단계는 상기 NMOS 직렬 보호 트랜지스터에 제 2 스위칭 게이트 전압을 인가하는 단계를 추가로 포함하고,
    상기 레귤레이팅된 전압을 생성하는 단계는,
    선형 레귤레이터와 플로팅 커패시터 사이에 도전성 경로를 제공하는 스위치를 턴 온하는 단계를 포함하는, 상기 제 2 구간 동안 플로팅 커패시터를 충전하는 단계를 추가로 포함하고, 상기 플로팅 커패시터는 상기 공통 노드와 상기 NMOS 직렬 보호 트랜지스터의 게이트 사이에 연결되고, 상기 제 2 스위칭 게이트 전압의 제어를 돕는, 레귤레이팅된 전압을 생성하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 구간 동안 상기 직렬 스위치 소자를 폐쇄하는 단계는, 상기 NMOS 직렬 보호 트랜지스터에 제 2 스위칭 게이트 전압을 인가하는 단계를 추가로 포함하고, 상기 제 2 스위칭 게이트 전압은 상기 NMOS 직렬 스위칭 트랜지스터의 최대 DC(직류) 전압 정격과 상기 제 1 전원 전압의 합보다 작고, 상기 임계 전압과 제 1 전압 전원의 전압 포텐셜의 합보다 큰 전압 포텐셜을 갖는, 레귤레이팅된 전압을 생성하는 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 스위치는 상기 션트 스위치 소자가 폐쇄될 때 턴 온되는, 레귤레이팅된 전압을 생성하는 방법.
  7. 제 1 항에 있어서,
    상기 제 2 구간 동안 플로팅 커패시터를 충전하는 단계는:
    선형 레귤레이터와 상기 플로팅 커패시터 사이에 도전성 경로를 제공하는 적어도 한 쌍의 부트스트래핑 트랜지스터들(bootstrapping transistors)을 턴 온하는 단계를 포함하는, 레귤레이팅된 전압을 생성하는 방법.
  8. 제 7 항에 있어서,
    상기 부트스트래핑 트랜지스터들의 게이트 전압들은, 상기 션트 스위치 소자가 폐쇄될 때 턴 온되는, 레귤레이팅된 전압을 생성하는 방법.
  9. 제 1 항에 있어서,
    상기 플로팅 커패시터는 상기 직렬 스위치 소자의 폐쇄시에 상기 제 1 구간으로 천이할 때, 상기 제 1 전원 전압보다 높은 전압을 상기 스위칭 게이트 전압에 제공하는, 레귤레이팅된 전압을 생성하는 방법.
  10. 제 1 항에 있어서,
    상기 제 2 구간 동안 션트 스위치 소자를 폐쇄하는 단계는:
    상기 션트 스위치 소자의 상기 NMOS 션트 스위치 트랜지스터의 게이트에 스위칭 게이트 전압을 인가하는 단계를 포함하고,
    상기 스위칭 게이트 전압은 상기 제 2 전원 전압의 전압 포텐셜보다 큰 적어도 임계 전압의 전압 포텐셜을 갖는, 레귤레이팅된 전압을 생성하는 방법.
  11. 제 10 항에 있어서,
    상기 제 2 구간 동안 상기 션트 스위치 소자를 폐쇄하는 단계는:
    상기 션트 스위치 소자의 상기 NMOS 션트 보호 트랜지스터의 게이트에 제 2 스위칭 게이트 전압을 인가하는 단계를 추가로 포함하고,
    상기 제 2 스위칭 게이트 전압은 상기 NMOS 직렬 스위칭 트랜지스터의 최대 DC(직류) 전압 정격과 상기 제 2 전원 전압의 합보다 작고, 상기 제 1 전압 전원의 상기 전압 포텐셜과 상기 NMOS 직렬 스위칭 트랜지스터의 상기 최대 DC(직류) 전압 정격의 차보다 큰 전압 포텐셜을 갖는, 레귤레이팅된 전압을 생성하는 방법.
  12. 제 1 항에 있어서,
    상기 제 1 전압 전원과 상기 제 2 전압 전원의 상기 전압 포텐셜 사이의 차이는, 상기 NMOS 직렬 스위칭 트랜지스터 및 상기 NMOS 직렬 보호 트랜지스터의 최대 DC(직류) 전압 정격의 합으로 제한되는, 레귤레이팅된 전압을 생성하는 방법.
  13. 제 1 항에 있어서,
    상기 임계 전압은 상기 NMOS 직렬 스위칭 트랜지스터로 하여금 전류를 통하게 할만큼 충분히 큰 전압 포텐셜인, 레귤레이팅된 전압을 생성하는 방법.
  14. 제 1 항에 있어서,
    제어 전압을 레벨-시프팅함으로써 상기 스위칭 게이트 전압을 생성하는 단계를 추가로 포함하는, 레귤레이팅된 전압을 생성하는 방법.
  15. 제 14 항에 있어서,
    상기 제어 전압을 레벨 시프팅하는 것은 상기 스위칭 게이트 전압을 상기 공통 노드의 상기 전압 포텐셜에 레퍼런싱(referencing)하는 것을 포함하는, 레귤레이팅된 전압을 생성하는 방법.
  16. 제 1 항에 있어서,
    전압 스파이크 보호 회로로 상기 레귤레이팅된 전압을 전압 스파이크 보호하는 단계를 추가로 포함하고, 상기 전압 스파이크 보호 회로는 분산 저항(dissipative resistance) 및 전하 축적 회로를 포함하는, 레귤레이팅된 전압을 생성하는 방법.
  17. 제 1 항에 있어서,
    상기 직렬 스위치 소자 및 상기 션트 스위치 소자는 스위칭 블록들을 형성하고, 각 스위칭 블록은 복수의 스위칭 블록 세그먼트들을 포함하고, 상기 방법은 전압 스파이크 보호 회로로 상기 레귤레이팅된 전압을 전압 스파이크 보호하는 단계를 추가로 포함하고, 상기 전압 스파이크 보호 회로의 적어도 일부는 상기 복수의 스위칭 블록 세그먼트들 사이에 위치되는, 레귤레이팅된 전압을 생성하는 방법.
  18. 제 1 항에 있어서,
    상기 직렬 스위치 소자 및 상기 션트 스위치 소자는 스위칭 블록들을 형성하고, 각 스위칭 블록은 복수의 스위칭 블록 세그먼트들을 포함하고, 상기 방법은 전압 스파이크 보호 회로로 상기 레귤레이팅된 전압을 전압 스파이크 보호하는 단계를 추가로 포함하고, 상기 스파이크 보호 회로의 각 전하 축적 회로 세그먼트는 임의의 다른 스위칭 블록 세그먼트보다, 상기 스파이크 보호 회로가 보호하는 스위칭 블록 세그먼트에 물리적으로 더 근접한, 레귤레이팅된 전압을 생성하는 방법.
  19. 전압 레귤레이터에 있어서,
    제 1 전압 전원과 공통 노드 사이에 접속된 직렬 스위치 소자로서, 상기 직렬 스위치 소자는 NMOS 직렬 보호 트랜지스터와 적층된 NMOS 직렬 스위칭 트랜지스터를 포함하는, 상기 직렬 스위치 소자;
    상기 공통 노드와 제 2 전압 전원 사이에 접속된 션트 스위치 소자로서, 상기 션트 스위치 소자는 NMOS 션트 보호 트랜지스터와 적층된 NMOS 션트 스위칭 트랜지스터를 포함하는, 상기 션트 스위치 소자;
    상기 직렬 스위치 소자의 상기 NMOS 직렬 스위치 트랜지스터의 게이트에 스위칭 게이트 전압을 인가함으로써 상기 직렬 스위치 소자를 폐쇄하는 수단으로서, 상기 스위칭 게이트 전압은 상기 공통 노드의 전압 포텐셜보다 큰 적어도 임계 전압의 전압 포텐셜을 갖는, 상기 직렬 스위치 소자 폐쇄 수단; 및
    상기 션트 스위치 소자를 폐쇄하는 수단을 포함하고,
    상기 직렬 스위치 소자를 폐쇄하는 수단은 상기 NMOS 직렬 보호 트랜지스터에 제 2 스위칭 게이트 전압을 인가하는 수단을 추가로 포함하고,
    상기 전압 레귤레이터는,
    선형 레귤레이터와 플로팅 커패시터 사이에 도전성 경로를 제공하는 스위치를 턴 온하는 수단을 포함하는, 상기 제 2 구간 동안 플로팅 커패시터를 충전하는 수단을 추가로 포함하고, 상기 플로팅 커패시터는 상기 공통 노드와 상기 NMOS 직렬 보호 트랜지스터의 게이트 사이에 연결되고, 상기 제 2 스위칭 게이트 전압의 제어를 돕는, 전압 레귤레이터.
  20. 제 19 항에 있어서,
    상기 제 2 스위칭 게이트 전압은 상기 제 1 전원 전압과 상기 NMOS 직렬 스위칭 트랜지스터의 최대 DC(직류) 전압 정격의 합보다 작고, 상기 제 1 전압 전원의 상기 전압 포텐셜과 상기 임계 전압의 합보다 큰 전압 포텐셜을 갖는, 전압 레귤레이터.
  21. 제 20 항에 있어서,
    상기 제 1 전압 전원, 및 기준 전압에 접속되고, 상기 제 2 스위칭 게이트 전압의 생성을 돕는 낮은-드롭아웃(low-dropout) 선형 레귤레이터를 추가로 포함하는, 전압 레귤레이터.
  22. 삭제
  23. 제 19 항에 있어서,
    상기 션트 스위치 소자가 폐쇄될 때 선형 레귤레이터와 상기 플로팅 커패시터 사이에 도전성 경로를 제공하여 상기 플로팅 커패시터를 충전하는 스위치를 추가로 포함하는, 전압 레귤레이터.
  24. 제 19 항에 있어서,
    상기 플로팅 커패시터는 상기 직렬 스위치 소자의 폐쇄시에 제 1 구간으로 천이할 때 상기 제 1 전원 전압보다 높은 전압을 상기 스위칭 게이트 전압에 제공하는, 전압 레귤레이터.
  25. 제 19 항에 있어서,
    제어 전압을 레벨 시프팅함으로써 상기 스위칭 게이트 전압을 생성하는 레벨 시프터를 추가로 포함하고,
    상기 제어 전압을 레벨 시프팅하는 것은, 상기 스위칭 게이트 전압을 상기 공통 노드의 상기 전압 포텐셜에 레퍼런싱하는 것을 포함하는, 전압 레귤레이터.
  26. 제 19 항에 있어서,
    상기 제 1 전압 전원과 상기 제 2 전압 전원 사이에 전하 축적 회로를 추가로 포함하고,
    상기 전하 축적 회로는 상기 직렬 스위치 소자 및 상기 션트 스위치 소자 각각에 인접한, 상기 직렬 스위치 소자 및 상기 션트 스위치 소자와 동일한 집적 회로상에 배치되는 용량성 소자들을 포함하고, 상기 용량성 소자들은 상기 직렬 스위치 소자 및 상기 션트 스위치 소자 각각의 대향하는 측들상에 위치되는, 전압 레귤레이터.
KR1020127018267A 2009-12-23 2010-12-01 적층형 ｎｍｏｓ ｄｃ―ｄｃ 전력 변환 KR101800602B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/646,213 US8212536B2 (en) 2009-12-23 2009-12-23 Stacked NMOS DC-to-DC power conversion
US12/646,213 2009-12-23
PCT/US2010/058602 WO2011090555A2 (en) 2009-12-23 2010-12-01 Stacked nmos dc-to-dc power conversion

Publications (2)

Publication Number Publication Date
KR20120112550A KR20120112550A (ko) 2012-10-11
KR101800602B1 true KR101800602B1 (ko) 2017-11-23

Family

ID=44150101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127018267A KR101800602B1 (ko) 2009-12-23 2010-12-01 적층형 ｎｍｏｓ ｄｃ―ｄｃ 전력 변환

Country Status (4)

Country Link
US (2) US8212536B2 (ko)
EP (1) EP2517343B1 (ko)
KR (1) KR101800602B1 (ko)
WO (1) WO2011090555A2 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2251955A1 (en) * 2009-04-23 2010-11-17 ST-Ericsson SA (ST-Ericsson Ltd) Power supply for a RTC
US8212536B2 (en) * 2009-12-23 2012-07-03 R2 Semiconductor, Inc. Stacked NMOS DC-to-DC power conversion
JP5499877B2 (ja) * 2010-04-23 2014-05-21 三菱電機株式会社 電力用半導体装置
US9035626B2 (en) 2010-08-18 2015-05-19 Volterra Semiconductor Corporation Switching circuits for extracting power from an electric power source and associated methods
US8649129B2 (en) * 2010-11-05 2014-02-11 System General Corporation Method and apparatus of providing over-temperature protection for power converters
US8614567B2 (en) * 2011-01-05 2013-12-24 Analog Devices, Inc. Voltage regulator structures and methods with bootstrapped bias capacitor
TWI484743B (zh) * 2011-04-26 2015-05-11 Mstar Semiconductor Inc 以低壓驅動之升壓電路與相關方法
TWI433442B (zh) * 2012-02-20 2014-04-01 Global Unichip Corp 電壓轉換電路
TW201340078A (zh) * 2012-03-22 2013-10-01 Richtek Technology Corp 提高驅動器效率的電壓轉換電路及方法
US9154026B2 (en) 2012-06-27 2015-10-06 Intel Corporation Bridge driver for a switching voltage regulator which is operable to soft-switch and hard-switch
US8861145B2 (en) 2012-07-19 2014-10-14 Honeywell International Inc. Circuit with motor driver spike suppression
KR101532125B1 (ko) * 2012-11-23 2015-06-26 삼성전기주식회사 고주파 스위치
JP5986921B2 (ja) * 2012-12-27 2016-09-06 日立アプライアンス株式会社 点灯装置
JP6088331B2 (ja) * 2013-04-10 2017-03-01 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
US9287789B2 (en) 2013-08-01 2016-03-15 National Instruments Corporation DC-to-DC converter input stage with capacitive current limit
TWI543504B (zh) 2013-08-15 2016-07-21 天鈺科技股份有限公司 靜電放電防護電路
CN104852564A (zh) * 2014-02-17 2015-08-19 光宝电子(广州)有限公司 非线性转换比功率因数转换器
US9639107B2 (en) * 2014-03-19 2017-05-02 The Regents Of The University Of Michigan Ultra low power temperature insensitive current source with line and load regulation
US9699848B2 (en) * 2014-12-17 2017-07-04 Infineon Technologies Austria Ag System and method for a switched-mode power supply
US9484897B2 (en) * 2015-03-18 2016-11-01 Peregrine Semiconductor Corporation Level shifter
US9912327B2 (en) * 2015-03-18 2018-03-06 Peregrine Semiconductor Corporation Dead time control circuit for a level shifter
JP6452548B2 (ja) * 2015-05-27 2019-01-16 キヤノン株式会社 電力供給装置及び制御方法
US10256811B2 (en) 2016-11-22 2019-04-09 Electronics And Telecommunications Research Institute Cascode switch circuit including level shifter
US9847348B1 (en) 2016-12-20 2017-12-19 Peregrine Semiconductor Corporation Systems, methods and apparatus for enabling high voltage circuits
US10672726B2 (en) 2017-05-19 2020-06-02 Psemi Corporation Transient stabilized SOI FETs
US10276371B2 (en) 2017-05-19 2019-04-30 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US10116297B1 (en) * 2017-06-19 2018-10-30 Psemi Corporation DC-coupled high-voltage level shifter
US10348293B2 (en) * 2017-06-19 2019-07-09 Psemi Corporation Timing controller for dead-time control
EP3444949A1 (en) * 2017-08-18 2019-02-20 Siemens Aktiengesellschaft Inverter
US10680605B2 (en) 2018-02-28 2020-06-09 Infineon Technologies Ag Bias circuit and method for a high-voltage RF switch
US11283440B2 (en) 2018-04-03 2022-03-22 Siemens Energy Global GmbH & Co. KG Circuit arrangement and power converter module having semiconductor switches connected in series
KR102634469B1 (ko) * 2018-12-20 2024-02-06 주식회사 엘엑스세미콘 벅-부스트 컨버터
CN109995224A (zh) * 2019-03-25 2019-07-09 西安交通大学 一种单外部驱动的mosfet管串联高压模块
US10804854B1 (en) * 2019-08-29 2020-10-13 Qualcomm Incorporated Multi-level power supply architecture for radio frequency power amplifiers
TWI715224B (zh) 2019-09-30 2021-01-01 瑞昱半導體股份有限公司 具有耐壓機制的輸出電路
WO2021112309A1 (ko) * 2019-12-06 2021-06-10 엘지전자 주식회사 벅 컨버터
IL273496A (en) * 2020-03-22 2021-09-30 Irp Nexus Group Ltd A system and application for managing a battery array
CN114020085B (zh) * 2021-10-18 2023-10-27 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
US11804836B1 (en) 2022-05-20 2023-10-31 Analog Devices, Inc. Bootstrapped switch with fast turn off

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040047098A1 (en) * 2001-01-16 2004-03-11 Peter Friedrichs Electronic switching device and an operating method thereof
US20090096511A1 (en) * 2007-10-12 2009-04-16 Monolithic Power Systems, Inc. Method and apparatus for high performance switch mode voltage regulators
US20090243570A1 (en) * 2008-03-31 2009-10-01 Silicon Laboratories Inc. 5 volt tolerant voltage regulator

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3353066A (en) * 1965-09-17 1967-11-14 Joslyn Mfg & Supply Co Surge protection circuit
US4521725A (en) * 1983-12-02 1985-06-04 United Technologies Corporation Series switching regulator
US5126651A (en) * 1991-07-26 1992-06-30 Motorola, Inc. Gate drive circuit for a synchronous rectifier
US5258662A (en) 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
US5408150A (en) * 1992-06-04 1995-04-18 Linear Technology Corporation Circuit for driving two power mosfets in a half-bridge configuration
US5627460A (en) 1994-12-28 1997-05-06 Unitrode Corporation DC/DC converter having a bootstrapped high side driver
US5923143A (en) * 1998-03-20 1999-07-13 York International Corporation Solid state motor starter with energy recovery
DE19838389C1 (de) * 1998-08-24 2000-03-09 Siemens Ag Verfahren und Vorrichtung zur Steuerung eines abschaltbaren Stromrichterventils mit der Reihenschaltzahl Zwei oder größer
JP4105314B2 (ja) * 1998-12-24 2008-06-25 富士通株式会社 Ｄｃ−ｄｃコンバータ回路および電池駆動型装置
US6728084B2 (en) * 2002-03-08 2004-04-27 Kevin W. Ziemer System and method for overvoltage protection of an integrated circuit
WO2003100831A2 (en) * 2002-05-24 2003-12-04 Arizona Board Of Regents Integrated zvs synchronous buck dc-dc converter with adaptive control
US7026797B2 (en) * 2003-03-21 2006-04-11 Tropian, Inc. Extremely high-speed switchmode DC-DC converters
US7202648B2 (en) * 2003-05-05 2007-04-10 Intel Corporation Fully integrated DC-to-DC regulator utilizing on-chip inductors with high frequency magnetic materials
US7026801B2 (en) * 2003-09-15 2006-04-11 Texas Instruments Incorporated Guaranteed bootstrap hold-up circuit for buck high side switch
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
US7132891B1 (en) * 2004-08-17 2006-11-07 Rf Micro Devices, Inc. Power amplifier control using a switching power supply
US7015544B2 (en) * 2004-08-23 2006-03-21 Enpirion, Inc. Intergrated circuit employable with a power converter
EP1669831A1 (en) * 2004-12-03 2006-06-14 Dialog Semiconductor GmbH Voltage regulator output stage with low voltage MOS devices
US7268410B1 (en) * 2005-01-24 2007-09-11 National Semiconductor Corporation Integrated switching voltage regulator using copper process technology
US7157891B1 (en) * 2005-02-15 2007-01-02 National Semiconductor Corporation DC-DC voltage converter with reduced output voltage ripple
US7482792B2 (en) * 2005-06-14 2009-01-27 Intel Corporation IC with fully integrated DC-to-DC power converter
US7321258B2 (en) * 2005-07-29 2008-01-22 Matsushita Electric Industrial Co., Ltd. Method and apparatus for controlling the charge of a bootstrap capacitor for non-synchronous type DC-DC converter
JP4031507B2 (ja) * 2005-11-25 2008-01-09 株式会社リコー 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
US20070146020A1 (en) * 2005-11-29 2007-06-28 Advanced Analogic Technologies, Inc High Frequency Power MESFET Gate Drive Circuits
ATE471598T1 (de) * 2005-12-08 2010-07-15 Nxp Bv Hochspannungsschalter mit niedrigspannungstransistoren
US20070170897A1 (en) 2006-01-26 2007-07-26 Advanced Analogic Technologies, Inc. High-Frequency Power MESFET Buck Switching Power Supply
WO2008011530A2 (en) * 2006-07-19 2008-01-24 Sinewave Energy Technologies, Llc Sine wave lamp controller with active switch commutation and anti-flicker correction
JP4825086B2 (ja) * 2006-09-07 2011-11-30 株式会社リコー スイッチングレギュレータ
ITMI20062237A1 (it) * 2006-11-22 2008-05-23 St Microelectronics Srl Circuito elettrico con protezione dalle sovratensioni
TW200835125A (en) * 2007-02-08 2008-08-16 Richtek Techohnology Corp Circuit for charging the boot-strap capacitor of voltage converter
WO2009059458A1 (en) * 2007-11-07 2009-05-14 Texas Instruments Incorporated A power regulation system with overvoltage protection independent of output voltage and its protection method
US7719245B2 (en) * 2007-11-08 2010-05-18 Texas Instruments Incorporated Methods and apparatus to provide self-tracking pre-driver controls
US7737670B2 (en) * 2008-04-07 2010-06-15 Freescale Semiconductor, Inc. Power converter with improved efficiency
US7834603B2 (en) * 2008-05-21 2010-11-16 Allegro Microsystems, Inc. Circuit combining a switching regulator and an overvoltage detection circuit
TWI363474B (en) * 2008-11-13 2012-05-01 Advanced Analog Technology Inc Bootstrap circuit and bulk circuit thereof
US8212536B2 (en) * 2009-12-23 2012-07-03 R2 Semiconductor, Inc. Stacked NMOS DC-to-DC power conversion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040047098A1 (en) * 2001-01-16 2004-03-11 Peter Friedrichs Electronic switching device and an operating method thereof
US20090096511A1 (en) * 2007-10-12 2009-04-16 Monolithic Power Systems, Inc. Method and apparatus for high performance switch mode voltage regulators
US20090243570A1 (en) * 2008-03-31 2009-10-01 Silicon Laboratories Inc. 5 volt tolerant voltage regulator

Also Published As

Publication number Publication date
EP2517343A2 (en) 2012-10-31
WO2011090555A3 (en) 2011-11-17
US20110148368A1 (en) 2011-06-23
EP2517343B1 (en) 2017-01-04
EP2517343A4 (en) 2015-05-20
US8212536B2 (en) 2012-07-03
US20120229102A1 (en) 2012-09-13
WO2011090555A2 (en) 2011-07-28
US8593128B2 (en) 2013-11-26
KR20120112550A (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
KR101800602B1 (ko) 적층형 ｎｍｏｓ ｄｃ―ｄｃ 전력 변환
US8634171B2 (en) Over voltage protection of a switching converter
US9035625B2 (en) Common cascode routing bus for high-efficiency DC-to-DC conversion
KR101252532B1 (ko) 동기식 프리휠링 ｍｏｓｆｅｔ를 구비한 부스트 및 업다운 스위칭 레귤레이터
TWI390826B (zh) 直流/直流轉換器及其方法
TWI359554B (en) Method of converting a first dc voltage to a secon
US8294438B2 (en) Circuit and method for phase shedding with reverse coupled inductor
JP2015533469A (ja) 自己発振共振電力変換器
Kursun et al. Efficiency analysis of a high frequency buck converter for on-chip integration with a dual-V DD microprocessor
Ke et al. A 3-to-40-V automotive-use GaN driver with active bootstrap balancing and V SW dual-edge dead-time modulation techniques
JP6300349B2 (ja) スイッチング素子、整流素子、および電荷蓄積素子を含む回路
CN102545560B (zh) 一种功率开关驱动器、ic芯片及直流-直流转换器
US11791709B2 (en) Integrated gallium nitride power device with protection circuits
US20100123445A1 (en) Switching circuit and small-size high-efficiency dc-dc converter for portable devices including the same
US10734976B2 (en) Driving circuit for power switch
US11165348B2 (en) Boost converter with high output efficiency
Ming et al. An up to 10MHz 6.8% minimum duty ratio GaN driver with dual-mos-switches bootstrap and adaptive short-pulse based high-CMTI level shifter achieving 6.05% efficiency improvement
Pala et al. Application of GaAs pHEMT technology for efficient high-frequency switching regulators
US20180287493A1 (en) Converter configured to convert a dc input voltage to a dc output voltage and including at least one resistive element
US20160104699A1 (en) Semiconductor apparatus
Ke GaN Driving Techniques and Circuits for High Performance and High Reliability Power Electronics
ERSAHIN High-speed Resonant Dc/dc Converter Of A Single Lithium Battery Cell Voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant