KR101792444B1 - 산화 티탄막의 제거 방법 및 제거 장치 - Google Patents

산화 티탄막의 제거 방법 및 제거 장치 Download PDF

Info

Publication number
KR101792444B1
KR101792444B1 KR1020167000393A KR20167000393A KR101792444B1 KR 101792444 B1 KR101792444 B1 KR 101792444B1 KR 1020167000393 A KR1020167000393 A KR 1020167000393A KR 20167000393 A KR20167000393 A KR 20167000393A KR 101792444 B1 KR101792444 B1 KR 101792444B1
Authority
KR
South Korea
Prior art keywords
titanium oxide
oxide film
acid
silicon substrate
aqueous solution
Prior art date
Application number
KR1020167000393A
Other languages
English (en)
Other versions
KR20160021809A (ko
Inventor
가즈야 도바시
아키히토 하기와라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160021809A publication Critical patent/KR20160021809A/ko
Application granted granted Critical
Publication of KR101792444B1 publication Critical patent/KR101792444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

산화 티탄막(10)이 존재하는 실리콘 기판(W)을 스핀 척(3)에 보지시키고, 스핀 척(3)과 함께 실리콘 기판(W)을 회전시키면서, 실리콘 기판(W)에, 불화수소산과 비산화성의 산을 포함한 제 1 혼합 수용액, 또는 불화수소산과 유기산을 포함한 제 2 혼합 수용액을 공급한다. 이것에 의해 산화 티탄막(10)에 제 1 또는 제 2 혼합 수용액이 접촉하고, 제 1 또는 제 2 혼합 수용액과 산화 티탄막(10)과의 화학 반응에 의해 산화 티탄막(10)이 제거된다.

Description

산화 티탄막의 제거 방법 및 제거 장치{TITANIUM OXIDE FILM REMOVAL METHOD, AND REMOVAL DEVICE}
본 발명은 실리콘 기판에 존재하는 산화 티탄막을 제거하는 산화 티탄막의 제거 방법 및 제거 장치에 관한 것이다.
반도체 디바이스의 제조 과정에 있어서, 에칭 마스크로서 이용되는 하드 마스크의 재료로서 TiO2막이 이용되고 있다. TiO2막은, 다른 막(Si나 SiO2, 유기막 등)과의 선택비가 양호한 것이기 때문에, 신규의 하드 마스크 재료로서 우위성을 구비하고 있다.
실리콘 기판상에 TiO2막을 성막할 때, 매엽 성막이나 배치식 성막이 행해지지만, 배치식 성막의 경우에는 실리콘 기판의 이면에도 성막되어 버려, 이면에 형성된 TiO2막을 제거할 필요가 있다. 또한, 하드 마스크로서 TiO2막을 형성한 후에 에칭에 제공하면, 실리콘 기판의 단부에 티탄이나 산소를 함유하는 막이 재부착하는 일이 있다.
기판 단부에 재부착한 티탄이나 산소를 함유하는 막, 및 기판 이면의 TiO2막(이하, 양자를 산화 티탄막으로 총칭한다)이 부착한 채로 다음 공정을 실시하면, 공정간의 크로스 콘테미네이션 등의 지장이 생기기 때문에, 부착한 산화 티탄막을 제거할 필요가 있다. 실리콘 기판에 데미지를 주지 않고 산화 티탄막을 제거하는 수법으로서는, 약액으로서 불화수소산(HF)을 이용해 웨트 세정하는 것이 검토되고 있고, 특허문헌 1에는 불화수소산(HF) 또는 완충 불화수소산(BHF)을 이용해 산화 티탄막을 제거하는 것이 기재되어 있다.
일본 특허 공개 제 2012-500480 호 공보
그러나, TiO2막은 불화수소산에 의해 에칭되지만, 에칭 레이트가 지극히 늦고, 실용적이지 않은 것이 판명되었다.
세라믹 재료의 분석에 있어서는, TiO2 시료의 분해 방법으로서 불화수소산과 질산의 혼합액, 불화수소산과 황산의 혼합액을 이용하고 있지만, 250℃ 정도의 고온 처리 또는 마이크로파에 의한 처리를 병용할 필요가 있다. 이 때문에, 반도체 장치에의 적용을 고려하면, 하드면의 구축이 곤란하다. 또한, 불화수소산과 질산의 혼합액은 실리콘을 에칭하고, 그 반응성은 TiO2보다 높기 때문에, 실리콘 기판상의 막제거에 적용하는 것이 곤란하다.
따라서, 본 발명의 목적은, 실리콘 기판에 존재하는 산화 티탄막을, 실리콘 기판에 데미지를 주는 일이 없이, 저온으로 또한 고속으로 제거할 수 있는 산화 티탄막의 제거 방법 및 제거 장치를 제공하는 것에 있다.
즉, 본 발명의 제 1 관점에 의하면, 산화 티탄막이 존재하는 실리콘 기판을 준비하는 것과, 상기 산화 티탄막에, 불화수소산과 비산화성의 산을 포함한 제 1 혼합 수용액, 또는 불화수소산과 유기산을 포함한 제 2 혼합 수용액을 접촉시키는 것과, 상기 제 1 또는 제 2 혼합 수용액과 상기 산화 티탄막과의 반응에 의해 상기 산화 티탄막을 상기 실리콘 기판으로부터 제거하는 것을 포함하는 산화 티탄막의 제거 방법이 제공된다.
상기 제 1 관점에 있어서, 상기 산화 티탄막이 실리콘 기판에 부착한 것, 또는 실리콘 기판의 이면 전면에 형성된 것인 경우에 매우 적합하다. 상기 비산화성의 산으로서는, 염산, 황산, 및 인산으로 이뤄지는 그룹으로부터 선택된 것, 특히 염산이 바람직하다. 또한, 상기 유기산으로서는, 초산, 포름산, 및 슈우산으로 이뤄지는 그룹으로부터 선택된 것, 특히 초산이 바람직하다.
상기 제 1 혼합 수용액은, 불화수소산의 농도가 1 내지 30 질량%, 비산화성의 산의 농도가 2 내지 30 질량%의 범위인 것이 바람직하다. 또한, 상기 제 2 혼합 수용액은, 불화수소산의 농도가 1 내지 30 질량%, 유기산의 농도가 40 내지 98 질량%의 범위인 것이 바람직하다. 상기 제 1 또는 제 2 혼합 수용액의 온도는 실온 내지 100℃인 것이 바람직하다.
상기 실리콘 기판을 회전시키면서, 상기 실리콘 기판에 상기 제 1 또는 제 2 혼합 수용액을 공급하는 것이 바람직하다.
본 발명의 제 2 관점에 의하면, 실리콘 기판에 존재하는 산화 티탄막을 제거하는 산화 티탄막의 제거 장치에 있어서, 상기 실리콘 기판을 회전 가능하게 보지하는 보지 기구와, 상기 보지 기구를 회전시키는 회전 기구와, 불화수소산과 비산화성의 산을 포함한 제 1 혼합 수용액, 또는 불화수소산과 유기산을 포함한 제 2 혼합 수용액을 공급하기 위한 액 공급부와, 상기 액 공급부로부터의 상기 제 1 또는 제 2 혼합 수용액을 상기 보지 기구에 보지된 실리콘 기판에 토출하는 노즐을 구비하고, 상기 노즐로부터 토출된 상기 제 1 또는 제 2 혼합 수용액을 상기 실리콘 기판에 존재하는 상기 산화 티탄막에 접촉시켜 상기 산화 티탄막을 제거하는 산화 티탄막의 제거 장치가 제공된다.
본 발명의 제 3 관점에 의하면, 컴퓨터상에서 동작하고, 산화 티탄막의 제거 장치를 제어하기 위한 프로그램이 기억된 기억 매체에 있어서, 상기 프로그램은, 실행시에, 산화 티탄막이 존재하는 실리콘 기판을 준비하는 것과, 상기 산화 티탄막에, 불화수소산과 비산화성의 산을 포함한 제 1 혼합 수용액, 또는 불화수소산과 유기산을 포함한 제 2 혼합 수용액을 접촉시키는 것과, 상기 제 1 또는 제 2 혼합 수용액과 상기 산화 티탄막과의 반응에 의해 상기 산화 티탄막을 상기 실리콘 기판으로부터 제거하는 것을 포함하는 산화 티탄막의 제거 방법을 실행하도록, 컴퓨터에 상기 산화 티탄막의 제거 장치를 제어시키는 기억 매체가 제공된다.
본 발명에 의하면, 실리콘 기판에 존재하는 산화 티탄막에, 불화수소산과 비산화성의 산을 포함한 제 1 혼합 수용액, 또는 불화수소산과 유기산을 포함한 제 2 혼합 수용액을 접촉시키는 것에 의해, 실리콘 기판에 데미지를 주는 일이 없이 저온 또한 고속으로 산화 티탄막을 제거할 수 있다.
도 1은 본 발명의 일 실시형태에 관한 산화 티탄막의 제거 방법을 실시하기 위한 산화 티탄막의 제거 장치를 도시하는 단면도이다.
도 2는 Ti의 pH-산화 환원 전위도이다.
도 3은 순수로 희석한 HCl 용액과 유기산인 초산으로 희석한 HCl 용액에 대한 InP의 반응성을 도시하는 도면이다.
도 4는 불화수소산을 포함한 각종 수용액을 이용해 실리콘 기판상의 산화 티탄막을 에칭했을 경우의 산화 티탄의 에칭 레이트 및 실리콘의 에칭량을 도시하는 도면이다.
도 5는 불화수소산과 염산과의 혼합 수용액 및 불화수소산과 초산과의 혼합 수용액을 이용해 각각 염산의 농도 및 초산의 농도를 변화시켰을 경우의 산화 티탄의 에칭 레이트를 도시하는 도면이다.
본 발명자 등은 상기 과제를 해결하기 위해서 여러 가지 검토를 거듭했다. 그 결과, 불화수소산과 염산 등의 비산화성의 산과의 혼합 수용액, 또는 불화수소산과 유기산과의 혼합 수용액에 의해, 실리콘 기판에 존재하는 산화 티탄막을, 실리콘 기판에 데미지를 주는 일이 없이, 저온으로 또한 고속으로 제거할 수 있는 것을 찾아냈다.
이러한 혼합 수용액에 의해 상기 효과를 얻을 수 있는 이유는 이하와 같이 추측된다.
불화수소산과 염산 등의 비산화성의 산과의 혼합 수용액의 경우, 불화수소산은 약산이며 불화수소산 용액의 pH는 2 내지 3 정도이지만, 염산 등의 비산화성의 산을 첨가하는 것으로 혼합 수용액의 pH가 보다 저하하고, pH가 낮은 만큼 TiO2 중의 이온화하는 Ti의 존재 비율이 높아진다. 그 때문에, 불화수소산과 TiO2와의 반응에 의해 안정적으로 Ti 이온이 생성하고, TiO2의 에칭 레이트가 향상하는 것이라고 생각할 수 있다.
한편, 불화수소산과 유기산과의 혼합 수용액의 경우, 불화수소산 단독의 수용액보다 불화수소산의 전리도가 저하한다. 즉, 유기산을 혼합하는 것으로써 수용액 중의 [HF] 농도가 상승한다. 따라서, 불화수소산과 유기산과의 혼합 수용액에 의해 TiO2의 에칭 레이트가 상승하는 것은, TiO2의 에칭은 미해리의 HF에 의해 진행하기 때문이라고 생각할 수 있다.
본 발명은 이러한 지견에 근거해서 이뤄진 것이다.
이하, 첨부 도면을 참조해서 본 발명의 실시형태에 대해 설명한다.
도 1은 본 발명의 일 실시형태에 관한 산화 티탄막의 제거 방법을 실시하기 위한 산화 티탄막의 제거 장치를 도시하는 단면도이다.
이 산화 티탄막의 제거 장치(1)는 챔버(2)를 갖고, 이 챔버(2) 중에는, 이면에 TiO2막(10)이 형성된 기판(W)이 수용된다. 기판(W)으로서는 실리콘 기판(실리콘 웨이퍼)이 이용된다. 또한, 기판(W)은 단부에 티탄이나 산소를 함유하는 막이 재부착한 것이여도 좋다.
또한, 산화 티탄막의 제거 장치(1)는 기판(W)을 수평 상태로 진공 흡착에 의해 흡착 보지하기 위한 스핀 척(3)을 갖고 있고, 이 스핀 척(3)은 모터(4)에 의해 회전 가능하게 되어 있다. 또한, 챔버(2) 내에는, 스핀 척(3)에 보지된 기판(W)을 덮도록 컵(5)이 설치되어 있다. 컵(5)의 바닥부에는, 배기 및 배액을 위한 배기·배액관(6)이 챔버(2)의 하부로 연장되도록 설치되어 있다. 챔버(2)의 측벽에는, 기판(W)을 반입·반출하기 위한 반입·반출구(7)가 설치되어 있다. 기판(W)은 TiO2막(10)이 형성된 이면이 위로 되도록 스핀 척(3)에 보지된다.
스핀 척(3)에 보지된 기판(W)의 윗쪽에는, 기판(W)의 이면에 형성된 TiO2막(10)을 제거하기 위한 액체를 토출하기 위한 노즐(11)이 설치되어 있다. 노즐(11)은 구동 기구(도시하지 않음)에 의해 수평 방향 및 상하 방향으로 이동 가능하게 되어 있다. 도시하는 바와 같이, 기판(W)의 이면 전면에 TiO2막(10)이 형성되어 있는 경우에는, 기판(W)의 윗쪽의 기판(W)의 중심에 대응하는 위치에 노즐(11)을 세트한다. 또한, 기판 단부에 재부착한 티탄이나 산소를 함유하는 막을 제거하는 경우에는, 그 부착의 상황에 따른 위치에 노즐(11)을 세트하면 좋다.
노즐(11)에는 액체 공급 배관(12)이 접속되어 있고, 이 액체 공급 배관(12)에는, 액체 공급부(14)로부터, TiO2막(10)을 제거하기 위한 액체로서, 불화수소산(HF)과 비산화성의 산(예를 들면 염산(HCl))과의 혼합 수용액, 또는 불화수소산(HF)과 유기산(예를 들면 초산)과의 혼합 수용액이 공급되게 되어 있다.
액체 공급부(14)는, 불화수소산(HF), 비산화성의 산 또는 유기산, 및 순수(DIW)의 각각을 공급하는 공급원과, 이러한 혼합비를 조절하기 위한 밸브 시스템이나 유량 제어 시스템을 갖고 있다. 또한, 비산화성의 산과 유기산의 양쪽 모두를 함유한 혼합 수용액이여도 좋다.
또한, 산화 티탄막의 제거 장치(1)는 제어부(20)를 구비하고 있다. 제어부(20)는 컨트롤러(21)와, 유저 인터페이스(22)와, 기억부(23)를 구비하고 있다. 컨트롤러(21)는 산화 티탄막의 제거 장치(1)의 각 구성부, 예를 들면 모터(4), 노즐의 구동 기구, 액체 공급부(14)의 밸브 시스템이나 유량 제어 시스템 등을 제어하는 마이크로 프로세서(컴퓨터)를 구비하고 있다. 유저 인터페이스(22)는 오퍼레이터가 산화 티탄막의 제거 장치(1)를 관리하기 위해서 커멘드 등의 입력 조작을 실시하는 키보드나, 산화 티탄막의 제거 장치(1)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이뤄져 있다. 또한, 기억부(23)에는, 산화 티탄막의 제거 장치(1)의 각 구성부의 제어 대상을 제어하기 위한 제어 프로그램이나, 산화 티탄막의 제거 장치(1)에 소정의 처리를 실시하게 하기 위한 프로그램, 즉 레시피가 저장되어 있다. 레시피는 기억부(23)의 중의 기억 매체에 기억되어 있다. 기억 매체는, 하드 디스크와 같은 고정적인 것이여도 좋고, CDROM, DVD, 플래쉬 메모리 등의 가반성의 것이여도 좋다. 또한, 기억부의 기억 매체의 대안으로서, 다른 장치로부터, 예를 들면 전용 회선을 거쳐서 레시피를 적당 전송시키도록 해도 좋다. 그리고, 필요에 따라서, 유저 인터페이스(22)로부터의 지시 등에서 임의의 레시피를 기억부(23)로부터 호출해서 컨트롤러(21)에 실행시키는 것으로, 컨트롤러(21)의 제어하에서, 소정의 처리를 행한다.
다음에, 이러한 산화 티탄막의 제거 장치(1)에 의해 기판(W)에 존재하는 산화 티탄막을 제거하는 방법에 대해 설명한다.
우선, 챔버(2)에, 이면에 TiO2막(10)이 형성된 기판(W)을 반입하고, 이면을 위로 한 상태로 스핀 척(3)에 보지시킨다. 기판(W)은, 예를 들면, 배치식 성막으로 TiO2막을 형성하고, 이면에 불소망(不所望)인 TiO2막(10)이 형성된 것이며, 이 불소망인 TiO2막(10)을 제거한다. 또한, 기판(W)이, 예를 들면 TiO2막을 에칭하는 것으로써, 그 단부에 티탄이나 산소를 함유하는 막이 재부착한 것이며, 재부착한 부착물을 제거하는 것이여도 좋다. 그 경우에는, 그 부착 상황에 의해, 이면을 위로 해도 표면을 위로 해도 좋다.
그 다음에, 노즐(11)을 기판(W)의 윗쪽의 기판(W)의 중심으로 대응하는 위치에 세트하고, 모터(4)에 의해 스핀 척(3)과 함께 기판(W)을 회전시키면서, 액체 공급부(14)로부터 TiO2막(10)을 제거하기 위한 액체로서 불화수소산(HF)과 비산화성의 산과의 혼합 수용액, 또는 불화수소산과 유기산과의 혼합 수용액을 액체 공급 배관(12) 및 노즐(11)을 거쳐서 기판(W)의 상면에 공급한다.
기판(W)의 상면에 공급된 혼합 수용액은 원심력으로 기판(W)의 바깥쪽에 퍼져, TiO2막(10)과 반응한다. 이 때의 혼합 수용액과 TiO2막(10)과의 반응에 의해, TiO2막(10)이 기판(W)으로부터 제거된다.
이와 같이, 불화수소산(HF)과 비산화성의 산과의 혼합 수용액, 또는 불화수소산(HF)과 유기산과의 혼합 수용액을 TiO2막(10)에 작용시키면, 기판(W)을 구성하는 실리콘에 데미지를 주는 일이 없이 TiO2막(10)만을 저온 또한 고속으로 에칭 제거할 수 있다. 기판 단부에 재부착한 티탄이나 산소를 함유하는 막의 경우도, TiO2막(10)과 마찬가지로, 불화수소산(HF)과 비산화성의 산과의 혼합 수용액, 또는 불화수소산(HF)과 유기산과의 혼합 수용액에 의해 실리콘에 데미지를 주는 일이 없이 제거할 수 있다.
이러한 혼합 수용액에 의해 상기 효과를 얻을 수 있는 이유는 이하와 같이 추측된다.
불화수소산(HF)과 비산화성의 산과의 혼합 수용액의 경우, 불화수소산은 약산이며 불화수소산 용액의 pH는 2 내지 3 정도이지만, 염산 등의 비산화성의 산을 첨가하는 것으로 혼합 수용액의 pH가 보다 저하한다. 도 2는 Ti의 pH-산화 환원 전위도이다. H2O의 존재하에서는, 도 2의 2개의 기울기 파선의 사이의 영역을 잡는다. 도 2에 도시하는 바와 같이, pH가 낮아질수록 이온화 한 Ti(TiO++)의 존재 비율이 높아지고, pH<0이 되면 거의 전부가 TiO++가 된다. 즉, pH가 낮은 만큼 안정적으로 이온화하는 것을 나타내고 있다. 따라서, 불화수소산에 비산화성의 산을 첨가해서 pH를 저하시킨 혼합 용액은, 불화수소산과 TiO2와의 반응에 의해 안정적으로 Ti 이온이 생성하고, TiO2의 에칭 레이트가 향상하는 것이라고 생각할 수 있다. 이 때 pH<0인 것이 바람직하다. 또한, 비산화성의 산의 경우는, 산화성의 산인 질산과 상이하게, 불화수소산과의 혼합 수용액은 실리콘을 거의 에칭하지 않는다.
한편, 불화수소산과 유기산과의 혼합 수용액의 경우, InP와 HCl과의 반응 메카니즘에 유사하고 있는 것이라고 생각할 수 있다. 도 3은 순수로 희석한 HCl 용액과 유기산인 초산으로 희석한 HCl 용액에 대한 InP의 반응성을 나타내고 있다(출전: J. Electrochem. Soc., 131, 1984 pp2643). 이 도면에서는, 초산으로 희석한 HCl 용액쪽이 낮은 HCl 농도로 에칭이 진행하는 것을 나타내고 있다. In-P의 본드는 미해리의 HCl이 직접 절단하는 반응이기 때문에, 초산 희석은 할로겐화 수소의 전리도를 저하시키는 효과가 있다고 하고 있다. 즉, 초산으로 희석하는 것으로써, HCl의 전리도가 저하하는 결과, HCl이 많이 잔존하고, InP의 에칭이 보다 진행한다. HF에 의한 TiO2막의 에칭도 마찬가지의 메카니즘이 상정되고, 유기산을 첨가하는 것으로써, HF의 전리가 억제되어 [HF] 농도가 증가하고, TiO2의 에칭이 진행하는 것이라고 생각할 수 있다.
불화수소산(HF)과 유기산과의 혼합 수용액은 기판(W)을 구성하는 실리콘에 대해서 습윤성이 높은 것이기 때문에, 처리 효율 및 처리의 균일성을 높게 유지할 수 있다. 이것은, 본 실시형태와 같이 기판(W)을 회전시키면서 약액을 공급하는 수법을 채용하는 경우에는, 기판에 대한 약액의 습윤성이 높은 만큼 처리 효율이 향상하고, 또한 균일하게 처리하는 것이 가능하기 때문이다. 혼합 수용액의 습윤성은 이러한 비율에 의해 조정할 수 있다.
또한, 혼합 수용액 중의 불화수소산은 원액이 50% 수용액이기 때문에, 혼합액 중에는 그 만큼의 순수가 불가피적으로 포함되게 된다. 또한, 대표적인 비산화성의 산인 염산(HCl)은 원액이 35% 수용액이기 때문에, HCl을 이용할 때는 한층 더 순수의 양이 증가한다.
비산화성의 산으로서는, 염산(HCl)이 매우 적합하지만, 그 외에 황산(H2SO4)이나 인산(H3PO4) 등을 들 수 있다. 불화수소산(HF)과 비산화성의 산과의 혼합 수용액을 이용하는 경우에는, 상술한 바와 같이 수용액의 pH를 0보다 작아지도록 조정하는 것이 바람직하다.
유기산으로서는, 카르본산, 설폰산, 페놀류를 들 수 있지만, 이들 중에서는 카르본산이 바람직하다. 카르본산은, 일반식:R-COOH(R은 수소, 또는 직쇄 또는 분지쇄상의 C1 내지 C20의 알킬기 또는 알케닐기, 바람직하게는 메틸, 에텔, 프로필, 부틸, 펜틸 또는 헥실)로 나타낼 수 있다. 카르본산으로서는, 포름산(HCOOH), 슈우산((COOH)2), 초산(CH3COOH), 프로피온산(CH3CH2COOH), 낙산(CH3(CH2)2COOH), 길초산(CH3(CH2)3COOH) 등을 들 수 있다. 이들 중에서는, 포름산(HCOOH), 슈우산((COOH)2), 초산(CH3COOH)이 바람직하고, 초산(CH3COOH)이 특히 바람직하다. 유기산은 불화수소산과 달리, 원액 농도는 100%에 가까운, 예를 들면 초산에서는 원액 농도가 99%이다.
불화수소산과 비산화성의 산과의 혼합 수용액, 및 불화수소산과 유기산과의 혼합 수용액의 온도는 실온 내지 100℃(예를 들면 50℃)인 것이 바람직하다. 이러한 혼합 수용액은, 이러한 저온으로 충분히 TiO2막을 제거할 수 있고, 불화수소산/질산의 혼합액, 불화수소산/황산/질산의 혼합액을 이용했을 경우와 같이 고온으로 할 필요는 없다.
실제로, 이러한 혼합 수용액이 TiO2막 제거에 대해서 유효한 것을 확인한 실험 결과를 나타낸다. 여기에서는, 3종류의 불화수소산 수용액(불화수소산 원액:순수를 질량비로 3:7, 2:8, 1:9로 한 것), 불화수소산 및 질산의 혼합 수용액(불화수소산 원액:질산 원액:순수를 질량비로 1:7:2로 한 것), 불화수소산과 염산과의 혼합 수용액(불화수소산 원액:염산 원액:순수를 질량비로 1:7:2로 한 것), 불화수소산과 초산과의 혼합 수용액(불화수소산 원액:초산 원액을 질량비로 1:9로 한 것)에 대해서, 실리콘 기판상의 TiO2막을 에칭했다. 여기에서는 수용액의 온도를 55℃로 했다. 그 때의 TiO2막의 에칭 레이트 및 실리콘의 에칭량을 도 4에 도시한다. 도 4에 도시하는 바와 같이, 불화수소산 단독의 수용액의 경우, 불화수소산 농도에 의하지 않고 TiO2막의 에칭 레이트는 작지만, 불화수소산 및 질산의 혼합 수용액, 불화수소산과 염산과의 혼합 수용액, 불화수소산과 초산과의 혼합 수용액을 이용했을 경우, TiO2막의 에칭 레이트는 지극히 커진다. 그러나, 불화수소산 및 질산의 혼합 수용액에서는, 실리콘이 에칭되어 버린다. 이것에 대해서, 불화수소산과 염산과의 혼합 수용액, 불화수소산과 초산과의 혼합 수용액에서는, 실리콘을 거의 에칭하지 않고 TiO2막만을 에칭할 수 있는 것을 알 수 있다. 또한, 여기서 이용한 원액 농도는 불화수소산:50%, 질산:68%, 염산:35%, 초산:99%이다.
다음에, 불화수소산과 염산과의 혼합 수용액 중의 염산 농도, 및 불화수소산과 초산과의 혼합 수용액 중의 초산 농도의 TiO2막 에칭 레이트에 대한 의존성에 대해 시험한 결과를 도 5에 도시한다. 여기에서는, 불화수소산과 염산과의 혼합 수용액 2종류(불화수소산 원액:염산 원액:순수를 질량비로 1:7:2로 한 것(pH≒-0.8), 및 1:0.7:8.3으로 한 것(pH≒0.8))와, 불화수소산과 초산과의 혼합 수용액 3종류(불화수소산 원액:초산 원액:순수를 질량비로 1:1:8로 한 것, 1:4.5:4.5로 한 것, 및 불화수소산 원액:초산 원액을 질량비로 1:9로 한 것)를 이용해 TiO2막을 에칭했다. 비교를 위해, 불화수소산 수용액(불화수소산 원액:순수를 질량비로 1:9로 한 것)을 이용한 TiO2막의 에칭도 행했다. 또한, 여기에서는 수용액의 온도를 55℃로 했다.
도 5에 도시하는 바와 같이, 불화수소산과 염산과의 혼합 수용액에서는, 불화수소산 원액:염산 원액:순수를 질량비로 1:0.7:8.3으로 한 것(pH≒0.8)에서는, 불화수소산 용액과 동등 정도의 에칭량이지만, 불화수소산 원액:염산 원액:순수의 질량비가 1:1:8 정도 이상에서는 보다 양호한 에칭 레이트를 얻을 수 있다고 예측된다. pH를 보면 pH≒0.8에서는 에칭 레이트가 작고, 불화수소산 원액:염산 원액:순수를 질량비로 1:7:2로서 pH≒-0.8로 하는 것으로써 에칭량이 현저하게 상승하고 있는 것으로부터, pH<0이 되도록 염산을 첨가하는 것이 바람직한 것을 알 수 있다. 따라서, 염산을 첨가하는 경우에는, 염산 첨가량 대신에 pH로 규정해도 좋다.
또한, 불화수소산과 초산과의 혼합 수용액의 경우에는, 불화수소산 원액:초산 원액:순수를 질량비로 1:1:8(초산:10 질량%)로 한 것이라도 불화수소산 수용액의 경우보다 다소 에칭 레이트가 높아지지만, 불화수소산 원액:초산 원액:순수=1:4.5:4.5(초산:45 질량%) 이상의 초산량으로 에칭량의 상승이 커지고 있는 것으로부터, 초산이 40 질량% 이상이 바람직하다. 초산 대신에 포름산을 이용했을 경우에도 마찬가지의 결과를 얻을 수 있었다.
이상의 결과로부터, 불화수소산과 염산(비산화성의 산)과의 혼합 수용액을 이용했을 경우에는, 불화수소산(HF) 및 염산(HCl)의 농도는, 불화수소산(HF):1 내지 30 질량%, 염산(HCl):2 내지 30 질량%인 것이 바람직하다. 다른 비산화성의 산도 마찬가지이다. 잔부는 순수이지만, 상술한 바와 같이, 불화수소산의 원액은 50% 수용액, 염산의 원액은 35% 수용액이기 때문에, 원액의 순수의 양을 고려하여 비율을 결정할 필요가 있다. 예를 들면, 염산을 30 질량%로 했을 경우는, 원액 중의 순수량은 55.7 질량%가 되고, 나머지의 14.3 질량%를 불화수소산 원액 및 필요에 따라서 순수로 조정한다.
또한, 불화수소산과 유기산(초산)과의 혼합 수용액을 이용했을 경우에는, 불화수소산 및 유기산의 농도는 불화수소산(HF):1 내지 30 질량%, 유기산:40 내지 98 질량%인 것이 바람직하다. 잔부는 순수이지만, 불화수소산의 원액은 상술한 바와 같이 50% 수용액이기 때문에, 예를 들면 불화수소산(HF)을 상한의 30 질량%로 했을 경우에는, 순수가 30 질량%가 되고, 유기산이 거의 40 질량%가 된다. 불화수소산(HF) 및 유기산의 원액만을 이용하고, 별개로 순수(DIW)를 첨가하지 않는 경우에는 순수는 거의 1 내지 30 질량%의 범위가 된다.
이상과 같이, 본 실시형태에 의하면, 이면에 TiO2막(10)이 형성된 실리콘 기판(W)에, 불화수소산과 비산화성의 산과의 혼합 수용액, 또는 불화수소산과 유기산과의 혼합 수용액을 공급하는 것으로써, TiO2막(10)을 실리콘 기판(W)으로부터 제거한다. 이것에 의해, 실리콘 기판(W)의 이면에 형성된 TiO2막(10)을, 실리콘 기판(W)에 데미지를 주는 일이 없이 고속이고 저온으로 제거할 수 있다. 또한, 기판 단부에 재부착한 티탄이나 산소를 함유하는 막의 경우도, 불화수소산과 비산화성의 산과의 혼합 수용액, 또는 불화수소산과 유기산과의 혼합 수용액을 공급하는 것으로써, 마찬가지로 실리콘 기판(W)에 데미지를 주는 일이 없이 저온 또한 고속으로 제거할 수 있다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 상기 실시형태로 한정되는 일이 없이 여러 가지 변형 가능하다. 예를 들면, 상기 실시형태에서는, 기판을 스핀 척에 보지시키고, 기판의 윗쪽에 배치된 노즐로부터 혼합액을 공급하는 경우에 대해 나타내 보였지만, 이것에 한정하지 않고, 노즐을 기판의 이면 측에 마련하거나 기판의 외측에 마련하는 등, 산화 티탄막의 부착 상황에 의해 적당한 장치 구성을 채용하면 좋다.
1 : 산화 티탄막의 제거 장치
2 : 챔버
3 : 스핀 척
4 : 모터
5 : 컵
6 : 배기·배액관
7 : 반입·반출구
11 : 노즐
12 : 액체 공급 배관
14 : 액체 공급부
20 : 제어부
21 : 컨트롤러
22 : 유저 인터페이스
23 : 기억부
W : 기판(실리콘 기판)

Claims (15)

  1. 실리콘 기판의 표면에 산화 티탄 성막 작업이 수행된 실리콘 기판의 이면으로부터, 또는 산화 티탄을 이용하여 소정 패턴을 형성하는 작업이 수행된 실리콘 기판으로부터 산화 티탄막을 제거하는 방법에 있어서,
    산화 티탄막이 존재하는 실리콘 기판을 준비하는 것과,
    상기 산화 티탄막에, 불화수소산과, 불화수소산의 pH를 낮춰 이온화한 티탄의 존재 비율을 높게 하기 위한 비산화성의 산을 포함하며, 상기 비산화성의 산의 첨가에 의해 pH<0으로 된 제 1 혼합 수용액을 접촉시키는 것과,
    상기 제 1 혼합 수용액과 상기 산화 티탄막과의 반응에 의해 상기 산화 티탄막을 상기 실리콘 기판으로부터 제거하는 것을 포함하는
    산화 티탄막의 제거 방법.
  2. 제 1 항에 있어서,
    상기 산화 티탄막은 실리콘 기판에 부착한 것, 또는 실리콘 기판의 이면 전면에 형성된 것인
    산화 티탄막의 제거 방법.
  3. 제 1 항에 있어서,
    상기 비산화성의 산은 염산, 황산, 및 인산으로 이뤄지는 그룹으로부터 선택된 것인
    산화 티탄막의 제거 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 1 혼합 수용액은 불화수소산의 농도가 1 내지 30 질량%, 비산화성의 산의 농도가 2 내지 30 질량%의 범위인
    산화 티탄막의 제거 방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제 1 혼합 수용액의 온도는 실온 내지 100℃인
    산화 티탄막의 제거 방법.
  8. 제 1 항에 있어서,
    상기 실리콘 기판을 회전시키면서, 상기 실리콘 기판에 상기 제 1 혼합 수용액을 공급하는
    산화 티탄막의 제거 방법.
  9. 실리콘 기판의 표면에 산화 티탄 성막 작업이 수행된 실리콘 기판의 이면에 존재하는, 또는 산화 티탄을 이용하여 소정 패턴을 형성하는 작업이 수행된 실리콘 기판에 존재하는 산화 티탄막을 제거하는 산화 티탄막의 제거 장치에 있어서,
    상기 실리콘 기판을 회전 가능하게 보지하는 보지 기구와,
    상기 보지 기구를 회전시키는 회전 기구와,
    불화수소산과, 불화수소산의 pH를 낮춰 이온화한 티탄의 존재 비율을 높게 하기 위한 비산화성의 산을 포함하며, 상기 비산화성의 산의 첨가에 의해 pH<0으로 된 제 1 혼합 수용액을 공급하기 위한 액 공급부와,
    상기 액 공급부로부터의 상기 제 1 혼합 수용액을 상기 보지 기구에 보지된 실리콘 기판에 토출하는 노즐을 구비하고,
    상기 노즐로부터 토출된 상기 제 1 혼합 수용액을 상기 실리콘 기판에 존재하는 상기 산화 티탄막에 접촉시켜서 상기 산화 티탄막을 제거하는
    산화 티탄막의 제거 장치.
  10. 제 9 항에 있어서,
    상기 비산화성의 산은 염산, 황산, 및 인산으로 이뤄지는 그룹으로부터 선택된 것인
    산화 티탄막의 제거 장치.
  11. 삭제
  12. 제 9 항에 있어서,
    상기 액 공급부는, 상기 제 1 혼합 수용액의 불화수소산의 농도를 1 내지 30 질량%, 비산화성의 산의 농도를 2 내지 30 질량%의 범위로서 상기 제 1 혼합 수용액을 공급하는
    산화 티탄막의 제거 장치.
  13. 삭제
  14. 제 9 항에 있어서,
    상기 액 공급부는 상기 제 1 혼합 수용액을 실온 내지 100℃의 온도로 공급하는
    산화 티탄막의 제거 장치.
  15. 컴퓨터상에서 동작하고, 실리콘 기판의 표면에 산화 티탄 성막 작업이 수행된 실리콘 기판의 이면에 존재하는, 또는 산화 티탄을 이용하여 소정 패턴을 형성하는 작업이 수행된 실리콘 기판에 존재하는 산화 티탄막의 제거 장치를 제어하기 위한 프로그램이 기억된 기억 매체에 있어서,
    상기 프로그램은, 실행시에, 산화 티탄막이 존재하는 실리콘 기판을 준비하는 것과, 상기 산화 티탄막에, 불화수소산과, 불화수소산의 pH를 낮춰 이온화한 티탄의 존재 비율을 높게 하기 위한 비산화성의 산을 포함하며, 상기 비산화성의 산의 첨가에 의해 pH<0으로 된 제 1 혼합 수용액을 접촉시키는 것과, 상기 제 1 혼합 수용액과 상기 산화 티탄막과의 반응에 의해 상기 산화 티탄막을 상기 실리콘 기판으로부터 제거하는 것을 포함하는 산화 티탄막의 제거 방법을 실행하도록, 컴퓨터에 상기 산화 티탄막의 제거 장치를 제어시키는
    기억 매체.
KR1020167000393A 2013-06-21 2014-04-09 산화 티탄막의 제거 방법 및 제거 장치 KR101792444B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-130936 2013-06-21
JP2013130936A JP6353636B2 (ja) 2013-06-21 2013-06-21 酸化チタン膜の除去方法および除去装置
PCT/JP2014/060319 WO2014203600A1 (ja) 2013-06-21 2014-04-09 酸化チタン膜の除去方法および除去装置

Publications (2)

Publication Number Publication Date
KR20160021809A KR20160021809A (ko) 2016-02-26
KR101792444B1 true KR101792444B1 (ko) 2017-11-01

Family

ID=52104344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167000393A KR101792444B1 (ko) 2013-06-21 2014-04-09 산화 티탄막의 제거 방법 및 제거 장치

Country Status (5)

Country Link
US (1) US20160148818A1 (ko)
JP (1) JP6353636B2 (ko)
KR (1) KR101792444B1 (ko)
TW (1) TWI620811B (ko)
WO (1) WO2014203600A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
JP7142461B2 (ja) * 2018-05-14 2022-09-27 東京エレクトロン株式会社 基板処理方法、基板処理装置および基板処理システム
US10985028B1 (en) * 2019-10-18 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353696A (ja) * 1999-06-10 2000-12-19 Mitsubishi Materials Silicon Corp シリコンウェーハのエッチング液、そのエッチング方法及びそのエッチング液の補給方法
JP2001015477A (ja) * 1999-06-28 2001-01-19 Toshiba Corp 基板処理方法及び基板処理装置
JP2004311993A (ja) * 2003-03-26 2004-11-04 Mitsubishi Gas Chem Co Inc 高誘電率薄膜エッチング剤組成物

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924164A3 (en) * 1997-12-18 2000-01-05 Hoya Corporation Methods for producing oxides or composites thereof
KR100363092B1 (ko) * 2000-06-27 2002-12-05 삼성전자 주식회사 강유전체막의 손상층을 제거하기 위한 세정액 및 이를이용한 세정방법
US6692976B1 (en) * 2000-08-31 2004-02-17 Agilent Technologies, Inc. Post-etch cleaning treatment
US6897085B2 (en) * 2003-01-21 2005-05-24 Spheral Solar Power, Inc. Method of fabricating an optical concentrator for a photovoltaic solar cell
US20040188385A1 (en) * 2003-03-26 2004-09-30 Kenji Yamada Etching agent composition for thin films having high permittivity and process for etching
JP4463600B2 (ja) * 2003-03-26 2010-05-19 株式会社半導体エネルギー研究所 評価方法
JPWO2005019499A1 (ja) * 2003-08-20 2006-10-19 ダイキン工業株式会社 金属変質層の除去液及び金属変質層の除去方法
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
JP2006165023A (ja) * 2004-12-02 2006-06-22 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP4910680B2 (ja) * 2005-12-22 2012-04-04 東ソー株式会社 半導体製造装置洗浄用組成物及びそれを用いた洗浄方法
JP4642001B2 (ja) * 2006-10-24 2011-03-02 関東化学株式会社 フォトレジスト残渣及びポリマー残渣除去液組成物
WO2010020092A1 (en) 2008-08-20 2010-02-25 Acm Research (Shanghai) Inc. Barrier layer removal method and apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353696A (ja) * 1999-06-10 2000-12-19 Mitsubishi Materials Silicon Corp シリコンウェーハのエッチング液、そのエッチング方法及びそのエッチング液の補給方法
JP2001015477A (ja) * 1999-06-28 2001-01-19 Toshiba Corp 基板処理方法及び基板処理装置
JP2004311993A (ja) * 2003-03-26 2004-11-04 Mitsubishi Gas Chem Co Inc 高誘電率薄膜エッチング剤組成物

Also Published As

Publication number Publication date
JP2015005661A (ja) 2015-01-08
JP6353636B2 (ja) 2018-07-04
TWI620811B (zh) 2018-04-11
WO2014203600A1 (ja) 2014-12-24
TW201518477A (zh) 2015-05-16
KR20160021809A (ko) 2016-02-26
US20160148818A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
CN107946163B (zh) 将氧化钇化学转化为氟化钇及氟氧化钇以发展用于等离子体部件的预处理的抗腐蚀涂层
TWI458010B (zh) Etching method, etching system and recording medium
CN1127122C (zh) 衬底的处理方法
US7432177B2 (en) Post-ion implant cleaning for silicon on insulator substrate preparation
TWI693651B (zh) 用以清洗電漿處理室元件的溼式清洗程序
KR101792444B1 (ko) 산화 티탄막의 제거 방법 및 제거 장치
JP2014116566A (ja) 静電チャックの改質方法及びプラズマ処理装置
JP5280473B2 (ja) エッチング方法、エッチング装置および記憶媒体
JP2012231116A (ja) 液処理方法、液処理装置および記憶媒体
KR20180103022A (ko) 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템
TWI752475B (zh) 蝕刻裝置及其蝕刻方法
KR20160024377A (ko) 산화 탄탈막의 제거 방법 및 제거 장치
KR20180054598A (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
TWI775551B (zh) 基板處理方法及基板處理裝置
JP3526284B2 (ja) 基板表面の処理方法
JP2018121077A (ja) 酸化チタン膜の除去方法および除去装置
JP2017117938A (ja) 基板液処理装置および基板液処理方法
JP4312198B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
US10985026B2 (en) Substrate processing method, substrate processing apparatus, and substrate processing system
KR101546290B1 (ko) 반도체 소자의 식각공정
WO2023026887A1 (ja) 基板処理方法および基板処理装置
KR980011904A (ko) 반도체 기판의 세정장치
JP2001127035A (ja) プロセスチャンバー表面のクリーニング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant