KR101732468B1 - 저소비전력 표시장치 - Google Patents

저소비전력 표시장치 Download PDF

Info

Publication number
KR101732468B1
KR101732468B1 KR1020160164780A KR20160164780A KR101732468B1 KR 101732468 B1 KR101732468 B1 KR 101732468B1 KR 1020160164780 A KR1020160164780 A KR 1020160164780A KR 20160164780 A KR20160164780 A KR 20160164780A KR 101732468 B1 KR101732468 B1 KR 101732468B1
Authority
KR
South Korea
Prior art keywords
timing controller
data
processor
frame
moving picture
Prior art date
Application number
KR1020160164780A
Other languages
English (en)
Inventor
켄조 코니시
신야 스즈키
세이스케 모리오카
마사히로 가토
Original Assignee
가부시키가이샤 세레브렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 세레브렉스 filed Critical 가부시키가이샤 세레브렉스
Application granted granted Critical
Publication of KR101732468B1 publication Critical patent/KR101732468B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

타이밍 컨트롤러를 포함하는 액정 패널 모듈의 저소비 전력화를 도모한다.
본 발명 묘화 데이터를 출력하는 프로세서(13)와 프로세서에서 입력되는 묘화 데이터를 수평 및 수직 동기화에 따라 출력하는 타이밍 컨트롤러(11)를 구비하는 표시장치 (2)이며, 프로세서는 1 프레임 중 이전 프레임과 비교하여 묘화 데이터가 갱신되지 않은 정지영상 영역과 이전 프레임과 비교하여 묘화 데이터가 갱신 된 동영상 영역이 포함된 경우 동영상 영역을 포함 라인 묘화 데이터보다 시간적으로 전에 동영상 영역의 위치 또는 동영상 영역을 포함한 라인을 특정하기 위한 데이터 갱신 정보를 타이밍 컨트롤러에 전달하여 타이밍 컨트롤러는 데이터 갱신 정보를 기반으로 정지영상 영역의 프레임 레이트를 감소시키는 처리 또는 스틸 영상 영역의 영상 라인의 일부를 솎아내는 작업을 한다.

Description

저소비전력 표시장치 {LOW POWER CONSUMPTION DISPLAY DEVICE}
본 발명은, 액정 패널 모듈에 영상 묘화 데이터를 전송하기 위한 저소비전력 표시장치에 관한 것이다.
노트북 등의 모바일 기기에서는 소비 전력 절감을 통한 배터리 구동시간을 길게 하는 것이 상품 부가가치를 크게 향상시킨다. 이 때문에 모바일 기기를 제조하는 업체는 저소비 전력화 대책에 주력하고 있다. 또한 패널의 해상도 향상에 따라 데이터 처리량 및 주파수는 증가 일로를 걷고, 소비 전력은 큰 과제가 되고있다. 그래서 예를 들어 노트북에서 CPU (Central Processing Unit) 나 GPU (Graphics Processing Unit) 등의 프로세서에서 패널 타이밍 컨트롤러로 영상 묘화 데이터를 전송할 때에는, 종래 LVDS (Low-Voltage-Differential-Signaling)가 널리 사용되어 왔지만, 요즘은 VESA (Video Electronics Standard Association)가 규정하고 있는 eDP (embedded Display Port)가 주로 채용되고 있다.
eDP의 규격에서는 PSR (Panel Self Refresh) 기능이 지원되고 있다. PSR은 묘화(
Figure 112016119339759-pat00001
(描畵)) 데이터가 프레임 단위로 일정 기간 변화가 없는 경우는, 프로세서에서 타이밍 컨트롤러로의 묘화 데이터의 전송을 정지시키고, 타이밍 콘트롤러 측의 프레임 메모리에서 패널 모듈을 구동함으로써 시스템의 소비 전력을 저감하는 기능이다. 또한 eDP는 PSR2 (Panel Self Refresh-2) 기능이 지원되고 있다. PSR은 1 프레임 전체에 걸쳐 묘화 데이터에 변화가 없는 경우에 유효하게 기능하는 반면, PSR2는 1 프레임내의 일부분에만 묘화 데이터에 변화가 없는 영역 (정지영상 영역)이 존재하는 경우에도 상기 정지영상 영역에 대하여 프로세서에서 타이밍 컨트롤러로의 묘화 데이터 전송 라인 단위로 정지시키고, 타이밍 콘트롤러 측의 프레임 메모리에서 패널 모듈을 구동함으로써 시스템의 소비 전력을 저감하는 기능이다. 또한, PSR2는 묘화 데이터에 변화가 있는 영역 (동영상 영역)은 통상대로 프로세서에서 타이밍 컨트롤러로 eDP을 통해 묘화 데이터를 전송한다.
구체적으로 설명하면, 도 13은 일반적인 PSR 및 PSR2의 동작을 개념적으로 나타내고 있다. 우선, 프레임 [1]에서는 그 이전 프레임에 비해 묘화 데이터에 변화가 없기 때문에, 프레임 전체 (전 라인)가 정지영상이라고 판단할 있다. 이 경우에, PSR 모드에 들어간다. PSR 모드에서는 프로세서와 타이밍 컨트롤러를 연결하는 주 신호선 (Main Link)가 꺼지고, 프로세서에서 타이밍 컨트롤러로의 묘화 데이터의 전송이 정지된다.
계속되는 프레임 [n]는 묘화 데이터로 갱신이 없는 한 타이밍 컨트롤러는 자신에 탑재된 프레임 메모리에서 묘화 데이터를 읽어, 이 묘화 데이터를 패널 모듈로 송출한다. 그 후 프레임 [n+1]에서 프레임의 일부에 있어서 묘화 데이터의 갱신이 이루어 지고 동영상이 재생되었다고 한다. 이 경우 PSR2 모드에 들어간다. PSR2 모드에서는 동영상 영역을 포함하는 라인 직전의 수평 블랭킹(blanking) 기간 내에, 다음 라인에서는 동영상 영역이 시작하는 취지의 정보, 예를 들어 동영상 영역을 포함하는 라인의 라인 번호가 프로세서에서 타이밍 컨트롤러로 전송된다. 타이밍 컨트롤러는 동영상 영역의 시작 정보를 받으면 동영상 영역을 포함하는 라인에서는 프레임 메모리에서 묘화 데이터를 읽는 것이 아니라, 프로세서에서 묘화 데이터를 수신 패널 모듈로 출력한다. 또한 동영상 영역의 종료를 나타내는 정보도 동영상 영역의 최종 라인 직전의 블랭킹 기간 내에 프로세서에서 타이밍 컨트롤러로 전달된다. 타이밍 컨트롤러는 동영상 영역의 종료 정보를 수신하면 다음 라인부터는 프로세서로부터 묘화 데이터를 받는 것은 아니고, 프레임 메모리로부터 묘화 데이터를 읽어 패널 모듈로 출력한다. 또한 프레임 [n+2]에서는 프레임 [n+1]과 비교하여 동영상 영역의 크기나 위치가 다를 경우도 있다.
또한 태블릿 PC 등에서 프로세서와 타이밍 컨트롤러와의 인터페이스에는 eDP와 마찬가지 기능을 가진 mipi (Mobile Industry Processor Interface Alliance) -DSI (Digital Serial-Interface)가 사용되고 있다. 태블릿 PC에서도 패널의 해상도 향상에 따라 데이터 처리량 및 주파수는 증가 일로를 걷고, 소비 전력은 큰 과제로 되어있다. mipi도 eDP 마찬가지로 LVDS의 대체로서 널리 사용되고 있다.
일본특개 2007-286807호 공보 국제 공개 공보 WO2014 / 045749호 팜플렛
상기 와 같이, PSR과 PSR2는 프로세서 (CPU/GPU) 측의 소비전력를 줄이기 위해 유효하지만, PSR과 PSR2에 대응하는 데에는 패널 측의 타이밍 컨트롤러에 프레임 메모리를 구현할 필요가 있다. PSR과 PSR2시에, 타이밍 컨트롤러는 프레임 메모리에 액세스하고 정지영상 영역의 묘화 데이터를 읽을 필요가 있기 때문에, 상기 프레임 메모리로의 액세스에 따라 소비 전력이 증가 해 버리는 문제가 있다.
또한, PSR 동작에서는 1프레임 전체가 정지 영상을 위하여, PSR 중은 패널의 리후렛슈 레이트를 떨어 뜨림으로써 패널 모듈의 소비 전력을 줄일 수 있다. 예를 들면 통상 동작시에는 60Hz의 프레임 레이트를 PSR 중에는40Hz 등으로 떨어 뜨릴 수 있다. 예를 들어 특허 문헌 2에는 PSR 중에 프레임 레이트를 떨어뜨리는 기술이 개시되어 있다.
그러나 PSR2 동작에 있어서는, 도 13에 나타낸 바와 같이, 1 프레임 중에 묘화 데이터가 갱신되지 않는 영역 (정지영상 영역) 과 묘화 데이터가 갱신된 영역 (동영상 영역)이 혼재하고 있기 때문에 종래 기술에서는, PSR2 동작 중에 프레임 레이트를 떨어 뜨리는 것은 곤란하다고 되어 있었다. 마찬가지 이유로 PSR2 동작 중에 라인 수나 프레임 수를 솎아내는 동작도 하는 것은 곤란했기 때문에, PSR2 중에는 패널 모듈의 소비 전력이 떨어지지 않았다.
또한 PSR2 동작에서는, 동영상 영역에 있어서 묘화 데이터를 갱신할 때에는, eDP 전송을 정지 상태에서 다시 기동시켜서, 갱신 된 묘화 데이터를 프로세서에서 타이밍 컨트롤러로 송신하고 있었다. 이때문에, eDP 전송 부의 소비 전력을 줄이는 것이 곤란하였다.
또한, PSR 및 PSR2에서는 전술한 바와 같이, 타이밍 컨트롤러 측에 항상 프레임 메모리가 필요하기 때문에 패널 모듈이 프레임 메모리에 액세스 할 때마다 전력이 소비된다는 문제가 있었다. 또한 패널 모듈에 프레임 메모리를 탑재하는 것에 의한 비용 상승도 문제로 되었다.
그래서, 본 발명은 타이밍 컨트롤러를 포함하는 액정 패널 모듈 등의 저소비 전력화를 도모할 수 있는 표시장치를 제공하는 것을 목적으로 한다. 보다 구체적으로, 본 발명은 PSR2 동작시에 액정 패널 모듈 등의 저소비 전력화를 실현할 수 있는 표시장치를 제공하는 것이다.
본 발명은 기본적으로 PSR2 작동시 프로세서에서 타이밍 컨트롤러에 대하여, 동영상 영역의 묘화 데이터보다 시간적으로 전에, 동영상 영역을 특정하기 위한 데이터 갱신 정보를 송출하도록 하면, 타이밍 컨트롤러가, 이 데이터 갱신 정보에 기초하여 프레임에 포함되는 동영상 영역을 특정하고, 동영상 영역 이외의 정지영상 영역에서 묘화 데이터의 일부를 솎아냄으로써, 프레임 레이트를 감소시키는 처리 또는 영상 라인의 일부를 솎아내는 처리를 할 수 있게 된다는 연구 결과에 따른 것이다. 이에 따라, PSR2 동작시에도 타이밍 컨트롤러및 디스플레이 패널의 저소비 전력화를 실현할 수 있다. 구체적으로 설명하면, 본 발명은 다음과 같은 구성을 가진다.
본 발명은 프로세서 및 타이밍 컨트롤러를 구비하는 디스플레이 장치에 관한 것이다.
프로세서는 CPU와 GPU이며, 묘화 데이터를 생성하여 출력하기 위한 제어 장치이다.
타이밍 컨트롤러는, 프로세서에서 입력되는 묘화 데이터를 수평 및 수직 동기에 따라 출력하는 집적 회로이다. 타이밍 컨트롤러는 패널 모듈의 소스 드라이버 및 게이트 드라이버에 연결할 수 있다. 여기서 프로세서는 1프레임 중에, 이전 프레임과 비교하여 묘화 데이터가 갱신되지 않은 정지영상 영역과 이전 프레임과 비교하여 묘화 데이터가 갱신된 동영상 영역이 포함되는 경우에, 동영상 영역을 포함하는 라인의 묘화 데이터보다 시간적으로 전에, 동영상 영역의 위치 (범위) 또는 동영상 영역을 포함하는 라인을 특정하기 위한 데이터 갱신 정보를, 타이밍 컨트롤러로 송출한다.
타이밍 컨트롤러는, 데이터 갱신 정보에 기초하여 동영상 영역 이외의 영역, 즉 정지영상 영역을 특정하고 묘화 데이터의 일부를 솎아내는 것으로 이 정지영상 영역의 프레임 레이트를 감소시키는 처리 및 정지영상 영역 영상 라인의 일부를 솎아내는 처리 모두 또는 어느 한쪽을 실시한다.
여기서, 「정지영상 영역의 프레임 레이트를 감소시키는 처리」와「정지영상 영역의 영상 라인의 일부를 솎아내는 처리」에 대해 예를 들어 설명한다. 예를 들면, 1프레임이 1080의 영상 라인으로 구성되어있는 풀 HD 디스플레이에서 600의 영상 라인이 정지영상 영역인 경우를 상정한다. 또한 1초에 60번 프레임이 갱신되는 것 (즉 프레임 레이트가 60Hz인)으로 한다.
이 경우에「정지영상 영역의 프레임 레이트를 감소시키는 처리」라 함은 정지영상 영역으로 되어 있는 600의 영상 라인에 대해서만 프로세서에서 제공된 묘화 데이터 (이 예에는 특히 "프레임"을 의미한다)의 일부를 솎아냄으로써, 그 프레임 레이트를 예를 들어 60Hz에서 30Hz로 감소시키는 것을 의미한다. 즉, 「정지영상 영역의 프레임 레이트를 감소시키는 처리」라 함은 정지영상 영역에 대하여 1초간에 갱신하는 프레임의 수를 줄이는 처리이다.
한편,「영상 라인의 일부를 솎아내는 처리」라 함은, 1080 영상 라인에 의해 구성되어 있는 1프레임 중, 정지영상 영역으로 되어 있는 600의 영상 라인에 대해서만 구동시키는 영상 라인을 솎아내어, 구동시키는 영상 라인의 수를 감소시키는 것을 의미한다. 예를 들어, 정지영상 영역으로 되어 있는 600의 영상 라인에 대해서는 3라인에 1라인의 비율로 영상 라인의 구동을 멈추고, 3라인 중 2라인 만 구동한다. 이 예의 경우, 정지영상 영역으로 되어 있는 600의 영상 라인 중 200 영상 라인은 정지되고 400 영상 라인 만 구동된다. 즉, 「영상 라인의 일부를 솎아내는 처리」라 함은 정지영상 영역을 구성하고 있는 영상 라인의 일부를 정지시키는 (솎아냄) 처리이다.
또한 영상 라인의 일부를 솎아내는 작업은 타이밍 컨트롤러에 의해 할 수 있기 때문에 묘화 데이터를 프레임 메모리에 기억시키지 않아도 타이밍 콘트롤러 측에서 1 프레임에서 영상 라인을 솎아내는 처리를 하는 것이 가능하다.
상기 구성과 같이 동영상 영역을 포함하는 라인보다 이전에, 이동영상 영역을 특정하기 위한 정보를 프로세서에서 타이밍 컨트롤러로 송출하도록 한다. 이에 따라 타이밍 컨트롤러는, 그 정보에 기초하여 정지영상 영역을 특정하고, 정지영상 영역의 프레임 레이트를 감소시키는 등의 저소비 전력화 처리를 실행할 수 있다. 따라서, 정지영상 영역 과 동영상 영역이 혼재하는 PSR2 동작시에도, 적절히 패널 모듈의 저소비 전력화를 실현할 수 있다.
본 발명에서, 프로세서는 동영상 영역보다 시간적으로 이전 수직 블랭킹 기간중에, 데이터 갱신 정보를 타이밍 컨트롤러로 송출하는 것이 바람직하다. 또한, 수직 블랭킹 기간이란, 어느 프레임에서 다음 프레임으로 이행 할 때까지의 묘화 데이터가 전송되지 않는 휴지 기간이다. 즉, 수직 블랭킹 기간은 한 화면을 표시하기 위하여 주사선이 화면의 최상단의 열에서 최하단 열까지 주사(走査)한 후 다음 화면을 가장 위의 열로부터 표시하기 시작하기 까지의 기간이며, 통상, 500㎲에서 1ms 정도의 시간이다. 이와 같이, 프로세서가 수직 블랭킹 기간 내에 데이터 갱신 정보를 타이밍 컨트롤러에 송출하도록 함으로써, 타이밍 컨트롤러는 정지영상 영역의 묘화 데이터의 프레임 레이트를 감소시키거나 프레임내의 정지영상 영역의 라인을 솎아 내거나 하는 처리 시간을 충분히 확보할 수 있고, 효율적으로 소비 전력을 줄일 수 있다.
본 발명에서, 데이터 갱신 정보는, 묘화 데이터가 갱신되는 라인 번호에 관한 정보를 포함하는 것 이어도 좋다. 이에 따라, 프로세서는, 동영상 영역을 포함하는 라인 (동영상 라인)과 그 이외의 정지영상 영역을 포함하는 라인 (정지영상 라인)을 적절히 파악할 수 있다.
본 발명에서, 데이터 갱신 정보는, 묘화 데이터가 갱신되는 동영상 영역의 정점의 좌표에 관한 정보를 포함하는 것이라도 좋다. 또한, 동영상 영역은 직사각형 인 것으로 상정되기 때문에 동영상 영역의 정점에 관한 정보에는, 대각에 위치하는 2개 정점의 좌표 정보가 포함되어 있으면 충분하다. 이에 따라, 타이밍 컨트롤러가 동영상 영역의 위치 및 범위를 상세하게 파악할 수 있기 때문에, 프레임 레이트를 감소시키는 영역을 넓힐 수 있으며, 소비 전력을 더욱 감소시킬 수 있다.
본 발명에서, 데이터 갱신 정보는 포인팅 디바이스에 의한 표시 화면상의 지시 위치를 나타내는 포인터 영상의 형상에 관한 정보와, 포인터 영상의 이동의 전후 위치에 관한 정보를 포함하는 것으로서도 좋다. 사용자에 의해 조작되는 표시화면은 포인터 영상만 갱신되지 않는 경우도 많기 때문에, 이 포인터 영상을 동영상 영역으로 파악함으로써 포인터 영상 이외의 영역의 프레임 레이트를 감소시켜, 소비 전력을 저감시킬 수 있다.
본 발명에서, 프로세서와 타이밍 컨트롤러는, 묘화 데이터를 전송하기 위해 상대적으로 고속으로 동작하는 주 신호선 및 제어 데이터를 전송하기 위해 상대적으로 저속으로 동작하는 부 신호선에 의해 연결되어 있는 것이 바람직하다. 이 경우 데이터 갱신 정보가 포인터 영상의 형상 및 이동의 전후 위치에 관한 정보 만 인 경우에는 주 신호선을 통한 묘화 데이터의 전송이 정지되며, 데이터 갱신 정보가 부 신호선을 통해 프로세서에서 타이밍 컨트롤러로 송출된다. 이처럼 소비 전력이 큰 주 신호선에의 전송을 정지시키고 데이터 갱신정보의 전달에는 소비 전력이 작은 부 신호선을 이용함으로써, 소비 전력을 줄일 수 있다.
본 발명에서, 타이밍 컨트롤러는, 프로세서에서 입력된 묘화 데이터를 기억 가능한 프레임 메모리를 구비하고 있어도 좋다. 이 경우 타이밍 컨트롤러는, 정지영상 영역의 묘화 데이터에 대해서는 프레임 메모리에서 읽어 출력하고, 동영상 영역의 묘화 데이터에 대해서는 프로세서에서 입력된 것을 프레임 메모리에 기억시키지 않고 출력한다. 이에 따라, 정지영상 영역의 묘화 데이터를 출력할 때는, 타이밍 컨트롤러와 프로세서 사이의 전송을 완전히 정지시킬 수 있기 때문에 프로세서 측의 소비 전력을 감소시킬 수 있다.
본 발명에서, 타이밍 컨트롤러는, 상기 데이터 갱신 정보에 기초하여, 입력된 묘화 데이터가 정지영상 영역 또는 동영상 영역에 속하는 것을 판정하고, 묘화 데이터를 프레임 메모리에 기억시키지 않고 묘화 데이터의 일부를 솎아냄으로써 정지영상 영역의 프레임을 감소시키는 처리 또는 정지영상 영역의 영상 라인의 일부를 솎아내는 처리를 하는 것으로 해도 좋다. 이 경우에는 타이밍 컨트롤러에 프레임 메모리를 탑재할 필요가 없어진다. 따라서 타이밍 컨트롤러의 제조 비용을 감소시킬 수 있다.
본 발명에서 타이밍 컨트롤러는, 여러 소스 드라이버의 각각에 묘화 데이터를 전송하는지 아닌지 여부를 개별적으로 제어하는 소스 드라이버 개별 제어부를 가지고 있어도 좋다. 소스 드라이버 개별 제어부는 동영상 영역을 포함하는 라인에 대응한 소스 드라이버에 묘화 데이터를 전송하고, 정지영상 영역을 포함하는 라인에 대응한 소스 드라이버에는 묘화 데이터를 전송하지 않도록 각 소스 드라이버를 제어한다. 이에 따라. 영상의 갱신이 필요한 동영상 영역에 대응한 소스 드라이버만을 구동시키고, 기타 낭비 소스 드라이버는 휴지상태로 둘 수 있기 때문에 패널 모듈의 소비 전력을 감소시킬 수 있다.
본 발명에서 타이밍 컨트롤러는, 프레임 레이트에 대응한 최적의 Vcom 설정값을 파악하여 두고, 프레임 레이트를 감소시킨 때, 프레임 레이트에 대응한 최적의 Vcom 설정값을 라인 단위로 제어하는 것이 바람직하다. 전술한 바와 같이, 정지영상 영역에서 묘화 데이터의 프레임 레이트를 낮추면 종종 플리커 노이즈(flicker noise)가 표시 패널상에 발생할 수 있다. 이 플리커 노이즈는 표시 패널의 Vcom (액정 패널의 공통 전압)의 변동이 원인이 되어 발생한다. 그래서 타이밍 콘트롤러 측에서 프레임 레이트에 대응한 최적의 Vcom 설정값을 파악해 두고 프레임 레이트의 변화에 따라 최적의 Vcom 설정값을 소스 드라이버에 명령으로서 전송한다. 이에 따라, 표시 패널에 생기는 플리커 노이즈를 억제할 수 있다. 단, Vcom 전위는 프레임 주파수가 변동한 경우 V 프레임 단위로 com 전위를 조정해도 전압에 큰 변화가 생긴다. 이때문에 본 발명에서, 타이밍 컨트롤러 (Vcom 조정부)는 프레임 레이트에 대응한 최적의 Vcom 설정값을 파악해 두고, 프레임 레이트를 감소시킨 때, 프레임 레이트에 대응한 최적의 Vcom 설정값을 라인 단위로 제어하는 함으로써, 라인 단위로 Vcom 전위의 변동을 억제하고, P2P 송신부를 통해 Vcom 설정값을 소스 드라이버로 송신하는 것이 바람직하다.
타이밍 컨트롤러는 데이터 갱신 정보에 기초하여, 동영상 영역 또는 동영상 영역을 포함하는 라인의 휘도 엔한스(enhance) 처리하는 것으로 해도 좋다. 이와 같이, 사용자가 주목하는 동영상 영역의 휘도를 엔한스하여 개별적으로 밝게 함으로써 낭비전력을 소비하지 않고 동영상을 제대로 표시할 수 있다.
본 발명은 노트북이나 태블릿 PC 등 모바일 기기 등의 디스플레이 모듈에서, 타이밍 컨트롤러의 제어 방식을 궁리함으로써 패널의 낮은 소비 전력 표시장치를 제공할 수 있다. 특히, 본 발명은 PSR2 동작시에 있어서도, 액정 패널 모듈 등의 저소비 전력화를 실현할 수 있다.
도 1은, 본 발명에 따른 표시장치를 구비한 디스플레이 모듈의 전체 구성을 나타낸 블록도이다.
도 2는 프로세서 측의 저소비전력 기술로 알려져 있는 PSR 및 PSR2 모드를 설명한 도면이다.
도 3은 본 발명에 따른 표시장치의 PSR2 기간 중의 동작을 모식 적으로 나타내고 있다.
도 4는 PSR2 기간중 종래의 전송 방식과 본 발명의 전송 방식을 비교한 타이밍 차트이다.
도 5는 포인터 영상 만이 이동하는 경우의 PSR2 동작의 예를 보여주고 있다.
도 6은 포인터 영상 만 이동하는 경우의 PSR2 동작을 나타낸 타이밍 차트이다.
도 7은 소스 드라이버 개별 제어부의 기능을 설명하기 위한 도면이다.
도 8은 프레임 레이트에 따른 Vcom 전위의 제어 예를 나타내고 있다.
도 9는 동영상 처리부의 기능을 설명하기 위한 도면이다.
도 10은 PSR/PSR 기간중에 프레임 메모리를 이용하지 않는 경우의 프로세서와 타이밍 컨트롤러의 전송 방식을 모식 적으로 나타내고 있다.
도 11은 PSR 기간중의 종래의 전송 방식과 본 발명의 바람직한 형태에 따른 전송 방식을 비교한 타이밍 차트이다.
도 12는, PSR2 기간중 본 발명의 바람직한 형태에 따른 전송 방식을 나타낸 타이밍 차트이다.
도 13은 종래의 PSR 및 PSR 모드의 동작을 모식적으로 나타내고 있다.
이하, 도면을 이용하여 본 발명을 실시하기 위한 형태에 대해 설명한다. 본 발명은, 다음에 설명하는 예에 한정되는 것은 아니고 다음의 형태에서 당업자가 자명한 범위에서 적절하게 변경한 것도 포함한다. 또한, 본 발명은 다음에 설명하는 각 실시 예를 적절히 조합할 수 있으며, 각 실시 형태를 단독으로 이용할 수도 있다. 또한, 본 발명의 실시 예에 관한 설명에서는 eDP의 사례를 언급하고 있지만, mipi로 대체해도 마찬가지 효과를 얻을 수 것이며, 당해 발명은 eDP에 한정된 것은 아니다.
[디스플레이 모듈의 기본 구성]
도 1은 본 발명에 따른 저소비전력 표시장치(2)를 갖춘 디스플레이 모듈1의 전체 구성을 나타낸 블록도이다. 여기에서는 도 1을 참조하여 디스플레이 모듈1의 기본 구성에 대해 설명한다.
도 1에 나타난 바와 같이, 디스플레이 모듈1은 기본적으로 타이밍 컨트롤러(11) (TCON)와 여러 소스 드라이버(12)(SD)와 프로세서(13)(GPU 또는 CPU)를 구비하고 있다. 또한, 디스플레이 모듈1은, 또한 게이트 드라이버(14)(GD)와, 표시 패널(15)과 플렉시블 프린디드 케이블(（Flexible Printed Circuits:FPC)을 구비하고 있어도 좋다. 이들 요소 중, 본 발명에 따른 저소비전력 표시장치(2)는 적어도, 타이밍 컨트롤러(11)와 프로세서(13)를 포함하여 구성되어 있다. 단, 본 발명에 따른 저소비전력 표시장치(2)는, 기타, 소스 드라이버(12)와 게이트 드라이버(14), 표시 패널(15)을 포함하는 것이라도 좋다.
타이밍 컨트롤러(11)는 프로세서(13)에 의해 생성된 묘화 데이터를 표시 패널(15)에 출력하기 위하여, 표시 패널(15)의 타이밍에 맞도록 각종 타이밍 신호를 생성하는 집적 회로(LSI : large-Scale Integration)이다. 타이밍 컨트롤러(11)는 소스 드라이버(12) 및 게이트 드라이버(14)에 연결되어 있으며, 수평 및 수직 동기에 따라 이들 각 드라이버를 구동시키는 제어를 한다. 타이밍 컨트롤러(11)는, 프로세서(13)등 외부 장치에서 제공되는 데이터인에이블 신호 (DE) (eDP 신호)에 따라, 소스 드라이버(12)에 영상 데이터를 전송하기 위한 제어 신호를 생성한다. 데이터인에이블 신호 (DE)에는 유효 기간과 블랭킹 기간이 포함되며, 이들 유효 기간과 블랭킹 기간이 주기적으로 반복된다.
소스 드라이버(12)는 표시 패널(15)을 구동하기 위한 드라이버 IC이며, 행 방향 데이터 선을 구동하기 위한 요소이다. 즉, 소스 드라이버(12)는, 표시 패널을 구성하는 복수의 소스 라인에 연결되어있다. 이 때문에 소스 드라이버(12)는, 타이밍 컨트롤러(11)로부터 영상 데이터 와 행 방향의 시작 신호를 수신하여, 표시 패널의 여러 소스 라인을 구동할 수 있다.
프로세서(13)는 표시 패널(15)에 표시되는 영상의 묘화 데이터를 생성하고, 타이밍 컨트롤러(11)로 송출하는 제어 장치이다. 프로세서(13)의 예는, CPU와 GPU이다. 프로세서(13)는 묘화 데이터를 출력하는 비디오 출력부(301)를 가지고 있다. 이 비디오 출력부(301)는, 복수의 신호선 (Main Link, AUX-CH, HPD)에 의해, 타이밍 컨트롤러(11)가 구비되는 비디오 입력부(401)에 연결되어 있다. 프로세서(13)는, 예를 들어 노트북 본체 측에 배치되어, 각종 연산 처리와 그래픽 처리를 담당하고, 해당 프레임 전체의 묘화 데이터에 변화가 있는지 없는지 여부를 판정한다. 또한 프로세서(13)는 하나의 프레임 내에서 변화가 있는 영역 (정지영상 영역)과 변화가 없는 영역 (동영상 영역)을 식별할 수 있다. 1프레임 전체에 일정 기간 변화가 없는 경우, 프로세서(13)는 PSR에 들어가는 것을 결정한다. 또한 하나의 프레임내에서 정지영상 영역 과 동영상 영역과를 식별하고, 프로세서1은PSR2에 들어가는 것을 결정한다. 또한 프로세서(13)는 동영상 출력 포트로, 예를 들어 VESA 규정의 eDP 출력을 가지며, 영상 묘화 데이터는 주 신호선 (Main Link)를 통해 타이밍 컨트롤러(11)에 송신하고 묘화 데이터 이외의 제어 데이터는 부 신호선 (AUX-CH)를 통해 타이밍 컨트롤러(11)에 송신한다. 또한, eDP 출력 대신 mipi 출력을 채용할 수 도 있다.
게이트 드라이버(14)는 표시 패널(15)을 구동하기 위한 드라이버 IC이며, 열 방향의 데이터 선을 구동하기 위한 요소이다. 즉, 게이트 드라이버(14)는 표시 패널(15)을 구성하는 복수의 게이트 라인에 연결되어 있다. 이 때문에 게이트 드라이버(14)는 타이밍 컨트롤러(11)로부터 열 방향의 시작 신호를 수신하여, 표시 패널(15)의 복수의 게이트 라인을 구동할 수 있다.
여기서, 도 2를 참조하여 eDP (embedded DisplayPort)상에서 동작하는 PSR (Panel Self Refresh) 및 PSR2 (Panel Self Refresh 2)의 동작에 대해 설명한다. 도 2에 나타낸 바와 같이 통상 작동시 프로세서(13)(CPU / GPU)에서 타이밍 컨트롤러(11) (TCON)에 대해 eDP 전송에 의해 묘화 데이터가 전송된다. 다른 한편, 1 프레임 전체에 걸쳐 묘화 데이터에 일정 기간 변화가 없는 경우는 PSR 모드로 들어간다. PSR은, 1프레임 전체에 걸쳐 묘화 데이터에 일정 기간 변화가 없으면 프로세서(13)에서 타이밍 컨트롤러(11)로 묘화 데이터의 eDP 전송을 정지시키고, 타이밍 컨트롤러(11)의 프레임 메모리에 저장된 묘화 데이터 프레임 메모리에서 읽어, 표시 패널(15)을 구동한다. 따라서 PSR 모드에서는 프로세서(13)의 소비 전력을 줄일 수 있다.
한편, PSR는 1프레임 내에 묘화 데이터에 변화가 없는 영역 (정지영상 영역) 묘화 데이터가 변화한 영역 (동영상 영역)이 혼재하는 경우에 대응한 기능이다. PSR2에서는 정지영상 영역을 그릴때 프로세서(13)에서 타이밍 컨트롤러(11)에 묘화 데이터 전송을 라인 단위로 정지시켜서, 타이밍 컨트롤러(11) 측의 프레임 메모리에서 표시 패널(15)을 구동함으로써 시스템의 소비 전력을 감소시킨다. 또한, PSR2는 묘화 데이터에 변화가 있는 영역 (동영상 영역)은 통상대로, 프로세서(13)에서 타이밍 컨트롤러(11)로 eDP를 통하여 묘화 데이터를 전송한다.
이어서, 타이밍 컨트롤러(11)의 기능 구성에 대해 자세히 설명한다. 타이밍 컨트롤러(11)는, 도 1에 도시된 바와 같이, 비디오 입력부(401), PSR 제어부(402,) 프레임 메모리(403), 정지 영상 제어부(404), 동영상 처리부(405), 프레임 제어부(406) , Vcom 조정부(407), 블랭킹 기간 제어부(408), 소스 드라이버 개별 제어부(409), 게이트 드라이버 개별 제어부(410), 및 P2P 송신부(411)를 포함한다.
비디오 입력부(401)는, 프로세서(13)등의 외부 장치로부터 eDP에서 송신된 영상 데이터 등을 수신하기 위한 요소이다. 비디오 입력부(401)는, 예를 들어, VESA의 eDP 규격에 준한 수신기 부이며, 영상의 묘화 데이터는 주 신호선 (Main Link)를 통해 프로세서(13)로부터 수신하고, 묘화 데이터 이외의 제어 데이터는 부 신호 선 (AUX-CH)를 통해 프로세서(13)로부터 수신한다. eDP의 규격에서는, 주 신호선 (Main Link)은, 1 차동 레인 당 최저 1.62Gbps에서 최고 8.1Gbps의 비트 레이트로 동작하는 고속 차동 시리얼 라인이다. 이에 대해 부 신호선 (AUX-CH)은, 약 1Mbps로 동작하는 저속 차동 시리얼 라인이다.
PSR 제어부(402)는 PSR 모드 및 PSR2 모드의 제어를 하기 위한 요소이다. 우선, 프로세서(13)이 일정 기간에 걸쳐 정지 영상을 묘화하고 있는 경우, 이 프로세서(13)에서 타이밍 컨트롤러(11)로, PSR 모드의 명령이 송신된다. 이 명령을 프로세서(13)로부터 수신하면 PSR 제어부(402)는 PSR 모드의 제어를 시작한다. 구체적으로는, PSR 제어부(402)는 PSR 모드임을 인식하면 PSR 모드의 대상이 되는 정지 영상의 프레임 데이터 (묘화 데이터)을 프레임 메모리(403)에 저장한다. 그리고 PSR 제어부(402)는, 프레임 메모리(403)에 저장한 프레임 데이터를 읽어, 소스 드라이버(12)로부터 표시 패널(15)을 구동함과 동시에, eDP로부터의 전송을 정지시켜 프로세서(13)를 대기 상태로 한다. 이와 같이, PSR 모드에서는 프레임 메모리(403)에 저장되는 프레임 데이터에 기초하여, 타이밍 컨트롤러(11) 자신이 소스 드라이버(12)를 통해 표시 패널(15)의 개서를 실시한다. 이 때문에, 프로세서(13)로부터 타이밍 컨트롤러(11)로 프레임 데이터를 반복하여 송신할 필요가 없게 되고, 프로세서(13)를 대기 상태로 해 둘 수 있다. 이 때문에, PSR 모드로 이행함으로써 프로세서(13)를 구비하는 디스플레이 모듈 (노트북과 태블릿 PC) 전체적으로 소비 전력을 줄일 수 있다. PSR2 모드의 경우도 마찬가지이며, PSR 제어부(402)는, 1 프레임내에 정지영상 영역과 동영상 영역이 혼재하는 경우에는 당해 정지영상 영역을 묘화할 때 프로세서(13)에서 타이밍 컨트롤러(11)에 묘화 데이터의 전송을 라인 단위로 정지시키고, 타이밍 컨트롤러(11) 측의 프레임 메모리에서 표시 패널(15)을 구동한다.
프레임 메모리(403)는 타이밍 컨트롤러(11)에 설치된 RAM과 같은 임시 기억 장치이다. 프레임 메모리(403)에는 전술한 바와 같이, PSR 모드시 또는 PSR2 모드시에 타이밍 컨트롤러(11)로부터 표시 패널에 표시되는 영상의 묘화 데이터 (프레임 데이터)가 저장된다. 단, 상세히는 후술하지만, PSR 모드라도 eDP 전송을 정지하지 않고 프로세서(13)에서 입력된 묘화 데이터에 기초하여 정지영상 판정을 타이밍 컨트롤러(11) 측에서 실시하는 경우는, 프레임 메모리(403)를 삭제 또는 기능정지로 하는 것이 가능하게 된다.
정지영상 제어부(404)는, 타이밍 컨트롤러(11)측에서, 프로세서(13)로부터 입력된 영상이 정지 영상인지 동영상인지를 판정하기 위한 요소이다. 정지영상 제어부(404)는 eDP 입력인 주 신호선 (Main Link) 의 묘화 데이터가 정지 영상임을 검출하고, 그 영상 데이터에 변화가 있을 때까지 간, P2P 송신부에서 소스 드라이버에의 영상 데이터의 전송을 정지시킨다. 상세히는 후술하는 바와 같이, 정지영상 제어부(404)는, 프로세서(13)로부터 입력된 영상이 정지 영상이라고 판정된 경우, 그 취지의 정보를 프레임 제어부(406)로 전달한다. 프레임 제어부(406)는 정지 영상 제어부(404)의 지시에 따라 프레임 레이트를 낮추거나 데이터 솎아냄 동작을 함으로써 소비 전력의 저감을 도모하는 것이다. 또한 타이밍 컨트롤러(11)가 PSR을 지원하지 않는 프로세서(13)에 연결되어 있는 경우라도, 이 타이밍 컨트롤러(11)에 정지영상 제어부(404)를 설치, 프로세서(13)에서 입력된 영상이 정지영상인지 아닌지 여부를 판정함으로써, 타이밍 컨트롤러(11) 측의 판단으로 자동으로 PSR 모드로 이행할 수도 있다. 이 경우, 프레임 메모리(403)를 삭제 또는 기능정지로 할 수 있다.
동영상 처리부(405)는, 예를 들어 PSR2 모드시에, 동영상 영역의 직사각형의 정점좌표에 관한 정보가 프로세서(13)에서 타이밍 컨트롤러(11)로 송신된 경우에 그 정점 좌표에 따라 동영상 영역의 위치를 파악하고, 1프레임 내에서 동영상 영역에 대해서만 특정 영상 처리를 하는 요소이다. 예를 들어, 동영상 처리부(405)는, 1 프레임 내에서 동영상 영역에 대해서만 휘도 엔한스 처리 등을 할 수 있다. 동영상 영역 만 화질적으로 엔한스하여 강조함으로써, 상품 가치가 높은 액정 패널을 실현하는 것이 가능하게 된다.
프레임 제어부(406)는 예를 들어 PSR 제어부(402)가 PSR 모드 중에 있다고 판단한 경우 나, 정지 영상 제어부(404)가 프로세서(13)에서 입력된 영상의 묘화 데이터가 정지 영상이라고 판단한 경우, 묘화 데이터의 프레임 레이트를 감소 시키거나, 본래의 묘화 데이터에서 일정한 비율로 영상 라인을 솎아냄으로써 소비 전력을 줄이기 위한 요소이다. 구체적으로, 프레임 제어부(406)는, PSR 모드 및 PSR2 모드에 있어서, 어느 영상 프레임에서 P2P 송신부에서 여러 소스 드라이버의 각각에 전송하는 여러 영상 라인 중, 적어도 2 개 이상의 영상 라인의 전송을 정지시키는 제어를 하는 것이 바람직하다. 이와 같이, 표시 패널의 표시 영상에 변화가 없는 경우에, 프레임 레이트를 감소 시키거나 여러 소스 드라이버로 송신하는 영상 라인의 일부를 솎아내는 것으로, 표시 패널의 소비 전력을 감소시킬 수 있다.
Vcom 조정부(407)는, 프레임 레이트에 대응한 최적의 Vcom 설정값을 파악하고, 프레임 레이트가 감소한 때, 프레임 레이트에 대응한 최적의 Vcom 설정값을 라인 단위로 제어하는 요소이다. 영상 묘화 데이터의 프레임 레이트를 낮추면, 종종 플리커 노이즈가 표시 패널상에 발생할 수 있다. 이 플리커 노이즈는 표시 패널의 Vcom (액정 패널의 공통 전압)의 변동이 원인이 되어 발생한다. 그래서, 타이밍 컨트롤러(11) 측에서 프레임 레이트에 대응한 최적의 Vcom 설정값을 파악해두고 프레임 레이트의 변화에 맞춰, 최적의 Vcom 설정값을 소스 드라이버에 명령으로 송신한다. 이에 따라, 표시 패널에 생기는 플리커 노이즈를 억제 할 수 있다.
블랭킹 기간 제어부(408)는, 타이밍 컨트롤러(11)로부터 소스 드라이버(12)로 보내는 데이터에서, 수직 블랭킹 기간 및/또는 수평 블랭킹 기간은 데이터 전송을 정지함으로써 소비 전력을 줄일 수 있는 요소이다.
소스 드라이버 개별 제어부(409)는 타이밍 컨트롤러(11)로부터 소스 드라이버(12)에 묘화 데이터 전송에 있어서, 여러 어느 소스 드라이버(12)를 개별적으로 제어하기 위한 요소이다. 소스 드라이버 개별 제어부(409)는 이전 라인과 동일한 라인 및/또는 이전 프레임과 동일한 프레임에 대해서는 소스 드라이버(12)로의 전송을 정지시켜 소비 전력의 저감을 도모한다.
게이트 드라이버 개별 제어부(410)는 타이밍 컨트롤러(11)로부터 소스 드라이버(12)로의 영상 데이터 전송에 있어서 여러 어느 게이트 드라이버(14)를 개별적으로 제어하기 위한 요소이다. 게이트 드라이버 개별 제어부(410)는 예를 들면, 게이트 드라이버(14)로부터 디스플레이 패널 (LCD)로의 써넣기 제어에 대해, 여러 라인이 동일한 데이터의 경우, 여러 라인 일괄 기록하는 제어 신호를 생성한다.
P2P 송신부(411)는 타이밍 컨트롤러(11)로부터 소스 드라이버(12)에 대하여, 영상의 묘화 데이터 나 기타 명령 정보를 P2P (Point-to-Point) 방식으로 출력하기 위한 요소이다. P2P 송신부(411), P2P 방식으로 타이밍 컨트롤러(11)와 소스 드라이버(12)를 연결하고 있으며, 2Gbps/lane 정도의 속도를 달성할 수 있다. P2P 방식은 클럭과 데이터를 중첩시켜 전송하는 방식이다. 예를 들어 8개의 소스 드라이버(12)와 1개의 타이밍 컨트롤러(11)가 설치되어 있는 경우 하나의 소스 드라이버(12)와 타이밍 컨트롤러(11)사이는 1 레인만 연결되어 있다. 즉, 본 발명의 타이밍 컨트롤러(11)는 클럭 신호와 영상 데이터와 별도의 신호선으로 소스 드라이버(12)로 보내는 것이 아니라, 클럭 신호와 영상 데이터와 중첩하여 1개의 신호선으로 송신하는 구성으로 되어있다. P2P 방식에서는, 예를 들어 mini LVDS처럼 다른 소스 드라이버와 연결되어 있지 않기 때문에, 전송로 상에 분기 (分岐 stub)를 없앨 수 있다. 또한, P2P에서는 클럭 라인이 데이터 라인에 중첩되어 있기 때문에 클럭과 데이터의 타이밍 Skew를 고려할 필요가 없이, 전송 속도를 향상시킬 수 있다.
계속하여 디스플레이 모듈1, 특히 본 발명에 따른 저소비전력 표시장치(2)가 갖춘 특징적인 각 기능에 대해 설명한다.
[정지영상 영역의 저 프레임 레이트화 기능]
도 3은 PSR2 모드에서 프로세서(13)에서 타이밍 컨트롤러(11)로 데이터 갱신 정보를 송신하는 타이밍을 개념적으로 나타내고 있다. 또한, 도 4는 PSR2 기간 중에 있어서 종래의 전송 방식과 본 발명의 전송 방식을 나타낸 타이밍 차트이다. 또한, 도 4에 나타낸 종래의 PSR2 기간 중의 전송 방식은 도 13에 나타낸 PSR2의 설명도와 대응하고 있다.
전술한 바와 같이, 종래의 PSR2 모드에서는 1 프레임내에 묘화 데이터에 변화가 없는 영역 (정지영상 영역)과 묘화 데이터가 변화하는 영역 (동영상 영역)이 혼재하고 있는 경우, 프로세서에서 타이밍 컨트롤러로 동영상 영역을 포함하는 라인 (동영상 라인)의 라인 호 (행수)의 정보와 동영상 영역의 묘화 데이터를 eDP로 전송하고, 그 이외의 정지영상 영역을 포함하는 라인 (정지영상 라인)은 eDP 전송을 정지시키고, 타이밍 콘트롤러 측의 프레임 메모리에서 소스 드라이버를 통하여 패널을 구동함으로써 시스템의 소비 전력을 절감하는 것으로 했다. 또한, 도 4 상단 및 도 13에 도시된 바와 같이, PSR2 모드에서 동영상 라인의 라인 번호 (행수)의 정보는 그 갱신 프레임의 액티브 영역 (화면 표시영역)에 들고나서 동영상 라인의 직전 수평 블랭킹 기간 중에 송신되는 것이었다. 즉, 종래의 PSR2 모드에서, 타이밍 컨트롤러는 동영상 라인 직전에 동영상 라인의 시작 행수와 종료 행 수를 파악할 수 있으면 충분했기 때문에 프로세서도 동영상 라인 직전의 수평 블랭킹 기간중에 타이밍 컨트롤러에 대하여 동영상 라인의 라인 번호 정보를 송신하는 것으로 했다. 그러나 종래의 PSR2 모드처럼 동영상 라인 직전의 수평 블랭킹 기간중에 동영상 라인의 라인 번호 정보가 프로세서에서 타이밍 컨트롤러로 송신되면 타이밍 컨트롤러는 동영상 라인의 시작과 끝은 파악할 수 있지만, 다른 정지영상 라인에 대하여, 묘화 데이터의 프레임 레이트를 감소시키거나, 묘화 데이터의 일부를 솎아내는 처리를 하는 처리를 하기 위한 시간을 확보할 수 없다는 문제가 있었다. 이 때문에 종래의 PSR 모드는, 프로세서 측의 소비 전력을 감소시킬 수 있는 반면, 타이밍 컨트롤러 측 및 표시 패널 측의 소비 전력 절감 효과는 얻을 수 없는 것이었다.
그래서, 본 발명에서는 도 3 및 도 4 하단에 표시되도록 PSR2 모드시에, 1프레임 내에 동영상 영역과 정지영상 영역이 포함되어 있는 경우에는 동영상 라인 직전의 수평 블랭킹 기간 중에서는 없고, 그보다 시간적으로 이전시기에 동영상 영역의 위치 또는 동영상 영역을 포함하는 라인을 특정하기 위한 정보 (데이터 갱신 정보)를 프로세서에서 타이밍 컨트롤러로 송신한다. 이와 같이, 프로세서에서 타이밍 컨트롤러로 데이터 갱신 정보를 미리 송신해 둠으로써, 타이밍 컨트롤러에서 정지영상 영역의 묘화 데이터의 프레임 레이트를 감소시키거나 혹은 정지영상 영역의 라인을 일부 솎아내는 처리 시간을 확보할 수 있다. 이에 따라 PSR2 모드시에, 타이밍 컨트롤러 측 및 표시 패널 측의 소비 전력을 감소시킬 수 있다.
데이터 갱신 정보로는, 동영상 라인의 라인 번호 (행수)의 정보를 들 수 있다. 타이밍 컨트롤러는, 프로세서에서 동영상 라인의 라인 번호를 받음으로써, 동영상 라인 및 정지영상 라인을 특정할 수 있다. 이에 따라, 타이밍 컨트롤러는 정지영상 라인에 대하여 프레임 레이트를 감소시키거나 라인을 일부 솎아내기도 하는 등의 저소비 전력화 처리를 할 수 있다.
또한, 데이터 갱신 정보로서는 직사각형의 동영상 영역의 정점 좌표의 정보를 들 수 있다. 동영상 영역의 정점 좌표로서 적어도 대각선에 위치하는 2점의 좌표가 포함되어 있으면, 타이밍 컨트롤러는 직사각형의 동영상 영역을 특정할 수 있다. 예를 들어, 도 3의 예에서는 동영상 영역의 왼쪽 아래의 좌표 (x0, y0) 및 오른쪽 상단의 좌표 (x1, y1)가 데이터 갱신 정보로서, 프로세서에서 타이밍 컨트롤러로 송신되고 있다. 단, 동영상 영역의 정점 좌표로서는, 직사각형의 4개소 모두의 좌표가 포함되어 있어도 좋다. 프로세서에서 타이밍 컨트롤러에 대하여 동영상 영역의 정점 좌표이 정보를 송신함으로써, 타이밍 컨트롤러는, 보다 상세하게 동영상 영역의 위치를 특정할 수 있기 때문에, 그 이외의 정지영상 영역 에 대해 프레임 레이트를 감소시키거나 라인을 일부 솎아내는 등의 저소비 전력화 처리를 할 수 있다. 즉, 타이밍 컨트롤러는 동영상 라인 내에 있는 정지영상 영역에도 저소비 전력화 처리를 할 수 있기 때문에, 전술한 동영상 라인의 라인 번호를 송신하는 경우와 비교하여, 소비 전력을 더욱 줄일 수 있다.
프로세서에서 타이밍 컨트롤러로 데이터 갱신 정보를 송신하는 타이밍으로는 1프레임의 액티브 영역 (화면 표시영역)에 들어가기 직전의 수직 블랭킹 기간을 들 수 있다. 즉, 이 수직 블랭킹 기간 내에 프로세서가 타이밍 컨트롤러로 데이터 갱신 정보를 송신함으로써, 타이밍 컨트롤러는 1프레임 내에 포함되는 정지영상 영역 전체를 대상으로 하여 프레임 레이트를 감소시키거나 라인을 일부 솎아 내는 등의 저소비 전력화 처리를 할 수 있다. 즉, 타이밍 컨트롤러는 1프레임 내의 정지영상 영역이 시작하기 전의 블랭킹 기간 내에 데이터 갱신정보를 받음으로써, 정지영상 영역의 1라인째부터 저소비 전력화 처리를 시작할 수 있다. 따라서 데이터 갱신 정보는 이 수직 블랭킹 기간 내에 송신되는 것이 바람직하다 할 수 있다.
또한 프로세서에서 타이밍 컨트롤러로 데이터 갱신 정보를 송신하는 타이밍은 동영상 라인 직전의 수평 블랭킹 기간보다 시간적으로 더 이전의 수평 블랭킹 기간이라도 좋다. 이 타이밍에서 데이터 갱신정보를 받으면, 타이밍 컨트롤러는 데이터 갱신 정보를 받은 후 동영상 영역이 시작되기까지 간의 정지영상 영역을 대상으로 하여, 프레임 레이트를 감소시키거나 라인을 일부 솎아내기 하는 등의 저소비 전력화 처리를 할 수 있다. 또한, 데이터 갱신 정보는, 수직 블랭킹 기간중 이던지, 또는 수평 블랭킹 기간 중 어느1회 보내면 된다.
도 4는, PSR2 기간 중에 있어서 종래의 전송 방식과 본 발명의 전송 방식의 차이를 나타내고 있다. 도 4에 나타낸 바와 같이, 본 발명의 전송 방식은, 종래의 전송 방식과는 달리, 데이터 갱신정보가 수직 블랭킹 기간에 프로세서에서 타이밍 컨트롤러로 전송된다. 그리고 본 발명의 전송 방식은 타이밍 컨트롤러에 의하여, 정지영상 영역간, 소스 드라이버에 전송하는 묘화 데이터의 프레임을 감소시키는 처리가 이루어지고 있다. 이에 따라, 종래의 PSR2 모드에서는, 프로세서 측의 소비 전력 저감 밖에 달성하지 못한 반면, 본 발명의 PSR2 모드에서는 프로세서 측의 저소비 전력화에 부가하여, 타이밍 컨트롤러 및 표시 패널 측의 저소비 전력화도 달성할 수 있다.
또한, 도 4에 도시된 바와 같이, 본 발명의 전송 방식은 수직 블랭킹 기간 및 수평 블랭킹 기간 중에, 타이밍 컨트롤러에서 소스 드라이버에 데이터 전송을 완전히 정지함으로써, 타이밍 컨트롤러의 제어에 의하여 표시 패널 (LCD)의 소비 전력을 절감 할 수 있다. 구체적으로 설명하면 프로세서에서 입력된 영상 신호에 따라 타이밍 컨트롤러는 영상 동기 신호를 추출하거나 생성하거나 한다. 예를 들어, 이 영상 동기 신호에는 여러 소스 드라이버를 동기하여 구동시키기 위한 수평 동기 신호 (Hsync), 여러 게이트 드라이버를 동기하여 구동시키기 위한 수직 동기 신호 (Vsync),및 주기적으로 반복되는 유효 기간과 블랭킹 기간을 포함하는 데이터인에이블 신호 (DE)가 포함된다. 유효 기간과 블랭킹 기간은, 기본적으로 수평 동기 신호에 대응한 것이다.
여기서, 도 4에 도시된 바와 같이 종래의 전송 방식에 있어서, 타이밍 컨트롤러는 데이터인에이블 신호(DE)의 유효 기간내에 영상을 표시하기 위한 묘화 데이터를 각 소스 드라이버에 대하여 전송한다. 또한 타이밍 컨트롤러는 데이터인에이블 신호(DE)의 블랭킹 기간 내에 영상의 표시를 휴지(休止)시키기 위한 휴지 데이터를 각 소스 드라이버에 대하여 전송한다. 이와 같이, 타이밍 컨트롤러는 데이터인에이블 신호(DE)에 기초하여, 묘화 데이터 및 휴지데이터로 구성되는 영상 데이터를, 각 소스 드라이버에 대하여 상시 전송하는 것이 일반적이었다. 즉, 종래의 전송 방식에 있어서, 타이밍 컨트롤러는 유효 기간인지 블랭킹 기간인지에 관계없이, 각 소스 드라이버에 대하여 전압을 계속 인가하고 있는 것으로 된다.
그러나 블랭킹 기간 내에는 영상의 표시가 휴지되고, 소스 드라이버에 연결된 소스 라인에는 영상이 표시되지 않는다. 이 때문에 블랭킹 기간 내에 타이밍 컨트롤러에서 소스 드라이버에 전압을 인가하고 있으면, 낭비전력이 소비되게 된다. 따라서, 본 발명의 전송 방식은 도 1에 나타낸 바와 같이, 타이밍 컨트롤러(11)에 블랭킹 기간 제어부(408)를 설치하여 데이터인에이블 신호에 따라 블랭킹 기간간P2P 송신부(411)에서 소스 드라이버(12)로 묘화 데이터 및 휴지 데이터로 이루어진 영상 데이터의 전송을 완전히 정지시킨다. 즉, 블랭킹 기간 제어부(408)는 데이터인에이블 신호를 해석하여 블랭킹 기간을 특정하고, 이 블랭킹 기간간, P2P 송신부(411)에서 소스 드라이버(12)로 인가되는 전압을 완전히 차단하고, P2P송신부(411)에서 소스 드라이버(12)로의 전송을 완전히 정지시킨다. 또한, 본 발명에서는, 전술한 바와 같이, 타이밍 컨트롤러(11)와 소스 드라이버(12)는 P2P형 전송 방식으로 연결되어있는 것이기 때문에, 타이밍 컨트롤러(11)로부터 소스 드라이버(12)에 인가되는 전압을 차단한다고 하는 것은 영상 데이터뿐만 아니라 클럭 신호의 전송을 포함한 모든 전송을 완전히 정지시키게 된다. 이와 같이, 본 발명은 영상 데이터의 전송이 정지하고 있는 동안 영상 데이터 와 클럭 신호의 전송을 완전히 정지시키는 것이기 때문에 이 기간 중의 소비 전력을 거의 제로로 하는 것이 가능하다. 그 결과, 타이밍 컨트롤러(11) 측에서, 블랭킹 기간 중의 영상 전송을 정지함으로써, 표시 패널의 소비 전력을 감소시킬 수 있게 된다.
또한 도 4 하단에 나타내는 바와 같이, 타이밍 컨트롤러는 데이터인에이블 신호 (DE)의 수직 블랭킹 기간 동안 뿐 아니라 수평 블랭킹 기간 중에도 영상 데이터의 전송을 정지하는 기간을 형성하고, 타이밍 컨트롤러에서 소스 드라이버에의 데이터 전송을 세밀하게 정지시킴으로써, 더욱 효율적으로 액정 패널 모듈의 소비 전력을 감소시킬 수 있다. 즉, 타이밍 컨트롤러는, 수직 블랭킹 기간 및 수평 블랭킹 기간 모두에서, 영상 데이터의 전송을 정지시키는 기능을 가진다.
도 5와 6은 포인팅 디바이스에 의한 디스플레이상의 지시 위치를 나타내는 포인터 영상의 동작 범위를, 전술한 동영상 영역으로 파악하고 다른 정지영상 영역에 대해 프레임 레이트를 감소시키는 등의 저소비 전력 화 처리를 하는 경우를 나타내고 있다. 즉, 표시 화면상에서 변화하는 것이 포인터 영상 뿐이며, 다른 영역은 묘화 데이터가 변화하지 않는 정지영상 영역이 되는 경우가 있다. 그 경우에는, 프로세서는 포인터 영상의 동작 범위를 동영상 영역으로 특정하고, 동영상 영역을 포함하는 라인 직전의 수평 블랭킹 기간중보다 시간적으로 이전 타이밍에서, 동영상 영역의 위치 또는 동영상 영역을 포함하는 라인을 특정하기 위한 정보 (데이터 갱신 정보)를, 프로세서에서 타이밍 컨트롤러로 송신한다. 이 경우, 데이터 갱신 정보에는, 포인터 영상의 형상에 관한 정보와, 포인터 영상의 이동의 전후 위치에 관한 정보등이 포함된다. 이에 따라, 타이밍 콘트롤러 측에서 포인터 영상의 동작 범위 이외, 즉 정지영상 영역의 묘화 데이터의 프레임 레이트를 감소시키거나, 혹은 정지영상 영역의 라인을 일부 솎아 내는 처리 시간을 확보한다. 이에 따라, PSR2 모드시에, 타이밍 컨트롤러 측 및 표시 패널 측의 소비 전력을 감소시킬 수 있다.
또한, PSR 모드 및 PSR2 모드에서, 묘화 데이터를 갱신할 때는, eDP의 주 신호선 (Main Link) 의 전송을 정지 상태에서 기동 상태로 하여, 갱신된 묘화 데이터를 프로세서에서 타이밍 컨트롤러로 송신하는 것이 일반적이다. 그러나 자주 포인터 영상이 이동하는 경우에는 eDP 전송부의 재기동 소비 전력이 커지고, 프로세서 측의 소비 전력 절감이 곤란하였다. 따라서, 본 발명의 전송 방식에서는 도 5의 하단에 나타내는 바와 같이 PSR 모드 및 PSR2 모드에 있어서, 화면상에서 예를 들면 포인터 영상의 변화만 있을 경우, 포인터 영상의 데이터 갱신 정보 (포인터 영상 형상, 위치 좌표 등)을, 프로세서에서 타이밍 컨트롤러에 대해 eDP의 저속 라인인 부 신호선 (AUX-CH)경유로 송신하고, 타이밍 콘트롤러 측에서 갱신정보의 영상을 프레임 메모리에서 읽어 생성한다. 즉, 타이밍 컨트롤러 프레임 메모리에 포인터 영상의 형상이 기억되어 있으며, 타이밍 컨트롤러에서 포인터 영상의 갱신 영상을 생성한다. 이 때, eDP의 고속라인인 주 신호선 (Main Link)는 항상 오프(off) 해 둔다. 이처럼 포인터 영상의 데이터 갱신 정보의 전달에 소비 전력이 적은 부 신호선 (AUX-CH)을 이용함으로써, 소비 전력이 큰 주 신호선 (Main Link)를 오프 해 둘 수 있기 때문에 eDP의 소비 전력의 대부분을 차지하는 주 신호선의 소비 전력 절감이 가능하게 된다.
[소스 드라이버의 개별 제어 기능]
도 7은 타이밍 컨트롤러가 구비되는 소스 드라이버 개별 제어부의 기능을 나타낸 것이다. 종래의 PSR2 모드에서는 데이터 갱신이 없는 라인에 대응하는 표시 패널의 소스 라인도, 타이밍 컨트롤러에서 소스 드라이버로 묘화 데이터를 전송하고 있었기 때문에, 낭비전력 소모가 발생했다. 이에 대해, 본 발명은, 소스 드라이버 개별 제어부에 의해, 데이터 갱신이 없는 소스 라인에 대하여는 타이밍 콘트롤러 측에서 소스 드라이버로 데이터 송신을 정지함으로써 소비 전력을 감소시킬 수 있다.
즉, 도 7에 도시된 바와 같이, 타이밍 컨트롤러의 소스 드라이버 개별 제어부는, 여러 소스 드라이버를 개별적으로 제어하고, 더 섬세한 전력 소비 절감을 실시한다. 예를 들면, 4K2K의 표시 패널의 경우, 일반적인 소스 드라이버는 8개 배치된다. 타이밍 컨트롤러는 각각의 소스 드라이버에 대하여 P2P (Point-to-Point) 방식으로 연결된다. 그리고 타이밍 컨트롤러의 소스 드라이버 개별 제어부는 여러 소스 드라이버의 각각에 대하여 영상 데이터를 전송하는 P2P 송신부를 가지고, 소스 드라이버마다 영상 데이터의 전송을 개별적으로 제어한다. 이처럼 여러 소스 드라이버를 개별적으로 제어함으로써 특정 소스 드라이버로 영상 전송이 불필요하다면 개별적으로 전송을 정지하는 등, 데이터 전송을 보다 세밀하게 제어할 수 있다. 이에 따라, 보다 정확하게 표시 패널의 저소비 전력화를 도모할 수 있다. 또한, 소스 드라이버 개별 제어부는, 타이밍 콘트롤러 측에서 수신한 영상 데이터를 각 소스 드라이버로 할당하기 위해 영상 데이터 순서를 정렬하는 등의 작업을 수행해도 좋다. 또한 특정 소스 드라이버용의 영상 데이터에 변화가 없는 경우, 소스 드라이버 개별 제어부는, 소스 드라이버로의 영상 전송을 개별적으로 정지할 수도 있다.
또한, 전술한 바와 같이, 본 발명에서는, PSR2기간중 프로세서에서 타이밍 컨트롤러에 대하여, 동영상 라인이나 동영상 영역의 위치를 특정하기 위한 데이터 갱신 정보가 전송되고 있다. 이 때문에 타이밍 컨트롤러의 소스 드라이버 개별 제어부는, 프로세서에서 수신한 데이터 갱신 정보를 기반으로, 여러 소스 드라이버를 개별적으로 제어하면 된다. 즉, 소스 드라이버 개별 제어부는 동영상 영역을 포함하는 라인에 대응한 소스 드라이버에는, 묘화 데이터를 전송하고, 정지영상 영역을 포함한 라인에 대응한 소스 드라이버에는 묘화 데이터를 전송하지 않는 것이 바람직하다. 이에 따라 영상의 갱신이 필요한 동영상 영역에 대응한 소스 드라이버 만을 구동시키고, 기타의 불필요한 소스 드라이버는 휴지상태(休止狀態)로 둘 수 있기 때문에 패널 모듈의 소비 전력을 감소시킬 수 있다.
[Vcom 제어 기능]
PSR이나 PSR2 중에, 타이밍 콘트롤러 측에서 프레임 레이트를 낮춤으로써, 패널 모듈의 저소비 전력화를 도모할 수 있지만, 프레임 레이트를 낮추면 종종 플리커 노이즈가 화면상에 발생할 수 있다. 플리커 노이즈는 패널의 Vcom (표시 패널의 공통 전압)의 변동이 원인이며, Vcom 전압을 타이밍 컨트롤러 측에서 잘 제어함으로써 플리커 노이즈 억제가 가능하게 된다.
도 8의 상단은 종래의 Vcom의 상태를 나타낸다. 타이밍 컨트롤러 측, 소스 드라이버 측에서 Vcom 설정값은 일정하며 (도 8중의, 「Setting」라인), Vcom 단자 측의 출력측 전위는 프레임마다 변동하고 있다 (도 8중「actual voltage」라인). Vcom 라인에는 패널의 큰 부하 용량에 따라, 패널 측의 평균화된 패널의 Vcom 전위는 일정한 시정수를 가지고 변동한다 (도 8중의「Average」라인). 특히 도 8과 같이, 저(低) 프레임 레이트로 이행(移行)하면 Vcom 전위도 감소되어 간다. 프레임 주파수가 변동하면 Vcom을 프레임 단위로 조정하여도 전압에 큰 변동이 발생했다.
도 8의 가운데 단은, 종래의 Vcom 제어의 예를 나타낸다. Vcom 설정을 프레임 레이트가 낮을 때, 상단 Vcom의 전압 감소를 보정하기 위해, Vcom 설정값 (도 8의 「Setting」라인)을 높게 한다. 이에 따라, 평균화된 패널의 Vcom 전위는 감소하지 않고, 프레임 레이트 감소 전과 동일한 전위 레벨을 유지할 수 있다, 그러나 도 8과 같이, Vcom 전위에는, 여전히 큰 전압 변동이 발생했다.
그래서 도 8의 하단에, 본 발명의 바람직한 형태에 있어서 Vcom 조정 방법을 나타낸다. 이와 같이 프레임 단위로 Vcom 값을 조정해도 Vcom 전위에 큰 변동이 발생하므로 라인 단위로 Vcom 설정값을 조정하는 것이 효과적이다. 예를 들면 타이밍 컨트롤러의 Vcom 조정부에서 동영상 액티브기간(묘화 데이터 송신기간)보다, 블랭킹 기간 중의 Vcom 설정값을 높게 설정함으로써 (도 8중의「Setting」라인), 평균화 된 한Vcom 전위의 소음 수준이 저감될 수 있다. 상기 제어는 일례이며, 본원에서는 라인 단위로 Vcom 설정값을 조정할 수 있으므로 보다 세심한 노이즈 억제가 가능하게 된다. 이 Vcom 설정값은 미리 평가에서 확인해두고, 타이밍 컨트롤러의 Vcom 조정부가 그 설정값을 라인마다 소스 드라이버에서 명령 송신함으로써 실현하는 것이다. 소스 드라이버는 타이밍 컨트롤러로부터 받은 Vcom 설정값에 기초하여 표시 패널의 공통 전압을 제어한다.
[동영상 영역의 휘도 엔한스 기능]
도 9는 타이밍 컨트롤러가 구비된 동영상 처리부의 기능을 나타낸 것이다. 전술한 바와 같이, 본 발명의 PSR2 모드에서, 동영상 영역의 직사각형의 정점좌표가 프로세서에서 타이밍 컨트롤러로 송신되기 때문에, 타이밍 컨트롤러는 그 동영상 영역의 위치 및 범위를 특정할 수 있다. 여기서, 타이밍 컨트롤러의 동영상 처리부는, 1 프레임내에서, 동영상 영역에 대해서만 특정 영상 처리를 하기 위한 요소이다. 동영상 처리부는, 예를 들어 동영상 영역에 대해 휘도 엔한스 처리 등을 할 수 있다. 동영상 영역 만을 화질적으로 엔한스하여 눈에 띄게 함으로써 상품 가치가 높은 액정 패널을 실현하는 것이 가능하게 된다. 휘도 엔한스 기능은 종래부터 디스플레이 분야에서 사용되고 있지만, 동영상 영역만을 대상으로 하여 휘도를 엔한스할 수는 없었다. 이것은 종래 기술에서는 동영상 영역의 좌표를 타이밍 컨트롤러가 파악할 수 없었기 때문이다. 이에 대해, 본 발명에서는, 동영상 영역의 좌표를 프로세서에서 타이밍 컨트롤러에 송신함으로써, 타이밍 컨트롤러의 동영상 처리부에서, 1프레임에 포함되는 동영상 영역만을 대상으로 휘도 엔한스를 하는 것이 가능하게 된다.
도 13 에 나타낸 바와 같이, 프로세서 중, 타이밍 컨트롤러와 정보의 교환을 실시하는 것은 DriverSW보다 아래 계층이지만, 프레임에 포함된 동영상 영역의 좌표 정보를 인식하는 것은 OS 또는 응용 프로그램 계층이다. 따라서 프로세서에서는 OS 또는 응용 프로그램 계층이 DriverSW보다 아래 계층을 통해 타이밍 컨트롤러에 대해 동영상 영역의 정점 좌표 정보를 보내는 것으로 된다. 이를 받은 타이밍 컨트롤러의 동영상 처리부는 동영상 영역의 정점 좌표에 기초하여 이 동영상 영역만을 대상으로 하여 휘도 엔한스 처리를 할 수 있다.
[프레임 메모리를 이용하지 않는 PSR·PSR2 기능]
계속해서, 도 10 내지 도 12을 참조하여 프레임 메모리를 이용하지 않은 PSR 모드 및 PSR2 모드에 대해 설명한다. 도 10은 프로세서에서 타이밍 컨트롤러로의 묘화 데이터 전송 방식을 나타낸 블록도이다. 도 11은, 종래의 PSR 모드의 전송 방식과 본 발명의 바람직한 예에 따른 PSR 모드의 전송 방식을 비교하여 나타낸 타이밍 차트이다. 또한, 도 12는 본 발명의 바람직한 형태에 따른 PSR2 모드의 전송 방식을 나타낸 타이밍 차트이다. 종래의 PSR 및 PSR2 모드에서는 타이밍 컨트롤러가 항상 프레임 메모리를 구비하고 있을 필요가 있기 때문에 프레임 메모리에 액세스할 때의 소비 전력이 증가할 뿐만 아니라 프레임 메모리를 탑재하는 것에 의한 비용 상승이 문제가 되어 있었다. 그래서, 본 발명의 바람직한 실시 예는 타이밍 컨트롤러의 프레임 메모리를 삭제하거나 정지 한 경우에도, PSR 및 PSR2와 동일한 기능을 실현하는 것이다.
도 10 및 도 11 하단에 도시된 바와 같이, PSR 기간중에, 타이밍 컨트롤러의 프레임 메모리를 이용하지 않는 경우, eDP의 주 신호선 (Main Link)의 전송을 항상 켜(ON) 두고, 프로세서에서 타이밍 컨트롤러로 항상 묘화 데이터를 송신한다. 그리고 프로세서에서 입력된 묘화 데이터가 정지 영상인지 또는 동영상인지를 타이밍 컨트롤러의 정지 영상 제어부로 판정한다. 예를 들어, 정지 영상 제어부는 최신의 입력 프레임 (프레임 n) CRC (Cyclic Redundancy Check: 순환 중복 검사)의 처리 결과와, 그 이전 프레임 (프레임 n-1)의 CRC 처리 결과를 비교해, 양자가 일치하면 두 프레임은 동일하며 영상에 변화가 생기지 않은 것을 알 수 있다. 이에 따라, 정지 영상 제어부는, 프로세서에서 입력된 묘화 데이터가 정지 영상이라고 판단할 수 있다. 그리고, 도 11 하단에 도시된 바와 같이, 정지 영상 제어부는, 묘화 데이터는 정지 영상이라고 판단했을 경우, 프로세서에서 입력된 묘화 데이터에 변화가 생길 때까지 간, 프레임 레이트를 감소시키거나, 솎아내기 동작을 수행함으로써 패널 측의 소비 전력을 줄일 수 있다. 또한 정지 영상 제어부는 P2P 송신부에서 소스 드라이버로의 영상 데이터 전송을 정지시킴으로써 소비 전력을 줄일 수 있다.
도 10 및 도 12에 도시된 바와 같이, PSR2 기간중에, 타이밍 컨트롤러의 프레임 메모리를 이용하지 않는 경우, eDP의 주 신호선 (Main Link)의 전송을 항상 켜(ON) 두고, 프로세서에서 타이밍 컨트롤러로 항상 묘화 데이터를 송신한다. 그리고 프로세서에서 입력된 묘화 데이터가 정지 영상인지 또는 동영상인지를 타이밍 컨트롤러의 정지 영상 제어부로 판정한다. 예를 들어, 정지 영상 제어부는 타이밍 컨트롤러에서 입력된 데이터 갱신정보(동영상 라인 번호 나 동영상 영역의 정점 좌표)에 기초하여 프로세서에서 입력된 묘화 데이터가 정지 영상인지 아닌지를 판정할 수 있다. 또한 예를 들어, 정지 영상 제어부는 최신 입력 프레임 (프레임 n) 라인 k의 CRC (순환 중복 검사)의 처리 결과와, 그 이전 프레임 (프레임 n-1) 라인 k의 CRC 처리 결과 를 비교해, 양자가 일치하면 두 라인은 동일하며 영상에 변화가 생기지 않은 것으로 판단할 수 있다. 즉, 정지 영상 제어부는 연속된 프레임의 같은 라인의 CRC 처리 결과에 기초하여, 프로세서에서 입력된 묘화 데이터가 정지 영상인지 아닌지 여부를 판단한다. 그리고 정지 영상 제어부는, 묘화 데이터는 정지 영상이라고 판단했을 경우, 프로세서에서 입력된 묘화 데이터에 변화가 생길 때까지 프레임 레이트를 감소시키거나, 솎아내는 동작을 수행함으로써, 패널 측 소비 전력을 줄일 수 있다. 또한 정지 영상 제어부는 P2P 송신부에서 소스 드라이버로의 영상 데이터 전송을 정지시킴으로써 소비 전력을 줄일 수 있다.
이와 같이, PSR 기간 및 PSR2 기간 중에 프로세서에서 타이밍 컨트롤러로의 묘화 데이터의 전송을 항상 켜지게 하는 동시에 타이밍 콘트롤러 측에서 묘화 데이터가 정지 영상인지를 판단하게 함으로써, 타이밍 컨트롤러에 프레임 메모리를 탑재할 필요가 없어진다. 또한, 타이밍 컨트롤러에 프레임 메모리가 탑재되어 있는 실장 형식이라도, 그 프레임 메모리에 액세스할 필요가 없어진다. 이에 따라, 프레임 메모리를 삭제하거나 기능 정지한 경우라도, 타이밍 컨트롤러 정지 영상 제어부를 설치하는 것으로, PSR 및 PSR2와 동등한 기능을 실현할 수 있다. 또한 PSR/PSR2 기간중이라도 eDP 전송을 정지하지 않고, 입력된 묘화 데이터에서 정지영상 판정을 타이밍 콘트롤러 측에서 실시함으로써, 프레임 메모리를 삭제하는 것이 가능하다. 이 경우 eDP 부분의 소비 전력은 절감할 수 없지만, 프레임 메모리가 불필요하므로, 메모리 액세스에 따른 소비 전력을 줄일 수 있게 된다.
[PSR 제어 기능]
다음에, PSR 제어부의 기능에 대해 보다 상세히 설명한다. PSR 제어부는, PSR 모드 기간 중 또는 PSR2 기간중에 정지영상 영역의 프레임 레이트를 낮춤으로써, 패널 모듈의 소비 전력을 저감한다. 구체적으로 설명하면, 타이밍 컨트롤러인 PSR 제어부는 PSR 모드로 된 것을 인식 할 때, 정지영상 영역에 있어서 묘화 데이터의 프레임 레이트를 실시간으로 감소시켜, 패널 모듈의 저소비 전력화를 도모한다. 즉, 전술한 바와 같이, 타이밍 컨트롤러 측은, 영상 동기 신호 (Hsync, Vsync, DE)를 추출하거나 생성할 수 있다. 이 영상 동기 신호에는 복수의 게이트 드라이버를 동기하여 구동시키기 위한 수직 동기 신호 (Vsync)가 포함되어 있다. 타이밍 컨트롤러는 이 수직 동기 신호의 타이밍을 제어함으로써, 프레임 레이트를 변화시키는 것이 가능하다. 예를 들어 타이밍 콘트롤러 측의 제어에 의해, 영상 데이터의 프레임 레이트를 60Hz에서 40Hz로 감소시킨다.
PSR 제어부는 예를 들면, PSR 모드 시작 명령이 프로세서에서 타이밍 컨트롤러에 입력된 때에 PSR 모드가 시작되었음을 인식하고 프레임 레이트를 감소 시키도록 하여도 좋다. 또한 PSR 제어부는 영상 데이터를 구성하는 전후의 프레임이 동일한 지 어떤지를 해석하여, 프레임이 동일한 기간이 소정 기간 이상 계속 될 때, PSR 모드가 시작되었음을 인식하고, 프레임 레이트를 감소시키도록 하여도 좋다. 타이밍 콘트롤러 측에서 프레임 레이트를 낮춤으로써, 패널 모듈의 저소비 전력화를 도모할 수 있다.
단, 프레임 레이트를 낮추면, 종종 플리커 노이즈가 표시화면상에 발생할 수 있다. 플리커 노이즈는 패널의 Vcom (표시 패널의 공통 전압)의 변동이 원인이다. 낮은(低) 프레임 레이트로 전환하면 Vcom 전압 변동이 발생한다. 이 전압 변동은 패널마다 의존한다. 따라서 PSR 제어부는, 사전에 프레임 레이트와 Vcom 변동량을 평가하고 프레임 레이트에 대응한 최적의 Vcom 설정값을 결정해 두는 것이 바람직하다. PSR 제어부는 PSR 모드 이행시 프레임 레이트를 감소시킨 경우, 감소 후의 프레임 레이트에 대응한 최적의 Vcom 설정값을, 명령에서 소스 드라이버에 송신한다. 그리고 소스 드라이버는, 타이밍 컨트롤러의 PSR 제어부로부터 받은 Vcom 설정값에 기초하여, 표시 패널의 공통 전압을 제어한다. 이와 같이, 타이밍 컨트롤러로부터 소스 드라이버에 Vcom 설정값을 송신하고, 이 타이밍 컨트롤러에 의해 소스 드라이버를 실시간으로 제어함으로써, 표시 패널상에 발생하는 플리커 노이즈를 억제할 수 있다.
특히 Vcom 전위는, 프레임 주파수가 변동하면 Vcom을 프레임 단위로 조정해도 전압에 큰 변동이 생긴다. 그래서, 본 발명에 있어서, PSR 제어부는, 전술한 바와 같이 프레임 레이트에 대응한 최적의 Vcom 설정값을 파악하여 두고, 프레임 레이트를 감소시킨 때, 프레임 레이트에 대응한 최적의 Vcom 설정값을, 라인 단위로 제어함으로써, Vcom 전위의 변동을 억제하고, P2P 송신부를 통해 최적의 Vcom 설정값을 소스 드라이버로 전송하는 것이 바람직하다.
이상, 본원 명세서에서는 본 발명의 내용을 표현하기 위해, 도면을 참조하면서 본 발명의 실시 예에 관한 설명을 했다. 단, 본 발명은 상기 실시 예에 한정되는 것이 아니라, 본원 명세서에 기재된 사항에 기초하여 당업자가 자명한 변경 형태 및 개량 형태를 포함하는 것이다.
본 발명은 전기 기기 산업에서 적합하게 이용될 수 있다. 특히, 본 발명의 영상 통신 장치는 액정 패널을 포함하는 평면 패널에 구성되는 영상통신용 모듈로서, 적합하게 이용될 수 있다.
1 ... 디스플레이 모듈 2 ... 저소비 전력 표시장치
11 ... 타이밍 컨트롤러 12 ... 소스 드라이버
13 ... 프로세서 14 ... 게이트 드라이버
15 ... 표시 패널 301 ... 동영상 출력부
401 ... 동영상 입력부 402 ... PSR 제어부
403 ... 프레임 메모리 404 ... 정지 영상 제어부
405 ... 동영상 처리부 406 ... 프레임 제어부
407 ... Vcom 조정부 408 ... 블랭킹 기간 제어부
409 ... 소스 드라이버 개별 제어부 410 ... 게이트 드라이버 개별 제어부
411 ... P2P 송신부

Claims (11)

  1. 묘화 데이터를 출력하는 프로세서와,
    상기 프로세서로부터 입력되는 묘화 데이터를 수평 및 수직 동기화에 따라 출력하는 타이밍 컨트롤러를, 구비하는 표시장치에 있어서,
    상기 프로세서는 1 프레임 중, 이전 프레임과 비교하여 묘화 데이터가 갱신되지 않은 정지영상 영역과 이전 프레임과 비교하여 묘화 데이터가 갱신된 동영상 영역이 포함되는 경우에, 상기 동영상 영역을 포함하는 라인의 묘화 데이터보다 시간적으로 전(前)에, 상기 동영상 영역의 위치 또는 상기 동영상 영역을 포함하는 라인을 특정하기 위한 데이터 갱신 정보를, 상기 타이밍 컨트롤러에 송출하고,
    상기 타이밍 컨트롤러는, 상기 데이터 갱신 정보에 기초하여, 상기 묘화 데이터의 일부를 솎아내는 것으로 상기 정지영상 영역의 프레임 레이트(frame rate)를 감소시키는 처리 및 상기 정지영상 영역의 영상 라인의 일부를 솎아내는 처리 중 어느 하나 또는 모두를 하고,
    상기 타이밍 컨트롤러는,
    상기 프로세서로부터 입력된 묘화 데이터를 기억 가능한 프레임 메모리를 구비하고,
    상기 정지영상 영역의 묘화 데이터는, 상기 프레임 메모리에서 읽어내어 출력하고,
    상기 동영상 영역의 묘화 데이터는, 상기 프로세서에서 입력된 것을 상기 프레임 메모리에 저장시키지 않고 출력하는 표시장치.
  2. 제 1 항에 있어서,
    상기 프로세서는, 상기 동영상 영역보다 시간적으로 전의 수직 블랭킹 기간 동안에, 상기 데이터 갱신 정보를 상기 타이밍 컨트롤러에 송출하는 표시장치.
  3. 제 2 항에 있어서,
    상기 데이터 갱신 정보는, 묘화 데이터가 갱신되는 라인 번호에 관한 정보를 포함하는 표시장치.
  4. 제 2 항에 있어서,
    상기 데이터 갱신 정보는, 묘화 데이터가 갱신되는 동영상 영역의 정점의 좌표에 관한 정보를 포함하는 표시장치.
  5. 제 2 항에 있어서,
    상기 데이터 갱신 정보는, 포인팅 디바이스에 의한 표시 화면상의 지시 위치를 나타내는 포인터 영상의 형상에 관한 정보와, 상기 포인터 영상의 이동의 전후 위치에 관한 정보를 포함하는 표시장치.
  6. 제 5 항에 있어서,
    상기 프로세서와 상기 타이밍 컨트롤러는, 상기 묘화 데이터를 전송하기 위해 상대적으로 고속으로 동작하는 주 신호선과, 제어 데이터를 전송하기 위해 상대적으로 저속으로 동작하는 부 신호선에 의해 연결되어 있으며,
    상기 데이터 갱신 정보가 상기 포인터 영상의 형상 및 이동의 전후 위치에 관한 정보 만인 경우에는, 상기 주 신호선을 통해 상기 묘화 데이터의 전송이 정지되고, 상기 데이터 갱신 정보가 상기 부 신호선을 통하여 상기 프로세서로부터 상기 타이밍 컨트롤러로 송출되는 표시장치.
  7. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는 여러 소스 드라이버의 각각에 묘화 데이터를 전송하는지 여부를 개별적으로 제어하는 소스 드라이버 개별 제어부를 가지며,
    상기 소스 드라이버 개별 제어부는 상기 동영상 영역을 포함한 라인에 해당하는 소스 드라이버에 묘화 데이터를 전송하고, 상기 정지영상 영역을 포함한 라인에 해당하는 소스 드라이버에는 묘화 데이터를 전송하지　않는 표시장치.
  8. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는, 프레임 레이트에 대응한 최적의 Vcom 설정값을 파악하고, 상기 프레임 레이트를 감소시킨 때, 상기 프레임 레이트에 대응한 최적의 Vcom 설정값을, 라인 단위로 제어하는 표시장치.
  9. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는 상기 데이터 갱신 정보에 기초하여, 상기 동영상 영역 또는 상기 동영상 영역을 포함하는 라인의 휘도 엔한스(enhance) 처리를 하는 표시장치.
  10. 묘화 데이터를 출력하는 프로세서와,
    상기 프로세서에서 입력되는 묘화 데이터를 수평 및 수직 동기(同期)에 따라 출력하는 타이밍 컨트롤러를, 구비하는 표시장치에 있어서,
    상기 프로세서는, 1 프레임 중에, 이전 프레임과 비교하여 묘화 데이터가 갱신되지 않은 정지영상 영역과 이전 프레임과 비교하여 묘화 데이터가 갱신된 동영상 영역이 포함되는 경우에, 상기 동영상 영역을 포함하는 라인의 묘화 데이터보다 시간적으로 전에, 상기 동영상 영역의 위치 또는 상기 동영상 영역을 포함하는 라인을 특정하기 위한 데이터 갱신 정보를, 상기 타이밍 컨트롤러에 송출하고,
    상기 타이밍 컨트롤러는 상기 데이터 갱신 정보에 기초하여 입력된 묘화 데이터가 상기 정지영상 영역 또는 상기 동영상 영역에 속하는 것을 판정하고, 묘화 데이터를 프레임 메모리에 저장하지 않고, 상기 묘화 데이터의 일부를 솎아냄으로써 상기 정지영상 영역의 프레임 레이트를 감소시키는 처리 및 상기 정지영상 영역의 영상 라인의 일부를 솎아내는 처리 중 어느 하나 또는 모두를 수행하는 표시장치.
  11. 묘화 데이터를 출력하는 프로세서와,
    상기 프로세서에서 입력되는 묘화 데이터를 수평 및 수직 동기(同期)에 따라 출력하는 타이밍 컨트롤러를, 구비하는 표시장치에 있어서,
    상기 프로세서는 1 프레임 중에, 이전 프레임과 비교하여 묘화 데이터가 갱신되지 않은 정지영상 영역과 이전 프레임과 비교하여 묘화 데이터가 갱신된 동영상 영역이 포함된 경우에, 상기 동영상 영역을 포함하는 라인의 묘화 데이터보다 시간적으로 전에, 상기 동영상 영역의 위치 또는 상기 동영상 영역을 포함하는 라인을 특정하기 위한 데이터 갱신 정보를, 상기 타이밍 컨트롤러에 송출하고,
    상기 데이터 갱신 정보는 포인팅 디바이스에 의한 표시 화면상의 지시 위치를 나타내는 포인터 영상의 형상에 관한 정보와, 상기 포인터 영상의 이동 전후 위치에 관한 정보를 포함하고,
    상기 프로세서와 상기 타이밍 컨트롤러는, 상기 묘화 데이터를 전송하기 위해 상대적으로 고속으로 동작하는 주 신호선과, 제어 데이터를 전송하기 위해 상대적으로 저속으로 동작하는 부 신호선에 의해 연결되어 있으며,
    상기 데이터 갱신 정보가 상기 포인터 영상의 형상 및 이동의 전후 위치에 관한 정보 만인 경우에는, 상기 주 신호선을 통해 상기 묘화 데이터의 전송이 정지되고, 상기 데이터 갱신 정보가 상기 부 신호선을 통해 상기 프로세서로부터 상기 타이밍 컨트롤러로 송출되는 표시장치.
KR1020160164780A 2016-04-12 2016-12-06 저소비전력 표시장치 KR101732468B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016079924A JP6085739B1 (ja) 2016-04-12 2016-04-12 低消費電力表示装置
JPJP-P-2016-079924 2016-04-12

Publications (1)

Publication Number Publication Date
KR101732468B1 true KR101732468B1 (ko) 2017-05-04

Family

ID=58185930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160164780A KR101732468B1 (ko) 2016-04-12 2016-12-06 저소비전력 표시장치

Country Status (5)

Country Link
US (1) US9979922B2 (ko)
JP (1) JP6085739B1 (ko)
KR (1) KR101732468B1 (ko)
CN (1) CN106782403B (ko)
TW (1) TWI591601B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393380B2 (en) 2020-12-10 2022-07-19 Lx Semicon Co., Ltd. Integrated circuit, method for operating the same, and display system including the same
WO2023146290A1 (ko) * 2022-01-28 2023-08-03 삼성전자 주식회사 화면 표시를 제어하는 전자 장치 및 전자 장치의 동작 방법
US12014703B2 (en) 2022-01-28 2024-06-18 Samsung Electronics Co., Ltd. Electronic device and operation method of electronic device for controlling screen display

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102529261B1 (ko) * 2016-05-30 2023-05-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US10359885B2 (en) * 2016-08-29 2019-07-23 Apple Inc. Touch induced flicker mitigation for variable refresh rate display
KR102576159B1 (ko) * 2016-10-25 2023-09-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP6633566B2 (ja) * 2017-03-31 2020-01-22 株式会社メガチップス 表示制御装置及び表示制御方法
CN109036299B (zh) * 2017-06-09 2022-01-04 京东方科技集团股份有限公司 数据传输方法、装置、系统和存储介质
KR102417633B1 (ko) * 2017-12-20 2022-07-06 삼성전자주식회사 디스플레이에 표시된 콘텐트의 표시 위치에 기반하여, 콘텐트를 수신할 수 있는 상태에 대응하는 신호의 출력 타이밍을 제어하기 위한 전자 장치 및 방법
KR102489597B1 (ko) * 2017-12-27 2023-01-17 엘지디스플레이 주식회사 디스플레이 인터페이스 장치
US10665210B2 (en) * 2017-12-29 2020-05-26 Intel Corporation Extending asynchronous frame updates with full frame and partial frame notifications
US10416808B2 (en) * 2018-01-17 2019-09-17 Qualcomm Incorporated Input event based dynamic panel mode switch
KR102559088B1 (ko) * 2018-08-07 2023-07-24 엘지디스플레이 주식회사 액정 표시장치와 그 구동방법
TWI752260B (zh) * 2018-08-31 2022-01-11 元太科技工業股份有限公司 顯示裝置以及顯示驅動方法
JP7175697B2 (ja) * 2018-09-28 2022-11-21 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
TWI708149B (zh) 2018-11-28 2020-10-21 聚晶半導體股份有限公司 介面傳輸模組以及信號傳輸方法
US11094296B2 (en) 2018-12-05 2021-08-17 Google Llc Varying display refresh rate
CN109389958B (zh) 2018-12-12 2020-07-07 惠科股份有限公司 显示面板的驱动方法及驱动装置、显示装置
CN109493793B (zh) * 2019-01-14 2021-01-26 京东方科技集团股份有限公司 显示装置的控制方法、可穿戴装置
US10909905B2 (en) * 2019-04-02 2021-02-02 Google Llc Display with switching configurable for power consumption and speed
CN110308783B (zh) * 2019-07-09 2021-12-21 京东方科技集团股份有限公司 一种时间显示方法、装置以及电子设备
CN114446212B (zh) * 2020-10-30 2023-07-18 合肥京东方光电科技有限公司 一种显示装置及其自刷新方法
US20210118393A1 (en) * 2020-12-26 2021-04-22 Intel Corporation Low power display refresh during semi-active workloads
CN116033216A (zh) * 2021-10-26 2023-04-28 Oppo广东移动通信有限公司 显示设备的数据处理方法、装置、存储介质与显示设备
CN117157697A (zh) * 2022-03-30 2023-12-01 京东方科技集团股份有限公司 显示控制方法及装置、图像处理装置、显示设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044011A (ja) 2001-07-27 2003-02-14 Sharp Corp 表示装置
JP2013213913A (ja) 2012-04-02 2013-10-17 Sharp Corp 表示駆動装置、表示駆動方法、表示装置、電子機器、表示駆動プログラムおよび記録媒体
JP2014186196A (ja) 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706290A (en) * 1994-12-15 1998-01-06 Shaw; Venson Method and apparatus including system architecture for multimedia communication
JP3842030B2 (ja) * 2000-10-06 2006-11-08 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
JP3730159B2 (ja) * 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
CN1251162C (zh) * 2001-07-23 2006-04-12 日立制作所股份有限公司 矩阵型显示装置
TWI237142B (en) * 2001-07-27 2005-08-01 Sanyo Electric Co Active matrix type display device
JP3924485B2 (ja) * 2002-03-25 2007-06-06 シャープ株式会社 液晶表示装置の駆動方法及びその液晶表示装置
JP4217196B2 (ja) * 2003-11-06 2009-01-28 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ駆動装置、画像表示システム、および表示方法
JP4807938B2 (ja) * 2004-05-14 2011-11-02 ルネサスエレクトロニクス株式会社 コントローラドライバ及び表示装置
JP2006185109A (ja) * 2004-12-27 2006-07-13 Hitachi Ltd 画像計測装置及び画像計測方法
WO2006112110A1 (ja) * 2005-03-31 2006-10-26 Sharp Kabushiki Kaisha 液晶表示装置の駆動方法
US7694060B2 (en) * 2005-06-17 2010-04-06 Intel Corporation Systems with variable link widths based on estimated activity levels
JP4839938B2 (ja) 2006-04-14 2011-12-21 セイコーエプソン株式会社 情報処理装置及び情報処理方法
CN102750932B (zh) * 2006-07-31 2014-12-03 夏普株式会社 显示控制器、显示装置、显示系统以及显示装置的控制方法
US20080079739A1 (en) * 2006-09-29 2008-04-03 Abhay Gupta Graphics processor and method for controlling a display panel in self-refresh and low-response-time modes
US20080100636A1 (en) * 2006-10-31 2008-05-01 Jiin Lai Systems and Methods for Low-Power Computer Operation
US8237624B2 (en) * 2008-05-06 2012-08-07 Integrated Device Technology, Inc. System having capability for daisy-chained serial distribution of video display data
EP2357811B1 (en) * 2008-06-23 2015-04-29 Onkyo Corporation Image processing apparatus
JP5471535B2 (ja) * 2009-04-07 2014-04-16 富士通株式会社 伝送装置、通信制御方法、集線装置及び伝送システム
JP2011030081A (ja) * 2009-07-28 2011-02-10 Sony Corp 表示装置、表示システム、表示方法およびプログラム
US9406155B2 (en) * 2009-09-25 2016-08-02 Arm Limited Graphics processing systems
WO2011102248A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5357819B2 (ja) * 2010-04-12 2013-12-04 株式会社日立製作所 データ伝送装置
KR101548891B1 (ko) * 2010-11-19 2015-09-01 샤프 가부시키가이샤 데이터 전송 회로, 데이터 전송 방법, 표시 장치, 호스트측 장치 및 전자 기기
KR101859219B1 (ko) * 2011-07-25 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102005872B1 (ko) * 2011-10-26 2019-08-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5885760B2 (ja) 2012-02-02 2016-03-15 シャープ株式会社 表示装置およびその駆動方法
US9646551B2 (en) * 2012-09-21 2017-05-09 Sharp Kabushiki Kaisha Display control system, processor, controller, and display control method
KR102072781B1 (ko) * 2012-09-24 2020-02-04 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 표시 장치의 구동 장치
JP2014157219A (ja) * 2013-02-15 2014-08-28 Renesas Sp Drivers Inc ドライバｉｃ及び画像表示装置
JP6074626B2 (ja) * 2013-10-30 2017-02-08 パナソニックＩｐマネジメント株式会社 入力装置および表示装置
KR102234512B1 (ko) * 2014-05-21 2021-04-01 삼성디스플레이 주식회사 표시 장치, 표시 장치를 포함하는 전자 기기 및 그의 구동 방법
KR20160033549A (ko) * 2014-09-18 2016-03-28 삼성전자주식회사 디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩
KR102235609B1 (ko) * 2014-12-08 2021-04-02 삼성전자주식회사 Mram 기반의 프레임 버퍼링 장치, 그 장치를 포함하는 디스플레이 구동 장치 및 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044011A (ja) 2001-07-27 2003-02-14 Sharp Corp 表示装置
JP2013213913A (ja) 2012-04-02 2013-10-17 Sharp Corp 表示駆動装置、表示駆動方法、表示装置、電子機器、表示駆動プログラムおよび記録媒体
JP2014186196A (ja) 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393380B2 (en) 2020-12-10 2022-07-19 Lx Semicon Co., Ltd. Integrated circuit, method for operating the same, and display system including the same
WO2023146290A1 (ko) * 2022-01-28 2023-08-03 삼성전자 주식회사 화면 표시를 제어하는 전자 장치 및 전자 장치의 동작 방법
US12014703B2 (en) 2022-01-28 2024-06-18 Samsung Electronics Co., Ltd. Electronic device and operation method of electronic device for controlling screen display

Also Published As

Publication number Publication date
CN106782403A (zh) 2017-05-31
US20170295343A1 (en) 2017-10-12
JP6085739B1 (ja) 2017-03-01
CN106782403B (zh) 2018-05-29
TWI591601B (zh) 2017-07-11
US9979922B2 (en) 2018-05-22
JP2017191187A (ja) 2017-10-19
TW201810220A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
KR101732468B1 (ko) 저소비전력 표시장치
KR101467127B1 (ko) 디스플레이 활동을 제어하기 위한 기법들
KR101025343B1 (ko) 스테레오 글래스 셔터를 제어하는 시스템, 방법, 및 컴퓨터 판독 가능 기록 매체
EP2619653B1 (en) Techniques to transmit commands to a target device
KR100383751B1 (ko) 화상 디스플레이 시스템, 호스트 장치, 화상 디스플레이장치 및 화상 디스플레이 방법
US10546548B2 (en) Self-refresh display driving device, driving method and display device
US20190228733A1 (en) Sink device and liquid crystal display device including the same
WO2007126904A2 (en) System, method, and computer program product for controlling stereo glasses shutters
US10074203B2 (en) Overlay for display self refresh
US20220408054A1 (en) Dynamic frame rate adjustment mechanism
US11170694B2 (en) Display apparatus and a method of driving the same
JP5974218B1 (ja) 画像通信装置
US11482185B2 (en) Method for driving display device, and display device
CN107369415B (zh) 图像通信装置
KR101786649B1 (ko) 화상 통신 장치
CN116635929A (zh) 在多显示器系统上执行异步存储器时钟改变
US20130207961A1 (en) Driving device, display device including the same and driving method thereof
US20170004789A1 (en) Display device, method of driving a display device, and display system
KR20150077742A (ko) 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법
US20130162682A1 (en) Vertical scan panel with conversion mode capability
JP2004151488A (ja) 表示ユニット、表示装置、および画像表示システム
JP2016206368A (ja) ブリッジｉｃ及び電子機器
JP2007011130A (ja) Ｌｃｄ表示制御装置
US20040239665A1 (en) Multiplex command on data line of digital interface display devices

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant