KR101632822B1 - 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판 - Google Patents

캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판 Download PDF

Info

Publication number
KR101632822B1
KR101632822B1 KR1020147029562A KR20147029562A KR101632822B1 KR 101632822 B1 KR101632822 B1 KR 101632822B1 KR 1020147029562 A KR1020147029562 A KR 1020147029562A KR 20147029562 A KR20147029562 A KR 20147029562A KR 101632822 B1 KR101632822 B1 KR 101632822B1
Authority
KR
South Korea
Prior art keywords
layer
copper foil
carrier
copper
resin
Prior art date
Application number
KR1020147029562A
Other languages
English (en)
Other versions
KR20140130755A (ko
Inventor
도모타 나가우라
미치야 고히키
데루마사 모리야마
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20140130755A publication Critical patent/KR20140130755A/ko
Application granted granted Critical
Publication of KR101632822B1 publication Critical patent/KR101632822B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B32B15/015Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium the said other metal being copper or nickel or an alloy thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/26Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/30Properties of the layers or laminate having particular thermal properties
    • B32B2307/306Resistant to heat
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/70Other properties
    • B32B2307/714Inert, i.e. inert to chemical degradation, corrosion
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00Electrolytic coating other than with metals
    • C25D9/04Electrolytic coating other than with metals with inorganic materials
    • C25D9/08Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12542More than one such component
    • Y10T428/12549Adjacent to each other
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556Organic component
    • Y10T428/12569Synthetic resin
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611Oxide-containing component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12785Group IIB metal-base component
    • Y10T428/12792Zn-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12806Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826Group VIB metal-base component
    • Y10T428/12847Cr-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • Y10T428/1291Next to Co-, Cu-, or Ni-base component

Abstract

동박의 적어도 일방의 면에, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층을 갖는 것을 특징으로 하는 프린트 배선판용 동박. 조화 처리층을 갖는 프린트 배선용 동박과 수지를 적층한 후, 구리층을 에칭에 의해 제거한 수지의 표면에 있어서, 요철을 갖는 수지 조화면의 구멍이 차지하는 면적의 총합이 20 % 이상인 것을 특징으로 하는 프린트 배선판용 동박. 동박의 다른 여러 가지 특성을 열화시키지 않고, 상기한 회로 침식 현상을 회피하는 반도체 패키지 기판용 동박을 개발하는 것이다. 특히, 동박의 조화 처리층을 개선하여, 동박과 수지의 접착 강도를 높일 수 있는 프린트 배선판용 동박 및 그 제조 방법을 제공하는 것을 과제로 한다.

Description

캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판{COPPER FOIL WITH CARRIER, METHOD FOR MANUFACTURING COPPER FOIL WITH CARRIER, COPPER FOIL WITH CARRIER FOR PRINTED CIRCUIT BOARD, AND PRINTED CIRCUIT BOARD}
본 발명은, 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판에 관한 것이다. 보다 상세하게는, 본 발명은 프린트 배선판이나 실드재의 재료로서 사용되는 캐리어 부착 동박에 관한 것이다.
프린트 배선판은 동박에 절연 기판을 접착시켜 구리 피복 적층판으로 한 후, 에칭에 의해 동박면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 최근의 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진행되어, 프린트 배선판에 대해서 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.
파인 피치화에 대응하여, 최근에는 두께 9 ㎛ 이하, 나아가서는 두께 5 ㎛ 이하의 동박이 요구되고 있지만, 이와 같은 극박의 동박은 기계적 강도가 낮아 프린트 배선판의 제조시에 찢어지거나 주름이 발생하거나 하기 쉬우므로, 두께가 있는 금속박을 캐리어로서 이용하고, 이것에 박리층을 개재하여 극박 구리층을 전착시킨 캐리어 부착 동박이 등장하였다. 극박 구리층의 표면을 절연 기판에 첩합 (貼合) 하여 열 압착 후에, 캐리어를 박리층을 통해 박리한다는 것이 캐리어 부착 동박의 일반적인 사용 방법이다.
여기서, 수지와의 접착면이 되는 캐리어 부착 동박의 극박 구리층의 면에 대해서는, 주로 극박 구리층과 수지 기재와의 박리 강도가 충분한 것, 그리고 그 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분히 유지되어 있는 것이 요구된다.
극박 구리층과 수지 기재 사이의 박리 강도를 높이는 방법으로는, 일반적으로 표면의 프로파일 (요철, 조도) 을 크게 한 극박 구리층 상에 다량의 조화 (粗化) 입자를 부착시키는 방법이 대표적이다.
그러나, 프린트 배선판 중에서도 특히 미세한 회로 패턴을 형성할 필요가 있는 반도체 패키지 기판에 이와 같은 프로파일 (요철, 조도) 이 큰 극박 동박을 사용하면, 회로 에칭시에 불필요한 구리 입자가 남아, 회로 패턴 사이의 절연 불량 등의 문제가 발생한다.
이 때문에, 반도체 패키지 기판을 비롯한 미세 회로 용도의 캐리어 부착 동박으로는, 극박 구리층의 표면에 조화 처리를 행하지 않은 캐리어 부착 동박을 사용하는 것이 시도되고 있다. 이러한 조화 처리를 행하지 않은 극박 구리층과 수지의 밀착성 (박리 강도) 은, 그 낮은 프로파일 (요철, 조도, 거칠함) 의 영향으로 일반적인 프린트 배선판용 동박과 비교하면 저하되는 경향이 있다 (특허문헌 8 참조).
그 때문에, 캐리어 부착 동박에 대해서는 추가로 개선이 요구되고 있다.
한편, 반도체 패키지 기판용 동박은 일반적으로 프린트 배선판용 동박이라고도 불려지는데, 통상적으로 다음과 같은 공정에 의해 제조된다. 먼저, 합성 수지 등의 기재에 동박을 고온 고압하에 적층 접착한다. 다음으로, 기판 상에 목적으로 하는 도전성의 회로를 형성하기 위해서, 동박 상에 내에칭성 수지 등의 재료에 의해 회로와 동등한 회로를 인쇄한다.
그리고, 노출되어 있는 동박의 불필요부를 에칭 처리에 의해 제거한다. 에칭 후, 수지 등의 재료로 이루어지는 인쇄부를 제거하고, 기판 상에 도전성 회로를 형성한다. 형성된 도전성 회로에는 최종적으로 소정의 소자를 납땜하여, 일렉트로닉스 디바이스용의 각종 인쇄 회로판을 형성한다.
최종적으로는, 레지스트 또는 빌드업 수지 기판과 접합한다. 일반적으로, 인쇄 배선판용 동박에 대한 품질 요구는 수지 기재와 접착되는 접착면 (이른바 조화면) 과 비접착면 (이른바 광택면) 에서 달라, 양자를 동시에 만족시키는 것이 필요하다.
광택면에 대한 요구로는, (1) 외관이 양호한 것 및 보존시에 있어서의 산화 변색이 없는 것, (2) 땜납 젖음성이 양호한 것, (3) 고온 가열시에 산화 변색이 없는 것, (4) 레지스트와의 밀착성이 양호한 것 등이 요구된다.
한편, 조화면에 대해서는, 주로 (1) 보존시에 있어서의 산화 변색이 없는 것, (2) 기재와의 박리 강도가, 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분한 것, (3) 기재와의 적층, 에칭 후에 발생하는, 이른바 적층 오점 (汚點) 이 없는 것 등을 들 수 있다.
또한, 최근 패턴의 파인화에 수반하여 동박의 저 (低) 프로파일화가 요구되고 있다. 그 만큼, 동박 조화면의 박리 강도의 증가가 필요하게 되었다.
그리고 퍼스널 컴퓨터나 이동체 통신 등의 전자 기기에서는 통신의 고속화, 대용량화에 수반하여 전기 신호의 고주파화가 진행되고 있어, 이것에 대응 가능한 프린트 배선판 및 동박이 요구되고 있다. 전기 신호의 주파수가 1 ㎓ 이상이 되면, 전류가 도체의 표면에만 흐르는 표피 효과의 영향이 현저해져, 표면의 요철에 의해 전류 전송 경로가 변화하여 임피던스가 증대되는 영향을 무시할 수 없게 된다. 이 점에서도 동박의 표면 조도가 작은 것이 요망된진다.
이러한 요구에 부응하기 위해, 인쇄 배선판용 동박에 대해서 많은 처리 방법이 제창되어 왔다.
일반적으로 인쇄 배선판용 동박의 처리 방법은 압연 동박 또는 전해 동박을 사용하고, 먼저 동박과 수지의 접착력 (필 강도) 을 높이기 위해, 일반적으로는 구리 및 산화구리로 이루어지는 미립자를 동박 표면에 부여하는 조화 처리를 실시한다. 다음으로, 내열ㆍ방청의 특성을 갖게 하기 위해서 황동 또는 아연 등의 내열 처리층 (장벽층) 을 형성한다. 그리고, 이 위에 운반 중 또는 보관 중의 표면 산화 등을 방지하기 위해, 침지 또는 전해 크로메이트 처리 혹은 전해 크롬ㆍ아연 처리 등의 방청 처리를 실시함으로써 제품으로 한다.
이 중에서 특히 조화 처리층은, 동박과 수지의 접착력 (필 강도) 을 높이는 큰 역할을 담당하고 있다. 종래 이 조화 처리는, 둥그스름한 (구상) 돌기물이 바람직하다고 되어 왔다. 이 둥그스름한 돌기물은 덴드라이트의 발달을 억제함으로써 달성되는 것이다. 그러나, 이 둥그스름한 돌기물은 에칭시에 박리되어, 「가루 날림」이라는 현상이 생겼다. 이 현상은 당연한 것이라고 말할 수 있다. 그것은, 구상 돌기물과 동박의 접촉 면적이 둥그스름한 (구상) 돌기물의 직경에 비해 매우 작기 때문이다.
이 「가루 날림」 현상을 피하기 위해서, 상기 조화 처리 후에, 돌기물 위에 얇은 구리 도금층을 형성하여, 돌기물의 박리를 방지하는 것이 실시되었다 (특허문헌 1 참조). 이것은 「가루 날림」을 방지하는 효과를 갖지만, 공정이 늘어난다는 것, 그 얇은 구리 도금에 따라 「가루 날림」 방지 효과가 다르다는 문제가 었다.
또한, 동박 위에, 구리와 니켈의 합금으로 이루어지는 침상 (針狀) 의 노듈러 피복층을 형성한다는 기술이 알려져 있다 (특허문헌 2). 이 노듈러 피복층은 침상으로 되어 있기 때문에, 상기 특허문헌 1 에 개시된 둥그스름한 (구상) 돌기물에 비해 수지와의 접착 강도는 증가하는 것으로 생각되지만, 베이스가 되는 동박과는 성분이 상이한 구리-니켈 합금으로, 구리의 회로를 형성하는 에칭에 있어서는 상이한 에칭 속도를 갖는다. 따라서, 안정적인 회로 설계에는 부적합하다는 문제가 있다.
프린트 배선판용 동박을 형성할 때에는, 일반적으로 내열ㆍ방청 처리층을 형성하는 것이 행해진다. 내열 처리층을 형성하는 금속 또는 합금의 예로서, Zn, Cu-Ni, Cu-Co 및 Cu-Zn 등의 피복층을 형성한 다수의 동박이 실용화되어 있다 (예를 들어, 특허문헌 3 참조).
이들 중에서, Cu-Zn (황동) 으로 이루어지는 내열 처리층을 형성한 동박은, 에폭시 수지 등으로 이루어지는 인쇄 회로판에 적층한 경우에 수지층의 얼룩이 없는 것, 또한 고온 가열 후의 박리 강도의 열화가 적은 등의 우수한 특성을 갖고 있기 때문에, 공업적으로 널리 사용되어 있다.
이 황동으로 이루어지는 내열 처리층을 형성하는 방법에 대해서는, 특허문헌 4 및 특허문헌 5 에 상세히 서술되어 있다.
동박의 표면에 조화 처리, 아연 또는 아연 합금의 방청 처리 및 크로메이트 처리를 실시한 후, 크로메이트 처리 후의 표면에 소량의 크롬 이온을 함유시킨 실란 커플링제를 흡착시켜 내염산성을 향상시키고자 하는 제안이 이루어져 있다 (특허문헌 7 참조).
일본 공개특허공보 평8-236930호 일본 특허 제3459964호 일본 특허공보 소51-35711호 일본 특허공보 소54-6701호 일본 특허 제3306404호 일본 특허출원 2002-170827호 일본 공개특허공보 평3-122298호 WO2004/005588호
본 발명은, 내약품성 및 접착성이 우수한 캐리어 부착 프린트 배선판용 동박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판에 관한 것이다. 특히, BT (비스말레이미드ㆍ트리아진) 수지 함침 기재를 대표로 하는 패키지용 기판에 대하여, 파인 패턴 형성시의 약품 처리에 대해, 강한 박리 강도를 얻을 수 있어, 파인 에칭을 가능하게 한 캐리어 부착 동박 및 그 제조 방법 그리고 프린트 배선판을 제공한다.
특히, 동박의 조화 처리와 공정을 개선하여, 동박과 수지의 접착 강도를 높일 수 있는 캐리어 부착 프린트 배선판용 동박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명자가 예의 검토한 결과, 이하의 캐리어 부착 프린트 배선판용 동박 및 그 제조 방법 그리고 프린트 배선판을 제공하는 것이다.
1) 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 있는 캐리어 부착 동박의 상기 극박 구리층 표면에, 입자 길이의 10 % 위치인 입자 근원 (根元) 의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 조화 처리층을 갖는 것을 특징으로 하는 캐리어 부착 동박.
2) 상기 극박 구리층 표면에, 입자 길이의 50 % 위치인 입자 중앙의 평균 직경 (D2) 과 상기 입자 근원의 평균 직경 (D1) 의 비 (D2/D1) 가 1 ∼ 4 인 것을 특징으로 하는 상기 1) 에 기재된 캐리어 부착 동박.
3) 상기 입자 중앙의 평균 직경 (D2) 과 입자 길이의 90 % 위치인 입자 선단의 평균 직경 (D3) 의 비 (D2/D3) 가 0.8 ∼ 1.0 인 것을 특징으로 하는 상기 2) 에 기재된 캐리어 부착 동박.
4) 상기 입자 중앙의 평균 직경 (D2) 이 0.7 ∼ 1.5 ㎛ 인 것을 특징으로 하는 상기 2) 또는 3) 에 기재된 캐리어 부착 동박.
5) 상기 입자 선단의 평균 직경 (D3) 이 0.7 ∼ 1.5 ㎛ 인 것을 특징으로 하는 상기 3) 또는 4) 에 기재된 캐리어 부착 동박.
6) 상기 조화 처리층 상에, 아연, 니켈, 구리, 인, 코발트로부터 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ방청층, 당해 내열ㆍ방청층 상에 크로메이트 피막층 및 당해 크로메이트 피막층 상에 실란 커플링제층을 구비하는 것을 특징으로 하는 상기 1) 내지 5) 중 어느 한 항에 기재된 캐리어 부착 동박.
7) 황산알킬에스테르염, 텅스텐, 비소로부터 선택한 물질의 적어도 1 종류 이상을 함유하는 황산ㆍ황산구리로 이루어지는 전해욕을 사용하여, 상기 1) 내지 6) 중 어느 한 항에 기재된 조화 처리층을 형성하는 것을 특징으로 하는 캐리어 부착 동박의 제조 방법.
8) 상기 조화 처리층 상에 아연, 니켈, 구리, 인, 코발트로부터 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ방청층을 형성하고, 다음으로 당해 내열ㆍ방청층 상에 크로메이트 피막층을 형성하고, 다시 당해 크로메이트 피막층 상에 실란 커플링제층을 형성하는 것을 특징으로 하는 상기 7) 에 기재된 캐리어 부착 동박의 제조 방법.
9) 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 있는 캐리어 부착 동박의 상기 극박 구리층 표면에 조화 처리층을 갖는 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 있어서, 요철을 갖는 수지 조화면의 구멍이 차지하는 면적의 총합이 20 % 이상인 것을 특징으로 하는 프린트 배선판용 캐리어 부착 동박.
10) 상기 1) 내지 8) 중 어느 한 항의 조화 처리층을 갖는 캐리어 부착 동박에 수지를 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지에 있어서, 상기 극박 구리층의 조화면이 전사된 요철을 갖는 수지 조화면의 구멍이 차지하는 면적의 총합이 20 % 이상인 것을 특징으로 하는 프린트 배선판용 캐리어 부착 동박.
11) 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 있는 캐리어 부착 동박의 상기 극박 구리층 표면에 조화 처리층을 갖는 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 무전해 구리 도금ㆍ전해 도금의 순으로 도금을 실시하여 구리층을 형성하고, 추가로 에칭에 의해 회로를 형성한 프린트 배선판.
12) 상기 1) 내지 8) 중 어느 한 항의 조화 처리층을 갖는 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 무전해 구리 도금ㆍ전해 도금의 순으로 도금을 실시하여 구리층을 형성하고, 추가로 에칭에 의해 회로를 형성한 프린트 배선판.
13) 상기 1) 내지 10) 중 어느 한 항에 기재된 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 회로를 형성한 프린트 배선판.
14) 상기 1) 내지 10) 중 어느 한 항에 기재된 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 구리층을 형성하고, 회로를 형성한 프린트 배선판.
15) 침상 입자가, 회로폭 10 ㎛ 중에 5 개 이상 존재하는 것을 특징으로 하는 상기 11) 내지 14) 중 어느 한 항에 기재된 프린트 배선판.
16) 상기 수지층이 접착용 수지인 상기 14) 또는 15) 중 어느 한 항에 기재된 캐리어 부착 동박.
17) 상기 수지층이 반경화 상태의 수지인 상기 14) 내지 16) 중 어느 한 항에 기재된 캐리어 부착 동박.
18) 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 있는 캐리어 부착 동박의 상기 극박 구리층 표면에 조화 처리층을 갖는 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 무전해 구리 도금ㆍ전해 도금의 순으로 도금을 실시하여 구리층을 형성하고, 추가로 에칭에 의해 회로를 형성한 프린트 배선판.
19) 상기 1) 내지 9), 12) 내지 17) 중 어느 한 항에 기재된 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 무전해 구리 도금ㆍ전해 도금의 순으로 도금을 실시하여 구리층을 형성하고, 추가로 에칭에 의해 회로를 형성한 프린트 배선판.
20) 상기 1) 내지 9), 12) 내지 17) 중 어느 한 항에 기재된 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 회로를 형성한 프린트 배선판.
21) 상기 1) 내지 9), 12) 내지 17) 중 어느 한 항에 기재된 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 구리층을 형성하고, 회로를 형성한 프린트 배선판.
22) 상기 1) 내지 9), 12) 내지 17) 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 프린트 배선판.
23) 상기 1) 내지 9), 12) 내지 17) 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 프린트 회로판.
24) 상기 1) 내지 9), 12) 내지 17) 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 구리 피복 적층판.
25) 침상 입자가, 회로폭 10 ㎛ 중에 5 개 이상 존재하는 것을 특징으로 하는 상기 18) 내지 22) 중 어느 한 항에 기재된 프린트 배선판.
26) 침상 입자가, 회로폭 10 ㎛ 중에 5 개 이상 존재하는 것을 특징으로 하는 상기 23) 에 기재된 프린트 회로판.
27) 상기 1) 내지 9), 12) 내지 17) 중 어느 한 항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 및 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 동박 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해서 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
이상에서 나타낸 바와 같이, 본 발명의 캐리어 부착 프린트 배선판용 동박은, 종래에 바람직하다고 여겨 온 조화 처리된 둥그스름한 (구상) 돌기물이 아니라, 동박의 적어도 일방의 면에 침상 또는 막대상의 미세한 조화 입자를 형성하는 것이다.
이 동박은 수지와의 접착 강도를 높여, 패키지용 기판에 대하여, 파인 패턴 형성시의 약품 처리에 대해서도 박리 강도를 크게 하는 것이 가능해져 파인 에칭을 가능하게 한 프린트 배선판을 제공할 수 있다는, 우수한 효과를 갖는다. 또한 이 캐리어 부착 동박은, 구리층을 일단 에칭에 의해 전면 제거하고, 조화면이 수지층에 전사됨으로써, 그 후에 수지면에 형성되는 회로용의 구리 도금층 (무전해 도금층) 과의 밀착력을 높이는 공법에도 유용하다.
최근 인쇄 회로의 파인 패턴화 및 고주파화가 진행되는 가운데 인쇄 회로용 동박 (반도체 패키지 기판용 동박) 및 반도체 패키지 기판용 동박과 반도체 패키지용 수지를 맞붙여 제조한 반도체 패키지용 기판으로서 매우 유효하다.
도 1 은 입자 치수의 개략 설명도이다.
도 2 는 실시예 1 의 조화 처리층의 FIB-SIM 사진 (좌측) 및 구리층에 수지를 적층한 후, 구리층을 에칭에 의해 제거한 수지 (레플리카) 표면의 SEM 사진 (우측) 이다.
도 3 은 비교예 1 의 조화 처리층의 FIB-SIM 사진 및 구리층에 수지를 적층한 후, 구리층을 에칭에 의해 제거한 수지 (레플리카) 표면의 SEM 사진 (우측) 이다.
다음으로, 본 발명의 이해를 쉽게 하기 위해서 본 발명을 구체적이면서 상세히 설명한다. 본 발명에 있어서 사용하는 동박은, 전해 동박 또는 압연 동박 중 어느 것이어도 된다.
상기한 바와 같이, 본 발명의 캐리어 부착 프린트 배선판용 동박은, 종래에 바람직하다고 여겨 온 조화 처리된 둥그스름한 (구상) 돌기물이 아니라, 동박의 적어도 일방의 면에 침상 또는 막대상의 미세한 구리의 조화 입자를 형성하는 것이다.
그 형상은, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층을 갖는 것이다. 보다 바람직한 형상으로는, 동박의 적어도 일방의 면에, 입자 길이의 50 % 위치인 입자 중앙의 평균 직경 (D2) 과 상기 입자 근원의 평균 직경 (D1) 의 비 (D2/D1) 가 1 ∼ 4 인 것이다.
그리고 상기 입자 중앙의 평균 직경 (D2) 과 입자 길이의 90 % 위치인 입자 선단의 평균 직경 (D3) 의 비 (D2/D3) 가 0.8 ∼ 1.0 으로 할 수 있다. 이 경우, 상기 입자 중앙의 평균 직경 (D2) 이 0.7 ∼ 1.5 ㎛ 인 것, 상기 입자 선단의 평균 직경 (D3) 이 0.7 ∼ 1.5 ㎛ 인 것이 바람직하다.
도 1 에, 입자 치수의 개략 설명도를 나타낸다. 도 1 에는, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1), 입자 길이의 50 % 위치인 입자 중앙의 평균 직경 (D2), 입자 길이의 90 % 위치인 입자 선단 (D3) 을 나타낸다. 이것에 의해, 입자의 형상을 특정할 수 있다.
또한, 상기 조화 처리층 상에, 아연, 니켈, 구리, 인, 코발트로부터 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ방청층, 당해 내열ㆍ방청층 상에 크로메이트 피막층 및 당해 크로메이트 피막층 상에 실란 커플링제층을 형성할 수 있다.
이들 동박의 조화 처리층은, 황산알킬에스테르염, 텅스텐, 비소로부터 선택한 물질의 적어도 1 종류 이상을 함유하는 황산ㆍ황산구리로 이루어지는 전해욕을 사용하여 형성할 수 있는데, 상기한 형상이 되도록, 전해 처리 조건을 임의로 설정함으로써 달성할 수 있다. 그리고, 상기 조화 처리층 상에 아연, 니켈, 구리, 인, 코발트로부터 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ방청층을 형성하고, 다음으로 당해 내열ㆍ방청층 상에 크로메이트 피막층을 형성하고, 다시 당해 크로메이트 피막층 상에 실란 커플링제층을 형성할 수 있다.
상기한 조화 처리층을 형성한 동박과 수지는, 프레스법 혹은 라미네이트법이라는 수단에 의해 적층체로 할 수 있다.
또, 이와 같이 조화 처리층을 갖는 동박에 수지를 적층하고, 에칭에 의해 구리층을 제거하면, 구리층이 제거된 수지에 동박의 조화면의 요철이 전사된다. 이 전사된 수지의 요철은 동박 표면의 조화 입자의 형상과 개수 분포를 나타낸 것으로, 중요하다. 동박의 조면의 입자의 근원이 가느다란 경우에는 구멍의 직경이 작아, 수지면의 구멍이 차지하는 면적의 총합이 작아진다.
동박의 조면의 입자의 근원이 가느다란, 이른바 역(逆)눈물방울형상의 입자는 언뜻 동박과 수지의 접착 강도가 증가하는 것처럼 보이지만, 구리층과 조화 입자의 밀착폭이 좁기 때문에, 구리층과 수지층을 박리할 때, 조화 입자는 그 근원으로부터 끊어지기 쉽고, 구리층과 조화 입자의 계면 혹은 조화 입자의 근원으로부터 끊어진 부분에서 박리되어, 밀착력이 저하된다. 수지면의 구멍이 차지하는 면적의 총합이 20 % 이상일 필요가 있다.
또한, 동박의 조면의 입자의 근원이 가느다란 경우에는, 에칭에 의해 구리층을 제거한 수지 표면의 구멍이 작기 때문에, 수지 표면에 무전해 도금을 형성하는 경우라도 무전해 도금액이 들어갈 수 없어, 무전해 도금이 불완전해진다. 당연히, 도금의 박리 강도가 저하된다는 문제를 일으킨다.
이와 같이, 동박의 조화면은 어느 정도의 직경과 길이가 필요하고, 이 동박의 조면이 전사된 요철을 갖는 수지면의 구멍이 차지하는 면적의 총합이 중요해진다. 이것을 20 % 이상으로 함으로써, 회로의 필링 강도를 향상시킬 수 있다.
상기한 바와 같이, 조화 처리층을 갖는 동박에 수지층을 적층한 후, 구리층을 에칭에 의해 제거한 수지 표면에, 무전해 구리 도금ㆍ전해 구리 도금의 순으로 도금을 실시하여 구리층을 형성하고, 추가로 에칭에 의해 회로를 형성한 프린트 배선판을 얻을 수 있는데, 무전해 도금ㆍ전해 도금층 (구리층) 은 수지 기판의 조면의 요철 상에 형성되고, 그 수지면의 요철을 반영하여 침상 입자 또는 막대상의 입자가 형성된다.
이 침상 입자 또는 막대상 입자는, 회로폭 10 ㎛ 중에 5 개 이상 존재하는 것이 바람직하고, 이것에 의해, 수지와 무전해 도금에 의한 회로층과의 접착 강도를 크게 향상시킬 수 있다. 본 발명은 이렇게 해서 형성된 프린트 배선판을 제공한다.
상기한 바와 같이, 침상 또는 막대상의 미세한 구리의 조화 입자로 이루어지는 조화 처리층은, 황산알킬에스테르염, 텅스텐, 비소로부터 선택한 물질의 적어도 1 종류 이상을 함유하는 황산ㆍ황산구리로 이루어지는 전해욕을 사용하여 제조할 수 있다.
침상의 미세한 구리의 조화 입자로 이루어지는 조화 처리층은, 가루 날림 방지, 필 강도 향상을 위해 황산ㆍ황산구리로 이루어지는 전해욕으로 덮어 도금을 실시하는 것이 바람직하다.
구체적인 처리 조건은, 다음과 같다.
(액 조성 1)
Cu : 10 ∼ 30 g/ℓ
H2SO4 : 10 ∼ 150 g/ℓ
W : 0 ∼ 50 ㎎/ℓ
도데실황산나트륨 : 0 ∼ 50 ㎎
As : 0 ∼ 2000 ㎎/ℓ
(전기 도금 조건 1)
온도 : 30 ∼ 70 ℃
(전류 조건 1)
전류 밀도 : 25 ∼ 110 A/dm2
조화 쿨롱량 : 50 ∼ 500 As/dm2
도금 시간 : 0.5 ∼ 20 초
(액 조성 2)
Cu : 20 ∼ 80 g/ℓ
H2SO4 : 50 ∼ 200 g/ℓ
(전기 도금 조건 2)
온도 : 30 ∼ 70 ℃
(전류 조건 2)
전류 밀도 : 5 ∼ 50 A/dm2
조화 쿨롱량 : 50 ∼ 300 As/dm2
도금 시간 : 1 ∼ 60 초
또, 상기 조화 처리층 상에, 추가로 아연, 니켈, 구리, 인, 코발트로부터 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ방청층, 당해 내열ㆍ방청층 상에 크로메이트 피막층 및 당해 크로메이트 피막층 상에 실란 커플링제층을 형성하여 프린트 배선판용 동박으로 할 수 있다.
내열ㆍ방청층으로는 특별히 제한되는 것이 아니라, 종래의 내열ㆍ방청층을 사용하는 것이 가능하다. 예를 들어, 반도체 패키지 기판용 동박에 대하여, 종래 사용되어 온 황동 피복층을 사용할 수 있다.
그리고 이 내열ㆍ방청층에, 크로메이트 피막층 및 실란 커플링제층을 형성하여 동박의 적어도 수지와의 접착면으로 한다. 이들 크로메이트 피막층과 실란 커플링제층으로 이루어지는 피복층을 갖는 동박을 수지에 적층 접착하고, 다시 당해 동박 상에 내에칭성의 인쇄 회로를 형성한 후, 인쇄 회로 부분을 제외한 동박의 불필요 부분을 에칭에 의해 제거하여, 도전성의 회로를 형성한다.
내열ㆍ방청층으로는 기존의 처리를 사용할 수 있지만, 구체적으로는 예를 들어 다음의 것을 사용할 수 있다.
(액 조성)
NaOH : 40 ∼ 200 g/ℓ
NaCN : 70 ∼ 250 g/ℓ
CuCN : 50 ∼ 200 g/ℓ
Zn(CN)2 : 2 ∼ 100 g/ℓ
As2O3 : 0.01 ∼ 1 g/ℓ
(액온)
40 ∼ 90 ℃
(전류 조건)
전류 밀도 : 1 ∼ 50 A/dm2
도금 시간 : 1 ∼ 20 초
상기 크로메이트 피막층은, 전해 크로메이트 피막층 또는 침지 크로메이트 피막층을 사용할 수 있다. 이 크로메이트 피막층은, Cr 량이 25 - 150 ㎍/dm2 인 것이 바람직하다.
Cr 량이 25 ㎍/dm2 미만에서는, 방청층 효과가 없다. 또한, Cr 량이 150 ㎍/dm2 를 초과하면 효과가 포화되기 때문에, 쓸모 없어진다. 따라서, Cr 량은 25 - 150 ㎍/dm2 로 하는 것이 좋다.
상기 크로메이트 피막층을 형성하기 위한 조건의 예를 이하에 기재한다. 그러나, 상기한 바와 같이 이 조건에 한정될 필요는 없고, 이미 공지된 크로메이트 처리는 모두 사용할 수 있다. 이 방청 처리는 내산성에 영향을 미치는 인자의 하나로, 크로메이트 처리에 의해 내산성은 보다 향상된다.
(a) 침지 크로메이트 처리
K2Cr2O7 : 1 ∼ 5 g/ℓ, pH : 2.5 ∼ 4.5, 온도 : 40 ∼ 60 ℃, 시간 : 0.5 ∼ 8 초
(b) 전해 크로메이트 처리 (크롬ㆍ아연 처리 (알칼리성욕))
K2Cr2O7 : 0.2 ∼ 20 g/ℓ, 산 : 인산, 황산, 유기산, pH : 1.0 ∼ 3.5, 온도 : 20 ∼ 40 ℃, 전류 밀도 : 0.1 ∼ 5 A/dm2, 시간 : 0.5 ∼ 8 초
(c) 전해 크롬ㆍ아연 처리 (알칼리성욕)
K2Cr2O7 (Na2Cr2O7 또는 CrO3) : 2 ∼ 10 g/ℓ, NaOH 또는 KOH : 10 ∼ 50 g/ℓ, ZnOH 또는 ZnSO4ㆍ7H2O : 0.05 ∼ 10 g/ℓ, pH : 7 ∼ 13, 욕온 : 20 ∼ 80 ℃, 전류 밀도 : 0.05 ∼ 5 A/dm2, 시간 : 5 ∼ 30 초
(d) 전해 크로메이트 처리 (크롬ㆍ아연 처리 (산성욕))
K2Cr2O7 : 2 ∼ 10 g/ℓ, Zn : 0 ∼ 0.5 g/ℓ, Na2SO4 : 5 ∼ 20 g/ℓ, pH : 3.5 ∼ 5.0, 욕온 : 20 ∼ 40 ℃, 전류 밀도 : 0.1 ∼ 3.0 A/dm2, 시간 : 1 ∼ 30 초
본 발명의 반도체 패키지 기판용 동박에 사용하는 실란 커플링제층으로는 통상적으로 동박에 사용되고 있는 실란 커플링제를 사용할 수 있으며, 특별히 제한은 없다. 예를 들어, 실란 처리의 구체적인 조건을 나타내면, 다음과 같다.
0.2 vol% 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조ㆍ가열한다.
테트라알콕시실란과, 수지와의 반응성을 갖는 관능기를 구비한 알콕시실란을 1 종 이상 함유하고 있는 것을 사용할 수도 있다. 이 실란 커플링제층의 선택도 임의이지만, 수지와의 접착성을 고려한 선택이 바람직하다고 할 수 있다.
(캐리어)
본 발명의 캐리어 부착 동박의 캐리어에는 동박, 알루미늄박, 알루미늄 합금박 또는 철 합금, 스테인리스, 니켈, 니켈 합금 등의 박을 사용할 수 있다. 또, 캐리어 상으로 중간층을 적층하기 쉬운 것을 고려한다면, 캐리어는 동박인 것이 바람직하다. 캐리어에 사용되는 동박은 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다.
동박의 재료로는 터프피치동이나 무산소동과 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용가능하다. 또, 본 명세서에 있어서 용어 「동박」을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.
본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 완수하는 데에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 12 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 비용이 높아지므로 일반적으로는 35 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 70 ㎛ 이고, 보다 전형적으로는 18 ∼ 35 ㎛ 이다.
(중간층)
캐리어 상에는 중간층을 형성한다. 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, 또는 이들의 합금, 또는 이들의 수화물, 또는 이들의 산화물, 또는 유기물 중 어느 1 종 이상을 함유하는 층으로 형성하는 것이 바람직하다. 중간층은 복수의 층이어도 된다.
예를 들어, 중간층은 캐리어측에서부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군 중 어느 1 종의 원소로 이루어지는 단일 금속층, 또는 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 그 다음으로 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군에서 선택된 1 종 이상의 원소의 수화물 또는 산화물로 이루어지는 층으로 구성된다.
또한, 예를 들어 중간층은 Ni 및 Cr 의 2 층으로 구성되는 것이 가능하다. Ni 층은 동박 캐리어와의 계면에, Cr 층은 극박 구리층과의 계면에 각각 접하도록 하여 적층한다. 중간층의 Cr 의 부착량을 10 ∼ 100 ㎍/dm2, Ni 의 부착량을 1000 ∼ 40000 ㎍/dm2 로 설정할 수 있다.
(극박 구리층)
중간층 상에는 극박 구리층을 형성한다. 본 발명의 캐리어 부착 동박의 극박 구리층은, 황산구리, 피로인산구리, 술파민산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있으며, 일반적인 전해 동박에서 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇으며, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.1 ∼ 12 ㎛ 이고, 보다 전형적으로는 0.5 ∼ 12 ㎛ 이고, 더욱 전형적으로는 2 ∼ 5 ㎛ 이다.
(캐리어 부착 동박)
이렇게 해서, 캐리어와, 캐리어 상에 중간층이 적층되고, 중간층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박이 제조된다.
또한, 캐리어와, 캐리어 상에 중간층이 적층되고, 중간층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박은, 상기 극박 구리층 상에 조화 처리층을 구비해도 되고, 상기 조화 처리층 상에 내열ㆍ방청층, 크로메이트 피막층 및 실란 커플링제층으로 이루어지는 군에서 선택된 층을 하나 이상 구비해도 된다.
또한, 상기 극박 구리층 상에 조화 처리층을 구비해도 되고, 상기 조화 처리층 상에 내열ㆍ방청층을 구비해도 되고, 상기 내열ㆍ방청층 상에 크로메이트 피막층을 구비해도 되며, 상기 크로메이트 피막층 상에 실란 커플링제층을 구비해도 된다.
또한, 상기 캐리어 부착 동박은 상기 조화 처리층 상, 또는 상기 내열ㆍ방청층, 또는 크로메이트 피막층, 또는 실란 커플링제층 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.
상기 수지층은 접착제여도 되며, 접착용의 반경화 상태 (B 스테이지) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 닿아도 점착감은 없고, 그 절연 수지층을 포개어 보관할 수 있으며, 추가로 가열 처리를 받으면 경화 반응이 일어나는 상태인 것을 포함한다.
또한 상기 수지층은 열경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 그 종류는 각별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리비닐아세탈 수지, 우레탄 수지 등을 포함하는 수지를 바람직한 것으로서 들 수 있다.
이들 수지를, 예를 들어 메틸에틸케톤 (MEK), 톨루엔 등의 용제에 용해하여 수지액으로 하고, 이것을 상기 극박 구리층 상, 또는 상기 내열ㆍ방청층, 또는 상기 크로메이트 피막층, 또는 상기 실란 커플링제층 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 사용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다.
상기 수지층을 구비한 캐리어 부착 동박 (수지가 형성된 캐리어 부착 동박) 은, 그 수지층을 기재에 포갠 후 전체를 열 압착하여 그 수지층을 열 경화시키고, 이어서 캐리어를 박리하여 극박 구리층을 표출시키고 (당연히 표출되는 것은 그 극박 구리층의 중간층측 표면이다), 거기에 소정의 배선 패턴을 형성한다는 양태로 사용된다.
이 수지가 형성된 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 나아가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하지 않고도 구리 피복 적층판을 제조할 수 있다. 또한 이 때, 기재의 표면에 절연 수지를 언더코트하여 표면의 평활성을 더욱 개선할 수도 있다.
또, 프리프레그재를 사용하지 않는 경우에는 프리프레그재의 재료 비용이 절약되고, 또한 적층 공정도 간략해지기 때문에 경제적으로 유리해지고, 나아가, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께가 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.
이 수지층의 두께는 0.1 ∼ 80 ㎛ 인 것이 바람직하다.
수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되어, 프리프레그재를 개재시키지 않고서 수지가 형성된 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로와의 사이의 층간 절연을 확보하기가 곤란해지는 경우가 있다.
한편, 수지층의 두께를 80 ㎛ 보다 두껍게 하면, 1 회의 도포 공정에서 목적하는 두께의 수지층을 형성하는 것이 곤란해져, 여분의 재료비와 공수 (工數) 가 필요하기 때문에 경제적으로 불리해진다. 게다가, 형성된 수지층은 그 가요성이 떨어지기 때문에 핸들링시에 크랙 등이 발생하기 쉬워지고, 또한 내층재와의 열 압착시에 과잉의 수지 흐름이 일어나 원활한 적층이 곤란해지는 경우가 있다.
그리고, 이 수지가 형성된 캐리어 부착 동박의 또 하나의 제품 형태로는, 상기 극박 구리층 상, 또는 상기 내열ㆍ방청층, 또는 상기 크로메이트 피막층, 또는 상기 실란 커플링제층 상에 수지층으로 피복하고, 반경화 상태로 한 후, 이어서 캐리어를 박리하여, 캐리어가 존재하지 않는 수지가 형성된 동박의 형태로 제조하는 것도 가능하다.
또한, 캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들어 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포ㆍ종이 복합 기재 에폭시 수지, 유리포ㆍ유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합 (貼合) 하여 열 압착 후에 캐리어를 벗기고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수 있다. 또, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다. 이하에, 본 발명에 관련된 캐리어 부착 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.
본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미애디티브법, 모디파이드 세미애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 삽입된 것으로 할 수도 있다.
본 발명에 있어서, 세미애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 사용하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 세미애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗기고 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, 상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루 홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 수지 및 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.
세미애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗기고 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, 상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.
본 발명에 있어서, 모디파이드 세미애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 부여를 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.
따라서, 모디파이드 세미애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗기고 노출된 극박 구리층과 절연 기판에 스루 홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 캐리어를 벗기고 노출된 극박 구리층 표면에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 도금 레지스트를 제거함으로써 노출된 극박 구리층을 플래시 에칭에 의해 제거하는 공정을 포함한다.
모디파이드 세미애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗기고 노출된 극박 구리층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.
본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루 홀이나 비아 홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매 핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루 홀이나 비아 홀 등에 무전해 도금 처리에 의해 두께 부여를 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗기고 노출된 극박 구리층과 절연 기판에 스루 홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매 핵을 부여하는 공정, 상기 캐리어를 벗기고 노출된 극박 구리층 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 촉매 핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정, 상기 극박 구리층 및 상기 촉매 핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출된 상기 절연 기판 표면에 솔더 레지스트 또는 도금 레지스트를 형성하는 공정, 상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정을 포함한다.
본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요한 부분을 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗기고 노출된 극박 구리층과 절연 기판에 스루 홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.
서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗기고 노출된 극박 구리층과 절연 기판에 스루 홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 마스크를 형성하는 공정, 마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.
스루 홀 또는/및 블라인드 비아를 형성하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 된다. 또, 본 발명에 관련된 캐리어 부착 동박의 경우, 박리 지점은 주로 캐리어와 중간층의 계면 또는 중간층과 극박 구리층의 계면이다. 또한, 중간층이 복수의 층으로 이루어지는 경우에는, 당해 복수의 층의 계면에서 박리되는 경우가 있다.
실시예
다음으로, 실시예 및 비교예에 대해서 설명한다. 또, 본 실시예는 바람직한 일례를 나타내는 것으로, 본 발명은 이들 실시예에 한정되는 것은 아니다. 따라서, 본 발명의 기술 사상에 포함되는 변형, 다른 실시예 또는 양태는 모두 본 발명에 포함된다.
또한, 본 발명과의 대비를 위해 비교예를 게재하였다.
캐리어로서, 두께 35 ㎛ 의 장척 (長尺) 의 전해 동박 (JX 닛코 닛세키 금속사 제조 JTC) 을 준비하였다. 이 동박의 광택면 (샤이니면) 에 대하여, 이하의 조건으로 롤 투 롤형의 연속 도금 라인에서 전기 도금함으로써 4000 ㎛/dm2 의 부착량의 Ni 층을 형성하였다.
(Ni 층)
황산니켈 : 200 ∼ 300 g/ℓ
시트르산삼나트륨 : 2 - 10 g/ℓ
pH : 2 - 4
욕온 : 40 ∼ 70 ℃
전류 밀도 : 1 ∼ 15 A/dm2
수세 및 산세 후, 계속해서 롤 투 롤형의 연속 도금 라인 상에서, Ni 층 상에 11 ㎍/dm2 의 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
(전해 크로메이트 처리)
액 조성 : 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ
pH : 3 ∼ 4
액온 : 50 ∼ 60 ℃
전류 밀도 : 0.1 ∼ 2.6 A/dm2
쿨롱량 : 0.5 ∼ 30 As/dm2
계속해서 롤 투 롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 2 ∼ 15 ㎛ 의 극박 구리층을, 이하의 실시예 및 비교예에 나타내는 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다.
ㆍ극박 구리층
구리 농도 : 30 ∼ 120 g/ℓ
H2SO4 농도 : 20 ∼ 120 g/ℓ
전해액 온도 : 20 ∼ 80 ℃
아교 : 1 - 20 ppm
전류 밀도 : 10 ∼ 100 A/dm2
(실시예 1)
상기한 처리에 의한 캐리어 부착 동박 (극박 구리층의 두께 5 ㎛, 극박 구리층 조화 형성면 조도 : Rz 0.6 ㎛) 을 사용하여, 이 동박의 조면 (매트면 : M 면) 에 하기에 나타내는 조화 도금을 실시하였다. 이하에, 처리 조건을 나타낸다. 이들은 모두, 본원 발명의 동박에 대한 조화 처리층을 형성하기 위한 공정이다. 조화 입자 형성시의 대(對) 한계 전류 밀도비는 2.50 으로 하였다.
(액 조성 1)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
본 조화 처리 후, 하기에 나타내는 정상 도금을 실시하였다. 이하에, 처리 조건을 나타낸다.
(액 조성 2)
Cu : 40 g/ℓ
H2SO4 : 100 g/ℓ
(전기 도금 온도 1) 40 ℃
(전류 조건 1)
전류 밀도 : 30 A/dm2
조화 쿨롱량 : 150 As/dm2
다음으로, 내열ㆍ방청층 상에 전해 크로메이트 처리를 실시하였다.
전해 크로메이트 처리 (크롬ㆍ아연 처리 (산성욕))
CrO3 : 1.5 g/ℓ
ZnSO4ㆍ7H2O : 2.0 g/ℓ
Na2SO4 : 18 g/ℓ
pH : 4.6
욕온 : 37 ℃
전류 밀도 : 2.0 A/dm2
시간 : 1 ∼ 30 초
(PH 조정은 황산 또는 수산화칼륨으로 실시)
다음으로, 이 크로메이트 피막층 상에 실란 처리 (도포에 의한) 를 실시하였다.
실란 처리의 조건은 다음과 같다.
0.2 % 3-글리시독시프로필트리메톡시실란
실시예 1 의 조화 처리층의 FIB-SIM 사진을 도 2 의 좌측에 나타낸다. 이 조화 처리층의 표면 조도 (Rz) 가 1.17 ㎛ 이고, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.57 ㎛, 입자 길이 (L1) 가 2.68 로, 상기 입자 근원의 평균 직경 (D1) 과의 비 (L1/D1) 가 4.74 가 되며, 상기 도 2 로부터, 침상 또는 막대상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 또, 조화 입자의 직경의 측정은 JIS H 0501 항목 7 절단법에 근거한다.
본원 발명의 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층이라는 본원 발명의 조건을 만족하고 있었다. 이 조건은, 본원 발명을 달성하는 데 있어서 필수적인 요건이다. 이 결과를 표 1 에 나타낸다.
또, 표 1 에는, 조화 입자의 근원의 평균 직경 (폭) (D1) : 0.57 외에, 중앙의 평균 직경 (D2) : 0.83, 선단의 평균 직경 (D3) : 0.68, 그리고 중앙의 평균 직경과 근원의 평균 직경의 비 : D2/D1 = 1.47, 선단의 평균 직경과 근원의 평균 직경의 비 : D3/D1 = 1.21, 선단의 평균 직경과 중앙의 평균 직경의 비 : D3/D2 = 0.83 을 나타내는데, 모두 본원 발명의 바람직한 요건에 적합한 것이었다.
그러나, 이들이 본원 발명의 제일의적 요건, 즉 필수적인 요건으로 하는 것은 아님이 용이하게 이해되어야 한다. 어디까지나 더욱 바람직한 조건을 나타내는 것이다.
다음으로, 이 동박을 사용하고, 수지로 GHPL-830MBT 를 사용하여, 동박에 수지를 적층하였다. 수지를 적층한 구리층을 에칭에 의해 제거한 수지 (레플리카) 표면의 SEM 사진을 도 2 의 우측에 나타낸다.
동박의 조화면이 전사된 요철을 갖는 수지면의 구멍이 차지하는 면적의 총합이 51 %, 구멍의 밀도는 2.10 개/㎛2 로, 본원 발명의 구멍이 차지하는 면적의 총합이 20 % 이상인 조건을 만족하고 있는 것을 알 수 있다.
상기한 바와 같이 동박에 수지 (GHPL-830 MBT) 를 적층한 것을, 적층체의 상태 (常態) 필 강도와 가열 후의 필 강도로서 측정하여, 그 결과를 동일하게 표 1 에 나타낸다. 필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 1.01 ㎏/㎝, 가열 후의 필 강도는 0.94 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
Figure 112014100771881-pct00001
(실시예 2)
상기한 처리에 의한 캐리어 부착 동박 (극박 구리층의 두께 5 ㎛, 극박 구리층 조화 형성면 조도 : Rz 0.6 ㎛) 을 사용하여, 이 동박의 조면 (매트면 : M 면) 에 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에 조화 도금 처리 조건을 나타낸다. 이들은 모두, 본원 발명의 동박에 대한 조화 처리층을 형성하기 위한 공정이다. 조화 입자 형성시의 대 한계 전류 밀도비는 3.10 으로 하였다.
(액 조성 1)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
이 조화 처리층의 표면 조도 (Rz) 가 1.51 ㎛ 이고, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.51 ㎛, 입자 길이 (L1) 가 2.68 ㎛ 로, 상기 입자 근원의 평균 직경 (D1) 과의 비 (L1/D1) 가 5.21 이 되며, 상기 도 2 로부터 추정하여 침상 또는 막대상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 또, 조화 입자의 직경의 측정은 JIS H 0501 항목 7 절단법에 근거한다.
본원 발명의 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층이라는 본원 발명의 조건을 만족하고 있었다. 이 조건은, 본원 발명을 달성하는 데 있어서 필수적인 요건이다. 이 결과를 표 1 에 나타낸다.
또, 표 1 에는, 조화 입자의 근원의 평균 직경 (폭) (D1) : 0.51 ㎛ 외에, 중앙의 평균 직경 (D2) : 0.78 ㎛, 선단의 평균 직경 (D3) : 0.68 ㎛, 그리고 중앙의 평균 직경과 근원의 평균 직경의 비 : D2/D1 = 1.51, 선단의 평균 직경과 근원의 평균 직경의 비 : D3/D1 = 1.32, 선단의 평균 직경과 중앙의 평균 직경의 비 : D3/D2 = 0.87 을 나타내는데, 모두 본원 발명의 바람직한 요건에 적합한 것이었다.
그러나, 이들이 본원 발명의 제일의적 요건, 즉 필수적인 요건으로 하는 것은 아님이 용이하게 이해되어야 한다. 어디까지나 더욱 바람직한 조건을 나타내는 것이다.
다음으로, 이 동박을 사용하고, 수지에 GHPL-830MBT (제품명 ㆍ 미츠비시 가스 화학 주식회사 제조) 를 사용하여, 동박에 수지를 적층한 후, 에칭에 의해 구리층을 제거하였다. 동박의 조화면이 전사된 요철을 갖는 수지면의 구멍이 차지하는 면적의 총합이 29 %, 구멍의 밀도는 1.93 개/㎛2 로, 본원 발명의 구멍이 차지하는 면적의 총합이 20 % 이상인 조건을 만족하고 있는 것을 알 수 있다.
상기한 바와 같이 동박에 수지를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하여, 그 결과를 동일하게 표 1 에 나타낸다. 필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.81 ㎏/㎝, 가열 후의 필 강도는 0.78 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
(실시예 3)
상기한 처리에 의한 캐리어 부착 동박 (극박 구리층의 두께 5 ㎛, 극박 구리층 조화 형성면 조도 : Rz 0.6 ㎛) 을 사용하여, 이 동박의 조면 (매트면 : M 면) 에 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다. 이들은 모두, 본원 발명의 동박에 대한 조화 처리층을 형성하기 위한 공정이다. 조화 입자 형성시의 대 한계 전류 밀도비는 4.30 으로 하였다.
(액 조성 1)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
이 조화 처리층의 표면 조도 (Rz) 가 1.56 ㎛ 이고, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.59 ㎛, 입자 길이 (L1) 가 2.68 ㎛ 로, 상기 입자 근원의 평균 직경 (D1) 과의 비 (L1/D1) 가 4.52 가 되며, 상기 도 2 로부터 추정하여 침상 또는 막대상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 또, 조화 입자의 직경의 측정은 JIS H 0501 항목 7 절단법에 근거한다.
본원 발명의 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층이라는 본원 발명의 조건을 만족하고 있었다. 이 조건은, 본원 발명을 달성하는 데 있어서 필수적인 요건이다. 이 결과를 표 1 에 나타낸다.
또, 표 1 에는, 조화 입자의 근원의 평균 직경 (폭) (D1) : 0.51 ㎛ 외에, 중앙의 평균 직경 (D2) : 0.73 ㎛, 선단의 평균 직경 (D3) : 0.65 ㎛, 그리고 중앙의 평균 직경과 근원의 평균 직경의 비 : D2/D1 = 1.23, 선단의 평균 직경과 근원의 평균 직경의 비 : D3/D1 = 1.10, 선단의 평균 직경과 중앙의 평균 직경의 비 : D3/D2 = 0.89 를 나타내는데, 모두 본원 발명의 바람직한 요건에 적합한 것이었다.
그러나, 이들은 본원 발명의 제일의적 요건, 즉 필수적인 요건으로 하는 것은 아님이 용이하게 이해되어야 한다. 어디까지나 더욱 바람직한 조건을 나타내는 것이다.
다음으로, 이 동박을 사용하고, 수지에 MBT-830 을 사용하여, 동박에 수지를 적층한 후, 에칭에 의해 구리층을 제거하였다.
동박의 조화면이 전사된 요철을 갖는 수지면의 구멍이 차지하는 면적의 총합이 43 %, 구멍의 밀도는 1.77 개/㎛2 로, 본원 발명의 구멍이 차지하는 면적의 총합이 20 % 이상인 조건을 만족하고 있는 것을 알 수 있다.
상기한 바와 같이 동박에 수지를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하여, 그 결과를 동일하게 표 1 에 나타낸다. 필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.84 ㎏/㎝, 가열 후의 필 강도는 0.77 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
(실시예 4)
상기한 처리에 의한 캐리어 부착 동박 (극박 구리층의 두께 3 ㎛, 극박 구리층 조화 형성면 조도 : Rz 0.6 ㎛) 을 사용하여, 이 동박의 조면 (매트면 : M 면) 에 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다. 이들은 모두, 본원 발명의 동박에 대한 조화 처리층을 형성하기 위한 공정이다. 조화 입자 형성시의 대 한계 전류 밀도비는 3.50 으로 하였다.
(액 조성 1)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
이 조화 처리층의 표면 조도 (Rz) 가 1.62 ㎛ 이고, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.89 ㎛, 입자 길이 (L1) 가 2.98 ㎛ 로, 상기 입자 근원의 평균 직경 (D1) 과의 비 (L1/D1) 가 3.33 이 되며, 상기 도 2 로부터 추정하여 침상 또는 막대상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 또, 조화 입자의 직경의 측정은 JIS H 0501 항목 7 절단법에 근거한다.
본원 발명의 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층이라는 본원 발명의 조건을 만족하고 있었다. 이 조건은, 본원 발명을 달성하는 데 있어서 필수적인 요건이다. 이 결과를 표 1 에 나타낸다.
또, 표 1 에는, 조화 입자의 근원의 평균 직경 (폭) (D1) : 0.89 ㎛ 외에, 중앙의 평균 직경 (D2) : 1.65 ㎛, 선단의 평균 직경 (D3) : 0.98 ㎛, 그리고 중앙의 평균 직경과 근원의 평균 직경의 비 : D2/D1 = 1.18, 선단의 평균 직경과 근원의 평균 직경의 비 : D3/D1 = 1.10, 선단의 평균 직경과 중앙의 평균 직경의 비 : D3/D2 = 0.93 을 나타내는데, 모두 본원 발명의 바람직한 요건에 적합한 것이었다.
그러나, 이들은 본원 발명의 제일의적 요건, 즉 필수적인 요건으로 하는 것은 아님이 용이하게 이해되어야 한다. 어디까지나 더욱 바람직한 조건을 나타내는 것이다.
다음으로, 이 동박을 사용하고, 수지로 GHPL-830MBT 를 사용하여, 동박에 수지를 적층한 후, 에칭에 의해 구리층을 제거하였다.
동박의 조화면이 전사된 요철을 갖는 수지면의 구멍이 차지하는 면적의 총합이 78 %, 구멍의 밀도는 2.02 개/㎛2 로, 본원 발명의 구멍이 차지하는 면적의 총합이 20 % 이상인 조건을 만족하고 있는 것을 알 수 있다.
상기한 바와 같이 동박에 수지를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하여, 그 결과를 동일하게 표 1 에 나타낸다. 필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.90 ㎏/㎝, 가열 후의 필 강도는 0.86 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
(실시예 5)
상기한 처리에 의한 캐리어 부착 동박 (극박 구리층의 두께 2 ㎛, 극박 구리층 조화 형성면 조도 : Rz 0.6 ㎛) 을 사용하여, 이 동박의 조면 (매트면 : M 면) 에 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다. 이들은 모두, 본원 발명의 동박에 대한 조화 처리층을 형성하기 위한 공정이다. 조화 입자 형성시의 대 한계 전류 밀도비는 4.80 으로 하였다.
(액 조성 1)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
이 조화 처리층의 표면 조도 (Rz) 가 1.01 ㎛ 이고, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.26 ㎛, 입자 길이 (L1) 가 2.68 ㎛ 로, 상기 입자 근원의 평균 직경 (D1) 과의 비 (L1/D1) 가 10.34 가 되며, 상기 도 2 로부터 추정하여 침상 또는 막대상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 또, 조화 입자의 직경의 측정은 JIS H 0501 항목 7 절단법에 근거한다.
본원 발명의 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층이라는 본원 발명의 조건을 만족하고 있었다. 이 조건은, 본원 발명을 달성하는 데 있어서 필수적인 요건이다. 이 결과를 표 1 에 나타낸다.
또, 표 1 에는, 조화 입자의 근원의 평균 직경 (폭) (D1) : 0.26 ㎛ 외에, 중앙의 평균 직경 (D2) : 0.84 ㎛, 선단의 평균 직경 (D3) : 0.79 ㎛, 그리고 중앙의 평균 직경과 근원의 평균 직경의 비 : D2/D1 = 3.23, 선단의 평균 직경과 근원의 평균 직경의 비 : D3/D1 = 3.06, 선단의 평균 직경과 중앙의 평균 직경의 비 : D3/D2 = 0.95 를 나타내는데, 모두 본원 발명의 바람직한 요건에 적합한 것이었다.
그러나, 이들은 본원 발명의 제일의적 요건, 즉 필수적인 요건으로 하는 것은 아님이 용이하게 이해되어야 한다. 어디까지나 더욱 바람직한 조건을 나타내는 것이다.
다음으로, 이 동박을 사용하고, 수지로 GHPL-830MBT 를 사용하여, 동박에 수지를 적층하였다.
동박의 조화면이 전사된 요철을 갖는 수지면의 구멍이 차지하는 면적의 총합이 40 %, 구멍의 밀도는 2.65 개/㎛2 로, 본원 발명의 구멍이 차지하는 면적의 총합이 20 % 이상인 조건을 만족하고 있는 것을 알 수 있다.
상기한 바와 같이 동박에 수지를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하여, 그 결과를 동일하게 표 1 에 나타낸다. 필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.91 ㎏/㎝, 가열 후의 필 강도는 0.84 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
(실시예 6)
상기한 처리에 의한 캐리어 부착 동박 (극박 구리층의 두께 12 ㎛, 극박 구리층 조화 형성면 조도 : Rz 0.6 ㎛) 을 사용하여, 이 동박의 조면 (매트면 : M 면) 에 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다. 이들은 모두, 본원 발명의 동박에 대한 조화 처리층을 형성하기 위한 공정이다. 조화 입자 형성시의 대 한계 전류 밀도비는 3.20 으로 하였다.
(액 조성 1)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
이 조화 처리층의 표면 조도 (Rz) 가 1.48 ㎛ 이고, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.60 ㎛, 입자 길이 (L1) 가 2.68 ㎛ 로, 상기 입자 근원의 평균 직경 (D1) 과의 비 (L1/D1) 가 4.44 가 되며, 상기 도 2 로부터 추정하여 침상 또는 막대상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 또, 조화 입자의 직경의 측정은 JIS H 0501 항목 7 절단법에 근거한다.
본원 발명의 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층이라는 본원 발명의 조건을 만족하고 있었다. 이 조건은, 본원 발명을 달성하는 데 있어서 필수적인 요건이다. 이 결과를 표 1 에 나타낸다.
또, 표 1 에는, 조화 입자의 근원의 평균 직경 (폭) (D1) : 0.60 ㎛ 외에, 중앙의 평균 직경 (D2) : 0.84 ㎛, 선단의 평균 직경 (D3) : 0.78 ㎛, 그리고 중앙의 평균 직경과 근원의 평균 직경의 비 : D2/D1 = 1.39, 선단의 평균 직경과 근원의 평균 직경의 비 : D3/D1 = 1.30, 선단의 평균 직경과 중앙의 평균 직경의 비 : D3/D2 = 0.94 를 나타내는데, 모두 본원 발명의 바람직한 요건에 적합한 것이었다.
그러나, 이들은 본원 발명의 제일의적 요건, 즉 필수적인 요건으로 하는 것은 아님이 용이하게 이해되어야 한다. 어디까지나 더욱 바람직한 조건을 나타내는 것이다.
다음으로, 이 동박을 사용하고, 수지로 GHPL-830MBT 를 사용하여, 동박과 수지의 적층체를 형성한 후, 에칭에 의해 구리층을 제거하였다.
동박의 조화면이 전사된 요철을 갖는 수지 조화면의 구멍이 차지하는 면적의 총합이 93 %, 구멍의 밀도는 2.22 개/㎛2 로, 본원 발명의 구멍이 차지하는 면적의 총합이 20 % 이상인 조건을 만족하고 있는 것을 알 수 있다.
상기한 바와 같이 동박에 수지를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하여, 그 결과를 동일하게 표 1 에 나타낸다. 필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.91 ㎏/㎝, 가열 후의 필 강도는 0.91 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
(비교예 1)
상기한 처리에 의한 캐리어 부착 동박 (극박 구리층의 두께 5 ㎛, 극박 구리층 조화 형성면 조도 : Rz 0.6 ㎛) 을 사용하여, 이 동박의 조면 (매트면 : M 면) 에 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다. 조화 입자 형성시의 대 한계 전류 밀도비는 10.50 으로 하였다.
(액 조성 1)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
비교예 1 의 조화 처리층의 SEM 사진을 도 3 의 좌측에 나타낸다. 이 조화 처리층의 표면 조도 (Rz) 가 1.13 ㎛ 이고, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.12 ㎛ 로 근원폭이 작고, 입자 길이 (L1) 가 3.87 로, 상기 입자 근원의 평균 직경 (D1) 과의 비 (L1/D1) 가 30.97 이 되며, 상기 도 3 으로부터 본원 발명에 적합하지 않은 침상 또는 덴드라이트상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 또, 조화 입자의 직경의 측정은 JIS H 0501 항목 7 절단법에 근거한다.
상기한 바와 같이, 본원 발명의 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층이라는 본원 발명의 조건을 만족하고 있지 않았다. 이 결과를 표 1 에 나타낸다.
또, 표 1 에는, 조화 입자의 근원의 평균 직경 (폭) (D1) : 0.12 ㎛ 외에, 중앙의 평균 직경 (D2) : 0.74 ㎛, 선단의 평균 직경 (D3) : 0.74 ㎛, 그리고 중앙의 평균 직경과 근원의 평균 직경의 비 : D2/D1 = 5.93, 선단의 평균 직경과 근원의 평균 직경의 비 : D3/D1 = 5.93, 선단의 평균 직경과 중앙의 평균 직경의 비 : D3/D2 = 1.00 을 나타내는데, 모두 본원 발명의 바람직한 요건에 적합하지 않았다.
다음으로, 이 동박을 사용하고, 수지로 GHPL-830MBT 를 사용하여, 동박에 수지를 적층한 후, 에칭에 의해 구리층을 제거하였다. 이 구리층을 에칭에 의해 제거한 수지 (레플리카) 표면의 SEM 사진을 도 3 의 우측에 나타낸다. 동박의 조화면이 전사된 요철을 갖는 수지면의 구멍이 차지하는 면적의 총합이 2 %, 구멍의 밀도는 1.06 개/㎛2 로, 본원 발명의 구멍이 차지하는 면적의 총합이 20 % 이상인 조건을 만족하고 있지 않은 것을 알 수 있다.
상기한 바와 같이 동박에 수지 GHPL-830MBT 를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하여, 그 결과를 동일하게 표 1 에 나타낸다. 필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.54 ㎏/㎝, 가열 후의 필 강도는 0.53 ㎏/㎝ 로, 모두 전술한 실시예와 비교하여, 필 강도가 크게 떨어졌다. 상기한 바와 같이 근원이 가느다란 조화 입자를 갖는 동박을 사용한 경우에는, 동박과 수지를 박리할 때, 구리층과 조화 입자 계면에서 박리가 일어나기 때문에 필 강도의 향상을 기대할 수 없는 것이었다.
(비교예 2)
상기한 처리에 의한 캐리어 부착 동박 (극박 구리층의 두께 5 ㎛, 극박 구리층 조화 형성면 조도 : Rz 0.6 ㎛) 을 사용하여, 이 동박의 조면 (매트면 : M 면) 에 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다. 조화 입자 형성시의 대 한계 전류 밀도비는 9.50 으로 하였다.
(액 조성 1)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
비교예 2 의 조화 처리층의 표면 조도 (Rz) 가 1.02 ㎛ 이고, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.15 ㎛ 로 근원폭이 작고, 입자 길이 (L1) 가 2.83 으로, 상기 입자 근원의 평균 직경 (D1) 과의 비 (L1/D1) 가 18.54 가 되며, 상기 도 3 으로부터 추정하여 본원 발명에 적합하지 않은 침상 또는 덴드라이트상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 또, 조화 입자의 직경의 측정은 JIS H 0501 항목 7 절단법에 근거한다.
상기한 바와 같이, 본원 발명의 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층이라는 본원 발명의 조건을 만족하고 있지 않았다. 이 결과를 표 1 에 나타낸다.
또, 표 1 에는, 조화 입자의 근원의 평균 직경 (폭) (D1) : 0.15 ㎛ 외에, 중앙의 평균 직경 (D2) : 0.65 ㎛, 선단의 평균 직경 (D3) : 0.65 ㎛, 그리고 중앙의 평균 직경과 근원의 평균 직경의 비 : D2/D1 = 4.25, 선단의 평균 직경과 근원의 평균 직경의 비 : D3/D1 = 4.25, 선단의 평균 직경과 중앙의 평균 직경의 비 : D3/D2 = 1.00 을 나타내는데, 모두 본원 발명의 바람직한 요건에 적합하지 않았다.
다음으로, 이 동박을 사용하고, 수지로 GHPL-830MBT 를 사용하여, 동박에 수지를 적층한 후, 에칭에 의해 구리층을 제거하였다.
동박의 조화면이 전사된 요철을 갖는 수지면의 구멍이 차지하는 면적의 총합이 4 %, 구멍의 밀도는 2.11 개/㎛2 로, 본원 발명의 구멍이 차지하는 면적의 총합이 20 % 이상인 조건을 만족하고 있지 않은 것을 알 수 있다.
상기한 바와 같이 동박에 수지 GHPL-830MBT 를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하여, 그 결과를 동일하게 표 1 에 나타낸다. 필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.54 ㎏/㎝, 가열 후의 필 강도는 0.53 ㎏/㎝ 로, 모두 전술한 실시예와 비교하여 필 강도가 크게 떨어졌다.
상기한 바와 같이 근원이 가느다란 조화 입자를 갖는 동박을 사용한 경우에는, 동박과 수지를 박리할 때, 구리층과 조화 입자 계면에서 박리가 일어나기 때문에 필 강도의 향상을 기대할 수 없는 것이었다.
(비교예 3)
상기한 처리에 의한 캐리어 부착 동박 (극박 구리층의 두께 5 ㎛, 극박 구리층 조화 형성면 조도 : Rz 0.6 ㎛) 을 사용하여, 이 동박의 조면 (매트면 : M 면) 에 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다. 조화 입자 형성시의 대 한계 전류 밀도비는 9.80 으로 하였다.
(액 조성 1)
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
W : 3 ㎎/ℓ
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
비교예 3 의 조화 처리층의 표면 조도 (Rz) 가 0.88 ㎛ 이고, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.14 ㎛ 로 근원폭이 작고, 입자 길이 (L1) 가 2.98 로, 상기 입자 근원의 평균 직경 (D1) 과의 비 (L1/D1) 가 20.64 가 되며, 상기 도 3 으로부터 추정하여 본원 발명에 적합하지 않은 침상 또는 덴드라이트상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 또, 조화 입자의 직경의 측정은 JIS H 0501 항목 7 절단법에 근거한다.
상기한 바와 같이, 본원 발명의 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ∼ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 15 이하인 동박의 조화 처리층이라는 본원 발명의 조건을 만족하고 있지 않았다. 이 결과를 표 1 에 나타낸다.
또, 표 1 에는, 조화 입자의 근원의 평균 직경 (폭) (D1) : 0.14 ㎛ 외에, 중앙의 평균 직경 (D2) : 0.65 ㎛, 선단의 평균 직경 (D3) : 0.65 ㎛, 그리고 중앙의 평균 직경과 근원의 평균 직경의 비 : D2/D1 = 4.50, 선단의 평균 직경과 근원의 평균 직경의 비 : D3/D1 = 4.50, 선단의 평균 직경과 중앙의 평균 직경의 비 : D3/D2 = 1.00 을 나타내는데, 모두 본원 발명의 바람직한 요건에 적합하지 않았다.
다음으로, 이 동박을 사용하고, 수지로 GHPL-830MBT 를 사용하여, 동박과 수지의 적층체를 형성한 후, 에칭에 의해 구리층을 제거하였다.
동박의 조화면이 전사된 요철을 갖는 수지 조화면의 구멍이 차지하는 면적의 총합이 14 %, 구멍의 밀도는 3.12 개/㎛2 로, 본원 발명의 구멍이 차지하는 면적의 총합이 20 % 이상인 조건을 만족하고 있지 않은 것을 알 수 있다.
상기한 바와 같이 동박에 수지 GHPL-830MBT 를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하여, 그 결과를 동일하게 표 1 에 나타낸다. 필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.54 ㎏/㎝, 가열 후의 필 강도는 0.53 ㎏/㎝ 로, 모두 전술한 실시예와 비교하여 필 강도가 크게 떨어졌다. 상기한 바와 같이 근원이 가느다란 조화 입자를 갖는 동박을 사용한 경우에는, 동박과 수지를 박리할 때, 구리층과 조화 입자 계면에서 박리가 일어나기 때문에 필 강도의 향상을 기대할 수 없는 것이었다.
이상으로부터, 본원 발명의 프린트 배선판용 동박은, 종래에 바람직하다고 여겨 온 조화 처리된 둥그스름한 (구상) 돌기물 또는 덴드라이트상의 조화 입자가 아니라, 동박의 적어도 일방의 면에 침상의 미세한 조화 입자를 형성함으로써 동박 자체의 수지와의 접착 강도를 높여, 패키지용 기판에 대하여, 파인 패턴 형성시의 약품 처리에 대해서도 박리 강도를 크게 할 수 있게 되어, 파인 에칭을 가능하게 한 동박 및 그 제조 방법을 제공할 수 있다는 큰 효과를 갖는 것을 알 수 있다.
(실시예 21)
다음으로, 캐리어와 동박 사이에 중간층으로서 CoMo 합금을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 구리층을 형성하였다. 이 경우의, CoMo 합금 중간층은, 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다.
(액 조성) CoSO4ㆍ7H2O : 0.5 ∼ 100 g/ℓ
Na2MoO4ㆍ2H2O : 0.5 ∼ 100 g/ℓ
시트르산나트륨이수화물 : 20 ∼ 300 g/ℓ
(온도) 10 ∼ 70 ℃
(pH) 3 ∼ 5
(전류 밀도) 0.1 ∼ 60 A/dm2
그리고, 상기한 바와 같이 동박에 수지 (GHPL-830 MBT) 를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하였다. 이 결과를 표 2 에 나타낸다. 필 강도의 회로폭은 10 ㎜ 이다.
상태 필 강도는 1.01 ㎏/㎝, 가열 후의 필 강도는 0.94 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
Figure 112014100771881-pct00002
(실시예 22)
다음으로, 캐리어와 동박 사이에 중간층으로서 Cr 을 형성한 것 이외에는, 실시예 2 와 동일한 조건으로 구리층을 형성하였다. 이 경우의, Cr 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다.
(액 조성)
CrO3 : 200 ∼ 400 g/ℓ
H2SO4 : 1.5 ∼ 4 g/ℓ
(pH) 1 ∼ 4
(액온) 45 ∼ 60 ℃
(전류 밀도) 10 ∼ 40 A/dm2
그리고, 상기한 바와 같이 동박에 수지 (MBT-830) 를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하였다. 이 결과를 동일하게 표 2 에 나타낸다.
필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.81 ㎏/㎝, 가열 후의 필 강도는 0.78 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
(실시예 23)
다음으로, 캐리어와 동박 사이에 중간층으로서 Cr/CuP 를 형성한 것 이외에는, 실시예 3 과 동일한 조건으로 구리층을 형성하였다. 이 경우의, Cr/CuP 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다.
(액 조성 1)
CrO3 : 200 ∼ 400 g/ℓ
H2SO4 : 1.5 ∼ 4 g/ℓ
(pH) : 1 ∼ 4
(액온) : 45 ∼ 60 ℃
(전류 밀도) : 10 ∼ 40 A/dm2
(액 조성 2)
Cu2P2O7 : 3H2O : 5 ∼ 50 g/ℓ
K4P2O7 : 50 ∼ 300 g/ℓ
(온도) : 30 ∼ 60 ℃
(pH) : 8 ∼ 10
(전류 밀도) : 0.1 ∼ 1.0 A/dm2
그리고, 상기한 바와 같이 동박에 수지 (MBT-830) 를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하였다. 이 결과를 동일하게 표 2 에 나타낸다.
필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.84 ㎏/㎝, 가열 후의 필 강도는 0.77 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
(실시예 24)
다음으로, 캐리어와 동박 사이에 중간층으로서 Ni/Cr 을 형성한 것 이외에는, 실시예 4 와 동일한 조건으로 구리층을 형성하였다. 이 경우의 Ni/Cr 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다.
(액 조성 1)
NiSO4ㆍ6H2O : 250 ∼ 300 g/ℓ
NiCl2ㆍ6H2O : 35 ∼ 45 g/ℓ
붕산 : 10 ∼ 50 g/ℓ
(pH) : 2 ∼ 6
(욕온) : 30 ∼ 70 ℃
(전류 밀도) : 0.1 ∼ 50 A/dm2
(액 조성 2)
CrO3 : 200 ∼ 400 g/ℓ
H2SO4 : 1.5 ∼ 4 g/ℓ
(pH) : 1 ∼ 4
(액온) : 45 ∼ 60 ℃
(전류 밀도) : 10 ∼ 40 A/dm2
그리고, 상기한 바와 같이 동박에 수지 (MBT-830) 를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하였다. 이 결과를 동일하게 표 2 에 나타낸다.
필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.90 ㎏/㎝, 가열 후의 필 강도는 0.86 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
(실시예 25)
다음으로, 캐리어와 동박 사이에 중간층으로서 Co/크로메이트 처리된 층을 형성한 것 이외에는, 실시예 4 와 동일한 조건으로 구리층을 형성하였다.
이 경우의 Co/크로메이트 처리의 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다.
(액 조성 1) CoSO4ㆍ7H2O : 10 ∼ 100 g/ℓ
시트르산나트륨이수화물 : 30 ∼ 200 g/ℓ
(온도) : 10 ∼ 70 ℃
(pH) : 3 ∼ 5
(전류 밀도) : 0.1 ∼ 60 A/dm2
(액 조성 2) : CrO3 : 1 ∼ 10 g/ℓ
(온도) ; 10 ∼ 70 ℃
(pH) : 10 ∼ 12
(전류 밀도) : 0.1 ∼ 1.0 A/dm2
그리고, 상기한 바와 같이 동박에 수지 (MBT-830) 를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하였다. 이 결과를 동일하게 표 2 에 나타낸다.
필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.91 ㎏/㎝, 가열 후의 필 강도는 0.84 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
(실시예 26)
다음으로, 캐리어와 동박 사이에 중간층으로서 유기물층을 형성한 것 이외에는, 실시예 4 와 동일한 조건으로 구리층을 형성하였다.
이 경우의 유기물층의 중간층은 액온 40 ℃, pH 5, 농도 1 ∼ 10 g/ℓ 의 카르복시벤조트리아졸 수용액을 10 ∼ 60 초간 분무라는 조건으로 제조하였다.
그리고, 상기한 바와 같이 동박에 수지 (MBT-830) 를 적층한 것을, 적층체의 상태 필 강도와 가열 후의 필 강도로서 측정하였다. 이 결과를 동일하게 표 2 에 나타낸다.
필 강도의 회로폭은 10 ㎜ 이다. 상태 필 강도는 0.91 ㎏/㎝, 가열 후의 필 강도는 0.91 ㎏/㎝ 로, 모두 후술하는 비교예에 비하여 필 강도가 향상되어 있었다.
산업상 이용가능성
이상에서 나타낸 바와 같이, 본 발명은, 캐리어 부착 동박의 적어도 일방의 면에 침상의 미세한 조화 입자를 형성함으로써 동박 자체의 수지와의 접착 강도를 높여, 패키지용 기판에 대하여, 파인 패턴 형성시의 약품 처리에 대해서도 박리 강도를 크게 할 수 있게 되어, 파인 에칭을 가능하게 한 캐리어 부착 동박 및 그 제조 방법을 제공할 수 있다는 큰 효과를 갖는다.
최근 인쇄 회로의 파인 패턴화 및 고주파화가 진행되는 가운데 인쇄 회로용 동박 (반도체 패키지 기판용 동박) 및 반도체 패키지 기판용 동박과 반도체 패키지용 수지를 맞붙여 제조한 반도체 패키지용 기판으로서 매우 유효하다.

Claims (44)

  1. 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 있는 캐리어 부착 동박의 상기 극박 구리층 표면에, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ~ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 3.33 이상 또한 15 이하인 조화 처리층을 갖고,
    상기 조화 처리층의 입자 길이의 50 % 위치인 입자 중앙의 평균 직경 (D2) 과 상기 입자 근원의 평균 직경 (D1) 의 비 (D2/D1) 가 1 ~ 4 인 것을 특징으로 하는 캐리어 부착 동박.
  2. 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 있는 캐리어 부착 동박의 상기 극박 구리층 표면에, 입자 길이의 10 % 위치인 입자 근원의 평균 직경 (D1) 이 0.2 ㎛ ~ 1.0 ㎛ 이고, 입자 길이 (L1) 와 상기 입자 근원의 평균 직경 (D1) 의 비 (L1/D1) 가 3.33 이상 또한 15 이하인 조화 처리층을 갖고,
    상기 조화 처리층의 입자 길이의 90 % 위치인 입자 선단의 평균 직경 (D3) 과 상기 조화 처리층의 입자 길이의 50 % 위치인 입자 중앙의 평균 직경 (D2) 의 비 (D3/D2) 가 0.83 ~ 0.95 인 것을 특징으로 하는 캐리어 부착 동박.
  3. 제 1 항에 있어서,
    상기 조화 처리층의 입자 길이의 90 % 위치인 입자 선단 (D3) 과 상기 조화 처리층의 입자 길이의 50 % 위치인 입자 중앙의 평균 직경 (D2) 의 비 (D3/D2) 가 0.83 ~ 0.95 인 것을 특징으로 하는 캐리어 부착 동박.
  4. 제 1 항에 기재된 캐리어 부착 동박으로서, 이하의 (A) 및 (B) 로 이루어지는 군에서 선택되는 항목의 하나 이상을 만족하는 캐리어 부착 동박.
    (A) 상기 조화 처리층의 입자 길이의 50 % 위치인 입자 중앙의 평균 직경 (D2) 이 0.7 ~ 1.5 ㎛ 인 것
    (B) 상기 조화 처리층의 입자 길이의 90 % 위치인 입자 선단의 평균 직경 (D3) 이 0.7 ~ 1.5 ㎛ 인 것
  5. 제 2 항에 기재된 캐리어 부착 동박으로서, 이하의 (A) 및 (B) 로 이루어지는 군에서 선택되는 항목의 하나 이상을 만족하는 캐리어 부착 동박.
    (A) 상기 조화 처리층의 입자 길이의 50 % 위치인 입자 중앙의 평균 직경 (D2) 이 0.7 ~ 1.5 ㎛ 인 것
    (B) 상기 조화 처리층의 입자 길이의 90 % 위치인 입자 선단의 평균 직경 (D3) 이 0.7 ~ 1.5 ㎛ 인 것
  6. 제 3 항에 기재된 캐리어 부착 동박으로서, 이하의 (A) 및 (B) 로 이루어지는 군에서 선택되는 항목의 하나 이상을 만족하는 캐리어 부착 동박.
    (A) 상기 조화 처리층의 입자 길이의 50 % 위치인 입자 중앙의 평균 직경 (D2) 이 0.7 ~ 1.5 ㎛ 인 것
    (B) 상기 조화 처리층의 입자 길이의 90 % 위치인 입자 선단의 평균 직경 (D3) 이 0.7 ~ 1.5 ㎛ 인 것
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 조화 처리층 상에 수지층을 구비하는 캐리어 부착 동박.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 조화 처리층 상에, 아연, 니켈, 구리, 인, 코발트로부터 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ방청층, 크로메이트 피막층 및 실란 커플링제층으로 이루어지는 군에서 선택되는 층을 하나 이상 구비하는 것을 특징으로 하는 캐리어 부착 동박.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 조화 처리층 상에 아연, 니켈, 구리, 인, 코발트로부터 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ방청층을 구비하고, 당해 내열ㆍ방청층 상에 크로메이트 피막층을 구비하는 것을 특징으로 하는 캐리어 부착 동박.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 조화 처리층 상에, 아연, 니켈, 구리, 인, 코발트로부터 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ방청층을 구비하고, 당해 내열ㆍ방청층 상에 크로메이트 피막층을 구비하며, 당해 크로메이트 피막층 상에 실란 커플링제층을 구비하는 것을 특징으로 하는 캐리어 부착 동박.
  11. 제 8 항에 있어서,
    상기 내열ㆍ방청층, 상기 크로메이트 피막층 및 상기 실란 커플링제층으로 이루어지는 군에서 선택되는 하나 이상의 층 상에 수지층을 구비하는 캐리어 부착 동박.
  12. 제 7 항에 있어서,
    상기 수지층이 접착용 수지 또는 반경화 상태의 수지인 캐리어 부착 동박.
  13. 제 11 항에 있어서,
    상기 수지층이 접착용 수지 또는 반경화 상태의 수지인 캐리어 부착 동박.
  14. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 동박으로서,
    상기 조화 처리층 상에 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 경우에, 상기 조화 처리층 상에 적층한 수지층의 상기 조화 처리층 상에 적층된 측의 표면에 있어서, 상기 조화 처리층의 표면이 전사된 요철을 갖는 수지층 조화면의 구멍이 차지하는 면적의 총합이 20 % 이상인 것을 특징으로 하는 캐리어 부착 동박.
  15. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, 또는 이들의 합금, 또는 이들의 수화물, 또는 이들의 산화물, 또는 유기물 중 어느 1 종 이상을 함유하는 층인 것을 특징으로 하는 캐리어 부착 동박.
  16. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 중간층은 캐리어측에서부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군 중 어느 1 종의 원소로 이루어지는 단일 금속층, 또는 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 상기 단일 금속층 또는 상기 합금층 상에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군에서 선택된 1 종 이상의 원소의 수화물 또는 산화물로 이루어지는 층을 갖는 것을 특징으로 하는 캐리어 부착 동박.
  17. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 중간층은 Ni 와 Cr 을 포함하고, Cr 의 부착량이 10 ~ 100 ㎍/dm2 이고, Ni 의 부착량이 1000 ~ 40000 ㎍/dm2 인 것을 특징으로 하는 캐리어 부착 동박.
  18. 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 있는 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 동박을 제조하는 방법으로서, 상기 캐리어 부착 동박이 상기 극박 구리층 표면에 조화 처리층을 갖고, 황산알킬에스테르염, 텅스텐, 비소로부터 선택한 물질의 적어도 1 종류 이상을 함유하는 황산ㆍ황산구리로 이루어지는 전해욕을 사용하여, 상기 조화 처리층을 형성하고,
    상기 조화 처리층의 조화 입자를 형성할 때의 대 한계 전류 밀도비를 2.50 ~ 4.80 으로 하는 것을 특징으로 하는 캐리어 부착 동박의 제조 방법.
  19. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 동박을 제조하는 방법으로서, 황산알킬에스테르염, 텅스텐, 비소로부터 선택한 물질의 적어도 1 종류 이상을 함유하는 황산ㆍ황산구리로 이루어지는 전해욕을 사용하여, 조화 처리층을 형성하는 것을 특징으로 하는 캐리어 부착 동박의 제조 방법.
  20. 제 18 항에 있어서,
    상기 조화 처리층 상에, 아연, 니켈, 구리, 인, 코발트로부터 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ방청층을 형성하고, 다음으로 당해 내열ㆍ방청층 상에 크로메이트 피막층을 형성하고, 다시 당해 크로메이트 피막층 상에 실란 커플링제층을 형성하는 것을 특징으로 하는 캐리어 부착 동박의 제조 방법.
  21. 상기 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 무전해 구리 도금ㆍ전해 도금의 순으로 도금을 실시하여 구리층을 형성하고, 추가로 에칭에 의해 회로를 형성한 프린트 배선판.
  22. 상기 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 회로를 형성한 프린트 배선판.
  23. 상기 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 동박과 수지층을 적층한 후, 상기 캐리어 및 상기 중간층을 상기 극박 구리층으로부터 박리하고, 그 후 상기 극박 구리층을 에칭에 의해 제거한 수지의 표면에 구리층을 형성하고, 회로를 형성한 프린트 배선판.
  24. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 프린트 배선판.
  25. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 프린트 회로판.
  26. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 구리 피복 적층판.
  27. 제 25 항에 있어서,
    침상 입자가, 회로폭 10 ㎛ 중에 5 개 이상 존재하는 것을 특징으로 하는 프린트 회로판.
  28. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 및 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해서 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
KR1020147029562A 2012-03-26 2013-03-26 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판 KR101632822B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012069660A JP5204908B1 (ja) 2012-03-26 2012-03-26 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
JPJP-P-2012-069660 2012-03-26
PCT/JP2013/058653 WO2013146717A1 (ja) 2012-03-26 2013-03-26 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020157013889A Division KR101672176B1 (ko) 2012-03-26 2013-03-26 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판
KR1020157013888A Division KR101672173B1 (ko) 2012-03-26 2013-03-26 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판

Publications (2)

Publication Number Publication Date
KR20140130755A KR20140130755A (ko) 2014-11-11
KR101632822B1 true KR101632822B1 (ko) 2016-06-22

Family

ID=48713052

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020147029562A KR101632822B1 (ko) 2012-03-26 2013-03-26 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판
KR1020157013888A KR101672173B1 (ko) 2012-03-26 2013-03-26 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판
KR1020167017049A KR101822314B1 (ko) 2012-03-26 2013-03-26 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판
KR1020157013889A KR101672176B1 (ko) 2012-03-26 2013-03-26 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020157013888A KR101672173B1 (ko) 2012-03-26 2013-03-26 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판
KR1020167017049A KR101822314B1 (ko) 2012-03-26 2013-03-26 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판
KR1020157013889A KR101672176B1 (ko) 2012-03-26 2013-03-26 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판

Country Status (9)

Country Link
US (2) US9578741B2 (ko)
EP (4) EP3000904A3 (ko)
JP (1) JP5204908B1 (ko)
KR (4) KR101632822B1 (ko)
CN (4) CN104220250B (ko)
MY (2) MY165925A (ko)
PH (1) PH12014502150A1 (ko)
TW (1) TWI508850B (ko)
WO (1) WO2013146717A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6243840B2 (ja) * 2012-06-04 2017-12-06 Jx金属株式会社 多層プリント配線板の製造方法
WO2013183607A1 (ja) * 2012-06-04 2013-12-12 Jx日鉱日石金属株式会社 キャリア付金属箔
CN104619486B (zh) * 2012-06-04 2018-01-26 Jx日矿日石金属株式会社 附载体金属箔
KR20190009427A (ko) * 2012-06-04 2019-01-28 제이엑스금속주식회사 캐리어 부착 금속박
CN109951964A (zh) 2013-07-23 2019-06-28 Jx日矿日石金属株式会社 表面处理铜箔、附载体铜箔、基材、及树脂基材
JP6166614B2 (ja) * 2013-07-23 2017-07-19 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、基材、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
TWI645755B (zh) * 2013-07-24 2018-12-21 Jx日鑛日石金屬股份有限公司 Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper-clad laminate, and printed wiring board manufacturing method
JP6593979B2 (ja) * 2013-07-24 2019-10-23 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、基材、銅張積層板の製造方法、電子機器の製造方法及びプリント配線板の製造方法
JP2015043419A (ja) * 2013-07-24 2015-03-05 Jx日鉱日石金属株式会社 樹脂基材、銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP5885791B2 (ja) * 2013-08-20 2016-03-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
KR101920976B1 (ko) * 2013-09-20 2018-11-21 미쓰이금속광업주식회사 구리박, 캐리어박 부착 구리박, 및 구리 피복 적층판
JP6591766B2 (ja) * 2014-04-24 2019-10-16 Jx金属株式会社 キャリア付銅箔、プリント配線板、積層体、電子機器及びプリント配線板の製造方法
JP5823005B1 (ja) * 2014-08-29 2015-11-25 Jx日鉱日石金属株式会社 キャリア付銅箔の製造方法、銅張積層板の製造方法、プリント配線板の製造方法、及び、電子機器及びキャリア付銅箔
KR101912765B1 (ko) * 2014-09-05 2018-10-29 후루카와 덴키 고교 가부시키가이샤 동박, 동 클래드 적층판, 및 기판
JP6367687B2 (ja) * 2014-10-30 2018-08-01 Jx金属株式会社 表面処理銅箔及び積層板
JP6373166B2 (ja) * 2014-10-30 2018-08-15 Jx金属株式会社 表面処理銅箔及び積層板
JP6640567B2 (ja) * 2015-01-16 2020-02-05 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板、電子機器の製造方法及びプリント配線板の製造方法
JP6392674B2 (ja) * 2015-01-23 2018-09-19 Jx金属株式会社 表面処理銅箔及び積層板
JP6379055B2 (ja) * 2015-01-30 2018-08-22 Jx金属株式会社 表面処理銅箔及び積層板
CN107429417B (zh) * 2015-03-31 2019-11-22 三井金属矿业株式会社 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
US10264720B1 (en) 2015-06-23 2019-04-16 Flextronics Ap, Llc Lead trimming module
WO2017022539A1 (ja) * 2015-07-31 2017-02-09 住友金属鉱山株式会社 導電性基板、導電性基板の製造方法
JP6089160B1 (ja) * 2015-08-12 2017-03-01 古河電気工業株式会社 高周波回路用銅箔、銅張積層板、プリント配線基板
WO2017026500A1 (ja) * 2015-08-12 2017-02-16 古河電気工業株式会社 表面処理銅箔及びこれを用いて製造される銅張積層板又はプリント配線板
TWI625229B (zh) * 2015-09-24 2018-06-01 Jx Nippon Mining & Metals Corp Metal foil, metal foil with release layer, laminate, printed wiring board, semiconductor package, electronic device, and printed wiring board manufacturing method
US10321560B2 (en) * 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US10064292B2 (en) 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
WO2017179416A1 (ja) * 2016-04-14 2017-10-19 三井金属鉱業株式会社 表面処理銅箔、キャリア付銅箔、並びにそれらを用いた銅張積層板及びプリント配線板の製造方法
US10712398B1 (en) 2016-06-21 2020-07-14 Multek Technologies Limited Measuring complex PCB-based interconnects in a production environment
CN106350862B (zh) * 2016-08-30 2018-08-24 灵宝金源朝辉铜业有限公司 一种压延铜箔粗化处理方法
US10820414B2 (en) * 2016-12-05 2020-10-27 Jx Nippon Mining & Metals Corporation Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
JP7409760B2 (ja) * 2016-12-05 2024-01-09 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP2018090906A (ja) * 2016-12-06 2018-06-14 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
CN109937479B (zh) * 2016-12-27 2023-01-13 古河电气工业株式会社 引线框材料及其制造方法以及半导体封装件
JP6890301B2 (ja) * 2017-02-23 2021-06-18 パナソニックIpマネジメント株式会社 プリント配線板及びプリント配線板の製造方法
JP2018172782A (ja) * 2017-03-31 2018-11-08 Jx金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
CN108696987B (zh) * 2017-03-31 2021-11-30 Jx金属株式会社 表面处理铜箔、附有载体的铜箔、积层体、印刷布线板的制造方法及电子机器的制造方法
JP7356209B2 (ja) * 2017-03-31 2023-10-04 Jx金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6550196B2 (ja) * 2017-07-24 2019-07-24 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板およびプリント配線板
US10182494B1 (en) 2017-09-07 2019-01-15 Flex Ltd. Landless via concept
CN111511543B (zh) * 2018-02-20 2022-02-11 三井金属矿业株式会社 带玻璃载体的铜箔及其制造方法
JP6606317B1 (ja) * 2018-04-25 2019-11-13 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
US11337315B2 (en) * 2018-04-27 2022-05-17 Jx Nippon Mining & Metals Corporation Surface treated copper foil, copper clad laminate, and printed circuit board
US10697082B1 (en) * 2019-08-12 2020-06-30 Chang Chun Petrochemical Co., Ltd. Surface-treated copper foil
WO2022244826A1 (ja) * 2021-05-20 2022-11-24 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2023182175A1 (ja) * 2022-03-24 2023-09-28 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2023182176A1 (ja) * 2022-03-24 2023-09-28 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2023182174A1 (ja) * 2022-03-24 2023-09-28 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2023182179A1 (ja) * 2022-03-24 2023-09-28 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269637A (ja) 1999-03-18 2000-09-29 Furukawa Circuit Foil Kk 高密度超微細配線板用銅箔

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585010A (en) 1968-10-03 1971-06-15 Clevite Corp Printed circuit board and method of making same
JPS546701B1 (ko) 1972-03-21 1979-03-30
JPS5135711A (en) 1974-09-24 1976-03-26 Komatsu Shoichi Taisui hatsuyuseiojusurukami narabini sonoseizoho
JPS581853B2 (ja) 1977-06-17 1983-01-13 松下電器産業株式会社 選局装置
JP2739507B2 (ja) 1989-10-06 1998-04-15 日鉱グールド・フォイル株式会社 銅箔の電解処理方法
JP3471046B2 (ja) * 1993-08-12 2003-11-25 富士通株式会社 プリント基板の製造方法
TW317575B (ko) 1994-01-21 1997-10-11 Olin Corp
JP2920083B2 (ja) 1995-02-23 1999-07-19 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
TW462922B (en) * 1996-03-21 2001-11-11 Hitachi Chemical Co Ltd Copper-clad laminate, multilayer copper-clad laminate and process for producing the same
JP2000244085A (ja) * 1999-02-19 2000-09-08 Hitachi Aic Inc プリント配線板およびその製造方法
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物
JP3466506B2 (ja) * 1999-04-23 2003-11-10 三井金属鉱業株式会社 キャリア箔付電解銅箔及びその電解銅箔の製造方法並びにその電解銅箔を使用した銅張積層板
JP3370624B2 (ja) 1999-08-24 2003-01-27 三井金属鉱業株式会社 キャリア箔付電解銅箔及びその電解銅箔を使用した銅張積層板
JP2001068804A (ja) * 1999-08-31 2001-03-16 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその電解銅箔の製造方法並びにその電解銅箔を使用した銅張積層板
JP3306404B2 (ja) 2000-01-28 2002-07-24 三井金属鉱業株式会社 表面処理銅箔の製造方法及びその製造方法で得られた表面処理銅箔を用いた銅張積層板
JP2002069691A (ja) * 2000-08-31 2002-03-08 Nippon Denkai Kk 印刷回路基板用銅箔の製造方法
US7026059B2 (en) * 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP4475836B2 (ja) 2000-09-25 2010-06-09 イビデン株式会社 半導体素子の製造方法
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
JP4379854B2 (ja) 2001-10-30 2009-12-09 日鉱金属株式会社 表面処理銅箔
WO2004005588A1 (ja) 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. キャリア箔付電解銅箔
JP3812834B2 (ja) * 2002-08-12 2006-08-23 三井金属鉱業株式会社 キャリア箔付電解銅箔並びにその製造方法及びそのキャリア箔付電解銅箔を用いた銅張積層板
TW200420208A (en) * 2002-10-31 2004-10-01 Furukawa Circuit Foil Ultra-thin copper foil with carrier, method of production of the same, and printed circuit board using ultra-thin copper foil with carrier
JP2005008955A (ja) * 2003-06-19 2005-01-13 Hitachi Cable Ltd 銅箔の表面処理方法
JP2005048277A (ja) * 2003-07-15 2005-02-24 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法
EP1531656A3 (en) * 2003-11-11 2007-10-03 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP3933128B2 (ja) 2003-12-26 2007-06-20 松下電工株式会社 金属箔付き樹脂フィルム、金属箔付き樹脂シート、金属張り積層板
TW200535259A (en) * 2004-02-06 2005-11-01 Furukawa Circuit Foil Treated copper foil and circuit board
JP2006103189A (ja) 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
JP4904933B2 (ja) * 2005-09-27 2012-03-28 日立電線株式会社 ニッケルめっき液とその製造方法、ニッケルめっき方法およびプリント配線板用銅箔
JP4934409B2 (ja) * 2005-12-15 2012-05-16 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
CN1984526B (zh) * 2005-12-15 2011-01-12 古河电气工业株式会社 带载体的极薄铜箔及印刷电路基板
TW200804626A (en) * 2006-05-19 2008-01-16 Mitsui Mining & Smelting Co Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she
US8449987B2 (en) * 2006-06-12 2013-05-28 Jx Nippon Mining & Metals Corporation Rolled copper or copper alloy foil with roughened surface and method of roughening rolled copper or copper alloy foil
TWI434965B (zh) * 2008-05-28 2014-04-21 Mitsui Mining & Smelting Co A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
KR101281146B1 (ko) * 2008-09-05 2013-07-02 후루카와 덴끼고교 가부시키가이샤 캐리어 부착 극박 동박, 및 동장 적층판 또는 프린트 배선 기판
KR20110100300A (ko) * 2008-12-26 2011-09-09 미츠비시 가스 가가쿠 가부시키가이샤 수지 복합 동박
KR20110126128A (ko) * 2009-03-27 2011-11-22 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 프린트 배선판용 동박 및 그 제조 방법
KR101682886B1 (ko) * 2009-07-14 2016-12-06 아지노모토 가부시키가이샤 동박이 부착된 접착 필름
EP2457725B1 (en) * 2009-07-24 2018-11-28 Mitsubishi Gas Chemical Company, Inc. Resin composite electrolytic copper foil, copper-clad laminate, and printed wiring board
CN101892499B (zh) * 2010-07-24 2011-11-09 江西理工大学 以铜箔作载体的可剥离超薄铜箔及其制备方法
EP2620530A1 (en) * 2010-09-24 2013-07-31 JX Nippon Mining & Metals Corporation Method for manufacturing copper foil for printed circuit board and copper foil for printed circuit board
JP5781525B2 (ja) * 2010-09-27 2015-09-24 Jx日鉱日石金属株式会社 プリント配線板用銅箔、その製造方法、プリント配線板用樹脂基板及びプリント配線板
JP5417538B1 (ja) * 2012-06-11 2014-02-19 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269637A (ja) 1999-03-18 2000-09-29 Furukawa Circuit Foil Kk 高密度超微細配線板用銅箔

Also Published As

Publication number Publication date
CN105682347A (zh) 2016-06-15
EP2826623A4 (en) 2016-01-13
EP2826623A1 (en) 2015-01-21
US20150047884A1 (en) 2015-02-19
JP5204908B1 (ja) 2013-06-05
KR20160080114A (ko) 2016-07-07
KR20150071715A (ko) 2015-06-26
PH12014502150A1 (en) 2014-12-01
US20160242281A1 (en) 2016-08-18
KR101822314B1 (ko) 2018-01-25
JP2013199082A (ja) 2013-10-03
EP3000904A3 (en) 2016-04-20
KR20150071714A (ko) 2015-06-26
CN105682375A (zh) 2016-06-15
US9578741B2 (en) 2017-02-21
TW201402312A (zh) 2014-01-16
KR101672173B1 (ko) 2016-11-04
MY165925A (en) 2018-05-18
CN105555059B (zh) 2018-08-10
TWI508850B (zh) 2015-11-21
EP3000904A2 (en) 2016-03-30
EP3072682A1 (en) 2016-09-28
CN104220250A (zh) 2014-12-17
MY170684A (en) 2019-08-26
EP3501817A1 (en) 2019-06-26
WO2013146717A1 (ja) 2013-10-03
EP2826623B1 (en) 2019-12-11
CN105555059A (zh) 2016-05-04
CN105682375B (zh) 2019-07-23
KR20140130755A (ko) 2014-11-11
US9788423B2 (en) 2017-10-10
CN104220250B (zh) 2017-03-08
KR101672176B1 (ko) 2016-11-04

Similar Documents

Publication Publication Date Title
KR101632822B1 (ko) 캐리어 부착 동박, 캐리어 부착 동박의 제조 방법, 프린트 배선판용 캐리어 부착 동박 및 프린트 배선판
JP6591893B2 (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法
KR101607381B1 (ko) 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법
KR101736537B1 (ko) 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법
JP5997080B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5457594B2 (ja) プリント配線板用樹脂、プリント配線板、半導体パッケージ基板及びプリント配線板の製造方法
JP5298252B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6511225B2 (ja) 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法
JP5449596B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5386652B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5399582B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
JP6329731B2 (ja) キャリア付銅箔、銅張積層板の製造方法、及びプリント配線板の製造方法
JP6329727B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5481586B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及びプリント配線板の製造方法
JP5285180B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
JP2014201060A (ja) キャリア付銅箔

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4