KR101516648B1 - 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착 - Google Patents

산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착 Download PDF

Info

Publication number
KR101516648B1
KR101516648B1 KR1020147000506A KR20147000506A KR101516648B1 KR 101516648 B1 KR101516648 B1 KR 101516648B1 KR 1020147000506 A KR1020147000506 A KR 1020147000506A KR 20147000506 A KR20147000506 A KR 20147000506A KR 101516648 B1 KR101516648 B1 KR 101516648B1
Authority
KR
South Korea
Prior art keywords
carbon
substrate
deposition method
gas
deposition
Prior art date
Application number
KR1020147000506A
Other languages
English (en)
Other versions
KR20140037202A (ko
Inventor
다핑 야오
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20140037202A publication Critical patent/KR20140037202A/ko
Application granted granted Critical
Publication of KR101516648B1 publication Critical patent/KR101516648B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/3115Doping the insulating layers
    • H01L21/31155Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

베어 실리콘의 영역들 및 그 위에 형성된 산화물의 영역들을 갖는 실리콘 기판들 상의 선택적 증착의 방법이 개시된다. 상기 방법은 기판을 처리 챔버 내의 웨이퍼 지지체 상에 위치시키는 단계, 탄소-함유 가스를 반응기 내로 유입시키는 단계, 바이어스를 기판에 인가하는 단계, 탄소-함유 가스로부터 플라즈마를 생성하는 단계, 플라즈마 도핑 프로세스에 의해 탄소 이온들을 기판 상의 산화물의 영역들 내로 주입하는 단계, 및 베어 실리콘 영역들 상에 탄소-함유 막을 증착하는 단계를 포함한다.

Description

산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착{SELECTIVE DEPOSITION OF POLYMER FILMS ON BARE SILICON INSTEAD OF OXIDE SURFACE}
본 발명의 실시예들은 일반적으로 기판 상의 선택적 증착에 관한 것이다.
집적 회로들의 기하학적 형상들이 더 빠른 집적 회로들을 가능하게 하도록 축소됨에 따라, 대단히 선택적인 막들의 증착에 대한 필요성이 증가한다. 때때로, 기하학적 형상들은 마스킹 층들의 식각이 실현가능할 수 없도록 축소될 수 있다. 이런 경우들에서, 마스킹 층들의 식각에 대한 필요성을 감소시키도록 마스킹 층들의 선택적 증착이 바람직하다.
일부 상황들에서, 예를 들면, 프런트-엔드(front-end) 처리가 이루어졌던 (메모리 또는 로직 디바이스와 같은) 디바이스는 그 프런트 사이드(front side) 상에 형성된 산화물 영역들 및 실리콘 영역들을 가질 수 있다. 산화물 영역들은 게이트들, 비아들, 콘택 홀들, 또는 상호연결 라인들을 형성하기 위해 연이은 식각 단계를 필요로 할 수 있는 반면, 실리콘 영역들은 부식제로 마스킹되는 것이 필요할 것이다. 전형적으로, 폴리머 막은 증착된 후, 기판의 실리콘 영역들 위에 마스킹 층을 형성하기 위해 식각될 수 있다. 그러나, 식각은, 작은 기하학적 형상들이 수반되는 경우, 때때로 실현가능하지 않다. 따라서, 기판 상에 직접 폴리머 코팅들의 마스킹된 층들을 제조할 필요가 있는데, 여기서, 폴리머는 마스킹될 필요가 있는 영역들 상에만 선택적으로 증착되고, 그래서 증착 이후의 폴리머 층의 식각은 필요하지 않다. 이상적으로, 특정 영역들은 폴리머에 의해 덮여질 수 있고, 기판의 다른 영역들은 베어(bare)로 남겨질 수 있다.
본 발명은 일반적으로 기판 상의 선택적 증착에 관한 것이다. 일 실시예에서, 폴리머 막의 선택적 증착 방법이 제공되고, 상기 방법은 기판의 표면 상에 실리콘의 영역들 및 산화물의 영역들을 갖는 기판을 제공하는 단계, 상기 기판을 처리 챔버에 위치시키는 단계, 탄화수소 가스를 상기 처리 챔버 내로 유입시키는 단계, 및 플라즈마 침지(immersion) 이온 주입과 같은 플라즈마 도핑 프로세스를 이용하여 상기 기판의 상기 실리콘의 영역들 상에 탄소-함유 층을 증착하는 단계를 포함한다.
일 실시예에서, 선택적 증착 방법은 상기 기판의 표면 상에 실리콘 영역들 및 산화물 영역들을 갖는 기판을 포함할 수 있다. 상기 기판은 처리 챔버 내의 기판 지지체 상에 위치될 수 있고, 그 후에 상기 기판은 전기적으로 바이어스될 수 있다. 상기 기판이 원하는 레벨로 바이어스되는 경우, 탄화수소 가스가 상기 처리 챔버 내로 유입될 수 있다. 상기 탄화수소 가스는 그 다음 상기 실리콘 영역들 상에 탄소-함유 층으로서 증착될 수 있고, 플라즈마 침지 이온 주입과 같은 플라즈마 도핑 프로세스를 이용하여 상기 기판의 상기 산화물 영역 내로 주입될 수 있다.
다른 실시예에서, 기판의 비-산화물 함유 영역들 상의 선택적 증착 방법은 상기 기판의 표면 상에 실리콘의 영역들 및 산화물의 영역들을 가질 수 있는 기판을 제공하는 단계를 포함할 수 있다. 상기 기판은 전기적으로 바이어싱될 수 있는 처리 챔버에 위치될 수 있다. 탄화수소 가스를 상기 챔버 내로 유입시킴으로써, 상기 기판에서 증가된 바이어스에 기인하여b 탄소-함유 층은 노출된 실리콘의 영역들 상에 및 노출된 실리콘의 영역들 내에 모두 증착될 수 있으면서, 동시에 상기 산화물 영역들 내로 증착할 수 있다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다.
도 1a 및 도 1b는 본 명세서에서 개시된 방법을 실시하기 위해 적합한 플라즈마 도핑 툴의 일 실시예를 도시하며;
도 2는 본 명세서에서 개시된 선택적 증착 방법 이전 및 이후에 기판의 프런트 층의 단순화된 수직 단면도를 도시하고;
도 3은 본 명세서에서 개시된 방법의 프로세스 흐름도를 도시하며;
도 4는 본 명세서에서 개시된 방법을 이용하여 처리된 기판에서 성분들의 농도 대 깊이를 나타내는 이차 이온 질량분석(SIMS) 프로파일이고; 및
도 5는 본 명세서에 기재된 선택적 증착 방법이 이루어졌던 베어 실리콘 기판에 대한 X-선 광전자 분광법(XPS) 측정들의 그래프이다.
이해를 돕기 위해, 동일 참조 번호들이 가능하면 도면들에 공통인 동일 엘리먼트들을 표시하기 위해 사용되었다. 일 실시예의 부재들 및 피쳐들은 추가 설명 없이 다른 실시예들에 유익하게 포함될 수 있음이 고려된다.
그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로, 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
본 발명의 실시예들은 일반적으로 베어 실리콘의 영역들 및 그 위에 형성된 산화물의 영역들을 갖는 실리콘 기판들 상의 폴리머 막들의 선택적 증착의 방법에 관한 것이다. 일 실시예에서, 상기 방법은 처리 챔버 내의 웨이퍼 지지체 상에 상기 기판을 위치시키는 단계, (CH4, C2H4, C2H6, 또는 C3H8과 같은) 탄소-함유 가스를 반응기 내로 유입시키는 단계, 상기 기판에 바이어스를 인가하는 단계, 탄화수소 가스로부터 플라즈마를 생성하는 단계, 및 플라즈마 도핑 프로세스에 의해 탄소 이온들을 상기 기판 내로 주입하는 단계를 포함하고, 탄소-함유 막은 상기 베어 실리콘 영역들 상에 증착되지만 상기 산화물 영역들 상에는 증착되지 않는다.
도 1a는 본 발명의 일 실시예에 따른 이온 주입 프로세스를 실시하기 위해 이용될 수 있는 처리 챔버(100)를 도시한다. 플라즈마 침지 이온 주입 프로세스가 실시될 수 있는 하나의 적합한 반응기는 캘리포니아, 산타클라라 소재의 Applied Materials, Inc.로부터 입수 가능한 P3i® 반응기이다. 본 명세서에서 설명된 방법들은 다른 제조업자들로부터의 반응기들을 포함하는 다른 적합하게 구성된 플라즈마 반응기들에서 실시될 수 있음이 고려된다.
처리 챔버(100)는 하부(124), 상부(126), 및 프로세스 구역(104)을 둘러싸는 측벽들(122)을 갖는 챔버 바디(102)를 포함한다. 기판 지지체 조립체(128)는 챔버 바디(102)의 하부(124)로부터 지지되고, 처리를 위해 기판(106)을 수용하도록 구성된다. 기판은 정전 척 상에 선택적으로 지지될 수 있다. 가스 분배판(130)은 기판 지지체 조립체(128)에 대향하는 챔버 바디(102)의 상부(126)에 커플링된다. 펌핑 포트(132)는 챔버 바디(102)에 형성되고 진공 펌프(134)에 커플링된다. 진공 펌프(134)는 트로틀 밸브(136)를 통하여 펌핑 포트(132)에 커플링된다. 프로세스 가스 소스(152)는 기판(106) 상에 수행되는 프로세스들을 위한 가스 전구체 화합물들을 공급하기 위해 가스 분배판(130)에 커플링된다.
도 1a에 도시된 처리 챔버(100)는 도 1b의 사시도에 가장 잘 도시된 플라즈마 소스(190)를 더 포함한다. 플라즈마 소스(190)는 서로 가로질러(또는 도 1b에 도시된 예시적인 실시예와 같이 서로 직교하여) 배치된, 챔버 바디(102)의 상부(126)의 외부에 장착된 한 쌍의 분리된 외부 재진입 도관들(제 1 외부 재진입 도관(140), 제 2 외부 재진입 도관(140'))을 포함한다. 제 1 외부 재진입 도관(140)은 상부(126)에 형성된 개구(198)를 통하여 챔버 바디(102)의 프로세스 구역(104)의 제 1 측(side) 내로 커플링된 제 1 단부(140a)를 갖는다. 제 2 단부(140b)는 프로세스 구역(104)의 제 2 측 내로 커플링된 개구(196)를 갖는다. 제 2 외부 재진입 도관(140')은 프로세스 구역(104)의 제 3 측 내로 커플링된 개구(194)를 갖는 제 1 단부(140a') 및 프로세스 구역(104)의 제 4 측 내로 커플링된 개구(192)를 갖는 제 2 단부(140b')를 갖는다. 일 실시예에서, 제 1 외부 재진입 도관(140) 및 제 2 외부 재진입 도관(140')은 서로 직교되도록 구성되고, 그에 의해 챔버 바디(102)의 상부(126)의 주변 둘레에서 약 90도 간격들로 배치되는, 각각의 제 1 외부 재진입 도관(140) 및 제 2 외부 재진입 도관(140')의 제 1 단부(140a), 제 2 단부(140b), 및 제 1 단부(140a') 및 제 2 단부(140b')를 각각 제공한다. 제 1 외부 재진입 도관(140) 및 제 2 외부 재진입 도관(140')의 직교 구성은 플라즈마 소스가 프로세스 구역(104)에 걸쳐 균일하게 분배될 수 있게 한다. 제 1 외부 재진입 도관(140) 및 제 2 외부 재진입 도관(140')은 프로세스 구역(104) 내로 균일한 플라즈마 분배를 제공하기 위해 이용되는 다른 분배들로서 구성될 수 있음이 고려된다.
자기적으로 투과성인 토로이드형 코어들(torroidal cores)(142, 142')은 제 1 외부 재진입 도관(140) 및 제 2 외부 재진입 도관(140') 중 대응하는 하나의 일부를 둘러싼다. 전도성 코일들(144, 144')은 각각의 임피던스 정합 회로들 또는 엘리먼트들(148, 148')을 통하여 각각의 RF 플라즈마 소스 전력 발생기들(146, 146')에 커플링된다. 제 1 외부 재진입 도관(140) 및 제 2 외부 재진입 도관(140') 중 각 하나는 절연 환형 링(150, 150')에 의해 각각 차단되는 중공형(hollow) 전도성 튜브이며, 절연 환형 링(150, 150')은, 그렇지 않을 경우 연속적인, 각각의 제 1 외부 재진입 도관(140) 및 제 2 외부 재진입 도관(140')의 제 1 단부(140a)와 제 2 단부(140b)(및 제 1 단부(140a')와 제 2 단부(140b')) 사이의 전기 경로를 차단한다. 기판 표면에서의 이온 에너지는 임피던스 정합 회로 또는 엘리먼트(156)를 통하여 기판 지지체 어셈블리(128)에 커플링된 RF 플라즈마 바이어스 전력 발생기(154)에 의해 제어된다.
도 1a를 다시 참조하면, 프로세스 가스 소스(152)로부터 공급되는 가스 화합물들을 포함하는 프로세스 가스들은 가스 분배판(130)을 통하여 프로세스 구역(104) 내로 유입된다. 자기적으로 투과성인 토로이드형 코어들(142, 142') 중 하나는 전력 애플리케이터(applicator)를 형성하기 위해 전도성 코일들(144, 144') 중 하나와 결합한다. RF 플라즈마 소스 전력 발생기(146)는 전력 애플리케이터(자기적으로 투과성인 토로이드형 코어(142) 및 전도성 코일(144))로부터 제 1 외부 재진입 도관(140)에 공급된 가스들에 커플링되는데, 이는 제 1 외부 재진입 도관(140) 및 프로세스 구역(104)을 포함하는 제 1 폐쇄된 토로이드형 경로에서 순환 플라즈마 전류를 생성한다. 또한, RF 플라즈마 소스 전력 발생기(146')는 다른 전력 애플리케이터(자기적으로 투과성인 토로이드형 코어(142') 및 전도성 코일(144'))로부터 제 2 외부 재진입 도관(140')의 가스들에 커플링될 수 있는데, 이는 제 1 토로이드형 경로를 가로지르는(예를 들면, 직교하는) 제 2 폐쇄된 토로이드형 경로에서 순환 플라즈마 전류를 생성한다. 제 2 폐쇄된 토로이드형 경로는 제 2 외부 재진입 도관(140') 및 프로세스 구역(104)을 포함한다. 경로들의 각각에서의 플라즈마 전류들은 각각의 RF 플라즈마 소스 전력 발생기들(146, 146')의 주파수들에서 진동하는데(예들 들면, 역방향), 이는 서로 동일하거나 약간 오프셋될 수 있다.
일 실시예에서, 프로세스 가스 소스(152)는 기판(106)에 주입되는 이온들을 제공하기 위해 사용될 수 있는 프로세스 가스 혼합물을 제공할 수 있다. 본 명세서에서 개시된 방법의 목적들을 위해, 프로세스 가스들의 적절한 예들은 특히, 메탄(CH4), 에텐(C2H4), 에탄(C2H6), 및 프로판(C3H8)과 같은 탄소-함유 가스들을 포함한다. 일부 실시예들에서, 프로세스 가스 혼합물은 또한 H2, He, 또는 Ar과 같은 희석 가스를 포함할 수 있다. 각 RF 플라즈마 소스 전력 발생기들(146, 146')의 전력은 이들의 조합된 효과가 프로세스 가스 소스(152)로부터 공급된 프로세스 가스들을 효율적으로 해리시키고, 기판(106)의 표면에서 원하는 이온 플럭스(flux)를 생성하도록 동작된다. RF 플라즈마 바이어스 전력 발생기(154)의 전력은 프로세스 가스들로부터 해리된 이온 에너지가 기판 표면을 향하여 가속화될 수 있고 그리고 원하는 이온 농도로 기판(106)의 최상부면 아래에 원하는 깊이로 주입될 수 있는 선택된 레벨로 제어된다. 예를 들면, 약 500W 미만과 같은 비교적 낮은 RF 전력에 대하여 이온들은 비교적 낮은 에너지로 여기된다. 낮은 에너지 이온들은 기판 표면으로부터 약 100Å 미만의 얕은 깊이로 주입될 수 있다. 대안적으로, 약 3000W 초과와 같이 높은 바이어스 RF 전력으로부터 제공되고 생성되는 높은 에너지를 갖는 이온들은 기판 표면으로부터 실질적으로 100Å 초과의 깊이를 갖는 기판 내로 주입될 수 있다.
제어된 RF 플라즈마 소스 전력과 RF 플라즈마 바이어스 전력의 조합은 처리 챔버(100)에서의 충분한 운동량(momentum) 및 원하는 이온 분포를 갖는 가스 혼합물에서 탄소 이온들을 해리시킨다. 이온들은 기판 표면을 향하여 바이어스되고 추진되며(driven), 이에 의해 원하는 이온 농도, 분포 및 기판 표면으로부터의 깊이로 기판의 평평한 표면과 측벽 표면들 양자 상의 산화물 영역들 내로 이온들을 주입한다. 주입된 탄소 이온들의 깊이 및 농도는 기판 표면에 인가된 에너지의 양에 의해 제어될 수 있는데, 에너지는 바이어스 전력에 의해 제어된다.
도 2는 본 명세서에서 설명된 선택적 증착 이전 및 이후의, 기판의 프론트 층의 간략화된 수직 단면도를 도시한다. 도 3은 탄소-함유 층을 기판의 베어 실리콘 영역들 상에 증착하고 플라즈마 도핑 프로세스에 의해 기판의 산화물 영역들 내로 탄소 이온들을 주입하기 위한 방법(300)의 프로세스 흐름도를 도시한다. 방법(300)은 도 1a 및 도 1b에 설명된 바와 같이, 처리 챔버(100)와 같은 플라즈마 침지 이온 주입 처리 챔버에서 수행될 수 있다. 방법(300)은 그 표면 상에 베어 실리콘 영역들(도 2의 211 참조) 및 산화물 영역들(도 2의 210 참조)을 갖는 기판을 침지 이온 주입 처리 챔버 내로 유입시킴으로써 단계 302에서 개시한다. 기판은 결정질 실리콘, 변형이 가해진(strained) 실리콘, 실리콘 게르마늄, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼들, 또는 도핑된 실리콘과 같은 물질일 수 있다. 기판은 200㎜ 또는 300㎜ 직경의 웨이퍼들뿐만 아니라, 직사각형 또는 정사각형 판유리들(panes)과 같은 다양한 치수들을 가질 수 있다. 다른 방식으로 언급되지 않으면, 본 명세서에서 설명된 실시예들 및 예들은 300㎜ 직경을 갖는 기판들 상에 수행된다.
일 실시예에서, 기판(106)은 화학적-기계적 연마(CMP) 애플리케이션들에서와 같은 프론트-엔드 처리가 이루어졌던 웨이퍼일 수 있고, 여기서, 산화물 층은, 웨이퍼가 그 프런트 사이드 상에 베어 실리콘 영역들(211) 및 산화물 영역들(210)을 갖도록, 기술분야에서 알려진 기법들을 이용하여 베어 실리콘 웨이퍼 상에 증착되었고, 패터닝 또는 식각되었다. 산화물은, 예를 들면, 실리콘 산화물 또는 게르마늄 산화물을 포함할 수 있다. 단순화의 목적들을 위해, 웨이퍼의 최상위 층만이 도 2에 도시되고, 만약 있더라도 하부 층들은 도시되지 않는다.
단계 304에서, CH4, C2H4, C2H6, 및 C3H8과 같은 탄소-함유 가스가 차후의 증착 및 주입 프로세스를 위한 이온 종들을 제공하기 위해 처리 챔버(100) 내로 공급된다. 일 실시예에서, 탄소-함유 가스는 분자당 5개의 탄소 원자들 또는 그 미만의 탄소 원자들을 갖는 탄화수소일 수 있다. 탄소-함유 가스는, 도 1a에 도시된 바와 같이 또는 다른 적합한 수단들에 의해, 프로세스 가스 소스(152)로부터 가스 분배판(130)으로 공급될 수 있다. 탄소-함유 가스는 기판의 베어 실리콘 영역들 상에 증착될 탄소 및 기판의 산화물 영역들 내로 주입될 원하는 이온들을 제공한다. 일 실시예에서, 처리 챔버(100) 내로 공급된 가스는 또한 탄소 증착 프로파일을 더 잘 제어하기 위해 H2, He 또는 Ar과 같은 희석 가스를 포함할 수 있다. 처리 챔버(100)에서의 희석 가스는 더 우수한 탄소 증착 프로파일 제어를 초래할 수 있고, 가스 혼합물에서의 이온 충격을 증진시킬(promote) 수 있으며, 그에 의해 프로세스 가스 충돌(collision)의 가능성을 효율적으로 증가시켜, 이온 종들의 감소된 재결합을 초래할 수 있다.
단계 306에서, 도 2에 도시된 바와 같이, 플라즈마 도핑 프로세스가 단계 304에서 가스 혼합물로부터 생성된 이온들을 기판의 산화물 영역들(210) 내로 주입하기 위해 그리고 기판의 베어 실리콘 영역들(211) 상에 탄소-함유 막(213)을 증착하기 위해 수행된다. RF 소스 전력은 처리 챔버(100)에서 가스 혼합물로부터 플라즈마를 생성하기 위해 인가된다. 생성된 플라즈마는 처리 챔버(100)에서 가스혼합물을 이온 종들로서 해리시킨다. RF 바이어스 전력은 플라즈마 소스에 인가된 RF 소스 전력과 함께 기판에 인가되어, 가스 혼합물로부터 해리된 이온 종들을 산화물 영역들의 기판 표면으로부터 원하는 깊이를 향해 그리고 그 원하는 깊이 내로 해리시키고 그리고 추진시킬 수 있다.
일반적으로, 기판에 공급된 바이어스 전력이 없는 경우, 탄소-함유 층은 노출된 실리콘 표면 및 산화물 표면 모두 상에 유사하게 증착될 수 있다. 일 실시예에서, 플라즈마 침지 (주입) 에너지들이 6㎸ - 8㎸이었던 경우, 3000 - 4000W의 전력들로 바이어스되었던 기판에 대응하는 고정된 프로세스 시간에서, Si 표면을 나타내는 투과형 전자 현미경(TEM) 사진들은 적어도 40Å의 두께를 갖는 폴리머 층을 가졌지만, 산화물 표면은 그 위에 증착된 폴리머를 갖지 않았다. 다른 실시예에서, x-선 광전자 분광법(XPS)의 측정 하에서, 여기서, 샘플들은 더 높은 에너지 및 더 긴 처리 시간으로 처리되었고, 베어 실리콘 표면들은 100Å 초과의 탄소 함유 층의 형성을 가졌지만, 산화물 표면들은 여전히 감지할 수 있는 폴리머 형성을 갖지 않았다. 모든 다른 조건들을 일정하게 유지하면서 처리 시간에 있어서 4배의 증가에서 조차도, 탄소 함유 층은 산화물 층 상에서 검출되지 않았다.
처리 챔버(100)에 인가된 RF 소스 및 바이어스 전력은 원하는 에너지 레벨로 제어될 수 있고, 그에 의해 기판의 산화물 영역들에서 이온 종들이 해리되고 그리고 원하는 농도 및 깊이로 도핑될 수 있게 한다. RF 소스 전력의 증가는 일반적으로 프로세스 가스의 증가된 이온화에 기인하여 증착 또는 주입을 위해 이용 가능한 탄소의 양을 증가시킨다. RF 바이어스 전력의 증가는 일반적으로 기판의 산화물 영역들 내로의 탄소의 주입 깊이를 증가시킨다. 감소한 RF 바이어스를 사용하거나 RF 바이어스를 사용하지 않는 경우, 탄소는 산화물 영역 내로 주입하는 대신 산화물 영역 상에 간단히 증착할 수 있음이 주목될 것이다. 추가적으로, 상대적으로 더 큰 RF 바이어스들 하에서, 탄소는 베어 실리콘 영역들 상의 증착에 추가로 또는 그의 대안으로서 베어 실리콘 영역들 내로 주입될 수 있다. 도 2에 도시된 바와 같이, 본 명세서에서 설명된 선택적 증착 방법으로부터 발생된 기판은 베어 실리콘 영역들(211) 위에 탄소-함유 막(213)을 가질 것이고, 산화물 영역들(212)은 노출될 것이다.
일 실시예에서, 소스 RF 전력은 약 13.56㎒의 주파수에서 약 100와트 내지 약 1000와트로 유지될 수 있다. 일 실시예에서, 소스 RF는 바이어스 RF가 턴온 된 후에 턴오프(0W의 전력)될 수 있고, 안정한 플라즈마가 달성될 수 있다. 바이어스 RF 전력은 약 2㎒의 주파수에서 약 100와트 내지 약 5000와트로 유지될 수 있다. 일 실시예에서, 소스 RF 전력은 (13.56㎒에서) 400W일 수 있고, 바이어스 전력은 (2㎒에서) 4000W일 수 있다.
몇몇 프로세스 파라미터들은 또한 단계 306에서의 플라즈마 도핑 프로세스 동안 조정될 수 있다. 일 실시예에서, 챔버 압력은 약 5mTorr 내지 약 15mTorr로 유지될 수 있다. 더 높은 챔버 압력은 기판의 베어 실리콘 영역들 상에 증착된 더 두꺼운 탄소-함유 막을 초래할 수 있다. 챔버 온도는 약 섭씨 50도 내지 약 섭씨 90도로 유지될 수 있다. 정전 척을 이용하여 제어될 수 있는 웨이퍼 온도는 약 섭씨 0도 내지 약 섭씨 100도로 유지될 수 있다. 일 실시예에서, 챔버 압력은 7mTorr일 수 있고, 챔버 온도는 섭씨 65도일 수 있으며, 웨이퍼 온도는 섭씨 30도 일 수 있다.
단계 304에서 공급된 반응 가스 및 희석 가스 중 가스 혼합물 유량 및/또는 가스 혼합물 유동비는 각 유형의 가스들 사이의 해리된 이온 종들의 상대적인 양들을 제어하도록 선택될 수 있다. 선택된 가스 혼합물 유량 및/또는 유동비는 가스 혼합물이 상이한 종류들의 이온 종들 중에서 미리 결정된 양 및/또는 비율들로 해리되게 할 수 있고, 그에 의해 처리 챔버에서 초과 양의 특정 유형들의 이온들이 생성되는 것을 방지하며, 원하지 않는 부반응(side reaction) 및/또는 기판 상에 원하지 않는 막의 형성을 초래하게 할 수 있다. 예를 들면, 수소, 헬륨, 또는 아르곤 이온들과 같은 초과 양의 특정 유형의 이온 종들은 기판 표면을 스퍼터링하고 충격을 가할(bombard) 수 있고, 그에 의해 기판 표면을 손상시키고 거칠게 할 수 있다.
일 실시예에서, 탄소-함유 가스 및 희석 가스의 유량비는 약 1:20 내지 약 1:0.5로 제어될 수 있다. 일 실시예에서, 탄소-함유 가스는 약 2sccm 내지 약 100sccm, 가령 약 10sccm 내지 약 50sccm의 속도(rate)로 처리 챔버 내로 유동될 수 있다. 희석 가스는 약 20sccm 내지 약 200sccm, 가령 약 50sccm 내지 약 100sccm의 속도로 처리 챔버 내로 유동될 수 있다.
본 발명의 예시적인 실시예에서, 가스 혼합물은 CH4 및 H2를 포함할 수 있다. 일 실시예에서, CH4 가스 및 H2 가스는 약 1:9의 유량비를 가질 수 있다. CH4 가스는 10sccm의 속도로 공급될 수 있고, H2 가스는 90sccm의 속도로 공급될 수 있다. 본 발명의 다른 예시적인 실시예에서, 가스 혼합물은 CH4 및 He을 포함할 수 있다. 일 실시예에서, CH4 가스 및 He 가스는 약 1:20 내지 약 1:1, 가령 1:9의 유량비를 가질 수 있다. 300㎜ 기판에 대하여, CH4 가스는 10sccm의 속도로 공급될 수 있고, He 가스는 90sccm의 속도로 공급될 수 있다. 어느 하나의 실시예에서의 소스 RF 전력은 약 100와트 내지 약 1000와트로 제어될 수 있고, 바이어스 RF 전력은 약 100와트 내지 약 5000와트로 제어될 수 있다.
본 발명에 따른 다른 예시적인 실시예에서, 탄소-함유 가스만이 공급될 수 있다. 예를 들면, 50sccm의 CH4가 희석 가스 없이 공급될 수 있다. 소스 RF 전력은 약 100와트로, 그리고 약 50 와트 내지 약 1000와트로 제어될 수 있고, 바이어스 RF 전력은 약 100와트 내지 약 5000와트로 제어될 수 있다.
도 4는 본 명세서에서 개시된 방법을 이용하여 처리된 기판의 산화물 영역에서 성분들의 농도들 대 깊이를 나타내는 이차 이온 질량 분석(SIMS) 프로파일이다. 산화물 층이 결정질 실리콘 기판 상에 형성되었다. 기판은 그 다음 본 명세서에서 설명된 방법을 이용하여 메탄에 노출되었다. 도 4에 도시된 바와 같이, 탄소가 산화물 층 내로 그리고 기판 내로 주입되었다. 탄소-함유 막은 산화물 층 위에 증착되지 않았다. 게다가, 산화물 층과의 경계 근처의 결정질 실리콘의 일부는 주입된 수소에 기인하여 비정질로 이루어졌다.
도 5는 본 명세서에서 설명된 선택적인 증착 방법이 이루어졌던 (산화물 영역들을 갖지 않는) 베어 실리콘 기판에 대한 X-선 광전자 분광법(XPS)에 의해 측정된 바와 같은 성분들의 원자 농도(atomic percentage)의 그래프이다. 증착 이후에, 실리콘 신호는 검출되지 않는다. 대신, 기판 표면은 높은 원자 농도(대략 80%)의 탄소를 갖고, 적어도 50Å의 두께를 갖는 탄소-함유 막이 베어 실리콘 기판의 표면 상에 증착되었음을 나타낸다. 20% 원자 농도의 산화물은 실리콘에 이미 존재하는 고유의 산화물의 결과이다(예를 들면, 외기로의 기판의 노출의 결과).
산화물 영역들 상의 증착에 대한 베어 실리콘 영역들 상의 증착의 비율들을 나타내는 한정된 데이터는 1:1 내지 대략 20:1이었다. 바이어스 RF 전력(플라즈마 침지 에너지)은 선택도를 조정하기 위한 주요 기준이다. 소스 전력의 증가가 실리콘 및 산화물 영역들 모두로의 침투를 증가시킨다고 생각되기 때문에, 소스 RF 전력은 또한 선택도 편차에 영향을 미칠 수 있다.
따라서, 플라즈마 도핑 프로세스들에 의한 베어 실리콘 영역들 및 산화물 영역들을 갖는 기판들 위에 탄소-함유 막들의 선택적 증착을 위한 방법들이 제공된다. 개선된 방법은 그것이 궁극적으로 원하는 영역들 상에만 탄소-함유 막을 유리하게 선택적으로 증착시키고, 그래서 증착 이후의 폴리머 층의 패터닝은 필요하지 않다. 이는 패터닝이 때때로 실현 가능하지 않은 작은 기하학적 형상들을 갖는 집적 회로들의 제조에 유리하다. 기판 상의 산화물 영역들이 노출되어 남겨질 수 있지만, 기판 상의 베어 실리콘의 영역들은 폴리머에 의해 덮여질 수 있고, 추가 처리로부터 보호될 수 있다.
상술한 것은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 및 추가 실시예들이 그의 기본 범위를 벗어나지 않고 안출될 수 있으며, 본 발명의 범위는 다음의 청구항들에 의해 결정된다.

Claims (22)

  1. 증착 방법으로서,
    탄소-함유 가스로부터 생성되는 탄소-함유 이온들로부터 기판의 실리콘 영역 상에 탄소-함유 층을 선택적으로 증착하는 단계 ― 상기 기판은 적어도 하나의 실리콘 영역 및 적어도 하나의 산화물 영역을 포함함 ―; 및
    상기 기판의 상기 산화물 영역 내로 탄소-함유 이온들을 선택적으로 주입하는 단계를 포함하는,
    증착 방법.
  2. 제 1 항에 있어서,
    상기 탄소-함유 가스는 5개 이하의 탄소 원자들을 갖는 분자들을 포함하는,
    증착 방법.
  3. 제 1 항에 있어서,
    상기 탄소-함유 가스는 CH4, C2H4, C2H6, 또는 C3H8인,
    증착 방법.
  4. 제 1 항에 있어서,
    챔버 압력은 5 mTorr 내지 15 mTorr로 유지되는,
    증착 방법.
  5. 제 1 항에 있어서,
    상기 탄소-함유 가스를 희석 가스로 희석하는 단계를 더 포함하는,
    증착 방법.
  6. 제 5 항에 있어서,
    상기 희석 가스는 아르곤(Ar), 수소(H2) 또는 헬륨(He)인,
    증착 방법.
  7. 제 5 항에 있어서,
    상기 탄소-함유 가스 대 상기 희석 가스의 비는 1:20 내지 1:0.5인,
    증착 방법.
  8. 제 5 항에 있어서,
    상기 탄소-함유 가스 대 상기 희석 가스의 비는 1 대 9인,
    증착 방법.
  9. 제 1 항에 있어서,
    상기 기판을 전기적으로 바이어싱하는 단계를 더 포함하는,
    증착 방법.
  10. 제 9 항에 있어서,
    상기 전기적 바이어스는 산화물 층 내로의 상기 탄소-함유 이온들의 주입의 깊이를 증가시키도록 증가하는,
    증착 방법.
  11. 증착 방법으로서,
    탄소-함유 가스로부터 생성되는 탄소-함유 이온들로부터 기판의 실리콘 영역 상에 탄소-함유 층을 선택적으로 증착하는 단계 ― 상기 기판은 적어도 하나의 실리콘 영역 및 적어도 하나의 산화물 영역을 포함함 ―; 및
    상기 실리콘 영역과 상기 산화물 영역 모두 내로 상기 탄소-함유 이온들의 적어도 일부를 주입하는 단계를 포함하는,
    증착 방법.
  12. 제 11 항에 있어서,
    상기 탄소-함유 가스는 5개 이하의 탄소 원자들을 갖는 분자들을 포함하는,
    증착 방법.
  13. 제 11 항에 있어서,
    상기 탄소-함유 가스는 CH4, C2H4, C2H6, 또는 C3H8인,
    증착 방법.
  14. 제 11 항에 있어서,
    챔버 압력은 5 mTorr 내지 15 mTorr로 유지될 수 있는,
    증착 방법.
  15. 제 11 항에 있어서,
    상기 탄소-함유 가스를 희석 가스로 희석하는 단계를 더 포함하는,
    증착 방법.
  16. 제 15 항에 있어서,
    상기 희석 가스는 아르곤(Ar), 수소(H2) 또는 헬륨(He)인,
    증착 방법.
  17. 제 15 항에 있어서,
    상기 탄소-함유 가스 대 상기 희석 가스의 비는 1:20 내지 1:0.5인,
    증착 방법.
  18. 제 15 항에 있어서,
    상기 탄소-함유 가스 대 상기 희석 가스의 비는 1 대 9인,
    증착 방법.
  19. 제 15 항에 있어서,
    탄소의 증착 또는 주입의 양을 제어하기 위해 플라즈마 도핑 프로세스의 RF 소스 전력을 변경하는(altering) 단계를 더 포함하고,
    상기 RF 소스 전력의 증가는 증착 또는 주입되는 탄소의 양의 증가를 이끄는,
    증착 방법.
  20. 제 11 항에 있어서,
    상기 기판을 전기적으로 바이어싱하는 단계를 더 포함하는,
    증착 방법.
  21. 제 20 항에 있어서,
    상기 전기적 바이어스는 RF 전력 소스를 이용하는,
    증착 방법.
  22. 제 21 항에 있어서,
    상기 전기적 바이어스는 프로세스 가스들로부터 해리되는 이온이 상기 기판의 표면을 향하여 가속화되고, 원하는 이온 농도로 기판의 최상부면 아래에 원하는 깊이로 주입되는 레벨로 제어되는,
    증착 방법.
KR1020147000506A 2011-06-10 2012-05-11 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착 KR101516648B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161495850P 2011-06-10 2011-06-10
US61/495,850 2011-06-10
US13/456,524 2012-04-26
US13/456,524 US8664126B2 (en) 2011-06-10 2012-04-26 Selective deposition of polymer films on bare silicon instead of oxide surface
PCT/US2012/037529 WO2012170150A2 (en) 2011-06-10 2012-05-11 Selective deposition of polymer films on bare silicon instead of oxide surface

Publications (2)

Publication Number Publication Date
KR20140037202A KR20140037202A (ko) 2014-03-26
KR101516648B1 true KR101516648B1 (ko) 2015-05-04

Family

ID=47293537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147000506A KR101516648B1 (ko) 2011-06-10 2012-05-11 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착

Country Status (6)

Country Link
US (1) US8664126B2 (ko)
JP (1) JP5992513B2 (ko)
KR (1) KR101516648B1 (ko)
CN (1) CN103620740B (ko)
TW (1) TWI510669B (ko)
WO (1) WO2012170150A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140273524A1 (en) * 2013-03-12 2014-09-18 Victor Nguyen Plasma Doping Of Silicon-Containing Films
KR102342328B1 (ko) * 2014-07-03 2021-12-21 어플라이드 머티어리얼스, 인코포레이티드 선택적인 증착을 위한 방법 및 장치
US9780250B2 (en) 2016-01-14 2017-10-03 Varian Semiconductor Equipment Associates, Inc. Self-aligned mask for ion implantation
JP6903061B2 (ja) * 2016-01-21 2021-07-14 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Si貫通電極のメッキのプロセス及び化学作用
US10566242B2 (en) * 2016-12-13 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Minimization of plasma doping induced fin height loss
US10176984B2 (en) 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
JP6861535B2 (ja) * 2017-02-28 2021-04-21 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
US10242866B2 (en) 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control
US10043656B1 (en) * 2017-03-10 2018-08-07 Lam Research Corporation Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide
US9911595B1 (en) 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
TW201907036A (zh) * 2017-05-30 2019-02-16 美商應用材料股份有限公司 使用aacvd及電偏壓選擇性沉積及蝕刻金屬柱狀體之方法
US10460930B2 (en) 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
WO2019169335A1 (en) 2018-03-02 2019-09-06 Lam Research Corporation Selective deposition using hydrolysis
JP7101551B2 (ja) * 2018-07-02 2022-07-15 東京エレクトロン株式会社 選択的に対象膜を形成する方法およびシステム
JP7110034B2 (ja) * 2018-08-24 2022-08-01 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
US11738366B2 (en) 2019-01-25 2023-08-29 The Regents Of The University Of California Method of coating an object
KR102224128B1 (ko) * 2019-08-05 2021-03-09 한양대학교 산학협력단 탄소 함유 박막의 증착방법
US11761080B2 (en) 2021-01-05 2023-09-19 Applied Materials, Inc. Method for processing a substrate by oscillating a boundary layer of the flow of one or more process gases over a surface of a substrate and systems for processing a substrate using the method
CN113936984A (zh) * 2021-09-14 2022-01-14 长江存储科技有限责任公司 碳离子产生方法、组件及离子注入设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060008961A1 (en) 2004-07-12 2006-01-12 Samsung Electronics Co., Ltd. Method of forming MOS transistor having fully silicided metal gate electrode
US20060068553A1 (en) 2004-09-29 2006-03-30 Voon-Yew Thean Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
US20070161216A1 (en) 2005-12-22 2007-07-12 Matthias Bauer Epitaxial deposition of doped semiconductor materials
US20090081858A1 (en) 2007-09-26 2009-03-26 Shu Qin Sputtering-Less Ultra-Low Energy Ion Implantation
US20110124169A1 (en) 2009-08-06 2011-05-26 Applied Materials, Inc. Methods of selectively depositing an epitaxial layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608957B2 (ja) * 1989-06-19 1997-05-14 松下電器産業株式会社 ダイヤモンド薄膜堆積用基板の製造方法
JP2722716B2 (ja) * 1989-09-29 1998-03-09 株式会社島津製作所 単結晶ダイヤモンドの製造方法
JP2743514B2 (ja) * 1989-09-29 1998-04-22 株式会社島津製作所 多結晶ダイヤモンド薄膜の製造方法
EP0706425A4 (en) * 1994-04-08 1997-12-29 Mark A Ray SELECTIVE PLASMA DEPOSIT
GB2300425A (en) * 1995-05-01 1996-11-06 Kobe Steel Europ Ltd Nucleation of diamond films using an electrode
US6300227B1 (en) 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
US7223676B2 (en) * 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
US6780700B2 (en) 2000-08-28 2004-08-24 Sharp Laboratories Of America, Inc. Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide
US7312162B2 (en) * 2005-05-17 2007-12-25 Applied Materials, Inc. Low temperature plasma deposition process for carbon layer deposition
US7465642B2 (en) 2005-10-28 2008-12-16 International Business Machines Corporation Methods for forming semiconductor structures with buried isolation collars
JP2009535859A (ja) 2006-05-01 2009-10-01 アプライド マテリアルズ インコーポレイテッド 炭素を混合したsi膜を使用した極浅接合形成の方法
US7588990B2 (en) * 2006-08-31 2009-09-15 Applied Materials, Inc. Dynamic surface annealing of implanted dopants with low temperature HDPCVD process for depositing a high extinction coefficient optical absorber layer
US20090203197A1 (en) 2008-02-08 2009-08-13 Hiroji Hanawa Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition
CN102031501B (zh) * 2009-09-28 2012-10-24 复旦大学 一种在衬底上选择性原子层淀积薄膜的方法
US8592915B2 (en) * 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US9478437B2 (en) * 2011-06-01 2016-10-25 Applied Materials, Inc. Methods for repairing low-k dielectrics using carbon plasma immersion

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060008961A1 (en) 2004-07-12 2006-01-12 Samsung Electronics Co., Ltd. Method of forming MOS transistor having fully silicided metal gate electrode
US20060068553A1 (en) 2004-09-29 2006-03-30 Voon-Yew Thean Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
US20070161216A1 (en) 2005-12-22 2007-07-12 Matthias Bauer Epitaxial deposition of doped semiconductor materials
US20090081858A1 (en) 2007-09-26 2009-03-26 Shu Qin Sputtering-Less Ultra-Low Energy Ion Implantation
US20110124169A1 (en) 2009-08-06 2011-05-26 Applied Materials, Inc. Methods of selectively depositing an epitaxial layer

Also Published As

Publication number Publication date
WO2012170150A3 (en) 2013-04-04
TW201250050A (en) 2012-12-16
TWI510669B (zh) 2015-12-01
CN103620740A (zh) 2014-03-05
KR20140037202A (ko) 2014-03-26
WO2012170150A2 (en) 2012-12-13
JP2014524139A (ja) 2014-09-18
JP5992513B2 (ja) 2016-09-14
US20120315740A1 (en) 2012-12-13
US8664126B2 (en) 2014-03-04
CN103620740B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
KR101516648B1 (ko) 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착
US10727059B2 (en) Highly etch selective amorphous carbon film
US10468251B2 (en) Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US9947549B1 (en) Cobalt-containing material removal
US10529554B2 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
TWI662617B (zh) 無鹵素之氣相矽蝕刻
US9502258B2 (en) Anisotropic gap etch
KR20190095142A (ko) 실리콘 산화물막에 대한 증착후 처리 방법
US9607811B2 (en) Workpiece processing method
KR20170098189A (ko) 트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법
US7056830B2 (en) Method for plasma etching a dielectric layer
WO2016111811A1 (en) Self-aligned process
JP2017528923A (ja) 選択的堆積のための方法及び装置
KR20160102356A (ko) 10nm 이하의 패터닝을 달성하기 위한 물질 처리
EP3007208A1 (en) Method of processing target object
US9905431B2 (en) Dry etching method
TW201639000A (zh) 利用掩模及方向性電漿處理之選擇性沉積
US9478437B2 (en) Methods for repairing low-k dielectrics using carbon plasma immersion
JPH11340211A (ja) 基板処理方法および基板処理装置
JP2023531687A (ja) 半導体構造エッチング用ヨウ素含有フルオロカーボン及びハイドロフルオロカーボン化合物
JPH04137532A (ja) 表面処理方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5