KR101482923B1 - 위상동기회로, 반도체 장치 및 무선 태그 - Google Patents

위상동기회로, 반도체 장치 및 무선 태그 Download PDF

Info

Publication number
KR101482923B1
KR101482923B1 KR1020140015082A KR20140015082A KR101482923B1 KR 101482923 B1 KR101482923 B1 KR 101482923B1 KR 1020140015082 A KR1020140015082 A KR 1020140015082A KR 20140015082 A KR20140015082 A KR 20140015082A KR 101482923 B1 KR101482923 B1 KR 101482923B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
pll
antenna
battery
Prior art date
Application number
KR1020140015082A
Other languages
English (en)
Other versions
KR20140034881A (ko
Inventor
키요시 카토
타카노리 마츠자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20140034881A publication Critical patent/KR20140034881A/ko
Application granted granted Critical
Publication of KR101482923B1 publication Critical patent/KR101482923B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

본 발명은 동작범위가 넓은 PLL의 제공을 과제로 한다. 또한, 이러한 PLL을 내장함으로써, 통신거리나 온도에 있어서 동작범위가 넓은 반도체 장치 또는 무선 태그의 제공을 과제로 한다.
제 1 분주회로와, 제 2 분주회로와, 제 1 분주회로의 출력 및 제 2 분주회로의 출력이 주어지는 위상비교회로와, 위상비교회로의 출력이 주어지고, 입력되는 신호에 따라, 시정수(時定數)가 전환하는 루프 필터와, 루프 필터의 출력이 주어지고, 제 2 분주회로에 출력을 주는 전압제어발진회로를 가지는 반도체 장치 또는 무선 태그이다.

Description

위상동기회로, 반도체 장치 및 무선 태그{PHASE LOCKED LOOP, SEMICONDUCTOR DEVICE, AND WIRELESS TAG}
본 발명은 위상동기회로에 관한 것이다. 또한, 본 발명은 상기 위상동기회로를 가지는 반도체 장치에 관한 것이다. 또한, 본 발명은 상기 반도체 장치와 안테나를 가지는 무선 태그에 관한 것이다.
위상동기회로(PLL: Phase Locked Loop)는 입력된 클록신호에 동기한 클록신호나, 주파수가 입력된 클록신호의 N배의 클록신호를 생성하는 기능을 가진다. 또한, 위상동기회로는 클록신호에 유사한 데이터 신호가 입력되면, 안정된 클록신호를 생성하는 기능을 가진다.
하기 특허문헌 1에는 위상동기회로의 기본적인 구성에 대해서 기재된다.
[특허문헌 1] 특개평 10-065525호 공보(3페이지의 제 5 도면)
예를 들면, 무선통신에 있어서, PLL이 사용된다. 무선 태그 내에 PLL을 내장함으로써, PLL은 리더/라이터로부터 송신된 데이터를 입력신호로서 안정된 클록신호를 생성할 수 있다. 그리고, 그 클록신호에 의거하여 무선 태그는 데이터 수신 등의 동작을 행할 수 있다.
PLL을 내장하는 무선 태그의 블록 구성예를 도 10에 나타낸다. 도 10에 있어서, 무선 태그는 반도체 장치(1001)와 안테나(1000)를 가진다. 반도체 장치(1001)는 전원회로(1002), 복조회로(1003), 변조회로(1004), PLL(1005), 로직회로(1006)를 가진다. PLL(1005)는 복조회로(1003)의 출력인 복조신호가 입력되고, 클록신호 CLK를 출력한다. 로직회로(1006)는 클록신호 CLK에 동기하여 동작한다.
PLL로서, 예를 들면, 도 9와 같은 구성을 생각할 수 있다. 도 9에 있어서, PLL(901)는 위상비교회로(PD)(902), 루프 필터(LPF)(903), 전압제어발진회로(VCO)(904), 분주회로(DIV)(905)를 가지고, 입력신호 In가 입력되고, 출력신호 Out을 출력한다. 도 9에서는 로직 내부에서 복조신호의 주파수보다 높은 주파수를 사용하는 경우를 상정하여, 분주회로(905)를 사용하는 구성으로 한다. 데이터 수신 기간 이외는 PLL로의 입력 신호는 일정하게 되고, PLL이 출력하는 출력신호 Out은 자주(自走) 발진할 때의 주파수(이하, 자주발진 주파수)를 가진다. 따라서, 무선 태그로부터의 데이터 송신은 PLL의 자주발진 주파수에 동기하여 행해진다.
도 9에 나타낸 PLL(901)를 내장한 무선 태그의 동작실험을 한 결과, 데이터 수신은 문제 없이 행할 수 있지만, 데이터 송신에 있어서 통신속도의 변동이 크고, 통신할 수 없는 불량이 확인된다. 대책으로서, 루프 필터의 시정수를 크게 하면, 데이터 송신시의 불량은 개선되지만, 이번에는 데이터 수신 동작의 수율이 저하되었다.
이러한 동작은 이하와 같이 설명된다. 무선 태그에 내장된 PLL은 데이터 수신시에 있어서는 소정의 시간 내에서 로크(lock)하는 것, 전원의 변동에 대해서 로크 레인지(lock range)가 큰 것이 중요하다. 예를 들면, 루프 필터의 시정수를 비교적으로 작게 하는 것이 바람직하다. 또한, 데이터 송신할 때는 자주 발진주파수의 변동이 통신 규격 내에 들어가는 것이 필요하다. 이 경우, 루프 필터의 시정수는 크게 하는 것이 바람직하다. 즉, 실험은 도 9에 나타낸 PLL에 있어서, 로크 레인지와 자주 발진주파수의 변동의 양쪽 모두를 개선시키면 무선 태그를 안정적으로 동작시킬 수 있지만, 로크 레인지와 자주 발진주파수의 변동의 양쪽 모두를 개선시키는 것이 어렵기 때문에, 무선 태그를 안정적으로 동작시킬 수 없다는 것을 나타낸다. 또한, 무선 태그의 안정된 동작이 어려운 이유의 하나로서는 데이터 수신시에 전원이 변동하는 점을 들 수 있다. 예를 들면, 100% AM변조방식에서는 변조에 의하여 전원공급이 정지하는 기간이 생기기 때문에, 전원전압의 변동이 생긴다. 특히, 패시브 매트릭스형의 무선 태그에서는 전원전압의 변동은 현저해진다.
본 발명은 상기 사정을 감안하여 이루어지는 것이다. 본 발명에서는 동작범위가 넓은 PLL의 제공을 과제로 한다. 또한, 본 발명은 이러한 PLL을 내장함으로써, 통신거리나 온도에 있어서 동작범위가 넓은 반도체 장치 또는 무선 태그의 제공을 과제로 한다.
발명자들은 PLL에 필요한 특성이 반도체 장치의 동작상태에 따라 달라지는 것에 착안하였다. 그리고, 통상의 무선통신에 있어서, 데이터 송신과 데이터 수신은 동시에 행해지지는 않고, 기간이 명확하게 구분되어 있고, 또, 기간마다 PLL에 필요한 특성이 다르다고 하는 특징을 이용하여, PLL의 구성을 반도체 장치의 동작에 따라 전환시키는 방식을 생각했다. 이렇게 하면, 반도체 장치 및 무선 태그의 동작범위를 개선할 수 있다. 또한, 무선 태그의 동작범위는 통신거리 혹은 온도 등의 조건에 대해서 동작하는 범위를 나타낸다. 또한, 반도체 장치의 동작범위는 반도체 장치의 동작조건인 전원전압, 온도 등의 조건에 대해서 동작하는 범위를 나타낸다.
PLL의 특성을 전환시키기 위해서는 구체적으로 루프필터의 시정수를 전환시키는 것이나, 분주회로의 분주수를 전환시키는 것이 유효하다. 또한, 루프 필터의 출력을 VCO(Voltage Controlled Oscillator)에 입력하는 구성과 바이어스회로의 출력(참조전압)을 VCO에 입력하는 구성을 전환시키는 것도 유효하다.
상술한 PLL의 특성의 전환방식은 복수의 기간에 있어서의 자주 발진 주파수를 제어하고자 하는 경우에도 응용할 수 있다.
예를 들면, 메모리에 기록을 행하는 기간과 행하지 않는 기간에 있어서는 소비전력이 다르기 때문에 잔원전압이 약간 달라지는 경우가 있다. 한편, 무선 태그는 데이터를 송신하는 기간에 있어서 PLL의 자주 발진 주파수를 일정하게 유지할 필요가 있다. 이러한 경우에는 기간에 따라 VCO의 부하를 전환하는 것이나, VCO의 입력신호전위를 시프트함으로써, 자주 발진 주파수를 제어할 수 있고, 무선 태그의 동작범위를 개선할 수 있다.
이상과 같이 해서, 본 발명은 동작범위를 개선한 PLL, 및 동작범위를 개선한 PLL을 가지는 반도체 장치를 실현한다. 그 결과, 넓은 통신범위를 가지고, 저온이나 고온에서의 심한 환경에 대해서도 정상으로 동작하는 뛰어난 반도체 장치 또는 무선 태그를 실현할 수 있다.
도 1은 본 발명의 반도체 장치의 구성을 나타내는 블록도.
도 2는 본 발명의 반도체 장치가 가지는 PLL의 블록도.
도 3은 본 발명의 반도체 장치가 가지는 PLL의 회로도.
도 4는 본 발명의 반도체 장치가 가지는 PLL의 회로도.
도 5는 본 발명의 반도체 장치가 가지는 PLL의 블록도.
도 6은 본 발명의 반도체 장치가 가지는 PLL의 블록도.
도 7은 본 발명의 반도체 장치가 가지는 PLL의 회로도.
도 8은 본 발명의 반도체 장치가 가지는 PLL의 회로도.
도 9는 일반적인 PLL의 구성을 나타내는 블록도.
도 10은 일반적인 반도체 장치의 구성을 나타내는 블록도.
도 11은 복조신호의 비트 폭을 나타내는 도면.
도 12는 본 발명의 반도체 장치가 가지는 PLL의 블록도.
도 13은 본 발명의 반도체 장치의 구성을 나타내는 블록도.
도 14는 본 발명의 반도체 장치의 구성을 나타내는 블록도.
도 15a 내지 도 15e는 본 발명의 반도체 장치의 이용형태를 나타내는 도면.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다. 단, 본 발명은 많은 다른 모양으로 실시하는 것이 가능하고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어나지 않고 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명이 하기 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
도 1에 본 발명의 반도체 장치의 블록 구성예를 나타낸다.
도 1에 있어서, 반도체 장치(101)는 안테나(100)를 접속함으로써 무선 태그를 구성한다. 반도체 장치(101)는 전원회로(102), 복조회로(103), 변조회로(104), PLL(105), 로직회로(106)를 가진다. 전원회로(102)는 안테나(100)로부터 입력되는 교류신호를 정류하고, 소정의 전원전압 Vdd를 생성한다. 복조회로(103)는 안테나(100)로부터 입력되는 교류신호로부터 정보를 추출하여 복조신호를 출력한다. 예를 들면, 진폭변조(ASK)의 경우는 정류 및 여파(濾波)에 의하여 복조신호를 생성한다. 변조회로(104)는 변조신호가 입력되고, 부하변조 등에 의하여 반도체 장치(101)의 임피던스를 변화시킨다. 그 결과, 무선 태그는 응답신호를 송신한다.
로직회로(106)는 클록신호 CLK와 복조신호가 입력되고, 변조신호를 출력한다. 로직회로가 가지는 복호회로(107)는 복조신호가 입력되고, 수신신호를 "0"/"1"로 변환(복호)하여 데이터 신호를 생성, 또는 SOF(Start of Frame), EOF(End of Frame)를 인식하여 각종 제어신호를 생성한다. 로직회로는 복호회로 이외에도, 명령해석부, 체크회로(수신 데이터의 정합성을 체크한다), 메모리, 메모리제어회로, 출력회로(변조신호를 생성한다) 등을 가지고, 수신한 명령에 따라 처리를 행한다.
PLL(105)은 복조회로(103)의 출력인 복조신호와 제어신호가 입력되고, 로직회로의 기준이 되는 클록신호 CLK를 출력한다. 제어신호는 복호회로(107) 혹은 로직회로부(106)의 다른 부분이 생성하는 신호이며, PLL의 전환을 제어한다.
도 2에는 본 발명의 반도체 장치가 가지는 PLL의 블록 구성예를 나타낸다.
도 2에 있어서, PLL(201)는 분주회로(DIV)(206), 분주회로(DIV)(205), 위상비교회로(PD)(202), 루프필터(LPF)(203), 전압제어발진회로(VCO)(204)를 가지고, 입력신호 In1과 입력신호 In2가 입력되고, 출력신호 Out을 출력한다. 입력신호 In1, In2 및 출력신호 Out은 도 1에 나타낸 무선 태그에 있어서, 각각 복조신호, 제어신호, 클록신호 CLK에 상당한다.
위상비교회로(202)는 신호 clk1과 신호 clk2가 입력되어, 위상비교를 행한다. 위상비교회로(202)로서는 더블 밸런스 믹서(double balanced mixer) 등의 아날로그 위상비교회로나, 배타적 논리합 게이트나 RS플립플롭을 사용한 디지털 위상비교회로 등의 공지의 회로를 사용할 수 있다.
LPF(203)는 로우 패스 필터이며, 위상비교회로의 출력을 평균화한다. LPF(203)로서는 래그 필터, 래그 리드 필터, 액티브 루프 필터 등으로부터 PLL(201)가 안정적으로 동작하는 범위에 있어서 적절히 선택하여 사용할 수 있다.
VCO(204)는 LPF(203)의 출력신호가 입력되고, 이것에 의거하여 발진주파수를 결정하여, 출력신호 Out을 출력한다. VCO(204)로서는 링 발진기를 사용한 구성이나, CR발진회로, LC발진회로, 수정(水晶)발진자 등을 사용한 구성 등의 공지의 회로를 사용할 수 있다. 분주회로(205)(N분주회로로 한다)는 출력신호 Out이 입력되고, 주파수가 1/N의 신호 clk2를 생성한다. 분주회로(206)(M분주회로로 한다)는 입력신호 In1이 입력되고, 주파수가 1/M의 신호 clk1을 생성한다. 이상과 같이, PLL은 피드백회로를 구성하여, 입력신호 In1에 동기한 출력신호 Out을 생성한다.
분주회로(205)는 출력신호 Out이 신호 clk1의 N배의 주파수가 되도록 설정하는 역할을 가진다. 반도체 장치의 내부 클록을 신호 clk1보다 빨리 설정하고자 하는 경우에 유효하다. 분주회로(205, 206)는 사용하지 않아도 좋다.
도 1에 나타낸 무선 태그에 있어서의 PLL의 중요한 특성으로서, 로크 레인지와 자주 발진주파수의 변동을 들 수 있다. 무선 태그에서는 입력신호 In1의 타이밍이 통신 규격으로 결정되기 때문에, 로크 레인지는 소정의 신호 clk1에 동기한 신호를 생성할 수 있는 Vdd의 레인지로 생각할 수 있다. Vdd가 로크 레인지로부터 벗어나면, 무선 태그는 수신 데이터를 정확하게 복호할 수 없어, 동작하지 않는다. 로크 레인지는 무선 태그의 복호 동작에 관하여 무선 태그가 데이터를 수신하는 기간에 있어서 로크 레인지는 PLL에 있어서 중요한 특성이다.
자주 발진주파수의 변동은 무선 태그가 데이터를 수신하지 않고, 입력신호 In1이 일정한 값을 취하는 경우의 출력신호 Out의 주파수 변동이라고 생각할 수 있다. 자주 발진주파수의 변동이 크면, 무선 태그의 응답신호의 주파수 변동이 크고, 통신 규격으로부터 벗어난 경우에는 무선 통신을 할 수 없을 가능성이 생긴다. 자주 발진주파수는 무선 태그의 응답동작에 관하여, 무선 태그가 데이터를 송신하는 기간에 있어서 중요한 특성이다.
이들의 로크 레인지나 자주 발진주파수의 변동은 PLL의 필터의 시정수, 분주회로의 분주수, VCO의 특성 등에 의존한다.
일반적으로는 무선 태그는 데이터 수신과 데이터 송신을 동시에 행하지는 않고, 데이터를 수신하는 기간과, 데이터를 송신하는 기간은 분리된다. 도 1에 나타낸 무선 태그는 제어 신호에 의하여 데이터 수신 기간과 데이터 송신기간에 있어서 PLL의 구성을 전환함으로써, 무선 태그의 동작범위를 개선할 수 있다. 예를 들면, 입력신호 In2가, "0"/"1"의 값을 취하면, 무선 태그가 데이터를 수신하는 기간에서는 "0", 무선 태그가 데이터를 송신하는 기간에서는 "1"로 하고, 입력신호 In2의 값이 "0"인 경우에는 로크 레인지가 넓은 구성, 입력신호 In2의 값이 "1"인 경우에는 자주 발진주파수의 변동이 작은 구성으로 전환함으로써, 기간마다 적절한 성능의 PLL을 실현시킬 수 있다. 그 결과, 통신범위나 온도에 있어서 동작범위가 넓은, 즉, 더욱 먼 곳이나 더욱 저온이나 고온 등의 환경에 대해서도 정상적으로 동작하는 뛰어난 무선 태그를 실현할 수 있다.
또한, 데이터 수신 기간과 데이터 송신기간으로 분할하는 예를 나타내지만, 본 발명은 이것에 한정되지 않는다. 본 발명은 무선 태그가 동작하는 기간이 복수의 기간으로 분할되고, 각각의 기간에 있어서 PLL에 요구되는 특성이 다른 경우에 있어서 적용할 수 있다. 반도체 장치가 가지는 로직 회로는 복수의 기간을 식별하기 위한 제어신호를 생성하고, PLL은 그 제어신호에 의거하여, 각각의 기간에 적절한 구성으로 전환한다. 이러한 구성으로 함으로써, 본 발명의 PLL 및 반도체 장치는 넓은 동작범위를 실현할 수 있다. 물론, 제어신호는 1개일 필요는 없고, 복수 형성할 수도 있다.
또한, 도 1에 있어서, 안테나(100)는 반도체 장치(101)에 외장하는 구성으로 하지만, 반도체 장치(101)를 내장한 형태라도 좋다. 또한, 통신방식은 전파방식, 전자유도방식의 어느 것이라도 좋다.
(실시형태 2)
도 3에서는 본 발명의 반도체 장치가 가지는 PLL의 회로 구성예를 나타낸다. 도 3에 있어서, PLL(301)은 분주회로(306, 305), 위상비교회로(302), 루프 필터(LPF)(303), 전압제어발진회로(304)를 가지고, 입력신호 In1과 입력신호In2가 입력되고, 출력신호 Out을 출력한다.
위상비교회로(302)는 배타적 논리합 게이트(XOR)(307)를 가지고, 신호 clk1과 신호 clk2의 배타적 논리합을 출력한다. LPF(303)는 저항소자(308)(저항값 R1, 310)(저항값 R2), 용량소자(309)(용량값 C1), 스위치(311)를 가진다. LPF(303)는 스위치(311)가 오프인 경우, 저항값이 R1, 용량값이 C1이고, 시정수가 R1×C1의 로우 패스 필터이다. 스위치(311)가 온인 경우에는 저항값이 R3=(1/(1/R1+1/R2)), 용량값이 C1이고, 시정수가 R3×C1이 된다. R3<C1이기 때문에, 스위치(311)가 온 상태인 경우에는 오프의 상태보다 시정수는 작다. VCO(304)는 전위 V1이 입력되고, 전위 V2, V3을 생성하는 레퍼런스 회로(312)와, 전위 V2, V3에 의하여 주파수를 제어하는 발진회로(313)를 가진다. 레퍼런스 회로(312)는 2개의 N형 트랜지스터와 2개의 P형 트랜지스터를 가진다. 발진회로(313)는 5단 구성이며, 각 단은 2개의 N형 트랜지스터와 2개의 P형 트랜지스터를 가진다. 분주회로(306)는 2분주로 한다. 예를 들면, 도 11에서 나타내는 바와 같이, 데이터 "0"과 데이터 "1"이 동일한 비트 폭(t0)으로 나태내지는 복조신호를, 입력신호 In1로서 입력하는 경우에는 2분주함으로써, 주파수가 일정한 신호를 생성할 수 있어 바람직하다. 분주회로(305)는 PLL의 출력인 기준 클록 신호가 신호 clk1의 64배로 되도록 설정한다.
도 3에 나타낸 PLL은 입력신호 In2에 의하여 로우 패스 필터의 저항값을 전환하는 구성이다. 이 전환에 의하여, 필터의 시정수가 변화하여, PLL의 특성이 변화한다.
예를 들면, 데이터 수신기간에 있어서는 스위치(311)가 온, 데이터 송신기간에 있어서는 스위치(311)가 오프가 되는 구성으로 함으로써, 무선 태그의 동작범위를 개선할 수 있다. 이것은 이하에 설명된다.
데이터 수신 기간에 있어서는 복호동작을 정확하게 행하기 위하여, PLL의 로크 레인지가 넓은 것이 바람직하다. PLL의 로크 레인지는 LPF(303)의 시정수가 작은 쪽이 넓다. 이것은 시정수가 작으면, PLL의 과도 특성(過渡特性)이 좋고, 전원전압의 변동에 대해서 빠르게 PLL이 응답하기 때문이다. 반대로, 시정수가 크면, 전원전압의 변동에 대해서 PLL이 빠르게 응답하지 않는다. 즉, PLL의 주파수가 변동하기 어려워지기 때문에 원하는 주파수에 맞추는 일이 늦어지며, 로크를 하기 어려워진다. 따라서, 로크 레인지가 좁아진다. 물론, 시정수가 지나치게 작으면, 모든 신호가 필터를 통과하기 때문에, 필터가 기능하지 않는다. 시정수는 예를 들면, 신호 clk1의 주기를 T1로 하면, 1/2×T1 내지 2×T1로 하는 것이 바람직하다.
데이터 송신기간에 있어서는 응답동작을 정확하게 행하기 위하여, PLL의 자주 발진주파수의 변동이 작은 것이 바람직하다. 데이터 송신기간은 수신전파가 변조하지 않기 때문에, Vdd의 변동은 작고, 자주 발진주파수의 변동에는 PLL의 피드백의 속도가 영향을 준다고 생각할 수 있다. 이 경우, 자주 발진주파수의 변동을 억제하기 위해서는 LPF(303)의 시정수가 큰 것이 바람직하다. 이것은 시정수가 큰 쪽이 LPF(303)의 출력신호는 더욱 평균화되어, 값이 일정한 값에 가까워지기 때문이다. 시정수는 예를 들면, 신호 clk2의 주기를 T2로 하면, 2×T2 내지 100×T2로 하는 것이 바람직하다.
따라서, 예를 들면, 입력신호 In2가 "0"/"1"의 값을 취하여, 무선 태그가 데이터를 수신하는 기간에서는 "1", 무선 태그가 데이터를 송신하는 기간에서는 "0"으로 하고, 스위치(311)는 입력신호 In2가 "1"에서 온이 되고, "0"에서 오프가 되도록 한다. 그 결과, 무선 태그가 데이터를 수신하는 기간에서는 스위치(311)는 온이 되어, LPF(303)의 시정수는 작아지고, 로크 레인지가 넓은 구성을 실현한다. 또한, 무선 태그가 테이더를 송신하는 기간에서는 스위치(311)는 오프가 되어 LPF(303)의 시정수는 커지고, 자주 발진주파수의 변동이 작은 구성을 실현한다. 이와 같이, 도 3에서 나타낸 본 발명의 PLL 및 이것을 내장한 반도체 장치는 넓은 동작범위를 실현할 수 있다.
이러한 PLL을 사용함으로써, 데이터 수신기간과 데이터 송신기간 등의 복수의 기간에 있어서, 각각 적합하도록 PLL을 구성할 수 있고, 동작범위가 넓은 반도체 장치를 실현할 수 있다. 또한, 제어신호는 1개에 한정되지 않고, 복수의 제어 신호에 의하여 제어할 수도 있다.
실시예 1
도 4에는 본 발명의 반도체 장치가 가지는 PLL의 회로 구성으로서, 실시형태와 다른 예를 나타낸다.
도 4에 있어서, PLL(401)는 분주회로(DIV)(306, 305), 위상비교회로(PD)(302), 루프 필터(LPF)(406), 전압제어발진회로(VCO)(304)를 가지고, 입력신호 In1과 입력신호 In2가 입력되고, 출력신호 Out을 출력한다.
위상비교회로(302)는 배타적 논리합 게이트(XOR)(307)를 가지고, 신호 clk1과 신호 clk2의 배타적 논리합을 출력한다. LPF(406)는 저항소자(402)(저항값 R1), 용량소자(403)(용량값 C1), (404)(용량값 C2), 스위치(405)를 가진다. LPF(406)는 스위치(405)가 오프인 경우, 저항값이 R1, 용량값이 C1이고, 시정수가 R1×C1의 로우 패스 필터이다. 스위치(405)가 온인 경우에는 저항값이 R1, 용량값이 C1+C2이고, 시정수가 R1×(C1+C2)가 된다. 따라서, 스위치(405)가 온 상태인 경우는 오프 상태보다 시정수가 크다. VCO(304)는 전위 V1이 입력되고, 전위 V2, V3을 생성하는 레퍼런스 회로(312)와, 전위 V2, V3에 의하여 주파수를 제어하는 발진회로(313)를 가진다. 레퍼런스 회로(312)는 2개의 N형 트랜지스터와 2개의 P형 트랜지스터를 가진다. 발진회로(313)는 5단 구성이며, 각 단은 2개의 N형 트랜지스터와 2개의 P형 트랜지스터를 가진다. 분주회로(306)는 2분주로 한다. 예를 들면, 도 11에서 나타내는 바와 같이, 데이터 "0"과 데이터 "1"이 동일한 비트 폭(t0)으로 나태내지는 복조신호를 입력신호 In1로서 입력하는 경우에는 2분주함으로써, 주파수가 일정한 신호를 생성할 수 있어 바람직하다. 분주회로(305)는 PLL의 출력인 기준 클록 신호가 신호 clk1의 64배가 되도록 설정한다.
도 4에 나타낸 PLL은 입력신호 In2에 의하여 로우 패스 필터의 용량값을 전환하는 구성이다. 이 전환에 따라, 필터의 시정수가 변화하고, PLL의 특성이 변화한다.
예를 들면, 데이터 수신기간에 있어서는 스위치(405)가 오프, 데이터 송신기간에 있어서는 스위치(405)가 온이 되는 구성으로 함으로써, 무선 태그의 동작범위를 개선할 수 있다. 이것은 이하에 설명된다.
데이터 수신 기간에 있어서는 복호동작을 정확하게 행하기 위하여, PLL의 로크 레인지가 넓은 것이 바람직하다. PLL의 로크 레인지는 LPF(406)의 시정수가 작은 쪽이 넓다. 이것은 시정수가 작으면, PLL의 과도 특성이 좋고, 전원전압의 변동에 대해서 빠르게 변동하기 때문이다. 반대로, 시정수가 크면, 전원전압의 변동에 대해서 PLL이 빠르게 응답하지 않는다. 즉, PLL의 주파수가 변동하기 어려워지기 때문에, 원하는 주파수에 맞추는 일이 늦어지며, 로크를 하기 어려워진다. 따라서, 로크 레인지가 좁아진다. 물론, 시정수가 지나치게 작으면, 모든 신호가 필터를 통과하기 때문에, 필터가 기능하지 않는다. 시정수는 예를 들면, 신호 clk1의 주기를 T1로 하면, 1/2×T1 내지 2×T1로 하는 것이 바람직하다.
데이터 송신기간에 있어서는 응답동작을 정확하게 행하기 위하여, PLL의 자주 발진주파수의 변동이 작은 것이 바람직하다. 데이터 송신기간은 수신전파가 변조하지 않기 때문에, Vdd의 변동은 작고, 자주 발진주파수의 변동에는 PLL의 피드백의 속도가 영향을 준다고 생각할 수 있다. 이 경우, 자주 발진주파수의 변동을 억제하기 위해서는 LPF(303)의 시정수가 큰 것이 바람직하다. 이것은 시정수가 큰 쪽이 LPF(303)의 출력신호는 더욱 평균화되고, 값이 일정한 값에 가까워지기 때문이다. 시정수는 예를 들면, 신호 clk2의 주기를 T2로 하면, 2×T2 내지 100×T2로 하는 것이 바람직하다.
따라서, 예를 들면, 입력신호 In2가 "0"/"1"의 값을 취하여, 무선 태그가 데이터를 수신하는 기간에서는 "1", 무선 태그가 데이터를 송신하는 기간에서는 "0"으로 하고, 스위치(405)는 입력신호 In2가 "1"에서 온이 되고, "0"에서 오프가 되도록 한다. 그 결과, 무선 태그가 데이터를 수신하는 기간에서는 스위치(405)는 온이 되고, LPF(406)의 시정수는 작아지고, 로크 레인지가 넓은 구성을 실현한다. 또한, 무선 태그가 테이더를 송신하는 기간에서는 스위치(405)는 온이 되고 LPF(406)의 시정수는 커지고, 자주 발진주파수의 변동이 작은 구성을 실현한다. 이와 같이, 도 4에서 나타낸 본 발명의 PLL 및 이것을 내장한 반도체 장치는 넓은 동작범위를 실현할 수 있다.
이러한 PLL을 사용함으로써, 데이터 수신기간과 데이터 송신기간 등의 복수의 기간에 있어서, 각각 적합하도록 PLL을 구성할 수 있고, 동작범위가 넓은 반도체 장치를 실현할 수 있다.
또한, 본 실시예에서 나타낸 반도체 장치의 구성은 본 명세서 중의 다른 실시형태 또는 실시예에서 나타낸 반도체 장치의 구성과 조합하여 실시할 수 있다.
실시예 2
도 5에서는 본 발명의 반도체 장치가 가지는 PLL의 회로 구성예를 나타낸다.
도 5에 있어서, PLL(501)은 분주회로(DIV)(306, 505), 위상비교회로(PD)(202), 루프 필터(LPF)(203), 전압제어발진회로(VCO)(204)를 가지고, 입력신호 In1과 입력신호 In2가 입력되고, 출력신호 Out을 출력한다.
위상비교회로(202)는 신호 clk1과 신호 clk2가 입력되어, 위상비교를 행한다. LPF(203)는 로우 패스 필터이며, 위상비교회로의 출력을 평균화한다. VCO(204)는 평균화된 위상비교 결과인 LPF(203)의 출력신호가 입력되고, 이것에 의거하여 발진주파수를 결정하여, 출력신호 Out을 생성한다.
분주회로(306)는 입력신호 In1이 입력되고, 주파수가 1/2의 신호 clk1을 생성한다. 분주회로(505)는 분주회로(502, 503) 및 스위치(504)를 가지고, VCO(204)의 출력신호가 입력되고, 주파수가 1/8 또는 1/64의 신호 clk2를 생성한다. 입력신호 In2에 의하여, 신호 clk2의 주파수가 1/8 또는 1/64로 전환된다.
도 5에 나타낸 PLL(501)은 입력신호 In2에 의하여 분주회로(505)를 전환하는 구성이다. 구체적으로는 신호 clk2를 VCO(204)의 출력신호 Out의 64분주로 할지 또는 8분주로 할지를 전환한다. 그 결과, 입력신호 In1과 출력신호 Out의 주파수의 비율을 변화시키지 않고, PLL(501)의 특성이 변화한다.
예를 들면, 자주(自走)할 때의 VCO(204)의 발진주파수는 신호 clk1의 64배로 하고, 데이터 수신기간에 있어서는 신호 clk2를 VCO(204)의 출력신호의 1/64로 하고, 데이터 송신기간에 있어서는 신호 clk2를 VCO(204)의 출력신호 1/8로 함으로써, 무선 태그의 동작범위를 개선할 수 있다. 이것은 이하에 설명된다.
데이터 수신 기간에 있어서는 복호동작을 정확하게 행하기 위하여, 신호 clk1과 신호 clk2의 주파수가 일치하는 구성으로 한다. 즉, 분주회로(505)를 64분주로 한다. 분주회로(505)를 8분주로 하면, 신호 clk2는 신호 clk1의 8배의 주파수가 되어, 로크할 수 없거나 또는 로크 레인지가 좁은 구성이 된다.
데이터 송신기간에 있어서는 수신전파가 변조되지 않기 때문에, 입력신호 In1을 로크할 필요가 없고, 응답동작을 정확하게 행하기 위해서는 자주 발진주파수의 변동이 작은 것이 바람직하다. 자주 발진주파수의 변동을 억제하기 위해서는 PLL의 피드백을 빨리 하는 것이 바람직하고, 즉, 위상비교를 행하는 신호 clk2의 주파수를 높게 하는 것이 바람직하다. 자주 발진주파수의 변동을 어느 정도 억제할 필요가 있는지에 의하지만, 데이터 송신기간의 신호 clk2의 주파수는 데이터 수신기간의 신호 clk2의 주파수의 2 내지 128배로 하는 것이 바람직하다. 도 5에 나타낸 PLL에서는 분주회로(505)를 8분주로 함으로써 자주 발진주파수의 변동을 저감할 수 있다.
그 결과, 특히, 무선 태그가 데이터를 송신하는 기간에 있어서, 자주 발진주파수의 변동이 작은 구성을 실현할 수 있다. 이와 같이, 도 5에 나타낸 본 발명의 PLL 및 이것을 내장한 반도체 장치는 넓은 동작범위를 실현할 수 있다.
이러한 PLL을 사용함으로써, 데이터 수신기간과 데이터 송신기간 등의 복수의 기간에 있어서, 각각 적합하도록 PLL을 구성할 수 있고, 동작범위가 넓은 반도체 장치를 실현할 수 있다.
또한, 본 발명은 도 5의 구성에 한정되지 않는다. 입력신호 In1과 출력신호 Out의 주파수의 비율을 변화시키지 않고, VCO의 발진주파수를 변화시킬 수 있는 PLL이면, 어느 구성이라도 좋다. 또한, 본 실시예에서 나타낸 반도체 장치의 구성은 본 명세서 중의 다른 실시형태 또는 실시예에서 나타내는 반도체 장치의 구성과 조합하여 실시할 수 있다.
실시예 3
도 12에서는 본 발명의 반도체 장치가 가지는 PLL의 회로 구성예를 나타낸다.
도 12에 있어서, PLL(1200)은 분주회로(DIV)(1204, 505), 위상비교회로(PD)(202), 루프 필터(LPF)(203), 전압제어발진회로(VCO)(204)를 가지고, 입력신호 In1과 입력신호 In2가 입력되고, 출력신호 Out을 출력한다.
위상비교회로(202)는 신호 clk1과 신호 clk2가 입력되어, 위상비교를 행한다. LPF(203)는 로우 패스 필터이며, 위상비교회로의 출력을 평균화한다. VCO(204)는 평균화된 위상비교 결과인 LPF(203)의 출력신호가 입력되고, 이것에 의거하여 발진주파수를 결정한다.
분주회로(1204)는 분주회로(1201, 1202) 및 스위치(1203)를 가지고, 입력신호 In1이 입력되고, 주파수가 1/2 또는 1/16의 신호 clk1을 생성한다. 입력신호 In2에 의하여 신호 clk1의 주파수가 1/2 또는 1/16로 전환된다. 분주회로(505)는 분주회로(502, 503) 및 스위치(504)를 가지고, VCO(204)의 출력신호가 입력되고, 주파수가 1/8 또는 1/64의 신호 clk2를 생성한다. 입력신호 In2에 의하여 신호 clk2의 주파수가 1/8 또는 1/64로 전환된다.
도 12에 나타낸 PLL(1200)은 입력신호 In2에 의하여 분주회로를 전환하는 구성이다. 구체적으로는 신호 clk1을 입력신호 In1의 16분주, 신호 clk2를 VCO(204)의 출력신호의 64분주로 한 상태와, 신호 clk1을 입력신호 In1의 2분주, 신호 clk2를 VCO(204)의 출력신호의 8분주로 한 상태를 전환함으로써, 입력신호 In1과 출력신호 Out의 주파수의 비율을 변화시키지 않고, PLL(1200)의 특성이 변화한다.
예를 들면, 자주할 때의 VCO의 발진주파수는 입력신호 In1의 4배로 하고, 데이터 수신 기간에 있어서는 신호 clk1을 입력신호 In1의 1/16, 신호 clk2를 VCO(204)의 출력신호의 1/64로 하고, 데이터 송신 기간에 있어서는 신호 clk1을 입력신호 In1의 1/2, 신호 clk2를 VCO(204)의 출력신호의 1/8로 함으로써, 무선 태그의 동작범위를 개선할 수 있다. 이것은 이하에 설명된다.
데이터 수신 기간에 있어서는 복호동작을 정확하게 행하기 위하여, PLL의 로크 레인지가 넓은 것이 바람직하다. PLL의 로크 레인지는 신호 clk2의 주파수가 늦은 쪽이 넓다. 이것은 신호 clk2의 주파수와 루프 필터의 시정수의 관계에 있어서, 시정수가 작으면 로크 레인지가 넓은 것과 동일하다. 즉, 신호 clk2의 주파수가 높으면 로우 패스 필터에 의하여 감쇠하기 때문에, 피드백이 약해지고, PLL의 과도 특성이 나빠진다. PLL은 전원전압이 변동하는 경우, 자주 발진주파수가 변동하기 때문에, 이것을 다시 신호 clk1의 주파수에 맞출 필요가 있다. 그러나, 신호 clk2의 주파수가 높으면, PLL의 주파수가 변동하기 어려워지기 때문에, 원하는 주파수에 맞추는 일이 늦어지며, 로크하기 어려워진다. 즉, 로크 레인지가 좁아진다. 물론, 신호 clk2의 주파수가 지나치게 낮아도, PLL의 피드백이 늦어지기 때문에 한도가 있다. 신호 clk2의 주파수는 예를 들면, 시정수를 τ로 하면, 1/(2×τ1) 내지 2/τ1로 하는 것이 바람직하다.
데이터 송신 기간에 있어서는 응답동작을 정확하게 행하기 위하여, 자주 발진 주파수의 변동이 작은 것이 바람직하다. 자주 발진주파수의 변동을 억제하기 위해서는 PLL의 피드백을 빨리 하는 것, 즉, 위상비교를 행하는 신호 clk2의 주파수를 빨리 하는 것이 바람직하다. 자주 발진주파수의 변동을 어느 정도 억제할 필요가 있는지에 의하지만, 데이터 송신 기간의 신호 clk2의 주파수는 데이터 수신 기간의 신호 clk2의 주파수의 2 내지 128배로 하는 것이 바람직하다. 도 12에 나타낸 PLL(1200)에서는 분주회로(505)는 16분주, 분주회로(1204)는 2분주로 함으로써, 자주 발진주파수의 변동을 저감할 수 있다.
그 결과, 특히 무선 태그가 데이터를 송신하는 기간에 있어서, 자주 발진주파수의 변동이 작은 구성을 실현할 수 있다. 이와 같이, 도 12에 나타낸 본 발명의 PLL(1200) 및 이것을 내장한 반도체 장치는 넓은 동작범위를 실현할 수 있다.
이러한 PLL(1200)을 사용함으로써, 데이터 수신 기간과 데이터 송신기간 등의 복수의 기간에 있어서, 각각 적합하도록 PLL을 구성할 수 있고, 동작범위의 넓은 반도체 장치를 실현할 수 있다. 또한, 제어신호는 1개에 한정되지 않고, 복수의 제어신호에 의하여 제어할 수도 있다.
또한, 본 실시예에서 나타낸 반도체 장치의 구성은 본 명세서 중의 다른 실시형태 또는 실시예에서 나타내는 반도체 장치의 구성과 조합하여 실시할 수 있다.
실시예 4
도 6에는 본 발명의 반도체 장치가 가지는 PLL의 회로 구성예를 나타낸다.
도 6에 있어서, PLL(601)는 분주회로(DIV)(206, 205), 위상비교회로(PD)(202), 루프 필터(LPF)(203), 전압제어발진회로(VCO)(204), 바이어스회로(BIAS)(607), 스위치(SW)(602)를 가지고, 입력신호 In1과 입력신호 In2가 입력되고, 출력신호 Out을 출력한다.
위상비교회로(202)는 신호 clk1과 신호 clk2가 입력되어, 위상비교를 행한다. LPF(203)는 로우 패스 필터이며, 위상비교회로의 출력을 평균화한다. VCO(204)는 스위치(602)에 의하여 선택된 LPF(203)의 출력신호 또는 바이어스회로(607)의 출력신호의 어느 한쪽이 입력되고, 이것에 의거하여 발진주파수를 결정한다. 분주회로(205)(N분주회로로 한다)는 출력신호 Out이 입력되고, 주파수가 1/N의 신호 clk2를 생성한다. 분주회로(206)(M분주회로로 한다)는 입력신호 In1이 입력되고, 주파수가 1/M의 신호 clk1을 생성한다.
도 6에 나타낸 PLL(601)는 입력신호 In2에 의하여 VCO(204)의 입력신호를 전환하는 구성이다. VCO(204)가 LPF(203)의 출력신호를 출력하는 경우는 출력신호 Out은 입력신호 In1에 동기한 신호를 생성하지만, VCO(204)가 바이어스회로(607)의 출력신호를 입력하는 경우에는 피드백회로가 아니라, 단순히 발진회로가 된다.
예를 들면, 데이터 수신기간에 있어서, LPF(203)의 출력신호가 VCO(204)에 입력되고, 데이터 송신기간에 있어서는 바이어스회로(607)의 출력신호가 VCO(204)에 입력되는 구성으로 함으로써, 무선 태그의 동작범위를 개선할 수 있다. 이것은 이하에 설명된다.
데이터 수신기간에 있어서는 복호동작을 정확하게 하기 위하여, LPF(203)의 출력신호가 VCO(204)에 입력되는 구성이 된다. 바이어스회로(607)의 출력신호가 VCO(204)에 입력되는 구성에 있어서는 피드백이 기능하지 않기 때문에, 복호동작을 행할 수 없다.
데이터 송신기간에 있어서는 수신전파가 변조되지 않기 때문에, 입력신호 In1에 대해서 로크할 필요가 없고, 응답동작을 정확하게 하기 위해서는 자주 발진주파수의 변동이 작은 것이 바람직하다. 자주 발진주파수의 변동은 전원전압의 변동이나, PLL(601)의 피드백의 속도에 의존하지만, 데이터 송신기간은 수신전파가 변조되지 않아, 전원전압 Vdd의 변동은 작다고 생각할 수 있고, PLL(601)의 피드백을 빨리 하는 것이 중요하다고 생각할 수 있다.
도 6에 나타낸 구성에서는 바이어스회로(607)의 출력신호를 VCO(204)에 입력하고, PLL(601)의 피드백 자체를 없애는 것으로, 발진주파수의 변동을 저감할 수 있다. 물론, 바이어스회로(607)의 출력신호는 원하는 주파수의 출력신호 Out을 얻을 수 있도록 설계된 전위를 가진다.
이러한 구성으로 함으로써, 무선 태그가 데이터를 송신하는 기간에 있어서, 자주 발진주파수의 변동을 저감할 수 있다. 그 결과, 이와 같이, 도 6에 나타낸 본 발명의 PLL(601) 및 이것을 내장한 반도체 장치는 넓은 동작범위를 실현할 수 있다.
이러한 PLL을 사용함으로써, 복수의 기간에 있어서, 각각 적합하도록 PLL을 구성할 수 있고, 동작범위가 넓은 반도체 장치를 실현할 수 있다.
또한, 본 실시예에서 나타낸 반도체 장치의 구성은 본 명세서 중의 다른 실시형태 또는 실시예에서 나타내는 반도체 장치의 구성과 조합하여 실시할 수 있다.
실시예 5
무선 태그의 동작범위의 개선에 관하여, 로크 레인지나 자주 발진주파수의 변동과 다른 PLL의 특성에 착안한 예를 설명한다.
예를 들면, 무선 태그가 데이터를 송신하는 기간에 있어서, PLL의 자주 발진주파수를 일정하게 유지할 필요가 있지만, 반도체 장치의 소비전력이 데이터 송신기간 내의 기간 A와 기간 B에 있어서 다르기 때문에, 전원전압이 기간 A와 기간 B에 있어서 약간 다른 경우가 있다. 소비전력이 큰 동작으로서는 예를 들면, 메모리에의 기록동작을 들 수 있다. 즉, 기간 A로서 메모리에 대한 기록 동작 기간, 기간 B로서 메모리에 기록을 행하지 않는 기간 등을 생각할 수 있다. 이러한 기간의 전환을 행하는 제어신호는 메모리제어회로에서 생성할 수 있다.
이러한 경우에는 기간 A와 기간 B에서 VCO의 부하를 전환하는 것이나, VCO의 입력신호전위를 시프트하는 것이 유효하다. 그 결과, 자주 발진주파수를 제어할 수 있고, 무선 태그의 동작 범위를 개선할 수 있다.
도 7에는 본 발명의 반도체 장치가 가지는 PLL의 회로 구성예를 나타낸다.
도 7에 있어서, PLL(700)은 분주회로(DIV)(206, 205), 위상비교회로(PD)(202), 루프 필터(LPF)(203), 전압제어발진회로(VCO)(701)를 가지고, 입력신호 In1과 입력신호 In2가 입력되고, 출력신호 Out을 출력한다.
위상비교회로(202)는 신호 clk1과 신호 clk2가 입력되어, 위상비교를 행한다. LPF(203)는 로우 패스 필터이며, 위상비교회로의 출력을 평균화한다. VCO(701)는 전위 V1 및 입력신호 In2가 입력되고, 전위 V2, V3을 생성하는 레퍼런스 회로(702)와, 전위 V2, V3에 의하여 주파수를 제어하는 발진회로(703)를 가진다. 레퍼런스 회로(702)는 2개의 N형 트랜지스터(706, 709)와 3개의 P형 트랜지스터(704, 705, 708)와 스위치(707)를 가진다. 발진회로(703)는 5단 구성이며, 각 단은 2개의 N형 트랜지스터와 2개의 P형 트랜지스터를 가진다. 분주회로(205)(N분주회로로 한다)는 출력신호 Out이 입력되고, 주파수가 1/N의 신호 clk2를 생성한다. 분주회로(206)(M분주회로로 한다)는 입력신호 In1이 입력되고, 주파수가 1/M의 신호 clk1을 생성한다.
도 7에 나타낸 PLL(700)은 입력신호 In2에 의하여 자주 발진주파수가 변화하고, 스위치(707)가 온 상태인 경우, 자주 발진주파수는 오프 상태인 경우보다 늦은 것을 특징으로 한다. 이것은 이하에 설명된다.
레퍼런스 회로(702)는 P형 트랜지스터(704)와 N형 트랜지스터(706)의 직렬 접속에 의하여, 전위 V1에 대한 전위 V2를 결정하고, P형 트랜지스터(708)와 N형 트랜지스터(709)의 직렬 접속에 의하여, 전위 V2에 대한 전위 V3을 결정한다. 레퍼런스 회로(702)는 스위치(707)가 온이 됨으로써, P형 트랜지스터(704)와 P형 트랜지스터(705)가 병렬로 접속되기 때문에, P형 트랜지스터(704)의 채널폭을 증가시키는 효과가 있다. 레퍼런스 회로(702)는 P형 트랜지스터(704)의 채널폭이 클수록, 전위가 높아지고, 또한, 전위 V3은 낮아진다. 따라서, 스위치(707)가 온이 됨으로써, 전위 V2는 높아지고, 또한, 전위 V3은 낮아진다.
또한, 발진회로(703)는 전위 V3이 높고, 전위 V2가 낮을수록 발진주파수가 늦어지는 구성이기 때문에, 스위치(707)가 온 상태인 경우의 자주 발진주파수는 오프 상태인 경우보다 늦은 것을 알 수 있다.
도 7에 나타낸 구성의 PLL(700)를 사용함으로써, 본 발명의 반도체 장치는 동작범위를 개선할 수 있다.
예를 들면, 무선 태그가 동작하는 기간에 있어서, 기간 1의 전원전압을 Vdd1, 기간 2의 전원전압을 Vdd2(Vdd2>Vdd1)로 하여, 양쪽 모두의 기간에 있어서 VCO(701)의 자주 발진주파수가 일정한 경우에 동작범위가 최대가 되는 경우를 고려한다. 상술한 데이터 송신기간에 있어서, 전원전압이 변화하는 예는 이 경우에 상당한다.
기간 1과 기간 2에 있어서 PLL(700)의 전환이 없으면, 전원전압이 높은 기간 2에 있어서, 자주 발진주파수가 커진다. 따라서, 도 7에 나타낸 PLL(700)에 있어서, 기간 2에 있어서의 자주 발진주파수를 기간 1보다 저감시킴으로써, 기간 1과 기간 2의 주파수를 일치시키고, 무선 태그의 동작범위를 개선할 수 있다.
이러한 구성으로 함으로써, 무선 태그가 데이터를 송신하는 기간에 있어서, 자주 발진주파수의 변동을 저감할 수 있다. 그 결과, 이와 같이, 도 7에 나타낸 본 발명의 PLL 및 이것을 내장한 반도체 장치는 넓은 동작범위를 실현할 수 있다.
이러한 PLL을 사용함으로써, 복수의 기간에 있어서, 각각 적합하도록 PLL을 구성할 수 있고, 동작범위가 넓은 반도체 장치를 실현할 수 있다.
또한, 본 실시예에서 나타낸 반도체 장치의 구성은 본 명세서 중의 다른 실시형태 또는 실시예에서 나타내는 반도체 장치의 구성과 조합하여 실시할 수 있다.
실시예 6
본 실시예에서는 실시예 5에 나타낸 예와 동일한 목적으로 다른 회로 구성에 대해서 설명한다.
도 8에는 본 발명의 반도체 장치가 가지는 PLL의 회로 구성을 나타낸다.
도 8에 있어서, PLL(801)는 분주회로(DIV)(206, 205), 위상비교회로(PD)(202), 루프 필터(LPF)(203), 전압제어발진회로(VCO)(806)를 가지고, 입력신호 In1과 입력신호 In2가 입력되고, 출력신호 Out을 출력한다.
위상비교회로(202)는 신호 clk1과 신호 clk2가 입력되어, 위상비교를 행한다. LPF(203)는 로우 패스 필터이며, 위상비교회로의 출력을 평균화한다. VCO(806)는 전위 V1 및 입력신호 In2가 입력되고, 전위 V2, V3을 생성하는 레퍼런스 회로(802)와 전위 V2, V3에 의하여 주파수를 제어하는 발진회로(803)를 가진다.
레퍼런스 회로(802)는 2개의 N형 트랜지스터와 3개의 P형 트랜지스터를 가진다. 발진회로(803)는 5단 구성이며, 각 단은 2개의 N형 트랜지스터와 2개의 P형 트랜지스터를 가진다. 또한, 스위치(SW)(805)와 용량소자(C)(804)를 가진다. 분주회로(205)(N분주회로로 한다)는 출력신호 Out이 입력되고, 주파수가 1/N의 신호 clk2를 생성한다. 분주회로(206)(M분주회로로 한다)는 입력신호 In1이 입력되고, 주파수가 1/M의 신호 clk1을 생성한다.
도 8에 나타낸 PLL(801)는 입력신호 In2에 의하여 자주 발진주파수가 변화하여, 스위치(805)가 온 상태인 경우, 자주 발진주파수는 오프 상태인 경우보다 늦은 것을 특징으로 한다. 이것은 스위치(805)가 온이 되면, 용량소자(804)가 발진회로(803)의 부하로서 추가되기 때문이다.
도 8에 나타낸 구성의 PLL(801)을 사용함으로써, 본 발명의 반도체 장치는 동작범위를 개선할 수 있다.
예를 들면, 무선 태그가 동작하는 기간에 있어서, 기간 1의 전원전압을 Vdd1, 기간 2의 전원전압을 Vdd2(Vdd2>Vdd1)로 하여, 양쪽 모두의 기간에 있어서, VCO(806)의 자주 발진주파수가 일정한 경우에는 동작범위가 최대가 되는 경우를 고려한다. 상술한 데이터 송신 기간에 있어서 전원전압이 변화하는 예는 이 경우에 상당한다.
기간 1과 기간 2에 있어서 PLL(801)의 전환이 없으면, 전원전압이 높은 기간 2에 있어서, 자주 발진주파수가 커진다. 따라서, 도 8에 나타낸 PLL(801)에 있어서, 기간 2에 있어서의 자주 발진주파수를 기간 1보다 저감시킴으로써, 기간 1과 기간 2의 주파수를 일치시키고, 무선 태그의 동작범위를 개선할 수 있다.
이러한 구성으로 함으로써, 무선 태그가 데이터를 송신하는 기간에 있어서, 자주 발진주파수의 변동을 저감할 수 있다. 그 결과, 이와 같이, 도 8에 나타낸 본 발명의 PLL 및 이것을 내장한 반도체 장치는 넓은 동작범위를 실현할 수 있다.
이러한 PLL을 사용함으로써, 복수의 기간에 있어서, 각각 적합하도록 PLL을 구성할 수 있고, 동작범위가 넓은 반도체 장치를 실현할 수 있다.
또한, 본 실시예에서 나타낸 반도체 장치의 구성은 본 명세서 중의 다른 실시형태 또는 실시예에서 나타내는 반도체 장치의 구성과 조합하여 실시할 수 있다.
실시예 7
본 실시예에서는 본 발명의 반도체 장치에 있어서, 배터리를 형성한 예에 관하여 도면을 참조하여 설명한다.
본 실시예에서 나타내는 반도체 장치의 일례에 관하여 도 13에 나타내는 반도체 장치(1501)는 안테나(100, 1502), 전원공급부(1508), 신호처리부(1507)를 가진다.
전원공급부(1508)는 전원회로(1503), 충전제어회로(1504), 배터리(1505), 방전 제어회로(1506)를 가진다. 또한, 신호처리부(1507)는 복조회로(103), 변조회로(104), PLL(105), 로직회로(106)를 가진다.
신호처리부(1507)의 동작에 대해서 설명한다. 복조회로(103)는 안테나(100)로부터 입력되는 교류신호로부터 정보를 추출하여 복조신호를 출력한다. 예를 들면, 진폭변조(ASK)의 경우는 정류 및 여파에 의하여 복조신호를 생성한다. 변조회로(104)는 변조신호가 입력되고, 부하변조 등에 의하여 반도체 장치(1501)의 임피던스를 변화시킨다. 그 결과, 무선 태그는 응답신호를 송신한다. 로직회로(106)는 클록신호와 복조신호가 입력되고, 변조신호를 출력한다. 로직회로(106)가 가지는 복호회로(107)는 복조신호가 입력되고, 수신신호를 "0"/"1"로 변환(복호)하여 데이터 신호를 생성, 또는 SOF, EOF를 인식하여 각종 제어신호를 생성한다. 로직회로(106)는 복호회로 이외에도, 명령해석부, 체크회로(수신 데이터의 정합성을 체크한다), 메모리, 메모리제어회로, 출력회로(변조신호를 생성한다) 등을 가지고, 수신한 명령에 따른 처리를 행한다.
PLL(105)은 복조회로(103)의 출력인 복조신호와 제어신호가 입력되고, 로직회로(106)의 기준이 되는 클록신호 CLK를 출력한다. 제어신호는 복호회로(107) 혹은 로직회로(106)의 다른 부분이 생성하는 신호이며, PLL(105)의 전환을 제어한다.
또한, 상기 실시형태 1에 있어서의 도 1의 구성과의 주된 차이는 반도체 장치(1501)에 전원공급부(1508)가 형성된 점이다.
또한, 도 13에 있어서의 신호처리부(1507)의 전원은 배터리(1505)에 의하여 방전 제어회로(1506)를 통하여 공급된다.
다음, 전원공급부(1508)의 동작에 대해서 설명한다. 전원회로(1503)는 안테나(1502)로부터 입력된 교류신호를 정류하여, 평활화된 전위 V1을 출력한다. 충전제어회로(1504)는 평활화된 전위가 입력되고, 배터리의 충전을 개시한다. 충전제어회로(1504)는 전압검출회로를 가지고, 전위 V1이 어느 값 이상이 되면, 충전을 개시하는 구성으로 하여도 좋다. 또한, 배터리의 과충전(過充電)을 방지하기 위해서, 배터리의 전위 V2를 입력하고, 전위 V2가 어느 값 이상이 되면 충전을 정지하는 구성으로 하여도 좋다.
방전 제어회로(1506)는 배터리의 전위 V2가 입력되어, 전원전압 Vdd를 출력한다. 방전 제어회로(1506)는 전압검출회로를 가지고, 전위 V2가 어느 값 이상이 되면 방전을 개시하는 구성으로 하여도 좋다. 또한, 방전 제어회로(1506)는 전압검출회로를 가지고, 전위 V2가 어느 값 이하가 되면 방전을 정지하는 구성으로 하여도 좋다.
안테나(100)는 무선 태그의 통신 규격에 맞춘 구성으로 한다. 통신신호 13.56MHz로 하는 경우는 안테나(100)는 13.56MHz 대역용 안테나(대표적으로는 코일 안테나)로 한다.
이 때, 안테나(1502)도 13.56MHz 대역용 안테나로 하여, 배터리(1505)를 충전하기 위한 리더/라이터로부터의 전자파의 주파수도 공통으로 하여도 좋다. 이 경우, 충전하기 위한 신호와, 통신하기 위한 신호를 동일한 주파수 대역으로 함으로써, 안테나(1502)를 공유할 수 있다. 안테나(1502)를 공유화함으로써, 반도체 장치를 소형화할 수 있다.
또한, 안테나(1502)는 외부에 무작위로 생기는 전자파를 수신하는 구성으로 하여도 좋다. 그 경우, 안테나(1502)는 외부에 무작위로 생기는 미약한 전자파를 취득하여 배터리(1505)에 조금씩 충전한다.
이상과 같이, 본 발명은 무선으로 충전할 수 있는 배터리를 설치할 수도 있다. 그 결과, 배터리 전원을 사용함으로써, 통신범위를 확대하는 등, 더욱 동작범위가 넓은 무선 태그를 실현할 수 있다.
또한, 본 실시예에서 나타낸 반도체 장치의 구성은 본 명세서 중의 다른 실시형태 또는 실시예에서 나타내는 반도체 장치의 구성과 조합하여 실시할 수 있다.
실시예 8
본 실시예에서 나타내는 반도체 장치의 일례에 관하여 도 14를 참조하여 설명한다. 도 14에 나타내는 반도체 장치(1601)는 안테나(100, 1602), 전원공급부(1610), 신호처리부(1609)를 가진다.
전원공급부(1610)는 전원회로(1603), 복조회로(1604), 변조회로(1605), 충전회로(1606), 방전회로(1611), 충방전 제어회로(1607), 배터리(1608)를 가진다. 또한, 신호처리부(1609)는 전원회로(102), 복조회로(103), 변조회로(104), PLL(105), 로직회로(106)를 가진다.
신호처리부(1609)의 동작에 대해서 설명한다. 전원회로(102)는 안테나(100)로부터 입력되는 교류신호를 정류하여, 소정의 전압을 생성한다. 복조회로(103)는 안테나(100)로부터 입력되는 교류신호로부터 정보를 추출하여 복조신호를 출력한다. 예를 들면, 진폭변조(ASK)의 경우는 정류 및 여파에 복조신호를 생성한다. 변조회로(104)는 변조신호가 입력되고, 부하변조 등에 의하여 반도체 장치(1601)의 임피던스를 변화시킨다. 그 결과, 무선 태그는 응답신호를 송신한다. 로직회로(106)는 클록신호와 복조신호가 입력되어, 변조신호를 출력한다. 로직회로(106)가 가지는 복호회로(107)는 복조신호가 입력되고, 수신신호를 "0"/"1"로 변환(복호)하여 데이터 신호를 생성 또는 SOF, EOF를 인식하여 각종 제어신호를 생성한다. 로직회로는 복호회로 이외에도, 명령해석부, 체크회로(수신 데이터의 정합성을 체크한다), 메모리, 메모리제어회로, 출력회로(변조 신호를 생성한다) 등을 가지고, 수신한 명령에 따른 처리를 한다.
PLL(105)은 복조회로(103)의 출력인 복조신호와 제어신호가 입력되고, 로직회로의 기준이 되는 클록신호 CLK를 출력한다. 제어신호는 복호회로(107) 혹은 로직회로의 다른 부분이 생성하는 신호이며, PLL(105)의 전환을 제어한다.
또한, 상기 실시형태 1에 있어서의 도 1의 구성과의 차이는 반도체 장치(1601)에 전원공급부(1610)가 형성된 점이다.
또한, 도 14에 있어서의 신호처리부(1609)의 전원은 전원공급부(1610)로부터 공급된다. 전원공급부(1610)는 주로 배터리로부터 전원을 공급한다. 전원회로(1603)가 전원으로서 충분한 전압을 생성하는 경우는 전원공급부(1610)를 제어하여, 일부 또는 전부의 전원을 전원회로(102)로부터 공급한다.
다음, 전원공급부(1610)의 동작에 대해서 설명한다. 전원회로(1603)는 안테나(1602)로부터 공급된 교류신호를 정류하여, 평활화된 전위를 출력한다. 충전회로(1606)는 평활화된 전위가 입력되고, 충방전 제어회로(1607)를 제어하여, 배터리(1608)를 충전한다. 방전회로(1611)는 배터리(1608)의 전위가 입력되고, 충방전 제어회로(1607)를 제어하여, 전원전압 Vdd를 신호처리부(1609)에 공급한다.
충방전 제어회로(1607)는 복조회로(1604)의 출력인 복조신호, 전원회로(1603)의 출력전위 V1, 전원회로(102)의 출력전위 V3, 배터리(1608)의 출력전위 V2가 입력되고, 충전회로(1606), 박전회로(1611)에 제어신호를 출력하고, 변조회로(1605)에 변조회로를 출력한다. 충방전 제어회로(1607)는 복조신호와, 전원회로(1603, 102)나 배터리(1608)로부터 출력되는 전위에 의거하여, 충방전하는 타이밍을 제어한다. 또한, 배터리(1608)의 충방전에 관한 정보를 변조신호로서 출력한다.
예를 들면, 충방전 제어회로(1607)는 복조신호를 입력함으로써, 리더/라이터가 송신하는 신호에 의거하는 충방전, 또는 충방전의 동작을 행하는 조건의 설정을 할 수 있다. 또한, 전위 V1, V2, V3을 입력함으로써, 배터리(1608)의 충전이 충분하지 않고, 전원회로(1603)가 충전할 수 있는 상태이면, 충전을 행하는 동작이나, 전원회로(102)의 전위 V2가 신호처리부(1609)의 전원으로서 충분하면, 배터리(1608)로부터의 전원공급을 정지하여 전원회로(102)로부터의 전원을 공급하는 동작 등을 행할 수 있다.
또한, 복조회로(1604)는 안테나(1602)로부터 입력되는 교류신호로부터 정보를 추출하여 복조신호를 출력한다. 또한, 변조회로(1605)는 변조신호가 입력되고, 부하변조 등에 의하여 반도체 장치(1601)의 임피던스를 변화시킨다. 그 결과, 무선 태그는 신호를 송신한다.
안테나(100)는 무선 태그의 통신 규격에 맞춘 구성이 된다. 통신신호를 13.56MHz로 하는 경우는 안테나(100)는 13.56MHz 대역용 안테나(대표적으로는 코일 안테나)로 한다.
이 때, 안테나(1602)도 13.56MHz 대역용 안테나로 하고, 배터리(1608)를 충전하기 위한 리더/라이터로부터의 전자파의 주파수도 공통으로 하여도 좋다. 그 경우, 충전하기 위한 신호와, 통신하기 위한 신호를 동일한 주파수 대역으로 함으로써, 안테나(1602)를 공유할 수 있다. 안테나(1602)를 공유화함으로써, 반도체 장치(1601)를 소형화할 수 있다.
또한, 안테나(1602)는 외부에 무작위로 생기는 전자파를 수신하는 구성으로 하여도 좋다. 그 경우, 안테나(1602)는 외부에 무작위로 생기는 미약한 전자파를 취득하여, 배터리(1608)에 조금씩 충전한다.
이상과 같이, 본 발명은 무선으로 충전할 수 있는 배터리를 형성할 수도 있다. 그 결과, 배터리 전원을 사용함으로써, 통신범위를 확대하는 등, 더욱 동작범위가 넓은 무선 태그를 실현할 수 있다.
또한, 본 실시예에서 나타낸 반도체 장치의 구성은 본 명세서 중의 다른 실시형태 또는 실시예에서 나타내는 반도체 장치의 구성과 조합하여 실시할 수 있다.
실시예 9
본 실시예에서는 본 발명의 반도체 장치의 이용형태의 일례인 무선 태그의 용도에 대해서 설명한다. 무선 태그는 예를 들면, 지폐, 동전, 유가증권류, 무기명채권류, 증서류(운전면허증이나 주민등록증 등), 포장용 용기류(포장지나 보틀 등), 기록매체(DVD 소프트웨어나 비디오테이프 등), 탈것류(자전거 등), 신변품(가방이나 안경 등), 식품류, 식물류, 동물류, 의류, 생활용품류, 전자기기 등의 상품이나 짐의 꼬리표 등의 물품에 설치할 수 있고, 소위 ID 라벨, ID 태그, ID카드로서 사용할 수 있다. 전자기기란, 액정표시장치, ＥＬ 표시장치, 텔레비전 장치(간단히 텔레비전, 텔레비 수상기, 텔레비전 수상기라고도 부른다) 및 휴대전화 등을 가리킨다. 이하에, 도 15a 내지 도 15e를 참조하여, 본 발명의 응용예, 및 그것들을 부착한 상품의 일례에 대해서 설명한다.
도 15a는 본 발명에 관한 무선 태그의 완성품 상태의 일례이다. 라벨 대지(3001)(세퍼레이트지) 위에, 반도체장치(3002)를 내장한 복수의 ID 라벨(3003)이 형성되어 있다. ID 라벨(3003)은 박스(3004) 안에 수납되어 있다. 또한, ID 라벨(3003) 위에는 이 상품이나 역무에 관한 정보(상품명, 브랜드, 상표, 상표권자, 판매자, 제조자 등)가 기재되어 있으며, 한편, 내장되어 있는 무선 테그에는 이 상품(또는 상품의 종류) 고유의 ID 넘버가 부착되어 있어, 위조나, 상표권, 특허권 등의 지적재산권 침해, 부정경쟁 등의 불법 행위를 용이하게 파악할 수 있다. 또한, 무선 태그 내부에는 상품용기나 라벨에 전부 명기할 수 없는 많은 정보, 예를 들면, 상품의 산지, 판매지, 품질, 원재료, 효능, 용도, 수량, 형상, 가격, 생산방법, 사용방법, 생산시기, 사용시기, 유통기한, 취급 설명, 상품에 관한 지적재산 정보 등을 입력해 둘 수 있고, 거래자나 소비자는 간단한 리더에 의해, 그들 정보에 액세스할 수 있다. 또한, 생산자측에서는 용이하게 다시 쓰기, 소거 등도 가능하지만, 거래자, 소비자측에서는 다시 쓰기, 소거 등을 할 수 없는 구조로 되어 있다. 또한, 무선 태그에 표시부를 형성하여 이들의 정보를 표시할 수 있는 구성으로 하여도 좋다.
도 15b는 무선 태그(3012)를 내장한 라벨 형상의 ID 태그(3011)를 나타낸다. ID 태그(3011)를 상품에 구비함으로써, 상품관리가 용이해진다. 예를 들면, 상품이 도난당한 경우에, 상품의 경로를 따라감으로써, 그 범인을 신속하게 파악할 수 있다. 이와 같이, 무선 태그를 구비함으로써, 소위 트레이서빌리티(traceability)가 뛰어난 상품을 유통시킬 수 있다.
도 15c는 무선 태그(3022)를 내포한 ID카드(3021)의 완성품 상태의 일례이다. 상기 ID카드(3021)로서는 캐시카드, 크레디트 카드, 선불카드, 전자승차권, 전자 머니, 텔레폰 카드, 회원 카드 등의 모든 카드류가 포함된다. 또한, ID카드(3021)의 표면에 표시부를 형성하여 다양한 정보를 표시시키는 구성으로 하여도 좋다.
도 15d는 무기명 채권(3031)의 완성품 상태의 일례를 나타낸다. 무기명 채권(3031)에는 무선 태그(3032)가 매립되어 있고, 이 주위에는 수지에 의해 형성되어, 무선 태그를 보호하고 있다. 여기서, 상기 수지 중에는 필러가 충전된 구성으로 되어 있다. 무기명 채권(3031)은 본 발명에 관한 무선 태그와 같은 요령으로 작성할 수 있다. 또한, 상기 무기명채권류에는 우표, 표, 티켓, 입장권, 상품권, 도서권, 문구권, 맥주권, 쌀 구입권, 각종 상품권, 각종 서비스권 등이 포함되지만, 물론 이것들에 한정되는 것은 아니다. 또한 지폐, 동전, 유가증권류, 무기명채권류, 증서류 등에 본 발명의 무선 태그(3032)를 설치함으로써, 인증 기능을 설치할 수 있고, 이 인증 기능을 활용하면, 위조를 방지할 수 있다.
도 15e는 본 발명에 따른 무선 태그(3042)를 내포한 ID 라벨(3041)을 부착한 서적(3043)을 나타낸다. 본 발명의 무선 태그(3042)는 표면에 붙이거나, 매립해서, 물품에 고정된다. 도 15e에 나타내는 바와 같이, 책이라면 종이에 매립하거나, 유기수지로 이루어지는 패키지라면 상기 유기수지에 매립해서, 각 물품에 고정된다. 본 발명의 무선 태그(3042)는 소형, 박형, 경량을 실현하기 때문에, 물품에 고정한 후에도, 그 물품 자체의 디자인성에 영향을 미치지 않는다.
또한, 여기서 도시하지 않지만, 포장용 용기류, 기록매체, 신변품, 식품류, 의류, 생활용품류, 전자기기 등에 본 발명의 무선 태그를 설치함으로써, 검품 시스템 등의 시스템의 효율화를 도모할 수 있다. 또한, 탈것류에 무선 태그를 설치함으로써, 위조나 도난을 방지할 수 있다. 또한, 동물 등의 생물에 매립함으로써, 개개의 생물의 식별을 용이하게 행할 수 있다. 예를 들면, 가축 등의 생물에 무선 태그를 매립함으로써, 태어난 연도나 성별 또는 종류 등을 용이하게 식별할 수 있다.
이와 같이, 본 발명의 무선 태그는 다양한 상품에 이용할 수 있다. 특히, 본 발명의 무선 태그는 넓은 통신범위를 가지고, 저온이나 고온에서의 심한 환경에 대해서도 정상으로 동작하기 때문에, 신뢰성이 높고, 사용하기 쉬운 점에서 뛰어나고, 유효하다.
301: PLL 302: 위상비교회로
303: LPF 304: VCO
305: 분주회로 306: 분주회로
307: 배타적 논리합 게이트 308: 저항소자
309: 용량소자 310: 저항소자
311: 스위치 312: 레퍼런스 회로
313: 발진회로

Claims (14)

  1. 삭제
  2. 삭제
  3. 루프 필터를 포함하고 클록신호를 출력하는 위상동기회로;
    제 1 전자파를 수신하고 제 1 교류신호를 출력하는 제 1 안테나;
    제 2 전자파를 수신하고 제 2 교류신호를 출력하는 제 2 안테나;
    상기 제 1 안테나로부터 주어지는 상기 제 1 교류신호 및 상기 제 2 안테나로부터 주어지는 상기 제 2 교류신호에 의해 무선으로 충전되고, 상기 위상동기회로에 전원전압을 출력하는 배터리; 및
    상기 배터리의 충전 및 방전을 제어하는 제어 회로를 포함하고,
    상기 위상동기회로의 특성은 상기 루프 필터의 시정수에 따라 변화하고,
    상기 제 1 안테나는 상기 위상동기회로 및 상기 배터리에 접속되고,
    상기 제 1 안테나는 상기 제 1 교류신호를, 상기 위상동기회로가 상기 클록신호를 출력하도록 제 1 복조회로에 주고, 상기 배터리가 무선으로 충전되도록 제 1 전원회로에 주는, 반도체 장치.
  4. 분주회로를 포함하고 클록신호를 출력하는 위상동기회로;
    제 1 전자파를 수신하고 제 1 교류신호를 출력하는 제 1 안테나;
    제 2 전자파를 수신하고 제 2 교류신호를 출력하는 제 2 안테나;
    상기 제 1 안테나로부터 주어지는 상기 제 1 교류신호 및 상기 제 2 안테나로부터 주어지는 상기 제 2 교류신호에 의해 무선으로 충전되고, 상기 위상동기회로에 전원전압을 출력하는 배터리; 및
    상기 배터리의 충전 및 방전을 제어하는 제어 회로를 포함하고,
    상기 위상동기회로의 특성은 상기 분주회로의 분주수에 따라 변화하고,
    상기 제 1 안테나는 상기 위상동기회로 및 상기 배터리에 접속되고,
    상기 제 1 안테나는 상기 제 1 교류신호를, 상기 위상동기회로가 상기 클록신호를 출력하도록 제 1 복조회로에 주고, 상기 배터리가 무선으로 충전되도록 제 1 전원회로에 주는, 반도체 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 클록신호를 수신하는 로직회로를 추가로 포함하는, 반도체 장치.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 위상동기회로는 비교회로 및 전압제어발진회로를 추가로 포함하는, 반도체 장치.
  7. 삭제
  8. 제 3 항 또는 제 4 항에 있어서,
    상기 클록신호는 상기 제 1 전자파에 의해 생성되는, 반도체 장치.
  9. 제 3 항 또는 제 4 항에 있어서,
    상기 반도체 장치는 무선 통신을 수행하는, 반도체 장치.
  10. 삭제
  11. 제 3 항 또는 제 4 항에 있어서,
    상기 제 2 안테나로부터 주어지는 상기 제 2 교류신호를 정류하는 제 2 전원회로를 추가로 포함하는, 반도체 장치.
  12. 삭제
  13. 제 3 항 또는 제 4 항에 있어서,
    상기 제 2 안테나로부터 주어지는 상기 제 2 교류신호를 복조하는 제 2 복조회로를 추가로 포함하고,
    상기 제어회로는 상기 배터리로부터 주어지는 제 1 전위 및 상기 제 2 복조회로로부터 주어지는 복조신호에 따라 상기 배터리의 충전 및 방전을 제어하는, 반도체 장치.
  14. 제 3 항 또는 제 4 항에 있어서,
    상기 제 1 안테나에 접속된 제 1 변조회로 및 상기 제 2 안테나에 접속된 제 2 변조회로를 추가로 포함하는, 반도체 장치.
KR1020140015082A 2006-11-30 2014-02-10 위상동기회로, 반도체 장치 및 무선 태그 KR101482923B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-323119 2006-11-30
JP2006323119 2006-11-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123428A Division KR101440319B1 (ko) 2006-11-30 2007-11-30 위상동기회로, 반도체 장치 및 무선 태그

Publications (2)

Publication Number Publication Date
KR20140034881A KR20140034881A (ko) 2014-03-20
KR101482923B1 true KR101482923B1 (ko) 2015-01-15

Family

ID=39475010

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020070123428A KR101440319B1 (ko) 2006-11-30 2007-11-30 위상동기회로, 반도체 장치 및 무선 태그
KR1020140015082A KR101482923B1 (ko) 2006-11-30 2014-02-10 위상동기회로, 반도체 장치 및 무선 태그

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020070123428A KR101440319B1 (ko) 2006-11-30 2007-11-30 위상동기회로, 반도체 장치 및 무선 태그

Country Status (4)

Country Link
US (2) US7973608B2 (ko)
JP (1) JP5046877B2 (ko)
KR (2) KR101440319B1 (ko)
CN (2) CN101197572B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007041154B4 (de) * 2007-08-30 2012-11-22 Texas Instruments Deutschland Gmbh RFID Transponder mit einer PLL und Verfahren für den Betrieb eines RFID- Transponders
JP5618528B2 (ja) * 2009-11-30 2014-11-05 キヤノン株式会社 読取装置、読取装置の制御方法、および、プログラム
US8786495B2 (en) * 2010-07-14 2014-07-22 Zebra Enterprise Solutions Corp. Frequency channel diversity for real-time locating systems, methods, and computer program products
JP5755067B2 (ja) 2010-07-30 2015-07-29 株式会社半導体エネルギー研究所 無線給電システム、及び無線給電方法
TWI614995B (zh) 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
US9124413B2 (en) * 2011-10-26 2015-09-01 Qualcomm Incorporated Clock and data recovery for NFC transceivers
CN104981822B (zh) 2013-02-15 2017-09-22 株式会社理光 放大器电路、天线模块和无线电通信装置
CN103384194B (zh) * 2013-07-11 2016-08-10 浙江大学 空间分布单元的相位同步系统
US10367488B2 (en) * 2017-08-25 2019-07-30 HKC Corporation Limited Device and method for eliminating electromagnetic interference
GB201820175D0 (en) * 2018-12-11 2019-01-23 Nordic Semiconductor Asa Frequency synthesiser circuits
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits
CN109728809A (zh) * 2019-01-18 2019-05-07 柳州阜民科技有限公司 锁相环频率综合器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229399B1 (en) * 1997-04-25 2001-05-08 Matsushita Electric Industrial Co., Ltd. Multiple frequency band synthesizer using a single voltage control oscillator
US6615074B2 (en) * 1998-12-22 2003-09-02 University Of Pittsburgh Of The Commonwealth System Of Higher Education Apparatus for energizing a remote station and related method
US20050052283A1 (en) * 2003-09-09 2005-03-10 Collins Timothy J. Method and apparatus for multiple frequency RFID tag architecture

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731870A (en) * 1984-11-23 1988-03-15 The Johns Hopkins University Platform transmitter terminal (PTT) for use with an ARGOS type satellite system and utilizing a solar array/rechargeable battery power source
US5485154A (en) * 1987-12-04 1996-01-16 Magellan Corporation (Australia) Pty. Ltd. Communication device and method(s)
JPH0748668B2 (ja) * 1988-11-22 1995-05-24 日本電気株式会社 周波数制御回路
US5302920A (en) * 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances
DE69524701T2 (de) 1994-09-07 2002-08-14 Hitachi Ltd Staubsicherer tragbarer Chipkartenleser
JPH0877317A (ja) * 1994-09-07 1996-03-22 Hitachi Ltd Ｉｃカード
JPH0961517A (ja) * 1995-08-21 1997-03-07 Nippon Avionics Co Ltd 非接触識別コード読取装置
JPH1065525A (ja) 1996-08-14 1998-03-06 Fujitsu Ltd Ｐｌｌ回路
JPH1145314A (ja) * 1997-07-29 1999-02-16 Matsushita Electric Ind Co Ltd 非接触型情報媒体および非接触型ｉｃカードシステム
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
JPH11168405A (ja) * 1997-12-04 1999-06-22 Matsushita Electric Ind Co Ltd 無線回路とそれを用いた移動無線機
JP4083894B2 (ja) * 1998-10-23 2008-04-30 株式会社ルネサステクノロジ 位相同期ループ回路および電圧制御型発振器
JP2003087116A (ja) 2001-09-14 2003-03-20 Nec Saitama Ltd Ｐｌｌシンセサイザ
GB0127537D0 (en) * 2001-11-16 2002-01-09 Hitachi Ltd A communication semiconductor integrated circuit device and a wireless communication system
JP2003178272A (ja) * 2001-12-11 2003-06-27 Sony Corp 電子機器、および動作制御方法
JP3854908B2 (ja) * 2002-08-02 2006-12-06 株式会社豊田自動織機 デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路
JP4045978B2 (ja) 2003-02-25 2008-02-13 松下電器産業株式会社 デジタル信号送受信機
JP3717897B2 (ja) * 2003-03-03 2005-11-16 株式会社日立国際電気エンジニアリング 高速ｐｌｌ周波数シンセサイザー
JP2005311945A (ja) 2004-04-26 2005-11-04 Matsushita Electric Ind Co Ltd Ｐｌｌ回路、無線通信装置及び発振周波数制御方法
CN102831460B (zh) 2004-09-09 2016-08-03 株式会社半导体能源研究所 无线芯片
US7800455B2 (en) 2005-04-27 2010-09-21 Semiconductor Energy Laboratories Co., Ltd. PLL circuit and semiconductor device having the same
US7406297B2 (en) 2005-05-30 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Clock generation circuit and semiconductor device provided therewith
WO2006133204A2 (en) * 2005-06-08 2006-12-14 Powercast Corporation Powering devices using rf energy harvesting
US8159090B2 (en) * 2006-09-01 2012-04-17 Powercast Corporation Hybrid power harvesting and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229399B1 (en) * 1997-04-25 2001-05-08 Matsushita Electric Industrial Co., Ltd. Multiple frequency band synthesizer using a single voltage control oscillator
US6615074B2 (en) * 1998-12-22 2003-09-02 University Of Pittsburgh Of The Commonwealth System Of Higher Education Apparatus for energizing a remote station and related method
US20050052283A1 (en) * 2003-09-09 2005-03-10 Collins Timothy J. Method and apparatus for multiple frequency RFID tag architecture

Also Published As

Publication number Publication date
CN101197572A (zh) 2008-06-11
KR20080049676A (ko) 2008-06-04
CN101197572B (zh) 2013-03-27
KR20140034881A (ko) 2014-03-20
CN103152037A (zh) 2013-06-12
CN103152037B (zh) 2016-03-16
US7973608B2 (en) 2011-07-05
KR101440319B1 (ko) 2014-09-15
US20080129396A1 (en) 2008-06-05
JP2008160812A (ja) 2008-07-10
US8773207B2 (en) 2014-07-08
US20110254600A1 (en) 2011-10-20
JP5046877B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
KR101482923B1 (ko) 위상동기회로, 반도체 장치 및 무선 태그
US10282572B2 (en) Method for preventing unauthorized diversion of NFC tags
Finkenzeller RFID handbook: fundamentals and applications in contactless smart cards, radio frequency identification and near-field communication
US7750792B2 (en) Multi-mode tags and methods of making and using the same
JP3649081B2 (ja) 非常に接近した結合で動作する電磁トランスポンダ読み取り端末
KR20070076071A (ko) 비접촉식 카드 그리고 비접촉식 카드시스템
FR2891639A1 (fr) Moyen pour desactiver un dispositif sans contact.
US20040099738A1 (en) Memory tag and a reader
Dressen Considerations for RFID technology selection
EP1800446B1 (en) Semiconductor device
US6799015B1 (en) Electromagnetic transponder with a frequency detuning
US8285242B2 (en) Radio frequency integrated circuit and IC module of the same
CN213027505U (zh) 电源封装
US20070297214A1 (en) Semiconductor device
JPH11502072A (ja) 電子識別システム用トランスポンダ
CN202687031U (zh) 液体容器的射频识别全向电子标签
JP4738641B2 (ja) リーダライタ及びそれを用いた通信システム
JP5427345B2 (ja) Ｒｆｉｄ用ｉｃチップ
Goel et al. ROADMAP TO RADIO FREQUENCY IDENTIFICATION AND LIBRARY IMPLEMENTATION: A REVIEW.
Kaushik et al. RADIO FREQUENCY IDENTIFICATION AND LIBRARY IMPLEMENTATION: A REVIEW.
KR20040060640A (ko) 음료병용 알에프 스마트 레이블

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 6