CN101197572A - 锁相环路、半导体器件以及无线芯片 - Google Patents

锁相环路、半导体器件以及无线芯片 Download PDF

Info

Publication number
CN101197572A
CN101197572A CNA2007101960681A CN200710196068A CN101197572A CN 101197572 A CN101197572 A CN 101197572A CN A2007101960681 A CNA2007101960681 A CN A2007101960681A CN 200710196068 A CN200710196068 A CN 200710196068A CN 101197572 A CN101197572 A CN 101197572A
Authority
CN
China
Prior art keywords
signal
circuit
semiconductor device
output
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101960681A
Other languages
English (en)
Other versions
CN101197572B (zh
Inventor
加藤清
松崎隆德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201310054578.0A priority Critical patent/CN103152037B/zh
Publication of CN101197572A publication Critical patent/CN101197572A/zh
Application granted granted Critical
Publication of CN101197572B publication Critical patent/CN101197572B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

本发明的目的在于提供工作范围广的PLL。而且，本发明的目的还在于通过内置有这种PLL，来提供从通讯距离和温度的方面来看工作范围广的半导体器件或无线芯片。本发明是一种半导体器件或一种无线芯片，其包括：第一分频电路；第二分频电路；接收第一分频电路的输出及第二分频电路的输出的相位比较电路；接收相位比较电路的输出并且按照被输入的信号转换时间常数的环路滤波器；以及接收环路滤波器的输出并且向第二分频电路提供输出的电压控制振荡电路。

Description

锁相环路、半导体器件以及无线芯片
技术领域
本发明涉及锁相环路。此外，本发明涉及具有该锁相环路的半导体器件。本发明还涉及具有上述半导体器件和天线的无线芯片(wireless tag)。
背景技术
锁相环路(PLL；Phase Locked Loop)具有生成与输入了的时钟信号同步的时钟信号或频率是输入了的时钟信号的N倍的时钟信号的功能。或者锁相环路当被输入类似于时钟信号的数据信号时，具有生成稳定的时钟信号的功能。
在下面的专利文件1中记载有锁相环路的基本结构。
[专利文件1]日本专利公开Hei10-065525号公报(第3页、第5图)
发明内容
例如，在无线通信中使用PLL。通过在无线芯片内内置有PLL，PLL可以将从读取/写入器发送来的数据用作输入信号来生成稳定的时钟信号。而且，根据该时钟信号无线芯片可以进行数据发送/接收的工作。
在图10中示出内置有PLL的无线芯片的结构例的框图。在图10中，无线芯片具有半导体器件1001和天线1000。半导体器件1001具有电源电路1002、解调电路1003、调制电路1004、PLL1005、逻辑电路1006。PLL1005被输入作为解调信号的解调电路1003的输出，且输出时钟信号CLK。逻辑电路1006同步于时钟信号CLK而工作。
作为PLL，例如，可以为如图9那样的结构。在图9中PLL901具有相位比较电路(PD)902、环路滤波器(LPF)903、电压控制振荡电路(VCO)904、分频电路(DIV)905，并且被输入输入信号In，且输出输出信号Out。假设在逻辑内部使用比解调信号的频率高的频率，而在图9中示出使用分频电路905的结构。除了数据接收期间以外输入到PLL的输入信号为一定，并且PLL输出的输出信号Out具有自激振荡时的频率(下面称为自激振荡频率)。因此，从无线芯片的数据发送与PLL的自激振荡频率同步进行。
当进行图9所示的内置有PLL901的无线芯片的工作试验时，虽然在进行数据接收时没有出现问题，但是在数据发送时由于通讯速度的波动大，而确认到不能通讯的缺陷。作为对策，将环路滤波器的时间常数设定为大，这样做虽然改善了数据发送时的缺陷，但却使数据接收工作的成品率降低。
以下说明这种工作。内置在无线芯片中的PLL在数据接收时重要的是在预定时间内锁定且相对于电源波动锁定范围广。例如，环路滤波器的时间常数优选为较小。此外，当数据发送时，需要使自激振荡频率的波动在通信规格范围内。在此情况下，环路滤波器的时间常数优选为大。换言之，试验示出在图9所示的PLL中，虽然若对锁定范围的波动和自激振荡频率的波动双方都进行改善，则可以使无线芯片稳定地工作，然而对锁定范围的波动和自激振荡频率的波动双方都进行改善是很困难的，所以不能使无线芯片稳定地工作。注意，难以使无线芯片稳定地工作的原因之一是当数据接收时的电源波动。例如，在使用100％AM解调方式时，因解调而发生停止电源供给的期间，而导致发生电源电压波动。尤其是在无源矩阵型的无线芯片中电源电压的波动很明显。
鉴于上述问题，本发明的目的在于提供工作范围广的PLL。而且本发明目的还在于通过内置有这种PLL，提供从通讯距离或温度的观点来看，工作范围广的半导体器件或无线芯片。
发明者注意到PLL所需要的特性根据半导体器件的工作状态而不同。因而提出根据半导体器件的工作转换PLL的结构的方式，该方式利用在通常的无线通讯中不同时进行数据发送和数据接收，并且其期间明显地分开，而且在每个期间中PLL所需要的特性不同的特点。通过这种方式，可以改善半导体器件及无线芯片的工作范围。注意，无线芯片的工作范围是指如通讯距离或温度等的条件的工作范围。此外，半导体器件的工作范围是指半导体器件的工作条件如电源电压、温度等条件的工作范围。
具体而言，为了转换PLL的特性，有效的方式是转换环路滤波器的时间常数或转换分频电路的分频数。此外，转换如下结构也是有效的；将环路滤波器的输出输入到VCO(电压控制振荡器，VoltageControlled Oscillator)的结构转换为偏压电路的输出(参照电压)输入到VCO的结构。
上述转换PLL特性的方式也可以应用于要控制在多个期间中的自激振荡频率的情况。
例如，在对存储器进行写入和不进行写入的期间，因为耗电力不同，所以有电源电压稍微不同的情况。另一方面，在数据发送期间中无线芯片需要将PLL的自激振荡频率保持为一定。在此情况下，通过根据期间转换VCO的负载或变移VCO的输入信号的电位，可以控制自激振荡频率，来可以改善无线芯片的工作范围。
如上所述，本发明实现工作范围被改善了的PLL，以及具有工作范围被改善了的PLL的半导体器件。其结果，可以实现通讯范围广且即使在低温或高温等的严酷环境中也正常工作的半导体器件或无线芯片。
附图说明
图1是示出本发明的半导体器件的结构的框图；
图2是本发明的半导体器件具有的PLL的框图；
图3是本发明的半导体器件具有的PLL的电路图；
图4是本发明的半导体器件具有的PLL的电路图；
图5是本发明的半导体器件具有的PLL的框图；
图6是本发明的半导体器件具有的PLL的框图；
图7是本发明的半导体器件具有的PLL的电路图；
图8是本发明的半导体器件具有的PLL的电路图；
图9是示出通常的PLL的结构的框图；
图10是示出通常的半导体器件的结构的框图；
图11是示出解调信号的位宽的图；
图12是本发明的半导体器件具有的PLL的框图；
图13是示出本发明的半导体器件的结构的框图；
图14是示出本发明的半导体器件的结构的框图；
图15A至15E是示出本发明的半导体器件的利用方式的图。
本发明的选择图为3。
具体实施方式
下面，参照附图说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。
实施方式1
在图1示出本发明的半导体器件的结构例的框图。
在图1中，半导体器件101通过连接到天线100，构成无线芯片。半导体器件101具有电源电路102、解调电路103、调制电路104、PLL105、逻辑电路106。电源电路102对从天线100输入的交流信号进行整流，并生成预定的电源电压Vdd。解调电路103从来自天线100的交流信号中抽出信息并输出解调信号。例如，当采用振幅偏移键控法(ASK；Amplitude Shift Keying)时，解调电路103通过整流及滤波来生成解调信号。调制电路104被输入调制信号，并通过负载调制等使半导体器件101的阻抗变化。其结果，无线芯片发送响应信号。
逻辑电路106被输入时钟信号CLK和解调信号，并输出调制信号。解调信号被输入到逻辑电路具有的译码电路107，在那里将接收的信号转换(译码)为“0”/“1”来生成数据信号，或者识别SOF(startof frame)、EOF(end of frame)来生成各种控制信号。逻辑电路除了具有译码电路之外还具有指令分析部、检查电路(检查接收数据的匹配性)、存储器、存储控制电路、输出电路(生成调制信号)等，且按照接收了的指令进行处理。
PLL105被输入作为解调电路103的输出的解调信号和控制信号，并且输出成为逻辑电路的标准的时钟信号CLK。控制信号为由译码电路107或逻辑电路106的其他部分生成的信号，其控制PLL的转换。
图2示出本发明的半导体器件所具有的PLL的结构例的框图。
在图2中，PLL201具有分频电路(DIV)206、分频电路(DIV)205、相位比较电路(PD)202、环路滤波器(LPF)203、电压控制发送电路(VCO)204，且被输入输入信号In1和输入信号In2，并输出输出信号Out。在图1所示的无线芯片中，输入信号In1、输入信号In2，以及输出信号Out分别对应于解调信号、控制信号、时钟信号CLK。
相位比较电路202被输入信号clk1和信号clk2，并进行相位比较。双平衡混频器等模拟相位比较电路；以及使用异或门或RS触发器的数字相位比较电路等已知的电路都可以用作相位比较电路202。
LPF203为低通滤波器，它使相位比较电路的输出平均化。作为LPF203，可以从延迟滤波器、超前滞后滤波器、有源环路滤波器等中，在使PLL201稳定地工作的范围内适当地选择。
VCO204被输入LPF203的输出信号，并根据该输入了的信号决定振荡频率且输出信号Out。可以将利用环形振荡器、CR振荡电路、LC振荡电路、晶体振荡器等的结构的已知的电路用作VCO204。分频电路205(设为N分频电路)被输入输出信号Out，并生成频率为1/N的信号clk2。分频电路206(设为M分频电路)被输入输入信号In，并生成频率为1/M的信号clk1。如上述那样PLL构成反馈电路，并生成同步于输入信号In1的输出信号Out。
分频电路205具有一个功能是将输出信号Out的频率设定为信号clk1的N倍。这在要使半导体器件的内部时钟快于clk1时是很有效的。也可以不使用分频电路205、206。
作为图1所示的无线芯片中的PLL的重要特性，可以举出锁定范围和自激振荡频率的波动。在无线芯片中按照通讯规格决定输入信号In1的时机，因此锁定范围可以认为是能够生成同步于预定的信号clk1的信号的Vdd的范围。当Vdd脱离锁定范围时，无线芯片不能对接收数据正确地译码，而不工作。锁定范围关系到无线芯片的译码工作，因而可以说锁定范围在无线芯片接收数据的期间中，锁定范围对PLL来说是一个重要特性。
自激振荡频率的波动可以认为是当无线芯片不接收数据，且输入信号In1为一定值时的输出信号Out的频率波动。如自激振荡频率的波动大，则无线芯片的响应信号的频率波动也大，而当自激振荡频率脱离通信规格范围时，有可能不能无线通讯。自激振荡频率关系到无线芯片的响应工作，可以说其在无线芯片发送数据期间是一个重要特性。
这种锁定范围和自激振荡频率的波动依赖于PLL的滤波器的时间常数、分频电路的分频数、VCO的特性等。
一般而言，无线芯片不同时进行数据接收和数据发送，而分为接收数据的期间和发送数据的期间。图1所示的无线芯片通过根据控制信号在数据接收期间和数据发送期间中转换PLL的结构，可以改善无线芯片的工作范围。例如，在输入信号In2为“0”/“1”的值的情况下，使无线芯片在接收数据的期间中为“0”，并使无线芯片在发送数据的期间中为“1”。通过使PLL的结构为当输入信号In2的值为“0”时转换为锁定范围广的结构，而当输入信号In2的值为“1”时转换为自激振荡频率的波动小的结构，能够实现适应于每个期间的性能的PLL。其结果，可以实现从通讯范围与温度的观点看工作范围广，也就是，即使在更远更低温或高温等的环境中也正常地工作的无线芯片。
注意，虽然示出了将数据接收期间和数据发送期间分开的例子，但是本发明不局限于此。本发明可以适用于将无线芯片工作的期间分成多个期间，在每个期间中所需要的PLL的特性不同的情况。半导体器件所具有的逻辑电路生成用于识别多个期间的控制信号，PLL根据该控制信号转换为适应于每个期间的结构。通过采用这样的结构，本发明的PLL及半导体器件可以实现更广的工作范围。控制信号不一定必须要为一个，也可以为多个。
注意，在图1中，虽然天线100为设在半导体器件101的外部的结构，但是也可以采用半导体器件101内置有天线100的方式。此外，通讯方式可以为电波方式、电磁感应方式中的任一种。
实施方式2
在图3中示出本发明的半导体器件具有的PLL的电路结构的例子。在图3中PLL301具有分频电路306和305、相位比较电路302、环路滤波器(LPF)303、电压控制振荡电路304，并且被输入输入信号In1和输入信号In2，而且输出输出信号Out。
相位比较电路302具有异或门(XOR)307，输出信号clk1和信号clk2的异或。LPF303具有电阻元件308(电阻值R1)和310(电阻值R2)、电容元件309(电容值C1)、开关311。当开关311为关时LPF303是电阻值为R1、电容值为C1、时间常数为R1×C1的低通滤波器。当开关311为开时LPF303的电阻值为R3＝(1/(1/R1+1/R2))、电容值为C1、时间常数为R3×C1。因为R3＜R1，所以开关311为开的状态时的时间常数小于开关311为关的状态时的时间常数。VCO304包括被输入电位V1并生成电位V2和V3的参考电路312、由电位V2和V3控制频率的振荡电路313。参考电路312具有两个N型晶体管和两个P型晶体管。振荡电路313为五段结构，每个段具有两个N型晶体管和两个P型晶体管。设定分频电路306的频率为1/2。例如，如图11所示，当以相同位宽表示数据“0”和数据“1”的解调信号作为输入信号In1输入时，通过使分频电路306的频率为1/2，来可以生成频率为一定的信号，所以这是优选的。将分频电路305设为用作PLL的输出的基准时钟信号为信号clk1的64倍。
图3所示的PLL为根据输入信号In2转换低通滤波器的电阻值的结构。由于该转换，滤波器的时间常数变化，而使PLL的特性变化。
例如，通过采用在数据接收期间中开关311为开，在数据发送期间中开关311为关的结构，而可以改善无线芯片的工作范围。下面说明该工作。
在数据接收期间中，为了正确地进行译码工作，PLL的锁定范围优选为广。当LPF303的时间常数小时PLL的锁定范围广。这是因为当时间常数小时PLL的过渡特性良好，因此对于电源电压的波动PLL敏捷地响应。相反，当时间常数大时，对于电源电压的波动PLL不能敏捷地响应。也就是，由于PLL的频率不容易波动，因此使PLL的频率对应于所希望的频率也变慢，而这会使锁定解除。因而锁定范围变窄。不言而喻，当时间常数过分小时，所有的信号都可以穿过滤波器，这样滤波器就不发挥其作用了。所以时间常数例如，当设定信号clk1的周期为T1时，优选被设定为1/2×T1～2×T1。
在数据发送期间中，为了正确地进行响应工作，PLL的自激振荡频率的波动优选为小。在数据发送期间中，由于不调制接收电波，所以Vdd的波动小，因此自激振荡频率的波动被认为是受到PLL的反馈的速度的影响。在此情况下，为了抑制自激振荡频率的波动，LPF303的时间常数优选为大。这是因为当时间常数大时使LPF303的输出信号更平均化，而接近于一定值。例如，当设定信号clk2的周期为T2时，优选将时间常数设定为2×T2～100×T2。
因此，例如当输入信号In2为“0”/“1”的值，并且设定其在无线芯片接收数据的期间中为“1”，在无线芯片发送数据的期间中为“0”时，开关311当输入信号In2为“1”时为开，当为“0”时为关。其结果，在无线芯片接收数据的期间中，开关311为开且LPF303的时间常数为小，来实现锁定范围广的结构。此外，在无线芯片发送数据的期间中，开关311为关且LPF303的时间常数为大，来实现自激振荡频率的波动小的结构。这样，图3所示的本发明的PLL及内置有该PLL的半导体器件能够实现广的工作范围。
通过使用这种PLL，在数据接收期间和数据发送期间等的多个期间中，可以适应每个期间地构成PLL，因此能够实现工作范围广的半导体器件。注意，控制信号不一定必须要为一个，也可以由多个控制信号来控制。
实施例1
作为本发明的半导体器件具有的PLL的电路结构，在图4中示出与实施方式不同的例子。
在图4中，PLL401具有分频电路(DIV)306和305、相位比较电路(PD)302、环路滤波器(LPF)406、电压控制振荡电路(VCO)304，并且被输入输入信号In1和输入信号In2，而且输出输出信号Out。
相位比较电路302具有异或门(XOR)307，并且输出信号clk1和信号clk2的异或。LPF406具有电阻元件402(电阻值R1)、电容元件403(电容值C1)和404(电容值C2)、开关405。当开关405为关时LPF406是电阻值为R1、电容值为C1、时间常数为R1×C1的低通滤波器。当开关405为开时LPF303的电阻值为R1、电容值为C1+C2、时间常数为R1×(C1+C2)。因此，开关405为开的状态时的时间常数大于开关405为关的状态时的时间常数。VCO304具有被输入电位V1且生成电位V2和V3的参考电路312、以及由电位V2和V3控制频率的振荡电路313。参考电路312具有两个N型晶体管和两个P型晶体管。振荡电路313为五段结构，每个段具有两个N型晶体管和两个P型晶体管。设定分频电路306的频率为1/2。例如，如图11所示，当以相同位宽表示数据“0”和数据“1”的解调信号作为输入信号In1输入时，通过使分频电路306的频率为1/2，来可以生成频率为一定的信号，所以这是优选的。将分频电路305设为用作PLL的输出的基准时钟信号为信号clk1的64倍。
图4所示的PLL为根据输入信号In2转换低通滤波器的电阻值的结构。由于该转换，滤波器的时间常数变化，而使PLL的特性变化。
例如，通过采用在数据接收期间中开关405为开，在数据发送期间中开关405为开的结构，可以改善无线芯片的工作范围。下面说明该工作。
在数据接收期间中，为了正确地进行译码工作，PLL的锁定范围优选为广。当LPF406的时间常数小时PLL的锁定范围广。这是因为当时间常数小时PLL的过渡特性良好，因而对于电源电压的波动PLL敏捷地响应。相反，当时间常数大时，对于电源电压的波动PLL不能敏捷地响应。也就是，由于PLL的频率不容易波动，因此使PLL的频率对应于所希望的频率也变慢，而这会使锁定解除。而使得锁定范围变窄。不言而喻，当时间常数过分小时，所有的信号都穿过滤波器，因此滤波器就不发挥其作用了。因此，例如，在将信号clk1的周期设定为T1时，优选将时间常数设定为1/2×T1～2×T1。
在数据发送期间中，为了正确地进行响应工作，PLL的自激振荡频率的波动优选为小。在数据发送期间中，由于不调制接收电波，所以Vdd的波动小，因此自激振荡频率的波动被认为是受到PLL的反馈的速度的影响。在此情况下，为了抑制自激振荡频率的波动，LPF406的时间常数优选为大。这是因为当时间常数大时LPF406的输出信号被更平均化，而接近于一定值。例如，在将信号clk2的周期设定为T2时，优选将时间常数设定为2×T2～100×T2。
因此，例如当输入信号In2为“0”/“1”的值，并设定在无线芯片接收数据的期间中为“1”，在无线芯片发送数据的期间中为“0”时，开关405当输入信号In2为“1”时为关，当输入信号In2为“0”时为开。其结果，在无线芯片接收数据的期间中，开关405为关且LPF406的时间常数为小，来实现锁定范围广的结构。此外，在无线芯片发送数据的期间中，开关405为开且LPF406的时间常数为大，来实现自激振荡频率的波动小的结构。这样，图4所示的本发明的PLL及内置有该PLL的半导体器件能够实现广的工作范围。
通过使用这种PLL，在数据接收期间和数据发送期间等的多个期间中，可以适应于每个期间地构成PLL，而能够实现工作范围广的半导体器件。注意，控制信号不一定必须要为一个，也可以由多个控制信号来控制。
注意，在本实施例中所示的半导体器件的结构可以与在本说明书中的其他方式或实施例中所示的半导体器件的结构组合而实施。
实施例2
在图5中示出本发明的半导体所具有的PLL的电路结构的例子。
在图5中PLL501具有分频电路(DIV)306和505、相位比较电路(PD)202、环路滤波器(LPF)203、电压控制振荡电路(VCO)204，并且被输入输入信号In1和输入信号In2，而且输出输出信号Out。
相位比较电路202被输入信号clk1和信号clk2，而进行相位比较。LPF为低通滤波器，它使相位比较电路的输出平均化。平均化了的作为相位比较结果的LPF203的输出信号输入到VCO204，VCO204根据该信号决定振荡频率，并生成输出信号Out。
分频电路306被输入输入信号In1，并生成频率为1/2的信号clk1。分频点路505具有分频电路502和503、开关504，并且被输入VCO204的输出信号，而且生成频率为1/8或1/64的信号clk2。根据输入信号In2，信号clk2的频率被转换为1/8或1/64。
图5所示的PLL501为根据输入信号In2转换分频电路505的结构。具体而言，将信号clk2转换为VCO204的输出信号Out的频率的1/64或1/8。其结果，不改变输入信号In1和输出信号Out的频率的比率，而使PLL501的特性变化。
例如，通过将自激时的VCO204的振荡频率设定为信号clk1的64倍；将在数据接收期间中的信号clk2设定为VCO204的输出信号的1/64；将在数据发送期间中信号clk2设定为VCO204的输出信号的1/8，来可以改善无线芯片的工作范围。下面说明该工作。
在数据接收期间中，为了正确地进行译码工作，采用信号clk1和信号clk2的频率为一致的结构。换言之，设定分频电路505的频率为1/64。当使分频电路505的频率为1/8时，信号clk2的频率为信号clk1的频率的8倍，因此成为不能锁定或锁定范围变窄的结构。
在数据发送期间中不调制接收电波，因此不需要锁定输入信号In1，为了正确地进行响应工作，自激振荡频率的波动优选为小。为了抑制自激振荡频率的波动，优选快速进行PLL的反馈，换言之，进行相位比较的信号clk2的频率为高。虽然要看要将自激振荡频率的波动抑制到什么程度，但是数据发送期间的信号clk2的频率优选为数据接收期间的信号clk2的频率的2至128倍。图5所示的PLL通过使分频电路505的频率为1/8，来可以减低自激振荡频率的波动。
其结果，尤其在无线芯片发送数据的期间中，可以实现自激振荡频率的波动小的结构。这样，图5所示的本发明的PLL以及内置有该PLL的半导体器件可以实现广的工作范围。
通过使用这种PLL，在数据接收期间和数据发送期间等的多个期间中，可以适应于每个期间地构成PLL，而可以实现工作范围广的半导体器件。
注意，本发明不局限于图5的结构。只要是不改变输入信号In1和输出信号Out的频率的比率，且可以改变VCO的振荡频率的PLL，就可以采用任何结构。注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。
实施例3
图12示出本发明的半导体器件具有的PLL的电路结构的例子。
在图12中PLL1200具有分频电路(DIV)1204、505、相位比较电路(PD)202、环路滤波器(LPF)203、电压控制振荡电路(VCO)204，并且被输入输入信号In1和输入信号In2，而且输出输出信号Out。
相位比较电路202被输入信号clk1和信号clk2，而进行相位比较。LPF203为低通滤波器，它使相位比较电路的输出平均化。VCO204被输入平均化了的作为相位比较结果的LPF203的输出信号，并根据该信号决定振荡频率。
分频电路1204具有分频电路1201、1202以及开关1203，并且被输入输入信号In1，而且生成频率为1/2或1/16的信号clk1。根据输入信号In2信号将信号clk1的频率转换为1/2或1/16。分频电路505具有分频电路502、503以及开关504，并且被输入VCO204的输出信号，而且生成频率为1/8或1/64的信号clk2。根据输入信号In2将信号clk2的频率转换为1/8或1/64。
图12所示的PLL1200为根据输入信号In2转换分频电路的结构。具体而言，通过将信号clk1为输入信号In1的频率的1/16，且信号clk2为VCO204的输出信号的频率的1/64的状态转换为信号clk1为输入信号In1的频率的1/2，且信号clk2为VCO204的输出信号的频率的1/8的状态，来在不改变输入信号In1和输出信号Out的频率的比率的情况下，使PLL1200的特性变化。
例如，通过使自激时的VCO的振荡频率为输入信号In1的4倍，在数据接收期间中信号clk1为输入信号In1的1/16，信号clk2为VCO204的输出信号的1/64，在数据发送期间中信号clk1为输入信号In1的1/2，信号clk2为VCO204的输出信号的1/8，来可以改善无线芯片的工作范围。下面说明该工作。
在数据接收期间中，为了正确地进行译码工作，PLL的锁定范围优选为广。信号clk2的频率越低PLL的锁定范围越广。这与在信号clk2的频率和环路滤波器的时间常数的关系中，时间常数越小锁定范围越广是同样的。当信号clk2的频率为高时由于被低通滤波器减弱，因而反馈变弱，而使PLL的过渡特性恶化。因为PLL的自激振荡频率当电源电压波动时也波动，所以必须使该自激振荡频率对应于信号clk1的频率。然而，当信号clk2的频率高时PLL的频率不容易波动，因此使PLL的频率对应于所希望的频率也变慢，而这会使锁定解除。而使得锁定范围变窄。不言而喻，由于PLL的反馈会变慢所以即使信号clk2的频率再低也是有限度的。信号clk2的频率例如在将时间常数设定为τ时，优选为1/(2×τ1)～2×τ1。
在数据发送期间中，为了正确地进行响应工作，自激振荡频率的波动优选为小。而为了抑制自激振荡频率的波动，优选快速进行PLL的反馈，换言之，优选将进行相位比较的信号clk2的频率设定为快。虽然要看要将自激振荡频率的波动抑制到什么程度，但是数据发送期间的信号clk2的频率优选为数据接收期间的信号clk2的频率的2至128倍。图12所示的PLL1200通过使分频电路505的频率为1/16，分频电路1204的频率为1/2来可以减低自激振荡频率的波动。
其结果，尤其在无线芯片发送数据的期间中，可以实现自激振荡频率的波动小的结构。这样，图12所示的本发明的PLL1200以及内置有该PLL的半导体器件可以实现广的工作范围。
通过使用这种PLL1200，在数据接收期间和数据发送期间等的多个期间中，可以适应于每个期间地构成PLL，从而可以实现工作范围广的半导体器件。注意，控制信号不一定必须要为一个，也可以由多个控制信号来控制。
注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。
实施例4
图6示出本发明的半导体器件具有的PLL的电路结构的例子。
在图6中，PLL601具有分频电路(DIV)206、205、相位比较电路(PD)202、环路滤波器(LPF)203、电压控制振荡电路(VCO)204、偏压电路(BIAS)607、开关(SW)602，并且被输入输入信号In1和输入信号In2，而且输出输出信号Out。
相位比较电路202被输入信号clk1和信号clk2，而进行相位比较。LPF203为低通滤波器，它使相位比较电路的输出平均化。VCO204被输入由开关602选择的LPF203的输出信号或偏压电路607的输出信号的任一方，并根据该信号决定振荡频率。分频电路205(设为N分频电路)被输入输出信号Out，而且生成频率为1/N的信号clk2。分频电路206(设为M分频电路)被输入输入信号In1，而且生成频率为1/M的信号clk1。
图6所示的PLL601为根据输入信号In2转换VCO204的输入信号的结构。当VCO204输入有LPF203的输出信号时，其生成同步于输入信号In1的信号作为输出信号Out，然而当VCO204输入有偏压电路607的输出信号时，VCO204不成为反馈电路，而成为单纯的振荡电路。
例如，使PLL601为在数据接收期间中，LPF203的输出信号输入到VCO204，而在数据发送期间中，偏压电路607的输出信号输入到VCO204的结构，来可以改善无线芯片的工作范围。下面说明该工作。
在数据接收期间中，为了正确地进行译码工作，LPF203的输出信号被输入到VCO204。在偏压电路607的输出信号被输入到VCO204的结构中，由于没有反馈功能，因而不能进行译码工作。
在数据发送期间中由于不调制接收电波，因此不必要锁定输入信号In1，为了正确地进行响应工作，自激振荡频率的波动优选为小。自激振荡频率的波动虽然依赖于电源电压的波动或PLL601的反馈速度，然而在数据发送期间中由于不调制接收电波，所以电源电压Vdd的波动小，因此可以认为重要的是PLL601的快速反馈。
在图6所示的结构中，通过将偏压电路607的输出信号输入到VCO204，而使PLL601不具备反馈功能，可以减低振荡频率的波动。不言而喻，偏压电路607的输出信号具有能够获得所希望的频率的输出信号Out的电位。
通过采用这种结构，在无线芯片发送数据的期间中，可以减低自激振荡频率的波动。其结果，如上所述，图6所示的本发明的PLL601以及内置有该PLL的半导体器件能够实现广的工作范围。
通过使用这种PLL，在多个期间中，可以适应于每个期间地构成PLL，而能够实现工作范围广的半导体器件。
注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。
实施例5
以下将对关于无线芯片的工作范围的改善，以及PLL的特性的例子进行说明，这里的PLL的特性不同于锁定范围以及自激振荡频率的波动。
无线芯片在数据发送期间中，有必要将PLL的自激振荡频率保持为一定，在数据发送期间内的期间A中和期间B中半导体器件的耗电力不同，因此有在期间A中和在期间B中电源电压略微不同的情况。作为耗电力大的工作，例如可以举出对存储器的写入工作。换言之，可以将对存储器的写入工作期间当作期间A，将对存储器不进行写入的期间当作期间B等。在控制电路中可以生成如此进行期间的转换的控制信号。
在这种情况中，有效的是以期间A和在期间B转换VCO的负载或变移VCO的输入信号的电位。其结果，可以控制自激振荡频率，而可以改善无线芯片的工作范围。
图7示出本发明的半导体器件具有的PLL的电路结构的例子。
在图7中，PLL700具有分频电路(DIV)206、205、相位比较电路(PD)202、环路滤波器(LPF)203、电压控制振荡电路(VCO)701，并且被输入输入信号In1和输入信号In2，而且输出输出信号Out。
相位比较电路202被输入信号clk1和信号clk2，而进行相位比较。LPF203为低通滤波器，它使相位比较电路的输出平均化。VCO701具有被输入电位V1以及输入信号In2并生成电位V2和V3的参考电路702、以及根据电位V2和V3控制频率的振荡电路703。参考电路702具有两个N型晶体管706、709和三个P型晶体管704、705、708。振荡电路703为五段结构，每个段具有两个N型晶体管和两个P型晶体管。分频电路205(设为N分频电路)被输入输出信号Out，并生成频率为1/N的信号clk2。分频电路206(设为M分频电路)被输入输入信号In1，并生成频率为1/M的信号clk1。
图7所示的PLL700的自激振荡频率根据输入信号In2而变化，其特征在于开关707为开时的自激振荡频率低于开关707为关时的自激振荡频率。下面说明该工作。
参考电路702根据P型晶体管704和N型晶体管706的串联连接，来决定相对于电位V1的电位V2，并根据P型晶体管708和N型晶体管709的串联连接来决定相对于电位V2的电位V3。参考电路702在开关707为开时P型晶体管704和P型晶体管705并联连接，因此有增加P型晶体管704的沟道幅度的效果。在参考电路702中，P型晶体管704的沟道幅度越大电位V2越高，而电位V3越低。因而，当开关707为开时，电位V2为高，而电位V3为低。
此外，振荡电路703的结构为电位V3越高且电位V2越低，振荡频率越低的结构，因此当开关707为开时的自激振荡频率低于开关707为关时的自激振荡频率。
通过使用图7所示的结构的PLL700，本发明的半导体器件可以改善工作范围。
例如，在无线芯片工作的期间中，将期间1的电源电压设为Vdd1，将期间2的电源电压设为Vdd2(Vdd2＞Vdd1)，并假设在双方的期间中当VCO701的自激振荡频率为一定时，工作范围为最大。该情况相当于在上述的数据发送期间中电源电压发生变化的例子。
当在期间1中和在期间2中没有PLL700的转换时，在电源电压高的期间2中自激振荡频率为大。从而，在图7所示的PLL700中，通过使在期间2中的自激振荡频率比在期间1中的低，可以使期间1和期间2的频率一致，因而可以改善无线芯片的工作范围。
通过采用这种结构，在无线芯片发送数据的期间中，可以减低自激振荡频率的波动。其结果，如上所述，图7所示的本发明的PLL以及内置有该PLL的半导体器件能够实现广的工作范围。
通过使用这种PLL，在多个期间中，可以适应于每个期间地构成PLL，而能够实现工作范围广的半导体器件。
注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。
实施例6
在本实施例中，基于与实施例5所示的例子同样的目的，对不同的电路结构进行说明。
图8示出本发明的半导体器件具有的PLL的电路结构的例子。
在图8中，PLL801具有分频电路(DIV)206、205、相位比较电路(PD)202、环路滤波器(LPF)203、电压控制振荡电路(VCO)806，并且被输入输入信号In1和输入信号In2，而且输出输出信号Out。
相位比较电路202被输入信号clk1和信号clk2，而进行相位比较。LPF203为低通滤波器，它使相位比较电路的输出平均化。VCO806具有被输入电位V1以及输入信号In2并生成电位V2和V3的参考电路802、以及根据电位V2和V3控制频率的振荡电路803。
参考电路802具有两个N型晶体管和三个P型晶体管。振荡电路803为五段结构，每个段具有两个N型晶体管和两个P型晶体管。此外，振荡电路803具有开关805和电容元件(C)804。分频电路205(设为N分频电路)被输入输出信号Out，并生成频率为1/N的信号clk2。分频电路206(设为M分频电路)被输入输入信号In1，并生成频率为1/M的信号clk1。
图8所示的PLL801的自激振荡频率根据输入信号In2而变化，并且当开关805为开时的自激振荡频率低于开关805为关时的自激振荡频率。这是因为当开关805为开时电容元件804作为振荡电路803的负载被追加的缘故。
通过使用图8所示的结构的PLL801，本发明的半导体器件可以改善工作范围。
例如，在无线芯片工作的期间中，将期间1的电源电压设为Vdd1，将期间2的电源电压设为Vdd2(Vdd2＞Vdd1)，并假设在双方的期间中当VCO806的自激振荡频率为一定时工作范围为最大。该情况相当于在上述的数据发送期间中电源电压发生变化的例子。
当在期间1中和在期间2中没有PLL801的转换时，在电源电压高的期间2中自激振荡频率为大。从而，在图8所示的PLL801中，通过使在期间2中的自激振荡频率比在期间1中的低，可以使期间1和期间2的频率一致，因而可以改善无线芯片的工作范围。
通过采用这种结构，在无线芯片发送数据的期间中，可以减低自激振荡频率的波动。其结果，如上所述，图8所示的本发明的PLL以及内置有该PLL的半导体器件能够实现广的工作范围。
通过使用这种PLL，在多个期间中，可以适应于每个期间地构成PLL，而能够实现工作范围广的半导体器件。
注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。
实施例7
在本实施例中，对在本发明的半导体器件中设置电池的例子，参照附图进行说明。
对本实施例所示的半导体器件的一个例子参照图13进行说明。图13所示的半导体器件1501具有天线100、1502、电源供给部1508、信号处理部1507。
电源供给部1508具有电源电路1503、充电控制电路1504、电池1505、放电控制电路1506。此外，信号处理部1507具有解调电路103、调制电路104、PLL105、逻辑电路106。
对信号处理部的工作进行说明。解调电路103从来自天线100的交流信号中抽出信息并输出解调信号。例如，在采用振幅偏移键控法(ASK)的情况下，解调电路103通过整流及滤波生成解调信号。调制电路104被输入调制信号，并通过负载调制等使半导体器件1501的阻抗变化。其结果，无线芯片发送响应信号。逻辑电路106被输入时钟信号和解调信号，并输出调制信号。逻辑电路106所具有的译码电路107被输入解调信号，并将接收信号转换(译码)为“0”/“1”来生成数据信号，或识别SOF、EOF来生成各种控制信号。逻辑电路106除了具有译码电路之外还具有指令分析部、检查电路(检查接收数据的匹配性)、存储器、存储控制电路、输出电路(生成调制信号)等，并按照接收了的数据进行处理。
PLL105被输入作为解调电路103的输出的解调信号和控制信号，并且输出成为逻辑电路106的标准的时钟信号CLK。控制信号为由译码电路107或逻辑电路106的其他部分生成的信号，其控制PLL105的转换。
注意，与在上述实施方式1中的图1的结构的主要差异点是半导体器件1501中设有电源供给部1508。
此外，图13中的信号处理部1507的电源由电池1505通过放电控制电路1506而供给。
其次，对电源供给部1508的工作进行说明。电源电路1503将从天线1502输入的交流信号整流，并输出平滑化了的电位V1。充电控制电路1504被输入平滑化了的电位，而开始对电池充电。充电控制电路1504可以采用具有电压检测电路，当电位V1成为某一值以上时开始充电的结构。此外，为了防止对电池过充电，也可以采用输入电池的电位V2，当电位V2成为某一值以上时停止充电的结构。
放电控制电路1506被输入电池的电位V2，并输出电源电压Vdd。放电控制电路1506可以采用具有电压检测电路，当电位V2成为某一值以上时开始放电的结构。或者放电控制电路1506具有电压检测电路，当电位V2成为某一值以下时停止放电的结构。
天线100设为适合于无线芯片的通讯规格的结构。在通讯信号设为13.56MHz的情况下，天线100使用13.56MHz频带用的天线(典型的是线圈天线)。
此时，天线1502也使用13.56MHz频带用的天线，也可以将用于对电池1505充电的来自读出/写入器的电磁波的频带通用。在此情况下，通过将用于充电的信号和用于通讯的信号设为同一个频带，可以共用天线1502。通过使天线1502共有化，可以实现半导体器件的小型化。
此外，天线1502可以采用接收外部随机发生的电磁波的结构。在此情况下，天线1502接收外部随机发生的微弱的电磁波，来一点一点地进行对电池1505的充电。
通过上述，本发明可以设有能够以无线的方式充电的电池。其结果，通过使用电池电源，能够实现如扩大通讯范围等的工作范围广的无线芯片。
注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。
实施例8
对本实施例所示的半导体器件的一个例子参照图14进行说明图14所示的半导体器件1601具有天线100、1602、电源供给部1608、信号处理部1609。
电源供给部1610具有电源电路1603、解调电路1604、调制电路1605、充电电路1606、放电电路1611、充放电控制电路1607、电池1608。此外，信号处理部1609具有电源电路102、解调电路103、调制电路104、PLL105、逻辑电路106。
对信号处理部1609的工作进行说明。电源电路102将来从天线100输入的交流信号整流，并生成预定的电压。解调电路103从来自天线100的交流信号中抽出信息并输出解调信号。例如，在采用振幅偏移键控法(ASK)的情况下，解调电路103通过整流及滤波生成解调信号。调制电路104被输入调制信号，并通过负载调制等使半导体器件1601的阻抗变化。其结果，无线芯片发送响应信号。逻辑电路106被输入时钟信号和解调信号，并输出调制信号。逻辑电路106所具有的译码电路107被输入解调信号，而将接收信号转换(译码)为“0”/“1”来生成数据信号，或识别SOF、EOF来生成各种控制信号。逻辑电路除了具有译码电路之外还具有指令分析部、检查电路(检查接收数据的整合性)、存储器、存储控制电路、输出电路(生成调制信号)等，并按照接收了的数据进行处理。
PLL105被输入作为解调电路103的输出的解调信号和控制信号，并且输出成为逻辑电路的标准的时钟信号CLK。控制信号为由译码电路107或逻辑电路的其他部分生成的信号，其控制PLL105的转换。
注意，与在上述实施方式1中的图1的结构的主要差异点是半导体器件1601中设有电源供给部1610。
此外，在图14中的信号处理部1609的电源从电源供给部1610供给。电源供给部1610主要从电池供给电源。当电源电路1603作为电源生成充足的电压时，按照电源供给部1610的控制，一部分或所有的电源从电源电路102供给。
其次，对电源供给部1610的工作进行说明。电源电路1603将从天线1602输入的交流信号整流，并输出平滑化了的电位。充电电路1606波输入平滑化了的电位，并按照充放电控制电路1607的控制，进行电池1608的充电。放电电路1611被输入电池1608的电位，并按照充放电控制电路1607的控制，将电源电压Vdd供给给信号处理部1609。
充放电控制电路1607被输入作为解调电路1604的输出的解调信号、电源电路1603的输出电位V1、电源电路102的输出电位V3、电池1608的输出电位V2，并将控制信号输出到充电电路1606、放电电路1611，输出调制信号到调制电路1605。充放电控制电路1607根据解调信号、以及从电源电路1603、102、电池1608输出的电位，控制充放电的时机。此外，充放电控制电路1607将电池1608的充放电的信息以调制信号输出。
例如，充放电控制电路1607通过输入解调信号，可以进行根据读出/写入器发送的信号的充放电，或可以设定进行充放电的工作的条件。此外，通过输入电位V1、V2、V3可以进行如下工作；当电池1608的充电不够充分，并且电源电路1603为可以充电的状态时进行充电的工作；当电源电路102的电位V2足够作为信号处理部1609的电源时，停止从电池1608的电源供给而从电源电路102供给电源。
注意，解调电路1604从来自天线1602的交流信号中抽出信息并输出解调信号。此外，解调电路1605被输入调制信号，并通过负载解调等使半导体器件1601的阻抗变化。其结果，无线芯片发送信号。
天线100设为适合于无线芯片的通讯规格的结构。在通讯信号设为13.56MHz的情况下，天线100使用13.56MHz频带用的天线(典型的为线圈天线)。
此时，天线1602也使用13.56MHz频带用的天线，也可以通用用于对电池1608充电的来自读出/写入器的电磁波的频带。在此情况下，通过将用于充电的信号和用于通讯的信号设为同一个频带，可以共同使用天线1602。通过使天线1602共有化，可以实现半导体器件1601的小型化。
此外，天线1602可以采用接收外部随机产生的电磁波的结构。在此情况下，天线1602接收外部随机产生的微弱的电磁波，来一点一点地进行对电池1608的充电。
如此，本发明可以设有能够以无线的方式充电的电池。其结果，通过使用电池电源，能够实现如扩大通讯范围等的工作范围广的无线芯片。
注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。
实施例9
在本实施方式中，说明本发明的半导体器件的利用方式之一的无线芯片的用途。无线芯片例如可以安装到纸币、硬币、有价证券类、无记名债券类、证书类(驾照或居住证等)、包装用容器类(包装纸或瓶子等)、记录媒体(DVD软件或录像带等)、交通工具类(自行车等)、个人物品(书包或眼镜等)、食品类、植物类、动物类、人体、衣类、生活用品类、电子设备等的商品、货运标签等的物品中，其可以用作所谓的ID签条、ID标签、或ID卡。电子设备指的是液晶显示装置、EL显示装置、电视装置(也简称为TV、TV接收机或电视接收机)、以及便携电话等。下面，参照图15A至15E说明本发明的应用例子及附带有它们的商品的一个例子。
图15A是根据本发明的无线芯片的最终成品的状态的一个例子。签条衬纸3001(剥离纸)上形成有多个内置有无线芯片3002的ID签条3003。ID签条3003收纳在容器3004内。ID签条3003上记有与商品或服务有关的信息(商品名、牌子、商标、商标权人、销售人、制造人等)。另外，所内置的无线芯片上附有该商品(或商品的种类)固有的ID号码，以可以容易发现违法行为如伪造、侵犯知识产权如商标权、专利权等、不正当竞争等的行为。无线芯片内可以输入有在商品的容器或签条上记不完的庞大信息，例如，商品的产地、销售地、品质、原材料、功能、用途、数量、形状、价格、生产方法、使用方法、生产日期、使用日期、食品保质期限、使用说明、关于商品的知识财产信息等，客商和消费者可以使用简单的读取器而访问这些信息。此外，无线芯片具有如下机理：生产者可以容易进行改写和消除等，而客商和消费者不可以进行改写和消除等。此外，也可以在无线芯片中设置显示部以显示这些信息。
图15B表示内置有无线芯片3012的签条状的无线芯片3011。通过在商品上附加无线芯片3011，可以容易管理商品。例如，在商品被偷盗的情况下，可以通过跟踪商品的去处而迅速找出犯人。如上所述那样，通过附加无线芯片，可以实现所谓的跟踪能力(traceability)高的商品的流通。
图15C是内置有无线芯片3022的ID卡3021的最终成品的状态的一个例子。作为所述ID卡3021，包括所有的卡片类，例如，现金卡、信用卡、预付卡、电子车票、电子金钱、电话卡、会员卡等。此外，也可以在ID卡3021的表面上设置显示部以显示各种信息。
图15D表示无记名债券3031的最终成品的状态的一个例子。无线芯片3032被埋在无记名债券3031中，其周围由树脂形成，以保护无线芯片。这里，使用填料填充到所述树脂中。可以与根据本发明的无线芯片同样的方法形成无记名债券3031。此外，作为所述无记名债券类，包括邮票、票、券、入场券、商品票、购书券、文具券、啤酒券、米券、各种礼券、各种服务券等，但是，当然不局限于此。另外，通过将本发明的无线芯片3032设在纸币、硬币、有价证券类、无记名债券类、证书类等中，可以提供认证功能。通过利用该认证功能，可以防止伪造。
图15E表示贴合有内置了无线芯片3042的ID签条3041的书籍3043。本发明的无线芯片3042被贴合在表面上，或者被埋在内部而固定于物品。如图15E所示，如果是书，就被埋在纸中，而如果是由有机树脂构成的包装，就被埋在该有机树脂中，来固定于各物品。因为本发明的无线芯片3042实现了小型、薄型、轻量，所以固定于物品之后也不损坏其物品本身的设计性。
虽然这里未图示，但是通过将本发明的无线芯片提供于包装用容器类、记录媒体、个人物品、食品类、衣类、生活用品类、电子设备等，可以实现产品检查系统等的系统效率化。另外，通过将无线芯片提供于交通工具类，可以防止伪造和偷盗。另外，通过将无线芯片嵌入到诸如动物等的活体中，可以容易地识别各个活体，例如通过将无线标签嵌入到诸如家畜等的活体中，可以容易识别出生年、性别、或种类等。
如此，本发明的无线芯片可以利用于各种各样的商品。尤其是本发明的无线芯片具有广的通讯范围且即使在低温或高温的严酷环境中也正常工作，因此可靠性和易用性高，而有效。
本说明书根据2006年11月30日在日本专利局受理的日本专利申请编号2006-323119而制作，所述申请内容包括在本说明书中。

Claims (20)

1.一种半导体器件，包括：
锁相环路，包括：
第一分频电路；
第二分频电路；
接收所述第一分频电路的输出及所述第二分频电路的输出的相位比较电路；
接收所述相位比较电路的输出，且按照被输入的信号转换时间常数的环路滤波器；以及
接收所述环路滤波器的输出，且对所述第二分频电路供给输出的电压控制振荡电路。
2.一种半导体器件，包括：
锁相环路，包括：
被输入第一信号的第一分频电路；
按照第二信号转换分频数的第二分频电路；
接收所述第一分频电路的输出及所述第二分频电路的输出的相位比较电路；
接收所述相位比较电路的输出的环路滤波器；以及
接收所述环路滤波器的输出，且对所述第二分频电路供给相对于所述第一信号频率比为恒定的第三信号的电压控制振荡电路。
3.一种半导体器件，包括：
锁相环路，包括：
被输入第一信号，且按照第二信号转换第一分频数的第一分频电路；
按照所述第二信号转换第二分频数的第二分频电路；
接收所述第一分频电路的输出及所述第二分频电路的输出的相位比较电路；
接收所述相位比较电路的输出的环路滤波器；以及
接收所述环路滤波器的输出，且输出相对于所述第一信号频率比为恒定的第三信号的电压控制振荡电路。
4.一种半导体器件，包括：
锁相环路，包括：
第一分频电路；
第二分频电路；
接收所述第一分频电路的输出及所述第二分频电路的输出的相位比较电路；
接收所述相位比较电路的输出的环路滤波器；
偏压电路；以及
按照信号接收所述环路滤波器的输出或所述偏压电路的输出，且对所述第二分频电路供给输出的电压控制振荡电路。
5.一种半导体器件，包括：
锁相环路，包括：
第一分频电路；
第二分频电路；
接收所述第一分频电路的输出及所述第二分频电路的输出的相位比较电路；
接收所述相位比较电路的输出的环路滤波器；以及
接收所述环路滤波器的输出，且对所述第二分频电路供给输出的电压控制振荡电路，
其中，电压控制振荡电路按照被输入的信号转换自激振荡频率。
6.根据权利要求1所述的半导体器件，其还包括：
通过解调从天线输入的交流信号而输出第一信号的解调电路；
通过译码所述第一信号而输出第二信号的译码电路；以及
被输入所述第一信号及所述第二信号，且输出第三信号的所述锁相环路，
其中，所述第二信号在数据接收期间中和在数据发送期间中具有不同的值，
并且，所述锁相环路的特性根据所述第二信号而变化。
7.根据权利要求2所述的半导体器件，其还包括：
通过解调从天线输入的交流信号而输出所述第一信号的解调电路；
通过译码所述第一信号而输出所述第二信号的译码电路；以及
被输入所述第一信号及所述第二信号，且输出所述第三信号的所述锁相环路，
其中，所述第二信号在数据接收期间中和在数据发送期间中具有不同的值，
并且，所述锁相环路的特性根据所述第二信号而变化。
8.根据权利要求3所述的半导体器件，其还包括：
通过解调从天线输入的交流信号而输出所述第一信号的解调电路；
通过译码所述第一信号而输出所述第二信号的译码电路；以及
被输入所述第一信号及所述第二信号，且输出所述第三信号的所述锁相环路，
其中，所述第二信号在数据接收期间中和在数据发送期间中具有不同的值，
并且所述锁相环路的特性根据所述第二信号而变化。
9.根据权利要求4所述的半导体器件，其还包括：
通过解调从天线输入的交流信号而输出第一信号的解调电路；
通过译码所述第一信号而输出第二信号的译码电路；以及
被输入所述第一信号及所述第二信号，且输出第三信号的所述锁相环路，
其中，所述第二信号在数据接收期间中和在数据发送期间中具有不同的值，
并且，所述锁相环路的特性根据所述第二信号而变化。
10.根据权利要求5所述的半导体器件，其还包括：
通过解调从天线输入的交流信号而输出第一信号的解调电路；
通过译码所述第一信号而输出第二信号的译码电路；以及
被输入所述第一信号及所述第二信号，且输出第三信号的所述锁相环路，
其中，所述第二信号在数据接收期间中和在数据发送期间中具有不同的值，
并且，所述锁相环路的特性根据所述第二信号而变化。
11.根据权利要求1所述的半导体器件，其还包括：
通过解调从天线输入的交流信号而输出第一信号的解调电路；
输出第二信号的存储控制电路；以及
被输入所述第一信号及所述第二信号，且输出第三信号的所述锁相环路，
其中，所述第二信号在向存储器写入期间中和在从存储器读取期间中具有不同的值，
并且，所述锁相环路的特性根据所述第二信号而变化。
12.根据权利要求2所述的半导体器件，其还包括：
通过解调从天线输入的交流信号而输出所述第一信号的解调电路；
输出所述第二信号的存储控制电路；以及
被输入所述第一信号及所述第二信号，且输出所述第三信号的所述锁相环路，
其中，所述第二信号在向存储器写入期间中和在从存储器读取中具有不同的值，
并且，所述锁相环路的特性根据所述第二信号而变化。
13.根据权利要求3所述的半导体器件，其还包括：
通过解调从天线输入的交流信号而输出所述第一信号的解调电路；
输出所述第二信号的存储控制电路；以及
被输入所述第一信号及所述第二信号，且输出所述第三信号的所述锁相环路，
其中，所述第二信号在向存储器写入期间中和在从存储器读取期间中具有不同的值，
并且，所述锁相环路的特性根据所述第二信号而变化。
14.根据权利要求4所述的半导体器件，其还包括：
通过解调从天线输入的交流信号而输出第一信号的解调电路；
输出第二信号的存储控制电路；以及
被输入所述第一信号及所述第二信号，且输出第三信号的所述锁相环路，
其中，所述第二信号在向存储器写入期间中和在从存储器读取期间中具有不同的值，
并且，所述锁相环路的特性根据所述第二信号而变化。
15.根据权利要求5所述的半导体器件，其还包括：
通过解调从天线输入的交流信号而输出第一信号的解调电路；
输出第二信号的存储控制电路；以及
被输入所述第一信号及所述第二信号，且输出第三信号的所述锁相环路，
其中，所述第二信号在向存储器写入期间中和在从存储器读取期间中具有不同的值，
并且，所述锁相环路的特性根据所述第二信号而变化。
16.根据权利要求1所述的半导体器件，其中所述半导体器件和连接到所述半导体器件的天线被适用于无线芯片。
17.根据权利要求2所述的半导体器件，其中所述半导体器件和连接到所述半导体器件的天线被适用于无线芯片。
18.根据权利要求3所述的半导体器件，其中所述半导体器件和连接到所述半导体器件的天线被适用于无线芯片。
19.根据权利要求4所述的半导体器件，其中所述半导体器件和连接到所述半导体器件的天线被适用于无线芯片。
20.根据权利要求5所述的半导体器件，其中所述半导体器件和连接到所述半导体器件的天线被适用于无线芯片。
CN2007101960681A 2006-11-30 2007-11-30 锁相环路、半导体器件以及无线芯片 Expired - Fee Related CN101197572B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310054578.0A CN103152037B (zh) 2006-11-30 2007-11-30 锁相环路、半导体器件以及无线芯片

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-323119 2006-11-30
JP2006323119 2006-11-30
JP2006323119 2006-11-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310054578.0A Division CN103152037B (zh) 2006-11-30 2007-11-30 锁相环路、半导体器件以及无线芯片

Publications (2)

Publication Number Publication Date
CN101197572A true CN101197572A (zh) 2008-06-11
CN101197572B CN101197572B (zh) 2013-03-27

Family

ID=39475010

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101960681A Expired - Fee Related CN101197572B (zh) 2006-11-30 2007-11-30 锁相环路、半导体器件以及无线芯片
CN201310054578.0A Expired - Fee Related CN103152037B (zh) 2006-11-30 2007-11-30 锁相环路、半导体器件以及无线芯片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310054578.0A Expired - Fee Related CN103152037B (zh) 2006-11-30 2007-11-30 锁相环路、半导体器件以及无线芯片

Country Status (4)

Country Link
US (2) US7973608B2 (zh)
JP (1) JP5046877B2 (zh)
KR (2) KR101440319B1 (zh)
CN (2) CN101197572B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103384194A (zh) * 2013-07-11 2013-11-06 浙江大学 空间分布单元的相位同步系统

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007041154B4 (de) * 2007-08-30 2012-11-22 Texas Instruments Deutschland Gmbh RFID Transponder mit einer PLL und Verfahren für den Betrieb eines RFID- Transponders
JP5618528B2 (ja) * 2009-11-30 2014-11-05 キヤノン株式会社 読取装置、読取装置の制御方法、および、プログラム
US8786495B2 (en) * 2010-07-14 2014-07-22 Zebra Enterprise Solutions Corp. Frequency channel diversity for real-time locating systems, methods, and computer program products
JP5755067B2 (ja) 2010-07-30 2015-07-29 株式会社半導体エネルギー研究所 無線給電システム、及び無線給電方法
TWI614995B (zh) 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
US9124413B2 (en) * 2011-10-26 2015-09-01 Qualcomm Incorporated Clock and data recovery for NFC transceivers
WO2014126026A1 (en) 2013-02-15 2014-08-21 Ricoh Company, Ltd. Amplifier circuit, antenna module, and radio communication device
US10367488B2 (en) * 2017-08-25 2019-07-30 HKC Corporation Limited Device and method for eliminating electromagnetic interference
GB201820175D0 (en) * 2018-12-11 2019-01-23 Nordic Semiconductor Asa Frequency synthesiser circuits
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits
CN109728809A (zh) * 2019-01-18 2019-05-07 柳州阜民科技有限公司 锁相环频率综合器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731870A (en) * 1984-11-23 1988-03-15 The Johns Hopkins University Platform transmitter terminal (PTT) for use with an ARGOS type satellite system and utilizing a solar array/rechargeable battery power source
US5485154A (en) * 1987-12-04 1996-01-16 Magellan Corporation (Australia) Pty. Ltd. Communication device and method(s)
JPH0748668B2 (ja) * 1988-11-22 1995-05-24 日本電気株式会社 周波数制御回路
US5302920A (en) * 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances
JPH0877317A (ja) * 1994-09-07 1996-03-22 Hitachi Ltd Ｉｃカード
DE69524701T2 (de) 1994-09-07 2002-08-14 Hitachi Ltd Staubsicherer tragbarer Chipkartenleser
JPH0961517A (ja) * 1995-08-21 1997-03-07 Nippon Avionics Co Ltd 非接触識別コード読取装置
JPH1065525A (ja) 1996-08-14 1998-03-06 Fujitsu Ltd Ｐｌｌ回路
JPH10303747A (ja) 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 複数周波数帯域ｐｌｌ周波数シンセサイザ
JPH1145314A (ja) * 1997-07-29 1999-02-16 Matsushita Electric Ind Co Ltd 非接触型情報媒体および非接触型ｉｃカードシステム
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
JPH11168405A (ja) * 1997-12-04 1999-06-22 Matsushita Electric Ind Co Ltd 無線回路とそれを用いた移動無線機
JP4083894B2 (ja) * 1998-10-23 2008-04-30 株式会社ルネサステクノロジ 位相同期ループ回路および電圧制御型発振器
US6615074B2 (en) 1998-12-22 2003-09-02 University Of Pittsburgh Of The Commonwealth System Of Higher Education Apparatus for energizing a remote station and related method
JP2003087116A (ja) 2001-09-14 2003-03-20 Nec Saitama Ltd Ｐｌｌシンセサイザ
GB0127537D0 (en) * 2001-11-16 2002-01-09 Hitachi Ltd A communication semiconductor integrated circuit device and a wireless communication system
JP2003178272A (ja) * 2001-12-11 2003-06-27 Sony Corp 電子機器、および動作制御方法
JP3854908B2 (ja) * 2002-08-02 2006-12-06 株式会社豊田自動織機 デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路
JP4045978B2 (ja) 2003-02-25 2008-02-13 松下電器産業株式会社 デジタル信号送受信機
JP3717897B2 (ja) * 2003-03-03 2005-11-16 株式会社日立国際電気エンジニアリング 高速ｐｌｌ周波数シンセサイザー
US7248165B2 (en) * 2003-09-09 2007-07-24 Motorola, Inc. Method and apparatus for multiple frequency RFID tag architecture
JP2005311945A (ja) 2004-04-26 2005-11-04 Matsushita Electric Ind Co Ltd Ｐｌｌ回路、無線通信装置及び発振周波数制御方法
US7804203B2 (en) 2004-09-09 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
WO2006118284A1 (en) 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Pll circuit and semiconductor device having the same
US7406297B2 (en) 2005-05-30 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Clock generation circuit and semiconductor device provided therewith
JP2008544730A (ja) * 2005-06-08 2008-12-04 パワーキャスト コーポレイション Ｒｆエネルギーハーベスティングを用いた電力供給装置
MX2009002213A (es) * 2006-09-01 2009-04-16 Powercast Corp Metodo y sistema de recoleccion de energia hibrida.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103384194A (zh) * 2013-07-11 2013-11-06 浙江大学 空间分布单元的相位同步系统
CN103384194B (zh) * 2013-07-11 2016-08-10 浙江大学 空间分布单元的相位同步系统

Also Published As

Publication number Publication date
KR101482923B1 (ko) 2015-01-15
JP5046877B2 (ja) 2012-10-10
US8773207B2 (en) 2014-07-08
US20110254600A1 (en) 2011-10-20
JP2008160812A (ja) 2008-07-10
US20080129396A1 (en) 2008-06-05
KR20140034881A (ko) 2014-03-20
CN103152037A (zh) 2013-06-12
CN101197572B (zh) 2013-03-27
KR20080049676A (ko) 2008-06-04
CN103152037B (zh) 2016-03-16
KR101440319B1 (ko) 2014-09-15
US7973608B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
CN101197572B (zh) 锁相环路、半导体器件以及无线芯片
Kurokawa et al. UHF RFCPUs on flexible and glass substrates for secure RFID systems
JP3940014B2 (ja) 半導体集積回路、無線タグ、および非接触型ｉｃカード
CN101211421B (zh) 半导体装置以及其驱动方法
EP0534559B1 (en) Chip card allowing remote identification
US7675358B2 (en) Semiconductor device
US20120305659A1 (en) Radio frequency integrated circuit and ic module of the same
US20200145804A1 (en) Package-less low energy communication system tag
CN213027505U (zh) 电源封装
US8209645B2 (en) System and method for converting a synchronous functional circuit to an asynchronous functional circuit
US20070297214A1 (en) Semiconductor device
KR100734168B1 (ko) 메모리 카드 인터페이스를 구비한 보안 데이터 저장 장치
US20090224046A1 (en) Smart card system and driving method thereof
CN110276106B (zh) 一种基于数模混合仿真平台的射频soc芯片的检测电路
CN101901365A (zh) 具有显示功能的芯片卡
KR20040027637A (ko) Alpu 를 사용한 ufid 혹은 rfid 등 연계 방법 및 이용 장치
Cuong et al. A HF Radio Frequency Identification Digital Controller Architecture
JPH11296629A (ja) 書換え型非接触ｉｃカード
JP2006163469A (ja) 無線タグ及び無線タグを用いたシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20211130

CF01 Termination of patent right due to non-payment of annual fee