JP2008160812A - 位相同期回路、半導体装置及び無線タグ - Google Patents

位相同期回路、半導体装置及び無線タグ Download PDF

Info

Publication number
JP2008160812A
JP2008160812A JP2007297417A JP2007297417A JP2008160812A JP 2008160812 A JP2008160812 A JP 2008160812A JP 2007297417 A JP2007297417 A JP 2007297417A JP 2007297417 A JP2007297417 A JP 2007297417A JP 2008160812 A JP2008160812 A JP 2008160812A
Authority
JP
Japan
Prior art keywords
circuit
signal
output
frequency
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007297417A
Other languages
English (en)
Other versions
JP5046877B2 (ja
JP2008160812A5 (ja
Inventor
Kiyoshi Kato
清 加藤
Takanori Matsuzaki
隆徳 松嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007297417A priority Critical patent/JP5046877B2/ja
Publication of JP2008160812A publication Critical patent/JP2008160812A/ja
Publication of JP2008160812A5 publication Critical patent/JP2008160812A5/ja
Application granted granted Critical
Publication of JP5046877B2 publication Critical patent/JP5046877B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

【課題】動作範囲の広いＰＬＬの提供を課題とする。さらに、そのようなＰＬＬを内蔵することで、通信距離や温度において動作範囲の広い半導体装置または無線タグの提供を課題とする。
【解決手段】第１の分周回路と、第２の分周回路と、第１の分周回路の出力及び第２の分周回路の出力が与えられる位相比較回路と、位相比較回路の出力が与えられ、なおかつ入力される信号に従って時定数が切り替わるループフィルタと、ループフィルタの出力が与えられ、なおかつ第２の分周回路に出力を与える電圧制御発振回路とを有する半導体装置または無線タグ。
【選択図】図３

Description

本発明は位相同期回路に関する。また本発明は、該位相同期回路を有する半導体装置に関する。さらに本発明は前記半導体装置とアンテナとを有する無線タグに関する。
位相同期回路（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）は、入力されたクロック信号に同期したクロック信号や、周波数が入力されたクロック信号のＮ倍のクロック信号を生成する機能を有する。あるいは位相同期回路は、クロック信号に近いデータ信号が入力されると、安定したクロック信号を生成する機能を有する。
下記特許文献１には、位相同期回路の基本的な構成について記載されている。
特開平１０−０６５５２５号公報（第３頁、第５図）
例えば、無線通信においてＰＬＬが用いられる。無線タグ内にＰＬＬを内蔵することで、ＰＬＬはリーダライタから送信されたデータを入力信号として安定したクロック信号を生成することができる。そして、そのクロック信号に基づいて無線タグはデータ受信等の動作を行うことができる。
ＰＬＬを内蔵する無線タグのブロック構成例を図１０に示す。図１０において、無線タグは、半導体装置１００１とアンテナ１０００を有する。半導体装置１００１は、電源回路１００２、復調回路１００３、変調回路１００４、ＰＬＬ１００５、ロジック回路１００６を有する。ＰＬＬ１００５は復調回路１００３の出力である復調信号が入力され、クロック信号ＣＬＫを出力する。ロジック回路１００６はクロック信号ＣＬＫに同期して動作する。
ＰＬＬとして、例えば、図９のような構成を考えることができる。図９において、ＰＬＬ９０１は位相比較回路（ＰＤ）９０２、ループフィルタ（ＬＰＦ）９０３、電圧制御発振回路（ＶＣＯ）９０４、分周回路（ＤＩＶ）９０５を有し、入力信号Ｉｎが入力され、出力信号Ｏｕｔを出力する。図９ではロジック内部で復調信号の周波数より高い周波数を用いる場合を想定し、分周回路９０５を用いる構成とした。データ受信期間以外はＰＬＬへの入力信号は一定となり、ＰＬＬが出力する出力信号Ｏｕｔは自走発振時の周波数（以下、自走発振周波数）を有する。従って、無線タグからのデータ送信は、ＰＬＬの自走発振周波数に同期して行われる。
図９に示したＰＬＬ９０１を内蔵した無線タグの動作実験を行ったところ、データ受信は問題なく行えたが、データ送信において通信速度の変動が大きく、通信できない不良が確認された。対策として、ループフィルタの時定数を大きくしたところ、データ送信時の不良は改善されたものの、今度はデータ受信動作の歩留まりが低下した。
このような振る舞いは以下のように説明される。無線タグに内蔵されたＰＬＬは、データ受信時においては、所定の時間内でロックすること、電源の変動に対しロックレンジが大きいことが重要である。例えば、ループフィルタの時定数を比較的小さくすることが好ましい。また、データ送信時においては、自走発振周波数の変動が通信規格内に納まることが必要である。この場合、ループフィルタの時定数は大きくすることが好ましい。つまり実験は、図９に示したＰＬＬにおいて、ロックレンジと自走発振周波数の変動の両方を改善させれば無線タグを安定して動作させることができるが、ロックレンジと自走発振周波数の変動の両方を改善させることは難しいので、無線タグを安定して動作させることができない、ということを示している。なお、無線タグの安定した動作が難しい理由の一つとして、データ受信時に電源が変動する点があげられる。例えば、１００％ＡＭ変調方式では、変調により電源供給が停止する期間が生じるため、電源電圧の変動が生じる。特にパッシブマトリクス型の無線タグでは電源電圧の変動は顕著となる。
本発明は、上記の事情を鑑みてなされたものである。本発明では、動作範囲の広いＰＬＬの提供を課題とする。さらに本発明は、そのようなＰＬＬを内蔵することで、通信距離や温度において動作範囲の広い半導体装置または無線タグの提供を課題とする。
発明者らは、ＰＬＬに必要な特性が半導体装置の動作状態によって異なることに着目した。そして、通常の無線通信において、データ送信とデータ受信は同時には行われず、期間が明確に分かれており、しかも期間毎にＰＬＬに必要な特性が異なるという特徴を利用して、ＰＬＬの構成を半導体装置の動作によって切替える方式を考えた。このようにすることで、半導体装置及び無線タグの動作範囲を改善することが可能となる。なお、無線タグの動作範囲とは、通信距離あるいは温度といった条件に対して動作する範囲を示す。また、半導体装置の動作範囲とは、半導体装置の動作条件である電源電圧、温度といったパラメータに対して動作する範囲を示す。
ＰＬＬの特性を切り替えるために具体的には、ループフィルタの時定数を切り替えることや、分周回路の分周数を切り替えることが有効である。また、ループフィルタの出力をＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）へ入力する構成とバイアス回路の出力（参照電圧）をＶＣＯへ入力する構成とを切り替えることも有効である。
上述したＰＬＬの特性の切替え方式は、複数の期間における自走発振周波数を制御したい場合にも応用することが出来る。
例えば、メモリへ書き込みを行う期間と行わない期間とで、消費電力が異なるために電源電圧がわずかに異なる場合がある。一方、無線タグはデータを送信する期間においてＰＬＬの自走発振周波数を一定に保つ必要がある。このような場合には、期間によってＶＣＯの負荷を切替えることや、ＶＣＯの入力信号電位をシフトすることで、自走発振周波数を制御することができ、無線タグの動作範囲を改善できる。
以上のようにして、本発明は、動作範囲を改善したＰＬＬ、および動作範囲を改善したＰＬＬを有する半導体装置を実現する。その結果、広い通信範囲を有し、低温や高温での厳しい環境に対しても正常に動作する優れた半導体装置または無線タグを実現することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
図１に本発明の半導体装置のブロック構成例を示す。
図１において、半導体装置１０１はアンテナ１００を接続することで無線タグを構成する。半導体装置１０１は、電源回路１０２、復調回路１０３、変調回路１０４、ＰＬＬ１０５、ロジック回路１０６有する。電源回路１０２はアンテナ１００から入力される交流信号を整流し、所定の電源電圧Ｖｄｄを生成する。復調回路１０３はアンテナ１００から入力される交流信号から情報を抽出し復調信号を出力する。例えば振幅変調（ＡＳＫ）の場合は、整流及び濾波により復調信号を生成する。変調回路１０４は変調信号が入力され、負荷変調などにより半導体装置１０１のインピーダンスを変化させる。その結果、無線タグは応答信号を送信する。
ロジック回路１０６はクロック信号ＣＬＫと復調信号が入力され、変調信号を出力する。ロジック回路が有する復号回路１０７は復調信号が入力され、受信信号を”０”／”１”に変換（復号）してデータ信号を生成、またはＳＯＦ（ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、ＥＯＦ（ｅｎｄ ｏｆ ｆｒａｍｅ）を認識して各種制御信号を生成する。ロジック回路は復号回路の他、命令解析部、チェック回路（受信データの整合性をチェックする）、メモリ、メモリ制御回路、出力回路（変調信号を生成する）、などを有し、受信した命令に従った処理を行う。
ＰＬＬ１０５は復調回路１０３の出力である復調信号と制御信号が入力され、ロジック回路の基準となるクロック信号ＣＬＫを出力する。制御信号は、復号回路１０７あるいはロジック回路１０６の他の部分が生成する信号であり、ＰＬＬの切り替えを制御する。
図２には本発明の半導体装置が有するＰＬＬのブロック構成例を示す。
図２において、ＰＬＬ２０１は、分周回路（ＤＩＶ）２０６、分周回路（ＤＩＶ）２０５、位相比較回路（ＰＤ）２０２、ループフィルタ（ＬＰＦ）２０３、電圧制御発振回路（ＶＣＯ）２０４を有し、入力信号Ｉｎ１と入力信号Ｉｎ２が入力され、出力信号Ｏｕｔを出力する。入力信号Ｉｎ１、Ｉｎ２および出力信号Ｏｕｔは、図１に示した無線タグにおいて、それぞれ、復調信号、制御信号、クロック信号ＣＬＫに対応する。
位相比較回路２０２は、信号ｃｌｋ１と信号ｃｌｋ２が入力され、位相比較を行う。位相比較回路２０２としては、ダブルバランスドミキサなどのアナログ位相比較回路や、排他論理和ゲートやＲＳフリップフロップを用いたデジタル位相比較回路といった公知の回路を使用することが出来る。
ＬＰＦ２０３はローパスフィルタであり、位相比較回路の出力を平均化する。ＬＰＦ２０３としては、ラグフィルタ、ラグリードフィルタ、アクティブループフィルタなどから、ＰＬＬ２０１が安定して動作する範囲で適宜選んで使用することが出来る。
ＶＣＯ２０４はＬＰＦ２０３の出力信号が入力され、これに基づいて発振周波数を決定し、出力信号Ｏｕｔを出力する。ＶＣＯ２０４としては、リングオシレータを利用した構成や、ＣＲ発振回路、ＬＣ発振回路、水晶発振子などを用いた構成などの公知の回路を使用することが出来る。分周回路２０５（Ｎ分周回路とする）は、出力信号Ｏｕｔが入力され、周波数が１／Ｎの信号ｃｌｋ２を生成する。分周回路２０６（Ｍ分周回路とする）は入力信号Ｉｎ１が入力され、周波数が１／Ｍの信号ｃｌｋ１を生成する。以上のようにＰＬＬはフィードバック回路を構成し、入力信号Ｉｎ１に同期した出力信号Ｏｕｔを生成する。
分周回路２０５は、出力信号Ｏｕｔが信号ｃｌｋ１のＮ倍の周波数となるように設定する役割を有する。半導体装置の内部クロックを信号ｃｌｋ１よりも早く設定したい場合に有効である。分周回路２０５、２０６は用いなくとも良い。
図１に示した無線タグにおけるＰＬＬの重要な特性として、ロックレンジと自走発振周波数の変動があげられる。無線タグでは入力信号Ｉｎ１のタイミングが通信規格で決まっていることから、ロックレンジとは、所定の信号ｃｌｋ１に同期した信号を生成できるＶｄｄのレンジと考えることが出来る。Ｖｄｄがロックレンジをはずれると、無線タグは受信データを正しく復号することができず、動作しない。ロックレンジは無線タグの復号動作に関わり、無線タグがデータを受信する期間においてロックレンジはＰＬＬにとって重要な特性ということができる。
自走発振周波数の変動とは、無線タグがデータを受信せず、入力信号Ｉｎ１が一定の値をとる場合の出力信号Ｏｕｔの周波数変動と考えることが出来る。自走発振周波数の変動が大きいと、無線タグの応答信号の周波数変動が大きく、通信規格からはずれた場合には、無線通信できない可能性が生じる。自走発振周波数は、無線タグの応答動作に関わり、無線タグがデータを送信する期間において重要な特性ということができる。
これらロックレンジや自走発振周波数の変動は、ＰＬＬのフィルタの時定数、分周回路の分周数、ＶＣＯの特性などに依存する。
一般に、無線タグはデータ受信とデータ送信を同時に行うことはなく、データを受信する期間とデータを送信する期間は分かれている。図１に示した無線タグは、制御信号によって、データ受信期間とデータ送信期間においてＰＬＬの構成を切り替えることで、無線タグの動作範囲を改善することが可能となる。例えば、入力信号Ｉｎ２が、”０”／”１”の値を取るとして、無線タグがデータを受信する期間では”０”、無線タグがデータを送信する期間では”１”とし、入力信号Ｉｎ２の値が”０”の場合にはロックレンジの広い構成、入力信号Ｉｎ２の値が”１”の場合には自走発振周波数の変動が小さい構成、と切り替えることで、期間毎に適した性能のＰＬＬを実現させることができる。その結果、通信範囲や温度において動作範囲が広い、つまり、より遠くやより低温や高温といった環境に対しても正常に動作する優れた無線タグを実現することができる。
なお、データ受信期間とデータ送信期間とに分ける例を示したが、本発明はこれに限らない。本発明は、無線タグが動作する期間が複数の期間に分けられ、それぞれの期間においてＰＬＬに求められる特性が異なる場合において適用することが出来る。半導体装置が有するロジック回路は、複数の期間を識別するための制御信号を生成し、ＰＬＬはその制御信号に基づいて、それぞれの期間に適した構成に切り替える。このような構成とすることで、本発明のＰＬＬおよび半導体装置は、広い動作範囲を実現することができる。勿論、制御信号は１本である必要はなく、複数本設けることも可能である。
なお、図１において、アンテナ１００は半導体装置１０１に外付けする構成としたが、半導体装置１０１がアンテナ１００を内蔵した形態でも構わない。また、通信方式は、電波方式、電磁誘導方式のいずれでも構わない。
（実施の形態２）
図３には本発明の半導体装置が有するＰＬＬの回路構成例を示す。図３において、ＰＬＬ３０１は、分周回路３０６、３０５、位相比較回路３０２、ループフィルタ（ＬＰＦ）３０３、電圧制御発振回路３０４を有し、入力信号Ｉｎ１と入力信号Ｉｎ２が入力され、出力信号Ｏｕｔを出力する。
位相比較回路３０２は、排他論理和ゲート（ＸＯＲ）３０７を有し、信号ｃｌｋ１と信号ｃｌｋ２の排他論理和を出力する。ＬＰＦ３０３は抵抗素子３０８（抵抗値Ｒ１）、３１０（抵抗値Ｒ２）、容量素子３０９（容量値Ｃ１）、スイッチ３１１を有する。ＬＰＦ３０３は、スイッチ３１１がオフの場合、抵抗値がＲ１、容量値がＣ１で、時定数がＲ１×Ｃ１のローパスフィルタである。スイッチ３１１がオンの場合は、抵抗値がＲ３＝（１／（１／Ｒ１＋１／Ｒ２））、容量値がＣ１で、時定数はＲ３ｘＣ１となる。Ｒ３＜Ｒ１であるから、スイッチ３１１がオンの状態はオフの状態より時定数は小さい。ＶＣＯ３０４は、電位Ｖ１が入力され、電位Ｖ２、Ｖ３を生成するリファレンス回路３１２と、電位Ｖ２、Ｖ３によって周波数を制御する発振回路３１３を有する。リファレンス回路３１２は、２つのＮ型トランジスタと２つのＰ型トランジスタを有する。発振回路３１３は５段構成で、各段は２つのＮ型トランジスタと２つのＰ型トランジスタを有する。分周回路３０６は２分周とした。例えば、図１１に示すように、データ”０”とデータ”１”が同じビット幅（ｔ０）で表される復調信号を、入力信号Ｉｎ１として入力する場合には、２分周することで、周波数が一定の信号を生成することができ、好ましい。分周回路３０５は、ＰＬＬの出力である基準クロック信号が信号ｃｌｋ１の６４倍となるように設定した。
図３に示したＰＬＬは、入力信号Ｉｎ２によってローパスフィルタの抵抗値を切り替える構成である。この切り替えにより、フィルタの時定数が変わり、ＰＬＬの特性が変化する。
例えば、データ受信期間においてはスイッチ３１１がオン、データ送信期間においてはスイッチ３１１がオフとなる構成とすることで、無線タグの動作範囲を改善することが出来る。これは以下のように説明される。
データ受信期間においては、復号動作を正しく行うために、ＰＬＬのロックレンジが広いことが好ましい。ＰＬＬのロックレンジは、ＬＰＦ３０３の時定数が小さいほうが広い。これは、時定数が小さいほうがＰＬＬの過渡特性が良く、電源電圧の変動に対して敏速にＰＬＬが応答するためである。逆に時定数が大きいと、電源電圧の変動に対してＰＬＬが敏速に応答できない。つまり、ＰＬＬの周波数が変動しにくくなるために、所望の周波数に合わせるのが遅くなり、ロックが外れやすくなる。従って、ロックレンジが狭くなる。勿論、時定数が小さすぎると、全ての信号がフィルタを通ってしまうため、フィルタが機能しなくなってしまう。時定数は、例えば、信号ｃｌｋ１の周期をＴ１とすると、１／２×Ｔ１〜２×Ｔ１とすることが好ましい。
データ送信期間においては、応答動作を正しく行うために、ＰＬＬの自走発振周波数の変動が小さい方が好ましい。データ送信期間は受信電波に変調がかかっていないため、Ｖｄｄの変動は小さく、自走発振周波数の変動にはＰＬＬのフィードバックの早さが影響すると考えられる。この場合、自走発振周波数の変動を抑えるには、ＬＰＦ３０３の時定数が大きいほうが好ましい。これは、時定数が大きい方がＬＰＦ３０３の出力信号はより平均化され、値が一定に近くなるためである。時定数は、例えば、信号ｃｌｋ２の周期をＴ２とすると、２×Ｔ２〜１００×Ｔ２とすることが好ましい。
従って例えば、入力信号Ｉｎ２が、”０”／”１”の値を取り、無線タグがデータを受信する期間では”１”、無線タグがデータを送信する期間では”０”とし、スイッチ３１１は入力信号Ｉｎ２が”１”でオンとなり”０”でオフとなるようにする。その結果、無線タグがデータを受信する期間では、スイッチ３１１はオンとなりＬＰＦ３０３の時定数は小さくなり、ロックレンジの広い構成を実現する。また、無線タグがデータを送信する期間では、スイッチ３１１はオフとなりＬＰＦ３０３の時定数は大きくなり、自走発振周波数の変動が小さい構成を実現する。このように、図３に示した本発明のＰＬＬおよびこれを内蔵した半導体装置は、広い動作範囲を実現することができる。
このようなＰＬＬを用いることで、データ受信期間とデータ送信期間といった複数の期間において、それぞれ適するようにＰＬＬを構成することが可能となり、動作範囲の広い半導体装置を実現することが可能となる。なお、制御信号は１つである必要はなく、複数の制御信号によって制御することも可能である。
図４には本発明の半導体装置が有するＰＬＬの回路構成として、実施の形態とは異なる例を示す。
図４において、ＰＬＬ４０１は、分周回路（ＤＩＶ）３０６、３０５、位相比較回路（ＰＤ）３０２、ループフィルタ（ＬＰＦ）４０６、電圧制御発振回路（ＶＣＯ）３０４を有し、入力信号Ｉｎ１と入力信号Ｉｎ２が入力され、出力信号Ｏｕｔを出力する。
位相比較回路３０２は、排他論理和ゲート（ＸＯＲ）３０７を有し、信号ｃｌｋ１と信号ｃｌｋ２の排他論理和を出力する。ＬＰＦ４０６は抵抗素子４０２（抵抗値Ｒ１）、容量素子４０３（容量値Ｃ１）、４０４（容量値Ｃ２）、スイッチ４０５を有する。ＬＰＦ４０６は、スイッチ４０５がオフの場合、抵抗値がＲ１、容量値がＣ１で、時定数がＲ１×Ｃ１のローパスフィルタである。スイッチ４０５がオンの場合は、抵抗値がＲ１、容量値がＣ１＋Ｃ２で、時定数はＲ１×（Ｃ１＋Ｃ２）となる。従って、スイッチ４０５がオンの状態はオフの状態より時定数は大きい。ＶＣＯ３０４は、電位Ｖ１が入力され、電位Ｖ２、Ｖ３を生成するリファレンス回路３１２と、電位Ｖ２、Ｖ３によって周波数を制御する発振回路３１３を有する。リファレンス回路３１２は、２つのＮ型トランジスタと２つのＰ型トランジスタを有する。発振回路３１３は５段構成で、各段は２つのＮ型トランジスタと２つのＰ型トランジスタを有する。分周回路３０６は２分周とした。例えば、図１１に示すように、”０”と”１”が同じビット幅（ｔ０）で表される復調信号を入力信号Ｉｎ１として入力する場合には、２分周することで、周波数が一定の信号を生成することができ、好ましい。分周回路３０５は、ＰＬＬの出力である基準クロック信号が信号ｃｌｋ１の６４倍となるように設定した。
図４に示したＰＬＬは、入力信号Ｉｎ２によってローパスフィルタの容量値を切り替える構成である。この切り替えにより、フィルタの時定数が変わり、ＰＬＬの特性が変化する。
例えば、データ受信期間においてはスイッチ４０５がオフ、データ送信期間においてはスイッチ４０５がオンとなる構成とすることで、無線タグの動作範囲を改善することが出来る。これは以下のように説明される。
データ受信期間においては、復号動作を正しく行うために、ＰＬＬのロックレンジが広いことが好ましい。ＰＬＬのロックレンジは、ＬＰＦ４０６の時定数が小さいほうが広い。これは、時定数が小さいほうがＰＬＬの過渡特性が良く、電源電圧の変動に対して敏速に変動するためである。逆に時定数が大きいと、電源電圧の変動に対してＰＬＬが敏速に応答できない。つまり、ＰＬＬの周波数が変動しにくくなるために、所望の周波数に合わせるのが遅くなり、ロックがはずれやすくなる。従って、ロックレンジが狭くなる。勿論、時定数が小さすぎると、全ての信号がフィルタを通ってしまうため、フィルタが機能しなくなってしまう。時定数は、例えば、信号ｃｌｋ１の周期をＴ１とすると、１／２×Ｔ１〜２×Ｔ１とすることが好ましい。
データ送信期間においては、応答動作を正しく行うために、ＰＬＬの自走発振周波数の変動が小さい方が好ましい。データ送信期間は受信電波に変調がかかっていないため、Ｖｄｄの変動は小さく、自走発振周波数の変動にはＰＬＬのフィードバックの早さが影響すると考えられる。この場合、自走発振周波数の変動を抑えるには、ＬＰＦ４０６の時定数が大きいほうが好ましい。これは、時定数が大きい方がＬＰＦ４０６の出力信号はより平均化され、値が一定に近くなるためである。時定数は、例えば、信号ｃｌｋ２の周期をＴ２とすると、２×Ｔ２〜１００×Ｔ２とすることが好ましい。
従って例えば、入力信号Ｉｎ２が、”０”／”１”の値を取り、無線タグがデータを受信する期間では”１”、無線タグがデータを送信する期間では”０”とし、スイッチ４０５は入力信号Ｉｎ２が”１”でオフとなり”０”でオンとなるようにする。その結果、無線タグがデータを受信する期間では、スイッチ４０５はオフとなりＬＰＦ４０６の時定数は小さくなり、ロックレンジの広い構成を実現する。また、無線タグがデータを送信する期間では、スイッチ４０５はオンとなりＬＰＦ４０６の時定数は大きくなり、自走発振周波数の変動が小さい構成を実現する。このように、図４に示した本発明のＰＬＬおよびこれを内蔵した半導体装置は、広い動作範囲を実現することができる。
このようなＰＬＬを用いることで、データ受信期間とデータ送信期間といった複数の期間において、それぞれ適するようにＰＬＬを構成することが可能となり、動作範囲の広い半導体装置を実現することが可能となる。
なお、本実施例で示した半導体装置の構成は、本明細書中の他の実施の形態または実施例で示す半導体装置の構成と組み合わせて実施することが可能である。
図５には本発明の半導体装置が有するＰＬＬの回路構成例を示す。
図５において、ＰＬＬ５０１は、分周回路（ＤＩＶ）３０６、５０５、位相比較回路（ＰＤ）２０２、ループフィルタ（ＬＰＦ）２０３、電圧制御発振回路（ＶＣＯ）２０４を有し、入力信号Ｉｎ１と入力信号Ｉｎ２が入力され、出力信号Ｏｕｔを出力する。
位相比較回路２０２は、信号ｃｌｋ１と信号ｃｌｋ２が入力され、位相比較を行う。ＬＰＦ２０３はローパスフィルタであり、位相比較回路の出力を平均化する。ＶＣＯ２０４は平均化された位相比較結果であるＬＰＦ２０３の出力信号が入力され、これに基づいて発振周波数を決定し、出力信号Ｏｕｔを生成する。
分周回路３０６は、入力信号Ｉｎ１が入力され、周波数が１／２の信号ｃｌｋ１を生成する。分周回路５０５は、分周回路５０２、５０３及びスイッチ５０４を有し、ＶＣＯ２０４の出力信号が入力され、周波数が１／８もしくは１／６４の信号ｃｌｋ２を生成する。入力信号Ｉｎ２によって信号ｃｌｋ２の周波数が１／８もしくは１／６４に切り替わる。
図５に示したＰＬＬ５０１は、入力信号Ｉｎ２によって分周回路５０５を切り替える構成である。具体的には、信号ｃｌｋ２をＶＣＯ２０４の出力信号Ｏｕｔの６４分周とするか８分周とするかを切り替える。その結果、入力信号Ｉｎ１と出力信号Ｏｕｔの周波数の比を変えずに、ＰＬＬ５０１の特性が変化する。
例えば、自走時のＶＣＯ２０４の発振周波数は信号ｃｌｋ１の６４倍であるとし、データ受信期間においては信号ｃｌｋ２をＶＣＯ２０４の出力信号の１／６４とし、データ送信期間においては信号ｃｌｋ２をＶＣＯ２０４の出力信号の１／８とすることで、無線タグの動作範囲を改善することが出来る。これは以下のように説明される。
データ受信期間においては、復号動作を正しく行うために、信号ｃｌｋ１と信号ｃｌｋ２の周波数が一致する構成とする。つまり、分周回路５０５を６４分周とする。分周回路５０５を８分周とすると信号ｃｌｋ２は信号ｃｌｋ１の８倍の周波数となり、ロックできないもしくはロックレンジが狭い構成となってしまう。
データ送信期間においては、受信電波に変調がかかっていないため、入力信号Ｉｎ１をロックする必要がなく、応答動作を正しく行うためには、自走発振周波数の変動が小さいことが好ましい。自走発振周波数の変動を抑えるには、ＰＬＬのフィードバックを早くすることが好ましく、つまり、位相比較を行う信号ｃｌｋ２の周波数を高くすることが好ましい。自走発振周波数の変動をどの程度抑える必要があるかによるが、データ送信期間の信号ｃｌｋ２の周波数は、データ受信期間の信号ｃｌｋ２の周波数の２〜１２８倍とすることが好ましい。図５に示したＰＬＬでは、分周回路５０５を８分周とすることで自走発振周波数の変動を低減することが出来る。
その結果、特に無線タグがデータを送信する期間において、自走発振周波数の変動が小さい構成を実現することができる。このように、図５に示した本発明のＰＬＬおよびこれを内蔵した半導体装置は、広い動作範囲を実現することができる。
このようなＰＬＬを用いることで、データ受信期間とデータ送信期間といった複数の期間において、それぞれ適するようにＰＬＬを構成することが可能となり、動作範囲の広い半導体装置を実現することが可能となる。
なお、本発明は、図５の構成に限定されない。入力信号Ｉｎ１と出力信号Ｏｕｔの周波数の比を変えずに、ＶＣＯの発振周波数を変えることができるＰＬＬであればどのような構成であっても構わない。なお、本実施例で示した半導体装置の構成は、本明細書中の他の実施の形態または実施例で示す半導体装置の構成と組み合わせて実施することが可能である。
図１２には本発明の半導体装置が有するＰＬＬの回路構成例を示す。
図１２において、ＰＬＬ１２００は、分周回路（ＤＩＶ）１２０４、５０５、位相比較回路（ＰＤ）２０２、ループフィルタ（ＬＰＦ）２０３、電圧制御発振回路（ＶＣＯ）２０４を有し、入力信号Ｉｎ１と入力信号Ｉｎ２が入力され、出力信号Ｏｕｔを出力する。
位相比較回路２０２は、信号ｃｌｋ１と信号ｃｌｋ２が入力され、位相比較を行う。ＬＰＦ２０３はローパスフィルタであり、位相比較回路の出力を平均化する。ＶＣＯ２０４は平均化された位相比較結果であるＬＰＦ２０３の出力信号が入力され、これに基づいて発振周波数を決定する。
分周回路１２０４は、分周回路１２０１、１２０２及びスイッチ１２０３を有し、入力信号Ｉｎ１が入力され、周波数が１／２もしくは１／１６の信号ｃｌｋ１を生成する。入力信号Ｉｎ２によって信号ｃｌｋ１の周波数が１／２もしくは１／１６に切り替わる。分周回路５０５は、分周回路５０２、５０３及びスイッチ５０４を有し、ＶＣＯ２０４の出力信号が入力され、周波数が１／８もしくは１／６４の信号ｃｌｋ２を生成する。入力信号Ｉｎ２によって信号ｃｌｋ２の周波数が１／８もしくは１／６４に切り替わる。
図１２に示したＰＬＬ１２００は、入力信号Ｉｎ２によって分周回路を切り替える構成である。具体的には、信号ｃｌｋ１を入力信号Ｉｎ１の１６分周、信号ｃｌｋ２をＶＣＯ２０４の出力信号の６４分周とした状態と、信号ｃｌｋ１を入力信号Ｉｎ１の２分周、信号ｃｌｋ２をＶＣＯ２０４の出力信号の８分周とした状態を切り替えることで、入力信号Ｉｎ１と出力信号Ｏｕｔの周波数の比を変えずに、ＰＬＬ１２００の特性が変化する。
例えば、自走時のＶＣＯの発振周波数は入力信号Ｉｎ１の４倍であるとし、データ受信期間においては信号ｃｌｋ１を入力信号Ｉｎ１の１／１６、信号ｃｌｋ２をＶＣＯ２０４の出力信号の１／６４とし、データ送信期間においては信号ｃｌｋ１を入力信号Ｉｎ１の１／２、信号ｃｌｋ２をＶＣＯ２０４の出力信号の１／８とすることで、無線タグの動作範囲を改善することが出来る。これは以下のように説明される。
データ受信期間においては、復号動作を正しく行うために、ＰＬＬのロックレンジが広いことが好ましい。ＰＬＬのロックレンジは、信号ｃｌｋ２の周波数が遅い方が広い。これは、信号ｃｌｋ２の周波数とループフィルタの時定数の関係で、時定数が小さいほうがロックレンジが広いことと同じである。つまり、信号ｃｌｋ２の周波数が高いとローパスフィルタによって減衰するためにフィードバックが弱くなり、ＰＬＬの過渡特性が悪くなる。ＰＬＬは、電源電圧が変動した場合、自走発振周波数が変動するため、これを再び信号ｃｌｋ１の周波数に合わせ込む必要がある。ところが、信号ｃｌｋ２の周波数が高いとＰＬＬの周波数が変動しにくくなるために、ＰＬＬの周波数を所望の周波数に合わせるのが遅くなり、ロックがはずれやすくなる。つまり、ロックレンジが狭くなる。勿論、信号ｃｌｋ２の周波数が低すぎても、ＰＬＬのフィードバックが遅くなるために限度がある。信号ｃｌｋ２の周波数は、例えば、時定数をτとすると、１／（２×τ１）〜２／τ１とすることが好ましい。
データ送信期間においては、応答動作を正しく行うために、自走発振周波数の変動が小さいことが好ましい。自走発振周波数の変動を抑えるには、ＰＬＬのフィードバックを早くする、つまり、位相比較を行う信号ｃｌｋ２の周波数を早くすることが好ましい。自走発振周波数の変動をどの程度抑える必要があるかによるが、データ送信期間の信号ｃｌｋ２の周波数は、データ受信期間の信号ｃｌｋ２の周波数の２〜１２８倍とすることが好ましい。図１２に示したＰＬＬ１２００では、分周回路５０５は１６分周、分周回路１２０４は２分周とすることで自走発振周波数の変動を低減することが出来る。
その結果、特に無線タグがデータを送信する期間において、自走発振周波数の変動が小さい構成を実現することができる。このように、図１２に示した本発明のＰＬＬ１２００およびこれを内蔵した半導体装置は、広い動作範囲を実現することができる。
このようなＰＬＬ１２００を用いることで、データ受信期間とデータ送信期間といった複数の期間において、それぞれ適するようにＰＬＬを構成することが可能となり、動作範囲の広い半導体装置を実現することが可能となる。なお、制御信号は１つである必要はなく、複数の制御信号によって制御することも可能である。
なお、本実施例で示した半導体装置の構成は、本明細書中の他の実施の形態または実施例で示す半導体装置の構成と組み合わせて実施することが可能である。
図６には本発明の半導体装置が有するＰＬＬの回路構成例を示す。
図６において、ＰＬＬ６０１は、分周回路（ＤＩＶ）２０６、２０５、位相比較回路（ＰＤ）２０２、ループフィルタ（ＬＰＦ）２０３、電圧制御発振回路（ＶＣＯ）２０４、バイアス回路（ＢＩＡＳ）６０７、スイッチ（ＳＷ）６０２を有し、入力信号Ｉｎ１と入力信号Ｉｎ２が入力され、出力信号Ｏｕｔを出力する。
位相比較回路２０２は、信号ｃｌｋ１と信号ｃｌｋ２が入力され、位相比較を行う。ＬＰＦ２０３はローパスフィルタであり、位相比較回路の出力を平均化する。ＶＣＯ２０４はスイッチ６０２によって選択されたＬＰＦ２０３の出力信号もしくはバイアス回路６０７の出力信号のいずれか一方が入力され、これに基づいて発振周波数を決定する。分周回路２０５（Ｎ分周回路とする）は、出力信号Ｏｕｔが入力され、周波数が１／Ｎの信号ｃｌｋ２を生成する。分周回路２０６（Ｍ分周回路とする）は入力信号Ｉｎ１が入力され、周波数が１／Ｍの信号ｃｌｋ１を生成する。
図６に示したＰＬＬ６０１は、入力信号Ｉｎ２によってＶＣＯ２０４の入力信号を切り替える構成である。ＶＣＯ２０４がＬＰＦ２０３の出力信号を入力する場合は、出力信号Ｏｕｔは入力信号Ｉｎ１に同期した信号を生成するが、ＶＣＯ２０４がバイアス回路６０７の出力信号を入力する場合は、フィードバック回路ではなく、単なる発振回路となる。
例えば、データ受信期間においては、ＬＰＦ２０３の出力信号がＶＣＯ２０４に入力され、データ送信期間においては、バイアス回路６０７の出力信号がＶＣＯ２０４に入力される構成とすることで、無線タグの動作範囲を改善することが出来る。これは以下のように説明される。
データ受信期間においては、復号動作を正しく行うために、ＬＰＦ２０３の出力信号がＶＣＯ２０４に入力される構成とする。バイアス回路６０７の出力信号がＶＣＯ２０４に入力される構成ではフィードバックが機能しないため復号動作を行うことが出来ない。
データ送信期間においては、受信電波に変調がかかっていないため、入力信号Ｉｎ１に対してロックする必要がなく、応答動作を正しく行うためには、自走発振周波数の変動が小さいことが好ましい。自走発振周波数の変動は、電源電圧の変動や、ＰＬＬ６０１のフィードバックの早さに依存するが、データ送信期間は受信電波に変調がかかっておらず電源電圧Ｖｄｄの変動は小さいと考えられ、ＰＬＬ６０１のフィードバックを早くすることが重要と考えられる。
図６に示した構成では、バイアス回路６０７の出力信号をＶＣＯ２０４に入力し、ＰＬＬ６０１のフィードバック自体をなくすことで、発振周波数の変動を低減することが出来る。勿論、バイアス回路６０７の出力信号は、所望の周波数の出力信号Ｏｕｔが得られるように設計された電位を有する。
このような構成とすることで、無線タグがデータを送信する期間において、自走発振周波数の変動を低減することができる。その結果、このように、図６に示した本発明のＰＬＬ６０１およびこれを内蔵した半導体装置は、広い動作範囲を実現することができる。
このようなＰＬＬを用いることで、複数の期間において、それぞれ適するようにＰＬＬを構成することが可能となり、動作範囲の広い半導体装置を実現することが可能となる。
なお、本実施例で示した半導体装置の構成は、本明細書中の他の実施の形態または実施例で示す半導体装置の構成と組み合わせて実施することが可能である。
無線タグの動作範囲の改善に関し、ロックレンジや自走発振周波数の変動とは異なるＰＬＬの特性に着目した例を説明する。
例えば、無線タグがデータを送信する期間においてＰＬＬの自走発振周波数を一定に保つ必要があるが、半導体装置の消費電力がデータ送信期間内の期間Ａと期間Ｂにおいて異なるために電源電圧が期間Ａと期間Ｂでわずかに異なる場合がある。消費電力が大きい動作としては、例えば、メモリへの書き込み動作が挙げられる。つまり、期間Ａとしてメモリへの書き込み動作期間、期間Ｂとしてメモリへ書き込みを行っていない期間などが考えられる。このような期間の切り替えを行う制御信号はメモリ制御回路で生成することが出来る。
このような場合には、期間Ａと期間ＢでＶＣＯの負荷を切替えることや、ＶＣＯの入力信号電位をシフトすることが有効である。その結果、自走発振周波数を制御することができ、無線タグの動作範囲を改善し得る。
図７には本発明の半導体装置が有するＰＬＬの回路構成例を示す。
図７において、ＰＬＬ７００は、分周回路（ＤＩＶ）２０６、２０５、位相比較回路（ＰＤ）２０２、ループフィルタ（ＬＰＦ）２０３、電圧制御発振回路（ＶＣＯ）７０１を有し、入力信号Ｉｎ１と入力信号Ｉｎ２が入力され、出力信号Ｏｕｔを出力する。
位相比較回路２０２は、信号ｃｌｋ１と信号ｃｌｋ２が入力され、位相比較を行う。ＬＰＦ２０３はローパスフィルタであり、位相比較回路の出力を平均化する。ＶＣＯ７０１は、電位Ｖ１および入力信号Ｉｎ２が入力され、電位Ｖ２、Ｖ３を生成するリファレンス回路７０２と、電位Ｖ２、Ｖ３によって周波数を制御する発振回路７０３とを有する。リファレンス回路７０２は、２つのＮ型トランジスタ７０６、７０９と、３つのＰ型トランジスタ７０４、７０５、７０８とスイッチ７０７を有する。発振回路７０３は５段構成で、各段は２つのＮ型トランジスタと２つのＰ型トランジスタを有する。分周回路２０５（Ｎ分周回路とする）は、出力信号Ｏｕｔが入力され、周波数が１／Ｎの信号ｃｌｋ２を生成する。分周回路２０６（Ｍ分周回路とする）は入力信号Ｉｎ１が入力され、周波数が１／Ｍの信号ｃｌｋ１を生成する。
図７に示したＰＬＬ７００は、入力信号Ｉｎ２によって自走発振周波数が変化し、スイッチ７０７がオンのときの自走発振周波数はオフのときよりも遅いことを特徴とする。これは、以下のように説明される。
リファレンス回路７０２は、Ｐ型トランジスタ７０４とＮ型トランジスタ７０６の直列接続によって、電位Ｖ１に対する電位Ｖ２を決め、Ｐ型トランジスタ７０８とＮ型トランジスタ７０９の直列接続によって、電位Ｖ２に対する電位Ｖ３を決める。リファレンス回路７０２は、スイッチ７０７がオンとなることによってＰ型トランジスタ７０４とＰ型トランジスタ７０５が並列に接続されるため、Ｐ型トランジスタ７０４のチャネル幅を増加させる効果がある。リファレンス回路７０２は、Ｐ型トランジスタ７０４のチャネル幅が大きいほど、電位Ｖ２は高くなり、また電位Ｖ３は低くなる。従って、スイッチ７０７がオンとなることで、電位Ｖ２は高くなり、また、電位Ｖ３は低くなる。
また、発振回路７０３は、電位Ｖ３が高く、電位Ｖ２が低いほど、発振周波数が遅くなる構成であるから、スイッチ７０７がオンのときの自走発振周波数はオフのときよりも遅いことがわかる。
図７に示した構成のＰＬＬ７００を用いることで、本発明の半導体装置は動作範囲を改善することが可能になる。
例えば、無線タグが動作する期間において、期間１の電源電圧をＶｄｄ１、期間２の電源電圧をＶｄｄ２（Ｖｄｄ２＞Ｖｄｄ１）とし、両方の期間においてＶＣＯ７０１の自走発振周波数が一定である場合に動作範囲が最大となる場合を考える。上述したデータ送信期間において電源電圧が変わる例はこの場合に相当する。
期間１と期間２においてＰＬＬ７００の切り替えが無ければ、電源電圧の高い期間２において、自走発振周波数が大きくなる。従って、図７に示したＰＬＬ７００において、期間２における自走発振周波数を期間１よりも低減させることで、期間１と期間２の周波数を揃え、無線タグの動作範囲を改善することが出来る。
このような構成とすることで、無線タグがデータを送信する期間において、自走発振周波数の変動を低減することができる。その結果、このように、図７に示した本発明のＰＬＬおよびこれを内蔵した半導体装置は、広い動作範囲を実現することができる。
このようなＰＬＬを用いることで、複数の期間において、それぞれ適するようにＰＬＬを構成することが可能となり、動作範囲の広い半導体装置を実現することが可能となる。
なお、本実施例で示した半導体装置の構成は、本明細書中の他の実施の形態または実施例で示す半導体装置の構成と組み合わせて実施することが可能である。
本実施例では、実施例５に示した例と同じ目的で、異なる回路構成について説明する。
図８には本発明の半導体装置が有するＰＬＬの回路構成例を示す。
図８において、ＰＬＬ８０１は、分周回路（ＤＩＶ）２０６、２０５、位相比較回路（ＰＤ）２０２、ループフィルタ（ＬＰＦ）２０３、電圧制御発振回路（ＶＣＯ）８０６を有し、入力信号Ｉｎ１と入力信号Ｉｎ２が入力され、出力信号Ｏｕｔを出力する。
位相比較回路２０２は、信号ｃｌｋ１と信号ｃｌｋ２が入力され、位相比較を行う。ＬＰＦ２０３はローパスフィルタであり、位相比較回路の出力を平均化する。ＶＣＯ８０６は、電位Ｖ１および入力信号Ｉｎ２が入力され、電位Ｖ２、Ｖ３を生成するリファレンス回路８０２と、電位Ｖ２、Ｖ３によって周波数を制御する発振回路８０３とを有する。
リファレンス回路８０２は、２つのＮ型トランジスタと、３つのＰ型トランジスタを有する。発振回路８０３は５段構成で、各段は２つのＮ型トランジスタと２つのＰ型トランジスタを有する。また、スイッチ（ＳＷ）８０５と容量素子（Ｃ）８０４を有する。分周回路２０５（Ｎ分周回路とする）は、出力信号Ｏｕｔが入力され、周波数が１／Ｎの信号ｃｌｋ２を生成する。分周回路２０６（Ｍ分周回路とする）は入力信号Ｉｎ１が入力され、周波数が１／Ｍの信号ｃｌｋ１を生成する。
図８に示したＰＬＬ８０１は、入力信号Ｉｎ２によって自走発振周波数が変化し、スイッチ８０５がオンのときの自走発振周波数はオフのときよりも遅いことを特徴とする。これは、スイッチ８０５がオンになると、容量素子８０４が発振回路８０３の負荷として追加されるためである。
図８に示した構成のＰＬＬ８０１を用いることで、本発明の半導体装置は動作範囲を改善することが可能になる。
例えば、無線タグが動作する期間において、期間１の電源電圧をＶｄｄ１、期間２の電源電圧をＶｄｄ２（Ｖｄｄ２＞Ｖｄｄ１）とし、両方の期間においてＶＣＯ８０６の自走発振周波数が一定である場合に動作範囲が最大となる場合を考える。上述したデータ送信期間において電源電圧が変わる例はこの場合に相当する。
期間１と期間２においてＰＬＬ８０１の切り替えが無ければ、電源電圧の高い期間２において、自走発振周波数が大きくなる。従って、図８に示したＰＬＬ８０１において、期間２における自走発振周波数を期間１よりも低減させることで、期間１と期間２の周波数を揃え、無線タグの動作範囲を改善することが出来る。
このような構成とすることで、無線タグがデータを送信する期間において、自走発振周波数の変動を低減することができる。その結果、このように、図８に示した本発明のＰＬＬおよびこれを内蔵した半導体装置は、広い動作範囲を実現することができる。
このようなＰＬＬを用いることで、複数の期間において、それぞれ適するようにＰＬＬを構成することが可能となり、動作範囲の広い半導体装置を実現することが可能となる。
なお、本実施例で示した半導体装置の構成は、本明細書中の他の実施の形態または実施例で示す半導体装置の構成と組み合わせて実施することが可能である。
本実施例では、本発明の半導体装置において、バッテリーを設けた例に関して図面を参照して説明する。
本実施例で示す半導体装置の一例に関して図１３を参照して説明する。図１３に示す半導体装置１５０１は、アンテナ１００、１５０２、電源供給部１５０８、信号処理部１５０７を有している。
電源供給部１５０８は、電源回路１５０３、充電制御回路１５０４、バッテリー１５０５、放電制御回路１５０６を有する。また、信号処理部１５０７は、復調回路１０３、変調回路１０４、ＰＬＬ１０５、ロジック回路１０６を有する。
信号処理部１５０７の動作について説明する。復調回路１０３はアンテナ１００から入力される交流信号から情報を抽出し復調信号を出力する。例えば振幅変調（ＡＳＫ）の場合は、整流及び濾波により復調信号を生成する。変調回路１０４は変調信号が入力され、負荷変調などにより半導体装置１５０１のインピーダンスを変化させる。その結果、無線タグは応答信号を送信する。ロジック回路１０６はクロック信号と復調信号が入力され、変調信号を出力する。ロジック回路１０６が有する復号回路１０７は復調信号が入力され、受信信号を”０”／”１”に変換（復号）してデータ信号を生成、またはＳＯＦ、ＥＯＦを認識して各種制御信号を生成する。ロジック回路１０６は復号回路の他、命令解析部、チェック回路（受信データの整合性をチェックする）、メモリ、メモリ制御回路、出力回路（変調信号を生成する）、などを有し、受信した命令に従った処理を行う。
ＰＬＬ１０５は復調回路１０３の出力である復調信号と制御信号が入力され、ロジック回路１０６の基準となるクロック信号ＣＬＫを出力する。制御信号は、復号回路１０７あるいはロジック回路１０６の他の部分が生成する信号であり、ＰＬＬ１０５の切り替えを制御する。
なお、上記実施の形態１における図１の構成との主な違いは、半導体装置１５０１に電源供給部１５０８が設けられた点にある。
また、図１３における信号処理部１５０７の電源は、バッテリー１５０５によって放電制御回路１５０６を介して供給されている。
次に、電源供給部１５０８の動作について説明する。電源回路１５０３はアンテナ１５０２から入力された交流信号を整流し、平滑化された電位Ｖ１を出力する。充電制御回路１５０４は、平滑化された電位が入力され、バッテリーの充電を開始する。充電制御回路１５０４は電圧検出回路を有し、電位Ｖ１がある値以上になったら充電を開始する構成としても良い。また、バッテリーの過充電を防止するために、バッテリーの電位Ｖ２を入力し、電位Ｖ２がある値以上になったら充電を停止する構成としても良い。
放電制御回路１５０６は、バッテリーの電位Ｖ２が入力され、電源電圧Ｖｄｄを出力する。放電制御回路１５０６は電圧検出回路を有し、電位Ｖ２がある値以上になったら放電を開始する構成としても良い。また放電制御回路１５０６は電圧検出回路を有し、電位Ｖ２がある値以下になったら放電を停止する構成としても良い。
アンテナ１００は無線タグの通信規格に合せた構成とする。通信信号を１３．５６ＭＨｚとする場合は、アンテナ１００は１３．５６ＭＨｚ帯用のアンテナ（代表的にはコイルアンテナ）とする。
この時、アンテナ１５０２も１３．５６ＭＨｚ帯用のアンテナとし、バッテリー１５０５を充電するためのリーダライタからの電磁波の周波数も共通としてもよい。その場合、充電のための信号と、通信のための信号とを同一の周波数帯にすることでアンテナ１５０２を共有にすることができる。アンテナ１５０２を共有化することにより、半導体装置を小型化することができる。
また、アンテナ１５０２は外部に無作為に生じている電磁波を受信する構成としても良い。その場合、アンテナ１５０２は外部に無作為に生じている微弱な電磁波を取り込んで、バッテリー１５０５に少しずつ充電を行う。
以上のように、本発明は、無線で充電可能なバッテリーを設けることもできる。その結果、バッテリー電源を用いることで、通信範囲を拡大するなど、より動作範囲の広い無線タグを実現することが可能となる。
なお、本実施例で示した半導体装置の構成は、本明細書中の他の実施の形態または実施例で示す半導体装置の構成と組み合わせて実施することが可能である。
本実例で示す半導体装置の一例に関して図１４を参照して説明する。図１４に示す半導体装置１６０１は、アンテナ１００、１６０２、電源供給部１６１０、信号処理部１６０９を有している。
電源供給部１６１０は、電源回路１６０３、復調回路１６０４、変調回路１６０５、充電回路１６０６、放電回路１６１１、充放電制御回路１６０７、バッテリー１６０８を有する。また、信号処理部１６０９は、電源回路１０２、復調回路１０３、変調回路１０４、ＰＬＬ１０５、ロジック回路１０６を有する。
信号処理部１６０９の動作について説明する。電源回路１０２はアンテナ１００から入力される交流信号を整流し、所定の電圧を生成する。復調回路１０３はアンテナ１００から入力される交流信号から情報を抽出し復調信号を出力する。例えば振幅変調（ＡＳＫ）の場合は、整流及び濾波に復調信号を生成する。変調回路１０４は変調信号が入力され、負荷変調などにより半導体装置１６０１のインピーダンスを変化させる。その結果、無線タグは応答信号を送信する。ロジック回路１０６はクロック信号と復調信号が入力され、変調信号を出力する。ロジック回路１０６が有する復号回路１０７は復調信号が入力され、受信信号を”０”／”１”に変換（復号）してデータ信号を生成、またはＳＯＦ、ＥＯＦを認識して各種制御信号を生成する。ロジック回路は復号回路の他、命令解析部、チェック回路（受信データの整合性をチェックする）、メモリ、メモリ制御回路、出力回路（変調信号を生成する）、などを有し、受信した命令に従った処理を行う。
ＰＬＬ１０５は復調回路１０３の出力である復調信号と制御信号が入力され、ロジック回路の基準となるクロック信号ＣＬＫを出力する。制御信号は、復号回路１０７あるいはロジック回路の他の部分が生成する信号であり、ＰＬＬ１０５の切り替えを制御する。
なお、上記実施の形態１における図１の構成との違いは、半導体装置１６０１に電源供給部１６１０が設けられた点にある。
また、図１４における信号処理部１６０９の電源は、電源供給部１６１０から供給される。電源供給部１６１０は主としてバッテリーから電源を供給する。電源回路１６０３が電源として十分な電圧を生成する場合は、電源供給部１６１０の制御のもと、一部もしくは全部の電源を電源回路１０２から供給する。
次に、電源供給部１６１０の動作について説明する。電源回路１６０３はアンテナ１６０２から入力された交流信号を整流し、平滑化された電位を出力する。充電回路１６０６は、平滑化された電位が入力され、充放電制御回路１６０７の制御のもと、バッテリー１６０８の充電を行う。放電回路１６１１は、バッテリー１６０８の電位が入力され、充放電制御回路１６０７の制御のもと、電源電圧Ｖｄｄを信号処理部１６０９に供給する。
充放電制御回路１６０７は、復調回路１６０４の出力である復調信号、電源回路１６０３の出力電位Ｖ１、電源回路１０２の出力電位Ｖ３、バッテリー１６０８の出力電位Ｖ２が入力され、充電回路１６０６、放電回路１６１１へ制御信号を出力し、変調回路１６０５へ変調信号を出力する。充放電制御回路１６０７は、復調信号と、電源回路１６０３、１０２やバッテリー１６０８から出力される電位に基づいて、充放電するタイミングを制御する。また、バッテリー１６０８の充放電に関する情報を変調信号として出力する。
例えば、充放電制御回路１６０７は、復調信号を入力することで、リーダライタが送信する信号に基づく充放電、または充放電の動作を行う条件の設定をすることができる。また、電位Ｖ１、Ｖ２、Ｖ３を入力することで、バッテリー１６０８の充電が十分でなく、電源回路１６０３が充電できる状態であれば、充電を行うという動作や、電源回路１０２の電位Ｖ２が信号処理部１６０９の電源として十分であれば、バッテリー１６０８からの電源供給を停止して電源回路１０２から電源を供給するという動作、などを行うことが出来る。
なお、復調回路１６０４はアンテナ１６０２から入力される交流信号から情報を抽出し復調信号を出力する。また変調回路１６０５は変調信号が入力され、負荷変調などにより半導体装置１６０１のインピーダンスを変化させる。その結果、無線タグは信号を送信する。
アンテナ１００は無線タグの通信規格に合せた構成とする。通信信号を１３．５６ＭＨｚとする場合は、アンテナ１００は１３．５６ＭＨｚ帯用のアンテナ（代表的にはコイルアンテナ）とする。
この時、アンテナ１６０２も１３．５６ＭＨｚ帯用のアンテナとし、バッテリー１６０８を充電するためのリーダライタからの電磁波の周波数も共通としてもよい。その場合、充電のための信号と、通信のための信号とを同一の周波数帯にすることでアンテナ１６０２を共有にすることができる。アンテナ１６０２を共有化することにより、半導体装置１６０１を小型化することができる。
また、アンテナ１６０２は外部に無作為に生じている電磁波を受信する構成としても良い。その場合、アンテナ１６０２は外部に無作為に生じている微弱な電磁波を取り込んで、バッテリー１６０８に少しずつ充電を行う。
以上のように、本発明は、無線で充電可能なバッテリーを設けることもできる。その結果、バッテリー電源を用いることで、通信範囲を拡大するなど、より動作範囲の広い無線タグを実現することが可能となる。
なお、本実施例で示した半導体装置の構成は、本明細書中の他の実施の形態または実施例で示す半導体装置の構成と組み合わせて実施することが可能である。
本実施例では、本発明の半導体装置の利用形態の一例である無線タグの用途について説明する。無線タグは、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設けることができ、いわゆるＩＤラベル、ＩＤタグ、ＩＤカードとして使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。以下に、図１５を参照して、本発明の応用例、及びそれらを付した商品の一例について説明する。
図１５（Ａ）は、本発明に係る無線タグの完成品の状態の一例である。ラベル台紙３００１（セパレート紙）上に、無線タグ３００２を内蔵した複数のＩＤラベル３００３が形成されている。ＩＤラベル３００３は、ボックス３００４内に収納されている。また、ＩＤラベル３００３上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されている。一方、内蔵されている無線タグには、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、無線タグ内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。なお、無線タグに表示部を設けこれらの情報を表示できる構成としてもよい。
図１５（Ｂ）は、無線タグ３０１２を内蔵したラベル状の無線タグ３０１１を示している。無線タグ３０１１を商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、無線タグを備えることにより、所謂トレーサビリティに優れた商品を流通させることができる。
図１５（Ｃ）は、無線タグ３０２２を内包したＩＤカード３０２１の完成品の状態の一例である。上記ＩＤカード３０２１としては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。また、ＩＤカード３０２１の表面に表示部を設け様々な情報を表示させる構成としてもよい。
図１５（Ｄ）は、無記名債券３０３１の完成品の状態の一例を示している。無記名債券３０３１には、無線タグ３０３２が埋め込まれており、その周囲は樹脂によって成形され、無線タグを保護している。ここで、該樹脂中にはフィラーが充填された構成となっている。無記名債券３０３１は、本発明に係る無線タグと同じ要領で作成することができる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の無線タグ３０３２を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。
図１５（Ｅ）は無線タグ３０４２を内包したＩＤラベル３０４１を貼付した書籍３０４３を示している。本発明の無線タグ３０４２は、表面に貼ったり、埋め込んだりして、物品に固定される。図１５（Ｅ）に示すように、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の無線タグ３０４２は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。
また、ここでは図示しないが、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の無線タグを設けることにより、検品システム等のシステムの効率化を図ることができる。また乗物類に無線タグを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
このように、本発明の無線タグは、あらゆる商品に利用することができる。特に、本発明の無線タグは、広い通信範囲を有し、低温や高温での厳しい環境に対しても正常に動作するため、信頼性や使いやすさにおいて優れ、有効である。
本発明の半導体装置の構成を示すブロック図。 本発明の半導体装置が有するＰＬＬのブロック図。 本発明の半導体装置が有するＰＬＬの回路図。 本発明の半導体装置が有するＰＬＬの回路図。 本発明の半導体装置が有するＰＬＬのブロック図。 本発明の半導体装置が有するＰＬＬのブロック図。 本発明の半導体装置が有するＰＬＬの回路図。 本発明の半導体装置が有するＰＬＬの回路図。 一般的なＰＬＬの構成を示すブロック図。 一般的な半導体装置の構成を示すブロック図。 復調信号のビット幅を示す図。 本発明の半導体装置が有するＰＬＬのブロック図。 本発明の半導体装置の構成を示すブロック図。 本発明の半導体装置の構成を示すブロック図。 本発明の半導体装置の利用形態を示す図。
符号の説明
１００ アンテナ
１０１ 半導体装置
１０２ 電源回路
１０３ 復調回路
１０４ 変調回路
１０５ ＰＬＬ
１０６ ロジック回路
１０７ 復号回路
２０１ ＰＬＬ
２０２ 位相比較回路
２０３ ＬＰＦ
２０４ ＶＣＯ
２０５ 分周回路
２０６ 分周回路
３０１ ＰＬＬ
３０２ 位相比較回路
３０３ ＬＰＦ
３０４ ＶＣＯ
３０５ 分周回路
３０６ 分周回路
３０７ 排他論理和ゲート
３０８ 抵抗素子
３０９ 容量素子
３１０ 抵抗素子
３１１ スイッチ
３１２ リファレンス回路
３１３ 発振回路
４０１ ＰＬＬ
４０２ 抵抗素子
４０３ 容量素子
４０５ スイッチ
４０６ ＬＰＦ
５０１ ＰＬＬ
５０２ 分周回路
５０４ スイッチ
５０５ 分周回路
５０６ 分周回路
５０７ スイッチ
５０８ 分周回路
６０１ ＰＬＬ
６０２ スイッチ
６０７ バイアス回路
７００ ＰＬＬ
７０１ ＶＣＯ
７０２ リファレンス回路
７０３ 発振回路
７０４ Ｐ型トランジスタ
７０６ Ｎ型トランジスタ
７０７ スイッチ
７０８ Ｐ型トランジスタ
８０１ ＰＬＬ
８０２ リファレンス回路
８０３ 発振回路
８０４ 容量素子
８０５ スイッチ
８０６ ＶＣＯ
９０１ ＰＬＬ
９０２ 位相比較回路（ＰＤ）
９０３ ループフィルタ（ＬＰＦ）
９０４ 電圧制御発振回路（ＶＣＯ）
９０５ 分周回路
１０００ アンテナ
１００１ 半導体装置
１００２ 電源回路
１００３ 復調回路
１００４ 変調回路
１００５ ＰＬＬ
１００６ ロジック回路
１２００ ＰＬＬ
１２０１ 分周回路
１２０３ スイッチ
１２０４ 分周回路
１３０１ ＰＬＬ
１３０２ スイッチ
１５０１ 半導体装置
１５０２ アンテナ
１５０３ 電源回路
１５０４ 充電制御回路
１５０５ バッテリー
１５０６ 放電制御回路
１５０７ 信号処理部
１５０８ 電源供給部
１６０１ 半導体装置
１６０２ アンテナ
１６０３ 電源回路
１６０４ 復調回路
１６０５ 変調回路
１６０６ 充電回路
１６０７ 充放電制御回路
１６０８ バッテリー
１６０９ 信号処理部
１６１０ 電源供給部
１６１１ 放電回路
３００１ ラベル台紙
３００２ 無線タグ
３００３ ＩＤラベル
３００４ ボックス
３０１１ 無線タグ
３０１２ 無線タグ
３０２１ ＩＤカード
３０２２ 無線タグ
３０３１ 無記名債券
３０３２ 無線タグ
３０４１ ＩＤラベル
３０４２ 無線タグ
３０４３ 書籍

Claims (15)

  1. 入力される信号に従って時定数が切り替わるループフィルタを有することを特徴とする位相同期回路。
  2. 第１の分周回路と、
    第２の分周回路と、
    前記第１の分周回路の出力及び前記第２の分周回路の出力が与えられる位相比較回路と、
    前記位相比較回路の出力が与えられ、なおかつ入力される信号に従って時定数が切り替わるループフィルタと、
    前記ループフィルタの出力が与えられ、なおかつ前記第２の分周回路に出力を与える電圧制御発振回路と、
    を有することを特徴とする位相同期回路。
  3. 第１の信号及び分周回路の出力が与えられる位相比較回路と、
    前記位相比較回路の出力が与えられ、なおかつ入力される信号に従って時定数が切り替わるループフィルタと、
    前記ループフィルタの出力が与えられ、なおかつ前記分周回路に出力を与える電圧制御発振回路と、
    を有することを特徴とする位相同期回路。
  4. 第１の信号が入力され、なおかつ第２の信号に従って分周数が切り替わる第１の分周回路と、
    前記第２の信号に従って分周数が切り替わる第２の分周回路と、
    前記第１の分周回路の出力及び前記第２の分周回路の出力が与えられる位相比較回路と、
    前記位相比較回路の出力が与えられるループフィルタと、
    前記ループフィルタの出力が与えられ、なおかつ前記第２の分周回路に、前記第１の信号に対する周波数の比が一定である第３の信号を与える電圧制御発振回路と、
    を有することを特徴とする位相同期回路。
  5. 第１の信号が入力され、なおかつ第２の信号に従って分周数が切り替わる第１の分周回路と、
    前記第２の信号に従って分周数が切り替わる第２の分周回路と、
    前記第１の分周回路の出力及び前記第２の分周回路の出力が与えられる位相比較回路と、
    前記位相比較回路の出力が与えられるループフィルタと、
    前記ループフィルタの出力が与えられ、前記第１の信号に対する周波数の比が一定である前記第２の信号を出力する電圧制御発振回路と、
    を有することを特徴とする位相同期回路。
  6. 第１の分周回路と、
    第２の分周回路と、
    前記第１の分周回路の出力及び前記第２の分周回路の出力が与えられる位相比較回路と、
    前記位相比較回路の出力が与えられるループフィルタと、
    バイアス回路と、
    信号に従って、前記ループフィルタの出力が与えられるか、前記バイアス回路の出力が与えられるかが選択され、なおかつ前記第２の分周回路に出力を与える電圧制御発振回路と、
    を有することを特徴とする位相同期回路。
  7. 第１の分周回路と、
    第２の分周回路と、
    前記第１の分周回路の出力及び前記第２の分周回路の出力が与えられる位相比較回路と、
    前記位相比較回路の出力が与えられるループフィルタと、
    前記ループフィルタの出力が与えられ、前記第２の分周回路に出力を与え、なおかつ入力される信号に従って自走発振周波数が切り替わる電圧制御発振回路と、
    を有することを特徴とする位相同期回路。
  8. アンテナから入力された交流信号を復調することで、第１の信号を出力する復調回路と、
    前記第１の信号を復号することで第２の信号を出力する復号回路と、
    前記第１の信号及び前記第２の信号が入力され、第３の信号を出力する位相同期回路と、を有し、
    前記第２の信号はデータ受信期間とデータ送信期間とで異なる値を有し、
    前記位相同期回路は前記第２の信号に従って特性が変化することを特徴とする半導体装置。
  9. アンテナから入力された交流信号を復調することで、第１の信号を出力する復調回路と、
    第２の信号を出力するメモリ制御回路と、
    前記第１の信号及び前記第２の信号が入力され、第３の信号を出力する位相同期回路と、を有し、
    前記第２の信号はメモリへの書き込み期間と読み出し期間とで異なる値を有し、
    前記位相同期回路は前記第２の信号に従って特性が変化することを特徴とする半導体装置。
  10. アンテナから入力された交流信号を復調することで、第１の信号を出力する復調回路と、
    前記第１の信号を復号することで第２の信号を出力する復号回路と、
    前記第１の信号及び前記第２の信号が入力され、第３の信号を出力する位相同期回路と、を有し、
    前記第２の信号はデータ受信期間とデータ送信期間とで異なる値を有し、
    前記位相同期回路は、前記第２の信号に従って時定数が切り替わるループフィルタを有することを特徴とする半導体装置。
  11. アンテナから入力された交流信号を復調することで、第１の信号を出力する復調回路と、
    前記第１の信号を復号することで第２の信号を出力する復号回路と、
    前記第１の信号及び前記第２の信号が入力され、第３の信号を出力する位相同期回路と、を有し、
    前記第２の信号はデータ受信期間とデータ送信期間とで異なる値を有し、
    前記位相同期回路は、前記第１の信号が入力される第１の分周回路と、第２の分周回路と、前記第１の分周回路の出力及び前記第２の分周回路の出力が与えられる位相比較回路と、前記位相比較回路の出力が与えられ、なおかつ前記第２の信号に従って時定数が切り替わるループフィルタと、前記ループフィルタの出力が与えられ、なおかつ前記第２の分周回路に前記第３の信号を与える電圧制御発振回路と、を有することを特徴とする半導体装置。
  12. アンテナから入力された交流信号を復調することで、第１の信号を出力する復調回路と、
    前記第１の信号を復号することで第２の信号を出力する復号回路と、
    前記第１の信号及び前記第２の信号が入力され、第３の信号を出力する位相同期回路と、を有し、
    前記第２の信号はデータ受信期間とデータ送信期間とで異なる値を有し、
    前記位相同期回路は、前記第１の信号が入力され、なおかつ前記第２の信号に従って分周数が切り替わる第１の分周回路と、前記第２の信号に従って分周数が切り替わる第２の分周回路と、前記第１の分周回路の出力及び前記第２の分周回路の出力が与えられる位相比較回路と、前記位相比較回路の出力が与えられるループフィルタと、前記ループフィルタの出力が与えられ、前記第１の信号に対する周波数の比が一定である前記第２の信号を出力する電圧制御発振回路と、を有することを特徴とする半導体装置。
  13. アンテナから入力された交流信号を復調することで、第１の信号を出力する復調回路と、
    前記第１の信号を復号することで第２の信号を出力する復号回路と、
    前記第１の信号及び前記第２の信号が入力され、第３の信号を出力する位相同期回路と、を有し、
    前記第２の信号はデータ受信期間とデータ送信期間とで異なる値を有し、
    前記位相同期回路は、前記第１の信号が入力される第１の分周回路と、第２の分周回路と、前記第１の分周回路の出力及び前記第２の分周回路の出力が与えられる位相比較回路と、前記位相比較回路の出力が与えられるループフィルタと、バイアス回路と、前記第２の信号に従って、前記ループフィルタの出力が与えられるか、前記バイアス回路の出力が与えられるかが選択され、なおかつ前記第２の分周回路に前記第３の信号を与える電圧制御発振回路と、を有することを特徴とする半導体装置。
  14. アンテナから入力された交流信号を復調することで、第１の信号を出力する復調回路と、
    前記第１の信号を復号することで第２の信号を出力する復号回路と、
    前記第１の信号及び前記第２の信号が入力され、第３の信号を出力する位相同期回路と、を有し、
    前記第２の信号はデータ受信期間とデータ送信期間とで異なる値を有し、
    前記位相同期回路は、前記第１の信号が入力される第１の分周回路と、第２の分周回路と、前記第１の分周回路の出力及び前記第２の分周回路の出力が与えられる位相比較回路と、前記位相比較回路の出力が与えられるループフィルタと、前記ループフィルタの出力が与えられ、前記第２の分周回路に前記第３の信号を与え、なおかつ入力される前記第２の信号に従って自走発振周波数が切り替わる電圧制御発振回路と、を有することを特徴とする半導体装置。
  15. 請求項８乃至請求項１４のいずれか１項に記載の半導体装置と、前記半導体装置に接続された前記アンテナとを有することを特徴とする無線タグ。
JP2007297417A 2006-11-30 2007-11-16 半導体装置及び無線タグ Expired - Fee Related JP5046877B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007297417A JP5046877B2 (ja) 2006-11-30 2007-11-16 半導体装置及び無線タグ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006323119 2006-11-30
JP2006323119 2006-11-30
JP2007297417A JP5046877B2 (ja) 2006-11-30 2007-11-16 半導体装置及び無線タグ

Publications (3)

Publication Number Publication Date
JP2008160812A true JP2008160812A (ja) 2008-07-10
JP2008160812A5 JP2008160812A5 (ja) 2010-10-28
JP5046877B2 JP5046877B2 (ja) 2012-10-10

Family

ID=39475010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007297417A Expired - Fee Related JP5046877B2 (ja) 2006-11-30 2007-11-16 半導体装置及び無線タグ

Country Status (4)

Country Link
US (2) US7973608B2 (ja)
JP (1) JP5046877B2 (ja)
KR (2) KR101440319B1 (ja)
CN (2) CN101197572B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007041154B4 (de) * 2007-08-30 2012-11-22 Texas Instruments Deutschland Gmbh RFID Transponder mit einer PLL und Verfahren für den Betrieb eines RFID- Transponders
JP5618528B2 (ja) * 2009-11-30 2014-11-05 キヤノン株式会社 読取装置、読取装置の制御方法、および、プログラム
US8786495B2 (en) * 2010-07-14 2014-07-22 Zebra Enterprise Solutions Corp. Frequency channel diversity for real-time locating systems, methods, and computer program products
JP5755067B2 (ja) 2010-07-30 2015-07-29 株式会社半導体エネルギー研究所 無線給電システム、及び無線給電方法
TWI614995B (zh) 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
US9124413B2 (en) * 2011-10-26 2015-09-01 Qualcomm Incorporated Clock and data recovery for NFC transceivers
WO2014126026A1 (en) 2013-02-15 2014-08-21 Ricoh Company, Ltd. Amplifier circuit, antenna module, and radio communication device
CN103384194B (zh) * 2013-07-11 2016-08-10 浙江大学 空间分布单元的相位同步系统
US10367488B2 (en) * 2017-08-25 2019-07-30 HKC Corporation Limited Device and method for eliminating electromagnetic interference
GB201820175D0 (en) * 2018-12-11 2019-01-23 Nordic Semiconductor Asa Frequency synthesiser circuits
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits
CN109728809A (zh) * 2019-01-18 2019-05-07 柳州阜民科技有限公司 锁相环频率综合器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141127A (ja) * 1988-11-22 1990-05-30 Nec Corp 周波数制御回路
JPH0877317A (ja) * 1994-09-07 1996-03-22 Hitachi Ltd Ｉｃカード
JPH0961517A (ja) * 1995-08-21 1997-03-07 Nippon Avionics Co Ltd 非接触識別コード読取装置
JPH1145314A (ja) * 1997-07-29 1999-02-16 Matsushita Electric Ind Co Ltd 非接触型情報媒体および非接触型ｉｃカードシステム
JPH11168405A (ja) * 1997-12-04 1999-06-22 Matsushita Electric Ind Co Ltd 無線回路とそれを用いた移動無線機
JP2003087116A (ja) * 2001-09-14 2003-03-20 Nec Saitama Ltd Ｐｌｌシンセサイザ
JP2003178272A (ja) * 2001-12-11 2003-06-27 Sony Corp 電子機器、および動作制御方法
JP2004260411A (ja) * 2003-02-25 2004-09-16 Matsushita Electric Ind Co Ltd デジタル信号送受信機
JP2004266594A (ja) * 2003-03-03 2004-09-24 Kokusai Denki Engineering:Kk 高速ｐｌｌ周波数シンセサイザー

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731870A (en) * 1984-11-23 1988-03-15 The Johns Hopkins University Platform transmitter terminal (PTT) for use with an ARGOS type satellite system and utilizing a solar array/rechargeable battery power source
US5485154A (en) * 1987-12-04 1996-01-16 Magellan Corporation (Australia) Pty. Ltd. Communication device and method(s)
US5302920A (en) * 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances
DE69524701T2 (de) 1994-09-07 2002-08-14 Hitachi Ltd Staubsicherer tragbarer Chipkartenleser
JPH1065525A (ja) 1996-08-14 1998-03-06 Fujitsu Ltd Ｐｌｌ回路
JPH10303747A (ja) 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 複数周波数帯域ｐｌｌ周波数シンセサイザ
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
JP4083894B2 (ja) * 1998-10-23 2008-04-30 株式会社ルネサステクノロジ 位相同期ループ回路および電圧制御型発振器
US6615074B2 (en) 1998-12-22 2003-09-02 University Of Pittsburgh Of The Commonwealth System Of Higher Education Apparatus for energizing a remote station and related method
GB0127537D0 (en) * 2001-11-16 2002-01-09 Hitachi Ltd A communication semiconductor integrated circuit device and a wireless communication system
JP3854908B2 (ja) * 2002-08-02 2006-12-06 株式会社豊田自動織機 デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路
US7248165B2 (en) * 2003-09-09 2007-07-24 Motorola, Inc. Method and apparatus for multiple frequency RFID tag architecture
JP2005311945A (ja) 2004-04-26 2005-11-04 Matsushita Electric Ind Co Ltd Ｐｌｌ回路、無線通信装置及び発振周波数制御方法
US7804203B2 (en) 2004-09-09 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
WO2006118284A1 (en) 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Pll circuit and semiconductor device having the same
US7406297B2 (en) 2005-05-30 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Clock generation circuit and semiconductor device provided therewith
JP2008544730A (ja) * 2005-06-08 2008-12-04 パワーキャスト コーポレイション Ｒｆエネルギーハーベスティングを用いた電力供給装置
MX2009002213A (es) * 2006-09-01 2009-04-16 Powercast Corp Metodo y sistema de recoleccion de energia hibrida.

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141127A (ja) * 1988-11-22 1990-05-30 Nec Corp 周波数制御回路
JPH0877317A (ja) * 1994-09-07 1996-03-22 Hitachi Ltd Ｉｃカード
JPH0961517A (ja) * 1995-08-21 1997-03-07 Nippon Avionics Co Ltd 非接触識別コード読取装置
JPH1145314A (ja) * 1997-07-29 1999-02-16 Matsushita Electric Ind Co Ltd 非接触型情報媒体および非接触型ｉｃカードシステム
JPH11168405A (ja) * 1997-12-04 1999-06-22 Matsushita Electric Ind Co Ltd 無線回路とそれを用いた移動無線機
JP2003087116A (ja) * 2001-09-14 2003-03-20 Nec Saitama Ltd Ｐｌｌシンセサイザ
JP2003178272A (ja) * 2001-12-11 2003-06-27 Sony Corp 電子機器、および動作制御方法
JP2004260411A (ja) * 2003-02-25 2004-09-16 Matsushita Electric Ind Co Ltd デジタル信号送受信機
JP2004266594A (ja) * 2003-03-03 2004-09-24 Kokusai Denki Engineering:Kk 高速ｐｌｌ周波数シンセサイザー

Also Published As

Publication number Publication date
KR101482923B1 (ko) 2015-01-15
JP5046877B2 (ja) 2012-10-10
CN101197572A (zh) 2008-06-11
US8773207B2 (en) 2014-07-08
US20110254600A1 (en) 2011-10-20
US20080129396A1 (en) 2008-06-05
KR20140034881A (ko) 2014-03-20
CN103152037A (zh) 2013-06-12
CN101197572B (zh) 2013-03-27
KR20080049676A (ko) 2008-06-04
CN103152037B (zh) 2016-03-16
KR101440319B1 (ko) 2014-09-15
US7973608B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
JP5046877B2 (ja) 半導体装置及び無線タグ
JP5025758B2 (ja) 半導体装置
US9305193B2 (en) Contactless communication device and user device including the same
JP5386074B2 (ja) 受電装置
KR101389119B1 (ko) 발진회로 및 그것을 구비한 반도체장치
CN101211421B (zh) 半导体装置以及其驱动方法
FR2891639A1 (fr) Moyen pour desactiver un dispositif sans contact.
US7675358B2 (en) Semiconductor device
CN213027505U (zh) 电源封装
US20070297214A1 (en) Semiconductor device
JP2008160817A (ja) クロック生成回路及び当該クロック生成回路を備えた半導体装置
JP5427345B2 (ja) Ｒｆｉｄ用ｉｃチップ
JP2011257798A (ja) 非接触型ｉｃカード
JP5711577B2 (ja) 半導体装置
JP5161552B2 (ja) 半導体メモリ装置及び半導体装置
Yoon et al. Metal-ferroelectric-metal capacitor based persistent memory for electronic product code class-1 generation-2 uhf passive radio-frequency identification tag
JP2008123500A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees