JP2004260411A - デジタル信号送受信機 - Google Patents
デジタル信号送受信機 Download PDFInfo
- Publication number
- JP2004260411A JP2004260411A JP2003047306A JP2003047306A JP2004260411A JP 2004260411 A JP2004260411 A JP 2004260411A JP 2003047306 A JP2003047306 A JP 2003047306A JP 2003047306 A JP2003047306 A JP 2003047306A JP 2004260411 A JP2004260411 A JP 2004260411A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- input
- transmission
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transceivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】受信と送信とで別々の周波数変調回路が必要になる。
【解決手段】受信用ミキサ８の他方の入力には周波数変調回路５の出力を接続し、受信時においては前記周波数変調回路５を無変調出力とするとともに、この周波数変調回路５から出力される発振信号の位相雑音波形を送信時と前記受信時とで切替えるものであり、これにより、一個の周波数変調回路５を用いて共用して小型化されたデジタル送受信機を提供することができるものである。
【選択図】 図１
【解決手段】受信用ミキサ８の他方の入力には周波数変調回路５の出力を接続し、受信時においては前記周波数変調回路５を無変調出力とするとともに、この周波数変調回路５から出力される発振信号の位相雑音波形を送信時と前記受信時とで切替えるものであり、これにより、一個の周波数変調回路５を用いて共用して小型化されたデジタル送受信機を提供することができるものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号送受信機に関するものである。
【０００２】
【従来の技術】
従来のデジタル信号送受信機は、以下に示す構成をしていた。即ち、図４において、受信系は、アンテナ４１が接続されるアンテナ端子４２と、このアンテナ端子４２に接続されたアンテナスイッチ４３と、このアンテナスイッチ４３の一方の端子４３ａが接続された受信用フィルタ５２と、この受信用フィルタ５２の出力が接続された高周波増幅器５３と、この高周波増幅器５３の出力が一方の入力に接続されるとともに、他方の入力にはＰＬＬ発振回路５１の出力が接続された受信用ミキサ５４と、この受信用ミキサ５４の出力が接続された出力端子５５とで構成されていた。また、ＰＬＬ発振回路５１には、ＰＬＬ制御用入力端子５１ａが接続され、このＰＬＬ制御用入力端子５１ａからの制御データによりＰＬＬ発振回路５１は制御されていた。
【０００３】
一方、送信系は、送信変調用入力端子４９の出力が一方の入力に接続されるとともに、他方の入力には局部発振器５０の出力が接続された変調器４７と、この変調器４７の出力が一方の入力に接続されるとともに、他方の入力にはＰＬＬ発振回路５１の出力が接続された送信用ミキサ４６と、この送信用ミキサ４６の出力が接続された送信用フィルタ４５と、この送信用フィルタ４５の出力とアンテナスイッチ４３の他方の端子４３ｂとの間に接続された電力増幅器４４とで構成されていた。
【０００４】
以上のように構成されたデジタル信号送受信機において、以下にその動作を説明する。
【０００５】
先ず、受信系について説明する。アンテナ４１で受信された高周波信号はアンテナ端子４２に導かれる。この高周波信号はアンテナスイッチ４３を介して受信用フィルタ５２で希望信号を通過させる。この希望信号は高周波増幅器５３で増幅される。この増幅された信号は受信用ミキサ５４でＰＬＬ発振回路５１の出力と混合され、中間周波数となって出力端子５５から出力される。
【０００６】
次に送信系について説明する。送信系では、送信変調用入力端子４９に入力された信号は局部発振器５０から出力される信号により変調器４７で変調される。この変調信号は送信用ミキサ４６でＰＬＬ発振回路５１の出力と混合される。この送信用ミキサ４６の出力は送信用フィルタ４５により高調波が除去される。そして、電力増幅器４４で電力増幅されてアンテナスイッチ４３の他方の端子４３ｂに入力され、アンテナスイッチ４３を介して、アンテナ４１から送信される。
【０００７】
ここで、送信用ミキサ４６では、変調器４７の出力とＰＬＬ発振回路５１の出力とがミキシングされるため高次の高調波も併せて出力される。この高次の高調波を除くため、送信用フィルタ４５が設けられている。また、送信変調用入力端子４９からのデジタル信号を変調するため、局部発振器５０と変調器４７を用いて変調していた。このように、局部発振器５０、変調器４７、送信用ミキサ４６、送信用フィルタ４５と多くの部品を要していた。
【０００８】
一方、近年デジタル信号を直接入力して直接変調できる周波数変調回路が開発されている。この周波数変調回路６１を用いると図４のデジタル信号送受信機は図５に示すように簡略化できると考えられる。このことにより、局部発振器５０、変調器４７、ＰＬＬ発振回路５１、送信用ミキサ４６、送信用フィルタ４５は周波数変調回路６１に置換できる。
【０００９】
ここで、周波数変調回路６１は送信変調用入力端子６１ｂよりデジタル信号が入力され、ＰＬＬデータ用入力端子６１ｃによりＰＬＬ制御データが入力される。そして、出力端子６１ａから出力信号が出力されるものである。ここで、図５で使用した部品について、図４と同じものは同一の符号を付して説明を簡略化している。
【００１０】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【００１１】
【特許文献１】
特開平６−２８４０３７号公報
【００１２】
【発明が解決しようとする課題】
しかしながらこのような従来のデジタル信号送受信機において、単に周波数変調回路６１のみを図５に示すように置き換えると次のような問題が発生する。即ち、図６において、送信時には、周波数変調回路６１では送信変調用入力端子６１ｂに入力されるデジタル信号で周波数変調されるため、周波数変調回路６１は高速にしなければならない。すなわち、広帯域の周波数を有するデジタル信号に対応した高速のＰＬＬ応答性が要求されることになる。この高速のＰＬＬ応答性を満たすにはＰＬＬのループゲインを大きくする必要がある。このＰＬＬループゲインを大きくすると周波数変調回路６１から出力されるある瞬間における発振信号の位相雑音は図６の波形７３ａまたは７３ｂに示すようになる。
【００１３】
一方、受信時においては、アンテナ４１より受信用ミキサ５４に入力される受信信号は、７１のように表されたとする。すなわち、この受信信号７１は、希望信号７１ａと、この希望信号７１ａの近傍に、この希望信号７１ａよりレベルの大きい妨害信号７１ｂが存在したとする。そうすると、希望信号７１ａと妨害信号７１ｂと周波数変調回路６１の出力７４とが受信用ミキサ５４で混合されるので、受信用ミキサ５４の出力からは希望信号７２ａと妨害信号７２ｂとが出力されることになる。
【００１４】
この希望信号７２ａは妨害信号７２ｂに比べてレベルが低いので妨害信号７２ｂの位相雑音７２ｃに隠れてしまい、希望信号７２ａを取り出すことができなくなる。即ち、アンテナ４１に入力される希望信号７１ａを受信できなくなるのである。
【００１５】
この受信時での課題を解決するには、周波数変調回路６１からの出力信号として、出力信号７４の位相雑音レベル７４ａを小さくすることが必要となる。即ち、受信と送信とで別々の周波数変調回路６１が必要になるという問題があった。なお図６で使用した部品について、図５と同じものについては同一の符号を付して説明を簡略化している。
【００１６】
本発明は、この問題を解決したもので、一個の周波数変調回路を共用して小型化されたデジタル送受信機を提供することを目的としたものである。
【００１７】
【課題を解決するための手段】
この目的を達成するために本発明のデジタル信号送受信機は、受信用ミキサの他方の入力には周波数変調回路の出力を接続し、受信時においては前記周波数変調回路を無変調出力とするとともに、この周波数変調回路から出力される発振信号の位相雑音波形を送信時と前記受信時とで切替えるものであり、これにより、一個の周波数変調回路を用いて共用して小型化されたデジタル送受信機を提供することができる。
【００１８】
【発明の実施の形態】
本発明の請求項１に記載の発明は、デジタル信号が入力される送信変調用入力端子と、この送信変調用入力端子に入力されたデジタル信号で直接変調されるとともにＰＬＬデータ用入力端子に入力されたＰＬＬ制御データにより出力信号が設定される周波数変調回路と、この周波数変調回路の出力が供給される電力増幅器と、この電力増幅器の出力が一方の端子に供給されるアンテナスイッチと、このアンテナスイッチの共通端子が接続されたアンテナ端子と、前記アンテナスイッチの他方の端子が接続された受信用フィルタと、この受信用フィルタの出力に接続された高周波増幅器と、この高周波増幅器の出力が一方の入力に供給される受信用ミキサと、この受信用ミキサの出力が供給される出力端子とを備え、前記受信用ミキサの他方の入力には前記周波数変調回路の出力を接続し、受信時においては前記周波数変調回路を無変調出力とするとともに、この周波数変調回路から出力される発振信号の位相雑音波形を送信時と前記受信時とで切替えるデジタル信号送受信機であり、一個の周波数変調回路を送信時の送信周波数の変調に用いるとともに、受信用ミキサの発振器とも共用化しているので、小型化されたデジタル送受信機を実現することができる。
【００１９】
また、周波数変調回路を構成している一個のＰＬＬ発振回路の動作条件を切替えることにより周波数変調回路からの出力信号の位相雑音波形を、送信時と受信時に対してそれぞれ最適化設定ができる。その結果、送信時には高速のＰＬＬ応答性を持たせることができる。さらに、受信時には小さい位相雑音レベルとすることにより、希望信号に近接した妨害信号に対する排除能力を向上させることができる。
【００２０】
さらに、一個のＰＬＬ発振回路を用いた構成により部品点数を少なくすることができるので、低価格化を実現することができるという効果がある。
【００２１】
請求項２に記載の発明は、位相雑音波形は、周波数変調回路を形成する位相比較器に入力する位相比較周波数を、送信時には低い周波数に設定するとともに受信時には高い周波数に設定する請求項１に記載のデジタル信号送受信機であり、送信時には低い位相比較周波数を選択することによって周波数偏移の最小ステップ周波数を小さくでき、その結果として目標とする周波数偏移に対してより正確な周波数偏移の設定ができる。また受信時には高い位相比較周波数を用いることで位相雑音を小さくして希望信号に近接した妨害信号に対する排除能力を向上させることができる。
【００２２】
請求項３に記載の発明は、位相雑音波形は、周波数変調回路を形成するチャージポンプの充放電電流を、送信時には大きな値に設定するとともに受信時には小さな値に設定する請求項１に記載のデジタル信号送受信機であり、送信時にはチャージポンプの充放電電流を大きな値に設定するので、高速つまり広帯域の周波数を有するデジタル信号に対しても高い追従性を有するＰＬＬ応答性とすることができる。また、受信時には、チャージポンプの充放電電流を小さな値に設定することにより、位相雑音を小さくして希望信号に近接した妨害信号に対する排除能力を向上させることができる。
【００２３】
請求項４に記載の発明の位相雑音波形は、周波数変調回路を形成するローパスフィルタのカットオフ周波数を、送信時には高い値に設定するとともに受信時に低い値に設定する請求項１に記載のデジタル信号送受信機であり、送信時にはローパスフィルタのカットオフ周波数を高い値に設定するので、高速つまり広帯域の周波数を有するデジタル信号に対しても高い追従性を有するＰＬＬ応答性とすることができる。また、受信時にはローパスフィルタのカットオフ周波数を低い値に設定することにより、位相雑音を小さくして希望信号に近接した妨害信号に対する排除能力を向上させることができる。
【００２４】
以下、本発明の実施の形態について図面を用いて説明する。図１は、本発明の一実施の形態におけるデジタル信号送受信機のブロック図である。本実施の形態におけるデジタル信号送受信機は、デジタル信号が入力される送信変調用入力端子５ｂと、ＰＬＬ制御データが入力されるＰＬＬデータ用入力端子５ｃとを有し、送信変調用入力端子５ｂに入力されたデジタル信号で直接変調されるとともにデータ用入力端子５ｃに入力されたＰＬＬ制御データにより出力信号が設定される周波数変調回路５と、この周波数変調回路５の出力端子５ａが接続された電力増幅器４と、この電力増幅器４の出力が一方の端子３ｂに接続されたアンテナスイッチ３と、このアンテナスイッチ３の共通端子が接続されたアンテナ端子２と、アンテナスイッチ３の他方の端子３ａが接続された受信用フィルタ６と、この受信用フィルタ６の出力に接続された高周波増幅器７と、この高周波増幅器７の出力が一方の入力に接続された受信用ミキサ８と、この受信用ミキサ８の出力が接続された出力端子９とで構成されている。
【００２５】
さらに、受信用ミキサ８の他方の入力には周波数変調回路５の出力端子５ａが無変調出力として接続されている。また、周波数変調回路５からの出力される発振信号の位相雑音波形とアンテナスイッチ３とは送信時と受信時とで切替える構成としている。
【００２６】
以上のように構成されたデジタル信号送受信機について、以下その動作を説明する。最初に受信時について説明する。先ずアンテナスイッチ３の共通端子を３ａに導通するように切替える。すると、アンテナ１により受信された高周波信号は、アンテナスイッチ３の端子３ａを介して受信用フィルタ６により受信帯域外の信号が抑圧され、受信帯域の信号が入力される。
【００２７】
この受信用フィルタ６から出力される信号は、高周波増幅器７により増幅されたのち、受信用ミキサ８に入力される。このとき、周波数変調回路５は単一の周波数を出力するモードに切替えられており、出力端子５ａからは無変調信号である発振信号が出力される。この発振信号が受信用ミキサ８の他端に入力される。そして、この受信用ミキサ８の出力端子９からは中間周波数信号が出力される。
【００２８】
次に、送信時について説明する。送信時には、アンテナスイッチ３の共通端子は３ｂ側に導通するように切替えられるとともに、周波数変調回路５は変調モードに切替えられる。そして、送信変調用入力端子５ｂから入力されたデジタル信号は直接変調されて変調信号として出力端子５ａから出力される。この出力端子５ａからの変調信号は、電力増幅器４により送信電力として十分な大きさのレベルまで増幅される。さらに、この送信信号はアンテナスイッチ３の端子３ｂに入力されてアンテナ端子２を介してアンテナ１から送信される。
【００２９】
このアンテナスイッチ３と周波数変調回路５は、送受信時において切替え制御される。つまり、受信時ではアンテナスイッチ３は端子３ａが選択され、ほぼ同時に周波数変調回路５は単一の周波数を出力するモードに切替えられて出力端子５ａからは無変調信号である発振信号が出力される。また、送信時では、アンテナスイッチ３は端子３ｂが選択され、ほぼ同時に周波数変調回路５は変調モードに切替えられて、送信変調用入力端子５ｂから入力されたデジタル信号が直接変調されて変調信号として出力端子５ａから出力される。
【００３０】
図２は、本発明の実施の形態におけるデジタル信号送受信機の周波数変調回路５のブロック図である。図２において、周波数変調回路５は、以下のように構成されている。すなわち、送信変調用入力端子５ｂと、この送信変調用入力端子５ｂからのデジタル信号が一方の入力端子２１ａに入力される分周器２１と、この分周器２１の出力端子２１ｃからの出力信号が一方の入力端子２４ａに入力されるとともに基準信号器２２の出力が分周器２３を介して他方の入力端子２４ｂに入力される位相比較器２４と、この位相比較器２４の出力端子２４ｃの出力信号が入力されるチャージポンプ２５と、このチャージポンプ２５の出力が共通端子２６ａに接続されるスイッチ２６と、このスイッチ２６の一方の出力端子２６ｂが接続されるローパスフィルタ２７と、スイッチ２６の他方の出力端子２６ｃが接続されるローパスフィルタ２８と、ローパスフィルタ２７および２８の出力が接続される電圧制御発振器２９と、この電圧制御発振器２９の出力信号が接続される出力端子５ａと、周波数変調回路５に接続されるとともに、ＰＬＬ制御データが入力されるデータ用入力端子５ｃとから構成されている。また、電圧制御発振器２９の出力が前記分周器２１の他方の入力端子２１ｂに入力されている。そして、電圧制御発振器２９はデータ用入力端子５ｃからのＰＬＬ制御データによりＰＬＬ制御される。
【００３１】
以上のように構成された周波数変調回路５について以下にその動作を説明する。最初に受信時について説明する。受信時においては、希望信号に近接した妨害信号があったとしても、その影響をなくすため、位相雑音レベルの小さい電圧制御発振器２９とする必要がある。
【００３２】
この電圧制御発振器２９からの発振周波数ｆ（ｖｃｏ）を持つ信号は出力端子５ａに出力されるとともに、分周器２１の入力端子２１ｂに入力される。この、入力端子２１ｂに入力された信号は、電子式に形成されたスイッチ３０の共通端子３０ａを介して一方の出力端子３０ｂに導かれ、そののち、１／Ｆの分周比を持つ受信用分周器３０ｄで分周される。
【００３３】
さらに、受信用分周器３０ｄからの出力信号は、位相比較器２４の一方の入力端子２４ａに入力される。つまり、分周器２１の出力端子２１ｃから出力される周波数はｆ（ｖｃｏ）／Ｆとなって、位相比較器２４の入力端子２４ａに入力される。
【００３４】
一方、基準信号器２２からは周波数ｆ（ｘｔａｌ）が出力される。この周波数ｆ（ｘｔａｌ）は分周器２３で分周比１／Ｒに分周されてｆ（ｘｔａｌ）／Ｒとなり、位相比較器２４の入力端子２４ｂに入力される。
【００３５】
この位相比較器２４からの出力信号はチャージポンプ２５を介して電子式に形成されたスイッチ２６の共通端子２６ａに入力される。さらに、このスイッチ２６により出力端子２６ｃに接続されてカットオフ周波数が低く設定されたローパスフィルタ２８が選択されて電圧制御発振器２９の発振周波数ｆ（ｖｃｏ）が所定の周波数を出力する。なお、この所定の周波数は、データ入力端子５ｃからのＰＬＬ制御データによりＰＬＬ制御されて決定される。
【００３６】
このように、位相比較器２４の入力端子２４ａに入力される発振周波数ｆ（ｖｃｏ）／Ｆと入力端子２４ｂに入力される周波数ｆ（ｘｔａｌ）／Ｒとが位相比較されてＰＬＬ制御される。その結果、位相が一致すると（数１）の関係となる。
【００３７】
【数１】
【００３８】
さらに、（数１）より電圧制御発振器２９から出力される発振周波数ｆ（ｖｃｏ）は（数２）となる。
【００３９】
【数２】
【００４０】
本実施の形態では、代表例として９１５ＭＨｚの信号を受信したときには、基準信号器２２の周波数ｆ（ｘｔａｌ）を１６．８ＭＨｚとし、分周器２３の分周比１／Ｒを１とし、受信用分周器３０ｄの分周比１／Ｆを１／６２．２０４５として設定している。この場合には、（数２）より電圧制御発振器２９の発振周波数ｆ（ｖｃｏ）は、１０４５．０３５６ＭＨｚとなる。
【００４１】
次に、送信時について説明する。送信時には、送信変調用入力端子５ｂに入力されたデジタル信号は分周器２１の入力端子２１ａに入力されるとともに、以下４つの設定を切替えて制御する。すなわち、一番目には、分周器２１のスイッチ３０ａが他方の出力端子３０ｃに接続されて、電圧制御発振器２９の出力信号はスイッチ３０の共通端子３０ａを介して他方の出力端子３０ｃに導かれ、その後送信用分周器３０ｅに入力される。例えば、送信変調用入力端子５ｂに０と１のデジタル信号が入力されたとして、０のデータの時には送信用分周器３０ｅの分周比が１／（Ｆ−ΔＦ）に設定され、１のデータの時には送信用分周器３０ｅの分周比が１／（Ｆ＋ΔＦ）に設定される。そして、これらの出力信号は、位相比較器２４の入力端子２４ａに入力されてＰＬＬ制御され電圧制御発振器２９の発振周波数が制御される。
【００４２】
送信変調用入力端子５ｂに入力された０または１のデジタル信号に対応して、電圧制御発振器２９の発振周波数が周波数変調されて出力端子５ａから出力されるのである。
【００４３】
二番目には、チャージポンプ２５の充放電電流の値を大きくする。これにより、高速ロックアップが可能となり、高速つまり広帯域の周波数を有するデジタル信号に対応して速い追従性を持たせたＰＬＬ回路とすることができる。
【００４４】
三番目には、スイッチ２６により出力端子２６ｂを選択してカットオフ周波数が高く設定されたローパスフィルタ２７を選択した設定としている。これにより、高速つまり広帯域の周波数を有するデジタル信号に対して十分な帯域幅を持たせている。
【００４５】
四番目には、分周器２３の分周比１／ＲのＲの設定を大きくしている。これにより、低い位相比較周波数を選択することによって周波数偏移の最小ステップ周波数を小さくでき、その結果として目標とする周波数偏移に対してより正確な周波数偏移の設定ができる。
【００４６】
以上のように設定した周波数変調回路５についての動作を式を用いて以下説明する。最初に、送信用分周器３０ｅからの出力信号は位相比較器２４の入力端子２４ａに入力される。このとき、位相比較器２４の入力端子２４ａと２４ｂとが位相比較されて一致した時には、（数１）と同様の考え方であって、（数３）で表すことができる。
【００４７】
【数３】
【００４８】
さらに、電圧制御発振器２９の発振周波数ｆ（ｖｃｏ）については、（数３）より（数４）で表すことができる。
【００４９】
【数４】
【００５０】
また、周波数変調における周波数偏移ｆ（ｄｅｖ）は（数５）で表すことができる。
【００５１】
【数５】
【００５２】
つまり、送信変調用入力端子５ｂから入力された０と１のデジタル信号により電圧制御発振器２９の発振周波数ｆ（ｖｃｏ）がｆ（ｄｅｖ）の周波数偏移をもって周波数変調されることになる。さらに、この周波数偏移ｆ（ｄｅｖ）の最小ステップ周波数ｆ（ｓｔｅｐ）については、（数６）で表すことができる。
【００５３】
【数６】
【００５４】
この最小ステップ周波数ｆ（ｓｔｅｐ）とは、１ビットのデータにより発振周波数を変化できる周波数を表しており、データ入力端子５ｃに入力されるＰＬＬ制御用データによって２の乗数であるｎを指定することができる。このｎが大きいほど最小ステップ周波数ｆ（ｓｔｅｐ）を小さくできることになる。さらに、周波数偏移ｆ（ｄｅｖ）は（数７）で表すことができる。
【００５５】
【数７】
【００５６】
つまり、周波数偏移ｆ（ｄｅｖ）は、最小ステップ周波数であるｆ（ｓｔｅｐ）にｍ（１から１２７の自然数）を掛けたものとして設定できる。このｍは、データ入力端子５ｃに入力されるＰＬＬ制御用データによって指定することができる。さらに、（数５）と（数７）により、（数８）が導き出せる。
【００５７】
【数８】
【００５８】
つまり、送信用分周器３０ｅの分周比の変化分ΔＦは、ｍに比例し、２のｎ乗に反比例することになる。例えばｎを大きく設定すると送信用分周器３０ｅの分周比の変化分ΔＦを小さくでき、その上にｍを最適に設定することにより目標のΔＦが得られる。つまり、（数７）より明らかなように周波数偏移ｆ（ｄｅｖ）の目標値に対して非常に正確に設定することが可能となる。
【００５９】
次に、周波数変調回路５における受信時と送信時での具体的な設定例について説明する。最初に、受信時において詳細を説明する。受信時には、チャージポンプ２５の充放電電流を小さく（本実施の形態では０．３ｍＡとしている。）設定することにより位相雑音レベルを小さくできる。さらに、スイッチ２６を２６ｃとしてカットオフ周波数を略０．４９ＭＨｚと低くしたローパスフィルタ２８を用いることにより位相雑音レベルを小さくできる。また、位相比較周波数ｆｒを決定する分周器２３の分周比１／ＲのＲを小さくし、位相比較器２４の端子２４ｂに入力する位相比較周波数ｆｒ（本実施の形態は１６．８ＭＨｚを使用している。）を大きくしてさらに位相雑音レベルを小さくしている。
【００６０】
このようにして位相雑音レベルを小さくすることにより、たとえ近傍に大きな妨害信号があったとしても良好な受信状態を得ることができる。すなわち、第１にチャージポンプ２５の充放電電流を小さくする。第２に、位相比較器２４の入力端子２４ｂに入力される位相比較周波数ｆｒを高くする。第３に、カットオフ周波数を略０．４９ＭＨｚと低くしたローパスフィルタ２８を用いる。以上の第１、第２、第３の方法により位相雑音レベルを小さくする寄与の度合いは以下のようになる。すなわち、第３より第２の効果の方が大きく、さらに第２より第１の効果の方が大きい。特に、第１のチャージポンプ２５の充放電電流を小さくすることによる影響が最も大きい。
【００６１】
次に、送信時において詳細を説明する。送信時には、チャージポンプ２５の充放電電流（本実施の形態では２ｍＡとしている。）を大きく設定することにより高速のＰＬＬ応答性を実現している。さらに、スイッチ２６を２６ｂとしてカットオフ周波数を略３．７ＭＨｚと高くしたローパスフィルタ２７を用いることにより、高速つまり広帯域の周波数を有するデジタル信号を通過させることができる。
【００６２】
また、分周器２３の分周比１／ＲのＲを３として、位相比較器２４の端子２４ｂに入力する位相比較周波数ｆｒ（本実施の形態では５．６ＭＨｚを使用している。）を低く設定する。このとき、最小ステップ周波数ｆ（ｓｔｅｐ）はｎを１２として（数６）より１．３６７ｋＨｚとなり、さらに周波数偏移ｆ（ｄｅｖ）は（数７）より５．４７ｋＨｚとしている。
【００６３】
ここで、周波数偏移ｆ（ｄｅｖ）／発振周波数ｆ（ｖｃｏ）は、５．９８ｐｐｍとなる。この比は発振周波数、デジタル信号の速度、水晶の温度特性や経時変化での変化量により目標値を決めることが必要となる。このように目標値が装置によって異なったとしても、分周器２３の分周比１／Ｒ、最小ステップ周波数ｆ（ｓｔｅｐ）を設定するｎ、周波数偏移ｆ（ｄｅｖ）を設定するｍについて、ＰＬＬデータ用入力端子５ｃから入力されるＰＬＬ制御データにより最適に設定できるので精度の高い周波数偏移の設定が可能となる。
【００６４】
以上のように、電圧制御発振器２９からの出力信号は、受信時には位相雑音レベルを小さくした設定とし、送信時にはＰＬＬとして高速応答性を重視するとともに周波数偏移を精度よく設定できるものである。
【００６５】
図３は、本実施の形態における送受信時の信号を表している。図３を用いて、最初に受信時について説明する。入力信号３１が受信用ミキサ８の一方の入力端子に入力される。また、他方の入力端子には周波数変調回路５からの出力信号３３が入力される。この受信用ミキサ８の出力は出力端子９に接続されて、この出力端子９からは出力信号３２が出力される。
【００６６】
ここで入力信号３１のうち、希望信号３１ａのレベルに対して近接する妨害信号３１ｂのレベルが大きい場合を表しており、受信用ミキサ８の出力からは出力信号３２が出力される。この出力信号３２は、希望信号３２ａと、この希望信号３２ａに近接する妨害信号３２ｂとが出力される。このとき受信用ミキサ８の他方の入力端子に入力される周波数変調回路５からの出力信号３３は図３に示すように位相雑音レベルを小さくしている。このため、近接する妨害信号３２ｂの雑音成分は、希望信号３２ａの周波数において十分に抑圧されることになる。従って、希望信号３２ａは出力端子９から出力されて信号処理され、受信性能を保証できるのである。
【００６７】
次に図３を用いて送信時について説明する。送信変調用入力端子５ｂからのデジタル信号は周波数変調回路５に入力され、この周波数変調回路５からは送信用出力信号３４が出力される。ここで、送信用出力信号３４ａは、送信変調用入力端子５ｂから０データが入力されて周波数変調されたときの周波数変調回路５からの送信用出力信号を表している。また、送信変調用入力端子５ｂに１のデータが入力されて周波数変調されたときは、送信用出力信号３４ａに対して２×ｆ（ｄｅｖ）だけ周波数偏移された送信用出力信号３４ｂが周波数変調回路５から出力される。さらに、０と１のデータが順次入力されると周波数変調回路５からは送信用出力信号３４が順次出力されて、電力増幅器４で増幅されたのちアンテナスイッチ３を介してアンテナ１より送信される。
【００６８】
【発明の効果】
以上のように本発明によれば、送信時にデジタル信号で直接変調される周波数変調回路において、受信時には送信用で用いた周波数変調回路を無変調出力として受信用ミキサの他方の入力に接続されるとともに、前記周波数変調回路から出力される発振周波数の位相雑音波形を送信時と受信時とで切替えるものである。このように、前記周波数変調回路からの出力である位相雑音波形を一個のＰＬＬ発振回路の動作条件を切替えることにより、送信時と受信時に対してそれぞれ最適化設定ができる。その結果、受信時には良好な位相雑音特性により、たとえ近接して大きな妨害信号が存在しても良好な感度で受信できる。送信時には高速つまり広帯域な周波数を有するデジタル信号に対しても高速のＰＬＬ応答性と正確な周波数偏移を持たせることができるものである。
【００６９】
また、一個のＰＬＬ発振回路を用いた構成により部品点数を少なくすることができるので、小型化と低価格化を実現することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるデジタル信号送受信機のブロック図
【図２】同、周波数変換回路のブロック図
【図３】同、周波数変換回路の周辺における信号図
【図４】従来におけるデジタル信号送受信機のブロック図
【図５】同、他の例におけるデジタル信号送受信機のブロック図
【図６】同、周波数変換回路の周辺の信号図
【符号の説明】
２ アンテナ端子
３ アンテナスイッチ
４ 電力増幅器
５ 周波数変調回路
５ｂ 送信変調用入力端子
５ｃ ＰＬＬデータ用入力端子
６ 受信用フィルタ
７ 高周波増幅器
８ 受信用ミキサ
９ 出力端子
【発明の属する技術分野】
本発明は、デジタル信号送受信機に関するものである。
【０００２】
【従来の技術】
従来のデジタル信号送受信機は、以下に示す構成をしていた。即ち、図４において、受信系は、アンテナ４１が接続されるアンテナ端子４２と、このアンテナ端子４２に接続されたアンテナスイッチ４３と、このアンテナスイッチ４３の一方の端子４３ａが接続された受信用フィルタ５２と、この受信用フィルタ５２の出力が接続された高周波増幅器５３と、この高周波増幅器５３の出力が一方の入力に接続されるとともに、他方の入力にはＰＬＬ発振回路５１の出力が接続された受信用ミキサ５４と、この受信用ミキサ５４の出力が接続された出力端子５５とで構成されていた。また、ＰＬＬ発振回路５１には、ＰＬＬ制御用入力端子５１ａが接続され、このＰＬＬ制御用入力端子５１ａからの制御データによりＰＬＬ発振回路５１は制御されていた。
【０００３】
一方、送信系は、送信変調用入力端子４９の出力が一方の入力に接続されるとともに、他方の入力には局部発振器５０の出力が接続された変調器４７と、この変調器４７の出力が一方の入力に接続されるとともに、他方の入力にはＰＬＬ発振回路５１の出力が接続された送信用ミキサ４６と、この送信用ミキサ４６の出力が接続された送信用フィルタ４５と、この送信用フィルタ４５の出力とアンテナスイッチ４３の他方の端子４３ｂとの間に接続された電力増幅器４４とで構成されていた。
【０００４】
以上のように構成されたデジタル信号送受信機において、以下にその動作を説明する。
【０００５】
先ず、受信系について説明する。アンテナ４１で受信された高周波信号はアンテナ端子４２に導かれる。この高周波信号はアンテナスイッチ４３を介して受信用フィルタ５２で希望信号を通過させる。この希望信号は高周波増幅器５３で増幅される。この増幅された信号は受信用ミキサ５４でＰＬＬ発振回路５１の出力と混合され、中間周波数となって出力端子５５から出力される。
【０００６】
次に送信系について説明する。送信系では、送信変調用入力端子４９に入力された信号は局部発振器５０から出力される信号により変調器４７で変調される。この変調信号は送信用ミキサ４６でＰＬＬ発振回路５１の出力と混合される。この送信用ミキサ４６の出力は送信用フィルタ４５により高調波が除去される。そして、電力増幅器４４で電力増幅されてアンテナスイッチ４３の他方の端子４３ｂに入力され、アンテナスイッチ４３を介して、アンテナ４１から送信される。
【０００７】
ここで、送信用ミキサ４６では、変調器４７の出力とＰＬＬ発振回路５１の出力とがミキシングされるため高次の高調波も併せて出力される。この高次の高調波を除くため、送信用フィルタ４５が設けられている。また、送信変調用入力端子４９からのデジタル信号を変調するため、局部発振器５０と変調器４７を用いて変調していた。このように、局部発振器５０、変調器４７、送信用ミキサ４６、送信用フィルタ４５と多くの部品を要していた。
【０００８】
一方、近年デジタル信号を直接入力して直接変調できる周波数変調回路が開発されている。この周波数変調回路６１を用いると図４のデジタル信号送受信機は図５に示すように簡略化できると考えられる。このことにより、局部発振器５０、変調器４７、ＰＬＬ発振回路５１、送信用ミキサ４６、送信用フィルタ４５は周波数変調回路６１に置換できる。
【０００９】
ここで、周波数変調回路６１は送信変調用入力端子６１ｂよりデジタル信号が入力され、ＰＬＬデータ用入力端子６１ｃによりＰＬＬ制御データが入力される。そして、出力端子６１ａから出力信号が出力されるものである。ここで、図５で使用した部品について、図４と同じものは同一の符号を付して説明を簡略化している。
【００１０】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【００１１】
【特許文献１】
特開平６−２８４０３７号公報
【００１２】
【発明が解決しようとする課題】
しかしながらこのような従来のデジタル信号送受信機において、単に周波数変調回路６１のみを図５に示すように置き換えると次のような問題が発生する。即ち、図６において、送信時には、周波数変調回路６１では送信変調用入力端子６１ｂに入力されるデジタル信号で周波数変調されるため、周波数変調回路６１は高速にしなければならない。すなわち、広帯域の周波数を有するデジタル信号に対応した高速のＰＬＬ応答性が要求されることになる。この高速のＰＬＬ応答性を満たすにはＰＬＬのループゲインを大きくする必要がある。このＰＬＬループゲインを大きくすると周波数変調回路６１から出力されるある瞬間における発振信号の位相雑音は図６の波形７３ａまたは７３ｂに示すようになる。
【００１３】
一方、受信時においては、アンテナ４１より受信用ミキサ５４に入力される受信信号は、７１のように表されたとする。すなわち、この受信信号７１は、希望信号７１ａと、この希望信号７１ａの近傍に、この希望信号７１ａよりレベルの大きい妨害信号７１ｂが存在したとする。そうすると、希望信号７１ａと妨害信号７１ｂと周波数変調回路６１の出力７４とが受信用ミキサ５４で混合されるので、受信用ミキサ５４の出力からは希望信号７２ａと妨害信号７２ｂとが出力されることになる。
【００１４】
この希望信号７２ａは妨害信号７２ｂに比べてレベルが低いので妨害信号７２ｂの位相雑音７２ｃに隠れてしまい、希望信号７２ａを取り出すことができなくなる。即ち、アンテナ４１に入力される希望信号７１ａを受信できなくなるのである。
【００１５】
この受信時での課題を解決するには、周波数変調回路６１からの出力信号として、出力信号７４の位相雑音レベル７４ａを小さくすることが必要となる。即ち、受信と送信とで別々の周波数変調回路６１が必要になるという問題があった。なお図６で使用した部品について、図５と同じものについては同一の符号を付して説明を簡略化している。
【００１６】
本発明は、この問題を解決したもので、一個の周波数変調回路を共用して小型化されたデジタル送受信機を提供することを目的としたものである。
【００１７】
【課題を解決するための手段】
この目的を達成するために本発明のデジタル信号送受信機は、受信用ミキサの他方の入力には周波数変調回路の出力を接続し、受信時においては前記周波数変調回路を無変調出力とするとともに、この周波数変調回路から出力される発振信号の位相雑音波形を送信時と前記受信時とで切替えるものであり、これにより、一個の周波数変調回路を用いて共用して小型化されたデジタル送受信機を提供することができる。
【００１８】
【発明の実施の形態】
本発明の請求項１に記載の発明は、デジタル信号が入力される送信変調用入力端子と、この送信変調用入力端子に入力されたデジタル信号で直接変調されるとともにＰＬＬデータ用入力端子に入力されたＰＬＬ制御データにより出力信号が設定される周波数変調回路と、この周波数変調回路の出力が供給される電力増幅器と、この電力増幅器の出力が一方の端子に供給されるアンテナスイッチと、このアンテナスイッチの共通端子が接続されたアンテナ端子と、前記アンテナスイッチの他方の端子が接続された受信用フィルタと、この受信用フィルタの出力に接続された高周波増幅器と、この高周波増幅器の出力が一方の入力に供給される受信用ミキサと、この受信用ミキサの出力が供給される出力端子とを備え、前記受信用ミキサの他方の入力には前記周波数変調回路の出力を接続し、受信時においては前記周波数変調回路を無変調出力とするとともに、この周波数変調回路から出力される発振信号の位相雑音波形を送信時と前記受信時とで切替えるデジタル信号送受信機であり、一個の周波数変調回路を送信時の送信周波数の変調に用いるとともに、受信用ミキサの発振器とも共用化しているので、小型化されたデジタル送受信機を実現することができる。
【００１９】
また、周波数変調回路を構成している一個のＰＬＬ発振回路の動作条件を切替えることにより周波数変調回路からの出力信号の位相雑音波形を、送信時と受信時に対してそれぞれ最適化設定ができる。その結果、送信時には高速のＰＬＬ応答性を持たせることができる。さらに、受信時には小さい位相雑音レベルとすることにより、希望信号に近接した妨害信号に対する排除能力を向上させることができる。
【００２０】
さらに、一個のＰＬＬ発振回路を用いた構成により部品点数を少なくすることができるので、低価格化を実現することができるという効果がある。
【００２１】
請求項２に記載の発明は、位相雑音波形は、周波数変調回路を形成する位相比較器に入力する位相比較周波数を、送信時には低い周波数に設定するとともに受信時には高い周波数に設定する請求項１に記載のデジタル信号送受信機であり、送信時には低い位相比較周波数を選択することによって周波数偏移の最小ステップ周波数を小さくでき、その結果として目標とする周波数偏移に対してより正確な周波数偏移の設定ができる。また受信時には高い位相比較周波数を用いることで位相雑音を小さくして希望信号に近接した妨害信号に対する排除能力を向上させることができる。
【００２２】
請求項３に記載の発明は、位相雑音波形は、周波数変調回路を形成するチャージポンプの充放電電流を、送信時には大きな値に設定するとともに受信時には小さな値に設定する請求項１に記載のデジタル信号送受信機であり、送信時にはチャージポンプの充放電電流を大きな値に設定するので、高速つまり広帯域の周波数を有するデジタル信号に対しても高い追従性を有するＰＬＬ応答性とすることができる。また、受信時には、チャージポンプの充放電電流を小さな値に設定することにより、位相雑音を小さくして希望信号に近接した妨害信号に対する排除能力を向上させることができる。
【００２３】
請求項４に記載の発明の位相雑音波形は、周波数変調回路を形成するローパスフィルタのカットオフ周波数を、送信時には高い値に設定するとともに受信時に低い値に設定する請求項１に記載のデジタル信号送受信機であり、送信時にはローパスフィルタのカットオフ周波数を高い値に設定するので、高速つまり広帯域の周波数を有するデジタル信号に対しても高い追従性を有するＰＬＬ応答性とすることができる。また、受信時にはローパスフィルタのカットオフ周波数を低い値に設定することにより、位相雑音を小さくして希望信号に近接した妨害信号に対する排除能力を向上させることができる。
【００２４】
以下、本発明の実施の形態について図面を用いて説明する。図１は、本発明の一実施の形態におけるデジタル信号送受信機のブロック図である。本実施の形態におけるデジタル信号送受信機は、デジタル信号が入力される送信変調用入力端子５ｂと、ＰＬＬ制御データが入力されるＰＬＬデータ用入力端子５ｃとを有し、送信変調用入力端子５ｂに入力されたデジタル信号で直接変調されるとともにデータ用入力端子５ｃに入力されたＰＬＬ制御データにより出力信号が設定される周波数変調回路５と、この周波数変調回路５の出力端子５ａが接続された電力増幅器４と、この電力増幅器４の出力が一方の端子３ｂに接続されたアンテナスイッチ３と、このアンテナスイッチ３の共通端子が接続されたアンテナ端子２と、アンテナスイッチ３の他方の端子３ａが接続された受信用フィルタ６と、この受信用フィルタ６の出力に接続された高周波増幅器７と、この高周波増幅器７の出力が一方の入力に接続された受信用ミキサ８と、この受信用ミキサ８の出力が接続された出力端子９とで構成されている。
【００２５】
さらに、受信用ミキサ８の他方の入力には周波数変調回路５の出力端子５ａが無変調出力として接続されている。また、周波数変調回路５からの出力される発振信号の位相雑音波形とアンテナスイッチ３とは送信時と受信時とで切替える構成としている。
【００２６】
以上のように構成されたデジタル信号送受信機について、以下その動作を説明する。最初に受信時について説明する。先ずアンテナスイッチ３の共通端子を３ａに導通するように切替える。すると、アンテナ１により受信された高周波信号は、アンテナスイッチ３の端子３ａを介して受信用フィルタ６により受信帯域外の信号が抑圧され、受信帯域の信号が入力される。
【００２７】
この受信用フィルタ６から出力される信号は、高周波増幅器７により増幅されたのち、受信用ミキサ８に入力される。このとき、周波数変調回路５は単一の周波数を出力するモードに切替えられており、出力端子５ａからは無変調信号である発振信号が出力される。この発振信号が受信用ミキサ８の他端に入力される。そして、この受信用ミキサ８の出力端子９からは中間周波数信号が出力される。
【００２８】
次に、送信時について説明する。送信時には、アンテナスイッチ３の共通端子は３ｂ側に導通するように切替えられるとともに、周波数変調回路５は変調モードに切替えられる。そして、送信変調用入力端子５ｂから入力されたデジタル信号は直接変調されて変調信号として出力端子５ａから出力される。この出力端子５ａからの変調信号は、電力増幅器４により送信電力として十分な大きさのレベルまで増幅される。さらに、この送信信号はアンテナスイッチ３の端子３ｂに入力されてアンテナ端子２を介してアンテナ１から送信される。
【００２９】
このアンテナスイッチ３と周波数変調回路５は、送受信時において切替え制御される。つまり、受信時ではアンテナスイッチ３は端子３ａが選択され、ほぼ同時に周波数変調回路５は単一の周波数を出力するモードに切替えられて出力端子５ａからは無変調信号である発振信号が出力される。また、送信時では、アンテナスイッチ３は端子３ｂが選択され、ほぼ同時に周波数変調回路５は変調モードに切替えられて、送信変調用入力端子５ｂから入力されたデジタル信号が直接変調されて変調信号として出力端子５ａから出力される。
【００３０】
図２は、本発明の実施の形態におけるデジタル信号送受信機の周波数変調回路５のブロック図である。図２において、周波数変調回路５は、以下のように構成されている。すなわち、送信変調用入力端子５ｂと、この送信変調用入力端子５ｂからのデジタル信号が一方の入力端子２１ａに入力される分周器２１と、この分周器２１の出力端子２１ｃからの出力信号が一方の入力端子２４ａに入力されるとともに基準信号器２２の出力が分周器２３を介して他方の入力端子２４ｂに入力される位相比較器２４と、この位相比較器２４の出力端子２４ｃの出力信号が入力されるチャージポンプ２５と、このチャージポンプ２５の出力が共通端子２６ａに接続されるスイッチ２６と、このスイッチ２６の一方の出力端子２６ｂが接続されるローパスフィルタ２７と、スイッチ２６の他方の出力端子２６ｃが接続されるローパスフィルタ２８と、ローパスフィルタ２７および２８の出力が接続される電圧制御発振器２９と、この電圧制御発振器２９の出力信号が接続される出力端子５ａと、周波数変調回路５に接続されるとともに、ＰＬＬ制御データが入力されるデータ用入力端子５ｃとから構成されている。また、電圧制御発振器２９の出力が前記分周器２１の他方の入力端子２１ｂに入力されている。そして、電圧制御発振器２９はデータ用入力端子５ｃからのＰＬＬ制御データによりＰＬＬ制御される。
【００３１】
以上のように構成された周波数変調回路５について以下にその動作を説明する。最初に受信時について説明する。受信時においては、希望信号に近接した妨害信号があったとしても、その影響をなくすため、位相雑音レベルの小さい電圧制御発振器２９とする必要がある。
【００３２】
この電圧制御発振器２９からの発振周波数ｆ（ｖｃｏ）を持つ信号は出力端子５ａに出力されるとともに、分周器２１の入力端子２１ｂに入力される。この、入力端子２１ｂに入力された信号は、電子式に形成されたスイッチ３０の共通端子３０ａを介して一方の出力端子３０ｂに導かれ、そののち、１／Ｆの分周比を持つ受信用分周器３０ｄで分周される。
【００３３】
さらに、受信用分周器３０ｄからの出力信号は、位相比較器２４の一方の入力端子２４ａに入力される。つまり、分周器２１の出力端子２１ｃから出力される周波数はｆ（ｖｃｏ）／Ｆとなって、位相比較器２４の入力端子２４ａに入力される。
【００３４】
一方、基準信号器２２からは周波数ｆ（ｘｔａｌ）が出力される。この周波数ｆ（ｘｔａｌ）は分周器２３で分周比１／Ｒに分周されてｆ（ｘｔａｌ）／Ｒとなり、位相比較器２４の入力端子２４ｂに入力される。
【００３５】
この位相比較器２４からの出力信号はチャージポンプ２５を介して電子式に形成されたスイッチ２６の共通端子２６ａに入力される。さらに、このスイッチ２６により出力端子２６ｃに接続されてカットオフ周波数が低く設定されたローパスフィルタ２８が選択されて電圧制御発振器２９の発振周波数ｆ（ｖｃｏ）が所定の周波数を出力する。なお、この所定の周波数は、データ入力端子５ｃからのＰＬＬ制御データによりＰＬＬ制御されて決定される。
【００３６】
このように、位相比較器２４の入力端子２４ａに入力される発振周波数ｆ（ｖｃｏ）／Ｆと入力端子２４ｂに入力される周波数ｆ（ｘｔａｌ）／Ｒとが位相比較されてＰＬＬ制御される。その結果、位相が一致すると（数１）の関係となる。
【００３７】
【数１】
さらに、（数１）より電圧制御発振器２９から出力される発振周波数ｆ（ｖｃｏ）は（数２）となる。
【００３９】
【数２】
本実施の形態では、代表例として９１５ＭＨｚの信号を受信したときには、基準信号器２２の周波数ｆ（ｘｔａｌ）を１６．８ＭＨｚとし、分周器２３の分周比１／Ｒを１とし、受信用分周器３０ｄの分周比１／Ｆを１／６２．２０４５として設定している。この場合には、（数２）より電圧制御発振器２９の発振周波数ｆ（ｖｃｏ）は、１０４５．０３５６ＭＨｚとなる。
【００４１】
次に、送信時について説明する。送信時には、送信変調用入力端子５ｂに入力されたデジタル信号は分周器２１の入力端子２１ａに入力されるとともに、以下４つの設定を切替えて制御する。すなわち、一番目には、分周器２１のスイッチ３０ａが他方の出力端子３０ｃに接続されて、電圧制御発振器２９の出力信号はスイッチ３０の共通端子３０ａを介して他方の出力端子３０ｃに導かれ、その後送信用分周器３０ｅに入力される。例えば、送信変調用入力端子５ｂに０と１のデジタル信号が入力されたとして、０のデータの時には送信用分周器３０ｅの分周比が１／（Ｆ−ΔＦ）に設定され、１のデータの時には送信用分周器３０ｅの分周比が１／（Ｆ＋ΔＦ）に設定される。そして、これらの出力信号は、位相比較器２４の入力端子２４ａに入力されてＰＬＬ制御され電圧制御発振器２９の発振周波数が制御される。
【００４２】
送信変調用入力端子５ｂに入力された０または１のデジタル信号に対応して、電圧制御発振器２９の発振周波数が周波数変調されて出力端子５ａから出力されるのである。
【００４３】
二番目には、チャージポンプ２５の充放電電流の値を大きくする。これにより、高速ロックアップが可能となり、高速つまり広帯域の周波数を有するデジタル信号に対応して速い追従性を持たせたＰＬＬ回路とすることができる。
【００４４】
三番目には、スイッチ２６により出力端子２６ｂを選択してカットオフ周波数が高く設定されたローパスフィルタ２７を選択した設定としている。これにより、高速つまり広帯域の周波数を有するデジタル信号に対して十分な帯域幅を持たせている。
【００４５】
四番目には、分周器２３の分周比１／ＲのＲの設定を大きくしている。これにより、低い位相比較周波数を選択することによって周波数偏移の最小ステップ周波数を小さくでき、その結果として目標とする周波数偏移に対してより正確な周波数偏移の設定ができる。
【００４６】
以上のように設定した周波数変調回路５についての動作を式を用いて以下説明する。最初に、送信用分周器３０ｅからの出力信号は位相比較器２４の入力端子２４ａに入力される。このとき、位相比較器２４の入力端子２４ａと２４ｂとが位相比較されて一致した時には、（数１）と同様の考え方であって、（数３）で表すことができる。
【００４７】
【数３】
さらに、電圧制御発振器２９の発振周波数ｆ（ｖｃｏ）については、（数３）より（数４）で表すことができる。
【００４９】
【数４】
また、周波数変調における周波数偏移ｆ（ｄｅｖ）は（数５）で表すことができる。
【００５１】
【数５】
つまり、送信変調用入力端子５ｂから入力された０と１のデジタル信号により電圧制御発振器２９の発振周波数ｆ（ｖｃｏ）がｆ（ｄｅｖ）の周波数偏移をもって周波数変調されることになる。さらに、この周波数偏移ｆ（ｄｅｖ）の最小ステップ周波数ｆ（ｓｔｅｐ）については、（数６）で表すことができる。
【００５３】
【数６】
この最小ステップ周波数ｆ（ｓｔｅｐ）とは、１ビットのデータにより発振周波数を変化できる周波数を表しており、データ入力端子５ｃに入力されるＰＬＬ制御用データによって２の乗数であるｎを指定することができる。このｎが大きいほど最小ステップ周波数ｆ（ｓｔｅｐ）を小さくできることになる。さらに、周波数偏移ｆ（ｄｅｖ）は（数７）で表すことができる。
【００５５】
【数７】
つまり、周波数偏移ｆ（ｄｅｖ）は、最小ステップ周波数であるｆ（ｓｔｅｐ）にｍ（１から１２７の自然数）を掛けたものとして設定できる。このｍは、データ入力端子５ｃに入力されるＰＬＬ制御用データによって指定することができる。さらに、（数５）と（数７）により、（数８）が導き出せる。
【００５７】
【数８】
つまり、送信用分周器３０ｅの分周比の変化分ΔＦは、ｍに比例し、２のｎ乗に反比例することになる。例えばｎを大きく設定すると送信用分周器３０ｅの分周比の変化分ΔＦを小さくでき、その上にｍを最適に設定することにより目標のΔＦが得られる。つまり、（数７）より明らかなように周波数偏移ｆ（ｄｅｖ）の目標値に対して非常に正確に設定することが可能となる。
【００５９】
次に、周波数変調回路５における受信時と送信時での具体的な設定例について説明する。最初に、受信時において詳細を説明する。受信時には、チャージポンプ２５の充放電電流を小さく（本実施の形態では０．３ｍＡとしている。）設定することにより位相雑音レベルを小さくできる。さらに、スイッチ２６を２６ｃとしてカットオフ周波数を略０．４９ＭＨｚと低くしたローパスフィルタ２８を用いることにより位相雑音レベルを小さくできる。また、位相比較周波数ｆｒを決定する分周器２３の分周比１／ＲのＲを小さくし、位相比較器２４の端子２４ｂに入力する位相比較周波数ｆｒ（本実施の形態は１６．８ＭＨｚを使用している。）を大きくしてさらに位相雑音レベルを小さくしている。
【００６０】
このようにして位相雑音レベルを小さくすることにより、たとえ近傍に大きな妨害信号があったとしても良好な受信状態を得ることができる。すなわち、第１にチャージポンプ２５の充放電電流を小さくする。第２に、位相比較器２４の入力端子２４ｂに入力される位相比較周波数ｆｒを高くする。第３に、カットオフ周波数を略０．４９ＭＨｚと低くしたローパスフィルタ２８を用いる。以上の第１、第２、第３の方法により位相雑音レベルを小さくする寄与の度合いは以下のようになる。すなわち、第３より第２の効果の方が大きく、さらに第２より第１の効果の方が大きい。特に、第１のチャージポンプ２５の充放電電流を小さくすることによる影響が最も大きい。
【００６１】
次に、送信時において詳細を説明する。送信時には、チャージポンプ２５の充放電電流（本実施の形態では２ｍＡとしている。）を大きく設定することにより高速のＰＬＬ応答性を実現している。さらに、スイッチ２６を２６ｂとしてカットオフ周波数を略３．７ＭＨｚと高くしたローパスフィルタ２７を用いることにより、高速つまり広帯域の周波数を有するデジタル信号を通過させることができる。
【００６２】
また、分周器２３の分周比１／ＲのＲを３として、位相比較器２４の端子２４ｂに入力する位相比較周波数ｆｒ（本実施の形態では５．６ＭＨｚを使用している。）を低く設定する。このとき、最小ステップ周波数ｆ（ｓｔｅｐ）はｎを１２として（数６）より１．３６７ｋＨｚとなり、さらに周波数偏移ｆ（ｄｅｖ）は（数７）より５．４７ｋＨｚとしている。
【００６３】
ここで、周波数偏移ｆ（ｄｅｖ）／発振周波数ｆ（ｖｃｏ）は、５．９８ｐｐｍとなる。この比は発振周波数、デジタル信号の速度、水晶の温度特性や経時変化での変化量により目標値を決めることが必要となる。このように目標値が装置によって異なったとしても、分周器２３の分周比１／Ｒ、最小ステップ周波数ｆ（ｓｔｅｐ）を設定するｎ、周波数偏移ｆ（ｄｅｖ）を設定するｍについて、ＰＬＬデータ用入力端子５ｃから入力されるＰＬＬ制御データにより最適に設定できるので精度の高い周波数偏移の設定が可能となる。
【００６４】
以上のように、電圧制御発振器２９からの出力信号は、受信時には位相雑音レベルを小さくした設定とし、送信時にはＰＬＬとして高速応答性を重視するとともに周波数偏移を精度よく設定できるものである。
【００６５】
図３は、本実施の形態における送受信時の信号を表している。図３を用いて、最初に受信時について説明する。入力信号３１が受信用ミキサ８の一方の入力端子に入力される。また、他方の入力端子には周波数変調回路５からの出力信号３３が入力される。この受信用ミキサ８の出力は出力端子９に接続されて、この出力端子９からは出力信号３２が出力される。
【００６６】
ここで入力信号３１のうち、希望信号３１ａのレベルに対して近接する妨害信号３１ｂのレベルが大きい場合を表しており、受信用ミキサ８の出力からは出力信号３２が出力される。この出力信号３２は、希望信号３２ａと、この希望信号３２ａに近接する妨害信号３２ｂとが出力される。このとき受信用ミキサ８の他方の入力端子に入力される周波数変調回路５からの出力信号３３は図３に示すように位相雑音レベルを小さくしている。このため、近接する妨害信号３２ｂの雑音成分は、希望信号３２ａの周波数において十分に抑圧されることになる。従って、希望信号３２ａは出力端子９から出力されて信号処理され、受信性能を保証できるのである。
【００６７】
次に図３を用いて送信時について説明する。送信変調用入力端子５ｂからのデジタル信号は周波数変調回路５に入力され、この周波数変調回路５からは送信用出力信号３４が出力される。ここで、送信用出力信号３４ａは、送信変調用入力端子５ｂから０データが入力されて周波数変調されたときの周波数変調回路５からの送信用出力信号を表している。また、送信変調用入力端子５ｂに１のデータが入力されて周波数変調されたときは、送信用出力信号３４ａに対して２×ｆ（ｄｅｖ）だけ周波数偏移された送信用出力信号３４ｂが周波数変調回路５から出力される。さらに、０と１のデータが順次入力されると周波数変調回路５からは送信用出力信号３４が順次出力されて、電力増幅器４で増幅されたのちアンテナスイッチ３を介してアンテナ１より送信される。
【００６８】
【発明の効果】
以上のように本発明によれば、送信時にデジタル信号で直接変調される周波数変調回路において、受信時には送信用で用いた周波数変調回路を無変調出力として受信用ミキサの他方の入力に接続されるとともに、前記周波数変調回路から出力される発振周波数の位相雑音波形を送信時と受信時とで切替えるものである。このように、前記周波数変調回路からの出力である位相雑音波形を一個のＰＬＬ発振回路の動作条件を切替えることにより、送信時と受信時に対してそれぞれ最適化設定ができる。その結果、受信時には良好な位相雑音特性により、たとえ近接して大きな妨害信号が存在しても良好な感度で受信できる。送信時には高速つまり広帯域な周波数を有するデジタル信号に対しても高速のＰＬＬ応答性と正確な周波数偏移を持たせることができるものである。
【００６９】
また、一個のＰＬＬ発振回路を用いた構成により部品点数を少なくすることができるので、小型化と低価格化を実現することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるデジタル信号送受信機のブロック図
【図２】同、周波数変換回路のブロック図
【図３】同、周波数変換回路の周辺における信号図
【図４】従来におけるデジタル信号送受信機のブロック図
【図５】同、他の例におけるデジタル信号送受信機のブロック図
【図６】同、周波数変換回路の周辺の信号図
【符号の説明】
２ アンテナ端子
３ アンテナスイッチ
４ 電力増幅器
５ 周波数変調回路
５ｂ 送信変調用入力端子
５ｃ ＰＬＬデータ用入力端子
６ 受信用フィルタ
７ 高周波増幅器
８ 受信用ミキサ
９ 出力端子
Claims (4)
- デジタル信号が入力される送信変調用入力端子と、この送信変調用入力端子に入力されたデジタル信号で直接変調されるとともにＰＬＬデータ用入力端子に入力されたＰＬＬ制御データにより出力信号が設定される周波数変調回路と、この周波数変調回路の出力が供給される電力増幅器と、この電力増幅器の出力が一方の端子に供給されるアンテナスイッチと、このアンテナスイッチの共通端子が接続されたアンテナ端子と、前記アンテナスイッチの他方の端子が接続された受信用フィルタと、この受信用フィルタの出力に接続された高周波増幅器と、この高周波増幅器の出力が一方の入力に供給される受信用ミキサと、この受信用ミキサの出力が供給される出力端子とを備え、前記受信用ミキサの他方の入力には前記周波数変調回路の出力を接続し、受信時においては前記周波数変調回路を無変調出力とするとともに、この周波数変調回路から出力される発振信号の位相雑音波形を送信時と前記受信時とで切替えるデジタル信号送受信機。
- 位相雑音波形は、周波数変調回路を形成する位相比較器に入力する位相比較周波数を、送信時には低い周波数に設定するとともに受信時には高い周波数に設定する請求項１に記載のデジタル信号送受信機。
- 位相雑音波形は、周波数変調回路を形成するチャージポンプの充放電電流を、送信時には大きな値に設定するとともに受信時には小さな値に設定する請求項１に記載のデジタル信号送受信機。
- 位相雑音波形は、周波数変調回路を形成するローパスフィルタのカットオフ周波数を、送信時には高い値に設定するとともに受信時に低い値に設定する請求項１に記載のデジタル信号送受信機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003047306A JP4045978B2 (ja) | 2003-02-25 | 2003-02-25 | デジタル信号送受信機 |
| US10/782,097 US7349672B2 (en) | 2003-02-25 | 2004-02-19 | Digital signal transceiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003047306A JP4045978B2 (ja) | 2003-02-25 | 2003-02-25 | デジタル信号送受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004260411A true JP2004260411A (ja) | 2004-09-16 |
| JP4045978B2 JP4045978B2 (ja) | 2008-02-13 |
Family
ID=33094787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003047306A Expired - Fee Related JP4045978B2 (ja) | 2003-02-25 | 2003-02-25 | デジタル信号送受信機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7349672B2 (ja) |
| JP (1) | JP4045978B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007102478A1 (ja) * | 2006-03-07 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | 周波数シンセサイザ、無線通信システム、及び半導体装置 |
| JP2008160812A (ja) * | 2006-11-30 | 2008-07-10 | Semiconductor Energy Lab Co Ltd | 位相同期回路、半導体装置及び無線タグ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030211878A1 (en) * | 2002-04-19 | 2003-11-13 | Walker Jay S. | Systems and methods for facilitating play using reversed payout tables |
| US7452272B2 (en) | 2002-04-19 | 2008-11-18 | Walker Digital, Llc | Methods and apparatus for representing play in a reverse mode |
| KR101301816B1 (ko) * | 2010-03-25 | 2013-08-29 | 한국전자통신연구원 | 증폭기 스위치로 동작하는 다기능 ｍｍｉｃ |
| EP3057239B1 (en) * | 2015-02-16 | 2024-04-03 | IMEC vzw | A front-end system for a radio device |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4755774A (en) * | 1985-07-15 | 1988-07-05 | Motorola Inc. | Two-port synthesizer modulation system employing an improved reference phase modulator |
| US4812783A (en) * | 1986-08-26 | 1989-03-14 | Matsushita Electric Industrial Co., Ltd. | Phase locked loop circuit with quickly recoverable stability |
| JP2546347B2 (ja) * | 1988-08-15 | 1996-10-23 | 日本電気株式会社 | 無線送受信装置 |
| US5144254A (en) * | 1991-09-30 | 1992-09-01 | Wilke William G | Dual synthesizer including programmable counters which are controlled by means of calculated input controls |
| JPH06284037A (ja) | 1993-03-26 | 1994-10-07 | Casio Comput Co Ltd | ディジタル移動体通信装置 |
| US5533056A (en) * | 1993-05-05 | 1996-07-02 | National Semiconductor Corporation | Data encoder/decoder for data transceiver |
| KR100219709B1 (ko) * | 1994-03-15 | 1999-09-01 | 윤종용 | 디지탈무선통신장치에있어서송수신신호처리회로 |
| US6087865A (en) * | 1994-12-22 | 2000-07-11 | Anritsu Company | Programmable frequency divider |
| JP2929965B2 (ja) * | 1995-03-31 | 1999-08-03 | 日本電気株式会社 | 無線通信端局 |
| FI100286B (fi) * | 1996-04-01 | 1997-10-31 | Nokia Mobile Phones Ltd | Lähetin/vastaanotin RF-signaalin lähettämiseksi ja vastaanottamiseksi kahdella taajuusalueella |
| FR2755556A1 (fr) * | 1996-11-06 | 1998-05-07 | Motorola Semiconducteurs | Modulateur de frequence, emetteur et emetteur-recepteur incorporant ce modulateur de frequence |
| US6157821A (en) * | 1997-10-23 | 2000-12-05 | Ericsson Inc. | Voltage step up for a low voltage frequency synthesizer architecture |
| GB9804708D0 (en) * | 1998-03-05 | 1998-04-29 | Nec Technologies Uk Ltd | Radio transmitter/reciever channel selection |
| JP3369480B2 (ja) * | 1998-07-31 | 2003-01-20 | 松下電器産業株式会社 | 無線回路装置 |
| US6351485B1 (en) * | 1998-09-08 | 2002-02-26 | Fairchild Semiconductor Corporation | Spread spectrum modulation technique for frequency synthesizers |
| US6294936B1 (en) * | 1998-09-28 | 2001-09-25 | American Microsystems, Inc. | Spread-spectrum modulation methods and circuit for clock generator phase-locked loop |
| US6091303A (en) * | 1999-04-06 | 2000-07-18 | Ericsson Inc. | Method and apparatus for reducing oscillator noise by noise-feedforward |
| US6526265B1 (en) * | 1999-09-14 | 2003-02-25 | Skyworks Solutions, Inc. | Wireless transmitter having a modified translation loop architecture |
| JP3818624B2 (ja) * | 2000-02-23 | 2006-09-06 | 株式会社ルネサステクノロジ | 無線通信システム |
| US6564039B1 (en) * | 2000-02-29 | 2003-05-13 | Motorola, Inc. | Frequency generation circuit and method of operating a tranceiver |
| JP3488180B2 (ja) * | 2000-05-30 | 2004-01-19 | 松下電器産業株式会社 | 周波数シンセサイザ |
| EP1178601B1 (en) * | 2000-08-04 | 2005-02-16 | Freescale Semiconductor, Inc. | Frequency modulation using a digital filter for baseband waveshaping |
| TW494636B (en) * | 2001-02-26 | 2002-07-11 | Realtek Semiconductor Co Ltd | Spread spectrum phase-locked loop circuit with adjustable spread bandwidth |
| JP4540247B2 (ja) * | 2001-04-13 | 2010-09-08 | 日本テキサス・インスツルメンツ株式会社 | Ｐｌｌ回路 |
| EP1289150A1 (en) * | 2001-08-24 | 2003-03-05 | STMicroelectronics S.r.l. | A process for generating a variable frequency signal, for instance for spreading the spectrum of a clock signal, and device therefor |
| JP4110081B2 (ja) * | 2002-12-06 | 2008-07-02 | ザインエレクトロニクス株式会社 | 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ |
| US7424271B2 (en) * | 2003-12-04 | 2008-09-09 | Via Technologies Inc. | Multi-mode and multi-band RF transceiver and related communications method |
-
2003
- 2003-02-25 JP JP2003047306A patent/JP4045978B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-19 US US10/782,097 patent/US7349672B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007102478A1 (ja) * | 2006-03-07 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | 周波数シンセサイザ、無線通信システム、及び半導体装置 |
| JP2008160812A (ja) * | 2006-11-30 | 2008-07-10 | Semiconductor Energy Lab Co Ltd | 位相同期回路、半導体装置及び無線タグ |
| US8773207B2 (en) | 2006-11-30 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Phase locked loop, semiconductor device, and wireless tag |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040198418A1 (en) | 2004-10-07 |
| US7349672B2 (en) | 2008-03-25 |
| JP4045978B2 (ja) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7643572B2 (en) | Modulator with controlled transmission bandwidth, and a corresponding method for controlling the transmission bandwidth | |
| JPH1065749A (ja) | 受信回路 | |
| JP2004343164A (ja) | 通信用半導体集積回路および無線通信システム | |
| JP2004179841A (ja) | 混合回路とこれを用いた高周波信号受信装置 | |
| JP2009536795A (ja) | ノイズリダクションを持つ無線周波数信号の受信及び／又は送信用の装置 | |
| KR100881790B1 (ko) | 수신기 및 무선 통신 장치 | |
| JP4045978B2 (ja) | デジタル信号送受信機 | |
| KR20070120247A (ko) | Ｄａｔ가 장착된 ｂｐｓｋ 변조방식을 적용한 폴라 송신기 | |
| WO2012093424A1 (ja) | デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザおよびそれを備えた無線通信装置 | |
| US7231196B2 (en) | Method and apparatus for fractional-N synthesis | |
| JP3874942B2 (ja) | 周波数可変方式、これを用いた電圧制御発振器およびこれを用いたスペクトラム拡散通信の受信機 | |
| JP3970284B2 (ja) | マルチモード無線送信機及びこれを用いた携帯無線機 | |
| JP4085774B2 (ja) | フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法を用いた無線通信方法 | |
| KR19990042427A (ko) | 이중모드 변조기 | |
| KR20020000895A (ko) | 통신 시스템 | |
| JP3839766B2 (ja) | Ｉｆ復調モジュール | |
| JPH10112669A (ja) | 周波数シンセサイザ、受信機および周波数変調器 | |
| KR0150143B1 (ko) | 무선 통신시스템의 중간주파수 발생회로 | |
| JP3479279B2 (ja) | 周波数発生回路 | |
| US6754474B1 (en) | Radio transmission system | |
| JP4068548B2 (ja) | 送信装置および送信回路 | |
| KR100387068B1 (ko) | 이동 통신 단말기의 위상 동기 루프 | |
| JP2003087131A (ja) | 局部発振回路 | |
| JP3801493B2 (ja) | 局部発振器を用いた送受信装置 | |
| KR100305580B1 (ko) | 3중 변조 방식을 이용한 광대역 고주파 송신기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |