WO2007102478A1

WO2007102478A1 - 周波数シンセサイザ、無線通信システム、及び半導体装置

Info

Publication number: WO2007102478A1
Application number: PCT/JP2007/054237
Authority: WO
Inventors: Seiichiro Yoshida; Joji Hayashi
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2006-03-07
Filing date: 2007-03-06
Publication date: 2007-09-13
Also published as: JPWO2007102478A1; CN101395802B; EP2009797A1; US20090098834A1; CN101395802A; JP4480097B2

Abstract

　無線通信における送信周波数変調において、回路面積の増大を抑制しつつ、複数ビットの送信データを有する多値周波数変調への対応を可能にする。　無線通信における送信周波数の変調を行う際、デジタルフィルタによる応答データを、送信変調器に内蔵された論理回路により計算する。これにより、分周数データの変化量が論理回路により計算されるため、応答データを格納するＲＯＭが不要となり、基準信号の周波数の変更や、複数ビットの送信データを有する多値周波数変調への対応の際にも、回路面積の増大を抑制することができる。　また、送信周波数の変調の過程を、クロックに同期したタイミングを用いて複数のステップに分割して行うことによって、送信信号スペクトラムの狭帯域化が可能となる。

Description

明細書

周波数シンセサイザ、無線通信システム、及び半導体装置

技術分野

[0001] 本発明は、無線通信における送信周波数変調を行う周波数シンセサイザ、無線通信システム、及び半導体装置に関し、特に高機能化と、回路面積の縮小に有効な技術に関するものである。

背景技術

[0002] 周波数シンセサイザは、比較の基準となる基準信号の位相と、入力される制御電圧に対応した周波数で発振する電圧制御発振器の出力周波数を可変分周器に設定した分周数で分周して得られた分周信号の位相とを、位相比較器で比較し、その位相差信号の大きさに対応して出力される位相差信号を電圧制御発振器の制御電圧としてフィードバックさせることにより、最終的に基準信号の周波数と、分周信号の周波数がー致したところで定常状態となり、周波数同期した状態になるようにするものである

[0003] この時、周波数シンセサイザの出力信号の周波数は、分周信号の周波数に分周数を乗じたもの、即ち、基準信号の周波数に分周数を乗じたものとなり、この方法によつて所望の周波数を有する出力信号を得ることができる。

[0004] 基準信号の周波数を一定とした場合、周波数シンセサイザの出力周波数は、可変分周器の分周数で決定されるため、送信周波数変調を行う際には、送信データに対応して可変分周器の分周数を変化させる方法が一般に用いられている。

[0005] 可変分周器の分周数を変化させる方法として、 IEEE JOURNAL OF SOLID

-STATE CIRCUITS, VOL. 33, NO. 7, JULY 1998 pp. 998 An Agil e ISM Band Frequency Synthesizer with Built-in GMSK Data M odulation Fig. 4のような方法が提案されている。この論文に記載された方法では、送信データの変化に対応するデジタルフィルタのパルス応答データを、予め ROM (Read Only Memory)装置に格納しておき、送信データの変化に応じて ROMから読み出したデータを分周数の変化分として扱い、設定した分周数と加算することにより、周波数変調を実現している。

非特許文献 1 :IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 33, NO. 7, JULY 1998 pp. 998 An Agile ISM Band Frequency Sy nthesizer with Built-in GMSK Data Modulation

発明の開示

発明が解決しょうとする課題

[0006] 従来の無線通信における周波数変調を行う周波数シンセサイザは、以上のように構成されており、予め ROMに格納してお!、たデジタルフィルタのパルス応答データを読み出して分周数の変化分として扱い、中心周波数に対応する分周数と加算することにより周波数変調を実現するものであった。

[0007] し力しながらこのような従来手法では、送信データの変化に対応するパルス応答データが全て ROMに格納されているため、様々な基準信号の周波数への対応や、送信データに対する周波数変化幅への対応数の増加に伴って、 ROM容量が膨大になると共に、 ROM力もデータを読み出す回路も大きくなることから、回路面積の増大が避けられな、と、う問題があった。

[0008] この発明は以上のような問題点を解消するためになされたもので、回路面積の増大を抑制しつつ、様々な基準信号の周波数や、送信データに対する周波数変化幅にも柔軟に対応可能であり、さらに複数ビットの送信データを有する多値周波数変調への対応も可能である送信周波数変調を行う周波数シンセサイザ、あるいはさらに、無線通信システム、及び半導体装置を提供することを目的とする。

課題を解決するための手段

[0009] 上記目的を達成するために、本発明にかかる周波数シンセサイザは、分周数の変化量を論理回路により算出する回路ブロックである送信変調器を備えたことを特徴とする。

[0010] 即ち、本発明にかかる周波数シンセサイザは、入力される制御電圧に対応する周波数を有する出力信号を発生する電圧制御発振器と、入力される分周数データに従つて上記電圧制御発振器力の出力信号を分周し、分周後の信号を出力する可変分周器と、上記可変分周器からの出力信号と、入力される基準信号との間の位相を比較し、比較結果を示す信号を出力する位相比較器と、上記位相比較器力ゝらの信号を低域濾波し、上記電圧制御発振器の制御電圧として出力する低域通過フィルタとを備え、さら〖こ、入力される送信データに対応して、上記可変分周器の分周数の変化量を算出し、該分周数の変化量を中心周波数の分周数設定値に加算し、周波数変調を行わせる送信変調器を備えた、ことを特徴とする。

[0011] 上記の構成では、送信変調器では、分周数の変化量を論理回路により算出するため、基準信号の周波数が 2倍や 1Z2倍などに変化した場合、分周数の変化量はビットシフトを行うだけで容易に算出することができ、回路面積の増大を抑制することができる。

[0012] また、送信データの変化に対応する周波数変化幅の対応数を増やす場合にも、対応可能な周波数変化幅の間隔を一定に設定しておけば、乗算器を用いて効率的に分周数の変化量を算出可能であり、 ROMに全てのパルス応答データを格納しておく場合と比較して、回路面積の増大を抑制することができる。

[0013] これらの回路面積の抑制効果は、基準信号の周波数への対応数や、送信データに対する周波数変化幅の対応数が多ければ多、ほど、顕著なものが得られる。

[0014] さらに、上記送信変調器が、クロック信号入力端子を備え、該クロック信号入力端子力も入力されるクロック信号を用いて、周波数変調の過程を複数のステップに分割して行い、その各ステップに対応した分周数の変化量を算出するものとすれば、送信周波数スペクトラムの狭帯域ィ匕を図ることができる。

発明の効果

[0015] 本発明に力かる周波数シンセサイザによれば、上記の構成を有することで、従来よりも高機能な送信変調周波数シンセサイザを、小規模回路で実現することが可能となる。

図面の簡単な説明

[0016] [図 1(a)]図 1 (a)は、本発明の実施の形態 1による周波数シンセサイザ 100の構成を示すブロック図である。

[図 1(b)]図 1 (b)は、本発明の実施の形態 1による周波数シンセサイザの送信変調器 5aの具体的な構成の一例を示す図である。 [図 2(a)]図 2 (a)は、本発明の実施の形態 1による周波数シンセサイザ 100における周波数変化の過程を説明するための図である。

[図 2(b)]図 2 (b)は、本発明の実施の形態 1による周波数シンセサイザ 100における周波数変化の過程を説明するための図である。

[図 3(a)]図 3 (a)は、本発明の実施の形態 1による周波数シンセサイザ 100において、周波数変調の過程を、複数のステップに分割して行うことによる効果を示す送信信号スペクトラム図である。

[図 3(b)]図 3 (b)は、本発明の実施の形態 1による周波数シンセサイザ 100において、周波数変調の過程を、複数のステップに分割して行うことによる効果を示す送信信号スペクトラム図である。

[図 4(a)]図 4 (a)は、本発明の実施の形態 2による周波数シンセサイザ 200の構成を示すブロック図である。

圆 4(b)]図 4 (b)は、本発明の実施の形態 2による周波数シンセサイザの送信変調器 5bの具体的な構成の一例を示す図である。

[図 5]図 5は、本発明の実施の形態 2による周波数シンセサイザ 200における 4値 FS Kの周波数変調の様子を示す図である。

[図 6(a)]図 6 (a)は、本発明の実施の形態 3による周波数シンセサイザ 300の構成を示すブロック図である。

圆 6(b)]図 6 (b)は、本発明の実施の形態 3による周波数シンセサイザの送信変調器 5cの具体的な構成の一例を示す図である。

[図 7(a)]図 7 (a)は、本発明の実施の形態 4による周波数シンセサイザ 400の構成を示すブロック図である。

圆 7(b)]図 7 (b)は、本発明の実施の形態 4による周波数シンセサイザの送信変調器 5dの具体的な構成の一例を示す図である。

[図 8]図 8は、本発明の実施の形態 4による周波数シンセサイザ 400における送信デ一タ列を示す図である。

[図 9]図 9は、本発明の実施の形態 4による周波数シンセサイザ 400における送信データ列と、送信データクロックとの関係を示す図である。 [図 10]図 10は、本発明の実施の形態 5による周波数シンセサイザ 500の構成を示すブロック図である。

[図 11]図 11は、本発明の実施の形態 6による無線通信システム 600の構成を示すブロック図である。

[図 12]図 12は、本発明の実施の形態 7による無線通信システム 700の構成を示すブロック図である。

[図 13]図 13は、本発明の実施の形態 8による無線通信システム 800の構成を示すブロック図である。

符号の説明

1 位相比較器

2 低域通過フィルタ

3 電圧制御発振器

4 可変分周器

5 送信変調器

6 シグマデルタ変調器

7 送信データ生成器

8 パワーアンプ

9 送信アンテナ

10 受 f /ノアナ

11 受信回路

12 送受信切り替え器

13 受 ί 7ノフナ

発明を実施するための最良の形態

[0018] 以下、本発明の実施の形態について図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であり、必ずしもこれらの実施の形態に限定されるものではない。

[0019] (実施の形態 1)

図 1は、本発明の実施の形態 1による周波数シンセサイザ 100の構成を示す。図 1において、 1は位相比較器、 2は低域通過フィルタ、 3は電圧制御発振器、 4は可変分周器、 5aは送信変調器である。

[0020] また、 Rfは基準信号、 Otは出力信号、 FDは分周信号、 N1は分周数データ、 N2 は分周数変化量、 CLはクロック信号、 TDは送信データである。

[0021] 次に、本実施の形態 1の周波数シンセサイザ 100の動作について説明する。

入力される制御電圧に対応する周波数を有する出力信号を発生する電圧制御発振器 3の出力信号 Otは、本周波数シンセサイザ 100の出力信号として出力されると同時に、可変分周器 4へ入力される。可変分周器 4は、入力される分周数データ N1 に従って、出力信号 Otを分周し、これを分周信号 FDとして出力する。ここで、分周数データ N1を Nとすると、

[0022] (分周信号周波数） = (出力信号周波数) Z N

である。なお、ここで分周数データ Nは、整数とは限らず、小数部を含む数値でも良い。

[0023] 位相比較器 1では、入力される基準信号 Rfと、分周信号 FDとの間の位相を比較し、比較結果を示す信号 laを発生し出力する。比較結果を示す信号 laは、低域通過フィルタ 2を通過することによって低域濾波され、電圧制御発振器 3にその制御信号 2 aとして入力（フィードバック）される。このようなフィードバック系を構築すること〖こより、定常状態では、基準信号 Rfと、分周信号 FDの位相、及び周波数が一致した状態となるので、

[0024] (基準信号周波数） = (出力信号周波数) Z N

即ち、

(出力信号周波数） = (基準信号周波数） X N

となる。以上が、基本的な周波数シンセサイザの動作原理である。

[0025] 本実施の形態 1による周波数シンセサイザ 100は、送信周波数変調を実現するため、この基本的な周波数シンセサイザにおいて、送信変調器 5aを備えたことを特徴とする。

[0026] 2値の周波数変調の場合、送信変調器 5aには、 0又は 1である送信データ TDが入力されるが、それぞれの送信データに対応して、出力周波数を中心周波数からどの程度変化させるかが予め設定されている。この送信データ TDに応じた中心周波数力の周波数変化量を Fdevと定義すると、

[0027] Fdev = (基準信号周波数） X Δ Ν

となる。ここで、 Δ Νは送信データ TDに応じた分周数変化量であり、通常、小数点以下の桁を含む数である。即ち、送信データ TDの値に従って、

[0028] Δ Ν = Fdev Z (基準信号周波数）

力送信変調器 5aの内部の論理回路によって算出される。例えば、出力周波数が、 + Fdevだけ増加する場合を考えると、この分周数変化量が、中心周波数を指定する分周数データに加算されて、可変分周器 4に入力されることにより、

[0029] (出力信号周波数） = (基準信号周波数） X (N+ Δ Ν)

= (基準信号周波数） X {N+FdevZ (基準信号周波数) }

= { (基準信号周波数） X N} +Fdev

となり、送信データに対応して、中心周波数から + Fdevだけ変化した周波数が出力され、送信周波数変調が実現される。また、分周数変化量が— Δ Νであった場合は、当然、中心周波数力 Fdevだけ変化した周波数が出力される。

[0030] なお、本発明により実現される周波数変調には、アナログデータを送信する周波数変調（FM； Frequency Modulation)だけでなく、デジタル値の送信データに対応した周波数変調方式である周波数偏移変調 (FSK; Frequency Shift Keying)も含まれるのは、当然である。

[0031] また、送信データの変化に伴う周波数変化、即ち分周数変化は、図 2 (a)に示すように 1回で完了するものに限定されるものではなぐ図 2 (b)に示すように、該分周数変化を複数のステップに分割し、それぞれのステップに対応する分周数の変化量を算出することによって、送信周波数スペクトラムを狭帯域ィ匕するようにすることも可能である。

[0032] 図 3 (a)は、周波数変化を図 2 (a)に示すように 1回で完了した場合の送信周波数スぺクトラムを、図 3 (b)は、周波数変化を図 2 (b)に示すように複数のステップ (この図の場合は 16回）に分割した場合の送信周波数スペクトラムを示している。

[0033] ここでの評価条件は、出力周波数 430MHz、 Fdev= 2. lkHz、送信データレート 2400bps, 2値 FSK変調である。図 3 (a)と比較して、図 3 (b)の方が、明らかに隣接する周波数へのスペクトラムの広がりが抑制されており、狭帯域ィ匕がなされていることが分かる。

[0034] 無線通信においては、隣接チャンネルに対する送信信号の漏洩は誤動作の原因となり、非常に大きな問題となるため、送信周波数スペクトラムはできるだけ狭帯域ィ匕しなければならない。そこで、本発明のように、送信データの変化に伴う周波数変化を複数のステップに分割し、それぞれのステップに対応した分周数の変化量を算出する方法は、送信周波数変調を用いた無線通信にお、ては必須の方法であると言える

[0035] 送信周波数スペクトラムの狭帯域ィ匕の効果は、分割するステップ数が多いほど効果が高いことが分力つている力同時に回路面積が大きくなるという問題がある。このように、狭帯域ィ匕の効果と回路面積とはトレードオフの関係にあるが、 16ステップを越えると狭帯域ィ匕の効果が弱まることから、 16ステップに分割するのが最適と考えられる。但し、ここで、周波数変化のステップ数は特に限定されるものではない。

[0036] また、分割された各周波数点を結んだ波形の形状を、 GFSKや正弦波形にすると、狭帯域ィ匕の効果が高く好ましいものと考えられるが、ここで、波形の種類は特に限定されるものではなぐシステムの許容スペックに応じて最適なものを選択することが望まれる。

[0037] また、各ステップの時間間隔を決定するためには、クロック信号を入力する必要がある力周波数が一定のクロック信号を用いる方が時間間隔を正確に測定することができる。周波数が一定のクロック信号としては、周波数シンセサイザの基準信号、若しくは該基準信号を適切な周波数に分周したものを用いるのが最適と考えられるが、ここでこのクロック信号は特に限定されるものではなぐまた、周波数が一定でなく常に変化するような信号であってもクロック信号として用いることができる。

[0038] さらに、送信データの変化に伴って周波数が変化し終わるまでの各ステップの時間間隔は全て同一である必要は無ぐ例えば周波数変化量が大きい箇所では細かい時間間隔で、逆に周波数変化量が小さ!、箇所では大き!、時間間隔で、各ステップの時間間隔を設定するようにしてもょヽ。 [0039] 次に、本実施の形態 1による周波数シンセサイザの送信変調器 5aの具体例にっ、て説明する。

図 1 (b)は本実施の形態 1による周波数シンセサイザの送信変調器 5aの具体的な構成の一例を示す図であり、図において、 51は遷移周波数幅データテーブル、 52 は乗算器、 53は複数ステップ分割係数計算回路、 54は複数ステップ分割時間間隔計算回路、 55は時間計測カウンタである。

[0040] 遷移周波数幅データテーブル 51は、送信データ TDの 0又は 1の信号に応じて予め設定された遷移周波数幅を出力する。ここでは、遷移周波数幅は常に一定であるので、例えば、 0の時— Fdev、 1の時 Fdevとなる。この遷移周波数幅は、遷移前の発振周波数と、送信データに対応する発振周波数との周波数差を示す。次に乗算器 5 2によって分周数変化量 Δ Νが計算される。具体的な計算式は、

[0041] 分周数変化量 Δ Ν=遷移周波数幅 Fdev/基準信号周波数

である。続いてこの分周数変化量を複数のステップに分割して出力するために、複数ステップ分割係数計算回路 53により、各ステップにおける分周数変化量 Δ Ν (η)を計算する。具体的には、 Δ Ν (1) =χ1 Δ Ν、 Δ Ν (2) =χ2 Δ Ν、…というように分周数変化量 Δ Νに所定の係数 xl, x2を掛けた値を各ステップにおける分周数変化量 Δ Ν (η)として出力する。また、この複数ステップにおいて、次のステップに移行するまでの時間間隔を、時間計測カウンタ 55により計測する。時間計測カウンタ 55は、クロック信号 (通常はシンセサイザの基準信号 CL)をカウントし、カウント値が設定されたカウント終了値と一致した時に複数ステップ分割係数計算回路 53に対して次ステップ移行命令信号 Snを出力する。複数ステップ分割時間間隔カウント終了値 Scは、基準信号周波数 Rfと複数ステップ分割時間間隔指定信号 Siを基に、複数ステップ分割時間間隔計算回路 54により計算する。基準信号周波数 Rfが変化すると、ある時間を計測するまでのカウント値も変化する事から、基準信号周波数 Rfも入力される構成になっている。

以上の動作により送信変調器 5aは、送信データ TDに応じた分周数変化量を複数ステップに分割して出力する。

[0042] 従来技術においても、各ステップにおける分周数の変化量を ROMに格納しておくことによって、このような送信周波数スペクトラムの狭帯域ィ匕が行われていたが、この方法では、ステップ数が多くなるに従って必要な ROM容量も比例して増加するため、回路面積の増大が避けられな、と、う問題があった。

[0043] し力しながら、本実施の形態 1による周波数シンセサイザでは、送信変調器 5aにおいて、分周数変化量を論理回路により算出しているため、従来の ROM力もパルス応答データを読み出す場合と比較して、 ROM装置のみならずアドレス等を指定して R OMからデータを読み出す読み出し回路も不要となり、回路面積の増大を大きく抑制することができる。

[0044] さらに、様々な水晶発振子に対応するために、様々な基準信号の周波数への対応を可能にする必要がある場合があるが、本実施の形態 1においては、例えば基準信号の周波数が 2倍や 1Z2倍などに変化したような場合、分周数の変化量を送信変調器 5aにおいてビットシフトを行うだけで容易に算出することができ、このような場合にも、回路面積の増大を大きく抑制することができる。

[0045] このような本実施の形態 1による周波数シンセサイザ 100によれば、電圧制御発振器と、可変分周器と、可変分周器からの出力信号と入力される基準信号との間の位相を比較し比較結果を示す信号を出力する位相比較器と、位相比較器力ゝらの信号を低域濾波し電圧制御発振器の制御電圧として出力する低域通過フィルタとを備え、さらに入力される送信データに対応して上記可変分周器の分周数の変化量を算出し、該分周数の変化量を中心周波数の分周数設定値に加算し、周波数変調を行わせる送信変調器を備えたものとしたので、従来の ROMカゝらパルス応答データを読み出す場合と比較して、 ROM装置、及びアドレス等を指定して ROMカゝらデータを読み出す読み出し回路が不要となり、回路面積の増大を大きく抑制することができる。

[0046] さらに、様々な水晶発振子に応じた様々な基準信号の周波数への対応を可能にする場合においても、該異なる基準信号の周波数を得るための分周数の変化量を、送信変調器においてビットシフトを行うだけで容易に算出することができ、やはり回路面積の増大を大きく抑制することができる効果が得られる。

[0047] (実施の形態 2)

図 4は、本発明の実施の形態 2による周波数シンセサイザ 200の構成を示すものである。

本実施の形態 2は、実施の形態 1に比較して、送信変調器 5bの送信データ TDを入力する送信データ入力端子 501が 1ビットでなく多ビットとなっていることと、送信データ値設定信号 TDsが入力される入力端子 502を備えていることを特徴とする。

[0048] 無線通信においては、シンボル数が多いほど送信データレートが高速になり、効率の良いデータ送信が可能となる。ところが、多ビットの送信変調では、周波数の変化パターンが複数存在するため、従来例のような ROM力パルス応答データを読み出す方法では、周波数の変化パターンの数だけ、分周数変化量を ROMに格納してお力なければならない。従って、従来例では、膨大な ROM容量が必要となるという問題があった。

[0049] 一方、本実施の形態 2においては、送信変調器 5bにおいて、分周数変化量を論理回路により算出しているものであり、通常の多値周波数変調では、隣り合う送信データに対応する周波数差は一定になっているため、本実施の形態 2では、分周数変化量を整数倍するだけで、各送信データ値の変調パターンに対応する分周数変化量を、小規模の回路面積でもって、効率的に算出することができる。

[0050] 図 4 (b)は本実施の形態 2による周波数シンセサイザの送信変調器 5bの具体的な構成の一例を示す図であり、図において、図 1 (b)と同一符号は同一または相当部分である。また、 56は遷移周波数幅計算回路である。

[0051] 本実施の形態 2による周波数シンセサイザの送信変調器 5bには、送信データ TD 力 S1ビットの信号ではなく多ビットの信号として入力される。遷移周波数幅計算回路 5 6は、送信データ TDと送信データ値設定信号 TDsに基づヽて遷移周波数幅 Fdev を計算し出力する。遷移周波数幅 Fdevを算出した以降の動作は図 1 (b)に示す実施の形態 1による周波数シンセサイザの送信変調器 5aの動作と同じであるので説明を省略する。

[0052] 例えば、図 5に示すように、 4値の FSKでは、送信データ値は 00、 01、 10、 11の 4 種類になるが、隣り合うデータに対応する周波数差を 2kHzとした場合、 00から他のどのデータに遷移した場合でも、周波数差は 2kHzの整数倍になる。よって、分周数の変化量もある値を基にした整数倍になるので、算出に必要な回路面積を大幅に小さくすることができる。この点、従来例のように ROMを用いる方法では、このような面積の縮小効果は得られず、送信データのビット数の増加に伴って回路面積は増大する一方で &)つ 7こ。

[0053] なお、図 5に示す送信データ値と、周波数との大小との対応関係はあくまで一例であり、必ずしもこの対応関係に従う必要が無いのは勿論である。

[0054] また、以上では 4値の周波数変調を行うものを例としてあげたが、本発明は、 3値や 5値、若しくはそれ以上の送信データ値、を有する送信周波数変調を行うものにも適用できるのは勿論である。

[0055] さらに、送信データ値設定入力端子 52により送信データ値の数を切り替えることにより、 4値から 2値、 2値から 4値、若しくはそれ以外の送信データ値への切り換えを随時行うことができ、通信速度の切り換えを、即時に容易に行うことが可能である。

[0056] このような本実施の形態 2の周波数シンセサイザ 200では、送信変調器を、多ビットの入力を受ける送信データ入力端子と、該送信データ値を設定するための送信データ値設定入力端子とを備えたものとしたので、シンボル数が多!ヽほど送信データレートが高速になり、効率の良いデータ送信が可能となる多ビットの送信変調において、従来例のような ROMからパルス応答データを読み出す方法では、周波数の変化パターンの数に対応する膨大な ROM容量が必要であつたのに対し、本実施の形態 2 では、送信変調器 5bにおいて分周数変化量を論理回路により整数倍して算出するのみで、該多ビットの送信変調の動作が可能となるため、回路面積の増大を大きく抑制しつつ多値周波数変調への対応を可能とできる効果がある。

[0057] (実施の形態 3)

図 6は、本発明の実施の形態 3による周波数シンセサイザ 300の構成を示すものである。

本実施の形態 3は、実施の形態 1に比較して、送信変調器 5cに、周波数の変化量 Fdevを設定する Fdev設定信号 Fdevsが入力される 1ビット、若しくは多ビットの入力端子 503を備えることを特徴とする。

[0058] 従来例のように、 ROM力パルス応答データを読み出す方法では、送信データに対応する周波数変化量を可変にする場合、可変にした数に比例して多くの ROM容量が必要となり、回路面積が膨大になるという問題があった。

[0059] 本実施の形態 3による送信変調器を含む周波数シンセサイザ 300は、分周数変化量を論理回路により算出するものであるため、論理回路の共通化により、小面積で効率的に分周数変化量を算出することができる。従って、回路面積の増大を抑制しつつ、送信データに対応する周波数変化量を可変にすることが可能である。

[0060] 図 6 (b)は本実施の形態 3による周波数シンセサイザの送信変調器 5cの具体的な構成の一例を示す図であり、図において、図 1 (b)と同一符号は同一または相当部分である。また、 57は遷移周波数幅計算回路である。

[0061] 本実施の形態 3による周波数シンセサイザの送信変調器 5bには、送信データ TDと周波数の変化量 Fdevを設定する Fdev設定信号 Fdevsが入力される。遷移周波数幅計算回路 57は、入力された送信データ TDと Fdev設定信号 Fdevsに基づヽて遷移周波数幅 Fdevを計算し出力する。以降の動作は図 1 (b)に示す実施の形態 1による周波数シンセサイザの送信変調器 5aと同じであるので説明を省略する。

[0062] このような本実施の形態 3の周波数シンセサイザ 300では、実施の形態 1に比較して、送信変調器 5cに、周波数の変化量 Fdevを設定する 1ビット、若しくは多ビットの入力端子を備えたものとしたので、従来例のように、 ROMからパルス応答データを読み出す方法では、送信データに対応する周波数変化量を可変にする場合、可変にした数に比例して多くの ROM容量が必要となり、回路面積が膨大になるものであつたが、本実施の形態 3においては、分周数変化量を、送信変調器 5cにおいて論理回路により算出することにより、該論理回路の共通化によって小面積で、効率的に分周数変化量を算出可能とでき、回路面積の増大を抑制しつつ、送信データに対応する周波数変化量を可変とできるものが得られる効果がある。

[0063] (実施の形態 4)

図 7は、本発明の実施の形態 4による周波数シンセサイザ 400の構成を示すものである。

本実施の形態 4は、実施の形態 1に比較して、送信変調器 5dに、送信データクロック入力端子を備えたことを特徴とする。この送信データクロックは、外部の送信データ生成器が、送信変調器 5dに対して送信データを確定させるタイミングを示すために送り出す信号である。送信変調器 5dは、データクロックの立ち上がり、若しくは立ち下力 Sりに同期したタイミングで送信データを確定させ、そのデータに基づいて分周数変化量を算出する。

[0064] 2値の送信データを用いた送信変調の場合は、データクロックが無くても送信データの変化を常に検出することができれば、送信周波数変調を行うことが可能である。また、多値の送信データを用いた周波数変調の場合でも、複数ビットの送信データ力ビット数と同じ数の信号線から 1ビットずつ独立して入力されるような場合には、同様に各ビットの送信データの変化を常に検出することによって、送信周波数変調を行うことが可能である。

[0065] ところが、端子数の制約から、図 8に示すように、 1ビットの送信データ入力ラインで複数ビットの送信データをシリアルに送らざるを得な、場合がある。このような場合、送信データだけでは、信号の無変化と、ビットの区切りとを、区別できない場合がある

[0066] 例えば図 9に示すように、 2ビットの送信データとして順に {01 }、 {00}、 { 11 }を送りたい場合、送信データの変化を検出するだけでは、送信データは {01 }、 {01 }と認識されてしまう。したがって、このような誤認識があると、通信を正常に行うことができない。

[0067] そこで、送信データと共にデータクロックを送り出し、例えば図 9中の矢印で示したタイミングで送信データを確定させることにより、ビット区切りを明確ィ匕することができ、多ビットの送信データを、正常に認識することが可能となる。

[0068] 図 7 (b)は本実施の形態 4による周波数シンセサイザの送信変調器 5dの具体的な構成の一例を示す図であり、図において、図 1 (b)と同一符号は同一または相当部分である。また、 58はパラレル送信データ生成回路、 59は遷移周波数幅計算回路である。

[0069] 本実施の形態 4による周波数シンセサイザの送信変調器 5dには、送信データクロック TDCLに同期して送信データ TDがシリアル入力される。パラレル送信データ生成回路 58に入力された送信データは送信データクロック TDCLのタイミングで確定され、パラレル送信データ TDpとして遷移周波数幅計算回路 59に入力される。遷移周波数幅計算回路 59は、パラレル入力された送信データ TDpと送信データ値設定信号 TDsに基づいて遷移周波数幅 Fdevを計算し出力する。遷移周波数幅 Fdevを算出した以降の動作は図 1 (b)に示す実施の形態 1による周波数シンセサイザの送信変調器 5aの動作と同じであるので説明を省略する。

[0070] このような本実施の形態 4の周波数シンセサイザ 400では、送信変調器 5dに送信データクロック入力端子を備えたものとし、送信データと共にデータクロックを送り出し

、該データクロックにより与えられるタイミングで送信データを確定させてビット区切りを明確ィ匕するようにしたので、多ビットの送信データをも正常に認識することが可能となり、送信データ入力ラインを 1ビットにした状態でも多値周波数変調を実現できるものが得られる効果がある。

[0071] (実施の形態 5)

図 10は、本発明の実施の形態 5による周波数シンセサイザ 500の構成を示すものである。

本実施の形態 5は、実施の形態 1による周波数シンセサイザにおいて、シグマデルタ (デルタシグマとも言う）変調器 6を備えたことを特徴とする。

[0072] シグマデルタ変調器 6は、送信データに対応する分周数変化量が加算された分周数データを、シグマデルタ変調して可変分周器の分周数入力として出力する。このデルタシグマ変調によって、分数分周時の量子化ノイズを高域側に拡散することができる。

[0073] 周波数シンセサイザにおいては、発振周波数近傍のノイズは、隣接チャンネルへの漏洩など、好ましくない影響を及ぼす。しかし、この量子化ノイズを高域側に拡散することによって、ノイズ成分をフィルタにより除去することが可能となり、高精度な周波数スペクトラムを有する周波数シンセサイザを実現することができる。

[0074] このような本実施の形態 5の周波数シンセサイザ 500では、実施の形態 1による周波数シンセサイザにおいて、シグマデルタ変調器 6を備えたので、該シグマデルタ変調器 6により、送信データに対応する分周数変化量が加算された分周数データをシダマデルタ変調して可変分周器の分周数入力として出力し、このデルタシグマ変調によって分数分周時の量子化ノイズを高域側に拡散することにより、ノイズ成分をフィルタにより除去することが可能となり、高精度な周波数スペクトラムを有する周波数シンセサイザを実現できる効果がある。

[0075] なお、上記にぉ、て、分数分周時の量子化ノイズの拡散方法は、シグマデルタ変調方式に限らず、他のどのような方式を用いても良いことは勿論である。

[0076] (実施の形態 6)

図 11は、本発明の実施の形態 6による無線通信システム 600の構成を示すものである。

本実施の形態 6の無線通信システム 600は、実施の形態 1の周波数シンセサイザ 1 00に対して、送信データを生成する送信データ生成器 7と、周波数シンセサイザ 10 0から出力された出力信号の電力を増幅するパワーアンプ 8と、パワーアンプ 8により増幅された信号を無線送信する送信アンテナ 9とを備えたことを特徴とする。

[0077] 本実施の形態 6の無線通信システム 600を、同一の半導体基板上に形成することにより、送信周波数変調機能を有する無線通信システムを廉価に実現することが可能となる。また、送信周波数を短時間だけ変化させ、直ぐに元の周波数に戻すことにより、周波数が一定のまま、送信信号の位相だけを変化させることができる。これを応用して、位相変調を行うと同時に、パワーアンプ 8の増幅度を変化させることにより、位相変調と、振幅変調を同時に行うポーラ変調を実現することができる。

[0078] このような本実施の形態 6の無線通信システム 600では、実施の形態 1の周波数シンセサイザ 100に対して、送信データを生成する送信データ生成器 7と、周波数シンセサイザ 100から出力された出力信号の電力を増幅するパワーアンプ 8と、パワーァンプ 8により増幅された信号を無線送信する送信アンテナ 9とを備えたものとし、これを同一の半導体基板上に形成するようにしたので、送信周波数変調機能を有する無線通信システムを廉価に実現可能となる。

[0079] また、送信周波数を短時間だけ変化させ、直ぐに元の周波数に戻すようにすることにより、周波数が一定のまま、送信信号の位相だけを変化させることができ、これを用いて、位相変調を行うと同時に、パワーアンプ 8の増幅度を変化させることにより、位相変調と振幅変調を同時に行うポーラ変調をも実現できるものを得られる効果がある [0080] (実施の形態 7)

図 12は、本発明の実施の形態 7による無線通信システム 700の構成を示すものである。

本実施の形態 7は、実施の形態 6に対して、送出された無線信号を受信する受信ァンテナ 10と、受信アンテナ 10により受信された無線信号力も送信されたデータを取り出す受信回路 11とを備えたことを特徴とする。

[0081] なお、受信時には、周波数シンセサイザは周波数変調を行わず、局部発振器として受信チャンネル毎に一定の周波数を出し続けるものである。

[0082] 本実施の形態 7による無線通信システム 700を、 1つの半導体基板上に集積することにより、送信周波数変調機能、及び受信機能を有する無線通信システムを、廉価に実現することが可能となる。

[0083] このような本実施の形態 7の無線通信システム 700では、実施の形態 6の無線通信システム 600に対して、送出された無線信号を受信する受信アンテナ 10と、受信アンテナ 10により受信された無線信号力も送信されたデータを取り出す受信回路 11とを備えたものとしたので、これを 1つの半導体基板上に集積することにより、送信周波数変調機能、及び受信機能を有する無線通信システムを、廉価に実現可能とできる効果がある。

[0084] (実施の形態 8)

図 13は、本発明の実施の形態 8による無線通信システム 800の構成を示すものである。

本実施の形態 8は、実施の形態 7では送信アンテナ 9と、受信アンテナ 10を独立した別々の構成としているが、デュプレクサと呼ばれる送受信切り替え器 12を用いてこれらのアンテナを、送受信アンテナ 13に共通化したことを特徴とする。これにより、部品点数を減らすことができ、送信周波数変調機能、及び受信機能を有する無線通信システムを廉価に実現することが可能となる。

[0085] このような本実施の形態 8による無線通信システム 800では、デュプレクサと呼ばれる送受信切り替え器を用いて、送信アンテナと、受信アンテナを、送受信アンテナ 13 に共通化したことにより、部品点数を減らすことができ、送信周波数変調機能、及び受信機能を有する無線通信システムを廉価に実現可能となる効果が得られる。産業上の利用可能性

本発明にかかる周波数シンセサイザ、無線通信システム、あるいは半導体装置によれば、小規模の回路面積で高精度、且つ高機能な送信周波数変調を実現することができ、周波数変調、若しくは FSK変調で通信を行うあらゆる無線通信用 LSIに応用して有用である。特に、送信周波数の変化幅や、送信データのビット数に、多様な通信モードを有する無線通信システムにお、て、絶大な効果を得ることができるものである。

Claims

請求の範囲

[1] 入力される制御電圧に対応する周波数を有する出力信号を発生する電圧制御発振器と、

入力される分周数データに従って上記電圧制御発振器力の出力信号を分周し、分周後の信号を出力する可変分周器と、

上記可変分周器からの出力信号と、入力される基準信号との間の位相を比較し、比較結果を示す信号を発生して出力する位相比較器と、

上記位相比較器力ゝらの信号を低域濾波し、上記電圧制御発振器の制御電圧として出力する低域通過フィルタと、

入力される送信データに対応して、上記可変分周器の分周数の変化量を算出し、該分周数の変化量を中心周波数の分周数設定値に加算し、周波数変調を行わせる送信変調器とを備えた、

ことを特徴とする周波数シンセサイザ。

[2] 請求項 1に記載の周波数シンセサイザにお、て、

上記送信変調器は、クロック信号入力端子を備え、

該クロック信号入力端子力入力されるクロック信号を用いて、周波数変調の過程を複数のステップに分割して行、、その各ステップに対応した分周数の変化量を算出する、

ことを特徴とする周波数シンセサイザ。

[3] 請求項 2に記載の周波数シンセサイザにおいて、

前記周波数変調の過程を複数のステップに分割して行うのに用いるクロック信号は、周波数が一定のクロック信号である、

ことを特徴とする周波数シンセサイザ。

[4] 請求項 1に記載の周波数シンセサイザにお、て、

上記送信変調器は、複数ビットの送信データを有する多値周波数変調に対応した分周数の変化量を算出する、

ことを特徴とする周波数シンセサイザ。

[5] 請求項 4に記載の周波数シンセサイザにお、て、前記送信データは、多値周波数変調の送信データ値を有する、

ことを特徴とする周波数シンセサイザ。

[6] 請求項 4に記載の周波数シンセサイザにお、て、

上記送信変調器は、複数ビットの送信データが 1ビットの入力端子から連続的に入力される、

ことを特徴とする周波数シンセサイザ。

[7] 請求項 1に記載の周波数シンセサイザにお、て、

上記送信変調器は、送信データクロック入力端子を備え、

該送信データクロック入力端子から入力される送信データクロックに同期したタイミングで、送信データの値を判別する、

ことを特徴とする周波数シンセサイザ。

[8] 請求項 1に記載の周波数シンセサイザにお、て、

上記送信変調器は、周波数変調時の周波数変化量を複数のパターンに設定し、それぞれの周波数変化量に対応した分周数の変化量を算出する、

ことを特徴とする周波数シンセサイザ。

[9] 請求項 1に記載の周波数シンセサイザにお、て、

上記送信変調器により変調された分周数データを、シグマデルタ変調して可変分周器に出力するシグマデルタ変調器を備えた、

ことを特徴とする周波数シンセサイザ。

[10] 請求項 1に記載の周波数シンセサイザと、

上記電圧制御発振器の出力信号を増幅するパワーアンプと、

上記パワーアンプにより増幅された信号を送出する送信アンテナと、

送信データを生成し、前記周波数シンセサイザに送る送信データ生成器と、を備え前記周波数シンセサイザより周波数変調された送信データ信号を、上記送信アンテナより無線送信する、

ことを特徴とする無線通信システム。

[11] 請求項 10に記載の無線通信システムにおいて、上記パワーアンプの出力レベルを可変にすることによって、送信信号の位相変調と、振幅変調を同時に行う、

ことを特徴とする無線通信システム。

[12] 請求項 11に記載の無線通信システムにお、て、

送出された無線信号を受信する受信アンテナと、

上記受信アンテナにより受信された無線信号から、送信されたデータを取り出す受信回路と、を備えた、

ことを特徴とする無線通信システム。

[13] 請求項 12に記載の無線通信システムにおいて、

上記送信アンテナ、および上記受信アンテナを、送信時、及び受信時に、切り替える送受信切り替え器を、備えた、

ことを特徴とする無線通信システム。

[14] 請求項 10乃至 13のいずれかに記載の無線通信システムを、 1つの半導体基板上に集積してなる、

ことを特徴とする半導体装置。