JPH11502072A

JPH11502072A - 電子識別システム用トランスポンダ

Info

Publication number: JPH11502072A
Application number: JP8527396A
Authority: JP
Inventors: シェーレン、ヨス
Original assignee: ブリティッシュ・テクノロジー・グループ・インター−コーポレート・ライセンシング・リミテッド
Priority date: 1995-03-16
Filing date: 1996-03-15
Publication date: 1999-02-16
Also published as: EP0815638A1; KR19980702933A; WO1996028880A2; KR19980702934A; WO1996028879A1; GB9505350D0; AU5012196A; WO1996028880A3; EP0815637A1; AU5012096A; JPH11503296A

Abstract

(57)【要約】電子識別システム用のパッシブトランスポンダは、単一チップ上のＣＭＯＳで構成可能であり、電力アンテナ(18)およびトランスポンダに当たる放射線から電力を抽出して、それを電力蓄積キャパシタ(24)へ供給する整流回路(26)と；データ受信アンテナ(20)と；トランスポンダに当たる放射線からデータ信号を抽出する回路(28)と；データ出力信号を送信するデータ送信アンテナ(22)と；データを蓄積して、トランスポンダを識別するアンテナ(22)に信号を供給するＥＥＰＲＯＭ(62)とを含む。

Description

【発明の詳細な説明】電子識別システム用トランスポンダ本発明は、電子識別システム、とくにインタロゲータとインターロゲータから離れて位置する１又は複数のトランスポンダとを含むシステム、並びに該システムおよびその他のシステムで適用される回路に関する。電子識別システムはセキュリティ（保安）用に使用され、例えばトランスポンダを持運び承認者のみがチェックポイントを通過できるようにしたり；またはトランスポンダを取付けた品物、例えばスーパーマーケットの商品を、とくにスーパーマーケットの手押し車に載せて会計カウンタを通過するときに識別したり；または再生利用可能な分別された廃棄物またはその他の廃棄物の収集システムの個々のコンテナを識別するために使用することができる。このようなシステムでは、トランスポンダはパッシブ（受動形）トランスポンダであることが多く、それは電力信号またはインターロゲータから放射される照会信号を受信し、それに応答して応答通信信号を生成して放射する。インターロゲータの放射手段およびトランスポンダの信号受信／送信手段は共振ＬＣ回路を含み、このデータは共振周波数によって変調されることが多い。本発明の第１の態様は、とくにこのようなシステムで使用するパッシブ共振トランスポンダに関し、これを特にパッシブトランスポンダと呼ぶことにする。このシステムは、同時出願の特許第 9508600.5号明細書（1995年 4月27日出願）および第 9511085.4号明細書（1995年 6月 1日出願）に記載されたインターロゲータを含むこともできる。既知の形式のパッシブトランスポンダ、すなわち情報カードは、欧州特許第 0 336 432号明細書（凸版印刷株式会社）で開示されている。トランスポンダは回路基板上に３つの外部コイルを有し、基板は動作するのに端末装置内の対応するコイルに隣接して置くことが必要である。別の既知の形式のパッシブトランスポンダ、すなわちコンンピュータ処理をするトランザクションカードは、WO86/04705号明細書（American Telephone & Tel egraph Company）で開示され、３つのコイルは同様にカード用のレセプタ内の対応するコイルに隣接して置かれて動作する。例えば欧州特許出願公開番号第0 598 624 Al号明細書で開示された別のパッシブトランスポンダ電子検出システムでは、ＣＳＩＲ、インターロゲータは固定周波数信号を放射し、トランスポンダはその固定周波数で信号を変調することによってそれ自身を識別する。これはフレケンシー・バック・モードと呼ばれる。フレケンシー・バックシステムの送信速度はＱファクタの変化で動作するシステムの送信速度よりも相当に速い。しかしながら、フレケンシー・バックモードは、インターロゲータとトランスポンダとの間の制限された距離範囲でのみ使用することができる。本発明ではその第１の態様において、トランスポンダは、レセプタコイルと対応させて配置する必要はなく、上記の同時出願で開示されたインターロゲータからかなりの距離をおいて動作することができる。この長所は、本発明の整流回路を使用することによって得られたものであり、同時分割出願第［］号明細書を参照すべきである。本発明の第１の態様では、インターロゲータ回路からかなりの距離をおいた動作が可能であり、これらの環境ではローカルクロックオシレータを用意することが効果的である。本発明の第２の態様では、例えばパッシブトランスポンダで使用するためのゼロクロス検出器回路として動作するローカルクロックオシレータに関する。ゼロクロス検出器回路は、欧州特許第EP 0 590 303号明細書（Simens）で開示されているが、この回路は、本発明の回路と比べて著しく多くの異形式のトランジスタを使用する。別のゼロクロス検出器回路は、欧州特許第EP 0 367 981号明細書（ Telefunken）で開示されているが、この回路はトランジスタの対を応用していない。ローカルクロックオシレータを配置することによって、クロック信号およびデータ信号は、位相を９０°ずらすことができる。本発明の第３の態様では、クロックしたデータ信号のような信号に９０°位相シフトを与える回路に関し；パッシブトランスポンダでこのような回路を使用することによって、この出力信号がクロック信号と９０°の位相のずれがあるときでも、シュミットトリガを使用して、振幅変調されたデータを抽出することができ、高周波数のサンプリングのために、相当な電力をトランスポンダに供給する必要はない。周波数および位相の検出に関係する回路は、米国特許第 4773085号明細書（Co rdell）、米国特許第 4876699号明細書（Nelson）、および米国特許第 4380083 号明細書（Anderson）で開示されているが、これらの先行技術の回路と本発明の回路とは動作と効果が異なる。本発明は第４の態様では、電力受信、データ受信、データ送信用の単一のアンテナコイルを有するパッシブトランスポンダに関する；この構造の欠点は、単一のコイルへ回路を接続し、全波整流器を使用することによって電力消費量が多くなり、電力漏洩の危険性があることであり；本発明の第４の態様では、この欠点を克服する回路を提供している。本発明の第５の態様によると、本発明のパッシブトランスポンダは、電力アンテナ、およびトランスポンダに当たる放射線から電力信号を抽出する手段と；抽出された電力を蓄積し、それを供給してトランスポンダを動作する電力蓄積手段と；データ受信アンテナおよびトランスポンダに当たる放射線からデータ入力信号を抽出する手段と；データ出力信号を送信するデータ送信アンテナと；データ出力信号をデータ送信手段に供給するデータ入力信号に応答するデータ記憶手段とを含んでいる。本発明の第１の態様にしたがうパッシブ共振トランスポンダの長所は、単一の半導体チップ上にＣＭＯＳ型式で構成できることである。好ましくはデータ記憶手段はさらに、データ入力信号に応答して、最初のまたは更新された共振信号を記録することもできる。電力アンテナ、データ受信アンテナ、およびデータ送信アンテナは、それぞれ共振ＬＣ回路の一部分を形成しているコイルを含み、この場合、電力アンテナコイルはデータ受信アンテナコイルおよびデータ送信アンテナコイルのターン数よりも、例えば因子２だけ多いターン数を有し；データ送信コイルは、データ受信コイルのターン数よりも、例えば因子２だけ多いターン数を有する。好ましくは、電力アンテナ、データ受信アンテナ、およびデータ送信アンテナを含むコイルは全て、ＣＭＯＳ技術で形成された集積回路に埋め込まれている；各コイルは、集積回路の各部分のコアを取り囲んでいるか、またはＣＭＯＳ回路のパッシベーション層の上に堆積されている。選択的に、各アンテナ用のコイルは、少なくとも１つの対の“パンケーキコイル”を含み、該コイルは平らな渦形（スパイラル）を有し、各対のコイルの渦は反対方向を向いている。さらに本発明によると、データ送信アンテナに関係して、該アンテナのＱ因子を特徴的なやり方で変化する手段が提供される。さらに本発明の重要な特徴によると、トランスポンダには、校正信号を送信アンテナに供給するように構成された校正回路、および電力アンテナによって受取られた電力が所定の最大および最小電力レベルに到達するときを示す手段とがさらに配置されている。最大および最小レベルによって、インターロゲータとトランスポンダとの間の特定の距離に対する好ましい受信電力範囲を判断し；インターロゲータはそれにしたがってトランスポンダを効果的に動作するために放射電力を変化させることができる。好ましくは、トランスポンダの好ましい動作周波数を示す手段がさらに用意され；インターロゲータはそれにしたがって放射された電力信号およびその周波数を変化させることができる。好ましくは、校正回路はその動作モードに対するトランスポンダの電力要求にしたがって校正信号を送信アンテナに供給し；次にインターロゲータは、（ａ）校正信号の出力；（ｂ）データ受信アンテナに当たる放射線からのデータ入力信号の抽出およびその信号の解釈；および、（ｃ）データ送信アンテナによるデータ入力信号の出力；についてのトランスポンダの異なる電力要求にしたがって放射された電力と選択的に周波数とを変化させることができる。本発明のパッシブトランスポンダの特徴は、データ送信アンテナのＱ因子が広くて平らであることであり；これは従来技術のパッシブ共振アンテナ内に配置された結合されたデータの送信／受信アンテナの狭くて鋭利なＱ因子とは対照的である。トランスポンダの動作周波数も可変であるので、関係するインターロゲータが著しく厳密な信号解析機能を有することは不可欠であり；デジタル信号解析装置を用意することが好ましい。本発明のトランスポンダに供給される電力信号の周波数は可変であるので、ローカルクロック信号を供給しなければならないことは明らかである。従来はシュミットトリガ回路を使用して解決していたが、この入力信号は振幅変調されたデータを含み、かつ弱い場合もあるので、この回路はパッシブトランスポンダで動作できない固定されたトリガレベルを有する。本発明の第２の態様によると、ゼロクロス検出器回路は、コンパレータ回路の入力として配置された２つのＮチャンネルトランジスタ；電流源に基準電圧を与える高インピーダンス抵抗分割器；および各Ｎチャンネルトランジスタに接続された電流出力回路を含んでいる。このようなゼロクロス検出器回路は、本発明の第１の態様のパッシブトランスポンダ内のデータ受信アンテナの二次コイルに接続できるが、他にも応用できる。好ましくは、各電流出力回路に接続されたフォロア回路／トランジスタも用意され、データ受信アンテナによって受信されるクロック信号の極性変化に対応して、そこから安定クロック信号を供給することができる。上述のように、本発明の第１の態様のパッシブトランスポンダの特徴は、それをＣＭＯＳ技術で構成できることである。しかしながら、電力アンテナに供給される電力は交流であり、整流が必要である。通常、整流はダイオードを使用して行われるが、ダイオードはＣＭＯＳ型式では使用されない。さらに、ＣＭＯＳ回路は最大４０Ｖで動作でき、その最大電圧はこれよりも著しく低いことが多く、例えば５Ｖであるので、これに損傷を与えるのを避けるために電圧レベルを制限しなければならない。好ましくは、本発明の第１の態様のトランスポンダは、ＣＭＯＳ集積全波整流器を含み、それは対向する半サイクルでスイッチするように構成された第１の対のトランジスタ、および同様に対向する半サイクルで動作する電流制限モードの第２の対のトランジスタを含んでいる。好ましくは、このトランジスタは全てＮチャンネルトランジスタであり、その第１の対は前記交流入力信号の対向する半サイクルを受取るように接続されたゲートを有し、また第２の対は共通のドレーンモードで接続されている。好ましくは、上述の全波整流器に接続された電圧制限回路も提供され、それは二次コイルによって印加される電圧が所定のレベルを超えたときに、電流制限回路トランジスタのゲートを接地に接続するように構成されたデプレッショントランジスタで構成されている。本発明のＣＭＯＳ全波整流器および電圧制限回路の長所は、集積回路が変圧器を必要とせずにこの回路を介して本線の電圧に接続できることである。このような整流器は、本発明の第１の態様のパッシブトランスポンダにおいて使用できるが、他にも種々に応用することができる。再びパッシブトランスポンダを参照すると、ある場合には、データ受信アンテナによって受信される情報は、振幅変調形式である。本発明のトランスポンダの長所は、インターロゲータからの動作距離を厳密に固定する必要がないことであり、欠点は、受信されたデータから位相情報を抽出できないことである。選択的に、本発明の第１の態様のトランスポンダはさらに、ＣＭＯＳ集積全波整流器および関係する電圧制限回路を含み、それらは一緒にデータ受信アンテナで振幅変調された信号を受信することができ、該制限回路内で前記デプレッショントランジスタはシュミットトリガ回路に接続され、その出力は、振幅変調された情報を含むデータ信号から成る。しかしながら、パッシブトランスポンダはクロック信号を供給するゼロクロス検出器と、データ受信アンテナによって受信された信号から振幅変調された信号の抽出を可能にするシュミットトリガとを有し、シュミットトリガからの出力信号とクロック信号とは位相が９０°ずれている。従来の解決方法では高周波数サンプリングを使用していたが、このサンプリングは相当な電力を必要とするので、本発明の目的はトランスポンダの電力消費量を制限することである。本発明の第３の態様によると、クロックされたデータ信号のような信号に対して９０°の位相シフトを行なう手段であり、３つのＡＮＤゲート、１つのＯＲゲート、および１つのインバータから成り、クロックおよびデータ信号が好ましいリセット可能な状態を有するセット−リセットフリップフロップへ供給されるような組合せと；フリップフロップの出力と直接および反転したクロック出力を供給される直列の第１および第２の“Ｄ”ラッチとを含み；フリップフロップの出力がゼロまたは前の状態の何れかになり、第２のラッチの出力が２データサイクルの遅延後に、９０°の位相シフトが行われてクロック信号の立上り縁部で読取られるデータ信号を含むようにされている。この位相シフト手段は、本発明の第１の態様のパッシブトランスポンダで使用することができる。本発明の第４の態様では、本発明のパッシブトランスポンダは、電力用、データ受信用、およびデータ送信用の単一のアンテナ、および少なくとも１対のデプレッショントランジスタとを含み、それぞれアンテナ二次回路の一方の側とインバータ回路の一方の側との間に接続されている。この構造では、方形波入力がバースト周波数出力信号に変換される。しかしながら、トランスポンダはインターロゲータから離れ過ぎて、出力バースト信号を検出するできないときもある。選択的に、方形波入力の周波数と比較して高い周波数でバースト信号をスイッチするように構成されたオシレータ回路がさらに用意される。Ｑ因子を変化させて動作する本発明の第１の態様のパッシブトランスポンダは、相補形の回路、例えばフレケンシー・バック回路と関係して使用することができ、この回路の１つは、現在の状態、例えばトランスポンダとそれが関係するインターロゲータとの間の距離、または使用可能な蓄積電力にしたがって作動する。ここで本発明を添付の図面を引用して例示的に記載する。図１は、電子識別システムの概略図である。図２は、図１のシステムをより詳細に示した図である。図３は、図２のトランスポンダの一部分を一層詳細に示した図である。図４（ａ）は付加的な校正回路を有するシステムを示した図であり、図４（ｂ）および（ｃ）は２つの選択的な動作モードの作用を示すグラフである。図５は、本発明のトランスポンダが異なるモードで動作するときの可変エネルギーおよび周波数要件を示すグラフである。図６は、ゼロクロスの原理で動作するトランスポンダにローカルクロックオシレータを含む集積回路の一部分を示す図である。図７（ａ）は、ＣＭＯＳ技術で構成可能な半導体全波整流器および過電圧保護回路を示した図であり、図７（ｂ）および（ｃ）は、図７（ａ）の回路の種々の部分の電圧サイクルを示したグラフであり、図７（ｄ）および（ｅ）は、図７（ａ）の回路の動作中の相対的な電圧の大きさを示すグラフである。図８は、振幅変調されたデータの抽出を可能にする回路の図である。図９は、本発明のトランスポンダのクロック信号および入力信号を示すグラフである。図１０（ａ）は、クロック信号に対して９０°の位相シフトを行う回路を示す図であり、図１０（ｂ）および（ｃ）は、それぞれ図１０（ａ）の回路へのデータ低入力およびデータ高入力のタイミング図である。図１１は、パッシブトランスポンダのためのフィードバック信号を接続したキャパシタを示す図である。図１２は、図１１の回路の部分上の信号を示す図である。図１３は、本発明のパッシブトランスポンダの全集積回路を示す図である。図１４は、相補的な検出システムと共働して使用される本発明の電子識別システムを示す図である。図１は、インターロゲータ（応答指令信号発生器）10およびパッシブ（受動）トランスポンダ12を含む電子識別システムを示している。インターロゲータはトランスポンダに、参照符号14で示されるように、例えば１５０乃至２５０kHz で電力を送り、トランスポンダはこの電力を使用して、例えば数百MHz で識別信号 16を送信し、それは既知の技術によって振幅、周波数、または位相を変調されている。図２は、本発明の第１の態様のトランスポンダ12を一層詳細に示している。トランスポンダは３つのアンテナ18,20,22を有し、それぞれはＬＣ回路の形態であり；アンテナ18は電力アンテナを；アンテナ20はデータ受信アンテナを；アンテナ22はデータ送信アンテナを構成している。典型的にはアンテナ18,20,および22 の各コイル内の巻線数は、１２０：３０：６０である。電力アンテナ18は、全波整流回路26を介して電力用ストレージキャパシタ24に接続されており；ここで回路26は４つのダイオードによって示されており、後に図３（ａ）を引用して一層詳細に記載する。データ受信アンテナ20はデータ入力回路28に、データ送信アンテナ22はデータ出力回路30に接続されている。全ての４つの素子（完全体,integer）は電力キャパシタ24からの電力を供給され、図示されているように、キャパシタ24、入力および出力回路28,30 は、集積回路（ＩＣ）32として形成されている。図２もインターロゲータ10の一部分を示しており、そこでは送信アンテナ34はＩＣ36に接続され、ＩＣ36は通常の直列又は並列データライン38によって信号処理回路（図示されていない）に接続されている。動作するときは、アンテナ34は交番磁界を放射して、３つのアンテナ18,20,22 のコイル内にエネルギーを誘起し；電力アンテナ18が実質的に最大数のコイルを含んでいるので、それが最大量のエネルギーを受取り、このエネルギーは回路26 によって整流され、トランスポンダ12の全ての素子に対する電力源として機能するキャパシタ24によって蓄積される。データ受信アンテナ20はより少ない量のエネルギーを受取り、変調信号はアンテナ20に接続された回路28によって解釈される。回路30はデータ伝送モードで識別信号を変調し、この信号はデータ送信アンテナ22によって送信され、アンテナ 34によって受信され、その後デコードされてトランスポンダ12を識別する。インターロゲータ10は、集積回路36は、データラインインターフェイス42を介してデータライン38およびデータバファ44に接続されたマイクロプロセッサ40を含んでおり；バッファ44はデジタル信号解析部46に、デジタル信号解析部46は出力送信機48に接続され、この出力送信機48はマイクロプロセッサ40およびアンテナ34の一方の側に接続され；さらにアンテナ34は集積ローカルオシレータ49に接続されている。動作するとき、データライン38から送信されてアンテナ34によって受信されるデータ、すなわちアンテナ34によって受信されるデータは、バッファ44に蓄積され；アンテナ34はデータをしかるべく変調して送信し；受信されたデータはデジタル信号解析部46によって解析される。図２に示された装置が送信および受信できる信号の形式は、データ受信機28およびデータ送信機30をより詳細に示した図３を参照して明白になるであろう。データ受信機28はローカルクロックオシレータ50からデジタル位相ロックループ（ＰＬＬ）52、マンチェスタデコーダ54を介して、プロセッサ56へ信号を供給する。このデータ受信機28はさらに、ＰＬＬ52に接続された入力バッファ58、また出力バッファ60、およびローカルメモリ62も含む。全回路は、ＣＭＯＳで構成されている。動作するとき、アンテナ20（図２参照）から入力バッファ58によって受信されたデータは、データ信号の周波数に依存する周波数でローカルオシレータ50によってクロックされ；ＰＬＬ52は周波数を調整し、周波数の変化を示すエラーコードをマンチェスターデコーダ54へ供給し；デコードされたデータはプロセッサ56 によって処理され、それに応答してチップ28で一定の機能を実行するか、またはローカルメモリ62の内容に基いて出力バッファ60を介してデータ出力装置30（図２参照）へある所定のデータを戻す。ローカルメモリ62は不揮発性であるので、外部電源がないとき、すなわちそれを載せているパッシブトランスポンダ12がインターロゲータの近くにないときにもデータを保持する。典型的に、記憶されたデータは、スーパーマーケットの商品の形態および値段のような、トランスポンダを備えたものの識別子、またはトランスポンダを保持する人の識別子を示し、さらに例えば物理的および電子的アクセスを許可する承認についての関係するレベルを示す場合もある。本発明のトランスポンダの長所は、入力信号を受信して、例えばスーパーマーケットの商品の値段の変更、または最初に値段をロードすることによってローカルメモリの内容を更新できることである。書込みサイクル中にアンテナ20を介して信号を送ることによって、このような変更を行なうことができ、次の読取りサイクルではアンテナ22を介して更新された情報を供給する。別の応用では、一方では分別された再生可能な廃棄物収集用の多数の容器のそれぞれにトランスポンダを取付けて、世帯主に供給し、他方ではインターロゲータを収集車に搭載し；収集時に、容器を個々に測量して、その内容量を収集車でトランスポンダおよびメモリに書込み；その記録から、収集された廃棄物に対する毎月の請求書を世帯主に送ることができる。図１のアンテナ18,20,22のコイル数の割合を上述で参照したが、従来の技術の構造では、アンテナ18と等価の、すなわち３００ターンの電力コイルを用意することが必要である。本発明のトランスポンダはデータ受信コイルおよびデータ送信コイルを別々に有して、ＣＭＯＳ内に構成されており、１５０乃至２５０kHz の周波数として供給される電力をチップに供給するには、１２０ターンの電力アンテナで十分である。このようなターン数の少ないコイルのアンテナは、広くて平らなＱ因子を有する。ここでさらに図３を参照してデータ送信信号を供給する１構造を記載する。データ入力回路28の出力バッファ60は、出力回路30の出力論理部分64に接続されている。出力論理部64は、幾つかの付加的な制御ビットを加えたマンチェスタプロトコルにしたがってそれを変調することによって出力されるデータをコード化する。各論理レベルによって、データ出力アンテナ22に接続されたスイッチ66は開放または閉鎖され、回路の素子はＣＭＯＳに配置されている。スイッチ66を開放および閉鎖することによって、アンテナ22のコイルの一部分を短絡して、４つのアンテナシステムのＱ因子を変化させ；インターロゲータ10 内の回路は、このＱ因子の変化を検出し、トランスポンダに関係する情報、例えばスーパーマーケットの商品の値段としてそれらを解釈する。Ｑ因子が広くて平らであるので、インターロゲータ10内でデジタル信号解析器46を使用することは不可欠である。上述のように、トランスポンダの主要な部分はアンテナ18,20,22を含み、ＣＭＯＳ内に構成することができる。このようなコイルは、それ自身、ＣＭＯＳ内に構成され、集積回路の相対的な活性領域を取り囲むことができる。このような回路は、集積回路の残りの部分が処理されるのと同時に供給される。各アンテナに必要とされる巻線数は少ないので、必要なシリコンカバー領域は大きくなり過ぎず、３５０nHのコイルに対して１平方ミリメートルほどに小さくすることができる。その代りに、既知の方法を使用して、集積回路に含まれるパッシベーション層の上にコイルを配置することもできる。集積回路領域を取り囲むコイルの欠点は、磁束がチップの活性部分を通り抜けて、チップが保持する小さい金属部分へ望ましくない電流を誘起して、不安定にすることである。変形例では、各アンテナ18,20,22の巻線は、“パンケーキ”コイルとして知られている両方向に巻かれた１対のプレーナコイルとして供給されている。選択的に、各巻線は著しく数多くの、例えば３０乃至４０個のコイルを含み、それはチップの活性領域の外側、通常接着領域に配置されている。このような構造では、望ましくない電流はチップの活性部分に誘起されない。このようなコイルでは、コイルの巻線の金属は約４ミクロンの幅を有し、各コイルは互いに２ミクロンずつ離れている。本発明の電子識別システムを使用するときは、インターロゲータとトランスポンダとの間の距離が著しく変化してもよい。例えばトランスポンダがスーパーマーケットの手押し車内の品物に取付けられ、チェックポイントでインターロゲータにその値段を示すときである。先行技術のパッシブトランスポンダでは、インターロゲータからトランスポンダへの距離を狭い制限範囲内に保つことが不可欠であることが多いので、固定レベルの送信エネルギーでシステムを動作することができ；トランスポンダがインターロゲータに近付き過ぎると、電力アンテナによって受取られるエネルギーは高過ぎて、コイルは飽和する。１つの解決方法は、電圧制限回路を配置して、電流を消費し、コイルの飽和を回避することであるが、依然として消費している電流がコイルを飽和させる危険性がある。実用の際は、トランスポンダ12は、インターロゲータ10との間の距離を変化させて動作できることが好ましい。このような動作距離の変更を可能にする回路を図４に示す。図４ａのインターロゲータ10では、制御回路74は送信モードのアンテナ34（概略的に34T で示される）に供給された電力を変化させる手段78に接続されている。アンテナ34の受信モードは概略的に34R で示されている。（単一のアンテナ34が物理的に存在していることを仮定している。）トランスポンダ12では、校正回路72はデータ受信アンテナ20に接続され、可変受信電力70は電力アンテナ18に供給される。制御回路 74は、始動時、および選択的に検出プロセスを行っていないときに、アンテナ34 T へ最大電力を供給するように構成されている。インターロゲータ10からトランスポンダ12への距離に依存して、電力アンテナ 18によって受取られる電力は著しく高いので、アンテナ34のコイルは受信モード 34R で飽和し；このような環境では、校正回路72からの信号は制御回路74に到達せず；制御回路74は、校正回路72から信号を受信できるレベルまでその出力電力を減少するように動作し；受容電力が減少して、校正回路72が動作を停止するまで、回路72は電力の出力を減少する。次に制御回路74は関係する電力出力を記録する。ここで回路74は、トランスポンダ12がインターロゲータ10からの特定の距離をおいて効果的に動作が可能な電力帯域の記録を有して、それにしたがって出力電力を制御する。電力変化を図４ｂに示し、ここで受取られるエネルギーの最大レベル、およびＰ1 とＰ2 との間のエネルギーレベルの好ましい動作帯域を示しており、トランスポンダは、これらのレベルの上または下のときは、トランスポンダ10とインターロゲータ12間のこの特定の距離で動作できない。好ましい電力帯域を設定することによって、電力出力を最小にしつつ、トランスポンダの機能を維持することができる。実際に、標準動作電力帯域が得られる。変形例では、制御回路74はアンテナ34の電力出力と動作周波数の両方を変化させ；好ましい範囲の電力および周波数の座標は図４ｃに示されている。使用の際に、トランスポンダに必要な電力および周波数は、インターロゲータ 12からの距離にだけでなく、トランスポンダ12によって行われる動作にも依存して変化する。“書込み”信号を受取る前に、トランスポンダによって識別される物品に関する情報はロードされるかまたは更新される。次にこの情報は読取られ、“読取り”信号の供給は、“書込み”信号を受信および送信するときよりも必要なエネルギー量が相当に少ない。さらに、上述の校正信号は、第３の、中間レベルのエネルギー消費量で供給される。これらの３つのモードで動作するトランスポンダのエネルギーおよび周波数要件は、図５に示されている。電力が増加するとき、供給されるエネルギーおよび周波数は高くなり（図４ｃ参照）；キャパシタ24をロードし、このモードで、ローカルメモリ62（図３参照）を最初にロードし、例えば商品の値段を示し；通常ローカルメモリ62はＥＥＰＲＯＭであり、図５に示された最高エネルギーレベルから分かるように、それに書込む相当な電力が必要とされる。ＥＥＰＲＯＭ62は、通常２つの段階で読取られ；第１の段階で、データ受信アンテナ20およびそれと関係する回路28とを介して受取られる読取りコマンドは、回路28によって解釈され；情報はＥＥＰＲＯＭ62から出力バッファ60へ書込まれ、その動作は相当なエネルギーレベルを必要とする。次にＥＥＰＲＯＭ62は電力を低減し、バッファ60内のデータはアンテナ22に供給されて、このモードではチップは相当に低いレベルのエネルギーを必要とする。この動作中に、キャパシタ 24はトランスポンダ12の回路に供給を行い、次の動作では図５に示されているように校正モードになり、再び電力を増加する。しかしながら校正モードで必要とされる電力は、ＥＥＰＲＯＭに対する書込みモードで必要とされる電力よりも少ない。上述のパッシブトランスポンダの説明から明白なように、ある環境では、それが電力入力を受取らないとき、すなわちキャパシタ24の有効エネルギーが少ないかまたはゼロであるとき、例えばトランスポンダがインターロゲータから著しく離れているとき、トランスポンダはデータ情報を送信する。インターロゲータがこのようなデータを検出できるようにするためには、ローカルクロックオシレータ（図２の参照符号50）は不可欠であり、それはインターロゲータによってトランスポンダに前もって送信されたクロック信号によってトリガされる。図６には、適切なローカルクロック信号を供給する回路が示され、それはゼロクロス検出器として動作し、対にされたトランジスタの形態をとる。データ受信アンテナ20の二次コイル20ａの両端部は、２つの各Ｎチャンネルトランジスタ80,82 のゲートに１つづつ接続されている。これらの２つのトランジスタは、トランジスタ84,86,および88,90 を含むコンパレータ回路の入力を用意する。トランスポンダ12の電力キャパシタ24は２つのトランジスタ92,94 に接続され、該トランジスタ92,94 は高インピーダンス分割器として配置され、電流源として機能するトランジスタ96のゲートに分割された電圧を供給する。コンパレータ回路の出力は、出力回路を具備するトランジスタ98,100のそれぞれに１つづつ接続されている。コイル20から受取られるクロック振動の一方の半サイクルでは、回路内の電流は、トランジスタ84および80乃至96を通って流れ、他方の半サイクルでは、電流は鏡像パスを通って流れる。全てのトランジスタのパスは等しい値を有するので、トランジスタ80,82 の一方は、オンにスイッチされるかまたは受信されたクロック信号のゼロクロスに非常に近付かなければならない、すなわちその電極はいつでも変更される。トランジスタ86,90 は、トランジスタ84,88 に隣合って、ゲートを接続し、クロックを出力することができるが、トランジスタ98 100を使用することによって、電流の均衡を保ち、一層安定したクロックを供給することができる。上述のように、本発明のトランスポンダの主要な特徴は、それをＣＭＯＳ内に構成できることである。パワーアンテナ18に供給される電力は交流であるので、整流しなければならない。通常、整流にはダイオードを使用するが、ダイオードをＣＭＯＳ内に構成することはできない。さらに、ＣＭＯＳは低電圧、通常は３．３乃至４０Ｖからの選定値で、多くは５Ｖのみで動作する。ＩＣがより高い電圧を受取るときは、それはひどく損傷する。実際に使用するときはインターロゲータ10からトランスポンダ12への距離が著しく変化することができるので、容易に上述のようになる可能性がある。したがって電圧制限回路が必要とされる。これらの機能の両方を実行し、ＣＭＯＳ内に構成可能な適切な回路は、図７に示されている。この回路の応用は本発明の電子検出システムに制限されず；整流を必要とし、過電圧保護を行うＣＭＯＳチップにも使用することができる。この回路はさらにダイオードを使用できないＩＣへの応用することができる。図７（ａ）では、全波整流器（図２の参照符号26で概略的に示されている）はＣＭＯＳ内に構成することができる。それは、ブリッジ26のダイオードの代りに４つのＮチャンネルトランジスタ102,104,106,108 を具備している。トランジスタ104,106 は、それらのゲートをパワーアンテナ18の二次巻線18ａの両端部に接続して、スイッチとして機能する。トランジスタ102,108 は、共通のドレーンモードで接続されている。４つのトランジスタは一緒に、整流回路を形成している。一方の半サイクル、例えばコイル18ａの左側が正であるとき、電流はトランジスタ102 を通って電力キャパシタ24の一方の側に流れ；そのゲート上の電圧によってトランジスタ104 は閉じられたままになるので、電流はトランジスタを通ることはできないが、一方でトランジスタ106 は開放しているので；電力キャパシタ24は充電電流を受取ることができる。他方の半サイクルでは、鏡像配置が適用される。図７（ｂ）には電圧変動が示されており；キャパシタ24に印加されるロード電圧Ｖ_loadは最初は高いが、Ｖ_chargeによって示されているように、キャパシタを充電するときに急速に減少する。トランジスタ104 および108 のゲート間の電圧差Ｖ_diffは周期的であり、始動時に迅速に安定状態に到達する。よく知られているように、ＣＭＯＳ技術は電圧に敏感であり、電圧制限手段が組込まれなければならない。したがって回路は追加のトランジスタの対112,114 および118,120 を含み、一方の対はコイル18ａの各端部に接続され、トランジスタの他方の対114,120 も共通ドレーンモードに接続されている。トランジスタ11 2,118 のゲートは、逆型のトランジスタ、すなわちＰチャンネルトランジスタ11 0 から供給され、そのゲートではキャパシタ24から基準電圧Ｖ_Refを供給される。回路18ａからの電圧がＣＭＯＳ素子にとって高過ぎるとき、対向する半サイクルで動作するトランジスタの対112,114 または118,120 は、コイルから参照符号 116 で示されている基板への電流を短絡するように構成されている。図７（ｃ）には、キャパシタ24の電圧Ｖ_chargeおよび基準電圧Ｖ_Refの必要とされる相関する大きさが示されている。ゲート電圧の設定は重大である。始動モードでの動作、すなわち電力キャパシタ24をロードして、ローカル電力が利用できなくなる前の動作に対して、トランジスタ112 および118 のゲートに接続されたデプレッショントランジスタ124 が用意されている。一方の半サイクルでは、トランジスタ112 がデプレッショントランジスタ124 を介して基板116 へ接続され、整流回路を保護する。反対の半サイクルでは、トランジスタ118 が同様の方法で動作する。回路の種々の部分での電圧と電流の相対的変化は図７（ｄ）に示されている。トランジスタ102 の電圧は最初はゼロであり、その後約６Ｖまで増加する。11 2 のドレーン電流と全電流の一致によって示されるように、全ての電流が電流制限回路を通り、キャパシタ24へは通らないとき、トランジスタ118 のゲートの電圧Ｖ₁₁₂は最初はゼロであり、遅延後に約２Ｖに増加し、トランジスタは動作して、トランジスタ118 を通る電流を減少させ；電流制限回路は完全に動作し、一方でキャパシタ24（ＩＣ_load）は安定電圧Ｖ_loadを保持して、安定基準電圧Ｖ_Re _f を供給する。図７（ｅ）は、回路の種々のトランジスタ、すなわちトランジスタ104 および 108 のゲートの電圧、基準電圧、120 のドレーンの電圧、および112 のゲートの電圧を示し；電圧がそれを動作するのに十分であるとき、トランジスタ112 の電圧は電流制限回路の動作を示している。種々のトランジスタの特性は、二次コイル18ａからの予測される電圧およびＣＭＯＳ回路が許容できる最大電流によって判断される。二次コイル18ａの抵抗が低すぎるときには、好ましくは多結晶シリコンから製造される付加的な抵抗（図示されていない）をそれと直列に接続することができる。本発明の第１の態様にしたがう電子識別システムは、インターロゲータ10とトランスポンダ12の間の一定の範囲の距離で効果的に動作することができる。しかしながら、システムが振幅変調されたデータで動作するとき、データ入力回路28 は位相情報を受取ることができない。ここでこの課題に対する解決方法を図８を参照して記載する。データ受信信号を振幅変調するとき、基準電圧Ｖ_Refを供給されるＰチャンネルトランジスタ110 は接地に接続され、その信号レベルはゼロにならない。その結果、二次コイル1 8ａによってトランジスタ120 に印加される電圧が選択された電圧、例えば３．６Ｖを越えるとき、トランジスタはスイッチする。デプレッショントランジスタ 124 の出力が、ＣＭＯＳ内に構成できる通常のシュミットトリガ回路126 に供給されるとき、トリガ回路の出力は振幅変調（ＡＭ）データに関係付けられ、データ入力回路28によって解析することができる。このような構造では、コイル18によって受信された反転信号を整流して、信号の両半サイクルからの、受取ったクロック周波数に関する二重のデータ情報を生成する。しかしながら、抽出されたクロック信号とＡＭデータ信号とは、位相が９０° ずれているので、回路28は情報を直接に処理できない。図９にはその効果が、ゼロクロス検出器（図６参照）から受信される方形波クロック信号Ｃおよび大きさが変化する正弦波のデータ入力信号Ｉによって示されている。図９には、シュミットトリガ回路のトリガレベルも示されている。データ信号Ｉの大きさがシュミットトリガレベルＳに等しくなるときは、データ信号Ｉはクロック信号Ｃと９０°位相がずれている。このとき電力消費量は相当に増加するので、高周波数サンプリング方法を適用することはできない。その代わりに、クロック周波数を９０°シフトする方法を図１０を参照して記載する；この方法によってクロックおよびデータ信号の最良の同期化が可能になる。図１０（ａ）に示された回路は、非同期クロックと非同期クロック回路とを組合わせたものであり、極めて例外的な組合せである；事実、幾つかの電子会社では非同期クロックの使用を禁止している。上述では電子識別システムのトランスポンダで使用する回路を記載したが、このような回路は、回路、とくに非常に少ない電力消費量で位相を９０°シフトすることが要求される集積回路に応用できる。ローカルクロック信号（図６参照）は、接続部152 を介してＡＮＤゲート154 の一方の入力へ、およびインバータ156 を介して２つの別のＡＮＤゲート158,16 0 のそれぞれの一方の入力へ供給される。データ信号（図８参照）は、接続部15 0 を通って各ＡＮＤゲート154,158 の他方の入力へ供給される。ＯＲゲート162 の一方の入力はゲート154 の出力を形成し、他方の入力はゲート160 から形成される。ゲート162 の出力は、セット−リセットフリップフロップ164 のリセット入力を形成し、それは好ましいリセット可能な状態を有し、そのセット入力はゲート158 から得られる。フリップフロップ164 の出力Ｑは、第１の“Ｄ”ラッチ166 へ供給し、その出力は第２の“Ｄ”ラッチ168 とＡＮＤゲート160 の第２の入力の両方へ供給する。“Ｄ”ラッチはポジティブに(positiv e)トリガされる。 “Ｄ”ラッチへのクロック入力は、第１のラッチ166 の場合は接続部152 から直接に供給され、第２のラッチ168 の場合はインバータ156 を通った後で供給される。クロックは結合されていないので、クロックが変化しているとき、クロックの立上りおよび立下り縁部でデータ信号は安定していなければならない。回路の動作は、図１０（ｂ）および（ｃ）のタイミング図に示されており、図１０（ｂ）ではコネクタ150 上のデータ信号が低いときの、図１０（ｃ）ではデータ信号が高いときの回路素子の波形を示している。データ信号のデューティサイクルは、シュミットトリガ回路のレベルに依存している（図８および９参照）。データは、ゼロレベルではなく、９０°の位相シフト後に最良の同期化が得られるように、同期化しなければならない。本発明の電子識別システムの別の変形では、図２に示されているような別々のデータ受信アンテナ20およびデータ送信アンテナ22を使用する代りに、組合わされた電力／受信／送信アンテナを使用することができる。このような構造で、回路を組合せコイルに直接に接続し、共同して図７に示されているような全波整流回路を使用すると、電力消費量は高くなる。データが出力されないとき、電力キャパシタ24の漏洩はなくなるが、トランジスタ回路とコイルとの接続から漏洩する。これに対する解決方法を図１１を参照して示す。アンテナ128 は、図２の電力アンテナ18、データ受信アンテナ20、およびデータ送信アンテナ22を組合わせたものに等しい。その二次巻線128aの各端部は、３対のデプレッショントランジスタ130,132 を介してインバータ回路136 の入力および出力に接続されている。各デプレッショントランジスタは、使用時には金属１、金属２、およびＮウエル内に配置されたＮチャンネルトランジスタから成るスタック構造のキャパシタに相当し、それはゲートの一方の側部でトランジスタに接続され、他方の側部では短絡したソースドレーンに接続されている。したがってデプレッショントランジスタは、通常の回路設計規則と対照的なモードで使用され、トランジスタとしてではなく、キャパスタとして機能する。データ信号のエネルギーレベルは一定のレベルよりも高く、スパイク信号のエネルギーは検出するには低過ぎることを条件として、シュミットトリガ回路138 およびＮＡＮＤ回路140 からデプレッショントランジスタ130,132 へフィードバックすることによって周波数のバーストを生成できる。バースト信号の振動周波数は、例えば２００乃至４００MHz にすることができる。この信号はトランジスタ130,132 およびコイル128aを介して送信され、この周波数の５０％のデューティサイクルを有する。その作用は図１２に示されている。図１２（ａ）は図１１の回路の上半分の出力を示し、図１２（ｂ）は回路の下半分の出力を示している。ＣＭＯＳ技術を使用することによって、デプレッショントランジスタ130,132 のキャパシティの値が制限されるので、方形波入力データＩは集積される。キャパシタは、例えば１ pFの値を有することができる。その結果バースト出力信号Ｏは、データ送信回路としてのコイル128aに供給される；信号が高周波数、例えば１００メガヘルツであるとき、インターロゲータ10とトランスポンダ12との間に相当な距離があるときでも、インターロゲータ10は放射線を受取ることができる。欠点は、ＮＡＮＤ−シュミットトリガ回路140,138 はかなりの電流を消費することであり、長所は出力フィールドが高いことである。図１２ｂは、コイル34の典型的な電流注入の座標である。図１３は、本発明のトランスポンダが保持する全ＣＭＯＳＩＣを示す。上記で説明された電子検出システムの全ての変形では、非常に精密なインターロゲータ回路を必要とするシステムのＱ因子を変化させることに基いてデータが送信される。さらに、Ｑ因子を変化させるために使用可能な送信速度はある環境において望ましくない程度に低くなることがある。上記で引用した欧州特許第EP 0 598 624号明細書で開示されたフレケンシー・バックシステムとして知られている代りの検出システムでは、その送信速度は、Ｑ因子を変化させて動作するシステムの送信速度よりも速い。しかしながら、フレケンシー・バック・モードは、インターロゲータとトランスポンダとの間の制限された範囲の距離においてのみ使用することができる。両方の動作モードを有するシステムは、図１４（ａ）に概略的に示されており、それは図３のデータ出力回路の変形である。図１４（ａ）では、データ送信アンテナ22は、スイッチ66、さらに出力論理64を介して、ＥＥＲＯＭ62に接続されている。この図には、データ出力回路30も示されている。加えて、フレケンシー・バックモード回路180 はオシレータ182 を含んでいる；出力回路30はスイッチ66 およびフレケンシー・バック回路180 の両方に接続され、スイッチ66またはオシレータ182 の何れかをアンテナ22に接続するように動作する。論理回路64は、トランスポンダの電力増加中にシステムのＱ因子変更を行うスイッチ66をアンテナ22へ接続するように動作する。所定のレベルの蓄積電力が使用可能であるとき、回路はフレケンシー・バックモード回路180 にスイッチする。これによってデータ送信を一層迅速にし、動作距離を一層長く、例えば４乃至５ｍにすることができるが、この欠点は電力消費量が比較的に高いことである。使用可能な電力が減少するとき、スイッチ66のＱ因子の調整を再び行なう。動作モード変更は、２つの連続する“１”でＥＥＰＲＯＭ62内にプログラムすることができる（図１４（ｂ）参照）。典型的なデータレートは次の通りである；Ｑ因子が変化するとき、トランスポンダは約２５０kHz で動作し；データはマンチェスタコーディングで送信され；データの最盛時(the high time of the data)は一般的に１０サイクルの長さであるので、データレートの出力は１２kHz よりも少ない。フレケンシー・バックモードでは、周波数は典型的に２００MHz である。データは、図１０を引用して記載されたように非同期プロトコルで送信されることになる。データは、クロックサイクルがゼロのときではなく、高いときのみ送信される−図１０（ｂ）および（ｃ）参照；全サイクルレートはほぼゼロであるが、その効果はマンチェスタコーディングよりも低い。図６のローカルクロックオシレータ、図７のＣＭＯＳ整流器、図８のＦＭ変調用抽出回路、図１０の９０°位相シフト回路、および図１１のキャパシタ結合回路を含む回路は、フレケンシー・バックモードシステム、並びにＣＭＯＳで構成される多くのその他の回路にも応用することができる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．電力アンテナ(18)および前記トランスポンダに当たる放射線から電力信号を抽出する手段(26)と；電力を蓄積し、それを供給してトランスポンダを動作する電力蓄積手段(24) と；電力受信アンテナ(20)および前記トランスポンダに当たる放射線からデータ信号を抽出する手段(28)と；データ出力信号を送信する送信アンテナ(22)と、前記データ信号に応答して、トランスポンダを識別する応答信号をデータ送信アンテナ(22)に供給するデータ記憶手段(62)とを含むことを特徴とする電子識別システム用パッシブトランスポンダ。２．前記アンテナおよび前記データ記憶手段が単一の半導体チップ上に構成されていることを特徴とする請求項１記載のパッシブトランスポンダ。３．単一の半導体チップが、ＣＭＯＳチップであることを特徴とする請求項２記載のパッシブトランスポンダ。４．データ記憶手段(28,30)が、データ入力信号に応答して、最初のまたは更新された応答信号を記録することを特徴とする請求項１記載のパッシブトランスポンダ。５．電力アンテナ(18)、データ受信アンテナ(20)、およびデータ送信アンテナ(2 2)がそれぞれ、共振ＬＣ回路のコイル形成部を含んでいることを特徴とする請求項１記載のパッシブトランスポンダ。６．電力アンテナコイル(18)が、データ受信アンテナコイル(20)のターン数またはデータ送信アンテナコイル(22)のターン数よりも著しく多くのターン数を有する請求項５記載のパッシブトランスポンダ。７．データ送信アンテナコイル(22)がデータ受信アンテナコイル(20)のターン数よりも多いターン数を有する請求項６記載のパッシブトランスポンダ。８．電力アンテナ(18)、データ受信アンテナ(20)、およびデータ送信アンテナ(2 2)を含む各コイルが、ＣＭＯＳ技術で形成された集積回路に埋め込まれたコイルを含む請求項５記載のパッシブトランスポンダ。９．各前記埋め込まれたコイル(18,20,22)が、集積回路の関係する部分のコアを取り囲むように構成されていることを特徴とする請求項８記載のパッシブトランスポンダ。１０．各前記埋め込まれたコイル(18,20,22)が、前記ＣＭＯＳ回路のパッシベーション層の上に置かれていることを特徴とする請求項８記載のパッシブトランスポンダ。１１．電力アンテナ(18)、データ受信アンテナ(20)、およびデータ送信アンテナ (22)のぞれぞれが、平たい渦形の少なくとも１対のパンケーキコイルを含み、各対のコイルのスパイラルが反対方向を向いていることを特徴とする請求項５記載のパッシブトランスポンダ。１２．データ受信アンテナ(20)がデータ受信アンテナ(28)に接続され、該データ受信アンテナ(28)ではローカルクロックオシレータ(50)がデジタル位相ロックループ(52)およびデコーダ手段(54)を介して、プロセッサ(56)に接続され、該プロセッサ(56)が出力バッファ(60)および不揮発性ローカルメモリ(62)に接続されていることを特徴とする請求項１記載のパッシブトランスポンダ。１３．データ受信アンテナ(20)がローカルクロックオシレータ(50)に接続され、データ受信アンテナによって前もって受信されたクロック信号によってトリガされることを特徴とする請求項１記載のパッシブトランスポンダ。１４．ローカルクロックオシレータが、向い合って配置された２対の同じトランジスタ(84,86および88,90)を含むコンパレータ回路の入力として配置された１対の識別Ｎチャンネルトランジスタ(80,82)を有するゼロクロス検出回路と；１対の同一のトランジスタ(92,94)を含み、電流源(96)に基準電圧を供給する高インピーダンス抵抗分割器とを含み；それによってトランジスタ(80,82)の一方が、前記トランジスタ(80,82)によって受信された入力信号がその極性を変化するときはいつでも切換えることを特徴とする請求項１３記載のパッシブトランスポンダ。１５．ゼロクロス検出回路が、電流出力回路として接続された１対のトランジスタ(98,100)を含むフォロア回路をさらに備え、検出回路によって受信される不安定クロック信号の極性変化に応答して、安定クロック信号を供給することができる請求項１４記載のパッシブトランスポンダ。１６．データ送信アンテナ(22)と関係して、前記アンテナのＱ因子を変化させる手段(64,66)を含むことを特徴とする請求項１記載のパッシブトランスポンダ。１７．前記手段が、出力論理手段(64)が前記データ送信アンテナに接続されたスイッチ手段(66)を制御するように構成されていることを特徴とする請求項１６記載のパッシブトランスポンダ。１８．固定周波数受信信号を変調するように構成され、データ送信アンテナ(22) に接続可能なフレケンシー・バック回路手段(180,182)と；電力蓄積キャパシタ( 24)に蓄積された電力が所定のレベルよりも低いときに、スイッチ手段(66)をデータ送信アンテナ(22)に接続し、電力蓄積キャパシタに蓄積された電力が所定のレベルよりも高いときに、フレケンシー・バック回路手段(180,182)をデータ送信アンテナに接続するように構成された論理手段(64)とをさらに含むことを特徴とする請求項１６記載のパッシブトランスポンダ。１９．電力アンテナ(18)がＣＭＯＳ集積全波整流器に接続され、該整流器が電力アンテナによって受信された交流信号の対向する半サイクルでスイッチするように構成されたトランジスタの第１の対(104,106)と、電流制限モードで構成され、さらに前記信号の対向する半サイクルで動作するように構成されたトランジスタの第２の対(102,108)とを含むことを特徴とする請求項１記載のパッシブトランスポンダ。２０．トランジスタ(102,104,106,108)が全てＮチャンネルトランジスタであり、その第１の対(104,106)が対向する半サイクルの前記交流信号を受信するように接続されたゲートを有し、その第２の対(102,108)が共通のドレーンモードで接続されていることを特徴とする請求項１９記載のパッシブトランスポンダ。２１．トランジスタの第３の対(112,114)、トランジスタの第４の対(118,120)、および整流器への入力電圧が所定のレベルを越えたときに電流制限回路トランジスタ(102,108)のゲートを接地に接続するように構成されたデプレッショントランジスタ(124)を含む電圧制限回路をさらに含むことを特徴とする請求項２０記載のパッシブトランスポンダ。２２．デプレッショントランジスタ(124)がシュミットトリガ(126)に接続されていることを特徴とする請求項２１記載のパッシブトランスポンダ。２３．シュミットトリガ(126)がローカルクロック信号を９０°位相シフトする手段に接続され、該手段が３つのＡＮＤゲート(154,158,160)、ＯＲゲート(162) 、およびインバータ(156)の組合せであって、そこを通って前記ローカルクロック信号および前記データ信号が好ましいリセット可能な状態を有するセット−リセットフリップフロップ(164)へ供給される組合せと；フリップフロップの出力と直接および反転したクロック信号の出力を供給される直列の第１および第２の “Ｄ”ラッチ(166,168)とを含み；フリップフロップ(164)の出力がゼロまたは前の状態になり、かつ第２のラッチ(168)の出力が、２データサイクル遅延後、９０°の位相シフトを行って、クロック信号の立上り縁部上で読取られるデータ信号で成るような構造であることを特徴とする請求項２２記載のパッシブトランスポンダ。２４．データ受信アンテナ(20)が較正手段(72)に接続され、電力受信アンテナ(1 8)は電力表示手段(70)に接続され、電力アンテナ(18)によって受取られた電力が予め設定された範囲内であるときのみ、較正手段(72)が出力信号を供給するように構成されていることを特徴とする請求項１記載のパッシブトランスポンダ。２５．電力、データ受信、およびデータ送信用の単一のアンテナ(128)と、少なくとも１対のデプレッショントランジスタ(130,132)とをさらに含み、各デプレッショントランジスタ(130,132)がアンテナ二次コイル(128a)の一方の側とインバータ回路(136)の一方の側との間に接続されて、方形波入力をバースト周波数出力信号に変換することを特徴とする電子識別システム用パッシブトランスポンダ。２６．方形波入力の周波数と比較して高い周波数で信号バーストを切換えるように構成されたオシレータ回路(138,140)をさらに含む請求項２５記載のパッシブトランスポンダ。２７．請求項１記載のパッシブトランスポンダ、および交番磁界を放射するアンテナ手段(34)と；アンテナ手段へデータを供給する手段(38,40,42,48)と；識別信号を受信する手段(49)とを含むインターロゲータとから成ることを特徴とする電子識別システム。２８．請求項２６記載のパッシブトランスポンダ、および交番磁界を放射するアンテナ手段(34)と；アンテナ手段へデータを供給する手段(38,40,42,48)と；パッシブトランスポンダ(12)から信号を受信する受信手段(34,40,44,46)と；制御回路手段(74)と；電力可変手段(78)とを含み、該制御回路手段が較正回路(72)から受信手段によって受信された信号にしたがってアンテナ手段(34)に供給される電力を変化させ、それによって電力アンテナ(18)で受取られる電力を予め設定された範囲内で維持するように構成されているインターロゲータとから成ることを特徴とする電子識別システム。２９．電力アンテナ(18)に供給される電力が、エネルギーレベルを変化することを特徴とする請求項２７記載の電子識別システム。３０．電力アンテナ(18)に供給される電力が、エネルギーレベルおよび周波数を変化することを特徴とする請求項２７記載の電子識別システム。３１．電力アンテナ(18)に供給される電力が、パッシブトランスポンダ(10)によって実行される動作にしたがって変化することを特徴とする請求項２７記載の電子識別システム。３２．ローカルクロックオシレータが、向い合って配置された２対の同じトランジスタ(84,86および88,90)を含むコンパレータ回路の入力として配置された１対の同じＮチャンネルトランジスタ(80,82)と；１対の同じトランジスタ(92,94)で成り、電流源(96)に基準電圧を供給する高インピーダンス抵抗分割器とを含み；トランジスタ(80,82)の一方が、前記トランジスタ(80,82)によって受信された入力信号がその極性を変えるときは、切換わることを特徴とするゼロクロス検出器。３３．電流出力回路として接続された１対のトランジスタ(98,100)を含むフォロア子回路をさらに含み、それによって検出器によって受信された不安定クロック信号の極性変化に応答して、安定クロック信号を供給できる請求項３２記載のゼロクロス検出器。３４．３つのＡＮＤゲート(154,158,160)、ＯＲゲート(162)、およびインバータ (156)の組合せであって、そこを通ってクロック信号およびデータ信号が好ましいリセット可能な状態を有するセット−リセットフリップフロップ(164)へ供給される組合せと；フリップフロップの出力と直列および反転したクロック信号の出力を供給される直列の第１および第２の“Ｄ”ラッチ(166,168)とを含み；フリップフロップ(164)の出力がゼロまたは前の状態になり、かつ第２のラッチ( 168)の出力が、２データサイクル遅延後、９０°の位相シフトが加えられて、クロック信号の立上り縁部上で読取られたデータ信号で成るような構造であることを特徴とするクロック信号に対して９０°の位相シフトを行う位相シフト装置。