DE10303473A1 - Gleichrichter-Schaltkreis, Schaltkreis-Anordnung und Verfahren zum Herstellen eines Gleichrichter-Schaltkreises - Google Patents

Gleichrichter-Schaltkreis, Schaltkreis-Anordnung und Verfahren zum Herstellen eines Gleichrichter-Schaltkreises Download PDF

Info

Publication number
DE10303473A1
DE10303473A1 DE2003103473 DE10303473A DE10303473A1 DE 10303473 A1 DE10303473 A1 DE 10303473A1 DE 2003103473 DE2003103473 DE 2003103473 DE 10303473 A DE10303473 A DE 10303473A DE 10303473 A1 DE10303473 A1 DE 10303473A1
Authority
DE
Germany
Prior art keywords
field effect
source
effect transistor
drain
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2003103473
Other languages
English (en)
Inventor
Roland Dr. Thewes
Ralf Dr. Brederlow
Christian Dr. Pacha
Werner Dr. Weber
Hagen Dr. Klauk
Günter Dr. Schmid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003103473 priority Critical patent/DE10303473A1/de
Priority to PCT/DE2004/000135 priority patent/WO2004068689A1/de
Publication of DE10303473A1 publication Critical patent/DE10303473A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration

Abstract

Die Erfindung betrifft einen Gleichrichter-Schaltkreis, eine Schaltkreis-Anordnung und ein Verfahren zum Herstellen eines Gleichrichter-Schaltkreises. Der Gleichrichter-Schaltkreis zum Bereitstellen einer gleichgerichteten Spannung enthält einen ersten und einen zweiten Feldeffekttransistor. Der erste Source-/Drain-Anschluss des ersten Feldeffekttransistors ist mit einem Gate-Anschluss des zweiten Feldeffekttransistors gekoppelt. Der erste Source-/Drain-Anschluss des zweiten Feldeffekttransistors ist mit einem Gate-Anschluss des ersten Feldeffekttransistors gekoppelt. Ein zweiter Source-/Drain-Anschluss des ersten Feldeffekttransistors ist mit einem zweiten Source-/Drain-Anschluss des zweiten Feldeffekttransistors gekoppelt.

Description

  • Die Erfindung betrifft einen Gleichrichter-Schaltkreis, eine Schaltkreis-Anordnung und ein Verfahren zum Herstellen eines Gleichrichter-Schaltkreises.
  • In einer Anwendung mit kontaktloser elektronischer Funktionalität wie einer kontaktlosen Chipkarte oder einem kontaktlosen Identifikations-Datenträger (sogenannter "ID-Tag") wird die für den Betrieb eines zugehörigen Schaltkreises erforderliche elektrische Energie häufig unter Verwendung eines elektromagnetischen Wechselfelds übertragen, welches in der Regel mittels einer Antenne ein einen Schaltkreis eingekoppelt wird. Eine solche Antenne kann zum Beispiel eine Spule sein, wenn die Energie induktiv übertragen wird.
  • Da für den Betrieb eines Schaltkreises üblicherweise eine Gleichspannung erforderlich ist, ist das am Ausgang der Antenne abgegriffene Signal (beispielsweise ein Strom oder eine Spannung) zunächst gleichzurichten und anschließend gegebenenfalls zu glätten und zu stabilisieren. Hierfür ist insbesondere ein Gleichrichter-Schaltkreis erforderlich.
  • Für eine Massenanwendung im Bereich eines ID-Tags ist eine Schaltung in Polymerelektronik, insbesondere unter Verwendung von Polymertransistoren, interessant. Ein solcher sollte für eine weitere Kostenreduktion möglichst unter Verwendung eines Druckverfahrens ausbildbar sein.
  • In der Polymerelektronik-Technologie ist eine pn-Diode oder eine Diode mit einer ähnlichen Leistungsfähigkeit und Charakteristik, wie sie in der Silizium-Mikroelektronik bereitgestellt ist, nicht verfügbar. Eine weitere Rahmenbedingung in der Polymerelektronik kann darin bestehen, dass nur eine sogenannte Einkanal-Technik vorliegt, das heißt, dass entweder nur n-MOS- oder nur p-MOS-Transistoren verfügbar sind. Ferner kann ein solches Bauelement ein sogenanntes Normally-On Bauelement sein, was in der Schaltungstechnik üblicherweise weniger günstig ist als ein entsprechendes Normally-Off Bauelement.
  • In 1 ist ein Polymertransistor 100 gemäß dem Stand der Technik gezeigt.
  • Der Polymertransistor 100 weist ein Substrat 101 auf, auf dem eine Gate-Elektrode 102 ausgebildet ist. Auf der Gate-Elektrode 102 ist ein Gate-Dielektrikum 103 ausgebildet. Ferner sind an linken bzw. rechten Randbereichen der Gateisolierenden Schicht 103 erste und zweite Source-/Drain-Anschlüsse 104, 105 vorgesehen. Zwischen den beiden Source-/Drain-Anschlüssen 104, 105 ist ein Kanal-Bereich 106 ausgebildet. Ein Teil der Komponenten des Polymertransistors 100 ist aus Polymermaterial hergestellt.
  • In 2 ist ein Diagramm 200 gezeigt, in dem die im Rahmen dieser Beschreibung und der Figuren verwendete Nomenklatur eines Normally-On-Bauelements bzw. eines Normally-Off-Bauelements als n-MOS- bzw. als p-MOS-Transistor definiert wird.
  • Ein Normally-On-Transistor ist ein Transistor des selbstleitenden Typs bzw. des Verarmungs-Typs ("depletion type"), der bereits bei einer Gate-Source-Spannung von 0 Volt einen elektrisch leitfähigen Kanal aufweist. Im Gegensatz dazu wird bei einem Normally-Off-Transistor, das heißt bei einem selbstsperrenden Transistor oder einem Transistor des Anreicherungs-Typs ("enhancement type") erst bei Anlegen einer von Null verschiedenen elektrischen Spannung an den Gate-Bereich der Kanal-Bereich in einen elektrisch leitfähigen Zustand gebracht.
  • Im Weiteren wird bezugnehmend auf 3A ein aus dem Stand der Technik bekannter Standard-Brückengleichrichter-Schaltkreis zum Gleichrichten einer Eingangs-Wechselspannung VIN beschrieben.
  • Der Gleichrichter-Schaltkreis 300 weist eine Wechselspannungsquelle 301 und miteinander verschaltete erste bis vierte Dioden 302 bis 305 auf. Ein erster Anschluss der Wechselspannungsquelle 301 ist mit einem ersten Anschluss der ersten Diode 302 gekoppelt, deren zweiter Anschluss mit einem ersten Anschluss der vierten Diode 304 sowie mit einem ersten Gleichspannungs-Ausgabeanschluss 306 gekoppelt ist. Ferner ist der erste Anschluss der Wechselspannungsquelle 301 mit einem ersten Anschluss der zweiten Diode 303 gekoppelt, deren zweiter Anschluss mit einem ersten Anschluss der vierten Diode 305 und mit einem zweiten Gleichspannungs-Ausgabeanschluss 307 gekoppelt ist. Ein zweiter Anschluss der Wechselspannungsquelle 301 ist mit dem zweiten Anschluss der dritten Diode 304 sowie mit dem zweiten Anschluss der vierten Diode 305 gekoppelt. Zwischen den Gleichspannungs-Ausgabeanschlüssen 306, 307 ist aufgrund der Funktionalität des Gleichrichter-Schaltkreises 300 eine aus der Wechselspannung VIN generierte Gleichspannung VOUT bereitgestellt. Ferner ist zwischen den Anschlüssen 306, 307 ein Siebkondensator 308 zum Glätten der gleichgerichteten Ausgangsspannung vorgesehen.
  • In 3B ist ein Diagramm 310 gezeigt, entlang dessen Abszisse 311 die Spannung VTD zwischen den beiden Anschlüssen von einer der Dioden 302 bis 305 gezeigt ist, und an dessen Ordinate 312 der zugehörige elektrische Strom ITD, der durch die jeweilige Diode 302 bis 305 fließt, aufgetragen ist. In 3B ist somit der Verlauf einer typischen Strom-Spannungs-Kennlinie einer Halbleiterdiode aus einem pn-Übergang skizziert. In erster Näherung sperrt die Diode, falls eine Spannung angelegt wird, die kleiner als eine Schwellenspannung Vtd der Diode ist. Wird eine Spannung oberhalb dieser Schwellenspannung angelegt, so nimmt der elektrische Strom mit grosser Steilheit und mit ansteigender Spannung zu.
  • In 3C ist ein Gleichrichter-Schaltkreis 320 gemäß dem Stand der Technik gezeigt, der sich von dem Gleichrichter-Schaltkreis 300 im Wesentlichen dadurch unterscheidet, dass die ersten bis vierten Dioden 302 bis 305 durch erste bis vierte selbstsperrende n-MOS-Feldeffekttransistoren 321 bis 324 ersetzt sind, die in Diodenschaltung verschaltet sind. Das bedeutet, dass bei jedem der Feldeffekttransistoren 321 bis 324 der Gate-Bereich mit einem jeweiligen der Source-/Drain-Bereiche gekoppelt ist.
  • In dem in 3D gezeigten Diagramm 330 ist entlang der Abszisse 331 die Spannung VTR an dem Gate-Bereich (gegenüber dem nicht mit dem Gate-Bereich gekoppelten Source-/Drain-Bereich) der selbstsperrenden Transistoren 321 bis 324 aufgetragen, und entlang einer Ordinate 332 der Strom ITR durch den Kanal-Bereich eines der selbstsperrenden n-MOS-Transistoren 321 bis 324. Ein Stromfluss setzt erst ein, wenn die Spannung größer als eine Schwellenspannung Vtn des jeweiligen n-MOS-Feldeffekttransistors ist. Wie in 3D gezeigt, ist die Steilheit der Kennlinie eines n-MOS-Feldeffekttransistors üblicherweise (das heißt bei gleichem Flächenverbrauch der eingesetzten Schaltungselemente) deutlich geringer als bei der Verwendung einer pn-Diode (vgl. 3B).
  • Der in 3E gezeigte Gleichrichter-Schaltkreis 340 unterscheidet sich von dem Gleichrichter-Schaltkreis 320 dadurch, dass an Stelle der ersten bis vierten n-MOS-Feldeffekttransistoren 321 bis 324 erste bis vierte p-MOS-Feldeffekttransistoren 341 bis 344 des selbstsperrenden Typs verwendet sind.
  • Eine Strom-Spannungs-Kennlinie dieser p-MOS-Feldeffekttransistoren ist in dem Diagramm 350 von 3F gezeigt, entlang dessen Abszisse 351 die Spannung an dem Gate-Anschluss des jeweiligen der p-MOS-Feldeffekttransistoren 341 bis 344 und an dessen Ordinate 352 der entsprechende Strom durch den Kanal aufgetragen ist. Die Transistoren 341 bis 344 sind wiederum in Diodenschaltungen verschaltet (das heißt Kurzschluss zwischen Gate-Anschluss und einem der Source-/Drain-Anschlüsse). Die Strom-Spannungs-Kennlinie eines selbstsperrenden p-MOS-Transistors in Diodenschaltung, wie sie 3F zeigt, zeigt auch eine Schwellenspannung Vtp der entsprechenden p-MOS-Transistoren.
  • Ferner ist in 3G ein Gleichrichter-Schaltkreis 360 gemäß dem Stand der Technik gezeigt, bei dem die Wechselspannungsquelle 301 aus 3A durch eine Spule 361 als Antenne ersetzt ist, in die eine Wechselspannung elektromagnetisch eingekoppelt werden kann. Mit anderen Worten ergibt sich das Schaltbild aus 3G in einer kontaktlosen Anwendung bei Verwendung von pn-Dioden in der Gleichrichter-Schaltung.
  • Im Weiteren wird bezugnehmend auf 4A ein Diagramm 400 beschrieben, das eine Strom-Spannungs-Kennlinie eines selbstleitenden n-MOS-Transistors in Diodenschaltung zeigt. Entlang der Abszisse 401 des Diagramms 400 ist die Spannung zwischen den beiden Source-/Drain-Anschlüssen des Feldeffekttransistors aufgetragen, wohingegen entlang der Ordinate 402 der Strom an einem der beiden Source-/Drain-Anschlüsse aufgetragen ist. Wie Diagramm 400 zeigt, ergibt sich bei Verwendung eines selbstleitenden n-MOS-Feldeffekttransistors kein ausreichend gutes Sperrverhalten.
  • Eine ähnliche Aussage gilt für die Verwendung eines selbstleitenden p-MOS-Transistors, dessen Strom-Spannungs-Kennlinie in Diagramm 410 aus 4B gezeigt ist. Entlang der Abszisse 411 von Diagramm 410 ist wiederum die Spannung zwischen den beiden Source-/Drain-Anschlüssen, entlang der Ordinate 412 ist der Strom an einem Source-/Drain-Anschluss des selbstleitenden p-MOS-Feldeffekttransistors aufgetragen.
  • Zwar ist es grundsätzlich möglich, aus einem selbstleitenden n-MOS-Transistor (vgl. 4A) oder einem selbstleitenden p-MOS-Transistor (vgl. 4B) einen Gleichrichter-Schaltkreis auszubilden (z.B. in einer Verschaltung wie in 3C oder 3E), jedoch wäre ein derartiger Gleichrichter-Schaltkreis insbesondere aufgrund des nicht ausreichenden Sperrverhaltens selbstleitender Transistoren mit starken Verlusten behaftet. Dies ist gerade in Low-Power und kontaktlosen Anwendungen nicht tolerierbar.
  • Somit liegt der Erfindung das Problem zugrunde, eine Möglichkeit zu schaffen, einen Gleichrichter-Schaltkreis bereitzustellen, der auch bei Verwendung von selbstleitenden Transistoren bzw. für kontaktlose Anwendungen geeignet ist.
  • Das Problem wird durch einen Gleichrichter-Schaltkreis, durch eine Schaltkreis-Anordnung und durch ein Verfahren zum Herstellen eines Gleichrichter-Schaltkreises mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
  • Der erfindungsgemäße Gleichrichter-Schaltkreis zum Bereitstellen einer gleichgerichteten Spannung weist einen ersten und einen zweiten Feldeffekttransistor auf. Der erste und der zweite Feldeffekttransistor weist jeweils einen ersten Source-/Drain-Anschluss auf, zum Anlegen einer Wechselspannung zwischen den ersten Source-/Drain-Anschlüssen, die derart eingerichtet ist, dass die elektrischen Potentiale an den ersten Source-/Drain-Anschlüssen der Feldeffekttransistoren bezogen auf ein Referenz-Potential zueinander unterschiedliches Vorzeichen aufweisen. Der erste Source-/Drain-Anschluss des ersten Feldeffekttransistors ist mit dem Gate-Anschluss des zweiten Feldeffekttransistors gekoppelt, und der erste Source-/Drain- Anschluss des zweiten Feldeffekttransistors ist mit dem Gate-Anschluss des ersten Feldeffekttransistors gekoppelt. Ferner ist ein zweiter Source-/Drain-Anschluss des ersten Feldeffekttransistors mit einem zweiten Source-/Drain-Anschluss des zweiten Feldeffekttransistors gekoppelt.
  • Darüber hinaus ist erfindungsgemäß eine Schaltkreis-Anordnung mit einem Substrat und einem auf und/oder in dem Substrat ausgebildeten Gleichrichter-Schaltkreis mit den oben genannten Merkmalen geschaffen.
  • Ferner ist erfindungsgemäß ein Verfahren zum Herstellen eines Gleichrichter-Schaltkreises zum Bereitstellen einer gleichgerichteten Spannung bereitgestellt, wobei gemäß dem Verfahren ein erster und ein zweiter Feldeffekttransistor ausgebildet werden. Darüber hinaus werden jeweils ein erster Source-/Drain-Anschluss des ersten und des zweiten Feldeffekttransistors zum Anlegen einer Wechselspannung zwischen den ersten Source-/Drain-Anschlüssen eingerichtet, die derart eingerichtet ist, dass die elektrischen Potentiale an den ersten Source-/Drain-Anschlüssen der Feldeffekttransistoren bezogen auf ein Referenz-Potential zueinander unterschiedliches Vorzeichen aufweisen. Der erste Source-/Drain-Anschluss des ersten Feldeffekttransistors wird mit dem Gate-Anschluss des zweiten Feldeffekttransistors gekoppelt. Ferner wird der erste Source-/Drain-Anschluss des zweiten Feldeffekttransistors mit dem Gate-Anschluss des ersten Feldeffekttransistors gekoppelt. Ein zweiter Source-/Drain-Anschluss des ersten Feldeffekttransistors wird mit einem zweiter Source-/Drain-Anschluss des ersten Feldeffekttransistors gekoppelt.
  • Anschaulich ist erfindungsgemäß eine Schaltungsarchitektur für einen Gleichrichter-Schaltkreis geschaffen, die auch bei Verwendung selbstleitender Transistoren die aus dem Stand der Technik bekannten Nachteile einer starken Verlustbehaftung überwindet. Durch die erfindungsgemäße Verschaltung einer Wechselspannungsquelle (z.B. einer Induktivität) und zweier kreuzweise miteinander verschalteter Transistoren ist eine ausreichend gleichgerichtete Spannung vorgebbaren bzw. beliebig wählbaren Vorzeichens mit einer einfachen und wenig aufwändigen Schaltungsarchitektur generierbar.
  • Die Transistoren werden anschaulich als dreiterminale Bauelemente betrieben, nicht als zweiterminale Bauelemente wie die in 3C und 3E in Diodenschaltung verschalteten Transistoren.
  • Bei der Realisierung der Wechselspannungsquelle als Antenne bzw. Spule ist die erfindungsgemäße Gleichrichter-Schaltung insbesondere für kontaktlose Anwendungen bzw. für Low Cost-Anwendungen in der Polymerelektronik eine kostengünstige, effiziente und wenig aufwändige Möglichkeit, eine für den Betrieb eines Funktions-Schaltkreises erforderliche Gleichspannung bereitzustellen.
  • Da die erfindungsgemäße Gleichrichter-Schaltung nicht auf die Verwendung von Feldeffekttransistoren eines bestimmten Typs beschränkt ist, kann eine Gleichspannung gewünschten Vorzeichens (d.h. eine positive oder negative Gleichspannung) generiert werden. Ferner ist der erfindungsgemäße Gleichrichter-Schaltkreis entsprechend den Bedürfnissen des Einzelfalls flexibel mit p-MOS-Transistoren und/oder n-MOS-Transistoren, Normally-On-Transistoren und/oder Normally-Off-Transistoren realisierbar.
  • Der erfindungsgemäße Gleichrichter-Schaltkreis ist für verschiedenste Gebiete der Schaltungstechnik interessant, insbesondere für die Polymerelektronik oder die Silizium-Mikroelektronik.
  • Bevorzugte Weiterbildungen der Erfindungen ergeben sich aus den abhängigen Patentansprüchen.
  • Vorzugsweise ist zumindest einer der Feldeffekttransistoren selbstleitend und/oder zumindest einer der Feldeffekttransistoren selbstsperrend.
  • Zumindest einer der Feldeffekttransistoren kann ein Transistor des p-Leitungstyps sein. Sollte in einer Schaltungsarchitektur (beispielsweise in der Polymerelektronik) nur Feldeffekttransistoren des p-Leitungstyps zur Verfügung stehen, so ist dies zur Realisierung des Gleichrichter-Schaltkreises ausreichend. Alternativ kann auch zumindest einer der Feldeffekttransistoren des n-Leitungstyps sein.
  • Zumindest einer der Feldeffekttransistoren kann ein Polymer-Feldeffekttransistor, ein Silicon-on-Insulator (SOI)-Feldeffekttransistor, ein Bulk-Silizium-Feldeffekttransistor, ein Junction-FET (JFET), ein Fin-FET oder ein Doppelgate-Feldeffekttransistor sein.
  • Die Wechselspannung kann mittels eines Wechselspannungs-Elements bereitgestellt sein, welches vorzugsweise eine Antenne, eine Spule oder eine Wechselspannungsquelle ist.
  • Bei der Verwendung einer Spule als Wechselspannungs-Element kann diese mit Mittelabgriff vorgesehen sein, an dem das elektrische Referenz-Potential bereitstellbar ist. Beispielsweise kann der Mittelabgriff der Spule auf das elektrische Massepotential gelegt werden.
  • Die erfindungsgemäße Gleichrichter-Schaltung kann zum Bereitstellen einer zweiten gleichgerichteten Spannung, insbesondere eines solchen Vorzeichens, welches zu dem Vorzeichen der ersten gleichgerichteten Spannung invers (entgegengesetzt) ist, eingerichtet sein. In diesem Fall kann die Gleichrichter-Schaltung einen dritten und einen vierten Feldeffekttransistor aufweisen, wobei der erste Source- /Drain-Anschluss des ersten Feldeffekttransistors mit einem ersten Source-/Drain-Anschluss des dritten Feldeffekttransistors und mit dem Gate-Anschluss des vierten Feldeffekttransistors gekoppelt ist. Der erste Source-/Drain-Anschluss des zweiten Feldeffekttransistors ist mit einem ersten Source-/Drain-Anschluss des vierten Feldeffekttransistors und mit dem Gate-Anschluss des dritten Feldeffekttransistors gekoppelt. Ein zweiter Source-/Drain-Anschluss des dritten Feldeffekttransistors ist mit einem zweiten Source-/Drain-Anschluss des vierten Feldeffekttransistors gekoppelt. Diese Ausgestaltung der Erfindung kann anschaulich als eine Zweiweg-Gleichrichterschaltung aus einer ersten Teilschaltung und einer zweiten, zu der ersten Teilschaltung komplementären Teilschaltung aufgefasst werden, so dass zwei gleichgerichtete Ausgangsspannungen mit zueinander entgegengesetzter Polarität geschaffen sind.
  • Die gleichgerichtete Spannung und die andere gleichgerichtete Spannung können (zum Beispiel bezogen auf das Referenz-Potential) zueinander unterschiedliche Vorzeichen aufweisen. Der erste und der zweite Feldeffekttransistor sind in diesem Fall vorzugsweise des p-Leitungstyps, und der dritte und der vierte Feldeffekttransistor sind in diesem Fall vorzugsweise des n-Leitungstyps.
  • Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung ist der Gleichrichter-Schaltkreis mit einer Spannungsversatz-Einrichtung versehen, die derart eingerichtet ist, dass sie für mindestens einen der Feldeffekttransistoren einen vorgebbaren Spannungsversatz (d.h, eine elektrische Potentialdifferenz) zwischen dem ersten Source-/Drain-Anschluss und dem Gate-Anschluss des jeweiligen Feldeffekttransistors generiert. Anschaulich kann an einem Gate-Knoten eines der Transistoren eine Spannung angelegt werden, die in ihrem Verlauf identisch zu der an einem der Source-/Drain-Knoten des jeweiligen Transistors angelegten Spannung ist, jedoch um einen vorgebbaren (vorzugsweise positiven) Betrag versetzt ist. Diese Konfiguration ist besonders dann vorteilhaft, wenn der Transistor ein Normally-On-Transistor ist, da sich anschaulich ein Normally-On-Transistor dieser Verschaltung anschaulich sich wie ein Normally-Off-Transistor verhält.
  • Die Spannungsversatz-Einrichtung kann mittels einer Kapazität zwischen dem ersten Source-/Drain-Anschluss und dem Gate-Anschluss des jeweiligen Feldeffekttransistors, sowie mittels eines Widerstands, der beispielsweise ein ohmscher Widerstand ist, und einer Vorspannungsquelle zwischen dem Gate-Anschluss des jeweiligen Feldeffekttransistors und den ersten Source-/Drain-Anschlüssen von zwei anderen der Feldeffekttransistoren realisiert sein.
  • Vorzugsweise ist zumindest ein Teil der Schaltkreiskomponenten des erfindungsgemäßen Gleichrichter-Schaltkreises in Polymerelektronik oder Silizium-Mikroelektronik realisiert.
  • Im Weiteren wird die erfindungsgemäße Schaltkreis-Anordnung, die einen erfindungsgemäßen Gleichrichter-Schaltkreis aufweist, näher beschrieben. Ausgestaltungen des Gleichrichter-Schaltkreises gelten auch für die Schaltkreis-Anordnung.
  • Die Schaltkreis-Anordnung kann als kontaktlose Chipkarte oder Identifikations-Datenträger ("ID-Tag", insbesondere ein RFID-("Radio Frequency Identification") Datenträger, z.B. ein Transponder) eingerichtet sein. Auf diesen Anwendungsgebieten kommen die Vorteile des Gleichrichter-Schaltkreises besonders stark zum Tragen, nämlich ein einfacher Aufbau, eine kostengünstige Herstellbarkeit und eine ausrechend gute und verlustarme Funktionalität beim Bereitstellen einer Gleichspannung.
    •
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
  • Es zeigen:
  • 1 einen Polymertransistor gemäß dem Stand der Technik,
  • 2 ein Diagramm, in dem eine Nomenklatur für n-MOS- bzw. p-MOS-Feldeffekttransistoren des Normally-On-bzw. Normally-Off-Typs vereinbart ist,
  • 3A bis 3G aus dem Stand der Technik bekannte Gleichrichter-Schaltkreise sowie Strom-Spannungs-Kennlinien darin verschalteter Dioden bzw. Transistoren,
  • 4A, 4B Strom-Spannungs-Kennlinien eines Normally-On-n-MOS-Feldeffekttransistors bzw. eines Normally-On-p-MOS-Feldeffekttransistors,
  • 5 einen Gleichrichter-Schaltkreis gemäß einem ersten Ausführungsbeispiel der Erfindung,
  • 6A, 6B Spannungsverläufe an unterschiedlichen Knoten des Gleichrichter-Schaltkreises aus 5,
  • 7 einen Gleichrichter-Schaltkreis gemäß einem zweiten Ausführungsbeispiel der Erfindung,
  • 8 einen Gleichrichter-Schaltkreis gemäß einem dritten Ausführungs-Beispiel der Erfindung,
  • 9 einen Gleichrichter-Schaltkreis gemäß einem vierten Ausführungsbeispiel der Erfindung,
  • 10A bis 10E Realisierungen eines Widerstands des Gleichrichter-Schaltkreises aus 9,
  • 11A bis 11E Realisierungen einer Schaltungskomponente des Gleichrichter-Schaltkreises aus 9,
  • 12A Transistoren mit einer Spannungsversatz-Einrichtung gemäß der Erfindung,
  • 12B ein Ersatz-Schaltbild von 12A,
  • 13 Spannungsverläufe an unterschiedlichen Knoten der in 12A, 12B gezeigten Teilschaltkreise,
  • 14 ein Diagramm, in dem Kennlinien für unterschiedliche Bauelemente gezeigt sind,
  • 15A einen Gleichrichter-Schaltkreis gemäß einem fünften Ausführungsbeispiel der Erfindung,
  • 15B ein Ersatzschaltbild des Gleichrichter-Schaltkreises aus 15A,
  • 16A einen Gleichrichter-Schaltkreis gemäß einem sechsten Ausführungsbeispiel der Erfindung,
  • 16B ein Ersatzschaltbild des Gleichrichter-Schaltkreises aus 16A,
  • 17 einen Gleichrichter-Schaltkreis gemäß einem siebten Ausführungsbeispiel der Erfindung,
  • 18A bis 20F Simulations-Ergebnisse für erfindungsgemäße Gleichrichter-Schaltkreise gemäß unterschiedlichen Ausführungsbeispielen der Erfindung.
  • Gleiche oder ähnliche Komponenten in unterschiedlichen Figuren sind mit gleichen Bezugsziffern versehen.
  • Im Weiteren wird bezugnehmend auf 5 ein Gleichrichter-Schaltkreis 500 gemäß einem ersten Ausführungsbeispiel der Erfindung beschrieben.
  • Der Gleichrichter-Schaltkreis 500 weist eine Spule 501 auf, die in eine erste Spulen-Komponente 502 und in eine zweite Spulen-Komponente 503 aufgeteilt ist. Zwischen den Spulen-Komponenten 502, 503 ist ein Mittelabgriff 504 vorgesehen, der auf das elektrische Massepotential 508 gebracht ist. Die erste Spulen-Komponente 502 ist mit einem ersten Source-/Drain-Anschluss 505a eines ersten selbstleitenden p-MOS-Feldeffekttransistors 505 gekoppelt, dessen zweiter Source-/Drain-Anschluss 505b mit einem zweiten Source-/Drain-Anschluss 506b eines zweiten selbstleitenden p-MOS-Feldeffekttransistors 506 gekoppelt ist. Der erste Source-/Drain-Anschluss 506a des zweiten selbstleitenden p-MOS-Feldeffekttransistors 506 ist mit der zweiten Spulen-Komponente 503 gekoppelt. Ferner ist der erste Source-/Drain-Anschluss 505a des ersten p-MOS-Feldeffekttransistors 505 mit dem Gate-Anschluss 506c des zweiten p-MOS-Feldeffekttransistors 506 gekoppelt. Der erste Source-/Drain-Anschluss 506a des zweiten p-MOS-Feldeffekttransistors 506 ist mit dem Gate-Anschluss 505c des ersten p-MOS-Feldeffekttransistors 505 gekoppelt. Die zweiten Source-/Drain-Anschlüsse 505b, 506b sind miteinander sowie mit einem ersten Anschluss einer Glättungskapazität 507 gekoppelt, wobei der zweite Anschluss der Glättungskapazität 507 auf elektrischem Massepotential 508 ist. Ferner ist der erste Anschluss der Glättungskapazität 507 an einen Ausgangsanschluss 509 angeschlossen. Zwischen dem Ausgangsanschluss 509 und dem Massepotential 508 ist eine Ausgangsspannung VOUT erzeugt.
  • Der in 5 gezeigte Gleichrichter-Schaltkreis 500 stellt eine Gleichrichter-Schaltung unter Einsatz selbstleitender Transistoren 505, 506 dar, bei dem die aus dem Stand der Technik bekannten Nachteile vermieden sind. Anders als gemäß dem Stand der Technik (vgl. 3C, 3E), wo die Transistoren als zwei Terminal-Bauelemente in Diodenschaltung betrieben sind, werden die Transistoren 505, 506 als dreiterminale Bauelemente betrieben. Darüber hinaus ist die Spule 501 als Wechselspannungsquelle mit Mittelabgriff 504 eingesetzt. Die Transistoren 505, 506 werden an ihren Gate-Anschlüssen 505c, 506c mit negativer bzw. positiver elektrischer Spannung gegenüber den Source-/Drain-Terminals betrieben, so dass bei hinreichender Amplitude der ansteuernden Wechselspannung (generiert in der Spule 501) die Transistoren 505 bzw. 506 ausreichend sicher ein- bzw. ausgeschaltet werden. Da an den nicht auf Massepotential 508 befindlichen Endabschnitten der Spulen-Komponenten 502, 503 zueinander gegenphasige Signale anliegen, ist bei jeder Halbwelle anschaulich einer der Transistoren 505 oder 506 im geöffneten, der andere im gesperrten Zustand.
  • Es ist anzumerken, dass der Gleichrichter-Schaltkreis 500 auch bei Verwendung von Normally-Off-Transistoren anstelle der in 5 gezeigten Normally-On-Transistoren funktioniert. Aufgrund der Schwellenspannung eines Normally-Off-Transistors ändert sich gegenüber der Schaltung aus 5 mit Normally-On-Transistoren lediglich die Dauer des Zeitintervalls geringfügig, in welchem die Transistoren 505 bzw. 506 ausgeschaltet sind.
  • Mittels der Spule 501 ist ein elektromagnetisches Einkoppeln einer Wechselspannung in die Schaltung ermöglicht. Ferner ist anzumerken, dass die Glättungskapazität 507 optional ist und bei einer vereinfachten Ausführung weggelassen werden kann. Die gleichgerichtete Ausgangsspannung Vom weist gemäß 5 ein positives Vorzeichen auf.
  • Im Weiteren werden bezugnehmend auf 6A und 6B die Spannungsverläufe an unterschiedlichen in 5 gezeigten Schaltungsknoten beschrieben.
  • In 6A ist ein Diagramm 600 gezeigt, entlang dessen Abszisse 601 die Zeit aufgetragen ist, wohingegen entlang dessen Ordinate 602 die Spannung aufgetragen ist. Eine erste Kurve 603 zeigt den Spannungsverlauf an der ersten Spulen-Komponente 502, die zweite Kurve 604 zeigt einen Spannungsverlauf an der zweiten Spulen-Komponente 604 und die dritte Kurve 605 zeigt die Potentialdifferenz zwischen den Spannungsverläufen an den Spulen-Komponenten 502, 503, anschaulich die Differenz zwischen der zweiten Kurve 604 und der ersten Kurve 603. Anschaulich stellen die Kurven 603, 604 den zeitlichen Verlauf der über die Spule 501 eingekoppelten Eingangsspannungen dar.
  • Ferner ist in 6B ein Diagramm 610 gezeigt, entlang dessen Abszisse 611 die Zeit und entlang dessen Ordinate 612 die Spannung aufgetragen ist. Eine vierte Kurve 613 zeigt den zeitlichen Verlauf der Ausgangsspannung VOUT. Die Kurve 613 wird als zeitlicher Verlauf der Ausgangsspannung bei einer Siebung unter Verwendung eines Sieb- oder Glättungskondensators 508 und einer Stromentnahme erhalten. Kurve 613 weist ein durchgängiges positives Vorzeichen auf, woraus sich ergibt, dass der Gleichrichter-Schaltkreis 500 eine Gleichrichtungs-Funktionalität erfüllt.
  • Anschaulich kann die Funktionalität des Gleichrichter-Schaltkreises 500 aus 5 darin gesehen werden, dass aufgrund der zueinander gegenphasigen Wechselspannungssignale an den Gate-Anschlüssen 505c, 506c zu jedem Zeitpunkt einer der Transistoren 505, 506 eine positive Ausgangsspannungskomponente an dem Ausgangsanschluss 509 bereitstellt, d.h. aufgrund seiner jeweiligen Gate-Spannung einen entsprechenden Stromfluss zwischen seinen beiden Source-/Drain-Anschlüssen erlaubt. Dies ist eine Folge der in 5 gezeigten kreuzweisen Verschaltung der Transistoren 505, 506, die dadurch an den Gate-Anschlüssen gegenphasig angesteuert werden. In der Summe ergibt sich dadurch die durchgängig positive Ausgangsspannung, die in 6B als vierte Kurve 613 dargestellt ist.
  • Im Weiteren wird bezugnehmend auf 7 ein Gleichrichter-Schaltkreis 700 gemäß einem zweiten Ausführungsbeispiel der Erfindung beschrieben.
  • Wie aus 7 ersichtlich ist, enthält der Gleichrichter-Schaltkreis 700 die Komponenten des Gleichrichter-Schaltkreises 500. Zusätzlich sind erste und zweite selbstleitende n-MOS-Feldeffekttransistoren 701, 702 bereitgestellt. Der erste Source-/Drain-Anschluss 505a des ersten selbstleitenden p-MOS-Feldeffekttransistors 505 ist mit einem ersten Source-/Drain-Anschluss 701a des ersten n-MOS-Feldeffekttransistors 701 gekoppelt. Ferner ist der erste Source-/Drain-Anschluss 506a des zweiten p-MOS-Feldeffekttransistors 506 mit einem ersten Source-/Drain-Anschluss 702a des zweiten n-MOS-Feldeffekttransistors 702 gekoppelt. Der erste Source-/Drain-Anschluss 701a ist mit dem Gate-Anschluss 702c gekoppelt, und der erste Source-/Drain-Anschluss 702a ist mit dem Gate-Anschluss 701c gekoppelt. Ferner sind zweite Source-/Drain-Anschlüsse 701b, 702b miteinander und mit einem ersten Anschluss einer weiteren Glättungskapazität 703 gekoppelt, deren zweiter Anschluss auf dem elektrischen Massepotential liegt. Die zweiten Source-/Drain-Anschlüsse 701b, 702b sind ferner mit dem weiteren Ausgangsanschluss 704 gekoppelt, an dem ein negatives elektrisches Potential bereitgestellt ist. Somit ist zwischen dem weiteren Ausgangsanschluss 704 und dem elektrischen Massepotential 508 eine gleichgerichtete negative Spannung –VOUT geschaffen.
  • In dem Ausführungsbeispiel von 7 ist ein Zweig des Gleichrichter-Schaltkreises mit p-MOS-Transistoren und ein anderer Zweig mit n-MOS-Transistoren ausgeführt. Dadurch werden Ausgangsspannungen mit beiderlei Vorzeichen erhalten. Gemäß 7 sind anschaulich beide Halbwellen für das Bereitstellen einer positiven und einer negativen Gleichspannung gegenüber einer mit dem elektrischen Massepotential 508 assoziierten Mittelanzapfung 504 der Spule 501 ausgenützt.
  • Im Weiteren wird bezugnehmend auf 8 ein Gleichrichter-Schaltkreis 800 gemäß einem dritten Ausführungsbeispiel der Erfindung beschrieben.
  • Wie in 8 gezeigt, kann die Mittelanzapfung 504 auch weggelassen werden, sofern ein Mittelpotential nicht benötigt wird. Daher ist in 8 eine Spule 801 ohne Mittelanzapfung vorgesehen. Zwischen den Ausgangsanschlüssen 509 und 704 ist optional ein Kondensator 802 geschaltet.
  • Es ist auch möglich, die Teilschaltung für das Bereitstellen der positiven gleichgerichteten Ausgangsspannung und die Teilschaltung zum Bereitstellen der negativen gleichgerichteten Ausgangsspannung beide mit Normally-On-Transistoren, beide mit Normally-Off-Transistoren oder aber auch eine Teilschaltung mit Normally-On-Transistoren und die andere mit Normally-Off-Transistoren aufzubauen, sofern letzteres zum Beispiel technologiebedingt vorgegeben ist.
  • In vielen Fällen ist es wünschenswert, eine Zweiweg-Gleichrichtung unter Ausnutzung beider Halbwellen für das Bereitstellen einer positiven und einer negativen Gleichspannung zu realisieren. Sofern in einer Technologie pn-Dioden und Komplementär-Transistoren nicht verfügbar sind und die verfügbaren Transistoren aufgrund ihrer Schwellenspannung bzw. aufgrund ihres Normally-On-Verhaltens nicht die Realisierung von Gleichrichter-Schaltungen gemäß dem Stand der Technik (3C, 3E) zulassen, muss eine andere Lösung gefunden werden. Ausführungsbeispiele für solche erfindungsgemäße Lösungen werden im folgenden diskutiert.
  • Wenngleich die im Weiteren dargelegten Lösungsansätze auf den Fall selbstleitender p-MOS-Transistoren bezogen sind, sind alle Ausführungsbeispiele selbstverständlich auch mit selbstsperrenden Transistoren bzw. mit n-MOS-Transistoren realisierbar.
  • Im Weiteren wird bezugnehmend auf 9 ein Gleichrichter-Schaltkreis 900 gemäß einem vierten Ausführungsbeispiel der Erfindung beschrieben.
  • Der Gleichrichter-Schaltkreis 900 stellt eine Modifikation des Gleichrichter-Schaltkreises 700 dar. Anstelle der ersten und zweiten n-MOS-Feldeffekttransistoren 701, 702 sind gemäß 9 dritte und vierte selbstleitende p-MOS-Feldeffekttransistoren 901, 902 bereitgestellt, die mit den ersten und zweiten p-MOS-Feldeffekttransistoren 505, 506 ähnlich verschaltet sind wie die n-MOS-Transistoren 701, 702 in 7.
  • Ein erster Source-/Drain-Anschluss 901a des dritten p-MOS-Feldeffekttransistors 901 ist mit dem ersten Source-/Drain-Anschluss 505a des ersten p-MOS-Feldeffekttransistors 505 gekoppelt. Ferner ist der erste Source-/Drain-Anschluss 901a mit einem ersten Anschluss eines ersten Kondensators 903 gekoppelt, dessen zweiter Anschluss mit dem Gate-Anschluss 901c des dritten p-MOS-Feldeffekttransistors 901 gekoppelt ist. Ferner ist der Gate-Anschluss 901c mit einem ersten Anschluss eines ersten Widerstands 905 (beispielsweise ein ohmscher Widerstand) gekoppelt, dessen zweiter Anschluss mit einem ersten Anschluss eines zweiten Widerstands 906 (vorzugsweise ein ohmscher Widerstand) und mit einem ersten Anschluss eines Schaltungsblocks 907 gekoppelt ist. Der zweite Anschluss des zweiten Widerstands 906 ist mit dem Gate-Anschluss 902c des vierten p-MOS-Feldeffekttransistors 902 gekoppelt und ist mit einem ersten Anschluss eines zweiten Kondensators 904 gekoppelt, dessen zweiter Anschluss sowohl mit einem ersten Source-/Drain-Anschluss 902a des vierten p-MOS-Feldeffekttransistors 902 als auch mit einem ersten Source-/Drain-Anschluss 506a des zweiten p-MOS-Feldeffekttransistors 506 gekoppelt ist. Ein zweiter Source-/Drain-Anschluss 901b des dritten p-MOS-Feldeffekttransistors 901 ist mit einem zweiten Source-/Drain-Anschluss 902b des vierten p-MOS-Feldeffekttransistors 902 gekoppelt. Ferner sind diese beiden Anschlüsse mit einem ersten Anschluss eines dritten Kondensators 908 gekoppelt, dessen zweiter Anschluss auf dem elektrischen Massepotential 508 liegt. Der erste Anschluss des dritten Kondensators 908 ist ferner mit einem Ausgangsanschluss 909 gekoppelt, an dem ein gegenüber dem Massepotential negatives Potential einer Ausgabespannung –VOUT generiert ist. Ein zweiter Anschluss des Schaltungsblocks 907 liegt auf dem elektrischen Massepotential 508, und ein dritter Anschluss des Schaltungsblocks 907 ist mit den jeweils zweiten Source-/Drain-Anschlüssen 505b, 506b der ersten und zweiten p-MOS-Feldeffekttransistoren 505, 506 gekoppelt.
  • Der Gleichrichter-Schaltkreis 900 ist eine Zweiweg-Gleichrichterschaltung unter ausschließlicher Ausnutzung von Transistoren eines Leitungstyps (hier Normally-On-p-MOS-Transistoren) zum Erzeugen zweier gleichgerichteter Ausgangsspannungen mit entgegengesetzter Polarität.
  • Die Teilschaltung um die Transistoren 505, 506 zum Bereitstellen der positiven Ausgangsspannung +VOUT ist ähnlich wie in 7 realisiert und wird deshalb hier nicht näher beschrieben.
  • An die Gate-Knoten 901c, 902c der dritten und vierten p-MOS-Feldeffekttransistoren 901, 902, die einen Teil der Teilschaltung zum Bereitstellen der negativen Ausgangsspannung –VOUT bilden, ist jeweils eine elektrische Spannung angelegt, die in ihrem Verlauf im Wesentlichen identisch ist mit der an die ersten Source-/Drain-Anschlüsse 901a, 901b der jeweiligen Transistoren 901, 902 angelegten Spannungen der ersten bzw. zweiten Spulen-Komponenten 502 bzw. 503, die jedoch um einen vorgegebenen positiven Betrag versetzt ist. Diese Spannung kann beispielsweise mit Hilfe des Schaltungsblocks 907 (in 9 als Vbias bezeichnet) bereitgestellt werden. An seinem dritten Anschluss liegt die positive Gleichspannung VOUT der Teilschaltung aus den Transistoren 505, 506 an. Der optionale zweite Anschluss des Schaltungsblocks 907 stellt einen Bezugsknoten dar, welcher auf das elektrische Massepotential 508 gebracht ist. Die Ausgangsspannung an dem ersten Anschluss des Schaltungsblocks 907 liegt gemäß 9 zwischen dem Potential an dem dritten Anschluss und dem elektrischen Massepotential 508.
  • Die gezeigte Verschaltung der Komponenten 903 bis 906 bewirkt bei geeigneter Dimensionierung, insbesondere wenn die Widerstände R die Bedingung erfüllen, dass R>>1/[2πfC], wobei f die Frequenz der angelegten und empfangenen Wechselspannung und C die Kapazität der Kondensatoren 903, 904 ist, dass der Mittelwert des Gate-Potentials der Transistoren 901, 902 auf dem elektrischen Potential des ersten Anschlusses des Schaltungsblocks 907 liegt. Ferner folgt das elektrische Potential an den Gate-Anschlüssen 901c, 902c in seinem Verlauf dem elektrischen Potential an den ersten Source-/Drain-Anschlüssen 901a bzw. 902a.
  • Die Widerstände 905, 906 können mittels der in der jeweiligen Technologie verfügbaren widerstandsbehafteten Materialien realisiert werden. Da die Anforderung an die Linearität dieser Widerstände 905, 906 gering ist, kann jeder der Widerstände 905, 906 auch unter Verwendung von verfügbaren aktiven Bauelementen (beispielsweise Transistoren) realisiert werden.
  • In 10A bis 10E sind unterschiedliche Ausführungsbeispiele für die Realisierung der Widerstände 905 oder 906 gezeigt, wobei in allen Ausführungsbeispielen als Bauelemente nur Transistoren eines Leitungstyps (hier Normally-On-p-MOS-Transistoren) verwendet sind. Sofern komplementäre Transistoren (des n-Leitungstyps und des p-Leitungstyps) verfügbar sind, können auch beide Typen von Transistoren zum Realisieren der Widerstände 905, 906 verwendet werden. In 10A bis 10E sind jeweils Serienschaltungen eines jeweiligen sich wiederholenden Grundelements dargestellt.
  • In 10A ist ein Widerstand 1000 mittels einer Serienschaltung mehrerer in Diodenschaltung verschalteter p-MOS-Feldeffekttransistoren 1001 realisiert. Hierbei ist bei einem jeweiligen Feldeffekttransistor ein zweiter Source-/Drain-Anschluss 1001b mit dem Gate-Anschluss 1001c gekoppelt.
  • In 10A ist eine weitere Realisierung eines Widerstands 1010 gezeigt, der aus einer sich wiederholenden Anordnung zweier miteinander verschalteter p-MOS-Feldeffekttransistoren 1011, 1012 gebildet ist. Der Gate-Anschluss 1011c eines ersten p-MOS-Feldeffekttransistors 1011 ist mit einem zweiten Source-/Drain-Anschluss 1011b des ersten p-MOS-Feldeffekttransistors 1011 gekoppelt, ist mit einem ersten Source-/Drain-Anschluss 1012a eines zweiten p-MOS-Feldeffekttransistors 1012 und mit dem Gate-Anschluss 1012c des zweiten p-MOS-Feldeffekttransistors 1012 gekoppelt.
  • In 10C ist eine sich wiederholende Anordnung von ersten und zweiten p-MOS-Feldeffekttransistoren 1021, 1022 gezeigt, die einen Widerstand 1020 bilden. Hierbei ist ein Gate-Anschluss 1021c des ersten p-MOS-Feldeffekttransistors 1021 mit dessen zweiten Source-/Drain-Anschluss 1021b sowie mit einem zweiten Source-/Drain-Anschluss 1022b des zweiten p-MOS-Feldeffekttransistors 1022 gekoppelt. Der Gate-Anschluss 1022c des zweiten p-MOS-Feldeffekttransistors 1022 ist mit dessen ersten Source-/Drain-Anschluss 1022a und mit einem ersten Source-/Drain-Anschluss 1021a des ersten p-MOS-Feldeffekttransistors gekoppelt.
  • In 10D ist ein Widerstand 1030 gezeigt, wiederum gebildet aus einem ersten und einem zweiten p-MOS-Feldeffekttransistor 1031, 1032. Hierbei sind ein erster Source-/Drain-Anschlüsse 1031a des ersten p-MOS-Feldeffekttransistors 1031 und ein erster Source-/Drain-Anschluss 1032a des zweiten p-MOS-Feldeffekttransistors 1032 miteinander gekoppelt. Ebenso sind die zweiten Source-/Drain-Anschlüsse 1031b und 1032b der beiden Feldeffekttransistoren 1031, 1032 miteinander gekoppelt. Der Gate-Anschluss 1031c des ersten p-MOS-Feldeffekttransistors 1031 ist mit einer ersten Leitung 1033 gekoppelt, welche auf das elektrische Potential des Spulenabgriffs an der ersten Spulenkomponente 502 gebracht ist. Ferner ist der Gate-Anschluss 1032c mit einer zweiten Leitung 1034 gekoppelt, welche auf das elektrische Potential des Spulenabgriffs an der zweiten Spulenkomponente 503 gebracht ist.
  • In 10E ist ein Widerstand 1040 gezeigt, der aus einer Serienschaltung einzelner p-MOS-Feldeffekttransistoren 1041 gebildet ist, deren Gate-Anschluss 1041c jeweils auf dem elektrischen Massepotential 508 ist.
  • Im Weiteren werden bezugnehmend auf 11A bis 11E unterschiedliche Ausführungsbeispiele des Schaltungsblocks 907 aus 9 zum Ansteuern der Widerstände 905, 906 unter ausschließlicher Nutzung von Transistoren eines Leitungstyps (p-MOS-Feldeffekttransistoren des Normally-On-Typs) oder von Widerständen beschrieben.
  • Hierbei ist jeweils der in der Beschreibung von 9 als erster Anschluss bezeichnete Anschluss mit der Bezeichnung "o" versehen, der zweite Anschluss mit der Bezeichnung "b" und der dritte Anschluss mit der Bezeichnung "i".
  • In 11A ist nochmals der Schaltungsblock 907 aus 9 gezeigt.
  • In 11B ist ein Schaltungsblock 1100 als Realisierung des Schaltungsblocks 907 gezeigt. Hierbei sind die Knoten "i" und "o" miteinander gekoppelt, d.h. kurzgeschlossen. In diesem Falle sind die Widerstände 905, 906 an ihrem gemeinsamen Knoten direkt mit der positiven Ausgangsspannung +Vout der diese generierenden Teilschaltung des Gleichrichter-Schaltkreises 900 gekoppelt. Mit anderen Worten sind gemäß dieser Realisierung die Widerstände 905, 906 mit den zweiten Source-/Drain-Anschlüssen 505b, 506b der ersten und zweiten p-MOS-Feldeffekttransistoren 505, 506 gekoppelt. Für eine höhere Effizienz der Schaltung zum Erzeugen der negativen Spannung kann es jedoch noch günstiger sein, eine geringere Spannung an den gemeinsamen Knoten der Widerstände 905, 906 als die positive Ausgangsspannung +VOUT anzulegen. In 11C bis 11E sind Varianten gezeigt, die dies ermöglichen.
  • In 11C ist dies mittels des Schaltungsblocks 1110 realisiert, wobei ein aus dritten und vierten Widerständen 1111 und 1112 gebildeter Spannungsteiler verwendet wird. Hierbei ist der Anschluss "i" mit einem ersten Anschluss des dritten Widerstands 1111 gekoppelt, dessen zweiter Anschluss mit einem ersten Anschluss des vierten Widerstands 1112 gekoppelt ist. Der andere Anschluss des vierten Widerstands 1112 ist auf elektrischem Massepotential 508, wohingegen der zweite Anschluss des dritten Widerstands 1111 und der erste Anschluss des vierten Widerstands 1112 mit dem Knoten "o" gekoppelt sind.
  • Wie in dem Schaltungsblock 1120 aus 11D gezeigt, können anstelle Widerstände 1111, 1112 auch zwei in Diodenschaltung betriebene bzw. verschaltete erste und zweite Hilfs-Transistoren 1121, 1122 eingesetzt werden.
  • In 11D ist der Anschluss "i" mit einem ersten Source-/Drain-Anschluss 1121a des ersten Hilfs-Transistors 1121 gekoppelt, dessen zweiter Source-/Drain-Anschluss 1121b mit einem zweiten Source-/Drain-Anschluss 1122b des zweiten Hilfs-Transistors 1122 gekoppelt ist. Der erste Source-/Drain-Anschluss 1122a des zweiten Hilfs-Transistors 1122 ist mit dem Gate-Anschluss 1122c des zweiten Hilfs-Transistors 1122 gekoppelt, wohingegen der zweite Source-/Drain-Anschluss 1121b des ersten Hilfs-Transistors 1120 mit dessen Gate-Anschluss 1121c gekoppelt ist.
  • In den bisher diskutierten Varianten ist die Spannung an dem gemeinsamen Knoten "o" der ersten und zweiten Widerstände 905, 906 eine streng monoton wachsende Funktion des Wertes der positiven Ausgangsspannung der Teilschaltung mit den Transistoren 505, 506. Für manche Anwendungen kann es vorteilhaft sein, eine Schaltung mit stark nichtlinearer Übertragungscharakteristik auf Basis eines in Diodenschaltung betriebenen ersten Hilfs-Transistors 1131 und eines als Stromquelle verschalteten zweiten Hilfs-Transistors 1132 aufzubauen.
  • Eine solche Konfiguration ist in dem Schaltungsblock 1130 aus 11E gezeigt.
  • In dem Schaltungsblock 1130 ist der Anschluss "i" mit einem ersten Source-/Drain-Anschluss 1131a und mit dem Gate-Anschluss 1131c des ersten Hilfs-Transistors 1131 gekoppelt. Der zweite Source-/Drain-Anschluss 1131b des ersten Hilfs-Transistors 1131 ist mit einem ersten Source-/Drain-Anschluss 1132a des zweiten Hilfs-Transistors 1132 und mit dem Knoten "o" gekoppelt. Ferner ist der Knoten "b" auf elektrischem Massepotential 508 und ist mit dem Gate-Anschluss 1132c sowie mit einem zweiten Source-/Drain-Anschluss 1132b des zweiten Hilfs-Transistors 1132 gekoppelt. Der Schaltungsblock 1130 weist eine nichtlineare Übertragungscharakteristik auf, wie in 11E dargestellt.
  • In 11B bis 11E sind abgesehen von den beschriebenen Schaltungsblöcken mathematische Zusammenhänge zwischen den Spannungen V(o) und V(i) an den entsprechenden Anschlüssen "o" und "i" dargestellt. Ferner sind Diagramme gezeigt, in denen die Abhängigkeit der Spannung V(o) an dem Knoten "o" von der Spannung V(i) an dem Knoten "i" für den jeweiligen Schaltungsblock aufgetragen ist. Hierbei ist R1 der Wert des dritten Widerstands 1111, R2 ist der Wert des vierten Widerstands 1112. W1 ist die Kanalweite des ersten Hilfs-Transistors 1121 bzw. 1131, L1 ist die Kanallänge. W2 ist die Kanalweite des zweiten Hilfs-Transistors 1122 bzw. 1132, und L2 ist die Kanallänge, α ist eine Konstante.
  • Im Weiteren wird bezugnehmend auf 12A, 12B die schaltungstechnische Wirkung der Transistor-Ansteuerung gemäß 9 für denjenigen Zweig des Gleichrichter-Schaltkreises 900 erläutert, in dem die negative Ausgangsspannung generiert wird.
  • In 12A ist ein Teilschaltbild 1200 des Gleichrichter-Schaltkreises 900 mit den dritten und vierten selbstleitenden p-MOS-Feldeffekttransistoren 901, 902 gezeigt. Die Wirkung von denjenigen Komponenten in 9, welche den Spannungsversatz zwischen den jeweiligen ersten Source-/Drain-Anschlüssen und dem Gate-Anschluss der Transistoren 901, 902 bewirken, sind in 12A mittels einer ersten Spannungsversatz-Komponente 1201 und einer zweiten Spannungsversatz-Komponente 1202 schematisch dargestellt. Der Spannungsversatz zwischen den jeweiligen elektrischen Potentialen der ersten Source-/Drain-Anschlüsse und des jeweiligen Gate-Anschlusses der Transistoren 901, 902 ist in 12A schematisch mit Δ bezeichnet. Mittels dieses vorgebbaren Spannungsversatzes Δ wird anschaulich das Normally-On-Verhalten der Transistoren 901, 902 kompensiert, so dass diese aufgrund ihrer Verschaltung mit den Spannungsversatz-Komponenten 1201, 1202 sich ähnlich wie Normally-Off-Transistoren verhalten.
  • In 12B ist ein Teil-Ersatzschaltbild 1210 gezeigt, in dem die erste Spannungsversatz-Komponente 1201 und der dritte selbstleitende p-MOS-Feldeffekttransistor 901 durch einen in Diodenschaltung verschalteten ersten selbstsperrenden p-MOS-Feldeffekttransistor 1211 ersetzt sind. Ferner ist die Anordnung aus der zweiten Spannungsversatz-Komponente 1202 und dem vierten selbstleitenden p-MOS-Feldeffekttransistor 902 durch einen zweiten in Diodenschaltung verschalteten selbstsperrenden p-MOS-Feldeffekttransistor 1212 ersetzt. Wie in 12B gezeigt, ist der erste Source-/Drain-Anschluss 1211a des ersten selbstsperrenden p-MOS-Feldeffekttransistors 1211 mit dem Gate-Anschluss 1211c desselben gekoppelt. In ähnlicher Weise sind der erste Source-/Drain-Anschluss 1212a und der Gate-Anschluss 1212c des zweiten selbstsperrenden p-MOS-Feldeffekttransistors 1212 miteinander gekoppelt.
  • 12B zeigt somit eine abstrahierte Darstellung des Teil-Schalltbildes 1200 aus 12A. Anstelle der Normally-On-Transistoren 901, 902 sind in dem Ersatzschaltbild aus 12B zwei Normally-Off-Transistoren in Diodenschaltung gezeigt, die als ein Zweig des Brücken-Gleichrichters betrieben werden.
  • Bei dem Justieren des Spannungsbetrages zum Kompensieren des Normally-On-Verhaltens ist zum einen darauf zu achten, dass dieser nicht zu gering ist, da sonst dieser Gleichrichter-Zweig weiterhin verlustbehaftet ist, das heißt dass die Transistoren nicht früh genug sperren. In diesem Fall bleibt der Schwellenspannungs-kompensierte Transistor im Ersatz-Schaltbild von 12B ein Normally-On-Device. Wird der Spannungsversatz zu hoch gewählt, ist das Zeitfenster, in welchem die Transistoren geöffnet sind, sehr klein, so dass nur verhältnismäßig kleine Ladungsmengen passieren können. Aus diesem Grund kann eine Schaltung, wie sie in 11E gezeigt ist, zum Optimieren der Gleichrichter-Charakteristik bzw. der Gleichrichter-Effizienz vorteilhaft sein.
  • Im Weiteren wird bezugnehmend auf 13 ein Diagramm 1300 beschrieben, entlang dessen Abszisse 1301 die Zeit aufgetragen ist, und entlang dessen Ordinate 1302 eine Spannung aufgetragen ist. Erste bis sechste Kurven 1303 bis 1305, 1308 bis 1310 zeigen Spannungsverläufe an unterschiedlichen Knoten des Gleichrichter-Schaltkreises 900 aus 9. Erste bis vierte Spannungsdifferenzen 1306, 1307, 1311, 1312 zeigen Potentialdifferenzen zwischen unterschiedlichen Kurven aus 13.
  • Die Kurven 1303 bis 1305 zeigen Spannungsverläufe an unterschiedlichen Knoten von 9 für eine erste Amplitude der Eingangsspannung zwischen den ersten und zweiten Spulen-Komponenten 502, 503. Die Kurven 1308 bis 1310 zeigen Spannungsverläufe an unterschiedlichen Knoten von 9 für eine zweite Amplitude der Eingangsspannung zwischen den ersten und zweiten Spulen-Komponenten 502, 503, welche zweite Amplitude größer als die erste Amplitude ist. Kurven 1303 und 1308 zeigen jeweils den Spannungsverlauf zwischen den beiden Endabschnitten der Spulen-Komponenten 502, 503. Kurven 1304 bzw. 1309 zeigen die Spannungsverläufe an den Gate-Anschlüssen 901c, 902c bei Implementierung der Schaltungsblöcke aus 11C oder 11D als Schaltungsblock 907. Ferner zeigen Kurven 1305 bzw. 1310 Spannungsverläufe an den Gate-Anschlüssen 901c, 902c der Transistoren 901, 902 für den Fall der Implementierung des Schaltungsblocks aus 11E als Schaltungsblock 907 in 9. Mit Bezugszeichen 1306 bzw. 1311 sind die Spannungsversätze zwischen den jeweiligen Source-/Drain-Anschlüssen 901a und 902a und den zugehörigen Gate-Anschlüssen 901c, 902c bezeichnet, für den Fall der Realisierung des Schaltungsblocks 907 mittels des in 11E gezeigten Schaltungsblocks. Mit Bezugszeichen 1307 bzw. 1312 ist der Spannungsversatz zwischen den ersten Source-/Drain-Anschlüssen 901a, 902a und den jeweiligen Gate-Anschlüssen 901c, 902c der jeweiligen Transistoren bezeichnet für den Fall der Implementierung des Schaltungsblocks 907 unter Verwendung eines der in 11C, 11D gezeigten Schaltungsblöcke.
  • Wiederum bezugnehmend auf die schaltungstechnisch realisierte Schwellenspannungs-Kompensation für die Transistoren 901, 902 in der Teilschaltung zum Bilden der negativen Ausgangsspannung in 9 ist in 13 die Gate-Spannung der Transistoren 901, 902 in 9 (Kurven 1304, 1305, 1309, 1310) als Funktion der Eingangsspannung (Kurven 1303, 1308) des Gleichrichter-Schaltkreises aus 9 für unterschiedliche Amplituden der Eingangsspannung und unterschiedliche Realisierungen der in 9 als Schaltungsblock 907 bezeichneten Schaltungskomponente zum Ansteuern der Widerstände 905, 906 aufgetragen. Kurven 1304, 1309 ergeben sich bei Verwendung der Schaltungen aus 11C, 11D, Kurven 1305, 1310 ergeben sich bei Verwendung der Schaltung aus 11E.
  • Die Spannungsdifferenz 1307 bzw. 1312 (Differenz aus Kurve 1304 und Kurve 1303 bzw. 1309 und 1308) bei Verwendung von einem der Schaltungsblöcke aus 11C, 11D hängt ab von der Amplitude der Eingangsspannung 1303 bzw. 1308 und ist näherungsweise proportional zu dieser. Die Spannungsdifferenz 1306 bzw. 1311 (Differenz aus Kurve 1305 und 1303 bzw. 1310 und 1308) bei Verwendung des Schaltkreises aus 11E ist im Wesentlichen unabhängig von der Amplitude der Eingangsspannung 1303, 1308, sofern diese Amplitude einen bestimmten Minimalwert überschreitet.
  • Im Weiteren wird speziell auf die Vorteile der Realisierung des erfindungsgemäßen Gleichrichter-Schaltkreises in Silizium-CMOS-Technologie eingegangen.
  • In Silizium-Bulk- und SOI-("Silicon-On-Insulator") CMOS-Prozessen ist häufig sowohl n- als auch p-dotiertes Material verfügbar und somit pn-Übergänge, so dass in manchen Fällen ein Brücken-Gleichrichter, wie in 3A bzw. 3G gezeigt, realisiert werden kann.
  • Es gibt jedoch Fälle bzw. Anwendungsgebiete, bei denen die erfindungsgemäße Realisierung von Gleichrichtern signifikante Vorteile liefert, wie im Weiteren beschrieben wird.
  • Es gibt Anwendungen, in denen die in eine Empfängerantenne oder Empfängerspule übertragene Spannung innerhalb weiter Grenzen variiert. Die an einem Ausgang eines mit Silizium pn-Dioden aufgebauten Brücken-Gleichrichters maximal abgreifbare Gleichspannung ist im Wesentlichen gleich dem Peak-zu-Peak-Wert der eingekoppelten Wechselspannung, vermindert um das Doppelte des Betrags der Schwellenspannung der Dioden. Bei einer Stromentnahme an einem Ausgang des Gleichrichters sinkt dieser Wert weiter ab. Bei einer Siliziumdiode liegt die Schwellenspannung aufgrund von grundsätzlichen Material-Eigenschaften innerhalb eines mittels technologischer Maßnahmen im Wesentlichen nicht veränderbaren Fensters zwischen ungefähr 600mV und 700mV. Liefert also die Antenne oder Spule beispielsweise eine Wechselspannung von 1.5V (Peak-zu-Peak), so liegt die resultierende Gleichspannung unterhalb von 300mV, im Falle einer Stromentnahme sogar gegebenenfalls unter 100mV, was für den Betrieb einer mit der Ausgangsspannung des Gleichrichter-Schaltkreises betriebenen Nutz-Schaltung für viele Anwendungen deutlich zu niedrig ist. Wünschenswert ist in diesem Anwendungsgebiet ein Gleichrichter, der mit niedrigen Spannungsabfällen an den gleichrichtenden Bauelementen arbeitet. Selen- oder Germaniumdioden können zwar mit einer geringeren Schwellenspannung im Bereich von ungefähr 200mV bis 300mV gefertigt werden, sind aber in den CMOS-Prozess nur mit extrem hohem Aufwand integrierbar.
  • Mittels des erfindungsgemäßen Gleichrichter-Schaltkreises ist dieses Problem gelöst, da in modernen CMOS-Prozessen Transistoren mit niedrigen Schwellenspannungen und häufig auch unterschiedliche Transistortypen mit unterschiedlichen Schwellenspannungen verfügbar sind.
  • Die erfindungsgemäße Schaltungsarchitektur liefert auch dann signifikante Vorteile, wenn die Schaltung, welche mit der gleichgerichteten Spannung betrieben wird, in einer Technologie gefertigt ist, bei der die maximal zulässige Betriebsspannung typischerweise bei 1.2V, für zukünftige Generationen noch darunter liegt. Da der Strom, der von der Schaltung entnommen wird, auch durch den Gleichrichter fließt, bedeutet dies, dass häufig 50% und mehr der Gesamtverlustleistung (Strom multipliziert mit dem Spannungsabfall) bereits in dem Gleichrichter-Schaltkreis entsteht, da dort typischerweise 1.2V bis 1.4V abfallen. Diese ungünstige Leistungsbilanz kann mittels Verwendens eines erfindungsgemäßen Gleichrichtungs-Schaltkreises erheblich verbessert werden, da dieser den Aufbau von Gleichrichtern mit niedrigen Spannungsabfällen an den gleichrichtenden Bauelementen erlaubt.
  • Einige der beschriebenen Zusammenhänge sind in dem in 14 gezeigten Diagramm 1400 nochmals verdeutlicht.
  • Entlang der Abszisse 1401 des Diagramms 1400 ist eine Spannung in Volt aufgetragen, entlang einer Ordinate 1402 ein Strom in Ampere. Eine erste Kurve 1403 zeigt eine Strom-Spannungs-Kennlinie für einen MOSFET mit niedriger Schwellenspannung Vth. Eine zweite Kurve 1404 zeigt die Strom-Spannungs-Kennlinie für eine Silizium-pn-Diode, und eine dritte Kurve 1405 zeigt eine Strom-Spannungs-Kennlinie für einen Feldeffekttransistor mit regulärer Schwellenspannung Vth.
  • In 14 sind somit Strom-Spannungs-Kennlinien einer Silizium-pn-Diode 1404 und zweier MOS-Transistoren 1403, 1405 mit unterschiedlichen Schwellenspannungen als Funktion der an dem pn-Übergang der Diode bzw. der zwischen Gate-Anschluss und erstem Source-/Drain-Anschluss bei einem nicht zu kleinen elektrischen Potential des zweiten Source-/Drain-Anschlusses (beispielsweise zweite Source-/Drain-Spannung größer oder gleich Gate-Spannung) angelegten Spannung gezeigt. Für die pn-Diode ist als typischer Wert der Schwellenspannung 650mV angenommen, für die Transistoren sind für moderne Prozessen typische Werte von 400mV ("regular VT-Device") bzw. 100mV ("Low VT-Device") angenommen.
  • Betrachtet man eine Anwendung, bei der die mittels einer Empfängerantenne oder Spule übertragene Spannung innerhalb weiter Grenzen variiert, ist es möglich, eine erfindungsgemäße Gleichrichter-Schaltung mit einem Brücken-Gleichrichter aus Silizium-pn-Dioden parallel zu schalten. In diesem Falle profitiert man bei niedrigen Spannungen von der Tatsache, dass die erfindungsgemäße Schaltung dann bereits funktioniert, bei hohen Spannungen profitiert man von einer größeren Steilheit der pn-Dioden-Kennlinie im Durchlass-Bereich (vgl. 14).
  • Im Weiteren werden bezugnehmend auf 15A bis 17 Ausführungsbeispiele des erfindungsgemäßen Gleichrichter-Schaltkreises in CMOS-Technologie beschrieben. Hierbei wird zwischen Bulk-CMOS-Prozess und SOI-CMOS-Prozess unterschieden. Bei einem CMOS-Prozess werden häufig die p-MOS-Transistoren in Wannen implementiert, wohingegen die n-MOS-Transistoren in solchen Prozessen häufig direkt in einem gemeinsamen Substrat ausgebildet werden. Die im Weiteren beschriebenen Beispiele sind auf diesen Fall bezogen. Es ist jedoch anzumerken, dass der erfindungsgemäße Gleichrichter-Schaltkreis auch mit n-MOS-Transistoren in Wannen und p-MOS-Transistoren direkt in einem Substrat ausgeführt sein kann. Es existieren Prozesse auf Basis eines Substrats des n-Leitungstyps, bei denen der p-MOS-Transistor direkt in dem Substrat ausgebildet ist, wohingegen der n-MOS-Transistor in einer Wanne gefertigt wird.
  • Einige moderne CMOS-Prozesse erlauben bzw. setzen die Fertigung von n- und p-MOS-Transistoren jeweils in einer eigenen Wanne voraus. Werden solche Prozesse zum Beispiel auf Basis eines p-Substrats durchgeführt, so liegt der p-MOSFET in einer einfachen n-Wanne, der n-MOSFET hingegen in einer p-Wanne, die wiederum in einer tieferen n-Wanne ausgebildet ist. In diesem Falle ist das Umschalten des Arbeitspunktes zwischen Inversion und Akkumulation (bzw. Depletion) mittels des Wannen-Anschlusses für n- und p-MOS-Transistoren möglich.
  • Im Weiteren wird bezugnehmend auf 15A, 15B, ein Gleichrichter-Schaltkreis 1500 in Silizium-Technologie und ein Ersatz-Schaltbild 1510 beschrieben.
  • Bezugnehmend auf das in 15B gezeigte Ersatz-Schaltbild 1510 des Gleichrichter-Schaltkreises 1500 gemäß einem fünften Ausführungsbeispiel der Erfindung besteht der wesentliche Unterschied zu dem Gleichrichter-Schaltkreis 500 aus 5 darin, dass anstelle der dreiterminalen (Gate-Anschluss, zwei Source-/Drain-Anschlüsse) Transistoren 505, 506 vierterminale (Gate-Anschluss, zwei Source-/Drain-Anschlüsse, Wannen-Anschluss) erste und zweite p-MOS-Feldeffekttransistoren 1503, 1504 bereitgestellt sind. Diese weisen als vierten Anschluss einen Wannen-Anschluss 1503d bzw. 1504d auf.
  • Der Wannen-Anschluss 1503d des ersten p-MOS-Feldeffekttransistors 1503 ist über zweite und dritte parasitäre Dioden 1506, 1507 mit dem ersten bzw. dem zweiten Source-/Drain-Anschluss 1503a bzw. 1503b gekoppelt. Analog ist der zweite Wannen-Anschluss 1504d über erste bzw. zweite parasitäre pn-Übergänge 1505, 1506 mit den ersten bzw. zweiten Source-/Drain-Anschlüssen 1504a bzw. 1504b des zweiten p-MOS-Feldeffekttransistors 1504 gekoppelt.
  • In 15A ist die Integration der in 15B gezeigten Komponenten in ein Silizium-Substrat 1501 des p-Leitungstyps gezeigt, wobei die Source-/Drain-Bereiche 1504a, 1504b, 1503a, 1503b als p+-dotierte Bereiche sowie die Wannen-Bereiche 1503d, 1504d als n+-dotierte Bereiche in einer in dem p-leitfähigen Silizium-Substrat 1501 ausgebildeten n-leitfähigen Wanne 1502 ausgebildet sind.
  • Der Gleichrichter-Schaltkreis 1500 stellt eine Realisierung eines erfindungsgemäßen Gleichrichter-Schaltkreises aus zwei p-MOS-Transistoren im Silizium Bulk-CMOS-Technologie zum Generieren einer positiven gleichgerichteten Spannung an einem Ausgang 1508 dar. Die parasitären Dioden 1505 bis 1507 sind an den pn-Übergängen der Transistoren 1503, 1504 eingezeichnet. Es ist ferner anzumerken, dass die Wannen-Anschlüsse 1504d, 1503d mit dem Ausgang 1508 gekoppelt sind. Die Source-seitigen Dioden der Transistoren 1503, 1504 können je nach Spannungsabfall unter Umständen elektrisch leitfähig werden, da sie jedoch die Gleichrichter-Funktion unterstützen und dieser nicht entgegenwirken, stellt dies kein Problem dar.
  • Im Weiteren wird bezugnehmend auf 16A, 16B ein Gleichrichter-Schaltkreis 1600 sowie sein Ersatz-Schaltbild 1610 gemäß einem sechsten Ausführungsbeispiel der Erfindung beschrieben.
  • Der Gleichrichter-Schaltkreis 1600 aus 16A unterscheidet sich von dem Gleichrichter-Schaltkreis 1500 im Wesentlichen dadurch, dass anstelle von p-MOS-Transistoren 1503, 1504 n-MOS-Transistoren 1602, 1603 vorgesehen sind. Ferner sind die Source-/Drain-Anschlüsse der Transistoren sowie die Wannen-Anschlüsse nicht wie in 15A in einer n-leitfähigen Wanne 1502, sondern direkt in einem p-leitfähigen Substrat 1501 ausgebildet. Somit sind die Leitungstypen der Source-/Drain-Bereiche 1603a, 1603b, 1602a, 1602b (n+-dotiert) sowie der Wannen-Bereiche 1603d, 1602d (p+-dotiert) invers zu jenen aus 15A.
  • Somit ist der Gleichrichter-Schaltkreis 1600 aus zwei n-MOS-Transistoren 1602, 1603 in Standard-Silizium Bulk-CMOS-Technologie zum Erzeugen einer negativen gleichgerichteten Ausgangsspannung an dem Ausgang 1508 eingerichtet. Das Substrat 1501 ist mit dem Ausgang 1508 gekoppelt. Die parasitären Dioden 1604 bis 1606 an den pn-Übergängen der Transistoren sind in 16A und in dem Ersatzschaltbild 1610 aus 16B eingezeichnet. Die Source-seitigen Dioden der Transistoren können je nach Spannungsabfall unter Umständen elektrisch leitfähig werden, da sie jedoch das Gleichrichten unterstützen und dem nicht entgegenwirken, stellt dies kein Problem dar.
  • Es ist möglich, die in 15A und 16A gezeigten Gleichrichter-Schaltkreise zusammenzufassen (z.B. in einem gemeinsamen Substrat auszubilden), wodurch sich eine Zweiweg-Brücken-Gleichrichterschaltung aus erfindungsgemäßen Gleichrichter-Schaltkreisen aus zwei n-MOS- und zwei p-MOS Transistoren ergibt.
  • Im Weiteren wird bezugnehmend auf 17 ein Gleichrichter-Schaltkreis 1700 gemäß einem siebten Ausführungsbeispiel der Erfindung beschrieben.
  • In 17 ist ein Zweiweg-Brücken-Gleichrichter-Schaltkreis 1700 aus zwei p-MOS-Transistoren 1705, 1706 und aus zwei n-MOS-Transistoren 1707 und 1708 in Silizium-SOI-CMOS-Technologie (SOI, "Silicon-On-Insulator") zum Erzeugen einer negativen und einer positiven gleichgerichteten Spannung an ersten und zweiten Ausgängen 1709, 1710 gezeigt.
  • Eine SOI-Schichtenfolge 1704 ist aus einem Bulk-Silizium-Substrat 1701, einer vergrabenen Siliziumoxidschicht 1702 und einer Silizium-Schicht 1703 gebildet. In der Silizium-Schicht 1703 sind p+-, n+- bzw. p- und n-dotierte Bereiche ausgebildet, welche die Source-/Drain-Anschlüsse 1706a, 1706b, 1705b, 1705a, 1707a, 1707b, 1708b, 1708a und Kanal- Bereiche der Transistoren bilden. Zwischen Gate-Anschlüssen 1706c, 1705c, 1707c, 1708c der Transistoren und der Silizium-Schicht 1703 ist eine Gate-isolierende Schicht vorgesehen. Die parasitären Dioden an den pn-Übergängen der Transistoren sind in 17 eingezeichnet. Da das Body-Material der Transistoren gemäß 17 nicht mit einem weiteren Knoten des Schaltkreises oder mit den Ausgangs-Spannungsanschlüssen 1709, 1710 gekoppelt ist, erübrigt sich hier die Diskussion der Wirkung der parasitären Dioden wie im Falle der Bulk-Technologie.
  • Sofern eine SOI-Technologie verwendet wird, oder aber eine Bulk-Technologie, bei der die als Gleichrichter verwendeten Transistoren in eine eigene Wanne implementiert werden können, und sofern die Spitzenwerte der gleichrichtenden Spannung unter ungefähr 600mV bis 700 mV (Schwellenspannung einer pn-Diode) liegen, kann der Gate-Knoten auch mit dem Wannen-Knoten eines betreffenden Transistors gekoppelt werden. In diesem Fall wird ein sogenannter Dynamic-VT-Transistor erhalten, das heißt ein Transistor, dessen Schwellenspannung einen niedrigen Wert annimmt, wenn er elektrisch leitfähig sein soll, und einen hohen Wert annimmt, wenn er sperren soll.
  • Ferner ist anzumerken, dass anstelle planarer MOS-Transistoren auch andere Bauformen (Fin-FET, Doppelgate-Transistor, Vertikaltransistor, etc.) verwendet werden können.
  • Im Weiteren wird Bezug genommen auf die in den 18A bis 20F gezeigten Diagramme, in welchen Simulationsergebnisse für erfindungsgemäße Schaltkreis-Anordnungen gezeigt sind.
  • Für diese Simulationen sind n-MOS-Transistoren mit einer Gatelänge von 200nm, einer Weite von 10μm und einer Dicke der Gate-isolierenden Schicht (Siliziumoxid) von 3nm angenommen. Scheitelwert und Frequenz der anregenden Spannung sind als 500mV und 500MHz angenommen. Es wird nur eine Polarität betrachtet, der Ausgang ist mit einer Glättungskapazität von 100pF beschaltet und mit einer ohmschen Last von 100Ω, 1kΩ bzw. 10kΩ belastet.
  • Bei den Spannungsdiagrammen von 18A, 19A, 20A ist eine Spannung an dem gemäß 5 oberen Endabschnitt der ersten Spulen-Komponente 502 gezeigt, mit V(A1) bezeichnet.
  • In 18B, 19B, 20B ist der zeitliche Spannungsverlauf an einem gemäß 5 unteren Abschnitt der zweiten Spulen-Komponente 503 gezeigt, mit V(A2) bezeichnet.
  • In 18C, 19C, 20C ist der zeitliche Verlauf der jeweiligen Ausgangsspannung ab den jeweiligen Ausgangs-Anschluss gezeigt, mit Vout bezeichnet. Der in 18C, 19C, 20C gezeigte Pfeil zeigt die Veränderung des Ausgangsspannungs-Verlaufs für unterschiedliche Lasten an, wobei der Pfeil jeweils von der geringsten Last (100Ω) bis zu der höchsten Last (10kΩ) zeigt.
  • In 18D, 19D, 20D sind die Verläufe der elektrischen Stromstärke an dem jeweils zweiten Transistor eines jeweiligen Gleichrichter-Schaltkreises (beispielsweise Transistor 506 in 5) für unterschiedliche Lasten gezeigt, wobei ein Pfeil in 18D wiederum die Veränderung des Stroms bei Veränderung der Last von 100Ω auf 10kΩ zeigt.
  • In 18E, 19E, 20E sind die Verläufe der elektrischen Stromstärke an dem jeweils ersten Transistor eines jeweiligen Gleichrichter-Schaltkreises (beispielsweise Transistor 505 in 5) für unterschiedliche Lasten gezeigt, wobei ein Pfeil in 18E wiederum die Veränderung des Stroms bei Veränderung der Last von 100Ω auf 10kΩ zeigt.
  • In 18F, 19F, 20F ist die an den jeweiligen Ausgangsknoten des erfindungsgemäßen Gleichrichter- Schaltkreises anliegende elektrische Stromstärke Iout für unterschiedliche Lasten gezeigt.
  • 18A bis 18F beziehen sich auf einen Normally-On-Transistor mit einer Schwellenspannung von –300mV.
  • 19A bis 19F beziehen sich auf ein "Zero-Vt-Device" mit einer verschwindenden Schwellenspannung.
  • 20A bis 20F zeigen Ergebnisse für ein Normally-Off-Device mit einer Schwellenspannung von +300mV.
  • Die Simulationsergebnisse von 18A bis 20F zeigen die Funktionsfähigkeit des erfindungsgemäßen Gleichrichter-Schaltkreises. Insbesondere wird der gegenüber pn-Dioden mögliche geringere Spannungsabfall an den gleichrichtenden Elementen und daher die besonders vorteilhafte Low-Voltage-Tauglichkeit deutlich.
    • 100
    Polymertransistor
    101
    Substrat
    102
    Gate-Elektrode
    103
    Gate-isolierende Schicht
    104
    erster Source-/Drain-Anschluss
    105
    zweiter Source-/Drain-Anschluss
    106
    Kanal-Bereich
    200
    Diagramm
    300
    Gleichrichter-Schaltkreis
    301
    Wechselspannungsquelle
    302
    erste Diode
    303
    zweite Diode
    304
    dritte Diode
    305
    vierte Diode
    306
    erster Gleichspannungs-Ausgabeanschluss
    307
    zweiter Gleichspannungs-Ausgabeanschluss
    308
    Siebkondensator
    310
    Diagramm
    311
    Abszisse
    312
    Ordinate
    320
    Gleichrichter-Schaltkreis
    321
    erster n-MOS-Feldeffekttransistor
    322
    zweiter n-MOS-Feldeffekttransistor
    323
    dritter n-MOS-Feldeffekttransistor
    324
    vierter n-MOS-Feldeffekttransistor
    330
    Diagramm
    331
    Abszisse
    332
    Ordinate
    340
    Gleichrichter-Schaltkreis
    341
    erster p-MOS-Feldeffekttransistor
    342
    zweiter p-MOS-Feldeffekttransistor
    343
    dritter p-MOS-Feldeffekttransistor
    344
    vierter p-MOS-Feldeffekttransistor
    350
    Diagramm
    351
    Abszisse
    352
    Ordinate
    360
    Gleichrichter-Schaltkreis
    361
    Spule
    400
    Diagramm
    401
    Abszisse
    402
    Ordinate
    410
    Diagramm
    411
    Abszisse
    412
    Ordinate
    500
    Gleichrichter-Schaltkreis
    501
    Spule
    502
    erste Spulen-Komponente
    503
    zweite Spulen-Komponente
    504
    Mittelabgriff
    505
    erster selbstleitender p-MOS-Feldeffekttransistor
    505a
    erster Source-/Drain-Anschluss
    505b
    zweiter Source-/Drain-Anschluss
    505c
    Gate-Anschluss
    506
    zweiter selbstleitender p-MOS-Feldeffekttransistor
    506a
    erster Source-/Drain-Anschluss
    506b
    zweiter Source-/Drain-Anschluss
    506c
    Gate-Anschluss
    507
    Glättungskapazität
    508
    Massepotential
    509
    Ausgangsanschluss
    600
    Diagramm
    601
    Abszisse
    602
    Ordinate
    603
    erste Kurve
    604
    zweite Kurve
    605
    dritte Kurve
    610
    Diagramm
    611
    Abszisse
    612
    Ordinate
    613
    vierte Kurve
    700
    Gleichrichter-Schaltkreis
    701
    erster selbstleitender n-MOS-Feldeffekttransistor
    701a
    erster Source-/Drain-Anschluss
    701b
    zweiter Source-/Drain-Anschluss
    701c
    Gate-Anschluss
    702
    zweiter selbstleitender n-MOS-Feldeffekttransistor
    702a
    erster Source-/Drain-Anschluss
    702b
    zweiter Source-/Drain-Anschluss
    702c
    Gate-Anschluss
    703
    weitere Glättungskapazität
    704
    weiterer Ausgangsanschluss
    800
    Gleichrichter-Schaltkreis
    801
    Spule
    802
    Kondensator
    900
    Gleichrichter-Schaltkreis
    901
    dritter selbstleitender p-MOS-Feldeffekttransistor
    901a
    erster Source-/Drain-Anschluss
    901b
    zweiter Source-/Drain-Anschluss
    901c
    Gate-Anschluss
    902
    vierter selbstleitender p-MOS-Feldeffekttransistor
    902a
    erster Source-/Drain-Anschluss
    902b
    zweiter Source-/Drain-Anschluss
    902c
    Gate-Anschluss
    903
    erster Kondensator
    904
    zweiter Kondensator
    905
    erster Widerstand
    906
    zweiter Widerstand
    907
    Schaltungsblock
    908
    dritter Kondensator
    909
    Ausgangsanschluss
    1000
    Widerstand
    1001
    p-MOS-Feldeffekttransistor
    1001a
    erster Source-/Drain-Anschluss
    1001
    zweiter Source-/Drain-Anschluss
    1001c
    Gate-Anschluss
    1010
    Widerstand
    1011
    erster p-MOS-Feldeffekttransistor
    1011a
    erster Source-/Drain-Anschluss
    1011b
    zweiter Source-/Drain-Anschluss
    10llc
    Gate-Anschluss
    1012
    zweiter p-MOS-Feldeffekttransistor
    1012a
    erster Source-/Drain-Anschluss
    1012b
    zweiter Source-/Drain-Anschluss
    1012c
    Gate-Anschluss
    1020
    Widerstand
    1021
    erster p-MOS-Feldeffekttransistor
    1021a
    erster Source-/Drain-Anschluss
    1021b
    zweiter Source-/Drain-Anschluss
    1021c
    Gate-Anschluss
    1022
    zweiter p-MOS-Feldeffekttransistor
    1022a
    erster Source-/Drain-Anschluss
    1022b
    zweiter Source-/Drain-Anschluss
    1022c
    Gate-Anschluss
    1030
    Widerstand
    1031
    erster p-MOS-Feldeffekttransistor
    1031a
    erster Source-/Drain-Anschluss
    1031b
    zweiter Source-/Drain-Anschluss
    1031c
    Gate-Anschluss
    1032
    zweiter p-MOS-Feldeffekttransistor
    1032a
    erster Source-/Drain-Anschluss
    1032b
    zweiter Source-/Drain-Anschluss
    1032c
    Gate-Anschluss
    1033
    erste Leitung
    1034
    erste Leitung
    1040
    Widerstand
    1041
    p-MOS-Feldeffekttransistor
    1041a
    erster Source-/Drain-Anschluss
    1041b
    zweiter Source-/Drain-Anschluss
    1041c
    Gate-Anschluss
    1100
    Schaltungsblock
    1110
    Schaltungsblock
    1111
    dritter Widerstand
    1112
    vierter Widerstand
    1120
    Schaltungsblock
    1121
    erster Hilfs-Transistor
    1121a
    erster Source-/Drain-Anschluss
    1121b
    zweiter Source-/Drain-Anschluss
    1121c
    Gate-Anschluss
    1122
    zweiter Hilfs-Transistor
    1122a
    erster Source-/Drain-Anschluss
    1122b
    zweiter Source-/Drain-Anschluss
    1122c
    Gate-Anschluss
    1130
    Schaltungsblock
    1131
    erster Hilfs-Transistor
    1131a
    erster Source-/Drain-Anschluss
    1131b
    zweiter Source-/Drain-Anschluss
    1131c
    Gate-Anschluss
    1132
    zweiter Hilfs-Transistor
    1132a
    erster Source-/Drain-Anschluss
    1132b
    zweiter Source-/Drain-Anschluss
    1132c
    Gate-Anschluss
    1200
    Teil-Schaltbild
    1201
    erste Spannungsversatz-Komponente
    1202
    zweite Spannungsversatz-Komponente
    1210
    Teil-Ersatzschaltbild
    1211
    erster selbstsperrender p-MOS-Feldeffekttransistor
    1211a
    erster Source-/Drain-Anschluss
    1211b
    zweiter Source-/Drain-Anschluss
    1211c
    Gate-Anschluss
    1212
    zweiter selbstsperrender p-MOS-Feldeffekttransistor
    1212a
    erster Source-/Drain-Anschluss
    1212b
    zweiter Source-/Drain-Anschluss
    1212c
    Gate-Anschluss
    1300
    Diagramm
    1301
    Abszisse
    1302
    Ordinate
    1303
    erste Kurve
    1304
    zweite Kurve
    1305
    dritte Kurve
    1306
    erste Spannungsdifferenz
    1307
    zweite Spannungsdifferenz
    1308
    vierte Kurve
    1309
    fünfte Kurve
    1310
    sechste Kurve
    1311
    dritte Spannungsdifferenz
    1312
    vierte Spannungsdifferenz
    1400
    Diagramm
    1401
    Abszisse
    1402
    Ordinate
    1403
    erste Kurve
    1404
    zweite Kurve
    1405
    dritte Kurve
    1500
    Gleichrichter-Schaltkreis
    1501
    p-leitfähiges Silizium-Substrat
    1502
    n-leitfähige Wanne
    1503
    erster p-MOS-Feldeffekttransistor
    1503a
    erster Source-/Drain-Anschluss
    1503b
    zweiter Source-/Drain-Anschluss
    1503c
    Gate-Anschluss
    1503d
    Wannen-Anschluss
    1504
    zweiter p-MOS-Feldeffekttransistor
    1504a
    erster Source-/Drain-Anschluss
    1504b
    zweiter Source-/Drain-Anschluss
    1504c
    Gate-Anschluss
    1504d
    Wannen-Anschluss
    1505
    erster pn-Übergang
    1506
    zweiter pn-Übergang
    1507
    dritter pn-Übergang
    1508
    Ausgang
    1510
    Ersatzschaltbild
    1600
    Gleichrichter-Schaltkreis
    1601
    p-leitfähiges Silizium-Substrat
    1602
    erster n-MOS-Feldeffekttransistor
    1602a
    erster Source-/Drain-Anschluss
    1602b
    zweiter Source-/Drain-Anschluss
    1602c
    Gate-Anschluss
    1602d
    Wannen-Anschluss
    1603
    zweiter n-MOS-Feldeffekttransistor
    1603a
    erster Source-/Drain-Anschluss
    1603b
    zweiter Source-/Drain-Anschluss
    1603c
    Gate-Anschluss
    1603d
    Wannen-Anschluss
    1604
    erster pn-Übergang
    1605
    zweiter pn-Übergang
    1606
    dritter pn-Übergang
    1610
    Ersatzschaltbild
    1700
    Gleichrichter-Schaltkreis
    1701
    Bulk-Silizium-Substrat
    1702
    vergrabene Siliziumdioxid-Schicht
    1703
    Silizium-Schicht
    1704
    SOI-Schichtenfolge
    1705
    erster p-MOS-Feldeffekttransistor
    1705a
    erster Source-/Drain-Anschluss
    1705b
    zweiter Source-/Drain-Anschluss
    1705c
    Gate-Anschluss
    1706
    zweiter p-MOS-Feldeffekttransistor
    1706a
    erster Source-/Drain-Anschluss
    1706b
    zweiter Source-/Drain-Anschluss
    1706c
    Gate-Anschluss
    1707
    erster n-MOS-Feldeffekttransistor
    1707a
    erster Source-/Drain-Anschluss
    1707b
    zweiter Source-/Drain-Anschluss
    1707c
    Gate-Anschluss
    1708
    zweiter n-MOS-Feldeffekttransistor
    1708a
    erster Source-/Drain-Anschluss
    1708b
    zweiter Source-/Drain-Anschluss
    1708c
    Gate-Anschluss
    1709
    erster Ausgang
    1710
    zweiter Ausgang

Claims (16)

  1. Gleichrichter-Schaltkreis zum Bereitstellen einer gleichgerichteten Spannung, – mit einem ersten und einem zweiten Feldeffekttransistor; – wobei der erste und der zweite Feldeffekttransistor jeweils einen ersten Source-/Drain-Anschluss aufweist, zum Anlegen einer Wechselspannung zwischen den ersten Source-/Drain-Anschlüssen, die derart eingerichtet ist, dass die elektrischen Potentiale an den ersten Source-/Drain-Anschlüssen der Feldeffekttransistoren bezogen auf ein Referenz-Potential zueinander unterschiedliches Vorzeichen aufweisen; – wobei der erste Source-/Drain-Anschluss des ersten Feldeffekttransistors mit einem Gate-Anschluss des zweiten Feldeffekttransistors gekoppelt ist; – wobei der erste Source-/Drain-Anschluss des zweiten Feldeffekttransistors mit einem Gate-Anschluss des ersten Feldeffekttransistors gekoppelt ist; – wobei ein zweiter Source-/Drain-Anschluss des ersten Feldeffekttransistors mit einem zweiten Source-/Drain-Anschluss des zweiten Feldeffekttransistors gekoppelt ist.
  2. Gleichrichter-Schaltkreis nach Anspruch 1, bei dem zumindest einer der Feldeffekttransistoren selbstleitend und/oder bei dem zumindest einer der Feldeffekttransistoren selbstsperrend ist.
  3. Gleichrichter-Schaltkreis nach Anspruch 1 oder 2, bei dem zumindest einer der Feldeffekttransistoren des p-Leitungstyps und/oder bei dem zumindest einer der Feldeffekttransistoren des n-Leitungstyps ist.
  4. Gleichrichter-Schaltkreis nach einem der Ansprüche 1 bis 3, bei dem zumindest einer der Feldeffekttransistoren ein – Polymer-Feldeffekttransistor; – Silicon-on-Insulator-Feldeffekttransistor; – Bulk-Silizium-Feldeffekttransistor; – Junction-FET; – Fin-FET; oder – Doppel-Gate-Feldeffekttransistor ist.
  5. Gleichrichter-Schaltkreis nach einem der Ansprüche 1 bis 4, bei dem die Wechselspannung mittels eines Wechselspannungs-Elements bereitstellbar ist.
  6. Gleichrichter-Schaltkreis nach Anspruch 5, bei dem das Wechselspannungs-Element – eine Antenne; – eine Spule; oder – eine Wechselspannungsquelle ist.
  7. Gleichrichter-Schaltkreis nach Anspruch 5 oder 6, bei dem das Wechselspannungs-Element eine Spule mit Mittelabgriff ist, der auf das elektrische Referenz-Potential gebracht ist.
  8. Gleichrichter-Schaltkreis nach einem der Ansprüche 1 bis 7 zum Bereitstellen einer anderen gleichgerichteten Spannung, – mit einem dritten und einem vierten Feldeffekttransistor; – wobei der erste Source-/Drain-Anschluss des ersten Feldeffekttransistors mit einem ersten Source-/Drain-Anschluss des dritten Feldeffekttransistors und mit einem Gate-Anschluss des vierten Feldeffekttransistors gekoppelt ist; – wobei der erste Source-/Drain-Anschluss des zweiten Feldeffekttransistors mit einem ersten Source-/Drain-Anschluss des vierten Feldeffekttransistors und mit einem Gate-Anschluss des dritten Feldeffekttransistors gekoppelt ist; – wobei ein zweiter Source-/Drain-Anschluss des dritten Feldeffekttransistors mit einem zweiten Source-/Drain-Anschluss des vierten Feldeffekttransistors gekoppelt ist.
  9. Gleichrichter-Schaltkreis nach Anspruch 8, bei dem die Feldeffekttransistoren derart eingerichtet sind, dass die gleichgerichtete Spannung und die andere gleichgerichtete Spannung bezogen auf das Referenz-Potential zueinander unterschiedliches Vorzeichen aufweisen.
  10. Gleichrichter-Schaltkreis nach Anspruch 9, bei dem der erste und der zweite Feldeffekttransistor des p-Leitungstyps und bei dem der dritte und der vierte Feldeffekttransistor des n-Leitungstyps sind.
  11. Gleichrichter-Schaltkreis nach einem der Ansprüche 1 bis 10, mit einer Spannungsversatz-Einrichtung, die derart eingerichtet ist, dass sie für mindestens einen der Feldeffekttransistoren einen vorgebbaren Spannungsversatz zwischen dem ersten Source-/Drain-Anschluss und dem Gate-Anschluss des jeweiligen Feldeffekttransistors generiert.
  12. Gleichrichter-Schaltkreis nach Anspruch 11, bei dem die Spannungsversatz-Einrichtung mittels einer Kapazität zwischen dem ersten Source-/Drain-Anschluss und dem Gate-Anschluss des jeweiligen Feldeffekttransistors sowie mittels eines Widerstands und einer Vorspannungsquelle zwischen dem Gate-Anschluss des jeweiligen Feldeffekttransistors und den ersten Source-/Drain-Anschlüssen von zwei der anderen Feldeffekttransistoren realisiert ist.
  13. Gleichrichter-Schaltkreis nach einem der Ansprüche 1 bis 12, bei dem zumindest ein Teil der Schaltkreis-Komponenten in – Polymerelektronik; oder – Silizium-Mikroelektronik realisiert ist.
  14. Schaltkreis-Anordnung – mit einem Substrat; – mit einem auf und/oder in dem Substrat ausgebildeten Gleichrichter-Schaltkreis nach einem der Ansprüche 1 bis 13.
  15. Schaltkreis-Anordnung nach Anspruch 14, eingerichtet als – Kontaktlose Chipkarte; oder – Identifikations-Datenträger.
  16. Verfahren zum Herstellen eines Gleichrichter-Schaltkreises zum Bereitstellen einer gleichgerichteten Spannung, wobei gemäß dem Verfahren – ein erster und ein zweiter Feldeffekttransistor ausgebildet werden; – jeweils ein erster Source-/Drain-Anschluss des ersten und des zweiten Feldeffekttransistors zum Anlegen einer Wechselspannung zwischen den ersten Source-/Drain-Anschlüssen eingerichtet wird, die derart eingerichtet ist, dass die elektrischen Potentiale an den ersten Source-/Drain-Anschlüssen der Feldeffekttransistoren bezogen auf ein Referenz-Potential zueinander unterschiedliches Vorzeichen aufweisen; – der erste Source-/Drain-Anschluss des ersten Feldeffekttransistors mit einem Gate-Anschluss des zweiten Feldeffekttransistors gekoppelt wird; – der erste Source-/Drain-Anschluss des zweiten Feldeffekttransistors mit einem Gate-Anschluss des ersten Feldeffekttransistors gekoppelt wird; – ein zweiter Source-/Drain-Anschluss des ersten Feldeffekttransistors mit einem zweiten Source-/Drain-Anschluss des zweiten Feldeffekttransistors gekoppelt wird.
DE2003103473 2003-01-29 2003-01-29 Gleichrichter-Schaltkreis, Schaltkreis-Anordnung und Verfahren zum Herstellen eines Gleichrichter-Schaltkreises Ceased DE10303473A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2003103473 DE10303473A1 (de) 2003-01-29 2003-01-29 Gleichrichter-Schaltkreis, Schaltkreis-Anordnung und Verfahren zum Herstellen eines Gleichrichter-Schaltkreises
PCT/DE2004/000135 WO2004068689A1 (de) 2003-01-29 2004-01-29 Gleichrichter-schaltkreis, schaltkreis-anordnung und verfahren zum herstellen eines gleichrichter-schaltkreises

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003103473 DE10303473A1 (de) 2003-01-29 2003-01-29 Gleichrichter-Schaltkreis, Schaltkreis-Anordnung und Verfahren zum Herstellen eines Gleichrichter-Schaltkreises

Publications (1)

Publication Number Publication Date
DE10303473A1 true DE10303473A1 (de) 2004-08-19

Family

ID=32730608

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003103473 Ceased DE10303473A1 (de) 2003-01-29 2003-01-29 Gleichrichter-Schaltkreis, Schaltkreis-Anordnung und Verfahren zum Herstellen eines Gleichrichter-Schaltkreises

Country Status (2)

Country Link
DE (1) DE10303473A1 (de)
WO (1) WO2004068689A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007023879A1 (de) * 2007-05-23 2008-12-04 Infineon Technologies Ag Gleichrichterschaltung und Verfahren zum Gleichrichten einer Wechselspannung in eine Gleichspannung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473757A (en) * 1981-12-08 1984-09-25 Intersil, Inc. Circuit means for converting a bipolar input to a unipolar output
US5268833A (en) * 1991-05-14 1993-12-07 U.S. Philips Corporation Rectifier circuit including FETs of the same conductivity type
GB9505350D0 (en) * 1995-03-16 1995-05-03 British Tech Group Electronic identification system
EP0791706B1 (de) * 1996-01-31 2004-07-14 Texas Instruments Deutschland Gmbh Verbesserung für Vollweggleichrichter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007023879A1 (de) * 2007-05-23 2008-12-04 Infineon Technologies Ag Gleichrichterschaltung und Verfahren zum Gleichrichten einer Wechselspannung in eine Gleichspannung

Also Published As

Publication number Publication date
WO2004068689A1 (de) 2004-08-12

Similar Documents

Publication Publication Date Title
DE69632098T2 (de) MOSFET Schaltung und ihre Anwendung in einer CMOS Logikschaltung
DE69836608T2 (de) MOS-Bildaufnahmevorrichtung
DE102009041211B4 (de) Vorspannungsanordnung für Transistor-basierende Vorrichtungen und Verfahren
DE2411839C3 (de) Integrierte Feldeffekttransistor-Schaltung
DE102004059620A1 (de) Halbleitervorrichtung
DE2841429A1 (de) Cmos-polaritaetsumkehrschaltung
WO2005124987A1 (de) Gleichrichter-schaltkreis, schaltkreis-anordnung und verfahren zum herstellen eines gleichrichter-schaltkreises
EP0236967B1 (de) Schaltungsanordnung zum Ansteuern eines mit sourceseitiger Last verbundenen Mosfet
DE102005005290A1 (de) Konstantstromquellen-Vorrichtung mit zwei seriellen Verarmungs-MOS-Transistoren
DE2415803A1 (de) Stromquelle
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
DE3127588A1 (de) "kristalloszillator"
DE4334513C1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE102004006537A1 (de) Durch ein Siliziumkarbidsubstrat gebildete Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3005590A1 (de) Oszillator-schaltung
EP0582125B1 (de) Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
EP0027919A2 (de) Verfahren zur Herstellung von Hochspannungs-MOS-Transistoren enthaltenden MOS-integrierten Schaltkreisen sowie Schaltungsanordnung zum Schalten von Leistungsstromkreisen unter Verwendung derartiger Hochspannungs-MOS-Transistoren
DE10050641A1 (de) Piezoelektrischer Oszillator
DE10301693B4 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
DE2829947A1 (de) Vorrichtung zum einstellen der schwellenspannung eines igfet-transistors durch polarisation des integrationssubstrats
EP1218945A1 (de) Schaltungsanordnung zur bildung eines mos-kondensators mit geringer spannungsabhängigkeit und geringem flächenbedarf
DE10303473A1 (de) Gleichrichter-Schaltkreis, Schaltkreis-Anordnung und Verfahren zum Herstellen eines Gleichrichter-Schaltkreises
DE10352055B4 (de) Spannungsgesteuerter Schwingkreis
DE19926109B4 (de) Leistungsschalter
DE2450882A1 (de) Komplementaere mos-logische schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection