-
Die
Erfindung betrifft eine Gleichrichterschaltung mit einem ersten
Wechselspannungsanschluss und einem ersten Gleichspannungsanschluss
sowie ein Verfahren zum Gleichrichten einer Wechselspannung in eine
Gleichspannung.
-
In
vielfältigen
Anwendungen müssen
Wechselspannungen in Gleichspannungen umgewandelt werden. Aufgrund
der asymmetrischen Kennlinie von Dioden, bei denen Spannungen, die
betragsmäßig größer als
eine Schwellspannung Vd sind, durchgelassen werden und Spannungen,
die betragsmäßig kleiner
als die Schwellspannung Vd sind, gesperrt werden, werden diese bevorzugt
für die
Gleichrichtung von Wechselspannungen eingesetzt. Nachteilig beim
Einsatz von Dioden ist der stets vorhandene Spannungsabfall an dem
PN-Übergang
in Durchlassrichtung von beispielsweise Vd = 0,6 bis 0,7 V bei einer
Siliziumdiode. Werden Dioden in einem Brückengleichrichter eingesetzt,
so tritt ein doppelt so großer Spannungsabfall
von 2·Vd
auf. Der Scheitelwert der Wechselspannung muss daher um mindestens
1,2 V bis 1,4 V größer als
die Versorgungsspannung der Schaltung sein. Diese Anforderung führt bei
Schaltungen, die nur mit geringen Wechselspannungen betrieben werden,
wie zum Beispiel bei kontaktlosen Chipkarten, zu Schwierigkeiten.
Der Spannungsabfall führt
zusammen mit parasitären
Serienwiderständen
der Diode zu Durchlassverlusten, die bei einer kontaktlosen Energieübertragung
in besonderer Weise nachteilig sind.
-
Der
Einsatz von Transistoren, insbesondere von MOS-Feldeffekt-Transistoren, führt aufgrund
von deren geringen Durchlasswiderständen zu einem sehr kleinen
Durchlassspannungsabfall. Bei den Transistorschaltungen zum Gleichrichten
unterscheidet man zwischen ungesteuerten und gesteuerten Schaltungen.
Bei den ungesteuerten Transistorschaltungen werden die Transistoren
durch die in der Schaltung vorhandenen Gleich- und Wechselspannungen
leitend bzw. sperrend geschaltet. Anders als bei den Dioden, bei
denen aufgrund der Kennlinie kein Rückfluss eines Stroms möglich ist,
erfolgt bei einer ungesteuerten Transistorschaltung ein Leistungsrückfluss
von der Gleichspannungsseite zur Wechselspannungsseite, wann immer
die Gleichspannung größer als
der aktuelle Zeitwert der Wechselspannung ist und die Transistoren
durchgeschaltet sind. Dieser Leistungsrückfluss reduziert die am Gleichspannungsausgang
zur Verfügung
stehende Leistung, sodass der Wirkungsgrad der Gleichrichterschaltung
sinkt. Insbesondere für
kontaktlos betriebene Anwendungen, wie zum Beispiel kontaktlose
Chipkarten, ist jedoch eine hohe Effizienz notwendig.
-
Der
Leistungsrückfluss
kann vermieden werden, wenn gesteuerte Transistoren in der Gleichrichterschaltung
eingesetzt werden. Mit Hilfe von zum Beispiel Komparatoren kann
festgestellt werden, ob die Gleichspannung größer als die Wechselspannung
ist und daraufhin die Transistoren zum Sperren angesteuert werden.
Die Ansteuerschaltung stellt jedoch ein zusätzliches Element der Gleichrichterschaltung
dar, welche insbesondere aufgrund der aktiven Elemente aufwändig ist.
-
Es
ist daher Aufgabe der Erfindung, eine Gleichrichterschaltung mit
einem hohem Wirkungsgrad bereitzustellen, bei der ein Leistungsrückfluss von
der Gleichspannungsseite in die Wechselspannungsseite ohne zusätzliche
Ansteuerschaltung verhindert wird. Gleichzeitig soll ein zugehöriges Verfahren
angegeben werden.
-
Die
Erfindung löst
diese Aufgabe durch eine Gleichrichterschaltung mit einem ersten
Wechselspannungsanschluss und einem ersten Gleichspannungsanschluss,
wobei der erste Wechselspannungsanschluss mit einem ersten Source-Drain-Anschluss
eines ersten Tunnel-Transistors verbunden ist und der erste Gleichspannungsanschluss
mit einem zweiten Source-Drain-Anschluss
des ersten Tunnel-Transistors verbunden ist. Ein Tunnel-Transistor
weist die geringen Durchlassverluste eines Transistors und die Sperrcharakteristik
einer Diode auf, sodass die Vorteile einer Diode zusammen mit denen
eines Transistors kombiniert werden.
-
Weitere
Einzelheiten und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
-
In
einem Ausführungsbeispiel
ist ein Gate-Anschluss des ersten Tunnel-Transistors mit einem zweiten
Wechselspannungsanschluss verbunden. Durch das Verbinden des Gate-Anschlusses
mit dem zweiten Wechselspannungsanschluss wird der Tunnel-Transistor ohne Ansteuerschaltung
angesteuert. Die Ansteuerung erfolgt durch die in der Gleichrichterschaltung
vorhandene Wechselspannung und Gleichspannung.
-
In
einer Weiterbildung ist ein zweiter Gleichspannungsanschluss vorgesehen.
Weiter ist ein zweiter Tunnel-Transistor vorgesehen, dessen erster Source-Drain-Anschluss
mit dem zweiten Wechselspannungsanschluss verbunden ist, dessen
zweiter Source-Drain-Anschluss mit dem ersten Gleichspannungsanschluss
verbunden ist und dessen Gate-Anschluss mit dem ers ten Wechselspannungsanschluss
verbunden ist. Weiter ist ein dritter Tunnel-Transistor vorgesehen,
dessen erster Source-Drain-Anschluss
mit dem ersten Wechselspannungsanschluss verbunden ist, dessen zweiter
Source-Drain-Anschluss mit dem zweiten Gleichspannungsanschluss
verbunden ist und dessen Gate-Anschluss mit dem zweiten Wechselspannungsanschluss
verbunden ist. Weiter ist ein vierter Tunnel-Transistor vorgesehen,
dessen erster Source-Drain-Anschluss mit dem zweiten Wechselspannungsanschluss
verbunden ist, dessen zweiter Source-Drain-Anschluss mit dem zweiten
Gleichspannungsanschluss verbunden ist und dessen Gate-Anschluss
mit dem ersten Wechselspannungsanschluss verbunden ist. Die vier
Tunnel-Transistoren sind
zu einem Brückengleichrichter
verschaltet, sodass positive und negative Halbwellen der Wechselspannung
gleichgerichtet werden. Durch die Zweiweggleichrichtung ergibt sich
eine geringere Gleichspannungswelligkeit und ein höherer Wirkungsgrad der
Gleichrichterschaltung.
-
In
einer Weiterbildung weisen die Tunnel-Transistoren einen Kanalbereich
zwischen einem p-dotierten und einem n-dotierten Bereich auf, wobei ein
Gate entlang dem Kanalbereich angeordnet ist.
-
In
einer Weiterbildung sind die Gates der Tunnel-Transistoren MOS-Gates.
MOS-Gates sind ohne nennenswerten Zusatzaufwand im Rahmen eines
Standard-CMOS-Prozesses herstellbar.
-
In
einer Weiterbildung weist der Kanalbereich des ersten und des zweiten
Tunnel-Transistors einen ersten Dotierungstyp auf und der Kanalbereich des
dritten und vierten Tunnel-Transistors
einen zweiten Dotierungstyp auf, dessen Polarität dem ersten Dotierungstyp
entgegengesetzt ist. Der erste Dotierungstyp kann beispielsweise
ein p-dotierter Typ sein und der zweite Dotierungstyp ein n-dotierter
Typ. Der erste und der zweite Tunnel-Transistor sind dann so genannte „nTFETs" und der dritte und
der vierte Tunnel-Transistor sind so genannte „pTFETs". nTFETs leiten als Transistor, wenn
die Spannung zwischen dem Gate-Anschluss und dem p-dotierten ersten
Source-Drain-Anschluss positiv ist, während pTFETs als Transistor
leiten, wenn die Spannung zwischen dem Gate-Anschluss und dem n-dotierten ersten
Source-Drain-Anschluss negativ ist.
-
In
einer Weiterbildung weisen die Tunnel-Transistoren eine Sperrspannung
im Rückwärtsbetrieb
auf, die betragsmäßig größer ist,
als die größte Spannung,
die zwischen dem jeweiligen Gleichspannungsanschluss und dem Wechselspannungsanschluss,
mit denen der jeweilige Tunnel-Transistor verbunden ist, auftritt.
Im Rückwärtsbetrieb
funktioniert der Tunnel-Transistor als Diode. Die Sperrspannung
entspricht somit der Diodenschwellspannung des Tunnel-Transistors.
Dadurch, dass die Sperrspannung im Rückwärtsbetrieb größer ist
als die Spannung an den Tunnel-Transistoren, leiten die Tunnel-Transistoren
nicht, wenn die Gleichspannung betragsmäßig größer ist, als der aktuelle Zeitwert
der Wechselspannung. Ein Leistungsrückfluss von der Gleichspannungsseite
in die Wechselspannungsseite des Gleichrichters wird somit vermieden.
-
In
einer Weiterbildung werden die Tunnel-Transistoren zum Erhöhen der
Sperrspannung Vpnd im Rückwärtsbetrieb
durch eine Serienschaltung einer Anzahl N von Tunnel-Transistoren
ersetzt. Durch die Serienschaltung der Tunnel-Transistoren erhöht sich
die Rückwärtssperrspannung
Vpnd um den Faktor N.
-
In
einer Weiterbildung wird die Anzahl N der Tunnel-Transistoren der Serienschaltungen so
gewählt,
dass die re spektive Sperrspannung im Rückwärtsbetrieb betragsmäßig größer ist,
als die größte, betragsmäßig auftretende
Spannung zwischen dem jeweiligen Gleichspannungsanschluss und dem Wechselspannungsanschluss,
mit denen die jeweilige Serienschaltung von Tunnel-Transistoren
verbunden ist. Sollte die Schwellspannung Vpnd eines Tunnel-Transistors
kleiner sein, als die maximale Spannung zwischen seinem Gleichspannungsanschluss und
seinem Wechselspannungsanschluss, so kann durch die Serienschaltung
von mehreren Tunnel-Transistoren die Rückwärtssperrspannung N·Vpnd so
gewählt
werden, dass ein Leistungsrückfluss
von der Gleichspannungsseite in die Wechselspannungsseite nicht
möglich
ist.
-
In
einer Weiterbildung wird die Transistorweite der in Serie geschalteten
Tunnel-Transistoren erhöht,
um die Stromtreibfähigkeit
zu erhöhen.
Mit der Serienschaltung der Transistoren sinkt deren Stromtreibfähigkeit.
Durch Erhöhen
der Transistorweite der in Serie geschalteten Tunnel-Transistoren
lässt sich die
Stromtreibfähigkeit
wieder erhöhen.
-
In
einer Weiterbildung sind die Tunnel-Transistoren so ausgestaltet,
dass die Raumladungszone im Rückwärtsbetrieb
des Tunnel-Transistors vollkommen verarmt wird. Anstelle des Ansatzes
die Rückwärtssperrspannung
durch eine Serienschaltung von Tunnel-Transistoren zu erhöhen, kann
diese auch durch eine vollkommene Verarmung der Raumladungszone
erhöht
werden. Die vollkommen verarmte Raumladungszone leitet erst wieder,
wenn betragsmäßig wesentlich
größere Spannungen
als die Dioden-Schwellspannung anliegen. Die Spannung hängt dabei
von der Geometrie des Bauteils und den Dotierkonzentrationen ab,
die unter anderem die Ausdehnung der Raumladungszone bestimmen.
-
In
einer Weiterbildung ist ein Kondensator zwischen dem ersten Gleichspannungsanschluss und
dem zweiten Gleichspannungsanschluss verbunden. Der Kondensator
dient zum Glätten
der Gleichspannung, die zwischen dem ersten Gleichspannungsanschluss
und dem zweiten Gleichspannungsanschluss anliegt.
-
Die
Erfindung stellt weiter ein Verfahren zum Gleichrichten von Wechselspannungen
in eine Gleichspannung zur Verfügung,
bei dem der Leistungsfluss von der Gleichspannungsseite zur Wechselspannungsseite
durch mindestens einen in Sperrrichtung betriebenen Tunnel-Transistor
verhindert wird. Der Tunnel-Transistor
hat eine niedrige Verlustleistung wenn Leistung von der Wechselspannungsseite
in die Gleichspannungsseite übertragen
wird und sperrt gleichzeitig bis zu einer Sperrspannung einen Leistungsfluss
von der Gleichspannungsseite in die Wechselspannungsseite.
-
Die
Erfindung sieht weiter vor, dass die Gleichrichterschaltung und
das Verfahren in einer kontaktlosen Chipkarte oder einem kontaktlosen Identifizierungsdatenträger eingesetzt
werden.
-
Die
Erfindung wird nachfolgend an Ausführungsbeispielen anhand von
Zeichnungen näher
erläutert.
In den Zeichnungen zeigen:
-
1 einen
schematischen Querschnitt durch einen NMOS-Tunnel-Feldeffekttransistor,
-
2 ein
Schaltsymbol für
einen NMOS-Tunnel-Feldeffekttransistor,
-
3 einen
schematischen Querschnitt durch einen PMOS-Tunnel-Feldeffekttransistor,
-
4 ein
Schaltsymbol für
einen PMOS-Tunnel-Feldeffekttransistor,
-
5 schematische
Kennlinien eines NMOS-Tunnel-Feldeffekttransistors,
-
6 schematische
Kennlinien von zwei in Serie geschalteten NMOS-Tunnel-Feldeffekttransistoren,
-
7 schematische
Kennlinien von drei in Serie geschalteten NMOS-Tunnel-Feldeffekttransistoren,
-
8 schematische
Kennlinien eines NMOS-Tunnel-Feldeffekttransistors
mit vollständig verarmter
Raumladungszone,
-
9 ein
Ausführungsbeispiel
eines Einweg-Gleichrichters mit einem Tunnel-Feldeffekttransistor,
-
10 ein
Ausführungsbeispiel
eines Brückengleichrichters
mit Tunnel-Feldeffekttransistoren und
-
11 ein
Ausführungsbeispiel
eines Brückengleichrichters
mit in Serie geschalteten Tunnel-Feldeffekttransistoren.
-
1 zeigt
einen schematischen Querschnitt durch einen NMOS-Tunnel-Feldeffekttransistor,
der hier mit „nTFET" abgekürzt wird.
An einem p+ dotierten Gebiet ist ein erster Source-Drain-Anschluss
SD1 vorgesehen, an dem das Potenzial Vp angelegt werden kann. An
einem n+ dotierten Gebiet ist ein zweiter Source-Drain-Anschluss
SD2 vorgesehen, an dem das Potenzial Vn angelegt werden kann. Das
p+ und das n+ dotierte Gebiet sind durch einen p- dotierten Kanalbereich
S miteinander verbunden. Über
dem Kanalbereich S ist ein Gate Stack mit einem Gate-Dielektrikum
GD und einer Gate-Elektrode GE mit einem Gate-Anschluss G zum Anlegen
eines Potenzials Vg angeordnet. Die Dotierung des n+-Gebiets und
des p+-Gebiets liegt bei 1018 ... 1021 Atome/cm3, der
Kanalbereich S kann eigenleitendes Silizium oder mit 1016 Atome/cm3 schwach p-dotiert sein.
-
Im
nicht leitenden Zustand besteht eine relativ große PN-Dioden-Sperrschicht zwischen dem ersten
Source-Drain-Anschluss
SD1 und dem zweiten Source-Drain-Anschluss SD2, wodurch sehr kleine Leckströme erreicht
werden. Im Vorwärtsbetrieb
leitet der Tunnel-Transistor aufgrund eines quantenmechanischen
Tunneleffekts, der bisher als parasitärer Effekt angesehen wurde.
Bei Anlegen einer gegenüber
Vp positiven Durchlassspannung Vg am Gate G bildet sich ein leitender
Inversionskanal aus. Beim Anlegen einer negativen Spannung Vp an
den ersten Source-Drain-Anschluss SD1 und einer positiven Spannung
Vn an dem zweiten Source-Drain-Anschluss SD2 fließt ein Zener-Tunnelstrom
mit einer steilen Anschaltcharakteristik durch die rückwärtsgepolte
Diode zwischen dem n+ und dem p- Gebiet. Im Rückwärtsbetrieb muss dagegen erst
eine Schwellspannung Vpnd der Diode zwischen dem p- und n+ Gebiet überschritten
werden, damit ein Rückwärtsstrom
durch den Tunnel-Transistor fließt. Vorteilhaft bei Tunnel-Feldeffekttransistoren
ist, dass diese mit einem Standard-Silizium-CMOS-Prozess gefertigt werden
können
und Kurz-Kanaleffekte
bis zu sehr kleinen Geometrien vernachlässigt werden können. Die
kleineren Geometrien erlauben den Einsatz von reduzierten Versorgungsspannungen,
den so genannten "ultra-low-voltages", von ca. 0,6 V.
-
In 2 ist
ein Schaltbild für
den in 1 gezeigten nTFET angegeben. Im Unterschied zu
einem normalen MOS-FET ist eine Diode eingezeichnet, durch welche
der Source-Drain Anschluss, der eine Diode zum Kanalbereich S bildet,
gekennzeichnet wird.
-
3 zeigt
einen schematischen Querschnitt durch einen PMOS-Tunnel-Feldeffekttransistor,
der hier mit „pTFET" abgekürzt wird.
Ein Vergleich mit dem in 1 gezeigten nTFET zeigt, dass der
Kanalbereich S nunmehr nicht p- , sondern n-dotiert ist und die Source-Drain-Anschlüsse SD1,
SD2 nun respektive mit den n+ bzw. p+ Gebieten verbunden sind. Die
Beschreibung und Funktionsweise des pTFETs ist bis auf die vertauschten
Polaritäten
mit denen des in 1 gezeigten nTFET identisch
und wird daher nicht weiter beschrieben.
-
In 4 ist
ein Schaltbild für
den in 3 gezeigten pTFET angegeben. Die eingezeichnete
Diode stellt den PN-Übergang
zwischen dem p+ und dem n-Gebiet dar. In den folgenden Stromkreisläufen werden
die Symbole aus den 2 und 4 für nTFETs
und pTFETs benutzt.
-
In 5 sind
die Kennlinien eines nTFETs schematisch skizziert. Solange die Spannung
zwischen dem zweiten Source-Drain-Anschluss
SD2 und dem ersten Source-Drain-Anschluss SD1 positiv ist, d. h.
Vn – Vp
positiv ist, und an dem Gate G eine gegenüber Vp positive Gate-Spannung
Vg angelegt ist, ergibt sich für
den Vorwärtsbetrieb
das im oberen rechten Quadranten gezeigte Kennlinienfeld. Falls dagegen
im Rückwärtsbetrieb
Vn – Vp
negativ ist, kann ein nTFET im Wesentlichen als PN-Diode wirken,
mit der im unteren linken Quadranten gezeigten Kennlinie. Die Sperrspannung
ist die Schwellspannung Vpnd der Diode und beträgt bei Verwendung des Materials
Silizium typischerweise 0,6 bis 0,7 V. Die Tunneldiode kann daher
im Vorwärtsbetrieb
mit dem geringen Durchlasswiderstand eines Transistors betrieben
werden, sodass die Durchlassverluste gering sind und sperrt im Rückwärtsbetrieb
bis zu der Schwellspannung Vpnd wie eine Diode. Der Tunnel-Transistor
kann somit für
Gleichrichtzwecke eingesetzt werden, wobei ein Leistungsrückfluss
für negative
Spannungen zwischen dem ersten und zweiten Source-Drain-Anschluss
SD1, SD2 bis zur Schwellspannung Vpnd verhindert wird.
-
6 zeigt
schematisch die Kennlinien zweier in Serie geschalteter Tunnel-Transistoren
mit einer Charakteristik gemäß 5.
Im rechten oberen Quadranten ergibt sich eine Reduktion des Stroms, die
in etwa umgekehrt proportional zur Summe der Kanallängen ist.
Im unteren linken Quadranten ist eine Summation von zwei Schwellspannungen
Vpnd gezeigt, sodass betragsmäßig mehr
als 2·Vpnd
angelegt werden muss, bevor ein signifikanter Stromfluss in Rückwärtsrichtung
eintritt.
-
Bei
der Serienschaltung wird der erste Source-Drain-Anschluss SD1 von
einem Tunnel-Transistor an den zweiten Source-Drain-Anschluss SD2 eines
anderen Tunnel-Transistors angeschlossen. Die Gates G werden parallel
angesteuert. 11 zeigt ein Schaltbild mit
N in Serie geschalteten Tunnel-Transistoren.
-
In 7 sind
drei Tunnel-Transistoren in Serie geschaltet, in ähnlicher
Weise V wie bereits für 6 beschrieben
wurde. Im rechten oberen Quadranten ergibt sich eine weitere Reduktion
des Stroms, im unteren linken Quadranten ergibt sich die Summation
von drei Schwellspannungen Vpnd. Die in 6 und 7
gezeigten Serienschaltungen von Tunnel-Transistoren sind geeignet,
um höhere
Sperrspannungen im Rückwärtsbetrieb
zu erreichen. Liegt die Schwellspannung Vpnd zwischen 0,6 V und
0,7 V, so lässt
sich der Tunnel-Transistor nur für
Schaltungen mit extrem niedriger Versorgungsspannung einsetzen.
Durch die Serienschaltung gemäß 6 und 7 erhält man Sperrspannungen
von 1,2 V bis 2,1 V, sodass auch Schaltungen, die mit diesen Spannungen
betrieben werden, einen Tunnel-Transistor zur
Gleichrichtung einsetzen können.
Die herabgesetzte Stromtreibfähigkeit
im oberen rechten Quadranten der Kennlinienfelder lässt sich
durch entsprechende Vergrößerung der
Transistorweite kompensieren.
-
8 zeigt
ein weiteres Kennlinienfeld eines nTFETs, bei dem die Sperrspannung
betragsmäßig weiter
als die Schwellspannung Vpnd erhöht
wird. Je nach Ausführung
des Bauelements bezüglich
des Substratmaterials und der Bauform ist es möglich, dass der Tunnel-Transistor
bei negativem Vn – Vp keine
PN-Diodenkennlinie aufweist, sondern bei negativer Vg – Vp Spannung
und betragsmäßig moderaten
Werten von Vn – Vp,
von zum Beispiel kleiner 2 ... 4 V, vollkommen verarmt, sodass ein
Stromfluss nahezu vollständig
unterbunden ist. Ein technischer Stromfluss vom p- zu n+ Gebiet
setzt erst wieder ein, wenn Vn – Vp
verhältnismäßig große negative
Werte Vpnv, von zum Beispiel größer als
5 ... 7 V, annimmt. Die Sperrspannung Vpnv hängt von den Dotierungskonzentrationen
und von den geometrischen Parametern des Bauelements ab, die unter
anderem die Ausdehnung der Raumladungszone zwischen p- und n+ Gebiet
bestimmen. Die Dotierung des Kanals kann dabei zwischen 0 ... 1017 Atome/cm3 betragen. Zu
den geometrischen Parametern des Bauelements gehört die Dicke des Body-Materials,
das ein Standard Bulk-Wafer oder Silicon On Isolator (SOI) sein kann.
Je nach Verfügbarkeit
liegt die Dicke eines Standard Bulk- Wafer zwischen 300 und 700 μm und die
eines SOI-Bodys zwischen 10 und 100 nm. Die Bauform wirkt sich zusätzlich auf
die Ausdehnung der Raumladungszone aus und kann planar oder als
FINFET ausgeführt
werden. Ob ein TFET nach 5 oder 8 gewählt wird
hängt unter
anderem von der Verfügbarkeit
der Herstellungsprozesse und dem Flächenbedarf ab.
-
Die
in den 5 bis 8 gezeigten Kennlinien gelten
für nTFETs;
nach entsprechendem Anpassen der Polaritäten gelten sie auch für pTFETs.
-
9 zeigt
ein Schaltbild eines Einweg-Gleichrichters mit einem Tunnel-Transistor
T1. Ein erster Wechselspannungsanschluss W1 ist mit dem ersten Source-Drain-Anschluss
SD1 des Tunnel-Transistors T1 verbunden, während ein erster Gleichspannungsanschluss
G1 mit dem zweiten Source-Drain-Anschluss SD2 des Tunnel-Transistors T1
verbunden ist. Das Gate G des Tunnel-Transistors T1 ist mit dem
zweiten Wechselspannungsanschluss W2 und dem zweiten Gleichspannungsanschluss
G2 verbunden. Zur Glättung
der Ausgangsspannung ist zwischen dem ersten Gleichspannungsanschluss
G1 und dem zweiten Gleichspannungsanschluss G2 ein Kondensator C
vorgesehen. Zwischen dem ersten Wechselspannungsanschluss W1 und
dem zweiten Wechselspannungsanschluss W2 ist eine Wechselspannungsquelle
W angeschlossen. Der Tunnel-Transistor T1 ist ein pTFET.
-
Falls
das Gate-Potenzial Vg negativ gegenüber dem Potenzial Vn an dem
ersten Source-Drain-Anschluss SD1 ist und das Potenzial Vp an dem
ersten Gleichspannungsanschluss G1 kleiner als das Potenzial Vn
an dem ersten Wechselspannungsanschluss W1 ist, so leitet der pTFET.
Eine positive Halbwelle zwischen dem ersten und dem zweiten Wechselspannungsanschlüssen W1
und W2 wird daher an die Gleichspannungsanschlüsse G1 und G2 weitergeleitet
und Leistung fließt
von der Wechselspannungsseite zur Gleichspannungsseite. Ist dagegen
das Gate-Potenzial Vg positiv gegenüber dem Potenzial Vn am ersten
Source-Drain-Anschluss SD1
und gegen Vp an dem zweiten Source-Drain-Anschluss SD2, so leitet der Transistor nicht.
Eine negative Halbwelle zwischen den ersten und zweiten Wechselspannungsanschlüssen W1, W2
wird daher nicht an die Gleichspannungsanschlüsse G1, G2 weitergeleitet.
Die gezeigte Schaltung ist daher ein Einweg-Gleichrichter. Der Spannungsabfall
bei Leistungsfluss von der Wechselspannungsseite in die Gleichspannungsseite
kann durch die Wahl der Transistorweite sehr gering gehalten werden
und unterliegt nicht einer fundamentalen Materialkonstante, wie
es bei der Schwellspannung einer PN-Diode der Fall ist.
-
Für einen
Leistungsrückfluss
müsste
der Tunnel-Transistor T1 leiten. Gleichzeitig müsste Vp größer als Vn sein, das heißt die Spannung
zwischen dem ersten Gleichspannungsanschluss G1 und dem zweiten
Gleichspannungsanschluss G2 müsste
größer sein
als die Spannung zwischen dem ersten Wechselspannungsanschluss W1
und dem zweiten Wechselspannungsanschluss W2. Dieser Fall tritt ein,
wenn die in dem Kondensator C anliegende Spannung höher wäre als die
Spannung der Wechselspannungsquelle W, sodass Leistung von der Gleichspannungsseite
in die Wechselspannungsseite fließen würde.
-
Im
Gegensatz zu einem Einweg-Gleichrichter mit einem normalen p-Kanal
MOS-FET findet jedoch aufgrund der Kennlinie des Tunnel-Transistors T1
kein Leistungsrückfluss
statt, außer
wenn bis die Spannung zwischen der Gleichspannungsseite G1 und der
Wechselspannungsseite W1, das heißt zwischen Vp und Vn, einen
Schwellwert überschreitet, der
gleich der Sperrspannung Vpnd oder Vpnv des Tunnel-Transistors T1
ist. Ein Leistungsrückfluss,
der zu einer Verschlechterung des Wirkungsgrads der Gleichrichterschaltung
führt,
findet somit nicht statt, solange die Spannung zwischen dem ersten
und zweiten Source-Drain-Anschluss
SD1 und SD2 nicht größer als
die Sperrspannung Vpnd oder Vpnv ist.
-
Mit
einer Kennlinie gemäß 5 ist
die in 9 gezeigte Schaltung besonders für Ultra-Low-Voltage-Anwendungen
geeignet.
-
Zum
Gleichrichten von Schaltungen mit höheren Spannungsunterschieden
kann eine Anzahl N von Tunnel-Transistoren in Serie geschaltet werden. Die
Kennlinien sind für
zwei und drei Tunnel-Transistoren zusammen mit 6 und 7 bereits
beschrieben worden. Bei N in Serie geschalteten Transistoren ergibt
sich eine Schwellspannung von N·Vpnd, sodass ein Leistungsrückfluss
erst für
wesentlich größere Differenzen
zwischen dem ersten Gleichspannungsanschluss G1 und dem ersten Wechselspannungsanschluss
W1 einsetzt als bei Verwendung von nur einem Tunnel-Transistor.
-
Alternativ
zu der Serienschaltung von Tunnel-Transistoren lassen sich auch
Tunnel-Transistoren einsetzen, die eine Kennlinie wie in 8 aufweisen.
Leistungsrückfluss
tritt erst bei Spannungen Vpnv zwischen dem ersten Gleichspannungsanschluss
G1 und dem ersten Wechselspannungsanschluss W1 auf, die betragsmäßig wesentlich
größer als
die PN-Dioden-Schwellspannung
Vpnd sind. Eine derartige Schaltung ist für Ultra-Low-Voltage-Anwendungen
wie auch für
höhere
Betriebsspannungen geeignet.
-
Die
in 9 gezeigte Schaltung verhindert einen Leistungsrückfluss
von der Gleichspannungsseite in die Wechselspannungsseite, weist
eine einfache Topologie auf und kommt ohne zusätzliche Ansteuerschaltungen
aus. Sie besitzt daher einen hohen Wirkungsgrad bei geringer benötigter Chipfläche. Die
Schaltung lässt
sich auch mit einem nTFET realisieren, wobei die Polaritäten der
Spannungen vertauscht werden müssen.
-
10 zeigt
einen Brücken-Gleichrichter
mit vier Tunnel-Transistoren
T1, T2, T3 und T4. Ein erster Source-Drain-Anschluss SD1, ein zweiter Source-Drain-Anschluss
SD2 und der Gate-Anschluss G eines ersten Tunnel-Transistors T1
sind jeweils respektive mit einem ersten Wechselspannungsanschluss
W1, einem ersten Gleichspannungsanschluss G1 und einem zweiten Wechselspannungsanschluss
W2 verbunden. Der erste Source-Drain-Anschluss
SD1, der zweite Source-Drain-Anschluss SD2 und der Gate-Anschluss
G eines zweiten Tunnel-Transistors T2 sind jeweils respektive mit
dem zweiten Wechselspannungsanschluss W2, dem ersten Gleichspannungsanschluss G1
und dem ersten Wechselspannungsanschluss W1 verbunden. Die Tunnel-Transistoren T1 und
T2 sind pTFETs. Der erste Source-Drain-Anschluss SD1, der zweite Source-Drain-Anschluss
SD2 und der Gate-Anschluss G eines dritten Tunnel-Transistors T3
sind jeweils respektive mit dem ersten Wechselspannungsanschluss
W1, dem zweiten Gleichspannungsanschluss G2 und dem zweiten Wechselspannungsanschluss
W2 verbunden. Der erste Source-Drain-Anschluss SD1, der zweite Source-Drain-Anschluss
SD2 und der Gate-Anschluss G eines vierten Tunnel-Transistors T4
sind jeweils respektive mit dem zweiten Wechselspannungsanschluss
W2, dem zweiten Gleichspannungsanschluss G2 und dem ersten Wechselspannungsanschluss
W1 verbunden. Die Tunnel-Transistoren
T3 und T4 sind nTFETs. Zwischen dem ersten Wechselspannungsanschluss
W1 und dem zweiten Wechselspannungsan schluss W2 ist eine Wechselspannungsquelle
W vorgesehen, die zum Beispiel eine Antennenspule einer kontaktlosen
Chipkarte sein kann. Zwischen dem ersten Gleichspannungsanschluss
G1 und dem zweiten Gleichspannungsanschluss G2 ist ein Kondensator
C vorgesehen, der zum Glätten
der gleichgerichteten Wechselspannung dient.
-
Bei
einer positiven Halbwelle der Wechselspannungsquelle W leiten die
Tunnel-Transistoren T1 und T4, während
die Tunnel-Transistoren
T2 und T3 sperren. Strom fließt
von dem ersten Wechselspannungsanschluss W1 über den ersten Tunnel-Transistor T1 zum
ersten Gleichspannungsanschluss G1 und zurück durch den zweiten Gleichspannungsanschluss
G2 und den vierten Tunnel-Transistor T4 zum zweiten Wechselspannungsanschluss
W2. Bei einer negativen Halbwelle der Wechselspannungsquelle W leiten
die Tunnel-Transistoren T2 und T3, während die Tunnel-Transistoren T1
und T4 sperren. Der Strom fließt
von dem zweiten Wechselspannungsanschluss W2 durch den zweiten Tunnel-Transistor
T2 zum ersten Gleichspannungsanschluss G1 und zurück durch
den zweiten Gleichspannungsanschluss G2 und den dritten Tunnel-Transistor
T3 zu dem ersten Wechselspannungsanschluss W1.
-
Leiten
entweder der erste Tunnel-Transistor T1 und der vierte Tunnel-Transistor
T4 oder der zweite Tunnel-Transistor T2 und der dritte Tunnel-Transistor
T3 und ist das Potenzial an dem ersten Gleichspannungsanschluss
G1 größer als
das Potenzial an dem ersten Wechselspannungsanschluss W1 beziehungsweise
dem zweiten Wechselspannungsanschluss W2, so findet aufgrund der
Kennlinien der Tunnel-Transistoren kein Leistungsrückfluss
von der Gleichspannungsseite in die Wechselspannungsseite statt.
Voraussetzung dafür
ist, dass die zwischen dem ersten und zweiten Source-Drain-Anschlüssen SD1
und SD2 an liegende Spannung betragsmäßig nicht größer ist
als die Sperrspannung Vpnd oder Vpnv der Transistoren T1 bis T4.
Die Transistoren können
so wie in 5 gezeigt mit einer Dioden-Schwellspannung,
insbesondere bei Ultra-Low-Voltage-Anwendungen eingesetzt werden. Alternativ
dazu können
sie so ausgelegt werden, dass eine vollkommene Verarmung der Raumladungszone
wie gemäß 8 eintritt
und die Sperrspannung Vpnv betragsmäßig höher wird.
-
11 zeigt
die gleiche Schaltung wie in 10, nur
dass die einzelnen Tunnel-Transistoren T1 bis T4 durch eine Serienschaltung
von Tunnel-Transistoren ersetzt wurden, um die Sperrspannung N·Vpnd ähnlich wie
in 6 und 7 zu erhöhen. Der Transistor T1 besteht
nun aus N Transistoren T11, T12, ..., T1N, deren Gates G zusammen
angesteuert werden und deren Source-Drain-Anschlüsse in Serie geschaltet sind.
In ähnlicher
Weise ist der zweite Tunnel-Transistor T2, der dritte Tunnel-Transistor
T3 und der vierte Tunnel-Transistor T4 als Serienschaltung ausgeführt. Die
Funktionsweise ist die gleiche wie in 10. Zur
Erhöhung
der Stromtreibfähigkeit
können
die einzelnen in Serie geschalteten Transistoren jedoch vergrößerte Transistorweiten aufweisen.
Auch die in den 10 und 11 gezeigte
Gleichrichterschaltung verhindert einen Leistungsrückfluss
von der Gleichspannungsseite in die Wechselspannungsseite und kommt
ohne Ansteuerschaltung aus.
-
- C
- Kondensator
- G
- Gate-Anschluss
- G1,
G2
- erster
und zweiter Gleichspannungsanschluss
- GD
- Gate-Dielektrikum
- GE
- Gate-Elektrode
- I
- Strom
- S
- Kanalbereich
- SD1,
SD2
- erster
und zweiter Source-Drain-Anschluss
- Ti
- Tunnel-Transistor,
i = 1 bis 4
- Tij
- Tunnel-Transistor
in Serie , i = 1 bis 4; j = 1 bis N
- Vg
- Gate-Spannung
- Vn
- Spannung
am n+ Bereich
- Vp
- Spannung
am p+ Bereich
- Vpnd
- Dioden-Schwellspannung
der Tunnel-Transistoren
- Vpnv
- Sperrspannung
eines verarmten PN-Übergangs
- W
- Wechselspanungsquelle
- W1,
W2
- erster
und zweiter Wechselspannungsanschluss