KR101475294B1 - 전자부품 - Google Patents

전자부품 Download PDF

Info

Publication number
KR101475294B1
KR101475294B1 KR1020120025938A KR20120025938A KR101475294B1 KR 101475294 B1 KR101475294 B1 KR 101475294B1 KR 1020120025938 A KR1020120025938 A KR 1020120025938A KR 20120025938 A KR20120025938 A KR 20120025938A KR 101475294 B1 KR101475294 B1 KR 101475294B1
Authority
KR
South Korea
Prior art keywords
electronic component
solder
volume
substrate
metal terminal
Prior art date
Application number
KR1020120025938A
Other languages
English (en)
Other versions
KR20120106599A (ko
Inventor
마사요시 하루키
요시오 타케우치
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20120106599A publication Critical patent/KR20120106599A/ko
Application granted granted Critical
Publication of KR101475294B1 publication Critical patent/KR101475294B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Abstract

기판에 장착해도 충분한 진동음(울림) 억제 효과를 얻을 수 있는 전자부품을 얻는다.
전자부품(10)은 서로 대향하는 2개의 단면(22a, 22b)과, 서로 대향하는 2개의 측면(20a, 20b)과, 서로 대향하는 2개의 주면(18a, 18b)을 가지는 기체(14)와, 기체(14)의 단면(22a, 22b)에 형성되는 외부전극(36a, 36b)을 포함하는 전자부품 본체(12)를 포함한다. 외부전극(36a, 36b)에는 솔더(44)에 의해 금속단자(38a, 38b)가 접속된다. 전자부품 본체(12)의 체적을 Vc, 외부전극(36a, 36b)과 금속단자(38a, 38b)의 1쌍에서의 솔더(44)의 체적을 Vh로 했을 때 21≤Vc/Vh≤320의 관계를 만족한다.

Description

전자부품{ELECTRONIC COMPONENT}
본 발명은 전자부품에 관한 것으로, 특히 예를 들면 적층 세라믹 콘덴서 등과 같은 전자부품에 관한 것이다.
최근 전자기기의 소형화·고기능화가 급속히 진행되고 있어, 전자기기에 탑재되는 전자부품에 대해서도 소형화가 요구되고 있다. 예를 들어 적층 세라믹 콘덴서의 경우, 박층화 기술 및 다층화 기술의 진전에 따라, 알루미늄 전해 콘덴서를 대체할 수 있는 고(高)정전용량을 가지는 것이 상품화되게 되었다.
적층 세라믹 콘덴서(1)는 도 10에 나타내는 바와 같이, 복수의 세라믹층(2)과 내부전극(3)이 교대로 적층된 기체(基體;base member)(4)를 포함한다. 복수의 내부전극(3) 중 인접하는 것이, 기체(4)의 대향하는 단면에 교대로 인출된다. 내부전극(3)이 인출된 기체(4)의 단면에는 내부전극(3)에 전기적으로 접속되는 외부전극(5)이 형성된다. 이러한 구성에 의해, 기체(4)의 대향하는 단부에 마련된 외부전극(5) 사이에 정전용량이 형성된다. 적층 세라믹 콘덴서(1)는 솔더(6)에 의해 기판(7)상에 장착된다. 이 때, 적층 세라믹 콘덴서(1)의 외부전극(5)이 솔더(6)에 의해 기판(7)상에 장착된다.
이러한 적층 세라믹 콘덴서(1)에서는 세라믹층(2)의 재료로서 유전율이 비교적 높은 티탄산 바륨 등의 강유전체 재료가 일반적으로 사용되고 있는데, 이러한 강유전체 재료는 압전성 및 전기 일그러짐성(electrostriction)을 가진다. 적층 세라믹 콘덴서(1)에 교류 전압이 가해지면, 세라믹층(2)에 기계적 일그러짐이 생긴다. 그 진동이 외부전극(5)을 통해 기판(7)에 전달되면, 기판(7) 전체가 음향 방사면이 되어, 잡음이 되는 진동음(울림)을 발생시킬 우려가 있다.
이에 대한 대책으로서 도 11에 나타내는 바와 같이, 적층 세라믹 콘덴서(1)의 외부전극(5)에 1쌍의 금속단자(8)를 솔더로 접속하고, 기판(7)과 적층 세라믹 콘덴서(1)가 간격을 띄우도록 해서, 금속단자(8)를 기판(7)에 솔더링하는 구성이 고려되고 있다. 이러한 구성으로 함으로써, 금속단자(8)의 탄성 변형에 의해 교류 전압이 가해짐으로써 세라믹층에 생기는 기계적 일그러짐을 흡수할 수 있고, 그 진동이 외부전극을 통해 기판에 전달되는 것을 억제하여 잡음의 발생을 감소시킬 수 있다(특허문헌 1 참조 도 21).
일본국 공개특허공보 2004-288847호
그러나 금속단자를 이용해서 적층 세라믹 콘덴서를 기판에 장착하는 구성을 채용하더라도, 충분히 기판의 진동음(울림)을 억제하는 효과를 얻을 수 없다.
그러므로 본 발명의 주된 목적은 기판에 장착해도 충분한 진동음(울림)의 억제 효과를 얻을 수 있는 전자부품을 제공하는 것이다.
본 발명은 서로 대향하는 2개의 단면(端面)과, 서로 대향하는 2개의 측면과, 서로 대향하는 2개의 주면(主面)을 가지는 기체와, 기체의 단면에 형성되는 외부전극을 포함하는 전자부품 본체, 및 외부전극에 솔더 접합에 의해 접속되는 금속단자를 포함하는 전자부품으로서, 전자부품 본체의 체적을 Vc, 외부전극과 금속단자의 1쌍에서의 솔더 체적을 Vh로 했을 때, 21≤Vc/Vh≤320의 관계를 만족시키는 것을 특징으로 하는 전자부품이다.
이러한 전자부품에 있어서, 외부전극과 금속단자의 1쌍에서의 솔더 체적(Vh)은 전자부품 본체의 2개의 단면에서의 솔더 체적의 평균값으로 정의된다.
금속단자에 부착되는 솔더의 체적이 커지면, 그 부분의 단자 두께가 커지는 것과 동일한 효과가 있어 단자 강성이 커진다. 단자 강성이 커지면 전자부품 본체에 발생한 변형이 금속단자로 흡수되기 어려워지고, 전자부품 본체의 변형이 기판에 전해져 기판의 진동음(울림)이 커진다. 반대로, 금속단자에 부착되는 솔더의 체적이 작아지면, 그 부분의 단자 두께가 작아지는 것과 동일한 효과가 있어 단자 강성이 작아진다. 단자 강성이 작아지면 전자부품 본체에 발생한 변형이 금속단자로 흡수되기 쉬워지고, 전자부품 본체의 변형이 기판에 전해지기 어려워져 기판의 진동음(울림)이 작아진다.
여기서 전자부품 본체의 체적(Vc)과, 외부전극과 금속단자의 1쌍에서의 솔더 체적(Vh)과의 관계를 조사한 결과, 이들의 비(Vc/Vh)가 21 이상일 때, 기판의 진동음을 양호하게 억제할 수 있음을 알 수 있었다.
한편 솔더의 체적이 작아질수록 기판의 진동음을 억제하는 효과는 높아지지만, 외부전극과 금속단자 사이의 고착 강도는 작아진다. 외부전극과 금속단자 사이에서 충분한 고착 강도를 얻기 위해서는 Vc/Vh가 320 이하일 필요가 있다.
여기서, 외부전극과 금속단자의 1쌍에서의 솔더 체적(Vh)은 전자부품 본체의 2개의 단면에서의 솔더 체적의 평균값으로 정의되는 값이다.
본 발명에 의하면, 전자부품 본체에 발생하는 변형이 기판에 전해지기 어려워 기판의 진동음(울림)을 억제할 수 있으며, 전자부품 본체의 외부전극과 금속단자 사이에 충분한 고착 강도를 가지는 전자부품을 얻을 수 있다.
본 발명의 상술한 목적, 그 밖의 목적, 특징 및 이점은 도면을 참조하여 행하는 이하의 발명을 실시하기 위한 최선의 형태에 관한 설명을 통해 한층 명확해질 것이다.
도 1은 본 발명의 전자부품의 일례를 나타내는 사시도이다.
도 2는 도 1에 나타내는 전자부품의 정면도이다.
도 3은 도 1에 나타내는 전자부품의 상면도이다.
도 4는 도 3의 선 IV-IV를 따라 자른 단면도이다.
도 5는 도 2의 선 V-V를 따라 자른 단면도이다.
도 6은 전자부품 본체의 각 치수를 나타내는 도해도이다.
도 7은 솔더의 체적을 구하기 위해 복수개의 위치에서 측정되는 외부전극과 금속단자와의 간격을 나타내는 도해도이다.
도 8은 전자부품을 실장한 기판의 진동음을 측정하기 위한 장치의 일례를 나타내는 도해도이다.
도 9는 전자부품과 금속단자의 고착 강도의 측정방법을 나타내는 도해도이다.
도 10은 종래의 전자부품을 기판에 실장한 상태를 나타내는 도해도이다.
도 11은 도 10에 나타내는 전자부품의 문제점을 해결하기 위해 제안된 종래의 전자부품을 나타내는 사시도이다.
도 1은 본 발명의 전자부품의 일례를 나타내는 사시도이고, 도 2는 그 정면도이며, 도 3은 그 상면도이다. 또한 도 4는 도 3의 선 IV-IV를 따라 자른 단면도이고, 도 5는 도 2의 선 V-V를 따라 자른 단면도이다.
이 전자부품(10)은 전자부품 본체(12)를 포함한다. 전자부품 본체(12)는 예를 들면 직육면체 형상의 기체(14)를 포함한다. 여기서는 전자부품 본체(12)로서, 적층 세라믹 콘덴서를 이용한 전자부품의 예가 도시되어 있다.
기체(14)는 적층된 복수의 세라믹층(16)으로 이루어지고, 서로 대향하는 제1 주면(18a) 및 제2 주면(18b)과, 서로 대향하는 제1 측면(20a) 및 제2 측면(20b)과, 서로 대향하는 제1 단면(22a) 및 제2 단면(22b)을 가진다. 기체(14)는 모서리부(corner portion)(24) 및 능선부(ridge portion)(26)가 각각 둥그스름하게 되어 있는 것이 바람직하다.
기체(14)를 형성하기 위한 세라믹층(16)의 세라믹 재료로는 예를 들면 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등의 주성분으로 이루어지는 유전체 세라믹을 사용할 수 있다. 또한 세라믹층(16)의 세라믹 재료로는 그들 주성분에 Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등의 부성분을 첨가한 것이 사용되어도 된다. 기체(14)의 각 세라믹층(16)의 두께는 0.5㎛∼10㎛인 것이 바람직하다.
기체(14)의 내부에는 세라믹층(16) 사이에 복수의 제1 내부전극(28a) 및 복수의 제2 내부전극(28b)이 교대로 배치된다. 제1 내부전극(28a) 및 제2 내부전극(28b)의 재료로는 각각 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등을 이용할 수 있다. 각 제1 내부전극(28a)의 두께 또는 각 제2 내부전극(28b)의 두께는 각각 0.3㎛∼2.0㎛인 것이 바람직하다.
제1 내부전극(28a)은 제1 대향부(30a), 제1 인출부(32a), 제1 노출부(34a)를 가진다. 제1 대향부(30a)는 제2 내부전극(28b)과 대향한다. 제1 인출부(32a)는 제1 대향부(30a)에서 기체(14)의 제1 단면(22a)으로 인출된다. 제1 노출부(34a)는 기체(14)의 제1 단면(22a)에 노출된다.
제2 내부전극(28b)은 제1 내부전극(28a)과 마찬가지로, 제1 내부전극(28a)과 대향하는 제2 대향부(30b)와, 제2 대향부(30b)에서 기체(14)의 제2 단면(22b)으로 인출된 제2 인출부(32b)와, 기체(14)의 제2 단면(22b)에 노출되는 제2 노출부(34b)를 가진다.
기체(14)의 외표면에는 제1 외부전극(36a) 및 제2 외부전극(36b)이 배치된다. 제1 외부전극(36a)은 기체(14)의 제1 단면(22a)을 덮고, 제1 및 제2 주면(18a, 18b)과 제1 및 제2 측면(20a, 20b)에 돌아들어가도록 형성된다. 이 제1 외부전극(36a)은 기체(14)의 제1 단면(22a)에 있어서, 제1 내부전극(28a)의 제1 노출부(34a)에 접속된다. 마찬가지로, 제2 외부전극(36b)은 기체(14)의 제2 단면(22b)을 덮고, 제1 및 제2 주면(18a, 18b)과 제1 및 제2 측면(20a, 20b)에 돌아들어가도록 형성된다. 이 제2 외부전극(36b)은 기체(14)의 제2 단면(22b)에 있어서, 제2 내부전극(28b)의 제2 노출부(34b)에 접속된다.
제1 외부전극(36a) 및 제2 외부전극(36b)의 재료로는 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등을 사용할 수 있는데, 그 중에서도 Cu를 사용하는 것이 바람직하다. 제1 외부전극(36a) 및 제2 외부전극(36b)의 두께는 10㎛∼80㎛인 것이 바람직하다.
전자부품 본체(12)의 제1 외부전극(36a)에는 솔더 접합에 의해 제1 금속단자(38a)가 장착된다. 또한 전자부품 본체(12)의 제2 외부전극(36b)에는 솔더 접합에 의해 제2 금속단자(38b)가 장착된다. 제1 금속단자(38a)는 제1 외부전극(36a)에 접속되는 제1 접속부(40a)와, 후술하는 기판에 접속되는 제2 접속부(42a)가 L자 형상으로 배치된 형상으로 형성된다. 제1 금속단자(38a)의 폭은 기체(14)의 제1 단면(22a)을 덮는 부분에서의 제1 외부전극(36a)의 긴 변 방향의 길이와 같아지도록 설정된다. 또한 제1 금속단자(38a)의 길이는 기체(14)의 제1 단면(22a)을 덮는 부분에서의 제1 외부전극(36a)의 짧은 변 방향의 길이보다 길어지도록 형성된다. 이 제1 외부전극(36a)의 단부를 따라 기체(14)의 제1 주면(18a)이 배치되도록, 제1 금속단자(38a)의 제1 접속부(40a)가 솔더(44)로 제1 외부전극(36a)에 접속된다. 따라서 기체(14)의 제1 단면(22a)상의 제1 외부전극(36a)이 제1 금속단자(38a)로 덮이도록 해서, 제1 금속단자(38a)가 제1 외부전극(36a)에 접속된다.
제2 금속단자(38b)도 제1 금속단자(38a)와 마찬가지로 형성되며, 그 제1 접속부(40b)가 솔더(44)로 제2 외부전극(36b)에 접속된다. 여기서 제1 금속단자(38a)의 제2 접속부(42a) 및 제2 금속단자(38b)의 제2 접속부(42b)는 전자부품 본체(12)의 안쪽을 향해 연장되도록 배치된다.
금속단자(38a, 38b)는 바람직하게는, 금속 본체의 표면에 형성된 도금막을 포함한다. 단자 본체는 예를 들면 Ni, Fe, Cu, Ag, Cr 또는 이 금속들 중 1종 이상의 금속을 주성분으로 포함하는 합금으로 형성된다. 특히 단자 본체는 Ni, Fe, Cr 또는 이 금속들 중 1종 이상의 금속을 주성분으로 포함하는 합금으로 이루어지는 것이 바람직하다. 구체적으로는, 단자 본체의 모재(母材)로서 Fe-42Ni 합금이나 Fe-18Cr 합금 등이 사용된다. 단자 본체의 두께는 0.05mm∼0.5mm 정도인 것이 바람직하다.
도금막은 예를 들면 단자 본체를 덮는 하층 도금막과, 하층 도금막을 덮는 상층 도금막으로 구성된다. 하층 도금막 및 상층 도금막 각각은 복수의 도금막으로 구성되어 있어도 된다.
하층 도금막은 예를 들면 Ni, Fe, Cu, Ag, Cr 또는 이 금속들 중 1종 이상의 금속을 주성분으로 포함하는 합금으로 형성된다. 특히 하층 도금막은 Ni, Fe, Cr 또는 이 금속들 중 1종 이상의 금속을 주성분으로 포함하는 합금으로 이루어지는 것이 바람직하다. 하층의 도금막의 두께는 1.0㎛∼5.0㎛ 정도인 것이 바람직하다. 단자 본체 및 하층 도금막 각각을, 고융점의 Ni, Fe, Cr 또는 이 금속들 중 1종 이상의 금속을 주성분으로 포함하는 합금으로 형성함으로써, 외부전극(36a, 36b)의 내열성을 향상시킬 수 있다.
상층 도금막은 예를 들면 Sn, Ag, Au 또는 이 금속들 중 1종 이상의 금속을 주성분으로 포함하는 합금으로 형성된다. 특히 상층 도금막은 Sn 또는 Sn을 주성분으로 포함하는 합금으로 이루어지는 것이 바람직하다. 상층 도금막의 두께는 1.0㎛∼5.0㎛ 정도인 것이 바람직하다. 상층 도금막을 Sn 또는 Sn을 주성분으로 포함하는 합금으로 형성함으로써, 금속단자(38a, 38b)와 외부전극(36a, 36b)의 솔더링성을 향상시킬 수 있다.
솔더(44)로서는 예를 들면 Sn-Sb계, Sn-Ag-Cu계, Sn-Cu계, Sn-Bi계 등의 LF 솔더를 사용할 수 있다. 그 중에서도 Sn-Sb계 솔더의 경우에는 Sb의 함유율이 5∼15% 정도인 것이 바람직하다.
이러한 전자부품(10)에 있어서, 전자부품 본체(12)의 체적을 Vc로 하고, 외부전극(36a, 36b)과 금속단자(38a, 38b)의 1쌍에 있어서의 솔더(44) 체적을 Vh로 했을 때, 21≤Vc/Vh≤320의 관계를 만족하도록 각 체적(Vc 및 Vh)이 설정된다. 여기서 솔더(44)의 체적(Vh)은 전자부품 본체(12)의 대향하는 2개의 단면에 있어서의 솔더(44) 체적의 평균값으로 표시되는 값이다.
다음으로 전자부품 본체(12)로서의 적층 세라믹 콘덴서의 제조방법의 일례에 대하여 설명한다.
먼저 세라믹 그린시트, 내부전극용 도전성 페이스트 및 외부전극용 도전성 페이스트를 준비한다. 세라믹 그린시트나 각종 도전성 페이스트에는 바인더 및 용제가 포함되는데, 공지의 유기 바인더나 유기 용제를 사용할 수 있다.
다음으로 세라믹 그린시트 위에, 예를 들면 스크린 인쇄 등에 의해 소정 패턴으로 내부전극용 도전성 페이스트를 인쇄하여 내부전극 패턴을 형성한다.
그리고 내부전극 패턴이 인쇄되어 있지 않은 외층용 세라믹 그린시트를 소정 매수 적층하고, 그 위에 내부전극 패턴이 인쇄된 세라믹 그린시트를 순차 적층하고, 그 위에 외층용 세라믹 그린시트를 소정 매수 적층함으로써 마더 적층체를 제작한다.
그리고 나서 마더 적층체를 정수압 프레스 등의 수단에 의해 적층방향으로 프레스한다.
그리고 프레스한 마더 적층체를 소정 사이즈로 컷팅하여, 소성 전의 세라믹 적층체를 잘라낸다. 이 때, 배럴 연마 등으로 소성 전의 세라믹 적층체의 모서리부나 능선부를 둥그스름하게 해도 된다.
그리고 나서 소성 전의 세라믹 적층체를 소성한다. 이 경우, 소성 온도는 기체나 내부전극의 재료에 따라서도 다른데, 900℃∼1300℃인 것이 바람직하다. 소성 후의 세라믹 적층체는 적층 세라믹 콘덴서의 기체(14), 제1 내부전극(28a) 및 제2 내부전극(28b)이 된다.
소성 후의 세라믹 적층체의 제1 및 제2 단면상에 외부전극용 도전성 페이스트를 부여하고, 베이킹함으로써 외부전극(36a, 36b)을 형성한다. 여기서 베이킹 온도는 700℃∼900℃인 것이 바람직하다. 한편 외부전극용 도전성 페이스트의 베이킹 및 상술한 소성 전의 세라믹 적층체의 소성은 예를 들면 대기 중, N2 분위기 중, 수증기+N2 분위기 중 등에서 이루어진다.
이렇게 해서 얻어진 적층 세라믹 콘덴서의 외부전극(36a, 36b)에, 솔더(44)를 이용해서 제1 및 제2 금속단자(38a, 38b)가 접속된다. 이 때, 예를 들면 리플로우 솔더링에 의해 금속단자(38a, 38b)가 적층 세라믹 콘덴서에 접속되는데, 그 솔더링 온도로서 270℃∼290℃의 열이 30초 이상 부여된다.
이렇게 해서 얻어진 전자부품(10)은 기판(50)상에 탑재된다. 이 때, 제1 금속단자(38a)의 제2 접속부(42a) 및 제2 금속단자(38b)의 제2 접속부(42b)가, 기판(50)상에 솔더링된다. 여기서 금속단자(38a, 38b)의 제1 접속부(40a, 42a)의 길이가 외부전극(36a, 36b)의 짧은 변 방향의 길이보다 길어지도록 형성되어 있기 때문에, 전자부품 본체(12)가 기판(50)의 표면으로부터 들뜬 상태로 기판(50)상에 장착된다.
이 전자부품(10)에 교류 전압을 인가함으로써, 세라믹층(16)에 기계적 일그러짐이 발생한다. 그러나 전자부품 본체(12)가 기판(50)의 표면으로부터 들뜬 상태로 금속단자(38a, 38b)에 의해 지지되고 있기 때문에, 금속단자(38a, 38b)의 탄성 변형에 의해 전자부품 본체(12)에 발생하는 변형이 흡수된다.
그러나 솔더(44)의 체적이 커지면, 상대적으로 단자 강성이 올라간다. 그 때문에 금속단자(38a, 38b)가 구부러지기 어려워져, 전자부품 본체(12)에서 발생하는 변형이 흡수되기 어려워진다. 그로 인해 전자부품 본체(12)에서 발생하는 변형이 기판(50)에 전해지기 쉬워져, 기판(50)의 진동음(울림)이 커진다.
반대로 솔더(44)의 체적이 작아지면, 상대적으로 단자 강성이 내려간다. 그 때문에 금속단자(38a, 38b)가 구부러지기 쉬워져, 전자부품 본체(12)에서 발생하는 변형이 흡수되기 쉬워진다. 그로 인해 전자부품 본체(12)에서 발생하는 변형이 기판(50)에 전해지기 어려워져, 기판(50)의 진동음(울림)이 작아진다. 단, 솔더(44)의 체적이 너무 작아지면, 금속단자(38a, 38b)와 외부전극(36a, 36b)의 고착 강도가 작아진다.
이 발명의 전자부품(10)에서는 전자부품 본체(12)의 체적을 Vc, 외부전극(36a, 36b)과 금속단자(38a, 38b)의 1쌍에서의 솔더(44) 체적을 Vh로 했을 때, 21≤Vc/Vh≤320의 관계를 만족하도록 설정되어 있다. 여기서 외부전극(36a, 36b)과 금속단자(38a, 38b)의 1쌍에서의 솔더(44) 체적(Vh)은 전자부품 본체(12)의 2개의 단면(22a, 22b)에서의 솔더(44) 체적의 평균값으로 표시되는 값이다. Vc/Vh의 값이 21 이상이면, 전자부품 본체(12)에서 발생하는 변형을 양호하게 흡수할 수 있다. 또한 Vc/Vh가 320 이하이면, 전자부품 본체(12)에 대한 솔더(44)의 체적의 비율이 커지고, 금속단자(38a, 38b)와 외부전극(36a, 36b)의 고착 강도를 충분히 크게 할 수 있다.
상기의 제조방법에 따라, 칩 사이즈 3.2(±0.2)mm×1.6(±0.2)mm×1.6(±0.2)mm(±0.2mm는 제조 공차이다), 용량 10㎌의 전자부품 본체(12)(적층 세라믹 콘덴서)를 준비하고, 표 1에 나타내는 바와 같이 시료 1∼9의 전자부품(10)을 제작하였다. 한편 전자부품 본체(12)와 금속단자(38a, 38b)의 장착은 Sb가 10% 함유된 Sn-Sb 솔더로 장착하였다. 다음으로 이 전자부품(10)들에 대하여, 전자부품 본체(12)의 체적(Vc)과 외부전극(36a, 36b)과 금속단자(38a, 38b)의 1쌍에서의 솔더(44) 체적(Vh)의 비(Vc/Vh)와, 기판(50)의 진동음(울림)과의 관계에 대하여 조사하였다. 또한 비교예로서 시료 1∼9에서 사용한 것과 같은 전자부품 본체(12)(적층 세라믹 콘덴서)를 준비하였다. 단, 비교예에는 금속단자를 장착하지 않았다. 한편 그 밖의 칩 사이즈로서는 1.0(±0.05)mm×0.5(±0.05)mm×0.5(±0.05)mm, 1.6(±0.1)mm×0.8(±0.1)mm×0.8(±0.1)mm, 2.0(±0.1)mm×1.25(±0.1)mm×1.25(±0.1)mm, 3.2(±0.3)mm×2.5(±0.2)mm×2.5(±0.2)mm 등을 이용할 수 있다.
먼저, 전자부품 본체(12)의 체적(Vc)을 구하기 위해, 도 6에 나타내는 바와 같이 외부전극(36a, 36b) 부분을 포함시킨 전자부품 본체(12)의 길이(L), 폭(W), 높이(T)를 마이크로미터로 측정하고, 규격 치수+제조 공차의 치수 범위 내임을 확인하였다. 여기서 규격 치수+제조 공차의 치수 범위 내인 것을 규격 치수(3.2mm×1.6mm×1.6mm)로 간주하고, 전자부품 본체(12)의 체적(Vc)을 Vc=L×W×T로 정의하였다.
다음으로 외부전극(36a, 36b)과 금속단자(38a, 38b)의 1쌍에서의 솔더(44) 체적(Vh)을 구하기 위해, 전자부품 본체(12)의 폭(W) 및 높이(T)로부터 단면 면적 S=W×T를 구하였다. 또한 도 7에 나타내는 바와 같이, 광학 현미경으로 제1 외부전극(36a)과 제1 금속단자(38a) 사이에 있어서, 간격(E11, E12, E13) 3군데를 측정하였다. 이 간격(E11, E12, E13) 3군데의 평균값을 제1 외부전극(36a)과 제1 금속단자(38a)와의 간격(E1)으로 하였다. 그리고 전자부품 본체(12)의 단면 면적(S) 및 제1 외부전극(36a)과 제1 금속단자(38a)와의 간격(E1)의 곱 Vh1=S×E1로부터, 제1 외부전극(36a)과 제1 금속단자(38a) 사이의 솔더(44)의 체적(Vh1)을 구하였다.
마찬가지로 해서, 제2 외부전극(36b)과 제2 금속단자(38b)와의 간격(E21, E22, E23) 3군데를 측정하고, 그 평균값으로부터 제2 외부전극(36b)과 제2 금속단자(38b)와의 간격(E2)을 구하였다. 그리고 제2 외부전극(36b)과 제2 금속단자(38b) 사이의 솔더(44)의 체적(Vh2)을 Vh2=S×E2로부터 구하였다. 얻어진 2개의 솔더(44)의 체적(Vh1, Vh2)의 평균값을 구해, 외부전극(36a, 36b)과 금속단자(38a, 38b)의 1쌍에서의 솔더(44) 체적(Vh)으로 하였다.
그리고 전자부품(10)을 두께 1.6mm의 유리 에폭시 기판(50)에 장착하고, 도 8에 나타내는 것과 같은 장치(60)로 기판(50)의 진동음(울림)을 측정하였다. 즉, 전자부품(10)을 실장한 기판(50)을 무향 상자(62) 안에 설치하고, 전자부품(10)에 대하여 주파수:3kHz, 전압:1Vpp의 교류 전압을 인가하였다. 그리고 그 때에 발생하는 진동음(울림)을 집음(集音) 마이크(64)로 집음하고, 소음계(66) 및 FFT 애널라이저(가부시키가이샤 오노소키 제품 CF-5220)(68)로 집음된 소리의 음압 레벨을 측정하였다. 한편 집음 마이크(64)는 기판(50)으로부터 3mm만큼 거리를 두고 설치하였다.
얻어진 결과를 표 1에 나타낸다. 표 1에는 Vc/Vh와 기판 진동 음압 레벨과의 관계를 나타내는 동시에, 금속단자를 마련하지 않고 전자부품 본체(12)의 외부전극(36a, 36b)을 직접 기판(50)에 솔더링했을 경우의 진동 음압 레벨에 대한 음압 레벨비를 나타냈다.
Figure 112012020507900-pat00001
표 1로부터 알 수 있듯이, Vc/Vh가 21 이상이 되면, 금속단자가 없는 전자부품에 비해 기판 진동 음압 레벨을 40% 이상 끌어내릴 수 있다.
또한 도 9에 나타내는 바와 같이, 기판(50)에 전자부품 본체(12)를 솔더로 장착하고, 전자부품 본체(12)의 측면에 가공 지그를 속도 0.5mm/s의 힘으로 눌러, 외부전극(36a, 36b)과 금속단자(38a, 38b)와의 고착 강도를 조사하였다. 그 결과, Vc/Vh가 320 이하에서 30N 이상의 고착 강도를 얻을 수 있었다.
10 전자부품
12 전자부품 본체
14 기체
16 세라믹층
28a 제1 내부전극
28b 제2 내부전극
36a 제1 외부전극
36b 제2 외부전극
38a 제1 금속단자
38b 제2 금속단자
44 솔더
50 기판

Claims (3)

  1. 서로 대향하는 2개의 단면(端面)과, 서로 대향하는 2개의 측면과, 서로 대향하는 2개의 주면(主面)을 가지는 기체(base member)와, 상기 기체의 상기 단면에 형성되는 외부전극을 포함하는 전자부품 본체, 및
    상기 외부전극에 솔더 접합에 의해 접속되는 금속단자를 포함하는 전자부품으로서,
    상기 금속단자는 단자 본체와, 상기 단자 본체를 덮는 하층 도금막과, 상기 하층 도금막을 덮는 상층 도금막을 포함하고, 상기 상층 도금막의 두께가 1.0㎛~5.0㎛이며,
    상기 전자부품 본체의 체적을 Vc, 상기 외부전극과 상기 금속단자의 1쌍에서의 상기 솔더의 체적을 Vh로 했을 때, 21≤Vc/Vh≤320의 관계를 만족하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제 1 항에 있어서,
    상기 솔더는 Sn-Sb계 솔더이며, Sb의 함유량이 5~15%인 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제 1 항에 있어서,
    상기 솔더는 상기 적층 세라믹 콘덴서의 본체의 단면 내에 존재하는 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020120025938A 2011-03-18 2012-03-14 전자부품 KR101475294B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011061413 2011-03-18
JPJP-P-2011-061413 2011-03-18
JPJP-P-2012-036400 2012-02-22
JP2012036400A JP5664574B2 (ja) 2011-03-18 2012-02-22 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
KR20120106599A KR20120106599A (ko) 2012-09-26
KR101475294B1 true KR101475294B1 (ko) 2014-12-22

Family

ID=46814781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120025938A KR101475294B1 (ko) 2011-03-18 2012-03-14 전자부품

Country Status (4)

Country Link
US (1) US8830654B2 (ko)
JP (1) JP5664574B2 (ko)
KR (1) KR101475294B1 (ko)
CN (1) CN102683021B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140013289A (ko) * 2012-07-23 2014-02-05 삼성전기주식회사 세라믹 전자 부품 및 그 제조 방법
US9105405B2 (en) * 2012-09-28 2015-08-11 Tdk Corporation Ceramic electronic component with metal terminals
KR102064009B1 (ko) 2013-01-21 2020-01-08 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6028739B2 (ja) * 2013-03-07 2016-11-16 株式会社村田製作所 電子部品の製造方法
DE102013102278A1 (de) * 2013-03-07 2014-09-11 Epcos Ag Kondensatoranordnung
JP6112060B2 (ja) * 2013-06-19 2017-04-12 株式会社村田製作所 セラミック電子部品およびその製造方法
KR101525666B1 (ko) 2013-07-11 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP6201900B2 (ja) 2013-08-20 2017-09-27 株式会社村田製作所 セラミック電子部品
US10204737B2 (en) * 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
KR102122931B1 (ko) * 2014-09-23 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102029493B1 (ko) * 2014-09-29 2019-10-07 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6620404B2 (ja) * 2015-03-03 2019-12-18 Tdk株式会社 電子部品
JP2018018938A (ja) 2016-07-27 2018-02-01 株式会社村田製作所 積層セラミック電子部品
JP6747202B2 (ja) * 2016-09-09 2020-08-26 株式会社村田製作所 複合電子部品
JP6743602B2 (ja) * 2016-09-09 2020-08-19 株式会社村田製作所 複合電子部品および抵抗素子
JP6841682B2 (ja) * 2017-02-22 2021-03-10 太陽誘電株式会社 金属端子付き電子部品
US10347425B2 (en) * 2017-05-04 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
JP7034613B2 (ja) * 2017-06-29 2022-03-14 太陽誘電株式会社 セラミック電子部品及びその製造方法、並びに電子部品実装基板
JP2019062042A (ja) * 2017-09-26 2019-04-18 太陽誘電株式会社 金属端子付き電子部品および電子部品実装回路基板
WO2019073762A1 (ja) * 2017-10-11 2019-04-18 パナソニックIpマネジメント株式会社 積層電子部品の製造方法
KR102194707B1 (ko) 2018-08-16 2020-12-23 삼성전기주식회사 전자 부품
KR102083992B1 (ko) * 2018-08-29 2020-03-03 삼성전기주식회사 전자 부품
KR102442390B1 (ko) * 2018-10-11 2022-09-14 삼성전기주식회사 전자 부품
KR102126417B1 (ko) 2018-10-11 2020-06-24 삼성전기주식회사 전자 부품
KR102207153B1 (ko) * 2018-10-23 2021-01-25 삼성전기주식회사 전자 부품
KR102632358B1 (ko) * 2018-12-17 2024-02-02 삼성전기주식회사 전자 부품
KR102620522B1 (ko) 2019-07-25 2024-01-03 삼성전기주식회사 전자 부품 및 그 실장 기판
KR20220079230A (ko) 2020-12-04 2022-06-13 삼성전기주식회사 전자 부품
CN114334458B (zh) * 2022-03-09 2022-05-24 深圳市康泰嵩隆电子科技有限公司 一种贴片式高压电容器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113837A (ja) * 1997-06-12 1999-01-06 Hyogo Nippon Denki Kk 積層セラミックコンデンサー結合体
JP2000306764A (ja) * 1999-04-23 2000-11-02 Murata Mfg Co Ltd セラミック電子部品及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236024U (ko) * 1988-09-02 1990-03-08
JPH0864467A (ja) * 1994-08-25 1996-03-08 Kyocera Corp 複合セラミックコンデンサ
JP4338015B2 (ja) 2003-03-11 2009-09-30 Tdk株式会社 セラミックコンデンサ、及び、その製造方法
JP3847265B2 (ja) 2003-03-20 2006-11-22 Tdk株式会社 電子部品
JP3883528B2 (ja) * 2003-08-19 2007-02-21 Tdk株式会社 電子部品
JP2012033659A (ja) * 2010-07-29 2012-02-16 Tdk Corp セラミックコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113837A (ja) * 1997-06-12 1999-01-06 Hyogo Nippon Denki Kk 積層セラミックコンデンサー結合体
JP2000306764A (ja) * 1999-04-23 2000-11-02 Murata Mfg Co Ltd セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
KR20120106599A (ko) 2012-09-26
JP2012212860A (ja) 2012-11-01
CN102683021A (zh) 2012-09-19
CN102683021B (zh) 2015-01-14
US8830654B2 (en) 2014-09-09
US20120236462A1 (en) 2012-09-20
JP5664574B2 (ja) 2015-02-04

Similar Documents

Publication Publication Date Title
KR101475294B1 (ko) 전자부품
KR101416066B1 (ko) 전자부품
KR101587607B1 (ko) 세라믹 전자부품
US9355775B2 (en) Ceramic electronic component
KR101485096B1 (ko) 전자부품
KR101539808B1 (ko) 적층 세라믹 커패시터
CN108155006B (zh) 电子部件
US9653214B2 (en) Laminated capacitor and laminated capacitor series and laminated capacitor mounted body including capacitor
KR20170143275A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
US10629372B2 (en) Laminated electronic component and mounting structure thereof
KR102122931B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2014229867A (ja) セラミック電子部品
KR101418453B1 (ko) 적층 콘덴서
CN112309715A (zh) 芯片型电子部件、电子部件的安装构造体及集合体
JP2009059888A (ja) 積層セラミックコンデンサ
JP2014229869A (ja) セラミック電子部品
JP2015088616A (ja) セラミック電子部品
JP2015056456A (ja) セラミック電子部品
JP6225534B2 (ja) セラミック電子部品
JP2017085020A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 6