KR101446370B1 - 반도체 발광 소자 및 그 제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101446370B1
KR101446370B1 KR1020097023683A KR20097023683A KR101446370B1 KR 101446370 B1 KR101446370 B1 KR 101446370B1 KR 1020097023683 A KR1020097023683 A KR 1020097023683A KR 20097023683 A KR20097023683 A KR 20097023683A KR 101446370 B1 KR101446370 B1 KR 101446370B1
Authority
KR
South Korea
Prior art keywords
layer
metal
light emitting
disposed
gaas
Prior art date
Application number
KR1020097023683A
Other languages
English (en)
Other versions
KR20090130127A (ko
Inventor
마사카즈 다카오
미츠히코 사카이
가즈히코 센다
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20090130127A publication Critical patent/KR20090130127A/ko
Application granted granted Critical
Publication of KR101446370B1 publication Critical patent/KR101446370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system

Abstract

불투명한 반도체 기판을 이용하여, 금속 반사층을 형성하여 고휘도의 반도체 발광 소자 및 그 제조 방법을 제공한다. GaAs층(3)과, GaAs층의 표면에 배치된 제 1 금속 버퍼층(2)과, 제 1 금속 버퍼층상에 배치된 제 1 금속층(1)과, GaAs층의 이면에 배치된 제 2 금속 버퍼층(4)과 제 2 금속층(5)을 구비하는 GaAs 기판 구조와, GaAs 기판 구조상에 배치되고, 제 3 금속층(12)과, 제 3 금속층상에 배치되는 금속 콘택트층(11)과, 금속 콘택트층상에 배치되는 p형 클래드층(10)과, p형 클래드층에 배치되는 다중 양자 우물층(9)과, 다중 양자 우물층상에 배치되는 n형 클래드층(8)과, n형 클래드층상에 배치되는 윈도우층(7)을 구비하는 발광 다이오드 구조로 구성되고, 제 1 금속층(1) 및 제 3 금속층(12)을 이용하여, GaAs 기판 구조와, 발광 다이오드 구조를 부착하는 것을 특징으로 한다.

Description

반도체 발광 소자 및 그 제조 방법{SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 반도체 발광 소자 및 그 제조 방법에 관한 것이고, 특히, 금속 반사층을 구비하는 발광 다이오드와 불투명 기판층을 웨이퍼 본딩 기술에 의해, 부착하여 형성하는 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
발광 다이오드(LED : Light Emitting Diode)를 고휘도화하기 위해, 광의 반사층으로서, 기판과, 다중 양자 우물(MQW : Multi-Quantum Well)층으로 이루어지는 활성층의 사이에 금속 반사층을 형성하는 구조가 제안되어 있다. 이러한 금속 반사층을 형성하는 방법으로서, 예컨대, 특허 문헌 1 및 특허 문헌 2에는, 발광 다이오드층의 기판의 웨이퍼 본딩(부착) 기술이 개시되어 있다.
특허 문헌 1 및 특허 문헌 2는, 소망하는 기계적 특성과 투광성을 갖는 발광 다이오드를 제조할 수 있고, 또한 투명층과 성장층의 경계면의 저항률을 최소한으로 할 수 있는 발광 다이오드의 제조 방법을 제공하는 것을 목적으로 하고, 일시적 성장 기판상에 발광 다이오드층을 순차적으로 성장시켜, 비교적 얇은 층의 발광 다 이오드 구조를 형성 후, 일시적 성장 기판을 제거하고, 일시적 성장 기판 대신 그 위치에 아래층의 완충층이 되는 발광 다이오드층에 도전성, 투광성 기판을 웨이퍼 본딩하여 발광 다이오드를 제조하는 것을 특징으로 한다.
특허 문헌 1 및 특허 문헌 2에 있어서는, 부착에 이용하는 기판에는 GaP나 사파이어 등의 투명한 것을 적용하고 있다.
(특허 문헌 1) 일본 특허 공개 평 6-302857 호 공보
(특허 문헌 2) 미국 특허 제 5,376,580 호 명세서, 웨이퍼 본딩 기술에 의해 형성한 종래의 반도체 발광 소자의 모식적 단면 구조는, 도 23 내지 도 25에 나타내는 바와 같이 표시된다.
예컨대, 종래의 반도체 발광 소자는, 도 23에 나타내는 바와 같이, GaAs 기판(15)상에 배치된 Au-Sn 합금층(14)과, Au-Sn 합금층(14)상에 배치된 배리어 메탈층(13)과, 배리어 메탈층(13)상에 배치된 p형 클래드층(10)과, p형 클래드층(10)상에 배치된 MQW층(9)과, MQW층(9)상에 배치된 n형 클래드층(8)과, n형 클래드층(8)상에 배치된 윈도우층(7)을 구비한다.
도 23에 나타내는 종래의 반도체 발광 소자에 있어서는, 부착에 사용되는 금속은, Au-Sn 합금이다. 이 Au-Sn 합금은 융점이 낮으므로, 저온에서 LED를 구성하는 에피택셜(epitaxial) 성장층측의 Au-Sn 합금과 GaAs 기판(15)측의 Au-Sn 합금이 녹아, 부착할 수 있다.
그러나, Au-Sn 합금층(14)을 사용하는 경우, Sn의 열확산이 일어나므로, Sn의 확산을 막기 위해, 도 23에 나타내는 바와 같이, 배리어 메탈층(13)을 넣을 필요가 있다. 또한, Au-Sn 합금층(14)은 광의 반사율이 나쁘다고 하는 문제점이 있다.
예컨대, 종래의 다른 반도체 발광 소자는, 도 24에 나타내는 바와 같이, GaAs 기판(15)상에 배치된 금속 반사층(16)과, 금속 반사층(16)상에 배치된 p형 클래드층(10)과, p형 클래드층(10)상에 배치된 MQW층(9)과, MQW층(9)상에 배치된 n형 클래드층(8)과, n형 클래드층(8)상에 배치된 윈도우층(7)을 구비한다. 도 24에 나타내는 종래의 반도체 발광 소자에 있어서는, GaAs 기판(15)을 부착하여 만든 금속 반사층(16)에서는, 금속과 반도체의 계면에서 광의 흡수가 일어나, 효율적으로 광을 반사할 수 없다고 하는 문제점이 있다. 즉, p형 클래드층(10)과 금속 반사층(16)의 계면에서 광의 흡수가 일어난다고 하는 문제점이 있다.
반도체 발광 소자(LED)를 고휘도화하기 위해서는, 광의 반사층으로서 GaAs 기판과 활성층(MQW)의 사이에 분포 브래그 반사(DBR : Distributed Bragg Reflector)층을 넣는 방법도 있다. DBR을 넣지 않는 구조의 LED에서는, MQW층에서 발광한 광이 GaAs 기판에 흡수되어버리므로 어두워진다. 그 때문에, GaAs 기판을 이용하는 LED를 고휘도화하기 위해, 광의 반사층으로서 DBR이 이용되고 있다.
즉, 종래의 또 다른 반도체 발광 소자는, 도 25에 나타내는 바와 같이, GaAs 기판(15)상에 배치된 DBR층(19)과, DBR층(19)상에 배치된 p형 클래드층(10)과, p형 클래드층(10)상에 배치된 MQW층(9)과, MQW층(9)상에 배치된 n형 클래드층(8)과, n 형 클래드층(8)상에 배치된 윈도우층(7)을 구비한다. 도 25에 나타내는 종래의 반도체 발광 소자에 있어서는, GaAs 기판(15)과 MQW층(9)의 사이에 광의 반사층으로서 DBR층(19)을 이용하고 있다. DBR층(19)은 어느 한 방향으로부터 입사한 광만 반사하고, 입사각이 변하면 DBR은 광을 반사하지 않아, 그 이외의 각도로부터 입사한 광은 DBR층(19)에서 반사되지 않고 투과하여버린다고 하는 문제점이 있다. 그 때문에, 투과한 광은 GaAs 기판(15)에 흡수되어버려, 반도체 발광 소자(LED)의 발광 휘도가 저하한다고 하는 문제점이 있다.
웨이퍼 본딩 기술에 의해 형성한 종래의 반도체 발광 소자는, 부착에 사용되는 금속으로서 Au-Sn 합금층을 사용하는 경우, Sn의 열확산을 막기 위해, 배리어 메탈층을 넣을 필요가 있다. 또한, Au-Sn 합금층은 광의 반사율이 나쁘다.
또한, 기판을 부착함으로써 금속 반사층을 형성했다고 해도, 금속과 반도체의 계면에서 광의 흡수가 일어나, 효율적으로 광을 반사할 수 없다.
또한, 반사층으로서 DBR층을 이용하고 있는 경우, DBR층은 어느 한 방향으로부터 입사한 광만 반사하고, 입사각이 변하면 DBR층에서 반사되지 않고 투과하여버려, GaAs 기판에 흡수되어버려, LED의 발광 휘도가 저하한다.
그래서, 본 발명의 목적은, GaAs나 Si 등의 불투명한 반도체 기판을 이용하여, 기판의 부착을 행하고, 금속 반사층을 형성하여 고휘도의 반도체 발광 소자 및 그 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 목적은, 금속과 반도체의 사이에 투명한 절연막을 넣음으로써, 반도체와 금속의 접촉을 피하고, 반도체와 금속의 계면에서의 광의 흡수를 막 아, 반사율이 좋은 금속 반사층을 형성한, 고휘도의 반도체 발광 소자 및 그 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 목적은, 광의 반사층에 DBR이 아닌, 금속층을 이용하여, 모든 각도의 광을 반사시키는 것이 가능해져, 고휘도의 반도체 발광 소자 및 그 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 발광 소자의 일 형태는, GaAs층과, 상기 GaAs층의 표면에 배치된 제 1 금속 버퍼층과, 상기 제 1 금속 버퍼층상에 배치된 제 1 금속층과, 상기 GaAs층의 이면에 배치된 제 2 금속 버퍼층과, 상기 제 2 금속 버퍼층의 상기 GaAs층과 반대측의 표면에 배치된 제 2 금속층을 구비하는 GaAs 기판 구조와, 상기 GaAs 기판 구조상에 배치되고, 제 3 금속층과, 상기 제 3 금속층상에 배치되는 금속 콘택트층과, 상기 금속 콘택트층상에 배치되는 p형 클래드층과, 상기 p형 클래드층에 배치되는 다중 양자 우물층과, 상기 다중 양자 우물층상에 배치되는 n형 클래드층과, 상기 n형 클래드층상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조로 구성되고, 상기 제 1 금속층 및 상기 제 3 금속층을 이용하여, 상기 GaAs 기판 구조와, 상기 발광 다이오드 구조를 부착하는 것을 특징으로 한다.
본 발명의 반도체 발광 소자의 다른 형태는, GaAs 기판과, 상기 GaAs 기판상에 배치되는 금속층과, 상기 금속층상에 배치되고, 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층상에 배치되는 p형 클래드층(10)과, 상기 p형 클래드층상에 배치되는 다중 양자 우물층과, 상기 다중 양자 우물층상에 배치되는 n형 클래드층과, 상기 n형 클래드층상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조로 구성되고, 상기 금속층을 이용하여, 상기 GaAs 기판과, 상기 발광 다이오드 구조를 부착하는 것을 특징으로 한다.
본 발명의 반도체 발광 소자의 다른 형태는, GaAs 기판과, 상기 GaAs 기판의 표면에 배치된 제 1 금속층을 구비하는 GaAs 기판 구조와, 상기 GaAs 기판 구조상에 배치되고, 제 2 금속층과, 상기 제 2 금속층상에 배치되는 p형 클래드층과, 상기 p형 클래드층상에 배치되는 다중 양자 우물층과, 상기 다중 양자 우물층상에 배치되는 n형 클래드층과, 상기 n형 클래드층상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조로 구성되고, 상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 GaAs 기판과, 상기 발광 다이오드 구조를 부착하는 것을 특징으로 한다.
본 발명의 반도체 발광 소자의 다른 형태는, 실리콘 기판과, 상기 실리콘 기판상에 배치되는 타이타늄층과, 상기 타이타늄층상에 배치되는 제 1 금속층으로 구성되는 실리콘 기판 구조와, 상기 제 1 금속층상에 배치되는 제 2 금속층과, 상기 제 2 금속층상에 배치되고, 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층상에 배치되고, 노출된 표면에 프로스트 처리 영역을 갖는 에피택셜 성장층과, 상기 에피택셜 성장층상에 배치되고, 패터닝된 n형 GaAs층과, 상기 n형 GaAs층상에 배치되고, 패터닝된 표면 전극층으로 구성되는 LED 구조를 구비하고, 상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 실리콘 기판 구조와, 상기 발광 다이오드 구조를 부착하는 것을 특징으로 한다.
본 발명의 반도체 발광 소자의 다른 형태는, GaAs 기판과, 상기 GaAs 기판상에 배치되는 금속 버퍼층과, 상기 금속 버퍼층상에 배치되는 제 1 금속층으로 구성되는 GaAs 기판 구조와, 상기 제 1 금속층상에 배치되는 제 2 금속층과, 상기 제 2 금속층상에 배치되고, 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층상에 배치되고, 노출된 표면에 프로스트 처리 영역을 갖는 에피택셜 성장층과, 상기 에피택셜 성장층상에 배치되고, 패터닝된 n형 GaAs층과, 상기 n형 GaAs층상에 배치되고, 패터닝된 표면 전극층으로 구성되는 LED 구조를 구비하고, 상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 GaAs 기판 구조와, 상기 발광 다이오드 구조를 부착하는 것을 특징으로 한다.
본 발명의 반도체 발광 소자의 제조 방법의 일 형태는, 부착용 반도체 기판 구조, 및 부착용 발광 다이오드 구조를 준비하는 공정과, 반도체 기판 구조에 있어서는, 반도체 기판상에 제 1 금속층을 형성하는 공정과, 발광 다이오드 구조에 있어서는, GaAs 기판상의 AlInGaP층, n형 GaAs층, 에피택셜 성장층을 순차적으로 형성하는 공정과, 상기 에피택셜 성장층상에, 패터닝된 절연층에 대하여, 금속 콘택트층 및 제 2 금속층을 형성하는 공정과, 상기 부착용 반도체 기판 구조, 및 상기 부착용 LED 구조를 열압착에 의해 부착하는 공정과, 상기 GaAs 기판을 에칭에 의해 제거하는 공정과, AlInGaP층을 제거하는 공정과, 표면 전극층을 패턴 형성하는 공정과, 프로스트 처리를 실시하여, 표면 전극층의 바로 아래의 n형 GaAs층 이외의 n형 GaAs층의 제거를 행하는 공정을 갖는 것을 특징으로 한다.
도 1은 본 발명의 제 1 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 p형 GaAs 기판의 모식적 단면 구조도,
도 2는 본 발명의 제 1 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 n형 GaAs 기판의 모식적 단면 구조도,
도 3은 본 발명의 제 1 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 4는 본 발명의 제 1 실시의 형태에 따른 반도체 발광 소자의 모식적 단면 구조도,
도 5는 본 발명의 제 2 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 6은 본 발명의 제 2 실시의 형태의 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 7은 본 발명의 제 2 실시의 형태에 따른 반도체 발광 소자의 모식적 단면 구조도,
도 8은 본 발명의 제 3 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 GaAs 기판의 모식적 단면 구조도,
도 9는 본 발명의 제 3 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 10은 본 발명의 제 3 실시의 형태에 따른 반도체 발광 소자의 모식적 단 면 구조도,
도 11은 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 Si 기판의 모식적 단면 구조도,
도 12는 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 13은 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 평면 패턴 구조도,
도 14는 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 다른 모식적 평면 패턴 구조도,
도 15는 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 16은 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 17은 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 18은 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 19는 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 20은 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자의 제조 방법 의 일 공정을 설명하는 모식적 단면 구조도,
도 21은 본 발명의 제 4 실시의 형태의 변형예에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 22는 본 발명의 제 4 실시의 형태의 다른 변형예에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 23은 종래의 반도체 발광 소자의 모식적 단면 구조도,
도 24는 종래의 반도체 발광 소자의 다른 모식적 단면 구조도,
도 25는 종래의 반도체 발광 소자의 또 다른 모식적 단면 구조도이다.
다음으로, 도면을 참조하여, 본 발명의 실시의 형태를 설명한다. 이하의 도면의 기재에 있어서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 붙이고 있다. 단, 도면은 모식적인 것으로, 현실과는 다른 것에 유의하여야한다. 또한, 도면 상호간에 있어서도 서로의 치수의 관계나 비율이 다른 부분이 포함되어 있는 것은 물론이다.
또한, 이하에 나타내는 실시의 형태는, 본 발명의 기술적 사상을 구체화하기 위한 장치나 방법을 예시하는 것으로, 본 발명의 기술적 사상은, 각 구성 부품의 배치 등을 이하의 기재로 특정하는 것이 아니다. 본 발명의 기술적 사상은, 특허청구의 범위에 있어서, 여러 가지의 변경을 가할 수 있다.
[제 1 실시의 형태]
(소자 구조)
본 발명의 제 1 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 GaAs 기판의 도전형으로서는, p형, n형의 어느 쪽에 있어서도 적용 가능하다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 p형 GaAs 기판의 모식적 단면 구조는, 도 1에 나타내는 바와 같이 표시된다. 또한, 본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 n형 GaAs 기판의 모식적 단면 구조는, 도 2에 나타내는 바와 같이 표시된다. 또한, 본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조는, 도 3에 나타내는 바와 같이 표시된다.
도 1 내지 도 2에 나타낸 p형 내지 n형 GaAs 기판과, 도 3에 나타낸 LED를 웨이퍼 본딩 기술에 의해 서로 부착하여 형성한 본 실시의 형태에 따른 반도체 발광 소자의 모식적 단면 구조는, 도 4에 나타내는 바와 같이 표시된다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 p형 GaAs 기판은, 도 1에 나타내는 바와 같이, p형 GaAs층(3)과, p형 GaAs층(3)의 표면에 배치된 금속 버퍼층(2)과, 금속 버퍼층(2)상에 배치된 금속층(1)과, p형 GaAs층(3)의 이면에 배치된 금속 버퍼층(4)과, 금속 버퍼층(4)의 p형 GaAs층(3)과 반대측의 표면에 배치된 금속층(5)을 구비한다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 n형 GaAs 기판은, 도 2에 나타내는 바와 같이, n형 GaAs층(6)과, n형 GaAs층(6)의 표면에 배치된 금속 버퍼층(2)과, 금속 버퍼층(2)상에 배치된 금속층(1)과, n형 GaAs층(6)의 이면에 배치된 금속 버퍼층(4)과, 금속 버퍼층(4)의 n형 GaAs층(6)과 반대측의 표면에 배치된 금속층(5)을 구비한다.
도 1의 구조에 있어서, 금속층(1, 5)은 모두 Au층에 의해 형성되고, 금속 버퍼층(2, 4)은, p형 GaAs층(3)과 접촉을 취하기 위해, 예컨대, AuBe층에 의해 형성 가능하다. 또한, 도 2의 구조에 있어서, 금속층(1, 5)은 모두 Au층에 의해 형성되고, 금속 버퍼층(2, 4)은, n형 GaAs층(6)과 접촉을 취하기 위해, 예컨대, AuGe층에 의해 형성 가능하다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조는, 도 3에 나타내는 바와 같이, 금속층(12)과, 금속층(12)상에 배치되는 금속 콘택트층(11)과, 금속 콘택트층(11)상에 배치되는 p형 클래드층(10)과, p형 클래드층(10)상에 배치되는 MQW층(9)과, MQW층(9)상에 배치되는 n형 클래드층(8)과, n형 클래드층(8)상에 배치되는 윈도우층(7)을 구비한다.
도 3의 구조에 있어서, 금속층(12)은, 예컨대, Au층으로 형성된다. 또한, 금속 콘택트층은, 예컨대, AuBe층 혹은 AuBe와 Ni의 합금층 등으로 형성된다. p형 클래드층(10)은, 예컨대, AlGaAs층 또는 도전형을 p-형으로 하는 AlGaAs층과 도전형을 p+형으로 하는 AlGaAs층의 다층 구조에 의해 형성되고, 두께는, 예컨대, 약 0.1㎛ 정도이다. MQW층(9)은, 예컨대, GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페 어(pair)를 약 100페어 적층한 다중 양자 우물 구조로 이루어지고, 두께는, 예컨대, 약 1.6㎛ 정도로 형성된다. n형 클래드층(8)은, 예컨대, n형 AlGaAs층에 의해 형성되고, 두께는, 예컨대, 약 0.1㎛ 정도이다. 윈도우층(7)은, 예컨대, AlGaAs층의 다층 구조와 AlGaAs층의 다층 구조상에 형성된 GaAs층으로 이루어지고, 전체의 두께는, 약 0.95㎛ 정도이다.
본 실시의 형태에 따른 반도체 발광 소자는, 도 4에 나타내는 바와 같이, 도 1 내지 도 2에 나타낸 p형 내지 n형 GaAs 기판과, 도 3에 나타낸 LED 구조를 웨이퍼 본딩 기술에 의해 서로 부착하여 형성한다.
즉, 본 실시의 형태에 따른 반도체 발광 소자는, 도 4에 나타내는 바와 같이, p(n)형 GaAs층(3)(6)과, p(n)형 GaAs층(3)(6)의 표면에 배치된 금속 버퍼층(2)과, 금속 버퍼층(2)상에 배치된 금속층(1)과, p(n)형 GaAs층(3)(6)의 이면에 배치된 금속 버퍼층(4)과, 금속 버퍼층(4)의 p(n)형 GaAs층(3)(6)과 반대측의 표면에 배치된 금속층(5)을 구비하는 p(n)형 GaAs 기판 구조와, 당해 p(n)형 GaAs 기판상에 배치되는 금속층(12)과, 금속층(12)상에 배치되는 금속 콘택트층(11)과, 금속 콘택트층(11)상에 배치되는 p형 클래드층(10)과, p형 클래드층(10)상에 배치되는 MQW층(9)과, MQW층(9)상에 배치되는 n형 클래드층(8)과, n형 클래드층(8)상에 배치되는 윈도우층(7)을 구비하는 LED 구조로 구성된다.
Au-Sn 합금층으로부터의 Sn 확산의 문제점을 해결하기 위해, 금속층(1) 및 금속층(12)을 이용하여, p(n)형 GaAs 기판 구조와, 에피택셜 성장층으로 이루어지는 LED 구조를 부착함으로써, 배리어 메탈이 불필요하고, 반사율이 좋은 금속 반사 층을 형성하는 것을 가능하게 하고 있다. 금속 반사층은, 미리, LED 구조측에 배치된 금속층(12)에 의해 형성된다. LED로부터의 방사광은, p형 클래드층(10)과, 금속층(12)의 계면에 의해 미러(mirror)면이 형성되므로, 당해 미러면에 있어서 반사된다. 금속 콘택트층(11)은 금속층(12)과 p형 클래드층(10)의 오믹(ohmic) 접촉을 취하기 위한 층이지만, 금속층(12)과 p형 클래드층(10)의 계면에 개재되어, 미러면의 일부를 형성하고 있다.
본 실시의 형태에 따른 반도체 발광 소자는, 도 4에 나타내는 바와 같이, 금속층(1) 및 금속층(12)을 모두 Au층에 의해 형성함으로써, GaAs 기판측의 금속층(1)과 에피택셜 성장층으로 이루어지는 LED 구조측의 금속층(12)을 열압착에 의해서 부착할 수 있다.
부착의 조건은, 예컨대, 약 250℃~700℃, 바람직하게는 300℃~400℃이며, 열압착의 압력은, 예컨대, 약 10㎫~20㎫ 정도이다.
본 실시의 형태에 따른 반도체 발광 소자에 의하면, Au로 이루어지는 금속층(12)을 이용함으로써 광의 반사율이 좋은 금속 반사층을 LED측의 구조에 형성할 수 있으므로, LED의 고휘도화를 도모할 수 있다.
[제 2 실시의 형태]
(소자 구조)
본 발명의 제 2 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조는, 도 5에 나타내는 바와 같이 표시된다. 또한, 본 실시의 형태의 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조는, 도 6에 나타내는 바와 같이 표시된다.
p형 내지 n형 GaAs 기판(15)과, 도 6에 나타낸 LED를 웨이퍼 본딩 기술에 의해 서로 부착하여 형성한 본 실시의 형태에 따른 반도체 발광 소자의 모식적 단면 구조는, 도 7에 나타내는 바와 같이 표시된다. 또, 도 7에 있어서, GaAs 기판(15)상에 배치되는, 예컨대, Au층으로 이루어지는 금속층은, 도시를 생략하고 있다. 혹은 또한, GaAs 기판(15)상에는 Au층 등의 금속층을 배치하지 않고, 금속층(12)만으로 GaAs 기판(15)과 LED 구조를 부착하는 것도 가능하다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED는, 도 5에 나타내는 바와 같이, 금속층(12)과, 금속층(12)상에 배치되고, 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17)상에 배치되는 p형 클래드층(10)과, p형 클래드층(10)상에 배치되는 MQW층(9)과, MQW층(9)상에 배치되는 n형 클래드층(8)과, n형 클래드층(8)상에 배치되는 윈도우층(7)을 구비한다.
도 5의 구조에 있어서, 금속층(12)은, 예컨대, Au층으로 형성되고, 예컨대, 두께는 약 2.5~5㎛ 정도이다. 또한, 금속 콘택트층(11)은, 예컨대, AuBe층 혹은 AuBe와 Ni의 합금층 등으로 형성되고, 예컨대, 두께는, 절연층(17)과 같은 정도이며, 약 450㎚ 정도이다. 절연층(17)은, 예컨대, 실리콘산화막, 실리콘질화막, SiON막, SiOxNy막, 혹은 이들의 다층막 등으로 형성된다. p형 클래드층(10)은, 예 컨대, AlGaAs층 또는 도전형을 p-형으로 하는 AlGaAs층과 도전형을 p+형으로 하는 AlGaAs층의 다층 구조에 의해 형성되고, 두께는, 예컨대, 약 0.1㎛ 정도이다. MQW층(9)은, 예컨대, GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 약 100페어 적층한 다중 양자 우물 구조로 이루어지고, 두께는, 예컨대, 약 1.6㎛ 정도로 형성된다. n형 클래드층(8)은, 예컨대, n형 AlGaAs층에 의해 형성되고, 두께는, 예컨대, 약 0.1㎛ 정도이다. 윈도우층(7)은, 예컨대, AlGaAs층의 다층 구조와 AlGaAs층의 다층 구조상에 형성된 GaAs층으로 이루어지고, 전체의 두께는, 약 0.95㎛ 정도이다.
(제 2 실시의 형태의 변형예)
본 실시의 형태의 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED는, 도 6에 나타내는 바와 같이, 금속층(12)과, 금속층(12)상에 배치되는 금속 버퍼층(18)과, 금속 버퍼층(18)상에 배치되고, 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17)상에 배치되는 p형 클래드층(10)과, p형 클래드층(10)상에 배치되는 MQW층(9)과, MQW층(9)상에 배치되는 n형 클래드층(8)과, n형 클래드층(8)상에 배치되는 윈도우층(7)을 구비한다.
도 6의 구조에 있어서, 금속 버퍼층(18)은, 예컨대, Ag, Al, Ni, Cr 또는 W층으로 형성된다. Au층으로 이루어지는 금속층(12)은 청색광, 자외광을 흡수하므로, 이러한 단파장측의 광을 반사하기 위해서는, Ag, Al 등으로 이루어지는 금속 버퍼층(18)을 구비하는 것이 바람직하다. 도 6의 구조에 있어서, 금속 버퍼층(18) 이외의 각 층은, 도 5의 구조와 같이 형성되므로, 설명을 생략한다.
본 실시의 형태에 따른 반도체 발광 소자는, 도 7에 나타내는 바와 같이, 도 5 내지 도 6에 나타낸 LED 구조와, GaAs 기판(15)을 웨이퍼 본딩 기술에 의해 서로 부착하여 형성한다.
즉, 본 실시의 형태에 따른 반도체 발광 소자는, 도 7에 나타내는 바와 같이, GaAs 기판(15)과, GaAs 기판(15)상에 배치되는 금속층(12)과, 금속층(12)상에 배치되는 금속 버퍼층(18)과, 금속 버퍼층(18)상에 배치되고, 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17)상에 배치되는 p형 클래드층(10)과, p형 클래드층(10)상에 배치되는 MQW층(9)과, MQW층(9)상에 배치되는 n형 클래드층(8)과, n형 클래드층(8)상에 배치되는 윈도우층(7)을 구비하는 LED 구조로 구성된다.
금속층(12)을 이용하여, GaAs 기판(15)과, 에피택셜 성장층으로 이루어지는 LED 구조를 부착함으로써, 반사율이 좋은 금속 반사층을 형성하는 것을 가능하게 하고 있다. 금속 반사층은, 미리, LED 구조측에 배치된 금속층(12)에 의해 형성된다. LED로부터의 방사광은, 절연층(17)과, 금속층(12) 또는 금속 버퍼층(18)의 계면에 의해 미러면이 형성되므로, 당해 미러면에 있어서 반사된다. 금속 콘택트층(11)은, 금속층(12) 또는 금속 버퍼층(18)과 p형 클래드층(10)의 오믹 접촉을 취하기 위한 층이지만, 금속층(12)과 p형 클래드층(10)의 계면에 개재되어, 절연층(17)과 같은 정도의 두께를 갖는다.
금속 콘택트층(11)의 패턴폭이 넓은 경우에는, 실질적인 발광 영역이 제한되 므로, 면적 효율이 저하하여 발광 효율이 감소한다. 한편, 금속 콘택트층(11)의 패턴폭이 좁은 경우에는, 금속 콘택트층(11)의 면적 저항이 증대하여, LED의 순방향 전압 Vf가 상승하므로, 최적의 패턴폭 및 패턴 구조가 존재한다. 몇 개 정도의 패턴예에서는, 육각형을 기본으로 하는 허니컴(honeycomb) 패턴 구조, 혹은, 원형을 기본으로 하는 도트 패턴(dot pattern) 구조가 존재한다. 이들 패턴 형상에 대해서는, 제 4 실시의 형태에 관련하여, 도 13 및 도 14에서 설명한다.
본 실시의 형태에 따른 반도체 발광 소자는, 도 4에 나타내는 바와 같이, GaAs 기판상에 배치되는 금속층, 및 LED측에 배치되는 금속층(12)을 모두 Au층에 의해 형성함으로써, GaAs 기판측의 금속층(도시 생략)과 에피택셜 성장층으로 이루어지는 LED 구조측의 금속층(12)을 열압착에 의해 부착할 수 있다.
부착의 조건은, 예컨대, 약 250℃~700℃, 바람직하게는 300℃~400℃이며, 열압착의 압력은, 예컨대, 약 10㎫~20㎫ 정도이다.
본 실시의 형태에 따른 반도체 발광 소자에 의하면, 금속 반사층이 되는 금속층(12) 또는 금속 버퍼층(18)과, p형 클래드층(10) 등의 반도체층의 사이에 투명한 절연층(17)을 형성함으로써, p형 클래드층(10) 등의 반도체층과 금속층(12)의 접촉을 피하여, 광의 흡수를 막아, 반사율이 좋은 금속 반사층을 형성할 수 있다.
투명한 절연층(17)을 패터닝 형성하여, 오믹을 취하기 위해, AuBe 등으로 이루어지는 금속 콘택트층(11)을 리프트 오프(lift off)에 의해 증착한다.
그 후, 절연층(17)의 위에 GaAs 기판(15)과 부착하기 위해 이용하는 Au층을 증착하여, 금속층(12)을 형성한다.
본 실시의 형태에 따른 반도체 발광 소자에 의하면, 금속 반사층과 반도체층의 사이에 투명한 절연층(17)을 개재시킴으로써, p형 클래드층(10) 등의 반도체층과 금속층(12)의 접촉을 피하여, 광의 흡수를 막아, 반사율이 좋은 금속 반사층을 형성할 수 있으므로, LED의 고휘도화를 도모할 수 있다.
또한, 본 실시의 형태에 따른 반도체 발광 소자에 의하면, 절연층(17)과 금속층(12)의 사이에, Ag나 Al 등으로 이루어지는 금속 버퍼층(18)을 형성함으로써, Au에서는 반사율이 낮은 자외선 등의 단파장의 광을 효율적으로 반사할 수 있어, LED의 고휘도화를 도모할 수 있다.
또한, 본 실시의 형태에 따른 반도체 발광 소자에 의하면, p형 클래드층과 금속 반사층의 계면에 있어서 광이 흡수되지 않으므로, LED의 고휘도화를 도모할 수 있다.
[제 3 실시의 형태]
(소자 구조)
본 발명의 제 3 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 GaAs 기판의 모식적 단면 구조는, 도 8에 나타내는 바와 같이 표시된다. 또한, 본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조는, 도 9에 나타내는 바와 같이 표시된다.
도 8에 나타낸 금속층(20)을 구비하는 GaAs 기판(15)과, 도 9에 나타낸 LED를 웨이퍼 본딩 기술에 의해 서로 부착하여 형성한 본 발명의 제 3 실시의 형태에 따른 반도체 발광 소자의 모식적 단면 구조는, 도 10에 나타내는 바와 같이 표시된다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 p형 또는 n형 GaAs 기판 구조는, 도 8에 나타내는 바와 같이, GaAs 기판(15)과, GaAs 기판(15)의 표면에 배치된 금속층(20)을 구비한다.
도 8의 구조에 있어서, 금속층(20)은, 예컨대, Au층에 의해 형성된다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조는, 도 9에 나타내는 바와 같이, 금속층(12)과, 금속층(12)상에 배치되는 p형 클래드층(10)과, p형 클래드층(10)상에 배치되는 MQW층(9)과, MQW층(9)상에 배치되는 n형 클래드층(8)과, n형 클래드층(8)상에 배치되는 윈도우층(7)을 구비한다.
도 9의 구조에 있어서, 금속층(12)은, 예컨대, Au층으로 형성되고, 두께는 예컨대, 약 1㎛ 정도이다. 또한, p형 클래드층(10)은, 예컨대, AlGaAs층 또는 도전형을 p-형으로 하는 AlGaAs층과 도전형을 p+형으로 하는 AlGaAs층의 다층 구조에 의해 형성되고, 전체의 두께는, 예컨대, 약 0.1㎛ 정도로 형성된다. MQW층(9)은, 예컨대, GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 약 80~100페어 적층한 다중 양자 우물 구조로 이루어지고, 전체의 두께는, 예컨대, 약 1.6㎛ 정도로 형성된다. n형 클래드층(8)은, 예컨대, n형 AlGaAs층에 의해 형성되고, 두께는, 예컨대, 약 0.1㎛ 정도이다. 윈도우층(7)은, 예컨대, AlGaAs층의 다층 구조와 AlGaAs 층의 다층 구조상에 형성된 GaAs층으로 이루어지고, 전체의 두께는, 약 0.95㎛ 정도이다.
본 실시의 형태에 따른 반도체 발광 소자는, 도 10에 나타내는 바와 같이, 도 8에 나타낸 p형 내지 n형 GaAs 기판과, 도 9에 나타낸 LED 구조를 웨이퍼 본딩 기술에 의해 서로 부착하여 형성한다.
즉, 본 실시의 형태에 따른 반도체 발광 소자는, 도 10에 나타내는 바와 같이, GaAs 기판(15)과, GaAs 기판(15)의 표면에 배치된 금속층(20)을 구비하는 GaAs 기판 구조와, 당해 GaAs 기판 구조상에 배치되고, 금속층(12)과, 금속층(12)상에 배치되는 p형 클래드층(10)과, p형 클래드층(10)상에 배치되는 MQW층(9)과, MQW층(9)상에 배치되는 n형 클래드층(8)과, n형 클래드층(8)상에 배치되는 윈도우층(7)을 구비하는 LED 구조로 구성된다.
금속 반사층은, 미리, LED 구조측에 배치된 금속층(12)에 의해 형성된다. LED로부터의 방사광은, p형 클래드층(10)과, 금속층(12)의 계면에 의해 미러면이 형성되므로, 당해 미러면에 있어서 반사된다.
본 실시의 형태에 따른 반도체 발광 소자는, 도 10에 나타내는 바와 같이, 금속층(20) 및 금속층(12)을 모두 Au층에 의해 형성함으로써, GaAs 기판측의 금속층(20)과 에피택셜 성장층으로 이루어지는 LED 구조측의 금속층(12)을 열압착에 의해 부착할 수 있다.
부착의 조건은, 예컨대, 약 250℃~700℃, 바람직하게는 300℃~400℃이며, 열압착의 압력은, 예컨대, 약 10㎫~20㎫ 정도이다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, GaAs 기판으로의 광의 흡수를 막기 위해, 반사층에 금속을 이용하여 광을 전반사시켜, GaAs 기판으로의 흡수를 막도록 한 점에 특징을 갖는다. 부착하는 반도체 기판의 재료로서는, GaAs, Si 등의 불투명한 반도체 기판 재료를 이용한다.
GaAs 기판(15)측의 금속층(20)으로서 Au층을 이용하고 에피택셜 성장층을 구비하는 LED측의 금속층(12)으로서도 Au층을 이용하여, 금속층(20)과 금속층(12)을 결합시키고, 결합에 이용한 금속층(12)을 금속 반사층으로서 광의 반사층으로 한다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, GaAs 기판으로의 광의 흡수를 막기 위해, 반사층에 금속을 이용하여 광을 전반사시켜, GaAs 기판으로의 흡수를 막아, 모든 각도의 광을 반사하는 것이 가능해지므로, LED를 고휘도화할 수 있다.
[제 4 실시의 형태]
(소자 구조)
본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 실리콘 기판의 모식적 단면 구조는, 도 11에 나타내는 바와 같이 표시된다. 또한, 본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조는, 도 12에 나타내는 바와 같이 표시된다. 본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 평면 패턴 구조는, 도 13에 나타내는 바와 같이 표시된다. 또한, 다른 모식적 평면 패턴 구조는, 도 14에 나타내는 바와 같이 표시된다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 실리콘 기판(21)은, 도 11에 나타내는 바와 같이, 실리콘 기판(21)과, 실리콘 기판(21)의 표면에 배치된 타이타늄(Ti)층(22)과, 타이타늄(Ti)층(22)의 표면에 배치된 금속층(20)을 구비한다.
도 11의 구조에 있어서, 실리콘 기판(21)의 두께는, 예컨대, 약 130㎛ 정도이며, 금속층(20)은, 예컨대, Au층에 의해 형성되고, 두께는 약 2.5㎛ 정도이다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED는, 도 12에 나타내는 바와 같이, GaAs 기판(23)과, GaAs 기판(23)상에 배치되는 AlInGaP층(24)과, AlInGaP층(24)상에 배치되는 n형 GaAs층(25)과, n형 GaAs층(25)상에 배치되는 에피택셜 성장층(26)과, 에피택셜 성장층(26)상에 배치되고, 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17)상에 배치되는 금속층(12)을 구비한다.
도 12의 구조에 있어서, GaAs 기판(23)은, 두께는, 예컨대, 약 300㎛ 정도이며, AlInGaP층(24)은, 두께는, 예컨대, 약 350㎚ 정도이다. 또한, n형 GaAs층(25)은, AlInGaP층(24)을 사이에 두고, GaAs 기판(23)과 에피택셜 성장층(26) 사이의 콘택트층으로서 작용하고, 두께는, 예컨대, 약 500㎚ 정도이다. 에피택셜 성장층(26)은, AlGaAs층으로 이루어지는 n형 윈도우층 및 n형 클래드층, GaAs/AlGaAs의 헤테로 접합의 복수의 쌍으로 이루어지는 MQW층과, AlGaAs층으로 이루어지는 n형 클래드층 및 AlGaAs층/GaP층으로 이루어지는 p형 윈도우층을 구비한다. MQW층은, 예컨대, GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 약 100페어 적층한 다중 양자 우물 구조로 이루어지고, 두께는, 예컨대, 약 1.6㎛ 정도로 형성된다.
또한, 금속 콘택트층(11)은, 예컨대, AuBe층 혹은 AuBe와 Ni의 합금층 등으로 형성되고, 예컨대, 두께는, 절연층(17)과 같은 정도이며, 약 450㎚ 정도이다.
금속 콘택트층(11)은, 예컨대, Au/AuBe-Ni 합금/Au 등의 적층 구조로서 형성하더라도 좋다. 절연층(17)은, 예컨대, 실리콘산화막, 실리콘질화막, SiON막, SiOxNy막, 혹은 이들의 다층막 등으로 형성된다.
금속층(12)은, 예컨대, Au층으로 형성되고, 예컨대, 두께는 약 2.5~5㎛ 정도이다. 에피택셜 성장층(26) 내의 p형 클래드층은, 예컨대, AlGaAs층 또는 도전형을 p-형으로 하는 AlGaAs층과 도전형을 p+형으로 하는 AlGaAs층의 다층 구조에 의해서 형성되고, 두께는, 예컨대, 약 0.1㎛ 정도이다. 에피택셜 성장층(26) 내의 n형 클래드층은, 예컨대, n형 AlGaAs층에 의해 형성되고, 두께는, 예컨대, 약 0.1㎛ 정도이다. n형 윈도우층은, 예컨대, AlGaAs층의 다층 구조와 AlGaAs층의 다층 구조상에 형성된 GaAs층으로 이루어지고, 전체의 두께는, 예컨대, 약 0.95㎛ 정도이다. p형 윈도우층은, 예컨대, AlGaAs층의 다층 구조와 AlGaAs층의 다층 구조상에 형성된 GaP층으로 이루어지고, 전체의 두께는, 예컨대, 약 0.32㎛ 정도이다.
본 실시의 형태에 따른 반도체 발광 소자는, 도 20에 나타내는 바와 같이, 도 11에 나타낸 실리콘 기판 구조와, 도 12에 나타낸 LED 구조를 웨이퍼 본딩 기술 에 의해서 서로 부착하여 형성한다.
즉, 본 실시의 형태에 따른 반도체 발광 소자는, 도 20에 나타내는 바와 같이, 실리콘 기판(21)과, 실리콘 기판(21)상에 배치되는 타이타늄층(22)과, 타이타늄층(22)상에 배치되는 금속층(20)으로 구성되는 실리콘 기판 구조와, 금속층(20)상에 배치되는 금속층(12)과, 금속층(12)상에 배치되고, 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17)상에 배치되고, 노출된 표면에 프로스트 처리 영역(30)(노출된 n형 GaAs층(25)을 프로스트 처리하여 형성된 영역)을 갖는 에피택셜 성장층(26)과, 에피택셜 성장층(26)상에 배치되고, 패터닝된 n형 GaAs층(25)과, n형 GaAs층(25)상에 배치되고, 마찬가지로 패터닝된 표면 전극층(29)으로 구성되는 LED 구조를 구비한다. 또, 실리콘 기판 구조에 있어서, 실리콘 기판(21)의 이면에는, 타이타늄층(27)과, 이면 전극층(28)이 배치된다. 또한, 에피택셜 성장층(26)과 n형 GaAs층(25)의 사이에는, 후술하는 도 21, 도 22에 나타내는 바와 같이, 전류 집중을 방지하기 위한 저지층(31)을 배치하더라도 좋다. 이 경우의 저지층(31)의 재료로서는, GaAs를 적용할 수 있고, 두께는, 예컨대, 약 500㎚ 정도이다.
본 실시의 형태에 따른 반도체 발광 소자에 있어서도, 도 20에 나타내는 바와 같이, 금속층(12)을 이용하여, 실리콘 기판 구조와, 에피택셜 성장층으로 이루어지는 LED 구조를 부착함으로써, 반사율이 좋은 금속 반사층을 형성하는 것을 가능하게 하고 있다. 금속 반사층은, 미리, LED 구조측에 배치된 금속층(12)에 의해 형성된다. LED로부터의 방사광은, 절연층(17)과 금속층(12)의 계면에 의해 미러면 이 형성되므로, 당해 미러면에 있어서 반사된다. 금속 콘택트층(11)은, 금속층(12)과 에피택셜 성장층(26)의 오믹 접촉을 취하기 위한 층이지만, 금속층(12)과 에피택셜 성장층(26)의 계면에 개재되어, 절연층(17)과 같은 정도의 두께를 갖는다.
(평면 패턴 구조)
금속 콘택트층(11)의 패턴폭이 넓은 경우에는, 실질적인 발광 영역이 제한되므로, 면적 효율이 저하하여 발광 효율이 감소한다. 한편, 금속 콘택트층(11)의 패턴폭이 좁은 경우에는, 금속 콘택트층(11)의 면적 저항이 증대하여, LED의 순방향 전압 Vf가 상승한다. 이 때문에, 최적의 패턴폭 W 및 패턴 피치 D1이 존재한다. 몇 개 정도의 패턴예에서는, 육각형을 기본으로 하는 허니컴 패턴 구조, 혹은, 원형 도트 형상을 기본 구조로 하는 원형 도트 패턴 구조가 존재한다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 평면 패턴 구조는, 예컨대, 도 13에 나타내는 바와 같이, 육각형을 기본 구조로 하는 허니컴 패턴 구조를 갖는다. 도 13에 있어서, 폭 W로 표시되는 형상 부분이 도 12에 있어서의, 예컨대, AuBe층 혹은 AuBe와 Ni의 합금층 등으로 형성되는 금속 콘택트층(11)의 패턴을 나타내고, 폭 D1을 갖는 육각형 패턴은, 절연층(17)의 부분에 상당하고, LED로부터의 방사광이 도광하는 영역을 나타낸다. 폭 D1은, 예컨대, 약 100㎛ 정도이며, 선폭 W는, 약 5㎛~약 11㎛ 정도이다.
본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 다른 모식적 평면 패턴 구조는, 예컨대, 도 14에 나타내는 바와 같이, 원형을 기본 으로 하는 도트 패턴 구조를 갖는다. 도 14에 있어서, 폭 d로 표시되는 형상 부분이 도 12에 있어서의, 예컨대, AuBe층 혹은 AuBe와 Ni의 합금층 등으로 형성되는 금속 콘택트층(11)의 패턴을 나타내고, 폭 D2를 갖는 패턴 피치로 배치되어 있다. 도 14에 있어서, 폭 d, 패턴 피치 D2를 갖는 원형의 패턴 부분 이외의 영역이, 절연층(17)의 부분에 상당하고, LED로부터의 방사광이 도광하는 영역을 나타낸다. 패턴 피치 D2는, 예컨대, 약 100㎛ 정도이며, 폭 d는, 약 5㎛~약 11㎛ 정도이다.
또한, 본 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 평면 패턴 구조는, 육각형 허니컴 패턴, 원형 도트 패턴에 한정되는 것이 아니라, 삼각형 패턴, 직사각형 패턴, 육각형 패턴, 팔각형 패턴, 원형 도트 패턴 등을 랜덤으로 배치하는 랜덤 패턴을 적용할 수도 있다.
본 실시의 형태에 따른 반도체 발광 소자에 적용되는 LED의 모식적 평면 패턴 구조는, 도광 영역의 면적을 확보하여 LED로부터의 발광 휘도를 저하시키지 않고, 또한 LED의 순방향 전압 Vf가 상승하지 않을 정도의 금속 배선 패턴폭을 확보할 수 있으면 좋다.
(제조 방법)
본 실시의 형태에 따른 반도체 발광 소자의 제조 방법을 이하에 설명한다.
본 실시의 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조는, 도 11 내지 도 20에 나타내는 바와 같이 표시된다.
(a) 우선, 도 11에 나타내는 바와 같이, 부착용 실리콘 기판 구조, 및 도 12에 나타내는 바와 같이, 부착용 LED 구조를 준비한다. 실리콘 기판 구조에 있어서 는, 실리콘 기판(21)상에 타이타늄층(22) 및 Au 등으로 이루어지는 금속층(20)을 스퍼터링법, 진공 증착법 등을 이용하여 순차적으로 형성한다. LED 구조에 있어서는, GaAs 기판(23)상의 AlInGaP층(24), n형 GaAs층(25), 에피택셜 성장층(26)은, 분자선 에피택셜 성장법(MBE : Molecular Beam Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition)법 등을 이용하여 순차적으로 형성한다. 다음으로, 에피택셜 성장층(26)상에 리프트 오프법을 이용하여, 패터닝된 절연층(17)에 대하여, 금속 콘택트층(11) 및 금속층(12)을 형성한다.
(b) 다음으로, 도 15에 나타내는 바와 같이, 도 11에 나타내는 부착용 실리콘 기판 구조, 및 도 12에 나타내는 부착용 LED 구조를 부착한다. 부착 공정에 있어서는, 예컨대, 프레스기를 이용하여, 열압착 온도로서 약 340℃ 정도, 열압착의 압력으로서 약 18㎫ 정도, 열압착의 시간으로서 약 10분 정도의 조건으로 실시한다.
(c) 다음으로, 도 16에 나타내는 바와 같이, 실리콘 기판(21)의 이면에 대하여, 타이타늄층(27) 및 Au 등으로 이루어지는 이면 전극층(28)을 스퍼터링법, 진공 증착법 등을 이용하여 순차적으로 형성한다. 타이타늄층(27)을 Au층과 실리콘 기판(21)의 사이에 개재시키지 않는 경우, 오믹 접촉을 취하기 위해 신터링(sintering)을 실시하면 실리콘 기판(21)과 Au층의 접합부의 Au가 AuSi 실리사이드가 되어 반사율이 저하한다. 따라서, 타이타늄층(27)은, 실리콘 기판(21)과 Au층의 부착용 금속이다. AuSi 실리사이드화를 막기 위해서는, 배리어 메탈로서 텅스텐(W)이 필요하고, 그 때의 구조로서, 기판측으로부터, 실리콘 기판/Ti/W/Au로 금속층을 형성할 필요가 있다.
(d) 다음으로, 도 17에 나타내는 바와 같이, 이면 전극층(28)을 레지스트 등으로 보호한 후, GaAs 기판(23)을 에칭에 의해 제거한다. 예컨대, 암모니아/과산화수소수로 이루어지는 에칭액을 이용하고, 에칭 시간은, 약 65~85분 정도이다. 여기서, AlInGaP층(24)이 에칭스토퍼로서 중요한 작용을 한다.
(e) 다음으로, 도 18에 나타내는 바와 같이, 염산계의 에칭액을 이용하여, AlInGaP층(24)을 제거한다. 에칭 시간은, 예컨대, 약 1분반 정도이다.
(f) 다음으로, 도 19에 나타내는 바와 같이, 표면 전극층(29)을 스퍼터링법, 진공 증착법 등을 이용하여 형성 후, 패터닝한다. 표면 전극층(29)의 패턴은 금속 콘택트층(11)의 패턴에 대략 일치시키고 있다. 표면 전극층(29)의 재료로서는, 예컨대, Au/AuGe-Ni 합금/Au로 이루어지는 적층 구조를 이용할 수 있다. 여기서, n형 GaAs층(25)은 표면 전극층(29)의 박리 방지 기능을 갖는다.
(g) 다음으로, 도 20에 나타내는 바와 같이, 프로스트 처리를 실시하여, 표면 전극층(29)의 바로 아래의 n형 GaAs층(25) 이외의 n형 GaAs층(25)의 제거를 행한다. 프로스트 처리의 조건으로서는, 예컨대, 질산-황산계의 에칭액을 약 30℃~50℃, 시간 약 5sec~15sec 정도로 행할 수 있다. 또, 프로스트 처리의 전처리로서는, 불산이 연한 액을 이용하여 n형 GaAs층(25)을 에칭하여, 표면에 형성된 GaO2막을 제거할 수 있다. 에칭 시간으로서는, 예컨대, 약 3분 정도이다.
또, 타이타늄층(22) 및 타이타늄층(27) 대신에, 예컨대, 텅스텐(W) 배리어 메탈, 백금(Pt) 배리어 메탈 등을 이용할 수도 있다.
이상의 설명에 의해, 도 20에 나타내는 바와 같이, 실리콘 기판(21)을 이용한 본 발명의 제 4 실시의 형태에 따른 반도체 발광 소자가 완성된다.
(제 4 실시의 형태의 변형예)
본 실시의 형태의 변형예에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조는, 도 21에 나타내는 바와 같이 표시된다. 또한, 본 실시의 형태의 다른 변형예에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조는, 도 22에 나타내는 바와 같이 표시된다.
본 실시의 형태의 변형예에 따른 반도체 발광 소자는, 도 21에 나타내는 바와 같이, 도 11에 나타낸 실리콘 기판 구조와, 도 12에 나타낸 LED 구조를 웨이퍼 본딩 기술에 의해 서로 부착하여 형성한다.
즉, 본 실시의 형태에 따른 반도체 발광 소자는, 도 20에 나타내는 바와 같이, GaAs 기판(15)과, GaAs 기판(15)상에 배치되는 금속 버퍼층(AuGe-Ni 합금층)(32)과, 금속 버퍼층(32)상에 배치되는 금속층(Au층)(33)으로 구성되는 GaAs 기판 구조와, 금속층(33)상에 배치되는 금속층(12)과, 금속층(12)상에 배치되고, 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17)상에 배치되고, 노출된 표면에 프로스트 처리 영역(30)(노출된 n형 GaAs층(25)을 프로스트 처리하여 형성된 영역)을 갖는 에피택셜 성장층(26)과, 에피택셜 성장층(26)상에 배치되고, 패터닝된 n형 GaAs층(25)과, n형 GaAs층(25)상에 배치되고, 마찬가지로 패터닝된 표면 전극층(29)으로 구성되는 LED 구조를 구비한다. 또, GaAs 기판 구조에 있어서, GaAs 기판(15)의 이면에는, 금속 버퍼층(AuGe-Ni 합금층)(34)과, 이면 전극층(35)이 배치된다. 또한, 에피택셜 성장층(26)과 n형 GaAs층(25)의 사이에는, 도 22에 나타내는 바와 같이, 전류 집중을 방지하기 위한 저지층(31)을 배치하더라도 좋다. 이 경우의 저지층(31)의 재료로서는, GaAs를 적용할 수 있고, 두께는, 예컨대, 약 500㎚ 정도이다.
본 실시의 형태의 변형예에 따른 반도체 발광 소자에 있어서도, 도 21에 나타내는 바와 같이, 금속층(12)을 이용하여, GaAs 기판 구조와, 에피택셜 성장층으로 이루어지는 LED 구조를 부착함으로써, 반사율이 좋은 금속 반사층을 형성하는 것을 가능하게 하고 있다. 금속 반사층은, 미리, LED 구조측에 배치된 금속층(12)에 의해 형성된다. LED로부터의 방사광은, 절연층(17)과 금속층(12)의 계면에 의해 미러면이 형성되므로, 당해 미러면에서 반사된다. 금속 콘택트층(11)은, 금속층(12)과 에피택셜 성장층(26)의 오믹 접촉을 취하기 위한 층이지만, 금속층(12)과 에피택셜 성장층(26)의 계면에 개재되어, 절연층(17)과 같은 정도의 두께를 갖는다.
도 21 및 도 22의 구조에 있어서, GaAs 기판(15)의 이면에 형성되는 금속 버퍼층(34)은, 예컨대, AuGe-Ni 합금층으로 형성되고, 두께는 약 100㎚ 정도이다. 또한, 이면 전극층(35)은, Au층으로 형성되고, 두께는 약 500㎚ 정도이다. GaAs 기판(15)의 표면에 형성되는 금속 버퍼층(32)은, 예컨대, AuGe-Ni 합금층으로 형성되고, 두께는 약 100㎚ 정도이다. 또한 금속층(33)은, Au층으로 형성되고, 두께는 약 1㎛ 정도이다.
도 11 내지 도 20에 표시된 본 실시의 형태에 따른 반도체 발광 소자의 제조 방법의 각 공정은, 본 실시의 형태의 변형예에 따른 반도체 발광 소자의 제조 방법에 있어서도 같으므로 설명을 생략한다.
본 실시의 형태의 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 평면 패턴 구조도, 도 13 혹은 도 14와 같은 구조를 적용 가능하다.
또한, 본 실시의 형태 및 그 변형예에 따른 반도체 발광 소자에 있어서도 제 2 실시의 형태의 변형예에서 설명한, 절연층(17)과 금속층(12)의 사이에, Ag나 Al 등으로 이루어지는 금속 버퍼층(18)(도 6 참조)을 형성하는 것도 유효하다. Ag나 Al 등으로 이루어지는 금속 버퍼층(18)을 형성함으로써, Au에서는 반사율이 낮은 자외선 등의 단파장의 광을 효율적으로 반사할 수 있기 때문이다.
본 실시의 형태 및 그 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, 금속 반사층과 반도체층의 사이에 투명한 절연층(17)을 개재시킴으로써, 에피택셜 성장층(26)과 금속층(12)의 접촉을 피하여, 광의 흡수를 막아, 반사율이 좋은 금속 반사층을 형성할 수 있으므로, LED의 고휘도화를 도모할 수 있다.
또한, 본 실시의 형태 및 그 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, 절연층(17)과 금속층(12, 20)의 사이에, Ag나 Al 등으로 이루어지는 금속 버퍼층을 형성함으로써, Au에서는 반사율이 낮은 자외선 등의 단파장의 광을 효율적으로 반사할 수 있어, LED의 고휘도화를 도모할 수 있다.
또한, 본 실시의 형태 및 그 변형예에 따른 반도체 발광 소자 및 그 제조 방 법에 의하면, 에피택셜 성장층(26)과 금속층(12)의 접촉을 피하여, 에피택셜 성장층(26)과 금속 반사층의 계면에서 광이 흡수되지 않으므로, LED의 고휘도화를 도모할 수 있다.
본 실시의 형태 및 그 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, 실리콘 기판 또는 GaAs 기판으로의 광의 흡수를 막기 위해, 반사층에 금속을 이용하여 광을 전반사시켜, 실리콘 기판 또는 GaAs 기판으로의 흡수를 막아, 모든 각도의 광을 반사하는 것이 가능해지므로, LED를 고휘도화할 수 있다.
[그 밖의 실시의 형태]
상기한 바와 같이, 본 발명은 제 1 내지 제 4 실시의 형태에 의해 기재했지만, 본 개시의 일부를 이루는 논술 및 도면은 본 발명을 한정하는 것으로 이해하면 안 된다. 본 개시로부터 당업자에는 다양한 대체 실시의 형태, 실시예 및 운용 기술이 명백해질 것이다.
제 1 내지 제 4 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법에 있어서는, 반도체 기판으로서 주로 실리콘 기판, GaAs 기판을 예로 설명했지만, Ge, SiGe, SiC, GaN 기판, 혹은 SiC상의 GaN 에피택셜 기판 등도 충분히 이용 가능하다.
제 1 내지 제 4 실시의 형태에 따른 반도체 발광 소자로서, 주로 LED를 예로 설명했지만, 레이저 다이오드(LD : Laser Diode)를 구성하더라도 좋고, 그 경우에는, 분포 귀환형(DFB : Distributed Feedback) LD, 분포 브래그 반사형(DBR) LD, 면발광 LD 등을 구성하더라도 좋다.
이와 같이, 본 발명은 여기서는 기재하지 않고 있는 다양한 실시의 형태 등을 포함하는 것은 물론이다. 따라서, 본 발명의 기술적 범위는 상기의 설명으로부터 타당한 특허 청구의 범위에 따른 발명 특정 사항에 의해서만 정해지는 것이다.
본 발명의 반도체 발광 소자 및 그 제조 방법에 의하면, Au-Sn 합금층에 의한 Sn 확산의 문제를 해결하기 위해, Au로 이루어지는 금속층을 이용하여 에피택셜 성장층과 반도체 기판을 부착함으로써, 배리어 메탈이 불필요하게 되고, Au로 이루어지는 금속층을 이용함으로써 광의 반사율이 좋은 금속 반사층을 LED측의 구조에 형성할 수 있으므로, LED의 고휘도화를 도모할 수 있다.
본 발명의 반도체 발광 소자 및 그 제조 방법에 의하면, 금속 반사층과 반도체층의 사이에 투명한 절연막을 넣음으로써, 반도체층과 금속 반사층의 접촉을 피하여, 반도체층과 금속 반사층의 계면에 있어서의 광의 흡수를 막아, 반사율이 좋은 금속 반사층을 형성할 수 있으므로, LED의 고휘도화를 도모할 수 있다.
본 발명의 반도체 발광 소자 및 그 제조 방법에 의하면, GaAs 기판으로의 광의 흡수를 막기 위해, 반사층에 금속을 이용하여 광을 전반사시켜, GaAs 기판으로의 흡수를 막아, 모든 각도의 광을 반사하는 것이 가능해지므로, LED를 고휘도화할 수 있다.
본 발명의 실시의 형태에 따른 반도체 발광 소자 및 그 제조 방법은, GaAs 기판, Si 기판 등의 불투명 기판을 갖는 LED 소자, LD 소자 등의 반도체 발광 소자 전반에 이용 가능하다.

Claims (20)

  1. GaAs층과, 상기 GaAs층의 표면에 배치된 제 1 금속 버퍼층과, 상기 제 1 금속 버퍼층상에 배치된 제 1 금속층과, 상기 GaAs층의 이면에 배치된 제 2 금속 버퍼층과, 상기 제 2 금속 버퍼층의 상기 GaAs층과 반대측의 표면에 배치된 제 2 금속층을 구비하는 GaAs 기판 구조와,
    상기 GaAs 기판 구조상에 배치되고, 제 3 금속층과, 상기 제 3 금속층상에 배치되는 금속 콘택트층과, 상기 금속 콘택트층상에 배치되는 p형 클래드층과, 상기 p형 클래드층에 배치되는 다중 양자 우물층과, 상기 다중 양자 우물층상에 배치되는 n형 클래드층과, 상기 n형 클래드층상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조
    로 구성되고,
    상기 제 1 금속층 및 상기 제 3 금속층을 이용하여, 상기 GaAs 기판 구조와, 상기 발광 다이오드 구조를 부착하고,
    상기 발광 다이오드 구조는, 상기 제 3 금속층과 상기 p형 클래드층 사이에, 상기 금속 콘택트층과 동일 두께이며 패터닝된 개구부를 가진 절연층을 포함하고, 상기 절연층의 개구부에 상기 금속 콘택트층이 형성되어 있으며, 상기 금속 콘택트층은 Au를 포함하는 금속으로 이루어지고,
    상기 다중 양자 우물층은 GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 적층한 다중 양자 우물 구조로 이루어지고, 상기 절연층은 상기 다중 양자 우물층으로부터의 발광 파장에 대해서 투명한
    것을 특징으로 하는 반도체 발광 소자.
  2. 제 1 항에 있어서,
    상기 발광 다이오드 구조측에 미리 배치된 상기 제 3 금속층에 의해, 금속 반사층이 형성되는 것을 특징으로 하는 반도체 발광 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 발광 다이오드 구조로부터의 방사광은, 상기 p형 클래드층과, 상기 제 3 금속층의 계면에 형성된 미러면에서 반사되는 것을 특징으로 하는 반도체 발광 소자.
  4. 제 3 항에 있어서,
    상기 제 3 금속층과 상기 p형 클래드층의 계면에 개재되는 상기 금속 콘택트층은 상기 미러면의 일부를 형성하고 있는 것을 특징으로 하는 반도체 발광 소자.
  5. GaAs 기판과,
    상기 GaAs 기판상에 배치되는 금속층과,
    상기 금속층상에 배치되고, 패터닝된 금속 콘택트층 및 절연층과,
    패터닝된 상기 금속 콘택트층 및 상기 절연층상에 배치되는 p형 클래드층과,
    상기 p형 클래드층상에 배치되는 다중 양자 우물층과,
    상기 다중 양자 우물층상에 배치되는 n형 클래드층과,
    상기 n형 클래드층상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조
    로 구성되고,
    상기 금속층을 이용하여, 상기 GaAs 기판과, 상기 발광 다이오드 구조를 부착하며,
    상기 절연층은 상기 금속 콘택트층과 동일 두께이며 패터닝된 개구부를 갖고, 상기 절연층의 개구부에 상기 금속 콘택트층이 형성되어 있으며, 상기 금속 콘택트층은 Au를 포함하는 금속으로 이루어지고,
    상기 다중 양자 우물층은 GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 적층한 다중 양자 우물 구조로 이루어지고, 상기 절연층은 상기 다중 양자 우물층으로부터의 발광 파장에 대해서 투명한
    것을 특징으로 하는 반도체 발광 소자.
  6. 제 5 항에 있어서,
    상기 금속층상에 배치되고, 상기 금속층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층의 사이에 금속 버퍼층을 더 구비하는 것을 특징으로 하는 반도체 발광 소자.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 발광 다이오드 구조측에 미리 배치된 상기 금속층에 의해, 금속 반사층이 형성되는 것을 특징으로 하는 반도체 발광 소자.
  8. 제 5 항 또는 제 6 항에 있어서
    상기 발광 다이오드 구조로부터의 방사광은, 상기 절연층과, 상기 금속층의 계면에 형성된 미러면에서 반사되는 것을 특징으로 하는 반도체 발광 소자.
  9. 제 8 항에 있어서,
    상기 금속층과 상기 절연층의 계면에 개재되는 상기 금속 버퍼층은 상기 미러면의 일부를 형성하고 있는 것을 특징으로 하는 반도체 발광 소자.
  10. GaAs 기판과, 상기 GaAs 기판의 표면에 배치된 제 1 금속층을 구비하는 GaAs 기판 구조와,
    상기 GaAs 기판 구조상에 배치되고, 제 2 금속층과, 상기 제 2 금속층상에 배치되는 p형 클래드층과, 상기 p형 클래드층상에 배치되는 다중 양자 우물층과, 상기 다중 양자 우물층상에 배치되는 n형 클래드층과, 상기 n형 클래드층상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조로 구성되고,
    상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 GaAs 기판과, 상기 발광 다이오드 구조를 부착하며,
    상기 발광 다이오드 구조는, 상기 제 2 금속층과 상기 p형 클래드층 사이에, 상기 금속 콘택트층과 동일 두께이며 패터닝된 개구부를 가진 절연층을 포함하고, 상기 절연층의 개구부에 상기 금속 콘택트층이 형성되어 있으며, 상기 금속 콘택트층은 Au를 포함하는 금속으로 이루어지고,
    상기 다중 양자 우물층은 GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 적층한 다중 양자 우물 구조로 이루어지고, 상기 절연층은 상기 다중 양자 우물층으로부터의 발광 파장에 대해서 투명한
    것을 특징으로 하는 반도체 발광 소자.
  11. 제 10 항에 있어서,
    상기 발광 다이오드 구조측에 미리 배치된 상기 제 2 금속층에 의해, 금속 반사층이 형성되고, 상기 발광 다이오드 구조로부터의 방사광은, 상기 p형 클래드 층과, 상기 제 2 금속층의 계면에 형성되는 미러면에서 반사되는 것을 특징으로 하는 반도체 발광 소자.
  12. 실리콘 기판과, 상기 실리콘 기판상에 배치되는 타이타늄층과, 상기 타이타늄층상에 배치되는 제 1 금속층으로 구성되는 실리콘 기판 구조와,
    상기 제 1 금속층상에 배치되는 제 2 금속층과, 상기 제 2 금속층상에 배치되고, 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층상에 배치되고, 노출된 표면에 프로스트 처리 영역을 갖는 에피택셜(epitaxial) 성장층과, 상기 에피택셜 성장층상에 배치되고, 패터닝된 n형 GaAs층과, 상기 n형 GaAs층상에 배치되고, 패터닝된 표면 전극층으로 구성되는 LED 구조
    를 구비하고,
    상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 실리콘 기판 구조와, 상기 발광 다이오드 구조를 부착하며,
    상기 절연층은 상기 금속 콘택트층과 동일 두께이며 패터닝된 개구부를 갖고, 상기 절연층의 개구부에 상기 금속 콘택트층이 형성되어 있으며, 상기 금속 콘택트층은 Au를 포함하는 금속으로 이루어지고,
    상기 에피택셜 성장층은, GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 적층한 다중 양자 우물 구조로 이루어지는 다중 양자 우물층을 포함하고, 상기 절연층은 상기 다중 양자 우물층으로부터의 발광 파장에 대해서 투명한
    것을 특징으로 하는 반도체 발광 소자.
  13. 제 12 항에 있어서,
    상기 실리콘 기판 구조에 있어서, 상기 실리콘 기판의 이면에는, 이면 전극 층이 배치되고, 상기 에피택셜 성장층과 상기 n형 GaAs층의 사이에는, 전류 집중을 방지하기 위한 저지층을 배치하는 것을 특징으로 하는 반도체 발광 소자.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 발광 다이오드 구조측에 미리 배치된 상기 제 2 금속층에 의해, 금속 반사층이 형성되고, 상기 발광 다이오드 구조로부터의 방사광은, 상기 절연층과, 상기 제 2 금속층의 계면에 형성되는 미러면에서 반사되는 것을 특징으로 하는 반도체 발광 소자.
  15. GaAs 기판과, 상기 GaAs 기판상에 배치되는 제 1 금속 버퍼층과, 상기 제 1 금속 버퍼층상에 배치되는 제 1 금속층으로 구성되는 GaAs 기판 구조와,
    상기 제 1 금속층상에 배치되는 제 2 금속층과, 상기 제 2 금속층상에 배치되고, 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층상에 배치되고, 노출된 표면에 프로스트 처리 영역을 갖는 에피택셜 성장층과, 상기 에피택셜 성장층상에 배치되고, 패터닝된 n형 GaAs층과, 상기 n형 GaAs층상에 배치되고, 패터닝된 표면 전극층으로 구성되는 LED 구조
    를 구비하고,
    상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 GaAs 기판 구조와, 상기 발광 다이오드 구조를 부착하며,
    상기 절연층은 상기 금속 콘택트층과 동일 두께이며 패터닝된 개구부를 갖고, 상기 절연층의 개구부에 상기 금속 콘택트층이 형성되어 있으며, 상기 금속 콘택트층은 Au를 포함하는 금속으로 이루어지고,
    상기 에피택셜 성장층은, GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 적층한 다중 양자 우물 구조로 이루어지는 다중 양자 우물층을 포함하고, 상기 절연층은 상기 다중 양자 우물층으로부터의 발광 파장에 대해서 투명한
    것을 특징으로 하는 반도체 발광 소자.
  16. 제 15 항에 있어서,
    상기 GaAs 기판 구조에 있어서, 상기 GaAs 기판의 이면에는, 이면 전극층이 배치되고, 상기 에피택셜 성장층과 상기 n형 GaAs층의 사이에는, 전류 집중을 방지하기 위한 저지층을 배치하는 것을 특징으로 하는 반도체 발광 소자.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 발광 다이오드 구조측에 미리 배치된 상기 제 2 금속층에 의해, 금속 반사층이 형성되고, 상기 발광 다이오드 구조로부터의 방사광은, 상기 절연층과, 상기 제 2 금속층의 계면에 형성되는 미러면에서 반사되는 것을 특징으로 하는 반도체 발광 소자.
  18. 제 15 항 또는 제 16 항에 있어서,
    상기 제 2 금속층상에 배치되고, 상기 제 2 금속층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층의 사이에 제 2 금속 버퍼층을 더 구비하는 것을 특징으로 하는 반도체 발광 소자.
  19. 부착용 반도체 기판 구조, 및 부착용 발광 다이오드 구조를 준비하는 공정과,
    반도체 기판 구조에 있어서는, 반도체 기판상에 제 1 금속층을 형성하는 공정과,
    발광 다이오드 구조에 있어서는, GaAs 기판상의 AlInGaP층, n형 GaAs층, 에피택셜 성장층을 순차적으로 형성하는 공정과,
    상기 에피택셜 성장층상에, 패터닝된 절연층에 대하여, 금속 콘택트층 및 제 2 금속층을 형성하는 공정과,
    상기 부착용 반도체 기판 구조, 및 상기 부착용 LED 구조를 열압착에 의해 부착하는 공정과,
    상기 GaAs 기판을 에칭에 의해 제거하는 공정과,
    AlInGaP층을 제거하는 공정과,
    표면 전극층을 패턴 형성하는 공정과,
    프로스트 처리를 실시하여, 표면 전극층의 바로 아래의 n형 GaAs층 이외의 n형 GaAs층의 제거를 행하는 공정
    을 갖고,
    상기 절연층은 상기 금속 콘택트층과 동일 두께이며 패터닝된 개구부를 갖고, 상기 절연층의 개구부에 상기 금속 콘택트층이 형성되어 있으며, 상기 금속 콘택트층은 Au를 포함하는 금속으로 이루어지고,
    상기 에피택셜 성장층은, GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 적층한 다중 양자 우물 구조로 이루어지는 다중 양자 우물층을 포함하고, 상기 절연층은 상기 다중 양자 우물층으로부터의 발광 파장에 대해서 투명한
    것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  20. 제 19 항에 있어서,
    상기 AlInGaP층을 제거하는 공정 후, 상기 표면 전극층을 패턴 형성하는 공정 전에 전류 집중을 저지하기 위한 저지층을 형성하는 공정을 더 갖는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
KR1020097023683A 2007-04-16 2008-04-11 반도체 발광 소자 및 그 제조 방법 KR101446370B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007107130A JP5346443B2 (ja) 2007-04-16 2007-04-16 半導体発光素子およびその製造方法
JPJP-P-2007-107130 2007-04-16
PCT/JP2008/057176 WO2008129963A1 (ja) 2007-04-16 2008-04-11 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20090130127A KR20090130127A (ko) 2009-12-17
KR101446370B1 true KR101446370B1 (ko) 2014-10-01

Family

ID=39875491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023683A KR101446370B1 (ko) 2007-04-16 2008-04-11 반도체 발광 소자 및 그 제조 방법

Country Status (7)

Country Link
US (10) US8106412B2 (ko)
EP (1) EP2139052B1 (ko)
JP (1) JP5346443B2 (ko)
KR (1) KR101446370B1 (ko)
CN (2) CN104409588B (ko)
TW (1) TWI481065B (ko)
WO (1) WO2008129963A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5346443B2 (ja) 2007-04-16 2013-11-20 ローム株式会社 半導体発光素子およびその製造方法
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
KR101363022B1 (ko) * 2008-12-23 2014-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR100999726B1 (ko) 2009-05-04 2010-12-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2011129724A (ja) * 2009-12-18 2011-06-30 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
TW201145577A (en) * 2010-06-11 2011-12-16 Hon Hai Prec Ind Co Ltd Light-emitting diode unit and method for making it
CN102280552B (zh) * 2010-06-14 2015-06-03 鸿富锦精密工业（深圳）有限公司 发光二极管晶粒及其制作方法
US9269870B2 (en) 2011-03-17 2016-02-23 Epistar Corporation Light-emitting device with intermediate layer
US9601657B2 (en) * 2011-03-17 2017-03-21 Epistar Corporation Light-emitting device
US8686398B2 (en) 2012-03-02 2014-04-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9450152B2 (en) * 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
JP2014022401A (ja) 2012-07-12 2014-02-03 Toshiba Corp 窒化物半導体発光素子
JP5954185B2 (ja) * 2012-12-04 2016-07-20 日亜化学工業株式会社 半導体素子の製造方法
TWI613838B (zh) * 2014-03-06 2018-02-01 晶元光電股份有限公司 發光元件
CN104502878B (zh) * 2014-12-26 2018-07-31 中国电子科技集团公司第十三研究所 微波GaAs衬底在片S参数微带线TRL校准件
CN105785304B (zh) * 2016-05-11 2018-09-18 中国电子科技集团公司第十三研究所 用于校准在片高值电阻测量系统的标准件
DE102017115252A1 (de) * 2017-07-07 2019-01-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Schichtstapels und Schichtstapel
JP7308831B2 (ja) 2017-12-14 2023-07-14 ルミレッズ リミテッド ライアビリティ カンパニー Ｌｅｄダイの汚染を防止する方法
US10522708B2 (en) 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218383A (ja) 2002-01-18 2003-07-31 Toshiba Corp 半導体発光素子及びその製造方法
US20040079967A1 (en) 2002-10-24 2004-04-29 Yukio Shakuda Semiconductor light emitting device
WO2004051758A1 (ja) 2002-11-29 2004-06-17 Sanken Electric Co., Ltd. 半導体発光素子及びその製造方法
US20060102933A1 (en) 2004-11-04 2006-05-18 Kensaku Yamamoto III-V Group compound semiconductor light emitting device and manufacturing method thereof

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
JP3511970B2 (ja) * 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
DE19537544A1 (de) * 1995-10-09 1997-04-10 Telefunken Microelectron Lumineszenzdiode mit verbesserter Lichtausbeute
US5917202A (en) 1995-12-21 1999-06-29 Hewlett-Packard Company Highly reflective contacts for light emitting semiconductor devices
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
US6803596B2 (en) * 1999-12-27 2004-10-12 Sanyo Electric Co., Ltd. Light emitting device
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
US6803604B2 (en) * 2001-03-13 2004-10-12 Ricoh Company, Ltd. Semiconductor optical modulator, an optical amplifier and an integrated semiconductor light-emitting device
TW541710B (en) * 2001-06-27 2003-07-11 Epistar Corp LED having transparent substrate and the manufacturing method thereof
JP4833456B2 (ja) 2001-08-28 2011-12-07 古河電気工業株式会社 半導体デバイスの製造方法
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
DE10239045A1 (de) * 2002-08-26 2004-03-11 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektromagnetische Strahlung emittierenden Halbleiterchips und elektromagnetische Strahlung emittierender Halbleiterchip
US20050205886A1 (en) 2002-11-29 2005-09-22 Sanken Electric Co., Ltd. Gallium-containing light-emitting semiconductor device and method of fabrication
JP2003282946A (ja) 2003-02-06 2003-10-03 Matsushita Electric Ind Co Ltd 発光ダイオード装置及びその製造方法
TWI230473B (en) 2003-03-10 2005-04-01 Sanken Electric Co Ltd Semiconductor light emitting device and manufacturing method thereof
US20040227151A1 (en) * 2003-03-31 2004-11-18 Hitachi Cable, Ltd. Light emitting diode
JP2005123530A (ja) * 2003-10-20 2005-05-12 Shin Etsu Handotai Co Ltd 発光素子の製造方法
WO2005064666A1 (en) * 2003-12-09 2005-07-14 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
JP2005259820A (ja) * 2004-03-09 2005-09-22 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
TWM255518U (en) * 2004-04-23 2005-01-11 Super Nova Optoelectronics Cor Vertical electrode structure of Gallium Nitride based LED
JP4154731B2 (ja) * 2004-04-27 2008-09-24 信越半導体株式会社 発光素子の製造方法及び発光素子
US8049243B2 (en) * 2004-05-26 2011-11-01 Showa Denko K.K. Gallium nitride-based compound semiconductor light emitting device
US7508001B2 (en) * 2004-06-21 2009-03-24 Panasonic Corporation Semiconductor laser device and manufacturing method thereof
JP2006013381A (ja) 2004-06-29 2006-01-12 Shin Etsu Handotai Co Ltd 発光素子
WO2006006556A1 (ja) 2004-07-12 2006-01-19 Rohm Co., Ltd. 半導体発光素子
US8097897B2 (en) * 2005-06-21 2012-01-17 Epistar Corporation High-efficiency light-emitting device and manufacturing method thereof
US20060287485A1 (en) 2005-06-17 2006-12-21 Crawford Emmett D Sound barriers comprising polyester compositions formed from 2,2,4,4-tetramethyl-1,3-cyclobutanediol and 1,4-cyclohexanedimethanol
JP4899348B2 (ja) * 2005-05-31 2012-03-21 信越半導体株式会社 発光素子の製造方法
JP2007012688A (ja) * 2005-06-28 2007-01-18 Toshiba Corp 半導体発光素子
KR101232881B1 (ko) 2005-08-03 2013-02-13 스탄레 덴끼 가부시키가이샤 반도체발광소자 및 그 제조방법
JP4362125B2 (ja) * 2006-03-15 2009-11-11 ローム株式会社 側面発光半導体素子及び側面発光半導体素子の製造方法
JP2008047672A (ja) * 2006-08-14 2008-02-28 Sumitomo Electric Ind Ltd 半導体光素子
JP4462251B2 (ja) * 2006-08-17 2010-05-12 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP4835377B2 (ja) 2006-10-20 2011-12-14 日立電線株式会社 半導体発光素子
JP5346443B2 (ja) * 2007-04-16 2013-11-20 ローム株式会社 半導体発光素子およびその製造方法
US8546818B2 (en) * 2007-06-12 2013-10-01 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current-guiding structure
JP5123573B2 (ja) * 2007-06-13 2013-01-23 ローム株式会社 半導体発光素子およびその製造方法
JP2010534943A (ja) * 2007-07-26 2010-11-11 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｐ型表面を有する発光ダイオード
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
KR100975659B1 (ko) * 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법
JP2009200178A (ja) * 2008-02-20 2009-09-03 Hitachi Cable Ltd 半導体発光素子
US8179937B2 (en) * 2009-01-08 2012-05-15 Quantum Electro Opto Systems Sdn. Bhd. High speed light emitting semiconductor methods and devices
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
US7906795B2 (en) * 2009-05-08 2011-03-15 Epistar Corporation Light-emitting device
JP2014120695A (ja) * 2012-12-19 2014-06-30 Rohm Co Ltd 半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218383A (ja) 2002-01-18 2003-07-31 Toshiba Corp 半導体発光素子及びその製造方法
US20040079967A1 (en) 2002-10-24 2004-04-29 Yukio Shakuda Semiconductor light emitting device
WO2004051758A1 (ja) 2002-11-29 2004-06-17 Sanken Electric Co., Ltd. 半導体発光素子及びその製造方法
US20060102933A1 (en) 2004-11-04 2006-05-18 Kensaku Yamamoto III-V Group compound semiconductor light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
US9786819B2 (en) 2017-10-10
US9196808B2 (en) 2015-11-24
JP5346443B2 (ja) 2013-11-20
US10032961B2 (en) 2018-07-24
US11616172B2 (en) 2023-03-28
US20140264267A1 (en) 2014-09-18
US9450145B2 (en) 2016-09-20
US9018650B2 (en) 2015-04-28
CN101657912A (zh) 2010-02-24
US20160365489A1 (en) 2016-12-15
US10483435B2 (en) 2019-11-19
US20120132889A1 (en) 2012-05-31
WO2008129963A1 (ja) 2008-10-30
EP2139052B1 (en) 2018-11-21
US20180301599A1 (en) 2018-10-18
US20200052163A1 (en) 2020-02-13
US8536598B2 (en) 2013-09-17
US20160056332A1 (en) 2016-02-25
EP2139052A1 (en) 2009-12-30
TW200847492A (en) 2008-12-01
TWI481065B (zh) 2015-04-11
EP2139052A4 (en) 2014-01-01
US20230197906A1 (en) 2023-06-22
CN104409588A (zh) 2015-03-11
CN104409588B (zh) 2017-05-31
US20140008610A1 (en) 2014-01-09
US20100133507A1 (en) 2010-06-03
US8106412B2 (en) 2012-01-31
JP2008270261A (ja) 2008-11-06
US20180019381A1 (en) 2018-01-18
KR20090130127A (ko) 2009-12-17

Similar Documents

Publication Publication Date Title
KR101446370B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR101473038B1 (ko) 반도체 발광 소자 및 그 제조 방법
EP1771889B1 (en) Light emitting devices having a reflective bond pad and methods of fabricating light emitting devices having reflective bond pads
KR20080087135A (ko) 질화물 반도체 발광 소자
JP2002217450A (ja) 半導体発光素子及びその製造方法
JP2005513787A (ja) 平面全方位リフレクタを有する発光ダイオード
JP2007103690A (ja) 半導体発光装置及びその製造方法
KR20090111889A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP5584331B2 (ja) 半導体発光素子
KR100564303B1 (ko) ＡｌＧａＩｎＰ계 발광 다이오드 및 그 제조방법
JP5981493B2 (ja) 半導体発光素子
JP5396526B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 6