KR101420174B1 - 제거 가능한 본드 패드 확장을 포함하는 회로 장치 - Google Patents

제거 가능한 본드 패드 확장을 포함하는 회로 장치 Download PDF

Info

Publication number
KR101420174B1
KR101420174B1 KR1020090085791A KR20090085791A KR101420174B1 KR 101420174 B1 KR101420174 B1 KR 101420174B1 KR 1020090085791 A KR1020090085791 A KR 1020090085791A KR 20090085791 A KR20090085791 A KR 20090085791A KR 101420174 B1 KR101420174 B1 KR 101420174B1
Authority
KR
South Korea
Prior art keywords
bond pad
extension test
pad
coupled
controllable switch
Prior art date
Application number
KR1020090085791A
Other languages
English (en)
Other versions
KR20100122042A (ko
Inventor
로저 에이. 프라티
Original Assignee
에이저 시스템즈 엘엘시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 엘엘시 filed Critical 에이저 시스템즈 엘엘시
Publication of KR20100122042A publication Critical patent/KR20100122042A/ko
Application granted granted Critical
Publication of KR101420174B1 publication Critical patent/KR101420174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명의 실시예들은, 개선된 테스팅 프로브들의 배치를 통해 대응하는 전기 회로 디바이스의 개선된 테스팅을 허용하는 스위칭 가능하게 제거 가능한 본드 패드 확장 테스트 패드를 포함하는 전기 회로 장치를 포함한다. 상기 본드 패드 확장 테스트 패드는 전기 회로 디바이스의 전기 구성요소들 중 하나, 예를 들면, 본드 패드에 제거 가능하게 결합된다. 테스팅이 없을 때, 본드 패드 확장 테스트 패드가 전기 구성요소로부터 단절될 수 있기 때문에, 본드 패드 확장 테스트 패드는 대응하는 전기 회로 디바이스에 부가적인 기생 효과들을 부여하지 않는다. 전기 회로 장치는 테스팅 전압이 본드 패드 확장 테스트 패드에 인가된 때를 자동적으로 검출하고, 인가된 테스팅 전압의 검출에 응답하여 본드 패드 확장 테스트 패드를 접속한다. 테스팅 전압이 본드 패드 확장 테스트 패드에 인가되지 않을 때, 전기 회로 장치는 연관된 전기 구성요소로부터 테스트 패드를 단절한다.
본드 패드 확장 테스트 패드, 제어 가능한 스위치, 본드 패드, 제어 회로, 테스팅 전압

Description

제거 가능한 본드 패드 확장을 포함하는 회로 장치{Circuit apparatus including removable bond pad extension}
본 발명은 본드 패드들을 포함하는 전기 회로 디바이스들에 관한 것이다. 보다 상세하게는, 본 발명은 전기 회로 디바이스들을 테스팅하는데 이용되는 본드 패드 확장들을 포함하는 전기 회로 디바이스들에 관한 것이다.
본드 패드들은 전자 패키징에서 반도체 집적 회로 다이들과 같은 전기 회로 디바이스들을 장착하기 위한 와이어 본딩 기술들로 이용된다. 전기 회로 디바이스들은 통상적으로, 예를 들면, 초음파 본딩에 의해 디바이스 패키지 내에 임베딩된 대응하는 도전체들의 와이어 본드 패드들에 전기적으로 접속된 복수의 상대적으로 작은 도전성 리드들을 포함한다.
일부 종래의 회로 디바이스 장치들은 확장된 본드 패드들을 포함하고, 확장된 본드 패드들은, 회로 디바이스의 테스팅 동안에 테스트 프로브들의 배치를 위한 여분의 장소를 허용하는 확정된 구역 또는 영역을 갖는 본드 패드들이다. 그러나, 그러한 종래의 장치들에서, 회로 디바이스들의 테스팅이 완료된 후에, 확장된 본드 패드들은 통상적으로 적소에 존재한다. 이와 같이, 확장된 본드 패드들은 여분의 전기 커패시턴스(capacitance)를 부가하거나 또는 상대적으로 높은 주파수들에서 개방 회로 스터브들(open-circuit stubs)을 회로 디바이스에 부가할 수 있다. 그러한 개방 회로 스터브들은 사실상 용량성이고, 원하지 않은 신호들의 방사를 유발할 수 있는 공진들(resonances)을 나타낸다. 다른 종래의 회로 디바이스 장치들은, 테스팅이 수행된 후에 실제 또는 원 본드 패드로부터 끊어지거나 벗겨지는 확장된 본드 패드들을 포함한다. 그러나, 그러한 장치들에서, 확장된 본드 패드가 회로 디바이스로부터 영구적으로 제거되면, 확장된 본드 패드들의 후속의 이용이 불가능하다.
따라서, 재이용이 가능하고, 제거 가능한, 확장된 본드 패드 또는 연관된 전기 회로 디바이스의 기존의 기생 효과들에 부가적 기생 효과들을 부여하거나 포함하지 않는 본드 패드 확장에 대한 요구가 존재한다.
본 발명은, 개선된 테스팅 프로브들의 배치를 통해 대응하는 전기 회로 디바이스의 개선된 테스트를 허용하는 적어도 하나의 스위칭 가능하게 제거 가능한 본드 패드 확장 테스트 패드를 포함하는 전기 회로 장치로 구현된다. 본드 패드 확장 테스트 패드는, 예를 들면, 전기 회로 디바이스들의 본드 패드들 중 하나를 통해 전기 회로 디바이스에 제거 가능하게 결합되며, 전기 회로 디바이스들의 본드 패드들은 전기 회로 디바이스 외부의 구성요소들에 전기 회로 디바이스의 집적 회로 부 분을 와이어 본딩하기 위해 이용된다. 전기 회로 장치는 본드 패드 확장 테스트 패드와 본드 패드 또는 다른 적절한 디바이스 회로 사이에 결합된 제어 가능한 스위치를 포함한다. 제어 가능한 스위치는 제어 가능한 스위치를 인에이블 및 디스에이블하기 위한 적어도 하나의 인에이블 제어 입력을 포함하고, 제어 가능한 스위치가 인에이블될 때, 본드 패드 확장 테스트 패드가 본드 패드 또는 다른 디바이스 회로에 전기적으로 접속되고, 제어 가능한 스위치가 디스에이블될 때, 본드 패드 확장 테스트 패드가 본드 패드 또는 다른 디바이스 회로로부터 전기적으로 분리되는 그러한 방법으로 구성된다. 제어 가능한 스위치 및 본드 패드 확장 테스트 패드에 결합된 제어 회로는, 제어 회로가 본드 패드 확장 테스트 패드에 인가된 테스팅 전압을 검출할 때 제어 가능한 스위치를 인에이블하고, 제어 회로가 본드 패드 확장 테스트 패드에 인가된 어떠한 테스팅 전압도 검출하지 않을 때 제어 가능한 스위치를 디스에이블하도록 동작한다. 왜냐하면, 테스팅 후에 본드 패드 확장 테스트 패드가 본드 패드 또는 다른 디바이스 회로로부터 단절될 수 있고, 따라서, 전기 회로 디바이스로부터 제거되기 때문이며, 본드 패드 확장 테스트 패드는 부가적인 기생 효과들을 대응하는 전기 회로 디바이스에 부여하지 않는다. 전기 회로 장치는 테스팅 전압이 본드 패드 확장 테스트 패드에 인가된 때를 자동적으로 검출하고, 그후 인가된 테스팅 전압의 검출에 응답하여 본드 패드 확장 테스트 패드를 접속한다. 본드 패드 확장 테스트 패드에 인가된 테스팅 전압이 제거될 때, 전기 회로 장치는 연관된 본드 패드 또는 다른 디바이스 회로로부터 본드 패드 확장 테스트 패드를 단절한다.
다음의 상세한 설명에서, 도면들의 기재를 통해 본 발명의 이해를 돕기 위해 동일한 참조 번호들은 동일한 구성요소들을 나타낸다. 또한, 특정한 특징, 구성들 및 장치들이 이하에 논의되지만, 이는 단지 예시적인 목적을 위해 이루어진다는 것을 이해해야 한다. 당업자는, 다른 단계들, 구성들 및 장치들이 본 발명의 사상 및 범위를 벗어나지 않고 유용하다는 것을 인지할 것이다.
본 발명의 실시예들은, 대응하는 전기 회로를 테스팅하는데 이용될 수 있지만, 그후 본드 패드 확장 테스트 패드에 인가된 테스팅 전압의 제거 시에 전기 회로로부터 자동적으로 제거되는 본드 패드 확장 테스트 패드를 제공하는 것에 관한 것이다. 대응하는 전기 회로로부터 본드 패드 확장 테스트 패드의 제거는, 기판 잡음, 기판 커플링 및 표피 효과들(skin effects)과 같이, 본드 패드 확장 테스트 패드와 연관된 임의의 여분의 기생 효과들이 대응하는 전기 회로에 부가되는 것을 방지한다. 예를 들면, 대응하는 전기 회로에 접속될 때, 본드 패드 확장 테스트 패드는 긴 전송 라인들을 통해 전기 회로에 고속 무선 주파수(RF) 테스트 신호들을 주입하는데 이용될 수 있으며, 대응하는 전기 회로로부터 본드 패드 확장 테스트 패드의 제거 시에, 긴 전송 라인들은 실제 고속 RF 회로를 로딩하지 않는다.
도 1을 참조하면, 본 발명의 실시예들에 따른 본드 패드 확장 테스트 패드 장치(10)를 예시하는 블록도가 도시된다. 본드 패드 확장 테스트 패드 장치(10)는 본드 패드(12)와 같이 전기 회로 디바이스(22) 내의 임의의 적절한 구성요소를 통 해 전기 회로 디바이스(22)에 결합될 수 있다. 본드 패드 확장 테스트 패드 장치(10)는 본드 패드 확장 테스트 패드 또는 테스트 패드(14), 본드 패드(12)와 본드 패드 확장 테스트 패드(14) 사이에 결합된 제어 가능한 스위치(16), 및 제어 가능한 스위치(16) 및 본드 패드 확장 테스트 패드(14)에 결합된 제어 회로(18)를 포함한다.
본드 패드 확장 테스트 패드 장치(10)가 본드 패드들을 포함하여 전기 회로 디바이스와 연관된 임의의 적절한 회로, 예를 들면, 전기 회로 디바이스 내의 내부 회로로 유용하다는 것이 이해되어야 한다. 따라서, 본드 패드 확장 테스트 패드 장치(10)는 전기 회로 디바이스 본드 패드에 대한 접속 및 전기 회로 디바이스 본드 패드로부터의 단절뿐만 아니라, 전기 회로 디바이스 내의 다른 내부 회로에 대한 접속 및 다른 내부 회로로부터의 단절을 위해 이용될 수 있다. 따라서, 본드 패드 확장 테스트 패드 장치(10)는 전기 회로 디바이스 내의 전기적 구성요소들의 내부 테스팅뿐만 아니라 전기 회로 디바이스 내의 전기적 구성요소들에 대한 접속들 및 전기적 구성요소들로부터의 단절을 위해 유용하다.
본드 패드(12)는 적당한 전기 회로 디바이스(22) 내의 하나 이상의 집적 회로들(ICs)에 전기적으로 결합된 임의의 적절한 본드 패드일 수 있다. 통상적으로, 본드 패드(12)는 전기 회로 디바이스의 집적 회로 부분을 전기 회로 디바이스(22) 외부의 구성요소들(도시되지 않음)에 와이어 본딩하는데 이용된다.
제어 가능한 스위치(16)는, 본드 패드 확장 테스트 패드(14)가 본드 패드(12)에 전기적으로 접속되는 방법으로 상기 테스트 패드(14)를 본드 패드(12)에 제거 가능하게 결합할 수 있는 임의의 적절한 스위치일 수 있다. 예를 들면, 제어 가능한 스위치(16)는 도 2에 도시된 바와 같은 전송 게이트일 수 있으며, 이하에 보다 상세하게 논의될 수 있다. 전송 게이트는 핫 인서션(hot insertion) 또는 제거 동안 구성요소 또는 구성요소들을, 예를 들면, 라이브 신호들로부터 분리시킬 수 있는 전자 요소이다.
제어 회로(18)는 본원에 상술된 방식으로 제어 가능한 스위치(16)를 적절히 동작시킬 수 있는 임의의 적절한 제어 회로일 수 있다. 예를 들면, 제어 회로(18)는 SRAM(static random access memory) 셀, 및 도 2에 도시되고 이하에 더 상세히 논의되는 바와 같은 다른 제어 로직을 포함할 수 있다. 일부 경우들에서, 제어 회로(18)는 BIST(built-in self-test) 기능에 의해 제어될 수 있다.
이하에 상세히 논의되는 바와 같이, 제어 회로(18)는, 제어 가능한 스위치(16)의 동작을 제어함으로써, 즉, 본드 패드 확장 테스트 패드(14)를 본드 패드(12)에 전기적으로 접속하기 위해 제어 가능한 스위치(16)를 턴 온(turn on)하고 본드 패드 확장 테스트 패드(14)를 본드 패드(12)로부터 전기적으로 단절 또는 전기적으로 분리시키기 위해 제어 가능한 스위치(16)를 턴 오프(turn off)함으로써 본드 패드 확장 테스트 패드(14)를 본드 패드(12)에 스위칭 가능하게 접속한다. 제어 회로(18)는, 본드 패드 확장 테스트 패드(14)가 예를 들면, 테스팅 프로브로부터 그에 인가된 테스팅 전압 또는 테스팅 신호를 갖는지 여부에 기초하여 제어 가능한 스위치(16)의 동작을 제어한다.
도 2를 참조하여, 본드 패드 확장 테스트 패드 장치(10)를 예시하는 블록도 가 도시되고, 여기서 제어 가능한 스위치(16)는 전송 게이트(24)를 포함하고, 제어 회로(18)는 전송 게이트(24)에 결합된 SRAM 셀(26)을 포함한다. 제어 회로(18)는 또한 예를 들면, 부가적 로직의 장치(28)를 통해 본드 패드 확장 테스트 패드(14)에 결합된다. 본 발명의 실시예들에 따라, 본드 패드 확장 테스트 패드(14)는 그에 부가된 일부 누설 구성요소들(도시되지 않음)을 가질 수 있지만, 그것이 필수적인 것은 아니다.
SRAM 셀(26)은 복수의 트랜지스터들(M1 내지 M4)을 포함하고, 트랜지스터들(M2 및 M3)은 도시된 바와 같이 서로 직접 및 저항기들(R1, R2)을 통해 각각 교차 결합된다. SRAM 셀(26)의 데이터 라인(32)은 도시된 바와 같이 트랜지스터(M1) 및 트랜지스터(M2), 및 저항기(R3)의 접속에 의해 형성된다. SRAM 셀(26)의 데이터 바 또는 데이터 상보 라인(34)은 도시된 바와 같이 트랜지스터(M4) 및 트랜지스터(M3), 및 저항기(R4)의 접속에 의해 형성된다. 데이터 라인(32)은 소스 전압(VCC)(즉, "하이")에 결합되고, 데이터 상보 라인(34)은 접지(즉, "로우")에 결합된다.
전송 게이트(24)는 본드 패드(12)와 본드 패드 확장 테스트 패드(14) 사이에 결합된다. 보다 상세하게는, 전송 게이트(24)는, 본드 패드 확장 테스트 패드(14)에 대한 접속(36)을 통해 결합된 입력부 및 본드 패드(12)에 대한 접속(38)을 통해 결합된 출력부를 갖는다. 전송 게이트(24)는 또한 트랜지스터들(M1, M2) 사이의 SRAM 셀(26)에 대한 접속(42)을 통해 결합된 제 1 제어부 또는 인에이블 입력부, 및 트랜지스터들(M3, M4) 사이의 SRAM 셀(26)에 대한 접속(44)을 통해 결합된 제 2 상보 제어부 또는 인에이블 입력부를 포함한다.
전송 게이트(24)는, 논리 "하이" 또는 논리 "1" 전압이 제 1 제어부 또는 인에이블 입력부에 인가되고 논리 "로우" 또는 논리 "0"이 제 2 상보 제어부 또는 인에이블 입력부에 인가될 때, 턴 "온"된다. 전송 게이트(24)가 턴 "온"될 때, 전송 게이트 입력부는 전송 게이트 출력부에 전기적으로 접속된다. 따라서, 이러한 애플리케이션에서, 전송 게이트(24)가 턴 "온"될 때, 접속(36)을 통한 본드 패드 확장 테스트 패드(14)는 접속(38)을 통한 본드 패드(12)에 전기적으로 접속될 것이다. 또한, 동작 시에, 논리 "로우" 또는 논리 "0" 전압이 제 1 제어부 또는 인에이블 입력부에 인가되고 논리 "하이" 또는 논리 "1"이 제 2 상보 제어부 또는 인에이블 입력부에 인가될 때, 전송 게이트(24)는 턴 "오프"된다. 전송 게이트(24)가 턴 "오프"될 때, 전송 게이트 입력부는 전송 게이트 출력부로부터 전기적으로 분리 또는 단절된다. 따라서, 전송 게이트(24)가 턴 "오프"될 때, 본드 패드(12)는 본드 패드 확장 테스트 패드(14)로부터 전기적으로 분리될 것이다.
SRAM 셀(26)은 본드 패드 확장 테스트 패드(14)가 적절한 로직 장치(28)를 통해 결합되는 기록 라인(W)(46)을 포함한다. 예를 들면, 상기 장치(28)는 본드 패드 확장 테스트 패드(14)에 결합된 제 1 입력부, SRAM 셀(26)의 데이터 라인(32)에 결합된 제 2 입력부, 및 인버터(31)의 입력부에 결합된 출력부를 갖는 NAND 게이트(29)를 포함할 수 있고, 인버터(31)는 SRAM 셀(26)의 기록 라인(46)에 결합된 입력부를 갖는다. 대안으로, 로직 장치(28)는 D 형 플립-플롭들 또는 다른 1 회 형 회로(one-shot type circuit)를 이용하는 더욱 복잡한 조합일 수 있다.
상술된 바와 같이, 본드 패드(12)는 통상적으로 외부 회로(도시되지 않음)에 와이어 본딩되거나 본딩될 종래의 본드 패드이다. 본드 패드(12) 및 장치(10)가 속하는 전기 회로 디바이스의 회로의 테스팅 동안에, 테스팅 프로브는 본드 패드(12) 대신에 본드 패드 확장 테스트 패드(14)와 접촉한다. 따라서, 본드 패드(12)는 임의의 테스팅 동안에 임의의 테스팅 프로브들에 의해 접촉되지 않고, 따라서, 본드 패드(12)의 본딩 능력을 보존한다. 이러한 방법에서, 본드 패드 확장 테스트 패드(14)는 본드 패드(12)의 본딩 능력에 역으로 악영향을 주지 않고 테스팅 프로브들에 의해 반복적으로 가우징될(gouged) 수 있다.
동작 시에, 본드 패드 확장 테스트 패드 장치가 속하는 회로의 전원이 켜지지 않을 때, SRAM 셀(26)이 붕괴되고 고장난다. 소스 전압(VCC)이 예를 들면, 테스팅 목적들로 본드 패드 확장 테스트 패드 장치가 속하는 회로에 인가될 때, SRAM 셀(26) 및 제어 회로(18)의 다른 부분들은 전원이 켜진다. 테스팅 프로세스의 이러한 단계에서, 기록 라인(46)에 전류가 여전히 흐르지 않기 때문에, 어떠한 데이터도 SRAM 셀(26)에 기록되지 않는다.
테스팅 프로브를 본드 패드 확장 테스트 패드(14)에 댈 때, SRAM 셀(26)의 기록 라인(46)에 전류가 흐른다. SRAM 셀(26)의 기록 라인(46)에 전류가 흐르게 될 때, 접속(42)이 논리 "하이"를 전송 게이트(24)의 제 1 제어부 또는 인에이블 입력부에 인가하고, 논리 "로우"를 전송 게이트(24)의 제 2 상보 제어부 또는 인에이블 입력부에 인가하는 방법으로, 적절한 신호가 SRAM 셀(26)에서 래칭(latch)되고, 따라서 전송 게이트(24)를 턴 온한다. 전송 게이트(24)가 턴 "온"될 때, 본드 패드 확장 테스트 패드(14)에 가해진 테스팅 프로브로부터의 테스트 신호들은 본드 패드 확장 테스트 패드(14)와 본드 패드(12) 사이를 통과할 수 있다. 상술된 바와 같이, 본드 패드(12)가 테스트 신호들을 수신할지라도, 테스팅 프로브는 본드 패드(12)를 접촉하지 않는다.
테스팅 프로브가 본드 패드 확장 테스트 패드(14)로부터 제거될 때, SRAM 셀(26)의 기록 라인(46)은 더 이상 전류가 흐르지 않는다. 이와 같이, SRAM 셀(26) 내에서, 전송 게이트(24)의 제 1 제어부 또는 인에이블 입력부에 대한 접속(42)은 논리 "로우"가 되고, 전송 게이트(24)의 제 2 상보 제어부 또는 인에이블 입력부는 논리 "하이"가 되고, 따라서, 전송 게이트(24)를 턴 "오프"한다. 상술된 바와 같이, 전송 게이트(24)가 턴 "오프"될 때, 본드 패드 확장 테스트 패드(14)는 본드 패드(12)로부터 전기적으로 분리된다.
본드 패드 확장 테스트 패드 장치(10)의 동작이 예시하는 바와 같이, 전기 회로 장치 및 전기 회로 장치가 속하는 전기 회로 디바이스의 테스팅은 테스팅 프로브들이 본드 패드(12)와 접촉하지 않고 수행될 수 있다. 따라서, 본드 패드(12)는, 예를 들면, 테스팅 프로세스들 동안에 테스팅 프로브들의 반복된 프로빙 및 가우징(gouging)에 의해 야기되는 잠재적, 물리적 손상을 당하지 않고, 따라서, 본드 패드(12)의 본딩 능력을 보존한다.
도 2에 도시된 본드 패드 확장 테스트 패드 장치(10)가 제어 회로(18) 내에 SRAM 셀을 포함하지만, 다른 제어 회로 장치들이 본 발명의 실시예들에 따라 이용될 수 있다. 예를 들면, SRAM 셀(26)을 이용하는 대신에, 제어 회로(18)는, 본드 패드 확장 테스트 패드(14)에 인가된 전압들을 감지하고, 상술된 방법으로 전송 게이트(24)의 동작을 제어하기 위해 전송 게이트(24)의 제 1 및 제 2 인에이블 입력부들에 대한 논리 "하이들" 및 논리 "로우들"을 감지하도록 구성된 NAND 로직의 회로 장치를 포함할 수 있다. 그러나, 제어 회로(18)에서 SRAM 셀의 이용은, SRAM 셀 장치가 예를 들면, 스캔 라인 테스트 스트림 또는 다른 클로킹 신호로부터 개별적인 기록 라인 제어를 포함하지 않는다는 점에서 이로울 수 있다.
도 3을 참조하여, RF 송수신기의 LNA(low noise amplifier) 입력과 같은 고속 입력들에 고속의 테스팅을 제공하기 위한 본 발명의 실시예들에 따른 본드 패드 확장 테스트 패드 장치(50)를 예시하는 블록도가 도시된다. 상기 장치(50)는 RF 송수신기(52)에 대한 RF 입력 패드와 같은 하나 이상의 본드 패드들(12)을 포함한다. 상기 장치(50)는 또한 본드 패드(12)에 결합된 전송 게이트 또는 다른 적절한 제어 가능한 스위치(16), 제어 가능한 스위치(16)에 결합된 본드 패드 확장 테스트 패드(14), 및 제어 가능한 스위치(16) 및 본드 패드 확장 테스트 패드(14)에 결합된 제어 회로(18)를 포함한다. 본드 패드 확장 테스트 패드(14)는 또한 예를 들면, 입력 전송 라인(56)을 통해 RF 테스팅 소스(54)에 결합된다.
RF 테스팅 소스(54)는 RF 송수신기(52)의 입력부에서 저잡음 증폭기에 고속의 테스트 신호를 주입하도록 구성된다. 그러나, 저잡음 증폭기(도시되지 않음)는 통상적으로 입력 로딩에 대해 민감하고, 따라서, 본드 패드(12)는 활성 RF 테스팅 동안에 방해를 받아서는 안된다. 따라서, 동작 시에, 상술된 방법에서, 테스팅 신호 또는 테스팅 전압이 RF 테스팅 소스(54)에 의해 본드 패드 확장 테스트 패드(14)에 인가되었다는 것을 제어 회로(18)가 검출할 때, 제어 회로(18)는 RF 송수신기(52) 내의 저잡음 증폭기의 입력부에 고속의 테스트 신호가 주입되도록 허용하기 위해 제어 가능한 스위치(16)를 인에이블한다. 테스팅이 완료될 때, 즉, 테스팅 신호가 RF 테스팅 소스(54)에 의해 본드 패드 확장 테스트 패드(14)에 더 이상 인가되지 않을 때, 제어 회로(18)는 제어 가능한 스위치(16)를 디스에이블하고, 따라서, RF 송수신기(52) 내의 저잡음 증폭기의 입력부로부터, 전송 라인(56)과 함께, RF 테스팅 소스(54)를 전기적으로 단절 또는 분리한다.
도 4를 참조하여, 무선 주파수(RF) 전송 전력 모니터링에서 이용하기 위한 본 발명의 실시예들에 따른 본드 패드 확장 테스트 패드 장치(60)를 예시하는 블록도가 도시된다. 예를 들면, 상기 장치(60)는, RF 전송기가 전송기 출력단(62)을 통해 인쇄된 안테나와 같은 안테나(64)에 결합되는 애플리케이션에서 이용되는 본드 패드 확장 테스트 패드 장치를 예시한다. 상기 장치(60)는, 예를 들면, 전송 라인(68)을 통해 본드 패드 확장 테스트 패드(14)에 결합된 전력 모니터 또는 검출기(66)를 포함한다. 본드 패드 확장 테스트 패드(14)는 제어 가능한 스위치(16)(예를 들면, 전송 게이트)에 결합되고, 제어 가능한 스위치(16)는 또한 본드 패드(12)에 결합된다. 제어 회로(18)는 이전에 본원에서 상술된 바와 같은 방법으로 제어 가능한 스위치(16) 및 본드 패드(12)에 결합된다.
본 발명의 실시예들에 따라, 본드 패드 확장 테스트 패드 장치는, 전력 모니 터(66)가 본드 패드 확장 테스트 패드(14)에 인가될 때, RF 전송기 출력 전력의 일부를 탭핑(tapping)하기 위한 스터브를 제공한다. 통상적으로, 본드 패드 확장 테스트 패드 장치에 의해 제공된 그러한 스터브 또는 탭은 전송기 출력단(62)과 안테나(64) 간의 출력 매칭 네트워크(72) 상의 상대적으로 낮은 임피던스 지점에 결합된다. 통상적으로, 출력 매칭 네트워크(72)는 전송 라인(68)의 임피던스를 매칭 또는 적절히 매칭하는 임피던스를 갖도록 구성된다.
동작 시에, 전력 모니터(66)는 본드 패드 확장 테스트 패드(14)에 결합되고, 전력 모니터(66)는 턴 온 또는 전력이 공급되고, 제어 회로(18)는 본드 패드 확장 테스트 패드(14)를 통해 전력 모니터(66)의 존재를 검출하고, 이에 응답하여 제어 가능한 스위치(16)를 인에이블하고, 따라서, 본드 패드 확장 테스트 패드(14)를 본드 패드(12)에 전기적으로 접속한다. 본드 패드(12)가 출력 매칭 네트워크(72)에 결합되고, 전송기 출력단(62)으로부터의 출력 전력이 전력 모니터(66)에 의해 측정 또는 모니터링될 수 있다. 전송기 출력단(62)이 테스팅되지 않을 때, 예를 들면, 전력 모니터(66)가 턴 오프 또는 전력이 공급되지 않을 때, 제어 회로(18)는 제어 가능한 스위치(16)를 디스에이블하고, 따라서, 전력 모니터(66) 및 전송 라인(68)을 전송기 출력단(62)으로부터 전기적으로 단절 또는 분리한다. 그렇지 않으면, 전력 모니터(66) 및 전송 라인(68)이 RF 전송기의 전송기 출력단(62)에 전기적으로 접속되어 있는 것은 RF 전송기의 동작에 해로울 것이다.
도 5를 참조하여, 본 발명의 실시예들에 따라 본드 패드 확장 테스트 패드 장치를 이용하는 전기 회로를 테스팅하는 방법(80)을 예시하는 블록도가 도시된다. 상기 방법(80)은, 본 발명의 실시예들에 따른 본드 패드 확장 테스트 패드 장치로서, 예를 들면, 도 1 내지 도 4에 도시되고 상술된 바와 같이, 본드 패드 확장 테스트 패드(14)가 제어 가능한 스위치(16)를 통해 본드 패드(12)에 결합되고, 제어 회로(18)가 본드 패드 확장 테스트 패드(14)에 결합되고, 제어 가능한 스위치(16)에 결합된 장치를 제공하는 단계(82)를 포함한다. 상기 방법(80)은 또한, 테스팅 신호가 본드 패드 확장 테스트 패드(14)에 인가되는지 여부를 결정 또는 검출하는 단계(84)를 포함한다. 예를 들면, 테스팅 신호를 생성하도록 구성된 테스팅 프로브는, 테스팅 프로브를 본드 패드 확장 테스트 패드(14)에 프로빙 또는 접촉함으로써 테스팅 신호를 본드 패드 확장 테스트 패드(14)에 인가할 수 있다. 상술된 바와 같이, 테스팅 프로브는 본드 패드(12)와 접촉하지 않는다.
상기 방법(80)은 또한 제어 가능한 스위치(16)를 인에이블하는 단계(86)를 포함한다. 상술된 바와 같이, 제어 회로(18)는, 테스팅 신호가 본드 패드 확장 테스트 패드(14)에 인가되었다는 것을 제어 회로(18)가 검출하는 것에 응답하여 제어 가능한 스위치(16)를 인에이블하도록 구성된다. 테스팅 신호가 본드 패드 확장 테스트 패드(14)(Y)에 인가되었다고 제어 회로(18)가 검출하면, 제어 회로(18)는 제어 가능한 스위치(16)를 인에이블하고, 따라서, 본드 패드 확장 테스트 패드(14)를 본드 패드(12)에 전기적으로 접속한다. 제어 가능한 스위치(16)를 인에이블하는 단계(86)가 수행되면, 상기 방법(80)은 테스팅 신호가 본드 패드 확장 테스트 패드(14)에 인가되는지 여부를 결정 또는 검출하는 단계(84)로 돌아간다. 따라서, 테스팅 신호가 본드 패드 확장 테스트 패드(14)에 인가되는 한, 제어 회로(18)는 제 어 가능한 스위치(16)를 계속하여 인에이블할 것이며, 따라서, 본드 패드 확장 테스트 패드(14)가 본드 패드(12)에 전기적으로 결합되도록 허용하고, 테스팅 신호가 본드 패드(12) 및 본드 패드(12)가 속하는 전기 회로에 인가되도록 허용한다.
상기 방법(80)은 또한 제어 가능한 스위치(16)를 디스에이블하는 단계(88)를 포함한다. 상술된 바와 같이, 제어 회로(18)는 제어 회로(18)가 본드 패드 확장 테스트 패드(14)에 인가된 테스팅 신호를 검출하지 않는다면 제어 가능한 스위치(16)를 디스에이블하도록 구성된다. 제어 회로(18)가 본드 패드 확장 테스트 패드(14)(N)에 인가된 테스팅 신호를 검출하지 않는다면, 제어 회로(18)는 제어 가능한 스위치(16)를 디스에이블하고, 따라서, 본드 패드(12)에 대한 본드 패드 확장 테스트 패드(14)를 전기적으로 분리 또는 단절한다. 제어 가능한 스위치(16)를 디스에이블하는 단계(88)가 수행되면, 상기 방법(80)은 테스팅 신호가 본드 패드 확장 테스트 패드(14)에 인가되는지 여부를 결정 또는 검출하는 단계(84)로 돌아간다. 따라서, 테스팅 신호가 본드 패드 확장 테스트 패드(14)에 인가되지 않는 한, 제어 회로(18)는 디스에이블된 제어 가능한 스위치(16)를 유지할 것이고, 따라서, 본드 패드(12)로부터 전기적으로 분리된 본드 패드 확장 테스트 패드(14)를 유지한다.
상술된 바와 같이, 본드 패드(12) 대신에 테스팅 프로브로 본드 패드 확장 테스트 패드(14)를 프로빙함으로써, 본드 패드(12)가 속하는 전기 회로는, 테스팅 프로브를 본드 패드(12)와 접촉하지 않고서 테스팅될 수 있고, 따라서, 물리적 무결성(integrity)을 보존하고 본드 패드(12)의 본딩 능력을 유지한다. 또한, 본드 패드 확장 테스트 패드(14)(및 제어 회로(18))를 본드 패드(12)로부터 전기적으로 분리하는 것을 유지함으로써, 본드 패드(12)가 속하는 전기 회로가 테스팅되지 않을 때, 본드 패드 확장 테스트 패드(14)에 의해 부여될 수 있는 어떠한 부가적 기생 효과들도, 본드 패드(12)가 속하는 전기 디바이스에 부가되지 않는다.
첨부된 특허청구범위에 의해 규정된 바와 같은 본 발명의 사상 및 범위 및 동등물들의 전체 범위를 벗어나지 않고 많은 변경들 및 대체들이 본원에 개재된 본 발명의 실시예들에 대해 이루어질 수 있다는 것은 당업자에게 명백할 것이다.
도 1은 본 발명의 실시예들에 따른 본드 패드 확장 테스트 패드 장치를 예시하는 블록도.
도 2는 전송 게이트 스위치 및 SRAM(static random access memory) 제어 회로를 포함하는 본 발명의 실시예들에 따른 본드 패드 확장 테스트 패드 장치를 예시하는 블록도.
도 3은 무선 주파수(RF) 송수신기에서 이용하는 본 발명의 실시예들에 따른 본드 패드 확장 테스트 패드 장치를 예시하는 블록도.
도 4는 무선 주파수(RF) 전송 전력 모니터링 시에 이용하기 위한 본 발명의 실시예들에 따른 본드 패드 확장 테스트 패드 장치를 예시하는 블록도.
도 5는 본 발명의 실시예들에 따라 본드 패드 확장 테스트 패드 장치를 이용하는 전기 회로를 테스팅하기 위한 방법을 예시하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 본드 패드 확장 테스트 패드 장치 12 : 본드 패드
14 : 테스트 패드 16 : 제어 가능한 스위치
18 : 제어 회로 22 : 전기 회로 디바이스

Claims (22)

  1. 전기 회로 디바이스(22) 내의 적어도 하나의 구성요소(13)를 전기적으로 분리하기 위한 전기 회로 장치(10)로서, 상기 전기 회로 디바이스는 상기 적어도 하나의 구성요소에 결합되는 본드 패드(12)를 갖는, 상기 전기 회로 장치(10)에 있어서:
    상기 전기 회로 디바이스 외부의 본드 패드 확장 테스트 패드(bond pad extension test pad)(14);
    상기 전기 회로 디바이스 외부에 있으면서 상기 본드 패드 확장 테스트 패드에 결합되는 제어 가능한 스위치(16)로서, 상기 제어 가능한 스위치는 상기 전기 회로 디바이스 내에서 상기 본드 패드 확장 테스트 패드를 상기 본드 패드에 결합시키도록 구성되고, 상기 제어 가능한 스위치는 상기 제어 가능한 스위치를 인에이블 및 디스에이블하기 위한 적어도 하나의 인에이블 제어 입력을 포함하고, 상기 제어 가능한 스위치는 상기 제어 가능한 스위치가 인에이블될 때, 상기 본드 패드 확장 테스트 패드가 상기 본드 패드를 통하여 상기 적어도 하나의 구성요소에 전기적으로 접속되고, 상기 제어 가능한 스위치가 디스에이블될 때, 상기 본드 패드 확장 테스트 패드가 상기 적어도 하나의 구성요소로부터 전기적으로 분리되는 방식으로 구성되는, 상기 제어 가능한 스위치; 및
    상기 전기 회로 디바이스 외부에 있으면서 상기 본드 패드 확장 테스트 패드에 결합되고, 상기 제어 가능한 스위치의 인에이블 제어 입력에 결합된 제어 회로(18)를 포함하고,
    상기 제어 회로는,
    테스팅 전압이 상기 본드 패드 확장 테스트 패드에 인가될 때, 상기 제어 회로가 상기 제어 가능한 스위치를 인에이블하고,
    어떠한 테스팅 전압도 상기 본드 패드 확장 테스트 패드에 인가되지 않을 때, 상기 제어 회로가 상기 제어 가능한 스위치를 디스에이블하는 방식으로 구성되는, 전기 회로 장치.
  2. 제 1 항에 있어서,
    상기 제어 회로는 상기 본드 패드 확장 테스트 패드에 결합된 기록 라인을 포함하고, 상기 제어 회로는, 테스팅 전압이 상기 본드 패드 확장 테스트 패드에 인가될 때, 상기 제어 회로의 기록 라인 입력이 상기 제어 회로로 하여금 상기 제어 가능한 스위치를 인에이블하도록 하고, 어떠한 테스팅 전압도 상기 본드 패드 확장 테스트 패드에 인가되지 않을 때, 상기 제어 회로의 기록 라인 입력이 상기 제어 회로로 하여금 상기 제어 가능한 스위치를 디스에이블하도록 하는 방식으로 구성되는, 전기 회로 장치.
  3. 제 1 항에 있어서,
    상기 제어 가능한 스위치는 상기 본드 패드 확장 테스트 패드에 결합된 입력부, 상기 적어도 하나의 구성요소에 결합하도록 구성된 출력부, 제 1 인에이블 제어 입력부 및 제 2 인에이블 제어 입력부를 포함하고,
    상기 제어 회로는 상기 제어 가능한 스위치의 상기 제 1 인에이블 제어 입력부에 결합된 제 1 제어 라인, 상기 제어 가능한 스위치의 상기 제 2 인에이블 제어 입력부에 결합된 제 2 제어 라인, 및 상기 본드 패드 확장 테스트 패드에 결합된 기록 라인을 포함하고,
    상기 제어 회로는, 테스팅 전압이 상기 본드 패드 확장 테스트 패드에 인가될 때, 상기 제어 가능한 스위치가 인에이블되는 방식으로, 상기 제어 회로가 상기 제 1 제어 라인을 통해 상기 제 1 인에이블 제어 입력부 및 상기 제 2 제어 라인을 통해 상기 제 2 인에이블 제어 입력부에 제어 입력 신호들을 인가하는 방식으로 구성되고,
    상기 제어 회로는, 어떠한 테스팅 전압도 상기 본드 패드 확장 테스트 패드에 인가되지 않을 때, 상기 제어 가능한 스위치가 디스에이블되는 방식으로, 상기 제어 회로가 상기 제 1 제어 라인을 통해 상기 제 1 인에이블 제어 입력부 및 상기 제 2 제어 라인을 통해 상기 제 2 인에이블 제어 입력부에 제어 입력 신호들을 인가하는 방식으로 구성되는, 전기 회로 장치.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 구성요소는 본드 패드인, 전기 회로 장치.
  5. 제 1 항에 있어서,
    상기 제어 가능한 스위치는 전송 게이트인, 전기 회로 장치.
  6. 제 1 항에 있어서,
    상기 제어 회로는 SRAM(static random access memory) 셀을 포함하는, 전기 회로 장치.
  7. 제 1 항에 있어서,
    상기 제어 가능한 스위치는 제 1 인에이블 제어 입력부 및 제 2 인에이블 제어 입력부를 포함하고, 상기 제어 회로는 SRAM(static random access memory) 셀을 포함하고,
    상기 SRAM 셀은,
    상기 본드 패드 확장 테스트 패드에 결합된 제 1 트랜지스터,
    상기 제 1 트랜지스터에 결합된 제 2 트랜지스터,
    상기 제 2 트랜지스터에 교차 결합된 제 3 트랜지스터,
    상기 제 3 트랜지스터에 결합되고, 상기 본드 패드 확장 테스트 패드에 결합된 제 4 트랜지스터,
    상기 제 1 트랜지스터와 상기 제 2 트랜지스터 간에 결합된 제 1 엔드(end) 및 상기 제어 가능한 스위치의 제 1 인에이블 제어 입력부에 결합된 제 2 엔드를 갖는 제 1 제어 라인, 및
    상기 제 3 트랜지스터와 상기 제 4 트랜지스터 간에 결합된 제 1 엔드 및 상기 제어 가능한 스위치의 제 2 인에이블 제어 라인들에 결합된 제 2 엔드를 갖는 제 2 제어 라인을 포함하고,
    테스팅 전압이 상기 본드 패드 확장 테스트 패드에 인가될 때, 상기 SRAM 셀은, 상기 제어 가능한 스위치가 인에이블되는 방식으로, 상기 제 1 및 제 2 인에이블 제어 라인들을 통해 상기 제어 가능한 스위치에 제어 입력 신호를 인가하고,
    어떠한 테스팅 전압도 상기 본드 패드 확장 테스트 패드에 인가되지 않을 때, 상기 SRAM 셀은, 상기 제어 가능한 스위치가 디스에이블되는 방식으로 입력하는 상기 제 1 및 제 2 인에이블 제어 입력부들을 통해 상기 제어 가능한 스위치에 제어 입력 신호를 인가하는, 전기 회로 장치.
  8. 제 1 항에 있어서,
    상기 적어도 하나의 구성요소는 무선 주파수(RF) 송수신기 입력 본드 패드를 추가로 포함하고, 상기 본드 패드 확장 테스트 패드는 RF 테스팅 소스에 결합되고, 상기 RF 테스팅 소스가 테스팅 신호를 상기 본드 패드 확장 테스트 패드에 인가할 때, 상기 제어 회로는 상기 RF 테스팅 신호가 상기 RF 송수신기 입력 본드 패드에 인가되도록 허용하기 위해 상기 제어 가능한 스위치를 인에이블하고, 상기 RF 테스팅 소스가 테스팅 신호를 상기 본드 패드 확장 테스트 패드에 인가하지 않을 때, 상기 제어 회로는 상기 RF 테스팅 소스를 상기 RF 송수신기 입력 본드 패드로부터 전기적으로 분리하기 위해 상기 제어 가능한 스위치를 디스에이블하는, 전기 회로 장치.
  9. 제 1 항에 있어서,
    상기 적어도 하나의 구성요소는 무선 주파수(RF) 전송기 출력단에 결합된 본드 패드이고, 상기 본드 패드 확장 테스트 패드는 스터브(stub)를 통해 RF 전력 검출기에 결합되고, 상기 RF 전력 검출기에 전력이 공급될 때, 상기 제어 회로는 상기 본드 패드 확장 테스트 패드에 결합된 상기 RF 전력 검출기의 존재를 검출하고, 그에 응답하여, 상기 RF 전력 검출기가 RF 전송기 출력단에 의해 생성된 전력의 일부를 탭 오프(tap off)하도록 허용하기 위해 상기 제어 가능한 스위치를 인에이블하고, 상기 RF 전력 검출기에 전력이 공급되지 않을 때, 상기 제어 회로는 상기 RF 전력 검출기를 상기 RF 전송기 출력단으로부터 전기적으로 분리하기 위해 상기 제어 가능한 스위치를 디스에이블하는, 전기 회로 장치.
  10. 제 1 항에 있어서,
    상기 본드 패드 확장 테스트 패드는 로직 장치를 통해 기록 라인 입력부에 결합되고,
    상기 로직 장치는,
    상기 본드 패드 확장 테스트 패드에 결합된 입력부 및 출력부를 갖는 NAND 게이트, 및
    상기 NAND 게이트의 출력부에 결합된 입력부 및 상기 기록 라인 입력부에 결합된 출력부를 갖는 인버터를 포함하는, 전기 회로 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020090085791A 2009-05-11 2009-09-11 제거 가능한 본드 패드 확장을 포함하는 회로 장치 KR101420174B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/463,718 2009-05-11
US12/463,718 US7724023B1 (en) 2009-05-11 2009-05-11 Circuit apparatus including removable bond pad extension

Publications (2)

Publication Number Publication Date
KR20100122042A KR20100122042A (ko) 2010-11-19
KR101420174B1 true KR101420174B1 (ko) 2014-07-17

Family

ID=42184277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090085791A KR101420174B1 (ko) 2009-05-11 2009-09-11 제거 가능한 본드 패드 확장을 포함하는 회로 장치

Country Status (8)

Country Link
US (1) US7724023B1 (ko)
EP (1) EP2251703B1 (ko)
JP (1) JP5676868B2 (ko)
KR (1) KR101420174B1 (ko)
CN (1) CN101887089A (ko)
AT (1) ATE543102T1 (ko)
SG (1) SG166712A1 (ko)
TW (1) TWI401440B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI498574B (zh) 2011-05-05 2015-09-01 Mstar Semiconductor Inc 積體電路晶片及其測試方法
US9846192B2 (en) * 2015-02-25 2017-12-19 Nxp B.V. Switched probe contact
US10529438B2 (en) * 2018-04-17 2020-01-07 Nanya Technology Corporation DRAM and method of designing the same
EP3742486A1 (en) * 2019-05-21 2020-11-25 Infineon Technologies AG Circuit including configuration terminal and method
US11295995B2 (en) * 2019-09-17 2022-04-05 International Business Machines Corporation Testing SRAM structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178538A (ja) * 1987-01-20 1988-07-22 Nec Corp 半導体集積回路装置
JP2003270302A (ja) 2002-03-15 2003-09-25 Fujitsu Ltd 半導体装置
US20070268061A1 (en) 2006-05-18 2007-11-22 Fujitsu Limited Semiconductor device with pad switch

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59174769A (ja) * 1983-03-25 1984-10-03 Hitachi Ltd コントロ−ルセンタの自動試験装置
DE4233765A1 (de) * 1992-09-23 1994-03-24 Abb Metrawatt Gmbh Elektrisches Meß- und Prüfgerät zur Erfassung von Prüfdaten entsprechend einem Prüfprotokoll, insbesondere nach DIN VDE 0100 und DIN VDE 0701
WO1995023341A1 (en) * 1994-02-23 1995-08-31 Everett Charles Technologies, Inc. Translator fixture with module for expanding test points
US5783868A (en) 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
KR100305032B1 (ko) * 1999-06-22 2001-11-01 윤종용 반도체 메모리 장치
DE10029835C1 (de) * 2000-06-16 2001-10-25 Infineon Technologies Ag Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung
TW498476B (en) * 2001-08-30 2002-08-11 Macronix Int Co Ltd Synchronization test method and circuit for the segment of memory
JP2004061299A (ja) * 2002-07-29 2004-02-26 Renesas Technology Corp 半導体装置
JP4913329B2 (ja) * 2004-02-09 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US8045353B2 (en) 2005-12-30 2011-10-25 Stmicroelectronics Pvt. Ltd. Integrated circuit capable of operating at different supply voltages
JP4958653B2 (ja) * 2007-06-21 2012-06-20 三菱電機株式会社 インバータ試験装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178538A (ja) * 1987-01-20 1988-07-22 Nec Corp 半導体集積回路装置
JP2003270302A (ja) 2002-03-15 2003-09-25 Fujitsu Ltd 半導体装置
US20070268061A1 (en) 2006-05-18 2007-11-22 Fujitsu Limited Semiconductor device with pad switch

Also Published As

Publication number Publication date
JP2010261931A (ja) 2010-11-18
ATE543102T1 (de) 2012-02-15
CN101887089A (zh) 2010-11-17
SG166712A1 (en) 2010-12-29
KR20100122042A (ko) 2010-11-19
TW201040542A (en) 2010-11-16
EP2251703A1 (en) 2010-11-17
JP5676868B2 (ja) 2015-02-25
US7724023B1 (en) 2010-05-25
TWI401440B (zh) 2013-07-11
EP2251703B1 (en) 2012-01-25

Similar Documents

Publication Publication Date Title
US8847221B2 (en) Stacked semiconductor device and method of testing the same
KR101420174B1 (ko) 제거 가능한 본드 패드 확장을 포함하는 회로 장치
KR900006484B1 (ko) Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로
US7274205B2 (en) System and method for testing devices utilizing capacitively coupled signaling
US8779790B2 (en) Probing structure for evaluation of slow slew-rate square wave signals in low power circuits
EP0882239A1 (en) Assembly and method for testing integrated circuit devices
US11353494B2 (en) High-side gate over-voltage stress testing
CN101796424A (zh) 具有减小的电流泄漏的半导体器件测试系统
JP2011196813A (ja) 半導体集積回路のテスト方法、および、テストシステム
US6714038B2 (en) Apparatus for controlling input termination of semiconductor memory device and method for the same
US8773162B2 (en) Communication cell for an integrated circuit, chip comprising said communication cell, electronic system including the chip, and test apparatus
US10283213B2 (en) Semiconductor device for detecting a poor contact of a power pad
US7812625B2 (en) Chip test apparatus and probe card circuit
US8803544B2 (en) Integrated circuit chip and testing method capable of detecting connection error
TWI393200B (zh) 測試用單元以及測試系統
US20210109148A1 (en) Switched Bypass Capacitor for Component Characterization
TWI824686B (zh) 檢測電路
US20220359318A1 (en) Integrated circuit
US20070229106A1 (en) Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level
KR20180138472A (ko) 테스트 회로를 포함하는 반도체 장치
JP2001358298A (ja) 半導体集積回路装置
JP2001319495A (ja) 半導体記憶装置およびその試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee