TWI401440B - 包含可移銲墊延伸之電路裝置 - Google Patents
包含可移銲墊延伸之電路裝置 Download PDFInfo
- Publication number
- TWI401440B TWI401440B TW098124922A TW98124922A TWI401440B TW I401440 B TWI401440 B TW I401440B TW 098124922 A TW098124922 A TW 098124922A TW 98124922 A TW98124922 A TW 98124922A TW I401440 B TWI401440 B TW I401440B
- Authority
- TW
- Taiwan
- Prior art keywords
- pad
- test
- coupled
- controllable switch
- control
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本發明係關於包含銲墊的電路裝置。更特定言之,本發明係關於電路裝置,其等包含用於測試電路裝置的銲墊延伸。
藉由引線接合技術使用銲墊於電子封裝中,該引線接合技術用於安裝電路裝置,如半導體積體電路晶粒。該等電路裝置通常包含複數個相對較小的導電引線,該等導電引線係(例如)藉由超音波銲接電連接至對應導體之線銲墊,該對應導體內含於該裝置封裝。
一些習知的電路裝置配置包含具有一延伸面積或區域的延伸銲墊,該延伸面積或區域在測試該電路裝置時容許額外的空間用於測試探針之放置。然而,在此等習知的配置中,在該電路裝置之測試已被完成後,該延伸銲墊通常仍在原來的位置。因此,該延伸銲墊可增加額外的電容或以較高的頻率增加開路短截線至該電路裝置。此等開路短截線本質上係電容性的且展示可導致非期望之信號輻射的共振。其他習知的電路裝置配置包含延伸銲墊,該等延伸銲墊在執行測試後脫離或剝離真實的或原來的銲墊。然而,在此等配置中,一旦該延伸銲墊被永久地從該電路裝置中移除,後續使用該延伸銲墊就為不可能。
因此,需要有一種可重複使用的、可移的、延伸的銲墊或銲墊延伸,其不包含或不對該相關電路裝置之現有寄生效應貢獻額外寄生效應。
本發明具體表現為一種包含至少一可切換式可移之銲墊延伸測試墊的電路配置,該銲墊延伸測試墊經由測試探針之增強放置而容許一對應電路裝置的改良測試。該銲墊延伸測試墊(例如)經由該電路裝置之銲墊之一者可移地耦合至該電路裝置,該等銲墊係用於將該電路裝置之積體電路部分絲銲至該電路裝置外的組件。該電路配置包含一耦合於該銲墊延伸測試墊與該銲墊或其他適合的裝置電路之間的可控制開關。該可控制開關包含至少一用於啟動及關閉該可控制開關的啟動控制輸入端,並以此一方式經組態而使得在該可控制開關係啟動時該銲墊延伸測試墊係電連接至該銲墊或其他裝置電路,且在該可控制開關係關閉時該銲墊延伸測試墊係電隔離該銲墊或其他裝置電路。一耦合至該可控制開關及耦合至該銲墊延伸測試墊的控制電路運行以在該控制電路偵測到一施加至該銲墊延伸測試墊的測試電壓時啟動該可控制開關,且在該控制電路偵測到沒有施加至該銲墊延伸測試墊的測試電壓時關閉該可控制開關。由於該銲墊延伸測試墊可在測試後斷開與該銲墊或其他裝置電路的連接,並因此自該電路裝置移除,所以該銲墊延伸測試墊不對該對應電路裝置貢獻額外的寄生效應。該電路配置在一測試電壓施加至該銲墊延伸測試墊時自動偵測,接著回應於該施加測試電壓之偵測而連接該銲墊延伸測試墊。在施加至銲墊延伸測試墊的該測試電壓被移除時,該電路配置使該銲墊延伸測試墊與該相關銲墊或其他裝置電路斷開連接。
在下列描述中,相同參考數字表示相同組件以通過圖式之描述加強對本發明之理解。同時,雖然下文中論述了具體特徵、組態及配置,但應瞭解此僅係為說明之目的。熟習相關技術者將認識到在不背離本發明之精神及範圍的情況下其他步驟、組態及配置係有用的。
本發明之實施例係針對提供一種銲墊延伸測試墊,該銲墊延伸測試墊用於測試一對應電路,不過在用於該銲墊延伸測試墊的施加測試電壓移除時,該銲墊延伸測試墊自動從該電路移除。該銲墊延伸測試墊從該對應電路之移除阻止任何與該銲墊延伸測試墊相關的額外寄生效應被增加至該對應電路,如基板雜訊、基板耦合及集膚效應。例如,該銲墊延伸測試墊,在連接至該對應電路時,可用於將高速射頻(RF)測試信號通過長傳輸線注射入該電路,在該銲墊延伸測試墊從該對應電路移除時,該等長傳輸線不負載實際的高速RF電路。
現參考圖1,顯示一方塊圖,其根據本發明之實施例繪示一銲墊延伸測試墊配置10。該銲墊延伸測試墊配置10可經由任何適合的內含於該電路裝置22的組件,如一銲墊12,耦合至一電路裝置22。該銲墊延伸測試墊配置10包含:一銲墊延伸測試墊或測試墊14;一耦合於該銲墊12與該銲墊延伸測試墊14之間的可控制開關16;及一耦合至該可控制開關16及耦合至該銲墊延伸測試墊14的控制電路18。
應瞭解該銲墊延伸測試墊配置10係有用在任何與一電路裝置相關的適合的電路中,例如內部電路,其內含於一包含銲墊的電路裝置。因此,該銲墊延伸測試墊配置10不僅可用於與一電路裝置銲墊的連接與斷開,而且可用於與其他內含於一電路裝置之內部電路的連接與斷開。相應地,該銲墊延伸測試墊配置10係有用於一電路裝置中的電組件之內部測試,並有用於與內含於一電路裝置之電組件的連接及斷開。
該銲墊12可為任何適合的銲墊,其在一適當的電路裝置22中電耦合至一或多個積體電路(IC)。該銲墊12通常係用於將該電路裝置之積體電路部分絲銲至該電路裝置22外的組件(未顯示)。
該可控制開關16可為任何適合的開關,其能以此一方式可移地將該測試墊14耦合至該銲墊12而使得該銲墊延伸測試墊14係電連接至該銲墊12。例如,該可控制開關16可為一傳輸閘極,如圖2中所示及下文中更加詳細之所論述。一傳輸閘極為一電子元件,其可(例如)在熱插入或移除時使一組件或若干組件與即時信號隔離。
該控制電路18可為任何適合的控制電路,其可以此中論述之方式適當地操作該可控制開關16。例如,該控制電路18可包含一靜態隨機存取記憶體(SRAM)單元,及其他控制邏輯,如圖2中所示及下文中更加詳細之所論述。在某些情況下,可藉由內建自測試(BIST)功能控制該控制電路18。
下文中將更加詳細地論述該控制電路18,藉由控制該可控制開關16之操作,例如,藉由接通該可控制開關16以電連接該銲墊延伸測試墊14至該銲墊12及藉由斷開該可控制開關16以使該銲墊延伸測試電14與該銲墊12電斷開或電隔離,該控制電路18可切換地連接該銲墊延伸測試電14至該銲墊12。該控制電路18基於該銲墊延伸測試墊14是否具有一施加至該測試墊14的測試電壓或測試信號而控制該可控制開關16之操作,該測試電壓或測試信號(例如)來自一測試探針。
現參考圖2,顯示一方塊圖,其繪示該銲墊延伸測試墊配置10,在該配置10中該可控制開關16包含一傳輸閘極24且該控制電路18包含一耦合至該傳輸閘極24的SRAM單元26。該控制電路18(例如)經由額外邏輯之一配置28亦係耦合至該銲墊延伸測試墊14。根據本發明之實施例,該銲墊延伸測試墊14可具有某一增加至該測試墊14的洩漏組件(未顯示),然而,此為非必要。
該SRAM單元26包含複數個電晶體M1至M4,其中電晶體M2與M3分別直接地與經由電阻器R1與R2交叉耦合在一起,如所示。該SRAM單元26之一資料線32藉由電晶體M1與M2,及一電阻器R3之連接而形成,如所示。該SRAM單元26之一資料匯流條或資料補充線34藉由電晶體M4與M3,及一電阻器R4之連接而形成,如所示。該資料線32係耦合至電壓源VCC
(即接「高」)且該資料補充線34係耦合至地面(即接「低」)。
該傳輸閘極24係耦合於該銲墊12與該銲墊延伸測試墊14之間。更具體言之,該傳輸閘極24有:一輸入端,其經由一連接件36耦合至該銲墊延伸測試墊14;及一輸出端,其經由一連接件38耦合至該銲墊12。該傳輸閘極24亦包含:一第一控制或啟動輸入端,其經由一連接件42耦合至電晶體M1與M2之間的該SRAM單元26;及一第二、補充控制或啟動輸入端,其經由一連接件44耦合至電晶體M3與M4之間的該SRAM單元26。
在一邏輯「高」或邏輯「1」電壓係施加至該第一控制或啟動輸入端且一邏輯「低」或邏輯「0」係施加至該第二、補充控制或啟動輸入端時,該傳輸閘極24被「接通」。在該傳輸閘極24被「接通」時,該傳輸閘極輸入端係電連接至該傳輸閘極輸出端。因此,此應用中,在該傳輸閘極24被「接通」時,該銲墊延伸測試墊14,經由該連接件36,將係電連接至經由該連接件38的該銲墊12。同時,操作中,在一邏輯「低」或邏輯「0」電壓係施加至該第一控制或啟動輸入端且一邏輯「高」或邏輯「1」係施加至該第二、補充控制或啟動輸入端時,該傳輸閘極24被「斷開」。在該傳輸閘極24被「斷開」時,該傳輸閘極輸入端與該傳輸閘極輸出端電隔離或斷開。因此,在該傳輸閘極24被「斷開」時,該銲墊12將係電隔離該銲墊延伸測試墊14。
該SRAM單元26包含一寫入線(W)46,該銲墊延伸測試墊14係經由該適當的邏輯配置28耦合至該寫入線。例如,該配置28可包含:一NAND閘極29,其含一耦合至該銲墊延伸測試墊14的第一輸入端及一耦合至該SRAM單元26之該資料線32的第二輸入端;及一耦合至一反相器31之輸入端的輸出端,該反相器31有一耦合至該SRAM單元26之一寫入線46的輸入端。或者,該邏輯配置28可為一更複雜的使用了D型正反器或其他單擊型電路的組合。
如上文中所論述,該銲墊12為一習知的銲墊,其通常係或將絲銲至外部電路(未顯示)。在該電路裝置之該電路的測試中,該銲墊12及該配置10屬於該電路裝置,該測試探針與該銲墊延伸測試墊14而非該銲墊12接觸。因此,該銲墊12在任何測試中係不接觸任何測試探針,因此保留該銲墊12之銲接能力。以此方式,該銲墊延伸測試墊14可重複地被測試探針敲擊而不會不利地影響該銲墊12之銲接能力。
操作中,在該銲墊延伸測試墊配置所屬於之該電路沒有通電時,該SRAM單元26係失效且沒有功能。在該電壓源VCC
係為測試之目的而施加至該銲墊延伸測試墊配置所屬於之該電路時,該SRAM單元26及該控制電路18之其他部分被通電。在該測試程序中的此階段,由於該寫入線46尚未通電,所以沒有資料被寫入該SRAM單元26。
在一測試探針係施加至該銲墊延伸測試墊14時,該SRAM單元26之寫入線46被通電。在該SRAM單元26之寫入線46變為通電時,一適當信號以此一方式被鎖存於該SRAM單元26中而使得該連接件42使一邏輯「高」施加至該傳輸閘極24之該第一控制或啟動輸入端且使一邏輯「低」施加至該傳輸閘極24之該第二、補充控制或啟動輸入端,因此「接通」該傳輸閘極24。在該傳輸閘極24被「接通」時,來自該測試探針的施加至該銲墊延伸測試墊14的測試信號可於該銲墊延伸測試墊14與該銲墊12之間通過。如上文中所論述,即使該銲墊12正在接收測試信號,該測試探針也不接觸該銲墊12。
在該測試探針從該銲墊延伸測試墊14處被移除時,該SRAM單元26之寫入線46不再被通電。同樣地,在該SRAM單元26內,至該傳輸閘極24之該第一控制或啟動輸入端的該連接件42變為一邏輯「低」且至該傳輸閘極24之該第二、補充控制或啟動輸入端的該連接件44變為一邏輯「高」,因此「斷開」該傳輸閘極24。如上文中所論述,在該傳輸閘極24被「斷開」時,該銲墊延伸測試墊14係電隔離該銲墊12。
如該銲墊延伸測試墊配置10之操作所繪示,可執行一電路配置及該電路裝置之測試而無需測試探針接觸該銲墊12,該電路配置屬於該電路裝置。相應地,該銲墊12不會遭受潛在的實體的損壞,該損壞(例如)在測試程序中由測試探針之重複偵測與敲擊引起,因此保留該銲墊12之銲接能力。
雖然圖2中所示之該銲墊延伸測試墊配置10包含一在控制電路18中的SRAM單元,但可根據本發明之實施例使用其他控制電路配置。例如,替代用一SRAM單元26,該控制電路18可包含NAND邏輯之一電路配置,該NAND邏輯係經組態以感測用於該銲墊延伸測試墊14的施加電壓並感測在該傳輸閘極24之該第一啟動輸入端與第二啟動輸入端上的邏輯「高」及邏輯「低」,因而以上文中所描述之方式控制該傳輸閘極24之操作。然而,該控制電路18中之一SRAM單元之使用可為有利的,因為一SRAM單元配置不包含(例如)來自一掃描線測試流或其他時脈信號之個別寫入線控制。
現參考圖3,顯示一方塊圖,其繪示根據本發明之實施例的一銲墊延伸測試墊配置50,該配置50用於提供對高速輸入端的高速測試,如一RF收發器之低雜訊放大器(LNA)輸入端。該配置50包含一或多個銲墊12,如一用於一RF收發器52的RF輸入墊。該配置50亦包含:一耦合至該銲墊12的傳輸閘極或其他適當的可控制開關16;耦合至該可控制開關16的該銲墊延伸測試墊14;及耦合至該可控制開關16及該銲墊延伸測試墊14的該控制電路18。該銲墊延伸測試墊14亦係(例如)經由一輸入傳輸線56耦合至一RF測試源54。
該RF測試源54係經組態以在該RF收發器52之輸入端將一高速測試信號注射入該低雜訊放大器。然而,該低雜訊放大器(未顯示)通常對輸入載入係敏感,因此該銲墊12在主動RF測試時應不受干擾。因此,操作中,以上文中所論述之方式,在該控制電路18偵測到一測試信號或測試電壓藉由該RF測試源54已施加至該銲墊延伸測試墊14時,該控制電路18啟動該可控制開關16以容許該高速測試信號被注射入該RF收發器52中的該低雜訊放大器之輸入端。在測試完成時,即在一測試信號係不再藉由該RF測試源54施加至該銲墊延伸測試墊14時,該控制電路18關閉該可控制開關16,因此從該RF收發器52中的該低雜訊放大器之輸入端起,電斷開或隔離該RF測試源54及該傳輸線56。
現參考圖4,顯示一方塊圖,其根據本發明之實施例繪示一用於射頻(RF)傳輸電源監測的銲墊延伸測試電配置60。例如,該配置60繪示一用於一應用中的銲墊延伸測試墊配置,其中一RF傳輸器係經由一傳輸器輸出級62耦合至一天線64,如一印刷天線。該配置60包含一(例如)經由一傳輸線68耦合至該銲墊延伸測試墊14的電源監測器或偵測器66。該銲墊延伸測試墊14係耦合至該可控制開關16(例如一傳輸閘極),該可控制開關16亦係耦合至該銲墊12。該控制電路18係以此中先前所描述之方式耦合至該可控制開關16及該銲墊12。
根據本發明之實施例,在該電源監測器66係施加至該銲墊延伸測試墊14時,該銲墊延伸測試墊配置提供一用於分接RF傳輸器輸出電源之一部分的短截線。由該銲墊延伸測試墊配置提供的此短截線或分接頭通常係耦合至該傳輸器輸出級62與該天線64之間的一輸出匹配網路72上的一相對低的阻抗點。該輸出匹配網路72通常係經組態以具有一阻抗,該阻抗與該傳輸線68之阻抗類似或大致類似。
操作中,在該電源監測器66係耦合至該銲墊延伸測試墊14且該電源監測器66被接通或通電時,該控制電路18經由該銲墊延伸測試墊14偵測到該電源監測器66之存在,及回應於該偵測而啟動該可控制開關16,因此電連接該銲墊延伸測試墊14至該銲墊12。隨著該銲墊12耦合至該輸出匹配網路72,該電源監測器66可從該傳輸器輸出級62測量或監測該傳輸器輸出級的輸出電源。在該傳輸器輸出級62不受測試時,例如在該電源監測器66被斷開或斷電時,該控制電路18關閉該可控制開關16,因此從該傳輸器輸出級62電斷開或隔離該電源監測器66及該傳輸線68。否則,使該電源監測器66及該傳輸線68仍然電連接至該RF傳輸器之該傳輸器輸出級62將不利於該RF傳輸器之操作。
現參考圖5,顯示一方塊圖,其根據本發明之實施例繪示一方法80,該方法80用於使用一銲墊延伸測試墊配置測試一電路。該方法80包含一步驟82,該步驟82提供根據本發明實施例之一銲墊延伸測試墊配置,例如一配置:該銲墊延伸測試墊14係經由該可控制開關16耦合至該銲墊12,且該控制電路18係耦合至該銲墊延伸測試墊14及耦合至該可控制開關16,例如,如圖1至圖4中所示及上文中所描述。該方法80亦包含一步驟84,該步驟84測定或偵測一測試信號是否係施加至該銲墊延伸測試墊14。例如,一經組態以生成一測試信號的測試探針可藉由偵測或接觸至該銲墊延伸測試墊14的該測試探針使一測試信號施加至該銲墊延伸測試墊14。如此中所論述,該測試探針沒有接觸該銲墊12。
該方法80亦包含一啟動該可控制開關16的步驟86。如上文中所論述,該控制電路18回應於該控制電路18偵測到一測試信號已施加至該銲墊延伸測試墊14,而經組態以啟動該可控制開關16。如果該控制電路18偵測到一測試信號已施加至該銲墊延伸測試墊14(Y),那麼該控制電路18啟動該可控制開關16,因此電連接該銲墊延伸測試墊14至該銲墊12。一旦已執行啟動該可控制開關16的步驟86,該方法80就返回至步驟84,該步驟84測定或偵測一測試信號是否係施加至該銲墊延伸測試墊14。因此,只要一測試信號係施加至該銲墊延伸測試墊14,該控制電路18就將繼續啟動該可控制開關16,因此容許該銲墊延伸測試墊14電耦合至該銲墊12並容許該測試信號施加至該銲墊12及該電路,該銲墊12屬於該電路。
該方法80亦包含一關閉該可控制開關16的步驟88。如上文中所論述,如果該控制電路18沒有偵測到一施加至該銲墊延伸測試墊14的測試信號,那麼該控制電路18係經組態以關閉該可控制開關16。如果該控制電路18沒有偵測到一施加至該銲墊延伸測試墊14的測試信號(N),那麼該控制電路18關閉該可控制開關16,因此使該銲墊延伸測試墊14與該銲墊12電隔離或斷開。一旦已執行關閉該可控制開關16的步驟88,該方法80就返回至步驟84,該步驟84測定或偵測一測試信號是否係施加至該銲墊延伸測試墊14。因此,只要沒有測試信號係施加至該銲墊延伸測試墊14,該控制電路18就將保持該可控制開關16關閉,因此保持該銲墊延伸測試墊14電隔離該銲墊12。
如上文中所論述,藉由偵測含該測試探針的該銲墊延伸測試墊14而非該銲墊12,可測試該電路而無需該測試探針接觸該銲墊12,該銲墊12屬於該電路,因此保留實體之完整並保持該銲墊12之銲接能力。同時,在沒有測試該電路時,該銲墊12屬於該電路,藉由保持該銲墊延伸測試墊14(及該控制電路18)電隔離該銲墊12,沒有對該電裝置增加不然可由該銲墊延伸測試墊14貢獻的額外寄生效應,該銲墊12屬於該電裝置。
熟習此項技術者將會明白,在不背離附加請求項所定義的本發明之精神及範圍與其等等效物之所有範圍的情況下,可對此中所描述的本發明之該等實施例做許多的改變及替換。
10...配置
12...銲墊
13...積體電路(IC)
14...銲墊延伸測試墊
16...可控制開關
18...控制電路
22...電路裝置
24...傳輸閘極
26...靜態隨機存取記憶體(SRAM)單元
28...邏輯配置
29...NAND閘極
31...反相器
32...資料線
34...資料匯流條/資料補充線
36...連接件
38...連接件
42...連接件
44...連接件
46...寫入線
50...配置
52...射頻(RF)收發器
54...RF測試源
56...傳輸線
60...配置
62...傳輸器輸出級
64...天線
66...電源監測器
68...傳輸線
72...輸出匹配網路
M1...電晶體
M2...電晶體
M3...電晶體
M4...電晶體
R1...電阻器
R2...電阻器
R3...電阻器
R4...電阻器
VCC...電壓源
圖1係一方塊圖,其根據本發明之實施例繪示一銲墊延伸測試墊配置;
圖2係一包含一傳輸閘極開關及靜態隨機存取記憶體(SRAM)控制電路的方塊圖,該方塊圖根據本發明之實施例繪示一銲墊延伸測試墊配置;
圖3係一方塊圖,其根據本發明之實施例繪示一使用一射頻(RF)收發器的銲墊延伸測試墊配置;
圖4係一方塊圖,其根據本發明之實施例繪示一用於射頻(RF)傳輸電源監測的銲墊延伸測試墊配置;及
圖5係一方塊圖,其根據本發明之實施例繪示一種用於使用一銲墊延伸測試墊配置測試一電路的方法。
10...配置
12...銲墊
13...積體電路(IC)
14...銲墊延伸測試墊
16...可控制開關
18...控制電路
22...電路裝置
Claims (22)
- 一種電路配置,其用於電隔離一電路裝置內的至少一組件,該電路配置包括:一銲墊延伸測試墊;一可控制開關,其耦合至該銲墊延伸測試墊及經組態用於耦合至該至少一組件,其中該可控制開關包含用於啟動及關閉該可控制開關的至少一啟動控制輸入端,其中該可控制開關係以此一方式經組態而使得在該可控制開關係啟動時該銲墊延伸測試墊係電連接至該至少一組件,並在該可控制開關係關閉時該銲墊延伸測試墊係電隔離該至少一組件;及一控制電路,其耦合至該銲墊延伸測試墊及耦合至該可控制開關之該啟動控制輸入端,其中該控制電路係以此一方式經組態而使得,在一測試電壓係施加至該銲墊延伸測試墊時,該控制電路啟動該可控制開關,及在沒有測試電壓係施加至該銲墊延伸測試墊時,該控制電路關閉該可控制開關。
- 如請求項1之配置,其中該控制電路包含一耦合至該銲墊延伸測試墊的寫入線,其中控制電路係以此一方式經組態而使得在一測試電壓係施加至該銲墊延伸測試墊時,該控制電路之該寫入線輸入端導致該控制電路啟動該可控制開關,且在沒有測試電壓係施加至該銲墊延伸測試墊時,該控制電路之該寫入線輸入端導致該控制電 路關閉該可控制開關。
- 如請求項1之配置,其中該可控制開關包含:一耦合至該銲墊延伸測試墊的輸入端;一經組態用於耦合至該至少一組件的輸出端;一第一啟動控制輸入端及一第二啟動控制輸入端,其中該控制電路包含:一耦合至該可控制開關之該第一啟動控制輸入端的第一控制線;一耦合至該可控制開關之該第二啟動控制輸入端的第二控制線;及一耦合至該銲墊延伸測試墊的寫入線,其中該控制電路係以此一方式經組態而使得在一測試電壓係施加至該銲墊延伸測試墊時,該控制電路以此一方式經由該第一控制線使控制輸入信號施加至該第一啟動控制輸入端並經由該第二控制線使該控制輸入信號施加至該第二啟動控制輸入端而使得該可控制開關為啟動,及其中該控制電路以此一方式經組態而使得在沒有測試電壓係施加至該銲墊延伸測試墊時,該控制電路係以此一方式經由該第一控制線使控制輸入信號施加至該第一啟動控制輸入端並經由該第二控制線使該控制輸入信號施加至該第二啟動控制輸入端而使得該可控制開關為關閉。
- 如請求項1之配置,其中該至少一組件係一銲墊。
- 如請求項1之配置,其中該可控制開關係一傳輸閘極。
- 如請求項1之配置,其中該控制電路包含一靜態隨機存 取記憶體(SRAM)單元。
- 如請求項1之配置,其中該可控制開關包含一第一啟動控制輸入端及一第二啟動控制輸入端,且其中該控制電路包含一靜態隨機存取記憶體(SRAM)單元,其中該SRAM單元包含:一耦合至該銲墊延伸測試墊的第一電晶體;一耦合至該第一電晶體的第二電晶體;一交叉耦合至該第二電晶體的第三電晶體;一耦合至該第三電晶體及耦合至該銲墊延伸測試墊的第四電晶體;一第一控制線,其有一耦合於該第一電晶體與該第二電晶體之間的第一端及一耦合於該可控制開關之該第一啟動控制輸入端的第二端;及一第二控制線,其有一耦合於該第三電晶體與該第四電晶體之間的第一端及一耦合於該可控制開關之該等第二啟動控制輸入端的第二端,其中,在一測試電壓係施加至該銲墊延伸測試墊時,該SRAM單元以此一方式經由該第一啟動控制線及該第二啟動控制線使一控制輸入信號施加至該可控制開關而使得該可控制開關為啟動,及其中,在沒有測試電壓係施加至該銲墊延伸測試墊時,該SRAM單元以此一方式經由該第一啟動控制輸入端及該第二啟動控制輸入端使一控制輸入信號施加至該可控制開關而使得該可控制開關為關閉。
- 如請求項1之配置,其中該至少一組件進一步包括一射頻(RF)收發器輸入銲墊且該銲墊延伸測試墊係耦合至一RF測試源,其中在該RF測試源使一測試信號施加至該銲墊延伸測試墊時,該控制電路啟動該可控制開關以容許該RF測試信號施加至該RF收發器輸入銲墊,且其中在該RF測試源沒有使一測試信號施加至該銲墊延伸測試墊時,該控制電路關閉該可控制開關以使該RF測試源與該RF收發器輸入銲墊電隔離。
- 如請求項1之配置,其中該至少一組件係一耦合至一射頻(RF)傳輸器輸出級的銲墊,且該銲墊延伸測試墊係經由一短截線耦合至一RF電源偵測器,其中在該RF電源偵測器被通電時,該控制電路偵測到耦合至該銲墊延伸測試墊的該RF電源偵測器的存在,並回應於該偵測而啟動該可控制開關以容許該RF電源偵測器分接由RF傳輸器輸出級生成的電源的一部分,且其中在該RF電源偵測器沒有被通電時,該控制電路關閉該可控制開關以使該RF電源偵測器與該RF傳輸器輸出級電隔離。
- 一種電路裝置,其包括:至少一組件;一可移地耦合至該至少一組件的電路配置,其中該電路配置包含:一銲墊延伸測試墊;一耦合於該銲墊延伸測試墊與該至少一組件之間的可控制開關,其中該可控制開關包含用於啟動及關閉該 可控制開關的至少一啟動控制輸入端,其中該可控制開關係以此一方式經組態而使得在該可控制開關係啟動時該銲墊延伸測試墊係電連接至該至少一組件,且在該可控制開關係關閉時該銲墊延伸測試墊係電隔離該至少一組件;及一控制電路,其有一耦合至該銲墊延伸測試墊的寫入線輸入端及有一耦合至該可控制開關之該啟動控制輸入端的輸出端,其中該控制電路係以此一方式經組態而使得,在一測試電壓係施加至該銲墊延伸測試墊時,該控制電路啟動該可控制開關;及在沒有測試電壓係施加至該銲墊延伸測試墊時,該控制電路關閉該可控制開關。
- 如請求項10之裝置,其中該控制電路以此一方式經組態而使得在一測試電壓係施加至該銲墊延伸測試墊時,該控制電路之該寫入線輸入端導致該控制電路啟動該可控制開關,且在沒有測試電壓係施加至該銲墊延伸測試墊時,該控制電路之該寫入線輸入端導致該控制電路關閉該可控制開關。
- 如請求項10之裝置,其中該可控制開關包含:一耦合至該銲墊延伸測試墊的輸入端;一經組態用於耦合至該至少一組件的輸出端;一第一啟動控制輸入端及一第二啟動控制輸入端,其中該控制電路包含:一耦合至該可控制開關之該第 一啟動控制輸入端的第一控制線;一耦合至該可控制開關之該第二啟動控制輸入端的第二控制線及一耦合至該銲墊延伸測試墊的寫入線,其中該控制電路係以此一方式經組態而使得在一測試電壓係施加至該銲墊延伸測試墊時,該控制電路以此一方式經由該第一控制線使控制輸入信號施加至該第一啟動控制輸入端且經由該第二控制線使該控制輸入信號施加至該第二啟動控制輸入端而使得該可控制開關為啟動,及其中該控制電路係以此一方式經組態而使得在沒有測試電壓係施加至該銲墊延伸測試墊時,該控制電路以此一方式經由該第一控制線使控制輸入信號施加至該第一啟動控制輸入端且經由該第二控制線使該控制輸入信號施加至該第二啟動控制輸入端,而使得該可控制開關為關閉。
- 如請求項10之裝置,其中該至少一組件係一銲墊。
- 如請求項10之裝置,其中該可控制開關係一傳輸閘極。
- 如請求項10之裝置,其中該控制電路包含一靜態隨機存取記憶體(SRAM)單元。
- 如請求項10之裝置,其中該可控制開關包含一第一啟動控制輸入端及一第二啟動控制輸入端,且其中該控制電路包含一靜態隨機存取記憶體(SRAM)單元,其中該SRAM單元包含:一耦合至該寫入線輸入端的第一電晶體; 一耦合至該第一電晶體的第二電晶體;一交叉耦合至該第二電晶體的第三電晶體;一耦合至該第三電晶體及耦合至該寫入線輸入端的第四電晶體;一第一控制線,其有一耦合於該第一電晶體與該第二電晶體之間的第一端及一耦合至該可控制開關之該第一啟動控制輸入端的第二端;及一第二控制線,其有一耦合於該第三電晶體與該第四電晶體之間的第一端及一耦合於該可控制開關之該第二啟動控制輸入端的第二端,其中,在一測試電壓係施加至該銲墊延伸測試墊時,該SRAM單元以此一方式經由該第一啟動控制線及該第二啟動控制線使一控制輸入信號施加至該可控制開關而使得該可控制開關為啟動,及其中,在沒有測試電壓係施加至該銲墊延伸測試墊時,該SRAM單元以此一方式經由該第一啟動控制線及該第二啟動控制線使一控制輸入信號施加至該可控制開關而使得該可控制開關為關閉。
- 如請求項10之裝置,其中該銲墊延伸測試墊係經由一邏輯配置耦合至該寫入線輸入端,其中該邏輯配置包含:一NAND閘極,其有一耦合至該銲墊延伸測試墊的輸入端及有一輸出端;及一反相器,其有一耦合至該NAND閘極之該輸出端的輸入端及一耦合至該寫入線輸入端的輸出端。
- 如請求項10之裝置,其中該至少一組件進一步包括一射頻(RF)收發器輸入銲墊且該銲墊延伸測試墊係耦合至一RF測試源,其中在該RF測試源使一測試信號施加至該銲墊延伸測試墊時,該控制電路啟動該可控制開關以容許該RF測試信號施加至該RF收發器輸入銲墊,且其中在該RF測試源係沒有使一測試信號施加至該銲墊延伸測試墊時,該控制電路關閉該可控制開關以使該RF測試源與該RF收發器輸入銲墊電隔離。
- 如請求項10之裝置,其中該至少一組件係一耦合至一射頻(RF)傳輸器輸出級的銲墊,且該銲墊延伸測試墊係經由一短截線耦合至一RF電源偵測器,其中在該RF電源偵測器被通電時,該控制電路偵測到耦合至該銲墊延伸測試墊之該RF電源偵測器的存在並回應於該偵測而啟動該可控制開關以容許該RF電源偵測器分接由RF傳輸器輸出級生成的電源的一部分,且其中在該RF電源偵測器沒有通電時,該控制電路關閉該可控制開關以使該RF電源偵測器與該RF傳輸器輸出級電隔離。
- 一種用於測試一電路的方法,該電路有至少一組件,該方法包括:偵測一測試信號是否是施加至一銲墊延伸測試墊,該測試墊經由一可控制開關耦合至該至少一組件,其中一控制電路係耦合至該可控制開關與耦合至該銲墊延伸測試墊,其中該可控制開關係以此一方式經組態而使得在該可控制開關係啟動時該銲墊延伸測試墊係電連接至該 至少一組件,且在該可控制開關係關閉時該銲墊延伸測試墊係電隔離該至少一組件;回應於施加至該銲墊延伸測試墊的一測試信號之偵測而藉由該控制電路啟動該可控制開關,其中該銲墊延伸測試墊係以此一方式經由該可控制開關電耦合至該至少一組件而使得施加至該銲墊延伸測試墊的該測試信號係施加至該至少一組件;及回應於用於該銲墊延伸測試墊的一施加測試信號之未偵測而藉由該控制電路關閉該可控制開關,其中該銲墊延伸測試墊係經由該可控制開關電隔離該至少一組件。
- 如請求項20之方法,其進一步包括接觸一測試探針之步驟,該測試探針經組態以使該測試信號施加至該銲墊延伸測試墊,其中該方法測試該電路而無需該測試探針接觸該至少一組件。
- 如請求項20之方法,其中該至少一組件係一銲墊。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/463,718 US7724023B1 (en) | 2009-05-11 | 2009-05-11 | Circuit apparatus including removable bond pad extension |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201040542A TW201040542A (en) | 2010-11-16 |
TWI401440B true TWI401440B (zh) | 2013-07-11 |
Family
ID=42184277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098124922A TWI401440B (zh) | 2009-05-11 | 2009-07-23 | 包含可移銲墊延伸之電路裝置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7724023B1 (zh) |
EP (1) | EP2251703B1 (zh) |
JP (1) | JP5676868B2 (zh) |
KR (1) | KR101420174B1 (zh) |
CN (1) | CN101887089A (zh) |
AT (1) | ATE543102T1 (zh) |
SG (1) | SG166712A1 (zh) |
TW (1) | TWI401440B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI498574B (zh) * | 2011-05-05 | 2015-09-01 | Mstar Semiconductor Inc | 積體電路晶片及其測試方法 |
US9846192B2 (en) * | 2015-02-25 | 2017-12-19 | Nxp B.V. | Switched probe contact |
US10529438B2 (en) * | 2018-04-17 | 2020-01-07 | Nanya Technology Corporation | DRAM and method of designing the same |
EP3742486A1 (en) | 2019-05-21 | 2020-11-25 | Infineon Technologies AG | Circuit including configuration terminal and method |
US11295995B2 (en) * | 2019-09-17 | 2022-04-05 | International Business Machines Corporation | Testing SRAM structures |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6720785B2 (en) * | 2000-06-16 | 2004-04-13 | Infineon Technologies Ag | Integrated circuit with test mode, and test configuration for testing an integrated circuit |
TW200924094A (en) * | 2004-02-09 | 2009-06-01 | Nec Electronics Corp | Semiconductor device having bonding pad above low-k dielectric film and manufacturing method therefor |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59174769A (ja) * | 1983-03-25 | 1984-10-03 | Hitachi Ltd | コントロ−ルセンタの自動試験装置 |
JPS63178538A (ja) * | 1987-01-20 | 1988-07-22 | Nec Corp | 半導体集積回路装置 |
DE4233765A1 (de) * | 1992-09-23 | 1994-03-24 | Abb Metrawatt Gmbh | Elektrisches Meß- und Prüfgerät zur Erfassung von Prüfdaten entsprechend einem Prüfprotokoll, insbesondere nach DIN VDE 0100 und DIN VDE 0701 |
WO1995023341A1 (en) * | 1994-02-23 | 1995-08-31 | Everett Charles Technologies, Inc. | Translator fixture with module for expanding test points |
US5783868A (en) | 1996-09-20 | 1998-07-21 | Integrated Device Technology, Inc. | Extended bond pads with a plurality of perforations |
KR100305032B1 (ko) * | 1999-06-22 | 2001-11-01 | 윤종용 | 반도체 메모리 장치 |
TW498476B (en) * | 2001-08-30 | 2002-08-11 | Macronix Int Co Ltd | Synchronization test method and circuit for the segment of memory |
JP3963259B2 (ja) | 2002-03-15 | 2007-08-22 | スパンション インク | 半導体装置 |
JP2004061299A (ja) * | 2002-07-29 | 2004-02-26 | Renesas Technology Corp | 半導体装置 |
US8045353B2 (en) | 2005-12-30 | 2011-10-25 | Stmicroelectronics Pvt. Ltd. | Integrated circuit capable of operating at different supply voltages |
JP4751766B2 (ja) * | 2006-05-18 | 2011-08-17 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP4958653B2 (ja) * | 2007-06-21 | 2012-06-20 | 三菱電機株式会社 | インバータ試験装置 |
-
2009
- 2009-05-11 US US12/463,718 patent/US7724023B1/en not_active Expired - Fee Related
- 2009-07-23 TW TW098124922A patent/TWI401440B/zh not_active IP Right Cessation
- 2009-08-24 CN CN2009101666199A patent/CN101887089A/zh active Pending
- 2009-08-26 SG SG200905697-9A patent/SG166712A1/en unknown
- 2009-09-11 KR KR1020090085791A patent/KR101420174B1/ko not_active IP Right Cessation
- 2009-10-09 JP JP2009234710A patent/JP5676868B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-15 EP EP10156481A patent/EP2251703B1/en not_active Not-in-force
- 2010-03-15 AT AT10156481T patent/ATE543102T1/de active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6720785B2 (en) * | 2000-06-16 | 2004-04-13 | Infineon Technologies Ag | Integrated circuit with test mode, and test configuration for testing an integrated circuit |
TW200924094A (en) * | 2004-02-09 | 2009-06-01 | Nec Electronics Corp | Semiconductor device having bonding pad above low-k dielectric film and manufacturing method therefor |
Also Published As
Publication number | Publication date |
---|---|
JP2010261931A (ja) | 2010-11-18 |
SG166712A1 (en) | 2010-12-29 |
ATE543102T1 (de) | 2012-02-15 |
EP2251703B1 (en) | 2012-01-25 |
TW201040542A (en) | 2010-11-16 |
CN101887089A (zh) | 2010-11-17 |
US7724023B1 (en) | 2010-05-25 |
KR101420174B1 (ko) | 2014-07-17 |
KR20100122042A (ko) | 2010-11-19 |
JP5676868B2 (ja) | 2015-02-25 |
EP2251703A1 (en) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI401440B (zh) | 包含可移銲墊延伸之電路裝置 | |
US7990163B2 (en) | Systems and methods for defect testing of externally accessible integrated circuit interconnects | |
TWI471572B (zh) | 驅動裝置的測試方法及其電路測試介面 | |
US11353494B2 (en) | High-side gate over-voltage stress testing | |
US8779790B2 (en) | Probing structure for evaluation of slow slew-rate square wave signals in low power circuits | |
US6714038B2 (en) | Apparatus for controlling input termination of semiconductor memory device and method for the same | |
JP2011196813A (ja) | 半導体集積回路のテスト方法、および、テストシステム | |
US7812625B2 (en) | Chip test apparatus and probe card circuit | |
US10283213B2 (en) | Semiconductor device for detecting a poor contact of a power pad | |
TWI447413B (zh) | 電路測試介面及其測試方法 | |
TWI498574B (zh) | 積體電路晶片及其測試方法 | |
US7944285B1 (en) | Method and apparatus to detect manufacturing faults in power switches | |
JP2006339338A (ja) | 半導体装置 | |
US6563353B2 (en) | Circuit to eliminate bus contention at chip power up | |
US20080093597A1 (en) | Semiconductor device | |
US5870408A (en) | Method and apparatus for on die testing | |
CN112462166A (zh) | 一种防呆检测电路和夹具 | |
TWI824686B (zh) | 檢測電路 | |
JP2004335871A (ja) | 集積回路の試験方法ならびに集積回路および液晶駆動装置 | |
JP4043201B2 (ja) | 試験用コネクタを備えた電子回路ユニット | |
JP2968642B2 (ja) | 集積回路装置 | |
JPH02112261A (ja) | 半導体集積回路装置 | |
JP2009103679A (ja) | 集積回路の信号減衰を減少する試験システム及び関連方法 | |
JP2000114337A (ja) | 半導体集積回路及びその特性チェック方法 | |
JPH04263449A (ja) | プローブヘッド回路を有する集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |