KR101375097B1 - 웨이퍼 트레이, 반도체 웨이퍼 시험 장치 및 반도체 웨이퍼의 시험 방법 - Google Patents

웨이퍼 트레이, 반도체 웨이퍼 시험 장치 및 반도체 웨이퍼의 시험 방법 Download PDF

Info

Publication number
KR101375097B1
KR101375097B1 KR1020127019631A KR20127019631A KR101375097B1 KR 101375097 B1 KR101375097 B1 KR 101375097B1 KR 1020127019631 A KR1020127019631 A KR 1020127019631A KR 20127019631 A KR20127019631 A KR 20127019631A KR 101375097 B1 KR101375097 B1 KR 101375097B1
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor wafer
tray
probe
wafer tray
Prior art date
Application number
KR1020127019631A
Other languages
English (en)
Other versions
KR20120108991A (ko
Inventor
시게루 마츠무라
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Publication of KR20120108991A publication Critical patent/KR20120108991A/ko
Application granted granted Critical
Publication of KR101375097B1 publication Critical patent/KR101375097B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 웨이퍼(100)를 홀드하는 웨이퍼 트레이(60)는, 반도체 웨이퍼(100)가 재치되는 웨이퍼 재치판(61)과, 웨이퍼 재치판(61)을 미동가능하게 지지하는 트레이 본체부(62)와, 웨이퍼 재치판(61)에 진동을 부여하는 진동 액츄에이터(64)를 구비하고 있다.

Description

웨이퍼 트레이, 반도체 웨이퍼 시험 장치 및 반도체 웨이퍼의 시험 방법{WAFER TRAY, SEMICONDUCTOR WAFER TESTING APPARATUS, AND SEMICONDUCTOR WAFER TESTING METHOD}
집적 회로 소자 등의 피시험 전자 부품(이하, 대표적으로 IC디바이스라고도 칭한다.)이 형성된 반도체 웨이퍼를 홀드하는 웨이퍼 트레이, 및 반도체 웨이퍼에 형성된 IC디바이스를 시험하기 위한 반도체 웨이퍼 시험 장치 및 반도체 웨이퍼의 시험 방법에 관한 것이다.
웨이퍼 상태에서의 IC디바이스의 테스트에 사용되는 반도체 웨이퍼 시험 장치로서, 프로브와 웨이퍼 트레이의 사이에 밀폐 공간을 형성하고, 해당 밀폐 공간을 감압함으로써, 프로브의 범프와 IC디바이스의 전극을 전기적으로 접촉시키는 것이 알려져 있다(예를 들면, 특허문헌 1 참조).
특허문헌1 : 일본특개 2009-203943호 공보
반도체 웨이퍼의 IC디바이스의 전극상에는 AI203 등의 산화 피막이 형성되어 있기 때문에, 범프와 전극을 확실하게 도통시키기 위하여, 상기 산화 피막을 파괴할 필요가 있다.
본 발명이 해결하고자 하는 과제는, 프로브와 피시험 전자 부품의 사이의 전기적 접속의 안정화를 도모하는 것이 가능한 웨이퍼 트레이, 반도체 웨이퍼 시험 장치 및 반도체 웨이퍼의 시험 방법을 제공하는 것이다.
(1) 본 발명에 따른 웨이퍼 트레이는, 반도체 웨이퍼를 홀드하는 웨이퍼 트레이로서, 상기 반도체 웨이퍼가 재치되는 재치부와, 상기 재치부를 미동가능하게 지지하는 본체부와, 상기 재치부에 진동을 부여하는 진동 부여 수단을 구비한 것을 특징으로 한다(청구항1 참조).
상기 발명에 있어서, 상기 진동 부여 수단은, 상기 재치부와 상기 본체부의 사이에 설치되어 있는 것이 바람직하다(청구항2 참조).
상기 발명에 있어서, 상기 진동 부여 수단은, 압전 세라믹 액츄에이터를 포함하는 것이 바람직하다(청구항3 참조).
상기 발명에 있어서, 상기 재치부와 상기 본체부의 사이에 설치된 전동체를 구비하고 있어도 좋다(청구항4 참조).
본 발명에 따른 반도체 웨이퍼 시험 장치는, 상기 웨이퍼 트레이와, 상기 반도체 웨이퍼에 형성된 피시험 전자 부품에 전기적으로 접속되는 프로브에 대하여, 상기 웨이퍼 트레이를 상대 이동시키는 이동 수단과, 상기 프로브와 상기 웨이퍼 트레이의 사이에 형성된 밀폐 공간을 감압하는 감압 수단을 구비한 것을 특징으로 한다(청구항5 참조).
상기 발명에 있어서, 상기 반도체 웨이퍼 시험 장치는, 상기 프로브에 대하여 상기 반도체 웨이퍼를 상대적으로 위치 결정하는 위치 결정 수단을 더 구비하여도 좋다.
본 발명에 따른 반도체 웨이퍼의 시험 방법은, 상기 반도체 웨이퍼 시험 장치를 이용한 반도체 웨이퍼의 시험 방법으로서, 상기 프로브와 상기 웨이퍼 트레이의 사이에 밀폐 공간을 형성하도록, 상기 이동 수단에 의해 상기 웨이퍼 트레이를 이동시키는 이동 공정과, 상기 감압 수단에 의해 상기 밀폐 공간을 제1 압력으로 감압하는 제1 감압 공정과, 상기 반도체 웨이퍼의 전극과 상기 프로브의 접촉자가 접촉하고 있는 상태에서, 상기 진동 부여 수단에 의해 상기 웨이퍼 트레이를 진동시키는 진동 부여 공정과, 상기 감압 수단에 의해 상기 밀폐 공간을 상기 제1 압력보다도 낮은 제2 압력으로 감압하는 제2 감압 공정을 구비한 것을 특징으로 한다(청구항6 참조).
상기 발명에 있어서, 상기 반도체 웨이퍼의 시험 방법은, 상기 프로브에 대하여 상기 반도체 웨이퍼를 상기 위치 결정 수단에 의해 상대적으로 위치 결정하는 위치 결정 공정을 더 구비하여도 좋다.
(2) 본 발명에 따른 반도체 웨이퍼 시험 장치는, 반도체 웨이퍼를 홀드하는 웨이퍼 트레이와, 상기 반도체 웨이퍼에 형성된 피시험 전자 부품에 전기적으로 접속되는 프로브에 대하여, 상기 웨이퍼 트레이를 상대 이동시키는 이동 수단과, 상기 프로브와 상기 웨이퍼 트레이의 사이에 형성된 밀폐 공간을 감압하는 감압 수단과, 상기 웨이퍼 트레이에 진동을 부여하는 진동 부여 수단을 구비한 것을 특징으로 한다(청구항7 참조).
본 발명에 따른 반도체 웨이퍼는, 상기 반도체 웨이퍼 시험 장치를 이용한 반도체 웨이퍼의 시험 방법으로서, 상기 반도체 웨이퍼의 전극과 상기 프로브의 접촉자가 접촉하도록, 상기 이동 수단에 의해 상기 웨이퍼 트레이를 이동시키는 이동 공정과, 상기 전극과 상기 접촉자가 접촉하고 있는 상태에서, 상기 진동 부여 수단에 의해 상기 웨이퍼 트레이를 진동시키는 진동 부여 공정과, 상기 밀폐 공간을 상기 감압 수단에 의해 감압하는 감압 공정을 구비한 것을 특징으로 한다(청구항8 참조).
본 발명에 따른 반도체 웨이퍼의 시험 방법은, 상기 반도체 웨이퍼 시험 장치를 이용한 반도체 웨이퍼의 시험 방법으로서, 상기 프로브와 상기 웨이퍼 트레이의 사이에 밀폐 공간을 형성하도록, 상기 이동 수단에 의해 상기 웨이퍼 트레이를 이동시키는 제1 이동 공정과, 상기 감압 수단에 의해 상기 밀폐 공간을 제1 압력으로 감압하는 제1 감압 공정과, 상기 이동 수단이 상기 웨이퍼 트레이에 다시 접촉하도록, 상기 이동 수단을 이동시키는 제2 이동 공정과, 상기 반도체 웨이퍼의 전극과 상기 프로브의 접촉자가 접촉하고 있는 상태에서, 상기 진동 부여 수단에 의해 상기 웨이퍼 트레이를 진동시키는 진동 부여 공정과, 상기 감압 수단에 의해 상기 밀폐 공간을 상기 제1 압력보다도 낮은 제2 압력으로 감압하는 제2 감압 공정을 구비한 것을 특징으로 한다(청구항9 참조).
본 발명에 따른 반도체 웨이퍼의 시험 방법은, 상기 반도체 웨이퍼 시험 장치를 이용한 반도체 웨이퍼의 시험 방법으로서, 상기 프로브와 상기 웨이퍼 트레이의 사이에 밀폐 공간을 형성하도록, 상기 이동 수단에 의해 상기 웨이퍼 트레이를 이동시키는 이동 공정과, 상기 감압 수단에 의해 상기 밀폐 공간을 제1 압력으로 감압하는 제1 감압 공정과, 상기 반도체 웨이퍼의 전극과 상기 프로브의 접촉자가 접촉하고 있는 상태에서, 상기 진동 부여 수단에 의해 상기 웨이퍼 트레이를 진동시키는 진동 부여 공정과, 상기 감압 수단에 의해 상기 밀폐 공간을 상기 제1 압력보다도 낮은 제2 압력으로 감압하는 제2 감압 공정을 구비한 것을 특징으로 한다 (청구항10 참조).
상기 발명에서, 상기 반도체 웨이퍼의 시험 방법은, 상기 프로브에 대하여 상기 반도체 웨이퍼를 상기 위치 결정 수단에 의해 상대적으로 위치 결정하는 위치 결정 공정을 더 구비하여도 좋다.
본 발명에서는, 웨이퍼 트레이를 통해서 반도체 웨이퍼를 프로브에 대하여 상대적으로 진동시킴으로써, 반도체 웨이퍼의 전극상에 형성된 산화 피막을 파괴할 수가 있어, 피시험 전자 부품과 프로브의 사이의 전기적 접속의 안정화를 도모할 수 있다.
도1은 본 발명의 제1 실시 형태에서의 반도체 웨이퍼 시험 장치를 도시한 개략 측면도.
도2은 본 발명의 제1 실시 형태에서의 웨이퍼 트레이를 도시한 평면도.
도3은 도2의 III-III선에 따른 단면도.
도4는 본 발명의 제1 실시 형태에서의 이동 장치의 홀드 스테이지를 도시한 평면도.
도5는 도4의 V-V선에 따른 단면도.
도6은 본 발명의 제1 실시 형태에서의 반도체 웨이퍼의 시험 방법의 플로우 챠트.
도7A는 도6의 스텝 S11을 도시한 도면.
도7B는 도6의 스텝 S12를 도시한 도면.
도7C는 도6의 스텝 S13을 도시한 도면.
도7D는 도7C의 VII부의 확대 단면도.
도8은 본 발명의 제2 실시 형태에서의 반도체 웨이퍼의 시험 방법의 플로우 챠트.
도9A는 도8의 스텝 S21을 도시한 도면.
도9B는 도8의 스텝 S22를 도시한 도면.
도9C는 도8의 스텝 S23을 도시한 도면.
도9D는 도8의 스텝 S24를 도시한 도면.
도9E는 도8의 스텝 S25를 도시한 도면.
도10은 본 발명의 제3 실시 형태에서의 웨이퍼 트레이의 단면도.
도11은 본 발명의 제3 실시 형태에서의 반도체 웨이퍼의 시험 방법의 플로우 챠트.
도12A는 도11의 스텝 S31을 도시한 도면.
도12B는 도11의 스텝 S32를 도시한 도면.
도12C는 도11의 스텝 S33을 도시한 도면.
도12D는 도11의 스텝 S34를 도시한 도면.
이하, 본 발명의 제1 실시 형태를 도면에 기초하여 설명한다.
<제1 실시 형태>
도1은 본 실시 형태에서의 반도체 웨이퍼 시험 장치를 도시한 도면이다.
본 실시 형태에서의 반도체 웨이퍼 시험 장치(1)(전자 부품 시험 장치)는, 반도체 웨이퍼(100)에 형성된 IC디바이스의 전기적 특성을 시험하는 장치로서, 도1에 도시한 바와 같이, 테스트 헤드(30), 프로브(40)(프로브 카드), 웨이퍼 트레이(50)) 및 이동 장치(70))를 구비하고 있다. 한편, 이하에 설명하는 반도체 웨이퍼 시험 장치는 일례에 지나지 않고, 특별히 이것에 한정되지 않는다.
상기 반도체 웨이퍼 시험 장치(1)에서는, IC디바이스의 시험 시, 웨이퍼 트레이(50)에 홀드되어 있는 반도체 웨이퍼(100)를, 이동 장치(70)에 의해 프로브(40)에 대향시키고, 이 상태에서 제2 진공 펌프56(도2 참조)에 의해 밀폐 공간(54)(도7C참조)내를 감압함으로써, 반도체 웨이퍼(10O)가 프로브(40)에 밀착된다. 게다가 이 상태에서, 테스트 헤드(30)로부터 IC디바이스에 대하여 시험 신호를 입출력함으로써, IC디바이스의 테스트가 실시된다. 한편, 감압 이외의 방식(예를 들면 가압 방식)에 의해, 반도체 웨이퍼(100)를 밀착시켜도 좋다.
프로브(40)는, 반도체 웨이퍼(100)의 전극(110)(도7D참조)에 전기적으로 접촉하는 다수의 범프(411)를 갖는 멤브레인(41)을 구비하고 있고, 특별히 도시하지 않은 이방 도전성 고무나 피치 변환 기판을 통하여, 퍼포먼스 보드(45)에 전기적으로 접속되어 있다. 퍼포먼스 보드(45)는, 특별히 도시하지 않은 커넥터나 케이블 등을 통하여, 테스트 헤드(30)내에 수용된 핀일렉트로닉스에 전기적으로 접속되어 있다.
한편, 프로브의 구조는 상기의 것에 특별히 한정되지 않는다. 또한한, 접촉자로서, 상기 멤브레인(41)을 대신하여, 캔틸레버 타입의 프로브침 혹은 포고핀 등을 사용해도 좋다.
또한, 반도체 웨이퍼(100)의 전극(110)을 촬상하는 제1 카메라(46)가, 예를 들면 프로버의 톱 플레이트(미도시)에 설치되어 있다. 상기 제1 카메라(46)에 의해 촬상된 화상으로부터, 화상 처리 장치(미도시)가 반도체 웨이퍼(100)의 전극(110)의 위치를 검출한다. 그리고, 상기 전극(110)의 위치 정보와, 후술하는 제2 카메라(77)를 이용하여 검출된 프로브(40)의 범프(411)의 위치 정보에 기초하여, 이동 장치(70)가 반도체 웨이퍼(100)를 프로브(40)에 대하여 상대적으로 위치 결정한다. 한편, 본 실시 형태에서의 제1 카메라(46)와, 후술하는 이동 장치(70) 및 제2 카메라(77)가, 본원 발명에서의 위치 결정 수단의 일례에 상당한다.
도2 및 도3은 본 실시 형태에서의 웨이퍼 트레이를 도시한 도면이다.
웨이퍼 트레이(50)(웨이퍼 홀드 장치)는, 도2 및 도3에 도시한 바와 같이, 평탄한 상면(501)을 갖는 동시에, 반도체 웨이퍼(100)보다도 큰 직경을 갖는 원형판상의 부재이다.
상기 웨이퍼 트레이(50)의 상면(501)에는, 반도체 웨이퍼(100)보다도 작은 지름의 3개의 환상홈(502)이 동심원상으로 형성되어 있다. 이들 환상홈(502)은, 웨이퍼 트레이(50)내에 형성된 흡착용 통로(503)에 연통되어 있다. 상기 흡착용 통로(503)는, 흡착 포트(504)를 통해서 제1 진공 펌프(55)에 접속되어 있다.
따라서, 웨이퍼 트레이(50)에 반도체 웨이퍼(100)를 재치한 상태에서, 제1 진공 펌프(55)에 의해 흡인을 수행하면, 환상홈(502)내에 발생된 부압에 의해 반도체 웨이퍼(100)가 웨이퍼 트레이(50)에 흡착 홀드된다. 한편, 환상홈(502)의 형상이나 수는 특별히 한정되지 않는다.
또한, 웨이퍼 트레이(50)내에는 감압용 통로(505)가 형성되어 있다. 상기 감압용 통로(505)는, 상면(501)에서 환상홈(502)보다도 외측에 위치하는 흡인 구멍(506)으로 개구되어 있다. 상기 감압용 통로(505)는, 감압 포트(507)를 통하여, 제2 진공 펌프(56)에 접속되어 있다.
또한, 웨이퍼 트레이(50)의 상면(501)의 외주 근방에는, 환상의 실 부재(51)가 설치되어 있다. 상기 실 부재(51)의 구체예로서는, 예를 들면 실리콘 고무로 이루어지는 패킹 등을 예시할 수 있다. 웨이퍼 트레이(50)가 프로브(40)에 밀착되면, 상기 실 부재(51)에 의해, 웨이퍼 트레이(50)의 상면(501)과 프로브(40)의 사이에 밀폐 공간(54)(도7C 참조)이 형성된다.
나아가서, 웨이퍼 트레이(50)내에는, 반도체 웨이퍼(100)를 가열하기 위한 히터(52)가 매설되어 있다. 또한, 상기 웨이퍼 트레이(50)내에는, 냉매를 순환시키기 위한 냉매용 통로(508)가 형성되어 있다. 상기 냉매용 통로(508)는, 한 쌍의 냉각 포트(509)를 통해서 칠러(57)에 접속되어 있다.
한편, 히터(52)를 대신하여, 웨이퍼 트레이(50)내에 형성된 통로에 온매를 순환시킴으로써 반도체 웨이퍼(100)를 가열해도 좋다. 또한, 반도체 웨이퍼(100)를 가열만 하는 경우에는, 웨이퍼 트레이(50)에 히터(52)만을 매설하면 좋다. 한편, 반도체 웨이퍼(100)를 냉각만 하는 경우에는, 웨이퍼 트레이(50)에 냉각용 통로(508)만을 형성하면 좋다.
또한, 웨이퍼 트레이(50)에는, 반도체 웨이퍼(100)의 온도를 계측하기 위한 온도 센서(53)가 매설되어 있다. 상기 온도 센서(53)의 계측 결과에 기초하여, 상술한 히터(52)나 칠러(57)가 웨이퍼 트레이(50)의 온도를 조절함으로써, 반도체 웨이퍼(100)의 온도가 목표 온도로 유지된다.
도4 및 도5는 본 실시 형태에서의 이동 장치의 홀드 스테이지를 도시한 도면이다.
본 실시 형태에서의 이동 장치(70)는, 도1에 도시한 바와 같이, 상술한 웨이퍼 트레이(50)를 홀드하는 것이 가능한 홀드 스테이지(75)를 갖고 있다.
홀드 스테이지(75)는, 도4 및 도5에 도시한 바와 같이, 평탄한 상면(751)을 갖는 동시에 웨이퍼 트레이(50)보다도 큰 직경을 갖는 원형판상의 부재이다.
상기 홀드 스테이지(75)의 상면(751)에는, 웨이퍼 트레이(50)보다도 반경이 작은 3개의 환상홈(752)이 동심원상으로 형성되어 있다. 상기 환상홈(752)은, 홀드 스테이지(75)내에 형성된 흡착용 통로(753)에 연통되어 있다. 게다가, 상기 흡착용 통로(753)는, 흡착 포트(754)를 통해서 제3 진공 펌프(76)에 접속되어 있다.
따라서, 상기 홀드 스테이지(75)에 웨이퍼 트레이(50)를 재치한 상태에서, 제3 진공 펌프(76)에 의해 흡인을 수행하면, 환상홈(752)내에 발생된 부압에 의해 웨이퍼 트레이(50)가 홀드 스테이지(75)에 흡착 홀드된다. 한편, 환상홈(752)의 형상이나 수는 특별히 한정되지 않는다.
또한, 상기 이동 장치(70)는, 도1에 도시한 바와 같이, 모터나 볼 나사 기구등을 이용하여, 홀드 스테이지(75)를 삼차원적으로 (X-Y-Z 방향으로) 이동시키는 동시에 도1 중의 Z축을 중심으로 하여 회전시키는 것이 가능하게 되어 있다. 특히 본 실시 형태에서는, 상기 이동 장치(60)는, XY 평면(웨이퍼 트레이(50)의 상면(501)에 실질적으로 평행한 방향)을 따라, 소정의 주파수로 왕복 이동(진동)시키는 것이 가능하게 되어 있다. 이 왕복 이동의 스트로크는, 예를 들면, ±20[μm] 이하인 것이 바람직하고, 특히 ±10[μm] 이하인 것이 바람직하지만 특별히 한정되지 않는다. 한편, 본 실시 형태에서의 이동 장치(7O)가, 본 발명에서의 이동 수단 및 진동 부여 수단의 일례에 상당한다.
또한, 상기 홀드 스테이지(75)에는, 프로브(40)의 범프(411)를 촬상하는 제2 카메라(77)가 설치되어 있다. 상기 제2 카메라(77)에 의해 촬상된 화상으로부터, 화상 처리 장치(미도시)가 프로브(40)의 범프(411)의 위치를 검출한다. 그리고, 상술한 바와 같이, 상기 범프(411)의 위치 정보와, 반도체 웨이퍼(100)의 전극(110)의 위치 정보에 기초하여, 이동 장치(70)가 반도체 웨이퍼(100)를 프로브(40)에 대하여 상대적으로 위치 결정한다. 한편, 도4 및 도5에는 제2 카메라(77)를 도시하지 않고 있다.
다음에, 이상에 설명한 반도체 웨이퍼 시험 장치(1)에 의한 반도체 웨이퍼(100)의 시험 방법에 대해서, 도6-도7D를 참조하면서 설명한다.
도6은 본 실시 형태에서의 반도체 웨이퍼의 시험 방법을 도시한 플로우 차트, 도7A-도7D는 도6의 각 스텝을 도시한 도면이다.
웨이퍼 트레이(50)상에 반도체 웨이퍼(100)가 재치되면, 제1 진공 펌프(55)가 환상홈(502)내에 부압을 발생시켜, 반도체 웨이퍼(100)가 웨이퍼 트레이(50)에 흡착 홀드된다.
다음에서, 제1 및 제2 카메라(46,77)를 이용하여, 이동 장치(70)가 반도체 웨이퍼(100)를 프로브(40)에 대하여 위치 결정(도6의 스텝 S10)한 후에, 도6의 스텝 S11에서, 도7A에 도시한 바와 같이, 반도체 웨이퍼(100)의 전극(110)과, 프로브(40)의 범프(411)가 접촉하는 위치로, 이동 장치(70)가 홀드 스테이지(75)를 상승시킨다. 이 상태에서, 반도체 웨이퍼(100)의 전극(110)과 프로브(40)의 범프(411)는, 예를 들면 0.1~2[gf/pin](= O.98×10-3~19.6×10-3[N/pin]) 정도의 약한 힘으로 가볍게 접촉하고 있다. 한편, 단위 [gf/pin]은, 반도체 웨이퍼(100)의 전극(110) 하나당 인가하는 힘을 나타낸다.
다음에서, 도6의 스텝 S12에서, 도7B에 도시한 바와 같이, 이동 장치(70)를 XY 평면(웨이퍼 트레이(50)의 상면(501)에 실질적으로 평행한 방향)을 따라 소정의 진동수로 왕복 이동시켜서, 반도체 웨이퍼(100)를 프로브(40)에 대하여 미진동시킨다. 이것에 의해, 프로브(40)의 범프(411)에 의해 반도체 웨이퍼(100)의 전극(110)이 스크럽(scrub)되어서, 해당 전극(110)의 표면에 형성된 산화 피막이 파괴되므로, 프로브(40)와 반도체 웨이퍼(10O)의 IC디바이스의 사이에 안정된 전기적 접속을 확보할 수 있다.
다음에서, 도6의 스텝 S13에서, 도7C에 도시한 바와 같이, 제2 진공 펌프(56)를 작동시켜서, 감압용 통로(505)를 통해서 밀폐 공간(54)내를 감압한다. 이 감압에 의해, 웨이퍼 트레이(50)가 프로브(40)에 끌어 당겨져서, 도7D에 도시한 바와 같이, 예를 들면 5~수십[gf/pin](=49.O×10-3~200.0×10-3[N/pin]) 정도의 강한 힘으로, 반도체 웨이퍼(100)의 전극(110)이 프로브(40)의 범프(411)에 밀착되므로, 전극(110)과 범프(411)가 완전히 도통된다.
이 상태에서, 테스트 헤드(30)로부터 프로브(40)를 통해서 반도체 웨이퍼(100)의 IC디바이스에 시험 신호가 입출력되어, 해당 IC디바이스의 시험이 실행된다.
한편, 제2 진공 펌프(56)에 의한 밀폐 공간(54)의 감압 전, 혹은 그것과 거의 동시에, 제3 진공 펌프(76)를 정지시켜서, 홀드 스테이지(75)에 의한 웨이퍼 트레이(50)의 흡착을 해제한다.
이상과 같이, 본 실시 형태에서는, 웨이퍼 트레이(50)를 통해서 반도체 웨이퍼(100)를 프로브(40)에 대하여 상대적으로 미진동시키므로, 반도체 웨이퍼(100)의 전극(110)상에 형성된 산화 피막을 파괴할 수 있어, 반도체 웨이퍼(100)의 IC디바이스와 프로브(40)의 사이에 안정된 전기적 접속을 확보할 수 있다.
또한, 압압 방식의 프로버에서는, 반도체 웨이퍼와 프로브의 접촉 시의 대단히 큰 하중(수백 킬로~1톤 정도)을 견딜 수 있는 강성이 스테이지에 요구된다. 그 때문에, 상기 스테이지를 진동시킬 경우에는, 진동 부여 기구도 대형화 및 고비용화한다. 이에 대하여, 본 실시 형태에서는, 홀드 스테이지(75)에는, 반도체 웨이퍼와 프로브를 가볍게 접촉시키는 것 만큼의 강성밖에 요구되지 않기 때문에, 진동 부여 기구의 구성의 간소화를 도모할 수 있다.
<제2 실시 형태>
본 발명의 실시 형태에서는, 반도체 웨이퍼 시험 장치의 기계적인 구성은 상술한 제1 실시 형태의 것과 동일하고, 반도체 웨이퍼를 시험하는 방법이 제1 실시 형태와 다르다. 따라서, 반도체 웨이퍼 시험 장치에 대해서는 동일한 부호를 부여하여 설명을 생략하고, 이하에, 도8~도9E를 참조하면서, 본 실시 형태에서의 반도체 웨이퍼의 시험 방법에 대해서 설명한다.
도8은 본 실시 형태에서의 반도체 웨이퍼의 시험 방법의 플로우 챠트이며, 도9A-도9E는 도8의 각 스텝을 도시한 도면이다.
제1 실시 형태와 동일하게, 반도체 웨이퍼(100)가 웨이퍼 트레이(50)상에 재치되면, 제1 진공 펌프(55)가 작동하여, 반도체 웨이퍼(100)가 웨이퍼 트레이(50)에 흡착 홀드된다.
다음에서, 제1 및 제2 카메라(46,77)를 이용하여, 이동 장치(70)가 반도체 웨이퍼(100)를 프로브(40)에 대하여 위치 결정(도8의 스텝 S20)한 후에, 도8의 스텝 S21에서, 도9A에 도시한 바와 같이, 프로브(40)에 웨이퍼 트레이(50)를 흡착시키는 것이 가능한 위치까지, 이동 장치(70)가 홀드 스테이지(75)를 상승시킨다.
다음에서, 도8의 스텝 S22에서, 도9B에 도시한 바와 같이, 제3 진공 펌프(76)를 정지시켜서, 홀드 스테이지(75)에 의한 웨이퍼 트레이(50)의 흡착 홀드를 해제하는 동시에, 제2 진공 펌프(56)를 작동시켜서, 밀폐 공간(54)내를 제1 압력(P1)으로 감압한다. 이 제1 압력(P1)은, 반도체 웨이퍼(10O)의 전극(110)과 프로브(40)의 범프(411)를, 예를 들면 0.1~2[gf/pin] (= 0.98×10-3~19.6×10-3[N/pin] 정도의 약한 힘으로 접촉시키는 정도의 압력이며, 비교적 진공도가 낮은 압력이다.
스텝 S22에서의 감압에 의해, 웨이퍼 트레이(50)가 프로브(40)에 끌어 당겨지므로, 해당 웨이퍼 트레이(50)와 홀드 스테이지(75)의 사이에 극간이 발생한다. 그 때문에, 도8의 스텝 S23에서, 도9C에 도시한 바와 같이, 이동 장치(70)는, 토크 제어를 이용하여, 홀드 스테이지(75)가 웨이퍼 트레이(50)에 접촉할 때까지 홀드 스테이지(75)를 상승시킨다. 홀드 스테이지(75)가 웨이퍼 트레이(50)에 접촉하면, 제3 진공 펌프(76)를 작동시켜서, 홀드 스테이지(75)에 의해 웨이퍼 트레이(50)를 다시 흡착 홀드한다.
다음에서, 도8의 스텝 S24에서, 도9D에 도시한 바와 같이, 이동 장치(70)를 XY 평면(웨이퍼 트레이(50)의 상면(501)에 실질적으로 평행한 방향)을 따라 소정의 진동수로 왕복 이동시켜서, 반도체 웨이퍼(100)를 프로브(40)에 대하여 미진동시킨다. 이것에 의해, 프로브(40)의 범프(411)에 의해 반도체 웨이퍼(100)의 전극(110)이 스크럽되어서, 해당 전극(110)의 표면에 형성된 산화 피막이 파괴되므로, 프로브(40)와 반도체 웨이퍼(10O)상의 IC디바이스의 사이에 안정된 전기적 접속을 확보할 수 있다.
다음에서, 도8의 스텝 S25에서, 도9E에 도시한 바와 같이, 제3 진공 펌프(76)를 정지시켜서, 홀드 스테이지(75)에 의한 웨이퍼 트레이(50)의 흡착을 해제하는 동시에, 제2 진공 펌프(56)에 의해 밀폐 공간(54)내를 제2 압력(P2)으로 감압한다. 이 제2 압력(P2)은, 상술한 제1 압력(P1)보다도 상대적으로 낮은 압력이며 (P2<P1), 비교적 진공도가 높은 압력이다.
이 감압에 의해, 웨이퍼 트레이(50)가 프로브(40)를 향하여 끌어 당겨지고, 예를 들면 5~수십[gf/pin] (= 49.O×10-3~200.O×10-3[N/pin]) 정도의 강한 힘으로, 반도체 웨이퍼(100)의 전극(110)이 프로브(40)의 범프(411)에 밀착되므로, 전극(110)과 범프(411)가 완전히 도통한다. 이 상태에서, 테스트 헤드(30)로부터 프로브(4O)를 통해서 반도체 웨이퍼(100)의 IC디바이스에 시험 신호가 입출력되어서, 해당 IC디바이스의 시험이 실행된다.
이상과 같이, 본 실시 형태에서는, 웨이퍼 트레이(50)를 통해서 반도체 웨이퍼(100)를 프로브(40)에 대하여 상대적으로 미진동시키므로, 반도체 웨이퍼(100)의 전극(110)상에 형성된 산화 피막을 파괴할 수 있어, 반도체 웨이퍼(100)의 IC디바이스와 프로브(40)의 사이에 안정된 전기적 접속을 확보할 수 있다.
또한, 압압 방식의 프로버에서는, 반도체 웨이퍼와 프로브의 접촉 시의 대단히 큰 하중(몇백 킬로~1톤 정도)을 견딜 수 있는 강성이 스테이지에 요구된다. 그 때문에, 이 스테이지를 진동시킬 경우에는, 진동 부여 기구도 대형화 및 고비용화한다. 이에 대하여, 본 실시 형태에서는, 홀드 스테이지(75)에는, 웨이퍼 트레이를 홀드하는 정도의 강성밖에 요구되지 않기 때문에, 진동 부여 기구의 구성의 간소화를 도모할 수 있다.
<제3 실시 형태>
도10은 본 실시 형태에서의 웨이퍼 트레이의 단면도이다. 본 실시 형태에서는 웨이퍼 트레이(60)의 구성이 제1 실시 형태와 다르지만, 그 이외의 구성은 제1실시 형태와 동일하다. 이하에, 제3 실시 형태에서의 반도체 웨이퍼 시험 장치에 대해서 제1 실시 형태와의 다른점에 대해서만 설명하고, 제1 실시 형태와 동일한 구성인 부분에 대해서는 동일한 부호를 부여하고 설명을 생략한다.
본 실시 형태에서의 웨이퍼 트레이(60)는, 도10에 도시한 바와 같이, 웨이퍼재치판(61)과, 트레이 본체(62)를 구비하고 있다. 한편, 본 실시 형태에서의 웨이퍼 재치판(61)이 본 발명에서의 재치부의 일례에 상당하고, 본 실시 형태에서의 트레이 본체(62)가 본 발명에서의 본체부의 일례에 상당한다.
웨이퍼 재치판(61)은, 반도체 웨이퍼(100)보다도 큰 직경을 갖는 평탄한 상면(611)을 갖는 동시에, 지름 방향을 향하여 돌출되어 있는 플랜지(614)를 외주면(613)에 갖고 있다. 상기 웨이퍼 재치판(61)의 상면(611)에는, 반도체 웨이퍼(100)보다도 좁은 지름의 복수의 환상홈(615)이 동심원상으로 형성되어 있다. 상기 환상홈(615)은, 웨이퍼 재치판(61)내에 형성된 흡착용 통로(616)에 연통되어 있다. 한편, 환상홈(615)의 형상이나 수는 특별히 한정되지 않는다.
한편, 트레이 본체(62)는, 웨이퍼 재치판(61)을 수용한 오목상의 수용부(622)를 갖고 있다. 상기 수용부(622)의 개구 주변에는, 내측을 향하여 돌출되어 있는 돌출부(623)가 설치되어 있고, 상기 돌출부(623)가, 수용부(622)내에 수용된 웨이퍼 재치판(61)의 플랜지(614)에 걸려 있다.
트레이 본체(62)내에도 흡착용 통로(624)가 형성되어 있다. 또한, 웨이퍼 재치판(61)의 하면(612)과, 트레이 본체(62)의 수용부(622)의 저면(622a)의 사이에는, 예를 들면 환상의 패킹 등의 제1 실 부재(62)가 설치되어 있다. 상기 제1 실 부재(62)에 의해, 웨이퍼 재치판(61)의 흡착용 통로(616)와, 트레이 본체(62)의 흡착용 통로(624)가, 기밀성을 유지한 상태로 연통되어 있다.
나아가서, 트레이 본체(62)의 흡착용 통로(624)는, 흡착 포트(625)를 통해서 제1 진공 펌프(55)에 접속되어 있다. 따라서, 웨이퍼 재치판(61)에 반도체 웨이퍼(100)를 재치한 상태에서, 제1 진공 펌프(55)에 의해 흡인을 하면, 흡착용 통로(616,624)를 통해서 환상홈(615)내에 부압이 발생되고, 이것에 의해 반도체 웨이퍼(100)가 웨이퍼 트레이(60)에 흡착 홀드된다.
또한, 트레이 본체(62)내에는 감압용 통로(626)가 형성되어 있다. 상기 감압용 통로(626)는, 흡인 구멍(627)으로 상면(621)에 개구되어 있다. 이 감압용 통로(626)는, 감압 포트(628)을 통하여, 제2 진공 펌프(56)에 접속되어 있다.
또한, 트레이 본체(62)의 상면(621)의 외주 근방에는, 환상의 제2 실 부재( 63)가 설치되어 있다. 상기 제2 실 부재(63)의 구체예로서는, 예를 들면 환상의 실리콘 고무로 이루어지는 패킹 등을 예시할 수 있다. 웨이퍼 트레이(60)가 프로브(40)에 밀착되면, 상기 제2 실 부재(63)에 의해, 웨이퍼 트레이(60)와 프로브(40)의 사이에 밀폐 공간(66)(도12B~도12D 참조)이 형성된다.
또한, 웨이퍼 재치판(61)의 외주면(613)과, 트레이 본체(62)의 수용부(622)의 내주면(622b)의 사이에는, 복수의 진동 액츄에이터(64)가 설치되어 있다. 상기 진동 액츄에이터(64)는, XY 평면(웨이퍼 재치판(61)의 상면(611)에 실질적으로 평행한 방향)을 따른 진동을 발생한다. 한편, 본 실시 형태에서는, 상기 진동 액츄에이터(64)가, 본 발명에서의 진동 부여 수단의 일례에 상당하고, 이동 장치(70)가 본 발명에서의 이동 수단의 일례에 상당한다.
상기 진동 액츄에이터(64)의 구체예로서는, 예를 들면, 전압을 인가함으로써 압전 왜곡에 의해 신축하거나 체적이 변화되는 압전 세라믹 액츄에이터 등을 예시할 수 있다. 압전 세라믹 액츄에이터는, 견고한 구조이며, 또한 정밀한 스트로크와 큰 추진력을 얻을 수 있으므로, 본 실시 형태에서의 진동 액츄에이터(64)로 적합하다.
상기 진동 액츄에이터(64)가 발생하는 진동 스트로크로서는, 예를 들면, ±20[μmJ] 이하인 것이 바람직하고, 특히 ±10[μmJ] 이하인 것이 바람직하다. 한편, 진동 액츄에이터(64)의 설치 위치는, 특별히 한정되지 않고, 예를 들면 웨이퍼 재치판(61)의 좌우 2군데에 배치해도 좋고, 웨이퍼 재치판(61)의 사방에 배치해도 좋다.
또한, 웨이퍼 재치판(61)의 하면(612)과, 트레이 본체(62)의 수용부(622)의 저면(622a)의 사이에는, 복수의 전동체(65)가 설치되어 있다. 상기 전동체(65)는, 트레이 본체(62)에 대한 웨이퍼 재치판(61)의 XY 평면(웨이퍼 재치판(61)의 상면(611)에 대하여 실질적으로 평행한 방향)을 따른 상대이동을 허용하고, 트레이 본체(62)에 대하여 웨이퍼 재치판(61)을 부드럽게 진동시킨다. 상기 전동체(65)의 구체예로서는, 예를 들면, 베어링용의 볼이나 굴림대 등을 예시할 수 있다. 한편, 상기 볼이나 굴림대 등이 본 발명에서의 전동체의 일례에 상당한다.
한편, 특별히 도시하지 않지만, 본 실시 형태에서도, 제1 실시 형태에서의 웨이퍼 트레이(50)와 동일하게, 웨이퍼 재치판(61)내에 히터나 온도 센서를 매설하거나, 웨이퍼 재치판(61)내에 냉각용 통로를 형성해도 좋다.
다음에, 이상에 설명한 웨이퍼 트레이(60)를 구비한 반도체 웨이퍼 시험 장치에 의한 반도체 웨이퍼(100)의 시험 방법에 대해서, 도11~도12D를 참조하면서 설명한다.
도11은 본 실시 형태에서의 반도체 웨이퍼의 시험 방법을 도시한 플로우 챠트, 도12A~도12D는 도11의 각 스텝을 도시한 도이다.
제1 실시 형태와 동일하게, 반도체 웨이퍼(100)가 웨이퍼 트레이(60)상에 재치되면, 제1 진공 펌프(55)가 작동하여, 반도체 웨이퍼(100)가 웨이퍼 트레이(60)에 흡착 홀드된다.
다음에서, 제1 및 제2 카메라(46,77)를 이용하여, 이동 장치(70)가 반도체 웨이퍼(100)를 프로브(40)에 대하여 위치 결정(도11의 스텝 S30)한 후에, 도11의 스텝 S31에서, 도12A에 도시한 바와 같이, 웨이퍼 트레이(60)가 프로브(40)를 흡착하는 것이 가능한 위치까지, 이동 장치(70)가 홀드 스테이지(75)를 상승시킨다.
다음에서, 도11의 스텝 S32에서, 도12B에 도시한 바와 같이, 제3 진공 펌프(76)를 정지시켜서, 홀드 스테이지(75)에 의한 웨이퍼 트레이(50)의 흡착 홀드를 해제하는 동시에, 제2 진공 펌프(56)를 작동시켜서, 제1 압력(P1)으로 밀폐 공간(66)내를 감압한다. 이 제1 압력(P1)은, 반도체 웨이퍼(100)의 전극(110)과 프로브(40)의 범프(411)를, 예를 들면 0.1~2[gf/pin] (= 0.98×10-3~19.6×10-3[N/pin])정도의 약한 힘으로 접촉시키는 압력이며, 비교적 진공도가 낮은 압력이다.
한편, 스텝 S31 및 S32를 대신하여, 제1 실시 형태의 스텝 S11과 같이, 반도체 웨이퍼(100)의 전극(110)과 프로브(40)의 범프(411)가 접촉하는 위치에, 이동 장치(70)가 홀드 스테이지(75)를 이동시켜도 좋다. 이 경우에는, 제2 진공 펌프(56)를 작동시키지 않고 제3 진공 펌프(76)를 작동한 그 상태로 두고, 다음의 스텝 S33이 완료된 후에 제3 진공 펌프(76)를 정지시킨다.
다음에서, 도11의 스텝 S33에서, 도12C에 도시한 바와 같이, 웨이퍼 트레이(60)의 진동 액츄에이터(64)를 구동시켜서, 웨이퍼 재치판(61)을 트레이 본체(62)에 대하여 진동시킴으로써, 반도체 웨이퍼(100)를 프로브(40)에 대하여 진동시킨다. 이것에 의해, 프로브(40)의 범프(411)에 의해 반도체 웨이퍼(100)의 전극(110)이 스크럽되어서, 해당 전극(110)의 표면에 형성된 산화 피막이 파괴되므로, 프로브(40)와 반도체 웨이퍼(100)의 IC디바이스의 사이에 안정된 전기적 접속을 확보할 수 있다.
다음에서, 도11의 스텝 S34에서, 도12D에 도시한 바와 같이, 제2 진공 펌프(56)에 의해 밀폐 공간내를 제2 압력(P2)으로 감압한다. 이 제2 압력(P2)은, 상술한 제2 압력(P1)보다도 상대적으로 낮은 압력이며(P2<P1), 비교적 진공도가 높은 압력이다.
이 감압에 의해, 웨이퍼 트레이(60)가 프로브(40)에 더 끌어 당겨져서, 예를 들면 5~수십[gf/pin] (= 49.O×10-3~200.O×10-3[N/pin]) 정도의 강한 힘으로, 반도체웨이퍼(100)의 전극(110)이 프로브(40)의 범프(411)에 밀착되므로, 전극(110)과 범프(411)가 완전히 도통한다. 이 상태에서, 테스트 헤드(30)에 의해 프로브(40)를 통해서 반도체 웨이퍼(100)의 IC디바이스에 시험 신호가 입출력되어서, 해당 IC디바이스의 시험이 실행된다.
이상과 같이, 본 실시 형태에서는, 웨이퍼 트레이(60)를 통해서 반도체 웨이퍼(100)를 프로브(40)에 대하여 상대적으로 진동시키므로, 반도체 웨이퍼(10O)의 전극(110)상에 형성된 산화 피막을 파괴할 수 있어, 반도체 웨이퍼(100)의 IC디바이스와 프로브(40)의 사이에 안정된 전기적 접속을 확보할 수 있다.
또한, 본 실시 형태에서는, 웨이퍼 트레이(60) 자체가 진동 부여 기능을 구비하고 있으므로, 예를 들면 복수의 테스트 헤드(30)로 하나의 이동 장치(70)를 공용하고 있는 경우, 웨이퍼 트레이(60)에 의해 진동을 부여하고 있는 사이에, 이동 장치(70)는 다른 작업(기타의 반도체 웨이퍼(100)의 이동이나 위치 결정 등)을 수행 할 수 있어, 반도체 웨이퍼 시험 장치 전체의 가동율의 향상을 도모할 수 있다.
이상 설명한 실시 형태는 본 발명의 이해를 용이하게 하기 위해 기재된 것으로서, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기 실시 형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물을 포함하는 취지이다.
1…반도체 웨이퍼 시험 장치
30…테스트 헤드
40…프로브
50…웨이퍼 트레이
51…실 부재
54…밀폐 공간
55…제1 진공 펌프
56…제2 진공 펌프
60…웨이퍼 트레이
61…웨이퍼 재치판
62…트레이 본체
622…수용부
624…흡착용 통로
626…감압용 통로
627…흡인 구멍
62…제1 실 부재
63…제2 실 부재
64…진동 액츄에이터
65…전동체
66…밀폐 공간
70…이동 장치
100…반도체 웨이퍼
110…전극

Claims (10)

  1. 반도체 웨이퍼를 홀드하는 웨이퍼 트레이와,
    상기 반도체 웨이퍼에 형성된 피시험 전자 부품에 전기적으로 접속되는 프로브에 대하여, 상기 웨이퍼 트레이를 상대 이동시키는 이동 수단과,
    상기 프로브와 상기 웨이퍼 트레이의 사이에 형성된 밀폐 공간을 감압하는 감압수단을 구비하고,
    상기 웨이퍼 트레이는
    상기 반도체 웨이퍼가 재치되는 재치부와,
    상기 재치부를 미동가능하게 지지하는 본체부와,
    상기 재치부에 진동을 부여하는 진동 부여 수단을 구비한 것을 특징으로 하는 반도체 웨이퍼 시험장치.
  2. 청구항 1에 있어서,
    상기 진동 부여 수단은 상기 재치부와 상기 본체부의 사이에 설치되어 있는 것을 특징으로 하는 반도체 웨이퍼 시험장치.
  3. 청구항 1에 있어서,
    상기 진동 부여 수단은 압전 세라믹 액츄에이터를 포함하는 것을 특징으로 하는 반도체 웨이퍼 시험장치.
  4. 청구항 1에 있어서,
    상기 웨이퍼는 상기 재치부와 상기 본체부의 사이에 설치된 전동체를 구비한 것을 특징으로 하는 반도체 웨이퍼 시험장치.
  5. 삭제
  6. 청구항 1 내지 4 중 어느 한 항에 기재된 반도체 웨이퍼 시험장치를 이용한 반도체 웨이퍼 시험방법으로서,
    상기 프로브와 상기 웨이퍼 트레이의 사이에 밀폐 공간을 형성하도록, 상기 이동수단에 의해 상기 웨이퍼 트레이를 이동시키는 이동 공정과,
    상기 감압 수단에 의해 상기 밀폐 공간을 제1 압력으로 감압하는 제1 감압 공정과,
    상기 반도체 웨이퍼의 전극과 상기 프로브의 접촉자가 접촉하고 있는 상태에서, 상기 진동 부여 수단에 의해 상기 웨이퍼 트레이를 진동시키는 진동 부여 공정과,
    상기 감압 수단에 의해 상기 밀폐 공간을 상기 제1 압력보다도 낮은 제2 압력으로 감압하는 제2 감압 공정을 구비한 것을 특징으로 하는 반도체 웨이퍼의 시험 방법.
  7. 삭제
  8. 삭제
  9. 반도체 웨이퍼를 홀드하는 웨이퍼 트레이와,
    상기 반도체 웨이퍼에 형성된 피시험 전자 부품에 전기적으로 접속되는 프로브에 대하여, 상기 웨이퍼 트레이를 상대 이동시키는 이동 수단과,
    상기 프로브와 상기 웨이퍼 트레이의 사이에 형성된 밀폐 공간을 감압하는 감압수단과,
    상기 웨이퍼 트레이에 진동을 부여하는 진동 부여 수단을 구비한 반도체 웨이퍼 시험 장치를 이용한 반도체 웨이퍼 시험 방법으로서,
    상기 프로브와 상기 웨이퍼 트레이의 사이에 밀폐 공간을 형성하도록, 상기 이동 수단에 의해 상기 웨이퍼 트레이를 이동시키는 제1 이동 공정과,
    상기 감압 수단에 의해 상기 밀폐 공간을 제1 압력으로 감압하는 제1 감압 공정과,
    상기 이동 수단이 상기 웨이퍼 트레이에 다시 접촉하도록, 상기 이동 수단을 이동시키는 제2 이동 공정과,
    상기 반도체 웨이퍼의 전극과 상기 프로브의 접촉자가 접촉하고 있는 상태에서, 상기 진동 부여 수단에 의해 상기 웨이퍼 트레이를 진동시키는 진동 부여 공정과,
    상기 감압 수단에 의해 상기 밀폐 공간을 상기 제1 압력보다도 낮은 제2 압력으로 감압하는 제2 감압 공정을 구비한 것을 특징으로 하는 반도체 웨이퍼의 시험 방법.
  10. 반도체 웨이퍼를 홀드하는 웨이퍼 트레이와,
    상기 반도체 웨이퍼에 형성된 피시험 전자 부품에 전기적으로 접속되는 프로브에 대하여, 상기 웨이퍼 트레이를 상대 이동시키는 이동 수단과,
    상기 프로브와 상기 웨이퍼 트레이의 사이에 형성된 밀폐 공간을 감압하는 감압수단과,
    상기 웨이퍼 트레이에 진동을 부여하는 진동 부여 수단을 구비한 반도체 웨이퍼 시험 장치를 이용한 반도체 웨이퍼 시험 방법으로서,
    상기 프로브와 상기 웨이퍼 트레이의 사이에 밀폐 공간을 형성하도록, 상기 이동 수단에 의해 상기 웨이퍼 트레이를 이동시키는 이동 공정과,
    상기 감압 수단에 의해 상기 밀폐 공간을 제1 압력으로 감압하는 제1 감압 공정과,
    상기 반도체 웨이퍼의 전극과 상기 프로브의 접촉자가 접촉하고 있는 상태에서, 상기 진동 부여 수단에 의해 상기 웨이퍼 트레이를 진동시키는 진동 부여 공정과,
    상기 감압 수단에 의해 상기 밀폐 공간을 상기 제1 압력보다도 낮은 제2 압력으로 감압하는 제2 감압 공정을 구비한 것을 특징으로 하는 반도체 웨이퍼의 시험 방법.
KR1020127019631A 2010-08-31 2010-08-31 웨이퍼 트레이, 반도체 웨이퍼 시험 장치 및 반도체 웨이퍼의 시험 방법 KR101375097B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/064830 WO2012029130A1 (ja) 2010-08-31 2010-08-31 ウェハトレイ、半導体ウェハ試験装置、及び半導体ウェハの試験方法

Publications (2)

Publication Number Publication Date
KR20120108991A KR20120108991A (ko) 2012-10-05
KR101375097B1 true KR101375097B1 (ko) 2014-03-18

Family

ID=45772267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127019631A KR101375097B1 (ko) 2010-08-31 2010-08-31 웨이퍼 트레이, 반도체 웨이퍼 시험 장치 및 반도체 웨이퍼의 시험 방법

Country Status (4)

Country Link
US (1) US20130082727A1 (ko)
JP (1) JP5405575B2 (ko)
KR (1) KR101375097B1 (ko)
WO (1) WO2012029130A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833047B2 (en) 2018-11-13 2020-11-10 Samsung Electronics Co., Ltd. Apparatuses of bonding substrates and methods of bonding substrates

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5575934B2 (ja) * 2013-01-25 2014-08-20 東京エレクトロン株式会社 接合装置及び接合システム
JP6072638B2 (ja) * 2013-07-29 2017-02-01 東京エレクトロン株式会社 プローブ装置
JP6447497B2 (ja) * 2014-03-11 2019-01-09 新東工業株式会社 被試験デバイスの検査システム、及びその操作方法
US10871720B2 (en) * 2014-10-02 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for supporting a semiconductor wafer and method of vibrating a semiconductor wafer
KR102019573B1 (ko) 2014-10-30 2019-09-06 도쿄엘렉트론가부시키가이샤 기판 적재대
JP6531344B2 (ja) * 2015-02-18 2019-06-19 株式会社東京精密 プローブ装置
WO2017059373A1 (en) * 2015-10-01 2017-04-06 Intevac, Inc. Wafer plate and mask arrangement for substrate fabrication
JP6625423B2 (ja) * 2015-12-17 2019-12-25 東京エレクトロン株式会社 ウエハ検査装置及びそのメンテナンス方法
KR101946719B1 (ko) * 2017-08-04 2019-05-08 주식회사 프로텍 솔더 볼 또는 솔더 페이스트 탑재 장치
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
CN111498474A (zh) * 2020-03-13 2020-08-07 广东九联科技股份有限公司 一种取放模组的控制系统及其方法
US11262401B2 (en) * 2020-04-22 2022-03-01 Mpi Corporation Wafer probe station
CN114783931B (zh) * 2022-04-06 2023-03-21 苏州汉天下电子有限公司 一种半导体样片承载台以及半导体样片探针测试装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062499A (ja) * 1996-08-16 1998-03-06 Nec Corp 半導体集積回路測定方法及び装置
JPH11126805A (ja) * 1997-10-22 1999-05-11 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法及びその検査用基板
KR20020011089A (ko) * 2000-07-31 2002-02-07 아끼구사 나오유끼 반도체 기판 시험 장치 및 반도체 기판 시험 방법
JP2004140013A (ja) 2002-10-15 2004-05-13 Matsushita Electric Ind Co Ltd プローブカードのクリーニング方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3499640A (en) * 1967-08-03 1970-03-10 Electroglas Inc Chuck assembly for automatic wafer die sort machine
JPS5773948A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Contact type testing method and tester
US5266889A (en) * 1992-05-29 1993-11-30 Cascade Microtech, Inc. Wafer probe station with integrated environment control enclosure
JPH0669321A (ja) * 1992-08-19 1994-03-11 Tokyo Electron Yamanashi Kk プローブ装置
US5673799A (en) * 1995-06-05 1997-10-07 Chip Star Inc. Machine for testing and sorting capacitor chips and method of operating same
JPH09253969A (ja) * 1996-03-25 1997-09-30 Nippon Thompson Co Ltd ボールスプラインを備えたテーブル装置
US5872458A (en) * 1996-07-08 1999-02-16 Motorola, Inc. Method for electrically contacting semiconductor devices in trays and test contactor useful therefor
JPH1174322A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp ウエハプローバー
US6013972A (en) * 1997-10-15 2000-01-11 Face, Jr.; Samuel A Piezoelectric vibrating apparatus
US20020075023A1 (en) * 2000-12-15 2002-06-20 Micro-Asi, Inc. Method for electrically testing a wafer interposer
KR100657789B1 (ko) * 2004-07-15 2006-12-14 삼성전자주식회사 유전막의 누설 전류 특성을 검사하는 방법 및 이를수행하기 위한 장치
US8717057B2 (en) * 2008-06-27 2014-05-06 Qualcomm Incorporated Integrated tester chip using die packaging technologies
US7880478B2 (en) * 2008-08-04 2011-02-01 Chung-Yuan Christian University Sensing device for measuring a position of nanoscale motion apparatus
CN102301462A (zh) * 2009-02-12 2011-12-28 株式会社爱德万测试 半导体晶片测试装置
WO2010140643A1 (en) * 2009-06-02 2010-12-09 Tokyo Electron Limited Test unit and test system
JP2012204695A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プローブカード検出装置、ウエハの位置合わせ装置及びウエハの位置合わせ方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062499A (ja) * 1996-08-16 1998-03-06 Nec Corp 半導体集積回路測定方法及び装置
JPH11126805A (ja) * 1997-10-22 1999-05-11 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法及びその検査用基板
KR20020011089A (ko) * 2000-07-31 2002-02-07 아끼구사 나오유끼 반도체 기판 시험 장치 및 반도체 기판 시험 방법
JP2004140013A (ja) 2002-10-15 2004-05-13 Matsushita Electric Ind Co Ltd プローブカードのクリーニング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833047B2 (en) 2018-11-13 2020-11-10 Samsung Electronics Co., Ltd. Apparatuses of bonding substrates and methods of bonding substrates

Also Published As

Publication number Publication date
WO2012029130A1 (ja) 2012-03-08
JP5405575B2 (ja) 2014-02-05
JPWO2012029130A1 (ja) 2013-10-28
US20130082727A1 (en) 2013-04-04
KR20120108991A (ko) 2012-10-05

Similar Documents

Publication Publication Date Title
KR101375097B1 (ko) 웨이퍼 트레이, 반도체 웨이퍼 시험 장치 및 반도체 웨이퍼의 시험 방법
JP5436146B2 (ja) ウェーハ検査装置
KR102282694B1 (ko) 검사 장치 및 콘택트 방법
KR100550022B1 (ko) 반도체 장치용 접촉자, 반도체 장치용 접촉자를 사용한 시험 장치 및 반도체 장치용 접촉자를 사용한 시험 방법
KR101321467B1 (ko) 반도체 웨이퍼 시험장치
JP5016892B2 (ja) 検査装置及び検査方法
JP2010186998A6 (ja) 半導体ウェハ試験装置
JP6803542B2 (ja) プローバ及びプローブ検査方法
WO2012026036A1 (ja) 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置
JP5629723B2 (ja) 半導体ウェハの試験方法
US11131708B2 (en) Aligning mechanism and aligning method
JP2011091262A (ja) プローバおよびプローブ検査方法
JP6655514B2 (ja) 基板検査方法及び基板検査装置
WO2011043223A1 (ja) アクチュエータ素子およびシート状アクチュエータ
KR20190039795A (ko) 기판 검사 장치 및 기판 검사 방법
JP4037726B2 (ja) 真空プローブ装置及び真空プローブ方法
WO2011043224A1 (ja) 圧力センサ素子およびシート状圧力センサ
JP4940269B2 (ja) 半導体ウェハのテスト装置、半導体ウェハのテスト方法及び半導体ウェハ用プローブカード
JP6801166B2 (ja) プローバ及びプローブ検査方法
JP2018125507A (ja) ウエハーレベルパッケージの試験ユニット
JP7209938B2 (ja) プローバ
JP2021097086A (ja) プローバ及びプローブ検査方法
JP4941169B2 (ja) プローブカード機構
JP2021063676A (ja) プローバ装置、及び計測用治具
JP2017009412A (ja) 電子部品搬送装置および電子部品検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee