JPH11126805A - 半導体集積回路の検査方法及びその検査用基板 - Google Patents

Abstract

(57)【要約】 【課題】 プローブカードの各バンプと半導体ウェハ上
の半導体集積回路素子の各外部電極とを電気的に確実に
接触させて、半導体集積回路素子の電気特性をウェハ状
態で良好にバーンインできるようにする。 【解決手段】 プローブカード１２の各バンプ１７から
半導体集積回路素子の各外部電極１６に所定の電圧を印
加した状態で、プローブカード１２のバンプ１７と半導
体集積回路素子の外部電極１６とが導通していないと判
定された半導体集積回路素子の一の外部電極１６Ａと他
の外部電極との間の半導体回路に光を順次照射する。こ
のようにすると、光が照射された半導体回路に電流が流
れるため、プローブカード１２の各バンプ１７から所定
の電圧を印加しただけでは電流が流れない半導体集積回
路素子の一の外部電極１６Ａと他の外部電極との間に電
流が流れて、一の外部電極１６Ａ及び他の外部電極の表
面酸化膜はいずれも破れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体ウェハ上に
形成された複数の半導体集積回路素子の各外部電極にプ
ローブカードの各パッドを接続して、ウェハ状態で一括
してバーンインを行なうための半導体集積回路の検査方
法及びその検査用基板に関する。

【０００２】

【従来の技術】従来、半導体集積回路装置は、半導体集
積回路素子とリードフレームとがボンディングワイヤに
よって電気的に接続された後、半導体集積回路素子とリ
ードフレームのリードとが樹脂又はセラミックスにより
封止された状態で供給されて、プリント基板に実装され
る。

【０００３】ところが、電子機器の小型化及び低価格化
の要求から、半導体集積回路装置を半導体ウェハから切
り出したままのベアチップ状態で回路基板に実装する方
法が開発されており、品質が保証されたベアチップを低
価格で供給することが望まれている。

【０００４】ベアチップに対して品質保証を行なうため
には、半導体集積回路素子の電気的特性をウェハ状態で
一括してバーンインを行なう必要がある。

【０００５】そこで、例えば、NIKKEI MICRODEVICES 19
97年 7月号に記載されているように、半導体集積回路素
子が形成された半導体ウェハと対向するように設けら
れ、該半導体ウェハの半導体集積回路素子の外部端子と
接続されるバンプを有するプローブカードと、該プロー
ブカードを保持している配線基板とを備えた半導体集積
回路の検査用基板が提案されている。

【０００６】以下、前記の半導体集積回路の検査用基板
について、図６及び図７を参照しながら説明する。図６
は検査用基板の断面構造を示し、図７は検査用基板の部
分拡大断面構造を示している。

【０００７】図６及び図７に示すように、ウェハトレイ
１１に保持された半導体ウェハ１０と対向するように、
ポリイミド樹脂よりなり弾性を有するプローブカード１
２が配置されており、該プローブカード１２は配線基板
１３に保持されている。また、半導体ウェハ１０を保持
するウェハトレイ１１の周縁部に環状のシール材１４が
設けられている。図７に示すように、半導体ウェハ１０
上に形成されている各半導体集積回路素子は外部電極１
６を有している。

【０００８】図６及び図７に示すように、プローブカー
ド１２における、半導体ウェハ１０上の半導体集積回路
素子の外部電極１６と対応する部位にはバンプ１７が設
けられていると共に、プローブカード１２の周縁部は剛
性のリング１８により保持されており、該剛性のリング
１８が配線基板１３に固定されることにより、プローブ
カード１２は配線基板１３に保持されている。

【０００９】図６及び図７に示すように、配線基板１３
には、一端部が電源電圧、接地電圧又は信号電圧等の検
査用電圧を供給する図示しない検査装置に接続される多
層配線２０と、該多層配線２０の他端側とプローブカー
ド１２のバンプ１７とを電気的に接続する異方導電性ゴ
ムシート２１とが設けられている。

【００１０】また、ウェハトレイ１１の側面には、図示
しない減圧手段に接続される開閉弁２２が設けられてい
ると共に、ウェハトレイ１１の上面における半導体ウェ
ハ１０とシール部材１４との間には、開閉弁２２と連通
する環状の減圧用凹状溝１９が形成されている。

【００１１】以上のような構造を有する検査用基板にお
いて、ウェハトレイ１１と配線基板１３とを接近させる
と、ウェハトレイ１１、プローブカード１２及びシール
部材１４によって密封空間１５が形成される。

【００１２】図６に示す状態で、ウェハトレイ１１の開
閉弁２２を図示しない減圧手段に接続して密封空間１５
を減圧すると、ウェハトレイ１１とプローブカード１２
とが一層接近して、図７に示すように、半導体ウェハ１
０上の各半導体集積回路素子の外部電極１６とプローブ
カード１２のバンプ１７とが電気的に接続する。その
後、検査装置から検査用電圧を半導体ウェハ１０上の各
半導体集積回路素子に印加したり、各半導体集積回路素
子からの出力信号を検査装置に入力したりして、検査装
置により各半導体集積回路素子の電気特性を評価する。

【００１３】

【発明が解決しようとする課題】ところで、半導体集積
回路素子の外部電極は、通常アルミニウム又はアルミ合
金により形成されているため、外部電極の表面は自然酸
化膜によって覆われている。このため、プローブカード
のバンプと外部電極との良好な電気的接続を得るため
に、プローブカードを半導体ウェハに対して押圧して、
プローブカードのバンプによって自然酸化膜を破る必要
がある。

【００１４】ところが、半導体ウェハに形成される半導
体集積回路素子の数が多くなってくると、プローブカー
ドに形成されるバンプの数が増加し、バンプ１個当たり
に加えられる押圧力は低減せざるを得ない。このため、
バンプによって表面酸化膜を確実に破ることができなく
なり、バンプと外部電極との間の接触抵抗が大きくなる
と共に、接触抵抗にバラツキが生じるという問題があ
る。

【００１５】表面酸化膜を確実に破るには、バンプ１個
当たり２０〜３０ｇの荷重を外部電極に加える必要があ
ると考えられるが、前述のように、ウェハトレイ、プロ
ーブカード及びシール部材によって形成される密封空間
を減圧して、半導体ウェハ上の各半導体集積回路素子の
外部電極とプローブカードのバンプとを電気的に接続す
る場合、バンプの数が１ｃｍ² 当たり５０個以下である
場合には、バンプ１個当たり２０〜３０ｇの荷重を確保
できるが、バンプの数が１ｃｍ² 当たり５０個を超える
と、バンプ１個当たりの荷重が２０ｇ以下になるので、
バンプにより外部電極の表面酸化膜を破ることができな
いという問題がある。

【００１６】ところで、電源電圧又は接地電圧が印加さ
れる電源用の外部電極には抵抗が接続されていないか又
は１０Ω程度の小さい抵抗が接続されているため、所定
の電圧を印加した場合にバンプと外部電極との間に電流
が流れ、電流が流れた外部電極の表面酸化膜は破れる
が、信号用電圧が印加される信号用の外部電極には１０
ｋΩ程度の抵抗が接続されていることが多いため、所定
の電圧を印加してもバンプと外部電極との間に電流が流
れないので、信号用の外部電極の表面酸化膜は特に破れ
難いという問題がある。

【００１７】前記に鑑み、本発明は、プローブカードの
各バンプを半導体ウェハ上の半導体集積回路素子の各外
部電極に同時に接触させて、半導体集積回路素子の電気
特性をウェハ状態で一括してバーンインする場合に、各
バンプと各外部電極とが電気的に確実に接続されるよう
にすることを目的とする。

【００１８】

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体集積回路の検査方法は、プロー
ブカードの各バンプを半導体ウェハ上に形成された複数
の半導体集積回路素子の各外部電極に接触させたときに
導通不良であると判定された半導体集積回路素子の一の
外部電極と他の外部電極との間に電圧を印加すると共
に、一の外部電極と他の外部電極との間に形成されてい
る半導体回路に光を照射することにより、プローブカー
ドのバンプと導通不良であると判定された半導体集積回
路素子の一及び他の外部電極とを導通させる導通化工程
と、プローブカードの各バンプから複数の半導体集積回
路素子の各外部電極に検査用電圧を印加することによ
り、複数の半導体集積回路素子に対して一括してバーン
インを行なうバーンイン工程とを備えている。

【００１９】本発明の半導体集積回路の検査方法による
と、導通不良であると判定された半導体集積回路素子の
一の外部電極と他の外部電極との間に電圧を印加すると
共に、一の外部電極と他の外部電極との間に形成されて
いる半導体回路に光を照射するため、光が照射された半
導体回路のソース・ドレイン間に電流が流れ、プローブ
カードのバンプから所定の電圧を印加しただけでは電流
が流れない半導体集積回路素子の一の外部電極と他の外
部電極との間に電流が流れるので、一の外部電極及び他
の外部電極の表面酸化膜はいずれも破れる。

【００２０】本発明の半導体集積回路の検査方法におい
て、導通化工程は、プローブカードの各バンプから複数
の半導体集積回路素子の各外部電極に電圧を印加した状
態で、一の外部電極と他の外部電極との間に形成されて
いる半導体回路に光を照射する工程を含むことが好まし
い。

【００２１】また、本発明の半導体集積回路の検査方法
において、導通化工程は、複数の半導体集積回路素子の
各半導体回路に光を照射した状態で、一の外部電極と他
の外部電極との間に電圧を順次印加する工程を含むこと
が好ましい。

【００２２】本発明に係る第１の半導体集積回路の検査
用基板は、半導体ウェハ上に形成された複数の半導体集
積回路素子の外部電極と接続される複数のバンプを表面
側に有するプローブカードと、プローブカードの裏面側
に設けられた剛性の基板と、剛性の基板とプローブカー
ドとの間における１つ又は複数の半導体集積回路素子と
対応する部位に設けられ、複数の圧電素子が表裏方向に
積層されてなる積層体よりなり交流電圧が印加されると
表裏方向に振動する振動発生部材とを備えている。

【００２３】第１の半導体集積回路の検査用基板による
と、振動発生部材に交流電圧を印加すると、振動発生部
材は表裏方向に振動するので、外部電極の表面酸化膜は
破られる。

【００２４】本発明に係る第２の半導体集積回路の検査
用基板は、半導体ウェハ上に形成された複数の半導体集
積回路素子の外部電極と接続される複数のバンプを表面
側に有するプローブカードと、プローブカードの裏面側
に設けられた剛性の基板と、剛性の基板とプローブカー
ドとに間における１つ又は複数の半導体集積回路素子と
対応する部位に設けられ、直流電圧が印加されるとバン
プを外部電極に対して押圧する圧電素子よりなる押圧部
材とを備えている。

【００２５】第２の半導体集積回路の検査用基板による
と、押圧部材に直流電圧を印加すると、押圧部材はバン
プを外部電極に対して押圧する。

【００２６】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１の実施形態に係
る半導体集積回路の検査方法について図１及び図３を参
照しながら説明する。図１は第１の実施形態に係る半導
体集積回路の検査方法を示している。

【００２７】まず、図１に示すように、密封空間１５を
減圧して、ウェハトレイ１１とプローブカード１２とを
接近させることにより、半導体ウェハ１０上の各半導体
集積回路素子の外部電極１６とプローブカード１２のバ
ンプ１７とを接触させた後、配線基板１３の多層配線２
０、異方導電性ゴム２１及びバンプ１７を介して半導体
ウェハ１０上の各半導体集積回路素子の外部電極１６に
所定の電圧を印加して、プローブカード１２の各バンプ
１７と半導体集積回路素子の各外部電極１６との間が導
通しているか又は導通していないかを判定する。

【００２８】次に、プローブカード１２の各バンプ１７
から半導体集積回路素子の各外部電極１６に所定の電圧
を印加した状態で、プローブカード１２のバンプ１７と
半導体集積回路素子の外部電極１６との間が導通してい
ない半導体集積回路素子の一の外部電極１６Ａと他の外
部電極との間に形成されている半導体回路に光を順次照
射する。尚、図１においては、図示の都合上、導通して
いない半導体集積回路素子の一の外部電極１６Ａに光が
照射された状態を示しているが、実際には、導通してい
ない半導体集積回路素子の一の外部電極１６Ａと該一の
外部電極１６Ａの向こう側（紙面の裏側）に位置する他
の外部電極との間に形成されている半導体回路に光を照
射する。

【００２９】このようにすると、光が照射された半導体
回路のソース・ドレイン間に電流が流れるため、プロー
ブカード１２の各バンプ１７から所定の電圧を印加した
だけでは電流が流れない一の外部電極１６Ａと他の外部
電極との間に電流が流れて、一の外部電極１６Ａ及び他
の外部電極の表面酸化膜はいずれも破れるので、導通不
良であった半導体集積回路素子の一の外部電極１６Ａと
他の外部電極との間は導通する。

【００３０】図３（ａ）及び（ｂ）は、外部電極の表面
酸化膜が破れて導通する状態を示している。図３（ａ）
に示すように、例えば、表面酸化膜が存在するときには
抵抗値が１０Ωであるが、表面酸化膜が破れると抵抗値
が０．１Ωになるような外部電極に例えば１０ｍＡ以上
の電流が流れるような電圧を印加すると、表面酸化膜が
破れて抵抗値が０．１Ωになる。次に、図３（ｂ）に示
すように、表面酸化膜が破れて抵抗値が０．１Ωにあっ
た外部電極に１０ｍＡ以下の電流しか流れないような電
圧を印加しても電流は流れる。

【００３１】次に、プローブカード１２の各バンプ１７
から半導体集積回路素子の各外部電極１６に所定の検査
用電極を印加して、半導体ウェハ１０の上に形成されて
いる複数の半導体集積回路素子に対して一括してバーン
インを行なう。

【００３２】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体集積回路の検査方法について図２
を参照しながら説明する。図２は第２の実施形態に係る
半導体集積回路の検査方法を示している。

【００３３】まず、図２に示すように、密封空間１５を
減圧して、ウェハトレイ１１とプローブカード１２とを
接近させることにより、半導体ウェハ１０上の各半導体
集積回路素子の外部電極１６とプローブカード１２のバ
ンプ１７とを接触させた後、配線基板１３の多層配線２
０、異方導電性ゴム２１及びバンプ１７を介して半導体
ウェハ１０上の各半導体集積回路素子の外部電極１６に
所定の電圧を印加して、プローブカード１２の各バンプ
１７と半導体集積回路素子の各外部電極１６との間が導
通しているか又は導通していないかを判定する。

【００３４】次に、半導体ウェハ１０の上の半導体集積
回路素子の各半導体回路に光を照射した状態で、プロー
ブカード１２のバンプ１７と半導体集積回路素子の外部
電極１６との間が導通していない半導体集積回路素子の
一の外部電極と他の外部電極との間に所定の電圧を順次
印加する。

【００３５】このようにすると、第１の実施形態と同
様、光が照射された半導体回路のソース・ドレイン間に
電流が流れるため、プローブカード１２の各バンプ１７
から所定の電圧を印加しただけでは電流が流れない一の
外部電極と他の外部電極との間に電流が流れて、一の外
部電極及び他の外部電極の表面酸化膜はいずれも破れる
ので、導通不良であった半導体集積回路素子の一の外部
電極と他の外部電極との間は導通する。

【００３６】次に、プローブカード１２の各バンプ１７
から半導体集積回路素子の各外部電極１６に所定の検査
用電極を印加して、半導体ウェハ１０の上に形成されて
いる複数の半導体集積回路素子に対して一括してバーン
インを行なう。

【００３７】第１又は第２の実施形態に係る半導体集積
回路の検査方法によると、導通不良であると判定された
半導体集積回路素子の一の外部電極と他の外部電極との
間に電圧を印加すると共に、これら一の外部電極と他の
外部電極との間に形成されている半導体回路に光を照射
することにより、導通不良であると判定された半導体集
積回路素子の外部電極１６とプローブカード１２のバン
プ１７とを導通させるため、導通不良であると判定され
た半導体集積回路素子の一の外部電極と他の外部電極と
の間に大きな電圧を印加して表面酸化膜を破る必要がな
いので、導通している半導体集積回路素子に過大な電圧
が印加されて導通している半導体集積回路素子が破壊す
る事態を回避することができる。

【００３８】尚、第１の実施形態においては、プローブ
カード１２の各バンプ１７から半導体集積回路素子の各
外部電極１６に所定の電圧を印加した状態で、導通して
いない半導体集積回路素子の半導体回路に光を順次照射
し、第２の実施形態においては、半導体集積回路素子の
各半導体回路に光を照射した状態で、導通していない半
導体集積回路素子の一の外部電極と他の外部電極との間
に所定の電圧を順次印加したが、これに代えて、プロー
ブカード１２の各バンプ１７から半導体集積回路素子の
各外部電極１６に所定の電圧を印加した状態で、半導体
集積回路素子の各半導体回路に光を同時に照射してもよ
い。

【００３９】もっとも、プローブカード１２の各バンプ
１７から半導体集積回路素子の各外部電極１６に所定の
電圧を印加した状態で、半導体集積回路素子の撹拌導体
回路に光を同時に照射すると、電圧が低下してしまい、
表面酸化膜を破ることができる電流が流れない恐れがあ
るので、第１又は第２の実施形態のように、各外部電極
１６に所定の電圧を印加した状態で特定の半導体回路に
光を順次照射したり、各半導体回路に光を照射した状態
で特定の外部電極間に電圧を順次印加したりすることが
好ましい。

【００４０】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体集積回路の検査用基板について図
４を参照しながら説明する。図４は第３の実施形態に係
る半導体集積回路の検査用基板の断面構造を示してい
る。

【００４１】図４に示すように、ウェハトレイ１１に保
持された半導体ウェハ１０と対向するように、ポリイミ
ド樹脂よりなるプローブカード１２が配置されており、
プローブカード１２の表面側には、半導体ウェハ１０の
上に形成された複数の半導体集積回路素子の各外部電極
１６と接触する各バンプ１７が設けられている。また、
プローブカード１２の裏面側は異方導電性ゴム２１を介
して配線基板１３に保持されており、プローブカード１
２のバンプ１７は配線基板１３の多層配線２０に電気的
に接続されている。

【００４２】第３の実施形態の特徴として、配線基板１
３における異方導電性ゴム２１が設けられていない方の
面には全面に亘って接地電極３０が設けられている。

【００４３】また、配線基板１３のプローブカード１２
と反対側には剛性基板３１が設けられており、該剛性基
板３１の配線基板１３側の面における１つ又は複数の半
導体集積回路素子と対応する部位には振動発生部材３２
が設けられている。振動発生部材３２は、複数の圧電素
子（ピエゾ素子）が表裏方向に積層されてなる積層体よ
りなり、振動発生部材３２の表面側は配線基板１３の接
地電極３０に電気的に接続され、振動発生部材３２の裏
面側は剛性基板３１の内部に形成された配線層３３に電
気的に接続され、該配線層３３には交流電源３４が接続
されている。

【００４４】尚、剛性基板３１と配線基板１３とは一体
に設けられていてもよいし別体に設けられていてもよ
く、別体に設けられている場合には、振動発生部材３２
は剛性基板３１に設けられていてもよいし配線基板１３
に設けられていてもよい。

【００４５】第３の実施形態に係る検査用基板におい
て、交流電源３４から配線層３３に交流電圧を印加する
と、振動発生部材３２が複数の圧電素子の積層体よりな
るため表裏方向に振動するので、外部電極１６の表面酸
化膜は破られる。

【００４６】以下、本発明の第３の実施形態に係る半導
体集積回路の検査用基板を用いて行なう検査方法につい
て説明する。

【００４７】まず、密封空間１５を減圧して、ウェハト
レイ１１とプローブカード１２とを接近させることによ
り、半導体ウェハ１０上の半導体集積回路素子の各外部
電極１６とプローブカード１２の各バンプ１７とを接触
させると共に、交流電源３４から配線層３３に交流電圧
を印加し、各振動発生部材３２を振動させて外部電極１
６の表面酸化膜を破る。

【００４８】次に、プローブカード１２の各バンプ１７
から半導体集積回路素子の各外部電極１６に所定の検査
用電圧を印加して、半導体ウェハ１０上の複数の半導体
集積回路素子に対して一括してバーンインを行なう。こ
の場合、外部電極１６の表面酸化膜が破られているた
め、半導体集積回路素子の各外部電極１６とプローブカ
ード１２の各バンプ１７とが電気的に確実に接続されて
いるので、半導体ウェハ１０上の複数の半導体集積回路
素子に対して良好にバーンインを行なうことができる。

【００４９】尚、前記の検査方法においては、半導体集
積回路素子の各外部電極１６とプローブカード１２の各
バンプ１７とを接触させると共に、交流電源３４から配
線層３３に交流電圧を印加して各振動発生部材３２を振
動させたが、これに代えて、プローブカード１２の各バ
ンプ１７を介して半導体集積回路素子の各外部電極１６
に所定の電圧を印加して、各バンプ１７と各外部電極１
６とが導通しているか又は導通していないかを判定し、
導通していない外部電極１６の半導体集積回路素子と対
応する振動発生部材３２を振動させて、導通していない
と判定された外部電極１６を導通させてから、半導体ウ
ェハ１０上の複数の半導体集積回路素子に対して一括し
てバーンインを行なってもよい。

【００５０】（第４の実施形態）以下、本発明の第４の
実施形態に係る半導体集積回路の検査用基板について図
５を参照しながら説明する。図５は第４の実施形態に係
る半導体集積回路の検査用基板の断面構造を示してい
る。

【００５１】図５に示すように、ウェハトレイ１１に保
持された半導体ウェハ１０と対向するように、ポリイミ
ド樹脂よりなるプローブカード１２が配置されており、
プローブカード１２の表面側には、半導体ウェハ１０の
上に形成された複数の半導体集積回路素子の各外部電極
１６と接触する各バンプ１７が設けられている。また、
プローブカード１２の裏面側は異方導電性ゴム２１を介
して配線基板１３に保持されており、プローブカード１
２のバンプ１７は配線基板１３の多層配線２０に電気的
に接続されている。

【００５２】第４の実施形態の特徴として、配線基板１
３における異方導電性ゴム２１が設けられていない方の
面には全面に亘って導電膜４０が形成されている。

【００５３】また、配線基板１３のプローブカード１２
と反対側には剛性基板４１が設けられており、該剛性基
板４１における各半導体集積回路素子と対応する部位に
は、圧電素子（ピエゾ素子）よりなる押圧部材４２が設
けられている。押圧部材４２の表面側は配線基板１３の
導電膜４０に電気的に接続され、押圧部材４２の裏面側
は剛性基板４１の内部に形成された配線層４３に接続さ
れ、該配線層４３と導電膜４０との間には交流電源４４
が接続されている。

【００５４】尚、剛性基板４１と配線基板１３とは一体
に設けられていてもよいし別体に設けられていてもよ
く、別体に設けられている場合には、押圧部材４２は剛
性基板４１に設けられていてもよいし配線基板１３に設
けられていてもよい。

【００５５】第４の実施形態に係る検査用基板による
と、直流電源４４により配線層４３と導電膜４０との間
に直流電圧を印加すると、圧電素子よりなる押圧部材４
２に力学的な歪みが生じるので、押圧部材４２は対応す
る半導体集積回路素子の外部電極１６と接触しているバ
ンプ１７を外部電極１６に対して押圧する。

【００５６】以下、本発明の第４の実施形態に係る半導
体集積回路の検査用基板を用いて行なう検査方法につい
て説明する。

【００５７】まず、密封空間１５を減圧して、ウェハト
レイ１１とプローブカード１２とを接近させることによ
り、半導体ウェハ１０上の半導体集積回路素子の各外部
電極１６とプローブカード１２の各バンプ１７とを接触
させた後、プローブカード１２の各バンプ１７から半導
体集積回路素子の各外部電極１６に所定の電圧を印加し
て、各バンプ１７と各外部電極１６との間が導通してい
るか又は導通していないかを判定する。

【００５８】次に、バンプ１７と外部電極１６とが導通
していない半導体集積回路素子と対応する押圧部材４２
に直流電圧を印加してバンプ１７を外部電極１６に対し
て押圧する。このようにすると、半導体ウェハ１０に反
りが生じているためにバンプ１７と外部電極１６とが電
気的に接続していない場合があっても、バンプ１７と外
部電極１６とは電気的に確実に接続する。

【００５９】

【発明の効果】本発明の半導体集積回路の検査方法によ
ると、光が照射された半導体回路に電流が流れるため、
プローブカードの各バンプから所定の電圧を印加しただ
けでは電流が流れない半導体集積回路素子の一の外部電
極と他の外部電極との間に電流が流れて、一の外部電極
及び他の外部電極の表面酸化膜が破れるので、導通不良
であった半導体集積回路素子は導通する。従って、プロ
ーブカードの各バンプから複数の半導体集積回路素子の
各外部電極に検査用電圧を印加すると、半導体ウェハ上
の複数の半導体集積回路素子に対して良好にバーンイン
を行なうことができる。

【００６０】本発明の半導体集積回路の検査方法におい
て、導通化工程が、プローブカードの各バンプから複数
の半導体集積回路素子の各外部電極に電圧を印加した状
態で一の外部電極と他の外部電極との間の半導体回路に
順次光を照射する工程を含むと、各バンプから各外部電
極に印加する電圧が低下して表面酸化膜が破れなくなる
事態を回避できる。

【００６１】また、本発明の半導体集積回路の検査方法
において、導通化工程が、複数の半導体集積回路素子の
各半導体回路に光を照射した状態で、一の外部電極と他
の外部電極との間に電圧を順次印加する工程を含むと、
各バンプから各外部電極に印加する電圧が低下して表面
酸化膜が破れなくなる事態を回避できる。

【００６２】第１の半導体集積回路の検査用基板による
と、振動発生部材に交流電圧を印加すると、振動発生部
材が表裏方向に振動して外部電極の表面酸化膜を破るの
で、半導体ウェハ上の複数の半導体集積回路素子に対し
て良好にバーンインを行なうことができる。

【００６３】第２の半導体集積回路の検査用基板による
と、押圧部材に直流電圧を印加すると、押圧部材がバン
プを外部電極に対して押圧して、バンプと外部電極とを
電気的に接続されるので、半導体ウェハに反りが生じて
いるためにバンプと外部電極とが確実に接触していなく
ても、半導体ウェハ上の複数の半導体集積回路素子に対
して良好にバーンインを行なうことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体集積回路
の検査方法を示す断面図である。

【図２】本発明の第２の実施形態に係る半導体集積回路
の検査方法を示す断面図である。

【図３】（ａ）及び（ｂ）は、光が照射された半導体回
路に電流が流れて、プローブカードのバンプと半導体集
積回路素子の外部電極との間の接触抵抗が低下する状態
を説明する特性図である。

【図４】本発明の第３の実施形態に係る半導体集積回路
の検査用基板の断面図である。

【図５】本発明の第４の実施形態に係る半導体集積回路
の検査用基板の断面図である。

【図６】従来の半導体集積回路の検査用基板の断面図で
ある。

【図７】従来の半導体集積回路の検査用基板の部分拡大
断面図である。

【符号の説明】

１０ 半導体ウェハ １１ ウェハトレイ １２ プローブカード １３ 配線基板 １４ シール部材 １５ 密封空間 １６ 外部電極 １６Ａ 一の外部電極 １７ バンプ ２０ 多層配線 ２１ 異方導電性ゴム ３０ 接地電極 ３１ 剛性基板 ３２ 振動発生部材 ３３ 配線層 ３４ 交流電源 ４０ 導電膜 ４１ 剛性基板 ４２ 押圧部材 ４３ 配線層 ４４ 直流電源

Claims (5)

【特許請求の範囲】
1. 【請求項１】 プローブカードの各バンプを半導体ウェ
   ハ上に形成された複数の半導体集積回路素子の各外部電
   極に接触させたときに導通不良であると判定された半導
   体集積回路素子の一の外部電極と他の外部電極との間に
   電圧を印加すると共に、前記一の外部電極と前記他の外
   部電極との間に形成されている半導体回路に光を照射す
   ることにより、前記プローブカードのバンプと前記導通
   不良であると判定された半導体集積回路素子の前記一及
   び他の外部電極とを導通させる導通化工程と、 前記プローブカードの各バンプから前記複数の半導体集
   積回路素子の各外部電極に検査用電圧を印加することに
   より、前記複数の半導体集積回路素子に対して一括して
   バーンインを行なうバーンイン工程とを備えていること
   を特徴とする半導体集積回路の検査方法。
2. 【請求項２】 前記導通化工程は、前記プローブカード
   の各バンプから前記複数の半導体集積回路素子の各外部
   電極に電圧を印加した状態で、前記一の外部電極と前記
   他の外部電極との間に形成されている半導体回路に光を
   順次照射する工程を含むことを特徴とする請求項１に記
   載の半導体集積回路の検査方法。
3. 【請求項３】 前記導通化工程は、前記複数の半導体集
   積回路素子の各半導体回路に光を照射した状態で、前記
   一の外部電極と前記他の外部電極との間に電圧を順次印
   加する工程を含むことを特徴とする請求項１に記載の半
   導体集積回路の検査方法。
4. 【請求項４】 半導体ウェハ上に形成された複数の半導
   体集積回路素子の外部電極と接続される複数のバンプを
   表面側に有するプローブカードと、 前記プローブカードの裏面側に設けられた剛性の基板
   と、 前記剛性の基板と前記プローブカードとの間における１
   つ又は複数の前記半導体集積回路素子と対応する部位に
   設けられ、複数の圧電素子が表裏方向に積層されてなる
   積層体よりなり交流電圧が印加されると表裏方向に振動
   する振動発生部材とを備えていることを特徴とする半導
   体集積回路の検査用基板。
5. 【請求項５】 半導体ウェハ上に形成された複数の半導
   体集積回路素子の外部電極と接続される複数のバンプを
   表面側に有するプローブカードと、 前記プローブカードの裏面側に設けられた剛性の基板
   と、 前記剛性の基板と前記プローブカードとに間における１
   つ又は複数の前記半導体集積回路素子と対応する部位に
   設けられ、直流電圧が印加されると前記バンプを前記外
   部電極に対して押圧する圧電素子よりなる押圧部材とを
   備えていることを特徴とする半導体集積回路の検査用基
   板。