KR101228672B1

KR101228672B1 - 회로 기판의 제조 방법

Info

Publication number: KR101228672B1
Application number: KR1020117025195A
Authority: KR
Inventors: 다까시 쇼지; 다께까즈 사까이
Original assignee: 쇼와 덴코 가부시키가이샤
Priority date: 2009-04-28
Filing date: 2010-04-27
Publication date: 2013-01-31
Also published as: US9078382B2; EP2427036A1; KR20120008512A; WO2010125809A1; CN102415225B; EP2427036A4; TW201112902A; CN102415225A; US20120042515A1; EP2427036B1; JP2010278422A; TWI418277B; JP5456545B2

Abstract

본 발명은 상기 사정을 감안하여 이루어진 것으로서, 탑재하는 부품을 기울이는 일없이 접합 가능하며, 또한, 공정의 간략화가 가능한 회로 기판의 제조 방법을 제공한다. 회로 기판 상의 단자부의 표면에, 제1 점착성 부여 화합물을 도포해서 제1 점착층을 형성하는 공정과, 상기 단자부의 상기 제1 점착층 상에 핵체를 부착하는 공정과, 상기 핵체의 표면에, 제2 점착성 부여 화합물을 도포해서 제2 점착층을 형성하는 공정과, 상기 핵체 표면의 상기 제2 점착층 상에 제1 땜납 입자를 부착하는 공정과, 상기 제1 땜납 입자를 용융하여, 상기 핵체의 표면에 땜납층을 형성하는 공정을 구비해서 이루어지는 회로 기판의 제조 방법을 채용한다.

Description

회로 기판의 제조 방법{PROCESS FOR PRODUCTION OF CIRCUIT BOARD}

본 발명은, 회로 기판의 제조 방법에 관한 것이다.

본원은, 2009년 4월 28일에, 일본에 출원된 일본 특원 2009-109931호, 2010년 4월 7일에, 일본에 출원된 일본 특원 2010-088807호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.

최근, 전자 회로를 형성하는 수단으로서, 플라스틱 기판, 세라믹 기판, 혹은 플라스틱 등이 코트된 절연성 기판 상에 회로 패턴을 설치하고, 그 위에 IC 소자, 반도체 칩, 저항 또는 컨덴서 등의 전자 부품을 땜납 접합하는 방법이 널리 채용되고 있다.

이 중, 회로 패턴의 소정의 부분에 전자 부품의 리드 단자를 접합시키는 방법은, 기판 상의 도전성 회로 전극 표면에 미리 땜납 박층을 형성시키는 공정과, 땜납 박층 상에 땜납 페이스트 또는 플럭스를 인쇄하는 공정과, 소정의 전자 부품을 위치 결정 재치하는 공정과, 땜납 박층 또는 땜납 박층 및 땜납 페이스트를 리플로우시켜 땜납을 융해, 응고시키는 공정을 순차 행하는 것이 일반적이다.

또한, 최근에서는 전자 제품이나 회로 기판의 소형화에 수반하여, 전자 부품의 파인 피치화가 요구되고 있다. 이러한 전자 부품으로서는, 예를 들면 0.3㎜ 피치의 QFP(Quad Flat Package), CSP(Chip Size Package), 0.15㎜ 피치의 FC(Flip Chip), BGA 구조의 LSI칩 등이 알려져 있다. 또한, 전자 부품을 회로 기판에 탑재하는 방법으로서는, 전자 부품에 형성된 땜납 범프와, 회로 기판에 형성된 땜납 범프를 겹쳐서 리플로우하는 방법이 알려져 있다. 이 방법에서는, 전자 부품의 파인 피치에 대응할 수 있는 정밀한 패턴 형상의 땜납 범프가 요구된다.

또한, 회로 기판에 땜납 범프를 형성하는 방법으로서는, 전기 도금법, 무전해 도금법, 땜납 분말 페이스트를 인쇄해서 리플로우하는 방법 등이 알려져 있다. 그러나, 무전해 도금법에 의한 땜납 범프의 제조 방법에서는, 땜납층을 두껍게 하는 것이 곤란하며, 또한, 전기 도금법에 의한 땜납 범프의 제조 방법에서는, 복잡한 회로에 도금용 전류를 흘리는 것이 곤란하다. 또한, 땜납 페이스트를 인쇄하는 방법에서는, 파인 피치 패턴에의 대응이 곤란하다. 이러한 사정으로부터, 일정하고 또한 가지런한 높이를 갖는 땜납 범프를 형성하는 방법으로서, 땜납 볼을 회로 상에 부착시키는 방법이 이용되고 있다.

땜납 볼을 회로 상에 부착시키는 방법으로서는, 회로 기판의 도전성 회로 전극의 표면에 점착성 부여 화합물을 반응시켜 점착성을 부여함과 함께, 이 점착부에 땜납 분말을 부착시키는 방법이 알려져 있다. 이 후, 회로 기판을 가열함으로써, 땜납 범프가 형성된다(특허 문헌1). 또한, 이 방법을 응용한 것으로서, 필요한 부분에 땜납 분말 입자를 1개만 부착시키는 기술도 개발되어 있다(특허 문헌2 참조).

특허 문헌1 : 일본 특허 출원 공개 평성 7-7244호 공보 특허 문헌2 : 일본 특허 출원 공개 2008-41803호 공보

그러나, BGA 구조와 같이, 땜납 범프의 높이가 높은 경우에는, 리플로우에 의해 칩과 회로 기판을 접속할 때에, 용융한 땜납 범프가 찌부러지기 쉽다. 또한, 칩이 불균일하게 함몰하여, 기운 상태로 접합될 우려가 있다.

이것에 대하여 현재는, 고융점의 땜납 볼을 일단 고온으로 용융해서 땜납 범프를 형성한 후, 그것보다도 저융점의 땜납에 의해 접속하는 방법이 이용되고 있다. 그밖에, 땜납이 도금된 구리 등의 금속의 볼(구리핵 땜납 볼)을 이용하는 방법도 알려져 있다. 구리핵 땜납 볼을 배치해서 일단 용융함으로써 땜납 범프를 형성하고, 전자 부품을 탑재한 후에 리플로우함으로써, 핵체가 스페이서로 되어, 전자 부품과 회로 기판의 거리를 일정하게 유지할 수 있다.

그러나 고융점 땜납은, 그 재료가 한정되어 있고, 현재는 고농도로 납을 포함하는 조성의 것이 이용되고 있다. 또한, 고융점 땜납으로서 현재 실용화되어 있는 것은 납을 95% 혹은 80% 포함하는 납 농도가 높은 것이며, 납의 동위체로부터 방출되는 α선이 LSI 등의 오동작의 원인이 된다고 하는 심각한 문제가 있다. 그 때문에, 완전 납 프리의 고융점 땜납이 요구되고 있다.

또한, 구리핵 땜납 볼을 이용하는 방법은, 구리핵의 볼에 땜납을 균일하게 부착시키는 것이 기술적으로 어렵고, 제조 코스트가 현저하게 높다고 하는 문제가 있다. 그 때문에, 범용적으로 이용되기에는 이르러 있지 않다.

본 발명은 상기 사정을 감안하여 이루어진 것으로서, 기울이는 일없이 전자 부품을 접합 가능하며, 또한, 공정의 간략화가 가능한 회로 기판의 제조 방법을 제공하는 것을 목적으로 한다.

본 발명자는, 상기 과제를 해결하기 위해 예의노력 검토한 결과, 본 발명에 도달하였다. 즉 본 발명은,

〔1〕회로 기판 상의 단자부의 표면에, 제1 점착성 부여 화합물을 도포해서 제1 점착층을 형성하는 공정과, 상기 단자부의 상기 제1 점착층 상에 핵체를 부착하는 공정과, 상기 핵체의 표면에, 제2 점착성 부여 화합물을 도포해서 제2 점착층을 형성하는 공정과, 상기 핵체 표면의 상기 제2 점착층 상에 제1 땜납 입자를 부착하는 공정과, 상기 제1 땜납 입자를 용융하여, 상기 핵체의 표면에 땜납층을 형성하는 공정을 구비해서 이루어지는 회로 기판의 제조 방법.

〔2〕상기 단자부의 표면에, 상기 제1 점착성 부여 화합물을 도포해서 상기 제1 점착층을 형성하는 공정과, 상기 제2 점착층을 개재하여 표면에 상기 제1 땜납 입자가 부착되어 이루어지는 제1 땜납 입자 부착 핵체를, 상기 제1 점착층 상에 부착하는 공정과, 상기 제1 땜납 입자를 용융하여, 상기 핵체의 표면에 상기 땜납층을 형성하는 공정을 구비해서 이루어지는 것을 특징으로 하는 〔1〕에 기재된 회로 기판의 제조 방법.

〔3〕상기 제2 점착층 상에 상기 제1 땜납 입자를 부착하는 공정 후에, 상기 단자부의 표면에 상기 제1 점착층을 개재하여 상기 제2 땜납 입자를 부착시키는 공정을 갖고, 상기 땜납층을 형성하는 공정 시에, 상기 제1 땜납 입자와 함께 상기 제2 땜납 입자를 용융하는 것을 특징으로 하는 〔1〕에 기재된 회로 기판의 제조 방법.

〔4〕상기 제1 점착층 상에 상기 핵체를 부착하는 공정과, 상기 제2 점착층을 형성하는 공정 사이에, 상기 단자부의 표면에 상기 제1 점착층을 개재하여 상기 제2 땜납 입자를 부착시키는 공정을 갖고, 상기 땜납층을 형성하는 공정 시에, 상기 제1 땜납 입자와 함께 상기 제2 땜납 입자를 용융하는 것을 특징으로 하는 〔1〕에 기재된 회로 기판의 제조 방법.

〔5〕상기 제1 점착층을 형성하는 공정 전에, 상기 단자부의 표면에 상기 제2 땜납 입자를 부착시키는 공정을 갖고, 상기 땜납층을 형성하는 공정 시에, 상기 제1 땜납 입자와 함께 상기 제2 땜납 입자를 용융하는 것을 특징으로 하는 〔1〕에 기재된 회로 기판의 제조 방법.

〔6〕상기 단자부의 표면에 상기 제2 땜납 입자를 부착시키는 공정과,

상기 제2 땜납 입자를 융해시켜, 상기 단자부의 표면에 땜납 피막을 형성하는 공정과,

상기 단자부의 표면에, 상기 땜납 피막을 개재하여 제1 점착성 부여 화합물을 도포해서 제1 점착층을 형성하는 공정을 구비하고,

상기 땜납층을 형성하는 공정 시에, 상기 제1 땜납 입자와 함께 상기 땜납 피막을 용융하는 것을 특징으로 하는 〔1〕에 기재된 회로 기판의 제조 방법.

〔7〕상기 단자부의 표면에, 도금법에 의해 땜납 피막을 형성하는 공정과,

〔8〕상기 제2 땜납 입자의 평균 입경이, 1㎛ 이상 또한 상기 제1 땜납 입자의 평균 입경의 0.4배 이하인 것을 특징으로 하는 〔3〕에 기재된 회로 기판의 제조 방법.

〔9〕상기 제2 땜납 입자의 평균 입경이, 1㎛ 이상 또한 상기 핵체의 평균 입경의 0.5배 이하, 또한, 상기 제1 땜납 입자보다도 작은 것을 특징으로 하는 〔4〕 또는 〔5〕에 기재된 회로 기판의 제조 방법.

〔10〕상기 제2 땜납 입자의 평균 입경이, 5∼10㎛인 것을 특징으로 하는 〔9〕에 기재된 회로 기판의 제조 방법.

〔11〕상기 제2 땜납 입자의 평균 입경이, 1㎛ 이상 또한 상기 단자부의 직경의 1/3 이하인 것을 특징으로 하는 〔6〕에 기재된 회로 기판의 제조 방법.

〔12〕상기 땜납 피막을 3㎛ 정도의 두께로 형성하는 것을 특징으로 하는 〔7〕에 기재된 회로 기판의 제조 방법.

〔13〕상기 핵체를 포함하는 분산액 중에, 상기 제1 점착층을 갖는 상기 회로 기판을 침지시켜, 상기 제1 점착층에 상기 핵체를 부착하는 것을 특징으로 하는 〔1〕, 〔3〕 내지 〔12〕 중 어느 한 항에 기재된 회로 기판의 제조 방법.

〔14〕상기 제1 땜납 입자 부착 핵체를 포함하는 분산액 중에, 상기 제1 점착층을 갖는 상기 회로 기판을 침지시켜, 상기 제1 점착층에 상기 제1 땜납 입자 부착 핵체를 부착하는 것을 특징으로 하는 〔2〕에 기재된 회로 기판의 제조 방법.

〔15〕상기 제1 땜납 입자를 포함하는 상기 분산액 중에, 상기 제2 점착층을 갖는 상기 핵체가 부착된 상기 회로 기판을 침지시켜, 상기 핵체의 표면에 상기 제1 땜납 입자를 부착시키는 것을 특징으로 하는 〔1〕, 〔3〕 내지 〔13〕 중 어느 한 항에 기재된 회로 기판의 제조 방법.

〔16〕상기 제1 땜납 입자를 포함하는 분산액 중에, 상기 제2 점착층을 갖는 상기 핵체를 침지시켜, 상기 제2 점착층에 상기 제1 땜납 입자를 부착함으로써, 상기 제1 땜납 입자 부착 핵체를 형성하는 것을 특징으로 하는 〔2〕 또는 〔14〕에 기재된 회로 기판의 제조 방법.

〔17〕상기 핵체로서 금속 볼을 이용하는 것을 특징으로 하는 〔1〕 내지 〔16〕 중 어느 한 항에 기재된 회로 기판의 제조 방법.

〔18〕상기 핵체가 구리로 이루어지는 것을 특징으로 하는 〔1〕 내지 〔17〕 중 어느 한 항에 기재된 회로 기판의 제조 방법.

〔19〕상기 제1 점착층을 형성하는 공정에 있어서, 상기 단자부를 노출시키는 개구부를 갖는 절연층을 상기 회로 기판 상에 형성하고나서, 상기 제1 점착층을 형성하는 것을 특징으로 하는 〔1〕 내지 〔18〕 중 어느 한 항에 기재된 회로 기판의 제조 방법.

본 발명의 제조 방법에 따르면, 핵체를 단자부에 부착시키고나서, 제2 점착층을 개재하여 핵체에 제1 땜납 입자를 부착시키고, 또한 제1 땜납 입자를 가열 용융해서 핵체의 표면에 땜납층을 형성하기 때문에, 도금 등으로 표면에 땜납층이 형성된 땜납 부착 핵체를 이용하는 경우에 비해, 공정을 대폭 간소화할 수 있다. 또한, 전자 부품 등을 장착한 경우에는 핵체가 스페이서로 되기 때문에, 전자 부품의 자세를 기울이는 일없이 실장할 수 있다.

또한, 본 발명의 제조 방법에 따르면, 제1 땜납 입자 부착 핵체를 단자부에 부착시킨 후에, 제1 땜납 입자를 가열 용융해서 핵체의 표면에 땜납층을 형성하기 때문에, 도금 등으로 표면에 땜납층이 형성된 땜납 부착 핵체를 이용하는 경우에 비해, 공정을 대폭 간소화할 수 있다. 또한, 전자 부품 등을 장착한 경우에는 핵체가 스페이서로 되기 때문에, 전자 부품의 자세를 기울이는 일없이 실장할 수 있다.

이상에 의해, 본 발명에 따르면, 탑재하는 부품을 기울이는 일없이 접합 가능하며, 또한, 공정의 간략화가 가능한 회로 기판의 제조 방법을 제공할 수 있다.

도 1은 본 발명의 제1 실시 형태인 회로 기판의 제조 공정을 설명하는 공정도.
도 2는 본 발명의 제1 실시 형태인 회로 기판의 제조 공정을 설명하는 공정도.
도 3은 제1 땜납 입자를 부착시키는 공정을 설명하는 모식도.
도 4는 본 발명의 제2 실시 형태인 회로 기판의 제조 공정을 설명하는 공정도.
도 5는 본 발명의 제3 실시 형태인 회로 기판의 제조 공정을 설명하는 공정도.
도 6은 본 발명의 제4 실시 형태인 회로 기판의 제조 공정을 설명하는 공정도.
도 7은 본 발명의 제5 실시 형태인 회로 기판의 제조 공정을 설명하는 공정도.
도 8은 본 발명의 제6 실시 형태인 회로 기판의 제조 공정을 설명하는 공정도.

(제1 실시 형태)

이하, 본 발명의 제1 실시 형태인 회로 기판의 제조 방법에 대해서 도면을 참조로 해서 설명한다. 도 1 및 도 2는 본 실시 형태의 회로 기판의 제조 방법을 설명하는 공정도이다.

본 실시 형태의 회로 기판의 제조 방법은, 회로 기판(1)의 단자부(2)에, 제1 점착층(5)을 형성하는 공정과, 제1 점착층(5)에 핵체(11)를 부착시키는 공정과, 핵체(11) 표면에 제1 땜납 입자(14)를 부착하는 공정과, 제1 땜납 입자(14)를 용융해서 땜납층(15)을 형성하는 공정으로 개략적으로 구성되어 있다.

이하, 각 공정의 바람직한 형태에 대해서, 상세하게 설명한다.

본 발명의 대상으로 되는 회로 기판(1)으로서는, 플라스틱 기판, 플라스틱 필름 기판, 글래스천 기판, 종이 기질 에폭시 수지 기판, 세라믹스 기판 등에 금속판을 적층한 기판, 혹은 금속 기재에 플라스틱 혹은 세라믹스 등을 피복한 절연 기판 상에 금속 등의 도전성 물질을 이용해서 회로 패턴을 형성한 편면 회로 기판, 양면 회로 기판, 다층 회로 기판 혹은 플렉시블 회로 기판 등을 예시할 수 있다. 또한 그밖에, IC 기판, 컨덴서, 저항, 코일, 바리스터, 베어 칩, 웨이퍼 등의 적용도 가능하다.

도 1(a)에, 본 실시 형태에 있어서 이용되는 회로 기판(1)의 단면도를 도시한다. 회로 기판(1)으로서는 예를 들면, 세라믹스 기판을 예시할 수 있다.

회로 기판(1)의 일면(1a) 상에는, 예를 들면 구리 또는 동합금으로 이루어지는 회로 패턴(단자부(2))이 형성되어 있다. 이하, 단자부(2)의 표면(4)에 제1 점착층(5)을 형성하는 공정에 대해서 설명한다.

우선, 도 1(b)에 도시하는 바와 같이, 단자부(2)의 주위를 미리 레지스트(절연층)(3)로 둘러싸고, 개구부(6)를 형성한다. 구체적으로는 회로 기판(1) 상의 상면(1a)의 전체면에 레지스트층(3)을 형성하고, 노광, 현상함으로써 레지스트층(3)이 경화하여, 개구부(6)가 형성된다. 개구부(6)는, 단자부(2)를 노출하는 구성으로 된다. 또한, 개구부(6)의 직경 F는, 핵체(11)의 입경 D에 맞추어 적절히 설정한다.

레지스트층(3)은, 회로 기판의 제조에 일반적으로 이용되는 절연성의 레지스트를 이용할 수 있다. 레지스트층(3)은, 후술하는 제1 점착층(5)을 부여하는 공정에 있어서, 점착성이 부여되지 않는 성질을 갖는 것이면, 그 재료는 한정되지 않는다.

또한, 단자부(2)의 재료로서는, 구리 또는 동합금을 이용할 수 있지만, 본 발명에서는 이것에 한정되지 않고, 후술하는 공정에 있어서, 점착성 부여 물질에 의해 점착성이 얻어지는 도전성의 물질이면 그 밖의 것을 이용하여도 상관없다. 이러한 물질로서는, 예를 들면, 플래시 금, Ni, Sn, Ni-Au, Pd, Ag, 땜납 합금 등을 포함하는 물질을 예시할 수 있다.

또한, 개구부(6)의 깊이 H(단자부(2)의 표면(4)과 레지스트층(3)의 상면의 단차)는, 핵체(11)의 입경 D에 맞추어 적절히 설정한다. 이때, 단차 H는 핵체(11)의 입경 D보다도 작게 하는 것이 바람직하다. 단차 H가 입경 D보다도 크면 범프(16)가 정상으로 형성되지 않는 경우가 있기 때문에 바람직하지 않다. 단차 H는, 후술하는 공정에 있어서 핵체가 점착력에 의해 보유 지지되어 탈락하지 않도록 하면, 전극 표면 쪽이 레지스트 표면보다 높은 H가 마이너스의 범위이어도 된다. 그러나, 공정의 작업성 및 핵체의 기능을 고려하면, 1㎛ 이상으로서 입경 D의 2분의 1 이하의 범위가 보다 바람직하다. 단차 H가 이 범위 내인 것에 의해, 후술하는 공정에 있어서, 안정적으로 핵체(11)의 탈락을 방지함과 함께, 충분한 높이의 땜납 범프(16)를 형성할 수 있다. 개구부(6)는 원 형상이 바람직하지만, 타원이어도, 네모이어도 대용은 가능하다.

다음으로, 도 1(c)에 도시하는 바와 같이, 제1 점착층(5)을 형성한다. 우선, 이하에 나타내는 제1 점착성 부여 화합물 중, 적어도 1종 또는 2종 이상을, 물 또는 산성수에 용해하고, 바람직하게는 pH3∼4 정도의 미산성으로 조정한다. 이에 의해, 점착성 용액이 형성된다. 다음으로, 점착성 용액에 회로 기판(1)을 침지하거나, 또는 회로 기판(1)에 점착성 용액을 도포하는 것에 의해, 단자부(2)의 표면(4)에 제1 점착층(5)이 형성된다.

여기서, 제1 점착성 부여 화합물로서는, 나프트 트리아졸계 유도체, 벤조 트리아졸계 유도체, 이미다졸계 유도체, 벤조 이미다졸계 유도체, 머캅토 벤조 티아졸계 유도체 및 벤조 티아졸 티오 지방산 등을 이용할 수 있다. 이들 점착성 부여 화합물은 특히 구리에 대한 작용 효과가 강하며, 또한, 다른 도전성 물질에도 점착성을 부여할 수 있다.

또한, 본 발명에 있어서 적절히 이용되는 벤조 트리아졸계 유도체는, 일반 화학식 1로 표시된다.

단, 화학식 1 중, R1∼R4는, 독립적으로 수소 원자, 탄소수가 1∼16(바람직하게는 5∼16)인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.

또한, 본 발명에 있어서 적절히 이용되는 나프트 트리아졸계 유도체는, 일반 화학식 2로 표시된다.

단, 화학식 2 중, R5∼R10은, 독립적으로 수소 원자, 탄소수가 1∼16(바람직하게는 5∼16)인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.

또한, 본 발명에 있어서 적절히 이용되는 이미다졸계 유도체는, 일반 화학식 3으로 표시된다.

단, 화학식 3에 있어서, R11, R12는, 독립적으로 수소 원자, 탄소수가 1∼16(바람직하게는 5∼16)인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.

또한, 본 발명에 있어서 적절히 이용되는 벤조 이미다졸계 유도체는, 일반 화학식 4로 표시된다.

단, 화학식 4에 있어서, R13∼R17은, 독립적으로 수소 원자, 탄소수가 1∼16(바람직하게는 5∼16)인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.

또한, 본 발명에 있어서 적절히 이용되는 머캅토 벤조 티아졸계 유도체는, 일반 화학식 5로 표시된다.

단, 화학식 5에 있어서, R18∼R21은, 독립적으로 수소 원자, 탄소수가 1∼16(바람직하게는 5∼16)인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.

또한, 본 발명에 있어서 적절히 이용되는 벤조 티아졸 티오 지방산계 유도체는, 일반 화학식 6으로 표시된다.

단, 화학식 6에 있어서, R22∼R26은, 독립적으로 수소 원자, 탄소수가 1∼16(바람직하게는 1 또는 2)인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.

이들 화합물 중, 일반 화학식 1로 표시되는 벤조 트리아졸계 유도체에 있어서, R1∼R4는 탄소수가 많은 쪽이 일반적으로 점착성이 강하다.

또한, 일반 화학식 3 및 일반 화학식 4로 표시되는 이미다졸계 유도체 및 벤조 이미다졸계 유도체의 R11∼R17에 있어서도, 일반적으로 탄소수가 많은 쪽이 점착성이 강하다.

또한, 일반 화학식 6으로 표시되는 벤조 티아졸 티오 지방산계 유도체에 있어서는, R22∼R26은 탄소수 1 또는 2가 바람직하다.

또한, 점착성 용액의 pH 조정에 이용하는 물질로서는, 염산, 황산, 질산, 인산 등의 무기산을 들 수 있다. 또한 유기산으로서는, 포름산, 락트산, 아세트산, 프로피온산, 말산, 옥살산, 말론산, 숙신산, 타르타르산 등을 이용할 수 있다.

점착성 용액에 있어서의 제1 점착성 부여 화합물의 농도는, 특별히 한정되지 않지만, 용해성, 사용 상황에 따라서 적절히 조정해서 이용하면 되고, 점착성 용액 전체에 대하여 0.05질량％∼20질량％의 범위 내인 것이 특히 바람직하다. 제1 점착성 부여 화합물의 농도가 이 범위 내인 것에 의해, 단자부(2)에 충분한 점착성을 부여할 수 있다. 한편, 점착성 용액 전체에 대하여 0.05질량％ 미만이면 충분한 점착성을 부여할 수 없고, 또한, 점착성 용액 전체에 대하여 20질량％를 초과하면 점착성 부여 화합물이 다량으로 소비되어, 비효율로 되기 때문에 바람직하지 않다.

점착성을 단자부(2)에 부여시킬 때의 처리 온도에 대해서는, 실온보다는 약간 높게 하는 것이 바람직하다. 이에 의해, 제1 점착층(5)의 형성 속도, 형성량이 충분한 것으로 된다. 또한, 최적의 처리 온도는, 점착성 부여 화합물의 농도나 단자부(2)의 재료 금속의 종류 등에 따라 상이하지만, 일반적으로는 30℃~60℃ 정도의 범위가 적합하다. 또한, 점착성 용액에의 침지 시간은 5초∼5분간 정도의 범위로 되도록, 그 밖의 조건을 조정하는 것이 바람직하다.

또한, 점착성 용액 중에는, 이온으로서 구리를 50∼1000ppｍ 공전시키는 것이 바람직하다. 구리 이온이 이 범위의 양만큼 공존함으로써, 제1 점착층(5)의 형성 속도, 형성량 등의 형성 효율을 높일 수 있다.

본 실시 형태의 점착층의 형성 방법은, 회로 기판의 단자부뿐만 아니라, LSI 바로 그 자체의 접속용 땜납 범프 부분, 즉, BGA를 갖는 LSI칩이나 CSP(칩·사이즈·패키지), LSI 등의 범프 형성 수단으로서도 유효하게 사용할 수 있다. 또한, 이들은 본 발명의 땜납 회로 기판에 당연히 포함되는 것이다.

다음으로, 도 1(d)에 도시하는 바와 같이, 제1 점착층(5)을 개재해서 단자부(2) 상에 핵체(11)를 부착시킨다. 그 방법에 대해서 이하 설명한다. 이때, 제1 점착층(5)에 핵체(11)를 부착시키는 방법으로서는, 공기 중 또는 불활성 분위기 중에서 제1 점착층(5)에 핵체(11)를 직접 공급하는 방법이나, 분산액(41) 중에 핵체(11)를 분산시켜서 슬러리 상태로 하고, 그 슬러리를 제1 점착층(5)에 공급하는 방법 등이 있다.

우선, 공기 중, 불활성 가스 분위기 중에서 핵체(11)를 부착시키는 방법에 대해서 설명한다. 처음으로, 공기 또는 불활성 가스를 채운 용기 내에 핵체(11)를 투입한다. 다음으로, 용기 내에 제1 점착층(5)까지 형성된 회로 기판(1)을 설치한다. 다음으로, 용기를 경사 또는 진동시켜, 제1 점착층(5)과 핵체(11)를 접촉시킨다. 이에 의해, 제1 점착층(5)에 핵체(11)가 부착된다.

다음으로, 액체 중에서 핵체(11)를 부착시키는 방법을 설명한다. 우선, 도 3 에 도시하는 바와 같이, 물 등의 분산액(41)을 용기(40) 내에 넣고, 다시 핵체(11)를 분산액(41)에 첨가한다. 다음으로, 용기(40)를 기울여서 분산액(41)과 핵체(11)를 한 방향으로 모으고, 회로 기판(1)이 분산액(41)이나 핵체(11)에 접촉하지 않도록 용기 내에 설치한다. 그 후, 용기(40)를 좌우로 틸팅시킴으로써, 분산액(41) 중에서 제1 점착층(5)과 핵체(11)가 접촉한다. 이에 의해, 제1 점착층(5)에 핵체(11)가 부착된다.

이와 같이, 액체 중에서 핵체(11)를 부착시킴으로써, 핵체(11)가 정전기에 의해 점착성이 없는 부분에 부착되거나, 핵체(11)의 정전기에 의한 응집을 방지할 수 있다. 그 때문에, 이 방법을 이용하는 것은 파인 피치의 회로 기판이나, 미분을 이용하는 경우에 특히 바람직하다. 또한, 핵체(11)를 부착시키는 방법은, 액체 중에서 부착시키는 방법에 한정되지 않고, 핵체(11)의 크기 등, 조건에 따라 알맞은 방법을, 각각의 공정에서 독립적으로 채용하면 상관없다.

또한, 핵체(11)의 재질로서는 구리가 특히 바람직하지만, 제1 땜납 입자(14)의 융점보다 높은 융점을 갖고, 또한 제2 점착성 부여 화합물에 의해 점착성이 얻어지는 물질이면 다른 것을 이용해도 상관없다. 이러한 물질로서 구리 이외에, 예를 들면, Ni, Sn, Ni-Au, Au-Sn, Au-Si의 합금 등을 포함하는 물질을 예시할 수 있다.

또한, 핵체(11)의 평균 입경 D는, 부착시키는 단자부(2)의 크기에 따라서 적절히 선택하면 되지만, 20㎛∼200㎛의 범위 내로 하는 것이 특히 바람직하다.

다음으로, 도 1(e)에 도시하는 바와 같이, 제2 점착층(13)을 형성한다.

제2 점착층(13)의 형성 방법은, 제1 점착층(5)의 형성 방법을 그대로 적용하면 되고, 제1 점착성 부여 화합물과 동일한 화합물을 제2 점착성 부여 화합물로서 이용하고, 또한, 제1 점착층(5)의 형성 방법과 동일한 조건에서 형성할 수 있다. 즉 제1 점착성 부여 화합물과 마찬가지로 조정한 화합물(제2 점착성 부여 화합물)을 포함하는 점착성 용액에 회로 기판(1)을 침지하거나, 또는 도포하는 것에 의해, 핵체(11)의 표면(12)을 피복하도록 제2 점착층(13)을 형성할 수 있다.

다음으로, 도 1(f)에 도시하는 바와 같이, 핵체(11)의 표면(12)에, 제2 점착층(13)을 개재하여, 제1 땜납 입자(14)를 부착시킨다. 그 방법에 대하여 이하 설명한다.

제2 점착층(13)에 제1 땜납 입자(14)를 부착시키는 방법으로서는, 공기 중 또는 불활성 분위기 중에서 제2 점착층(13)에 제1 땜납 입자(14)를 직접 공급하는 방법이나, 분산액(41) 중에 제1 땜납 입자(14)를 분산시켜서 슬러리 상태로 하고, 그 슬러리를 제2 점착층(13)에 공급하는 방법 등이 있다.

우선, 불활성 가스 분위기 중에서 제1 땜납 입자(14)를 부착시키는 방법에 대해서 설명한다. 처음으로, 공기 또는 불활성 가스를 채운 용기 내에 제1 땜납 입자(14)를 투입한다. 다음으로, 용기 내에 제2 점착층(13)까지 형성된 회로 기판(1)을 설치한다. 다음으로, 용기를 경사 또는 진동시켜, 제2 점착층(13)과 제1 땜납 입자(14)를 접촉시킨다. 이에 의해, 제2 점착층(13)에 제1 땜납 입자(14)가 부착된다.

다음으로, 액체 중에서 제1 땜납 입자(14)를 부착시키는 방법을 설명한다. 우선, 도 3에 도시하는 바와 같이, 물 등의 분산액(41)을 용기(40) 내에 넣고, 또한 제1 땜납 입자(14)를 분산액(41)에 첨가한다. 다음으로, 용기(40)를 기울여서 분산액(41)과 제1 땜납 입자(14)를 한쪽에 모으고, 회로 기판(1)이 분산액(41)이나 제1 땜납 입자(14)에 접촉하지 않도록 용기 내에 설치한다. 그 후, 용기(40)를 좌우로 틸팅시킴으로써, 분산액(41) 중에서 제2 점착층(13)과 제1 땜납 입자(14)가 접촉한다. 이에 의해, 제2 점착층(13)에 제1 땜납 입자(14)가 부착된다.

또한, 제1 땜납 입자(14)를 부착시키는 방법은, 액체 중에서 부착시키는 방법에 한정되지 않고, 제1 땜납 입자(14)의 크기 등, 조건에 따라 알맞은 방법을, 각각의 공정에서 독립적으로 채용하면 상관없다.

또한, 제1 땜납 입자(14)는, 땜납 범프(20)나 핵체(11)보다도 입경이 작은 것을 이용한다. 제1 땜납 입자(14)의 입경 E는, 핵체(11)의 입경 D에 따라, 1개의 핵체(11)에 복수의 제1 땜납 입자(14)가 부착되도록, 적절히 설정하면 상관없다. 즉, 제1 땜납 입자(14)의 평균 입경 E는 1㎛ 이상 또한 핵체(11)의 평균 입경 D의 2분의 1보다도 작은 것이 바람직하다. 제1 땜납 입자(14)의 입경 E가 이 범위 내인 것에 의해, 1개의 핵체(11)에 복수의 제1 땜납 입자(14)를 부착시킬 수 있다. 한편, 제1 땜납 입자(14)의 입경 E가 1㎛ 미만이면, 땜납의 양이 부족하게 되기 때문에 바람직하지 않다. 또한, 제1 땜납 입자(14)의 입경 E가 핵체(11)의 평균 입경 D의 2분의 1 이상이면, 1개의 핵체(11)에 충분한 수의 제1 땜납 입자(14)를 부착할 수 없어, 바람직하지 않다.

또한, 제1 땜납 입자(14)의 금속 조성은, 예를 들면 Sn-Pb계, Sn-Pb-Ag계, Sn-Pb-Bi계, Sn-Pb-Bi-Ag계, Sn-Pb-Cd계를 들 수 있다. 또한 최근의 산업 폐기물에 있어서의 Pb 배제의 관점으로부터, Pb를 포함하지 않는 Sn-In계, Sn-Bi계, In-Ag계, In-Bi계, Sn-Zn계, Sn-Ag계, Sn-Cu계, Sn-Sb계, Sn-Au계, Sn-Bi-Ag-Cu계, Sn-Ge계, Sn-Bi-Cu계, Sn-Cu-Sb-Ag계, Sn-Ag-Zn계, Sn-Cu-Ag계, Sn-Bi-Sb계, Sn-Bi-Sb-Zn계, Sn-Bi-Cu-Zn계, Sn-Ag-Sb계, Sn-Ag-Sb-Zn계, Sn-Ag-Cu-Zn계, Sn-Zn-Bi계인 것이 바람직하다.

상기 금속 조성의 구체예로서는, Sn이 63질량％、Pb가 37질량％인 공정 땜납(이하 63Sn/37Pb로 표시함.)을 중심으로 하여, 62Sn/36Pb/2Ag, 62.6Sn/37Pb/0.4Ag, 60Sn/40Pb, 50Sn/50Pb, 30Sn/70Pb, 25Sn/75Pb, 10Sn/88Pb/2Ag, 46Sn/8Bi/46Pb, 57Sn/3Bi/40Pb, 42Sn/42Pb/14Bi/2Ag, 45Sn/40Pb/15Bi, 50Sn/32Pb/18Cd, 48Sn/52In, 43Sn/57Bi, 97In/3Ag, 58Sn/42In, 95In/5Bi, 60Sn/40Bi, 91Sn/9Zn, 96.5Sn/3.5Ag, 99.3Sn/0.7Cu, 95Sn/5Sb, 20Sn/80Au, 90Sn/10Ag, 90Sn/7.5Bi/2Ag/0.5Cu, 97Sn/3Cu, 99Sn/1Ge, 92Sn/7.5Bi/0.5Cu, 97Sn/2Cu/0.8Sb/0.2Ag, 95.5Sn/3.5Ag/1Zn, 95.5Sn/4Cu/0.5Ag, 52Sn/45Bi/3Sb, 51Sn/45Bi/3Sb/1Zn, 85Sn/10Bi/5Sb, 84Sn/10Bi/5Sb/1Zn, 88.2Sn/10Bi/0.8Cu/1Zn, 89Sn/4Ag/7Sb, 88Sn/4Ag/7Sb/1Zn, 98Sn/1Ag/1Sb, 97Sn/1Ag/1Sb/1Zn, 91.2Sn/2Ag/0.8Cu/6Zn, 89Sn/8Zn/3Bi, 86Sn/8Zn/6Bi, 89.1Sn/2Ag/0.9Cu/8Z6n 등을 예를 들 수 있다. 또한, 본 실시 형태의 제1 땜납 입자(14)로서는, 서로 다른 조성의 제1 땜납 입자를 2종류 이상 혼합한 것이어도 상관없다.

다음으로, 핵체(11) 및 제1 땜납 입자(14)의 정착을 행한다. 정착이란, 단자부(2)와 제1 땜납 입자(14) 사이에서, 단자부(2)의 구성 재료를 제1 땜납 입자(14) 측으로 확산시키는 반응이다. 이 반응이 진행됨으로써, 핵체(11) 및 제1 땜납 입자(14)는 각각 서로 고정된다. 정착의 온도는, 땜납의 융점에 대하여 마이너스 50℃ 내지 플러스 50℃의 범위 내인 것이 바람직하고, 마이너스 30℃ 내지 플러스 30℃의 범위 내인 것이 보다 바람직하다. 정착의 온도가 이 범위 내인 경우, 제1 땜납 입자(14)는 용융하지 않거나, 혹은 가령 내부가 용해되어도 표면에 존재하는 산화막의 효과에 의해 용융해서 유출되는 일은 없다. 그 때문에, 제1 땜납 입자(14)의 형상을 유지한 채 정착을 행하는 것이 가능하다.

그 후, 회로 기판(1)에 수용성 플럭스를 도포한다. 수용성 플럭스로서는, 예를 들면 일본 특허 출원 공개 2004-282062호 공보에 기재된 플럭스를 이용할 수 있다. 수용성 플럭스를 이용함으로써, 제1 땜납 입자(14)의 표면 및 단자부(2)의 표면(4)의 산화막을 제거할 수 있다.

다음으로, 도 2(a)에 도시하는 바와 같이 리플로우 공정을 행하여, 땜납 범프(16)를 형성한다. 그 방법에 대하여 이하 설명한다.

우선, 회로 기판(1)을 건조시킨 후, 리플로우 공정을 행하여, 제1 땜납 입자(14)를 용융시킨다. 이때의 가열 온도는, 200℃~300℃의 범위가 바람직하고, 융점 플러스 10℃~50℃인 것이 특히 바람직하다. 이러한 온도로 가열함으로써, 제1 땜납 입자(14)의 용융 땜납과, 단자부(2)의 표면(4) 또는 핵체(11)의 표면(12)이 충분히 반응하여, 확산층을 형성할 수 있다.

이에 의해, 제1 땜납 입자(14)는 용융하여, 핵체(11)의 표면(12) 전체에 넓게 퍼진다. 그것에 의해, 단자부(2)와 핵체(11)는 강고하게 접속되며, 또한, 탑재하는 전자 부품(22)과 핵체(11)가 안정적으로 접속한다. 이 리플로우 공정 후, 회로 기판(1)을 수세하여 잔존하는 플럭스를 제거한다. 이에 의해, 단자부(2) 상에 땜납 범프(16)가 형성된다.

다음으로, 도 2(b)∼도 2(d)에 도시하는 바와 같이, 회로 기판(1)에 전자 부품(22)을 실장시킨다. 그 방법에 대하여 이하 설명한다.

우선, 도 2(b)에 도시하는 바와 같이, 단자부(24)를 땜납 범프(16)의 위치에 맞추고, 전자 부품(22)을 회로 기판(1) 상에 배치시킨다. 전자 부품(22)은, 전자 부품 본체(23)와 단자부(24)로 개략적으로 구성되어 있다. 전자 부품 본체(23)의 일면측에는 단자부(24)가 설치되어 있고, 또한, 단자부(24) 표면에는 도금부(25)가 형성되어 있다.

다음으로, 전자 부품(22)을 회로 기판(1) 상에 탑재하고, 도금부(25)와 땜납층(15)을 접촉시킨다. 이 상태를 도 2(c)에 도시한다. 다음으로, 도 2(d)에 도시하는 바와 같이 리플로우 공정을 행하여, 땜납층(15)을 용융시켜, 단자부(24)와 단자부(2)를 땜납 접합시킨다. 이에 의해, 회로 기판(1)에 전자 부품(22)이 실장된다.

본 실시 형태의 회로 기판(1)의 제조 방법에 따르면, 핵체(11)가 스페이서로 되는 것에 의해, 전자 부품(22)과 회로 기판(1)의 거리를 일정하게 유지할 수 있다. 그 때문에, 탑재된 전자 부품(22)이 회로 기판(1) 상에서 불균일하게 함몰되는 문제를 해결할 수 있어, 단자부(2)에 대한 높이가 일정한, 신뢰성이 높은 회로 기판(1)을 얻을 수 있다. 또한, 제1 땜납 입자(14)를 제2 점착층(13)을 개재하여 핵체(11)에 부착시키기 때문에, 고가의 구리핵 땜납 볼을 사용하지 않아도 된다. 그 때문에, 저코스트화와 공정의 간략화를 실현할 수 있다. 또한, 고농도의 납을 포함하는 고융점 땜납을 이용할 필요가 없기 때문에, Pb 동위체가 발하는 α선에 의한 오동작의 문제도 해결할 수 있다. 또한, 본 실시 형태의 제조 방법은, 미세한 회로 기판에 적합한 방법이며, 집적도가 높고, 또한, 신뢰성이 높은 전자 기기를 제공할 수 있게 된다.

또한, 회로 기판(1) 상에 개구부(6)를 갖는 레지스트층(3)을 형성한 후에, 제1 점착층(5)을 형성하기 위해서, 단자부(2) 이외의 부분에는 제1 점착층(5)이 형성되지 않는다. 이에 의해, 핵체(11)를 선택적으로 단자부(2)에 부착시킬 수 있다. 또한, 개구부(6) 내에 핵체(11)를 부착시키기 때문에, 제1 점착층(5)의 점착력이 약한 경우라도, 핵체(11)가 개구부(6) 밖으로 탈락하는 것을 방지할 수 있다. 이에 의해, 모든 단자부(2)에 확실하게 핵체(11)를 부착시킬 수 있다.

또한, 핵체(11)를 포함하는 분산액(41) 중에서, 제1 점착층(5)에 핵체(11)를 부착시킴으로써, 각 단자부(2)에 대한 핵체(11)의 부착량을 균일하게 할 수 있다. 이에 의해 예를 들면, 1개의 단자부(2)에 대하여 1개의 핵체(11)를 확실하게 부착시킬 수도 있다.

또한, 제1 땜납 입자(14)를 포함하는 분산액(41) 중에서, 제2 점착층(13)에 제1 땜납 입자(14)를 부착시킴으로써, 각 핵체(11)에 대한 제1 땜납 입자(14)의 부착량을 균일하게 할 수 있다.

또한, 핵체(11)로서 금속 볼을 이용함으로써, 전자 부품(22)과 단자부(2)의 도통을 확보할 수 있다. 특히, 핵체(11)가 구리로 이루어지는 경우에는, 도통이 확보됨과 함께, 제2 점착층(13)이 형성되기 쉬워진다.

(제2 실시 형태)

이하, 본 발명의 제2 실시 형태인 회로 기판(1)의 제조 방법에 대해서 도면을 참조하여 설명한다.

본 실시 형태는, 제2 점착층(13)을 개재하여 핵체(11)의 표면(12)에 제1 땜납 입자(14)를 부착시킨 후, 도 4(g)에 도시하는 바와 같이, 제1 점착층(5)에 제2 땜납 입자(114)를 부착시키는 점이 제1 실시 형태와 상이하다. 이하, 그 상세를 설명한다.

우선, 도 4(a)∼(f)에 도시하는 바와 같이, 제2 점착층(13)을 개재하여 핵체(11)의 표면(12)에 제1 땜납 입자(14)를 부착시킨다. 지금까지의 공정은, 제1 실시 형태와 마찬가지이기 때문에, 그 상세에 대해서는 설명을 생략한다.

다음으로, 도 4(g)에 도시하는 바와 같이, 제1 점착층(5)에 제2 땜납 입자(114)를 부착시킨다. 부착의 방법은, 전술한 핵체(11)의 부착 방법과 동일하기 때문에, 여기서는 그 상세를 생략한다. 이때, 제2 땜납 입자(114)의 평균 입경은 1㎛ 이상 또한 제1 땜납 입자(14)의 평균 입경 E의 0.4배 이하인 것이 바람직하다. 제2 땜납 입자(114)의 입경이 이 범위 내인 것에 의해, 충분한 양의 제2 땜납 입자(114)가, 제1 땜납 입자(14)와 제1 점착층(5) 사이에 들어갈 수 있다.

한편, 제2 땜납 입자(114)의 입경이 1㎛ 미만이면, 이 후의 리플로우 공정에 있어서, 핵체(11)와 단자부(2) 사이에, 융해한 땜납이 충분히 고루 퍼지지 않는다. 또한, 제2 땜납 입자(114)의 입경이 제1 땜납 입자(14)의 평균 입경 E의 0.4배를 초과하면, 이 후의 리플로우 공정에 있어서 핵체(11)와 단자부(2) 사이에 융해한 땜납이 지나치게 많이 고루 퍼지거나, 또는 제2 땜납 입자가 소정 위치에 들어갈 수 없기 때문에, 후술하는 땜납 범프(16)의 크기에 변동이 생겨 바람직하지 않다.

다음으로, 핵체(11), 제1 땜납 입자(14) 및 제2 땜납 입자(114)의 정착을 행한다. 그 후, 리플로우에 의해 제1 땜납 입자(14)와 함께 제2 땜납 입자(114)를 용융해서 땜납층(15)을 형성한다. 그 후, 제1 실시 형태와 마찬가지의 공정을 행함으로써, 본 실시 형태의 회로 기판(1)이 제조된다.

본 실시 형태의 회로 기판(1)의 제조 방법에 따르면, 제2 점착층(13)을 개재하여 핵체(11)의 표면(12)에 제1 땜납 입자(14)를 부착시킨 후에, 제1 점착층(5)을 개재해서 단자부(2)에, 제1 땜납 입자(14)보다도 작은 제2 땜납 입자(114)를 부착시킨다. 이에 의해, 제2 땜납 입자(114)를 핵체(11)와 단자부(2) 사이의 간극에 들어가게 할 수 있다. 그 때문에, 리플로우 공정에 있어서 확실하게 핵체(11)와 단자부(2)를 접속할 수 있다.

(제3 실시 형태)

이하, 본 발명의 제3 실시 형태인 회로 기판(1)의 제조 방법에 대해서 도면을 참조하여 설명한다.

본 실시 형태는, 제1 점착층(5)을 개재해서 단자부(2) 상에 핵체(11)를 부착한 후에, 도 5(e)에 도시하는 바와 같이, 제1 점착층(5)에 제2 땜납 입자(114)를 부착시키는 점이 제1 실시 형태와 상이하다. 이하, 그 상세를 설명한다.

우선, 도 5(a)∼(d)에 도시하는 바와 같이, 제1 점착층(5)에 핵체(11)를 부착시킨다. 지금까지의 공정은, 제1 실시 형태와 동일하기 때문에, 여기서는 그 상세를 생략한다.

다음으로, 도 5(e)에 도시하는 바와 같이, 제1 점착층(5)에 제2 땜납 입자(114)를 부착시킨다. 부착의 방법은, 전술한 핵체(11)의 부착 방법과 동일하기 때문에, 여기서는 그 상세를 생략한다.

이때, 제2 땜납 입자(114)의 평균 입경은 1㎛ 이상 또한 핵체(11)의 평균 입경 D의 0.5배 이하, 또한, 제1 땜납 입자(14)의 평균 입경 E보다도 작은 것이 바람직하고, 또한, 5∼10㎛의 범위 내인 것이 바람직하다. 제2 땜납 입자(114)의 입경이 이 범위 내인 것에 의해, 충분한 양의 제2 땜납 입자(114)가, 제1 땜납 입자(14)와 제1 점착층(5) 사이에 들어갈 수 있다.

또한, 이때, 서로 다른 입경의 제2 땜납 입자(114)를, 제1 점착층(5)에 입경마다 나누어 부착시켜도 상관없다. 이에 의해, 제1 점착층(5)을 제2 땜납 입자(114)로 균일하게 덮을 수 있다.

한편, 제2 땜납 입자(114)의 입경이 1㎛ 미만이면, 이 후의 리플로우 공정에 있어서, 핵체(11)와 단자부(2) 사이에, 융해한 땜납이 충분히 고루 퍼지지 않는다. 또한, 제2 땜납 입자(114)의 입경이 제1 땜납 입자(14)의 평균 입경 E의 0.5배를 초과하면, 이 후의 리플로우 공정에 있어서, 핵체(11)와 단자부(2) 사이에 융해한 땜납이 지나치게 많이 고루 퍼지기 때문에, 후술하는 땜납 범프(16)의 크기에 변동이 생겨 바람직하지 않다.

다음으로, 도 5(f)에 도시하는 바와 같이, 핵체(11) 및 제2 땜납 입자(114)를 피복하도록, 제2 점착층(13)을 형성한다. 여기에서의 제2 점착층(13)의 형성 방법은 제1 실시 형태에서의 제2 점착층(13)의 형성 방법과 동일하기 때문에, 여기서는 그 상세를 생략한다.

다음으로, 도 5(g)에 도시하는 바와 같이, 제2 점착층(13)을 개재하여, 핵체(11)의 표면(12)에 제1 땜납 입자(14)를 부착시킨다.

본 실시 형태의 회로 기판(1)의 제조 방법에 따르면, 제1 점착층(5)을 개재해서 단자부(2)에 핵체(11)를 부착시킨 후에, 단자부(2)에, 제1 땜납 입자(14)보다도 작은 제2 땜납 입자(114)를 부착시킨다. 이에 의해, 제2 땜납 입자(114)를 핵체(11)와 단자부(2) 사이의 간극에 들어가게 할 수 있다. 또한, 이 공정은, 정착 공정에서 제2 땜납 입자(114)끼리가 고착하기 때문에, 제2 땜납 입자(114) 전체를 단자부(2)에 안정적으로 부착시킬 수 있다. 그 때문에, 리플로우 공정에 있어서 보다 확실하게 핵체(11)와 단자부(2)를 접속할 수 있다.

(제4 실시 형태)

이하, 본 발명의 제4 실시 형태인 회로 기판(1)의 제조 방법에 대해서 도면을 참조하여 설명한다.

본 실시 형태는, 도 6(c)에 도시하는 바와 같이, 단자부(2) 상에 제2 땜납 입자(114)를 부착시킨 후에, 제1 점착층(5), 핵체(11), 제2 점착층(13)을 순차 형성하는 점이 제1 실시 형태와 상이하다. 이하, 그 상세를 설명한다.

우선, 도 6(a)∼(b)에 도시하는 바와 같이, 단자부(2)를 개구시킨다. 지금까지의 공정은, 제1 실시 형태와 마찬가지이기 때문에, 그 상세에 대해서는 설명을 생략한다. 다음으로, 도 6(c)에 도시하는 바와 같이 단자부(2)의 표면(4)에 도시하지 않은 점착부를 형성한다. 다음으로, 점착부를 통하여, 단자부(2)의 표면(4)을 피복하도록 제2 땜납 입자(114)를 부착시킨다.

이때, 제2 땜납 입자(114)의 평균 입경은 1㎛ 이상 또한 핵체(11)의 평균 입경 D의 0.5배 이하, 또한, 제1 땜납 입자(14)의 평균 입경 E보다도 작은 것이 바람직하고, 또한, 5∼10㎛의 범위 내인 것이 바람직하다. 제2 땜납 입자(114)의 입경이 이 범위 내인 것에 의해, 충분한 양의 제2 땜납 입자(114)가, 제1 땜납 입자(14)와 제1 점착층(5) 사이에 들어갈 수 있다. 또한, 제2 땜납 입자(114)의 입경을 이 범위로 함으로써, 후술하는 땜납 범프(16)를 균일한 크기로 형성할 수 있다.

다음으로, 도 6(d)에 도시하는 바와 같이, 단자부(2)의 표면(4)과 제2 땜납 입자(114)를 피복하도록, 제1 점착층(5)을 형성한다. 제1 점착층(5)의 형성 방법은 제1 실시 형태와 동일하기 때문에, 여기서는 그 상세를 생략한다.

이 후, 도 6(e)에 도시하는 바와 같이 제1 점착층(5)을 개재해서 단자부(2) 상에 핵체(11)를 부착시킨 후에, 도 6(f)에 도시하는 바와 같이 핵체(11)를 피복하도록, 제2 점착층(13)을 형성한다. 그 후, 도 6(g)에 도시하는 바와 같이, 제2 점착층(13)을 개재하여, 핵체(11)의 표면(12)에 제1 땜납 입자(14)를 부착시킨다. 이들 공정은, 제1 실시 형태와 동일하기 때문에, 여기서는 그 상세를 생략한다.

본 실시 형태의 회로 기판(1)의 제조 방법에 따르면, 제2 땜납 입자(114) 상에 핵체(11)가 배치되기 때문에, 정착 공정에서, 제2 땜납 입자(114)와 핵체(11)를 강고하게 고착시킬 수 있다. 그 때문에, 리플로우 시의 핵체(11)의 탈락을 방지할 수 있다. 또한, 리플로우 시에 확실하게 핵체(11)와 단자부(2) 사이에, 융해한 제2 땜납 입자(114)를 고루 퍼지게 할 수 있기 때문에, 핵체(11)와 단자부(2)를 확실하게 접속시킬 수 있다.

(제5 실시 형태)

이하, 본 발명의 제5 실시 형태인 회로 기판(1)의 제조 방법에 대해서 도면을 참조하여 설명한다.

본 실시 형태는, 도 7(c)에 도시하는 바와 같이, 단자부(2) 상에 제2 땜납 입자(114)를 부착시킨 후에, 제2 땜납 입자(114)를 리플로우해서 땜납 피막(114a)을 형성하고, 제1 점착층(5), 핵체(11), 제2 점착층(13)을 순차 형성하는 점이 제1 실시 형태와 상이하다. 이하, 그 상세를 설명한다.

우선, 도 7(a)∼(b)에 도시하는 바와 같이, 단자부(2)를 개구시킨다. 지금까지의 공정은, 제1 실시 형태와 마찬가지이기 때문에, 그 상세에 대해서는 설명을 생략한다. 다음으로, 단자부(2)의 표면(4)에 도시하지 않은 점착부를 형성한다. 다음으로, 점착부를 통하여, 단자부(2)의 표면(4)을 피복하도록 제2 땜납 입자(114)를 부착시킨다. 이 상태를 도 7(c)에 도시한다.

이때, 제2 땜납 입자(114)의 평균 입경은 1㎛ 이상 또한 단자부(2)의 직경 F의 1/3 이하인 것이 바람직하다. 제2 땜납 입자(114)의 입경이 이 범위 내인 것에 의해, 이 후의 리플로우 공정에 있어서, 표면이 충분히 평탄한 땜납 피막(114a)을 형성할 수 있다.

한편, 제2 땜납 입자(114)의 입경이 1㎛ 미만이면, 이 후의 리플로우 공정에 있어서, 핵체(11)와 단자부(2) 사이에, 융해한 땜납이 충분히 고루 퍼지지 않는다. 또한, 제2 땜납 입자(114)의 입경이 단자부(2)의 직경 F의 1/3을 초과하면, 이 후의 리플로우 공정에 있어서, 표면이 볼록 형상으로 불룩해진 땜납 피막(114a)이 형성된다. 그 때문에, 그 후의 공정에서 핵체(11)가 부착되기 어려워져, 바람직하지 않다.

다음으로, 도 7(d)에 도시하는 바와 같이, 제2 땜납 입자(114)를 리플로우한다. 이에 의해, 단자부(2)의 표면(4)을 피복하도록 땜납 피막(114a)이 형성된다.

이때, 땜납 피막(114a)은 전술한 슈퍼 저스트 피트법(점착부를 개재해서 부착시킨 땜납 분말을 리플로우하는 방법)에 한정되지 않고, 도금법에 의해 형성해도 상관없다. 또한, 땜납 피막(114a)을 도금법에 의해 형성하는 경우에는, 땜납 피막(114a)의 두께는 3㎛ 정도로 할 수 있다. 본 실시 형태에서 정착 공정에서의 정착성의 개선을 안정적으로 얻기 위해서는 0.5㎛ 이상이 바람직하다. 또한, 1㎛ 이상으로 하면, 보다 안정적인 정착을 행할 수 있어서 바람직하다. 또한, 두께의 상한은 정착 공정에서의 정착성에는 직접 영향을 주지 않지만, 경제적인 점으로부터 10㎛ 이하인 것이 바람직하다. 이 방법에 따르면, 땜납 피막(114a)을 균일한 두께로 형성할 수 있기 때문에, 땜납 범프(16)를 균일한 높이로 형성할 수 있다.

다음으로, 도 7(e)에 도시하는 바와 같이, 땜납 피막(114a)을 피복하도록, 제1 점착층(5)을 형성하고, 또한, 제1 점착층(5) 및 땜납 피막(114a)을 개재해서 단자부(2) 상에 핵체(11)를 부착시킨다. 제1 점착층(5)의 형성 방법은 제1 실시 형태와 동일하기 때문에, 여기서는 그 상세를 생략한다.

이 후, 도 7(e)에 도시하는 바와 같이 제1 점착층(5)을 개재해서 단자부(2) 상에 핵체(11)를 부착시킨 후에, 도 7(f)에 도시하는 바와 같이 핵체(11)를 피복하도록, 제2 점착층(13)을 형성한다. 그 후, 도 7(g)에 도시하는 바와 같이, 제2 점착층(13)을 개재하여, 핵체(11)의 표면(12)에 제1 땜납 입자(14)를 부착시킨다. 이들 공정은, 제1 실시 형태와 동일하기 때문에, 여기서는 그 상세를 생략한다.

다음으로, 핵체(11), 제1 땜납 입자(14) 및 제2 땜납 입자(114)의 정착을 행한다. 그 후, 리플로우에 의해 제1 땜납 입자(14)와 함께 땜납 피막(114a)을 용융해서 땜납층(15)을 형성한다. 그 후, 제1 실시 형태와 마찬가지의 공정을 행함으로써, 본 실시 형태의 회로 기판(1)이 제조된다.

본 실시 형태의 회로 기판(1)의 제조 방법에 따르면, 땜납 피막(114a) 상에 핵체(11)가 배치되기 때문에, 정착 공정에서, 땜납 피막(114a)과 핵체(11)를 강고하게 고착시킬 수 있다. 그 때문에, 리플로우 시의 핵체(11)의 탈락을 방지할 수 있다. 또한, 리플로우 시에 확실하게 핵체(11)와 단자부(2) 사이에, 융해한 땜납 피막(114a)을 고루 퍼지게 할 수 있기 때문에, 핵체(11)와 단자부(2)를 확실하게 접속시킬 수 있다.

이들 제조 방법은, 모두 핵체(11)의 탈락을 방지함과 함께, 수율을 향상시키는 효과가 있다. 어느 제조 방법을 선택할지는, 공정에 따라, 회로 기판이 받는 열 이력 등이 상이하기 때문에, 사용하는 회로 기판의 종류, 형상, 전극 사이즈 등에 의해, 적절히 선택하면 된다.

(제6 실시 형태)

이하, 본 발명의 제6 실시 형태인 회로 기판(1)의 제조 방법에 대해서 도면을 참조하여 설명한다. 본 실시 형태가 제1 실시 형태와 상이한 점은, 본 발명의 공정에 있어서 미리 제1 땜납 입자 부착 핵체(30)를 형성하고나서, 제1 점착층(5) 상에 제1 땜납 입자 부착 핵체(30)를 부착하는 점이다. 따라서, 이하의 설명에서는 그 부분만을 설명하고, 전체의 공정에 대해서는 설명을 생략한다.

우선, 제2 점착성 부여 화합물을 이용해서 핵체(11)의 표면(12)에 점착성을 부여하고, 제2 점착층(13)을 형성한다. 다음으로, 공기 중, 불활성 가스 분위기 중, 또는, 제1 땜납 입자(14)를 포함하는 분산액(41) 중에서, 제1 땜납 입자(14)를 제2 점착층(13)에 부착시키고, 도 8(a)에 도시하는 제1 땜납 입자 부착 핵체(30)를 형성한다. 이 제1 땜납 입자 부착 핵체(30)는, 핵체(11)의 표면(12)에 형성된 제2 점착층(13)과, 제2 점착층(13)을 개재해서 핵체(11)의 표면(12)에 부착된 제1 땜납 입자(14)로 구성되어 있다.

본 실시 형태에서는, 핵체(11)의 표면(12)에 제2 점착층(13)을 형성하는 공정은 공기 중에서 행하고, 제2 점착층(13)에 제1 땜납 입자(14)를 부착시키는 공정은 분산액(41) 중에서 행하는 것이 바람직하다.

다음으로, 제1 실시 형태의 도 1(a)∼도 1(c)에 도시하는 공정과 마찬가지로 하여, 회로 기판(1)의 단자부(2) 표면을 피복하도록 제1 점착층(5)을 형성한다. 다음으로, 도 8(b)에 도시하는 바와 같이, 제1 점착층(5)에, 미리 형성한 제1 땜납 입자 부착 핵체(30)를 부착시킨다. 그 방법에 대하여 이하 설명한다.

우선, 공기 중, 불활성 가스 분위기 중에서 제1 땜납 입자 부착 핵체(30)를 부착시키는 방법에 대해서 설명한다. 처음으로, 공기 또는 불활성 가스를 채운 용기 내에 제1 땜납 입자 부착 핵체(30)를 투입한다. 다음으로, 용기 내에 제1 점착층(5)까지 형성된 회로 기판(1)을 설치한다. 다음으로, 용기를 경사 또는 진동시켜, 제1 점착층(5)과 제1 땜납 입자 부착 핵체(30)를 접촉시킨다. 이에 의해, 제1 점착층(5)에 제1 땜납 입자 부착 핵체(30)가 부착된다.

다음으로, 액체 중에서 제1 땜납 입자 부착 핵체(30)를 부착시키는 방법을 설명한다. 우선, 도 3에 도시하는 바와 같이, 물 등의 분산액(41)을 용기(40) 내에 넣고, 또한 제1 땜납 입자 부착 핵체(30)를 분산액(41)에 첨가한다. 다음으로, 용기(40)를 기울여서 분산액(41)과 제1 땜납 입자 부착 핵체(30)를 한쪽에 모으고, 회로 기판(1)이 분산액(41)이나 제1 땜납 입자 부착 핵체(30)에 접촉하지 않도록 용기 내에 설치한다. 그 후, 용기(40)를 좌우로 틸팅시킴으로써, 분산액(41) 중에서 제1 점착층(5)과 제1 땜납 입자 부착 핵체(30)가 접촉한다. 이에 의해, 제1 점착층(5)에 제1 땜납 입자 부착 핵체(30)가 부착된다.

그 후, 제1 실시 형태의 도 2(a)∼도 2(d)에 도시하는 공정과 마찬가지로 하여, 제1 땜납 입자(14)를 용융시키고, 핵체(11)의 표면(12)에 땜납층(15)을 형성한다. 그 후, 회로 기판(1)에 전자 부품(22)을 실장한다.

본 실시 형태의 제조 방법에 따르면, 제1 실시 형태의 경우와 마찬가지의 효과 외에, 하기 효과가 얻어진다.

즉, 본 실시 형태의 회로 기판(1)의 제조 방법에 따르면, 제1 땜납 입자 부착 핵체(30)를 단자부(2)에 부착시킨 후에, 제1 땜납 입자(14)를 가열 용융한다. 이에 의해, 핵체(11)의 표면(12)에 땜납층(15)을 형성할 수 있어, 표면이 땜납으로 도금된 땜납 부착 핵체를 이용한 경우에 비해, 공정을 대폭 간소화할 수 있다.

또한, 전자 부품(22) 등을 장착한 경우에는 핵체(11)가 스페이서로 되기 때문에, 전자 부품(22)의 자세를 기울이는 일없이 전자 부품을 실장할 수 있다.

또한, 회로 기판(1) 상에 개구부(6)를 갖는 레지스트층(3)을 형성한 후에 제1 점착층(5)을 형성하기 때문에, 단자부(2) 이외의 부분에는 제1 점착층(5)이 형성되지 않는다. 이에 의해, 제1 땜납 입자 부착 핵체(30)를 선택적으로 단자부(2)에 부착시킬 수 있다. 또한, 개구부(6) 내에 제1 땜납 입자 부착 핵체(30)를 부착시키기 때문에, 제1 점착층(5)의 점착력이 약한 경우라도, 제1 땜납 입자 부착 핵체(30)가 개구부(6) 밖으로 탈락하는 것을 방지할 수 있다. 이에 의해, 모두의 단자부(2)에 확실하게 제1 땜납 입자 부착 핵체(30)를 부착시킬 수 있다.

또한, 제1 땜납 입자 부착 핵체(30)를 포함하는 분산액(41) 중에서, 제1 점착층(5)에 제1 땜납 입자 부착 핵체(30)를 부착시킴으로써, 각 단자부(2)에 대한 제1 땜납 입자 부착 핵체(30)의 부착량을 균일하게 할 수 있다. 이에 의해 예를 들면, 1개의 단자부(2)에 대하여 1개의 제1 땜납 입자 부착 핵체(30)를 확실하게 부착시킬 수도 있다.

또한, 제1 땜납 입자(14)를 포함하는 분산액(41) 중에서 제2 점착층(13)에 제1 땜납 입자(14)를 부착시킴으로써, 각 핵체(11)에 대한 제1 땜납 입자(14)의 부착량을 균일하게 할 수 있다. 또한, 핵체의 표면에 땜납층을 도금 등으로 형성하는 경우에 비해, 공정을 대폭 간소화할 수 있다.

<실시예>

이하, 실시예에 의해 본 발명을 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.

(실시예 1)

우선, 핵체(11)로서 입경 50㎛의 순Cu제의 볼을 준비하였다. 다음으로, 직경 80㎛의 구리로 이루어지는 단자부(2)가 약 1000개 배치되어 있는 회로 기판(1)을 준비하고, 통상적인 포토리소그래피를 이용하여, 두께 20㎛의 절연성의 레지스트층(3)을 형성하였다. 이에 의해, 단자부(2)를 노출시키는 구성의, 직경 80㎛의 원 형상의 개구부(6)가 형성되었다. 다음으로, 제1 점착성 부여 화합물을 포함하는 점착성 용액으로서, 상기 일반 화학식 3의 R12의 알킬기가 C₁₁H₂₃이며, R11이 수소 원자인 이미다졸계 화합물의 2질량％ 수용액을 준비하고, 아세트산에 의해 pH를 약 4로 조정하였다. 다음으로 점착성 용액을 40℃로 가온하고, 염산수용액에 의해 전처리한 회로 기판(1)을 3분간 침지하여, 단자부(2)의 표면(4)을 피복하도록 제1 점착층(5)을 형성하였다.

다음으로, 내치수가 200㎜×120㎜×150㎜인 크기의 입자 부착 장치를 준비하였다. 또한, 이 입자 부착 장치에는, 투입구를 갖는 용기(40)가 설치되어 있고, 회로 기판(1)을 수평 방향으로 투입할 수 있는 구성으로 되어 있다. 다음으로, 용기(40) 내에, 물 1600㎖와 구리로 이루어지는 평균 입경 50㎛의 핵체(11)를 약 400g 투입하였다. 다음으로, 땜납 입자 부착 장치를 기울여, 물과 핵체(11)를 용기(40) 내의 한쪽 측에 모은 후, 핵체(11)에 닿지 않도록, 회로 기판(1)을 용기(40) 내에 투입하였다. 그 후, 30∼60초간, 용기(40)를 좌우로 30°틸팅시킴으로써, 제1 점착층(5)을 개재해서 핵체(11)를 회로 기판(1)에 부착시켰다. 이때, 틸팅의 주기는 10초/회로 하였다.

그 후, 장치로부터 회로 기판(1)을 취출하고, 순수로 가볍게 세정한 후, 회로 기판(1)을 건조시켰다.

다음으로, 재차, 전술한 점착성 부여 화합물 용액을 이용하여, 핵체(11)의 표면(12)에 제2 점착층(13)을 형성하였다.

다음으로, 상기 땜납 입자 부착 장치에 1600㎖의 물과, 96.5Sn/3.5Ag의 조성으로 평균 입경이 10㎛인 제1 땜납 입자(14)를 400g 투입하였다. 다음으로, 땜납 입자 부착 장치를 기울여, 물과 제1 땜납 입자(14)를 용기(40) 내의 한쪽 측에 모은 후, 제1 땜납 입자(14)에 닿지 않도록, 회로 기판(1)을 용기 내에 투입하였다. 그 후, 30∼60초간, 용기(40)를 좌우로 30°틸팅시킴으로써, 제2 점착층(13)을 개재해서 핵체(11)에 제1 땜납 입자(14)를 부착시켰다. 이때, 틸팅의 주기는 5초/회로 하였다.

다음으로, 회로 기판(1)을 180℃의 오븐에 넣어서 20분간 가열하고, 핵체(11) 및 제1 땜납 입자(14)를 정착시켰다. 다음으로, 플럭스를 회로 기판(1)의 표면에 분무해서 도포하고, 리플로우로에 회로 기판(1)을 투입해서 3분간, 240℃의 질소 분위기 중에서 가열하고, 단자부(2) 상에 높이 약 53㎛의 땜납 범프(16)를 형성하였다.

이 결과, 땜납 범프(16)의 높이의 변동은 표준 편차로 1.5㎛이며, 핵체(11)의 입경의 변동과 동일 정도였다. 또한, 땜납 범프(16)가 미부착인 단자부(2)는 발견되지 않았다.

(실시예 2)

핵체(11)의 입경을 50㎛, 제1 땜납 입자(14)의 입경을 20㎛으로 한 것 이외의 조건은, 실시예 1과 마찬가지로 해서, 핵체(11)에 제1 땜납 입자(14)를 부착시킬 때까지의 공정을 행하였다.

이 후, 마찬가지인 공정에 의해, 제2 점착층(13)을 개재해서 입경 10㎛의 제2 땜납 입자(114)를, 수중에서 단자부(2)에 부착시켰다.

그 후, 실시예 1과 마찬가지로 세정, 건조, 리플로우를 행하고, 땜납 범프(16)를 제조하였다.

(실시예 3)

핵체(11)의 입경을 50㎛으로 하고 실시예 1과 마찬가지로, 제1 점착층(5)에 핵체(11)를 부착시킬 때까지의 공정을 행하였다.

그 후, 제1 점착층(5)에, 대기 중에서 입경 5㎛의 제2 땜납 입자(114)를 부착시켰다. 그 후, 제1 땜납 입자(14)의 입경을 20㎛으로 것 이외의 조건은, 실시예 1과 마찬가지로 해서, 수중에서 제1 땜납 입자(14)를 핵체(11)에 부착시켰다.

(실시예 4)

실시예 1과 마찬가지로, 단자부(2)를 노출시키는 구성의 레지스트층(3) 및 개구부(6)를 형성한 후, 점착부를 통하여, 단자부(2)의 표면(4)을 피복하도록, 입경 10㎛의 제2 땜납 입자(114)를 부착시켰다. 그 후, 핵체(11)의 입경을 50㎛으로 하고, 제1 땜납 입자(14)의 입경을 20㎛으로 한 것 이외의 조건은, 실시예 1과 마찬가지로 해서 땜납 범프(16)를 제조하였다.

(실시예 5)

실시예 1와 마찬가지로, 단자부(2)를 노출하는 구성의 레지스트층(3) 및 개구부(6)를 형성한 후, 점착부를 통하여, 단자부(2)의 표면(4)을 피복하도록, 입경 10㎛의 제2 땜납 입자(114)를 부착시켰다. 그 후, 핵체(11)의 입경을 50㎛으로 하고, 제1 땜납 입자(14)의 입경을 20㎛으로 한 것 이외의 조건은, 실시예 1과 마찬가지로 해서 땜납 범프(16)를 제조하였다.

(실시예 6)

실시예 1과 마찬가지로, 단자부(2)를 노출시키는 구성의 레지스트층(3) 및 개구부(6)를 형성한 후, 무전해 도금에 의해, 단자부(2)를 피복하도록 두께 3㎛의 주석 합금의 도금을 형성하였다. 그 후, 핵체(11)의 입경을 50㎛으로 하고, 제1 땜납 입자(14)의 입경을 20㎛으로 한 것 이외의 조건은, 실시예 1과 마찬가지로 해서 땜납 범프(16)를 제조하였다.

실시예 2∼실시예 6의 결과, 모두 땜납 범프(16)의 결과, 모두 정착 공정, 리플로우 공정에 있어서의 핵체(11)의 탈락은 없고, 땜납 범프(16)가 미부착인 단자부(2)는 보이지 않았다.

(산업상의 이용 가능성)

이 방법으로 형성한 땜납 범프는, 납을 많이 포함하는 고융점 땜납을 사용하지 않고 형성할 수 있어, 납 프리화를 달성함과 함께, Pb 동위체로부터의 α선에 의한 오동작의 문제도 해결할 수 있다. 또한, 핵체를 핵에 갖는 땜납 범프를, 고가의 구리핵 땜납 볼을 이용하는 일없이 작성할 수 있기 때문에, 땜납 범프의 높이가 불균일하게 되는 문제나, 칩을 탑재할 때의 리플로우 시에 칩이 함몰되는 문제를, 저코스트로 해결할 수 있다. 본 방법은, 미세한 회로 기판에 적합한 방법으로서, 집적도가 높고, 또한, 신뢰성이 높은 전자 기기를 제공할 수 있게 된다.

1 : 회로 기판
1a : 회로 기판의 상면
2 : 단자
3 : 레지스트층
4 : 단자부의 표면
5 : 제1 점착층
6 : 개구부
11 : 핵체
12 : 핵체의 표면
13 : 제2 점착층
14 : 제1 땜납 입자
15 : 땜납층
16, 20 : 땜납 범프
22 : 전자 부품
23 : 전자 부품 본체
24 : 전자 부품의 단자부
25 : 도금층
30 : 제1 땜납 입자 부착 핵체
40 : 용기
41 : 분산액
114 : 제2 땜납 입자
114a : 땜납 피막

Claims

회로 기판 상의 단자부의 표면에, 제1 점착성 부여 화합물을 도포해서 제1 점착층을 형성하는 공정과,
상기 단자부의 상기 제1 점착층 상에 핵체를 부착하는 공정과,
상기 핵체의 표면에, 제2 점착성 부여 화합물을 도포해서 제2 점착층을 형성하는 공정과,
상기 핵체 표면의 상기 제2 점착층 상에 제1 땜납 입자를 부착하는 공정과,
상기 제1 땜납 입자를 용융하여, 상기 핵체의 표면에 땜납층을 형성하는 공정을 구비해서 이루어지는 회로 기판의 제조 방법.
제1항에 있어서,
상기 단자부의 표면에, 상기 제1 점착성 부여 화합물을 도포해서 상기 제1 점착층을 형성하는 공정과,
상기 제2 점착층을 개재하여 표면에 상기 제1 땜납 입자가 부착되어 이루어지는 제1 땜납 입자 부착 핵체를, 상기 제1 점착층 상에 부착하는 공정과,
상기 제1 땜납 입자를 용융하여, 상기 핵체의 표면에 상기 땜납층을 형성하는 공정을 구비해서 이루어지는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 제2 점착층 상에 상기 제1 땜납 입자를 부착하는 공정 후에, 상기 단자부의 표면에 상기 제1 점착층을 개재하여 제2 땜납 입자를 부착시키는 공정을 갖고, 상기 땜납층을 형성하는 공정 시에, 상기 제1 땜납 입자와 함께 상기 제2 땜납 입자를 용융하는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 제1 점착층 상에 상기 핵체를 부착하는 공정과, 상기 제2 점착층을 형성하는 공정 사이에, 상기 단자부의 표면에 상기 제1 점착층을 개재하여 제2 땜납 입자를 부착시키는 공정을 갖고, 상기 땜납층을 형성하는 공정 시에, 상기 제1 땜납 입자와 함께 상기 제2 땜납 입자를 용융하는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 제1 점착층을 형성하는 공정 전에, 상기 단자부의 표면에 제2 땜납 입자를 부착시키는 공정을 갖고, 상기 땜납층을 형성하는 공정 시에, 상기 제1 땜납 입자와 함께 상기 제2 땜납 입자를 용융하는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 단자부의 표면에 제2 땜납 입자를 부착시키는 공정과,
상기 제2 땜납 입자를 융해시켜, 상기 단자부의 표면에 땜납 피막을 형성하는 공정과,
상기 단자부의 표면에, 상기 땜납 피막을 개재하여 제1 점착성 부여 화합물을 도포해서 제1 점착층을 형성하는 공정을 구비하고,
상기 땜납층을 형성하는 공정 시에, 상기 제1 땜납 입자와 함께 상기 땜납 피막을 용융하는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 단자부의 표면에, 도금법에 의해 땜납 피막을 형성하는 공정과,
상기 단자부의 표면에, 상기 땜납 피막을 개재하여 제1 점착성 부여 화합물을 도포해서 제1 점착층을 형성하는 공정을 구비하고,
상기 땜납층을 형성하는 공정 시에, 상기 제1 땜납 입자와 함께 상기 땜납 피막을 용융하는 것을 특징으로 하는 회로 기판의 제조 방법.
제3항에 있어서,
상기 제2 땜납 입자의 평균 입경이, 1㎛ 이상 또한 상기 제1 땜납 입자의 평균 입경의 0.4배 이하인 것을 특징으로 하는 회로 기판의 제조 방법.
제4항 또는 제5항에 있어서,
상기 제2 땜납 입자의 평균 입경이, 1㎛ 이상 또한 상기 핵체의 평균 입경의 0.5배 이하, 또한, 상기 제1 땜납 입자보다도 작은 것을 특징으로 하는 회로 기판의 제조 방법.
제9항에 있어서,
상기 제2 땜납 입자의 평균 입경이, 5∼10㎛인 것을 특징으로 하는 회로 기판의 제조 방법.
제6항에 있어서,
상기 제2 땜납 입자의 평균 입경이, 1㎛ 이상 또한 상기 단자부의 직경의 1/3 이하인 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 핵체를 포함하는 분산액 중에, 상기 제1 점착층을 갖는 상기 회로 기판을 침지시켜, 상기 제1 점착층에 상기 핵체를 부착하는 것을 특징으로 하는 회로 기판의 제조 방법.
제2항에 있어서,
상기 제1 땜납 입자 부착 핵체를 포함하는 분산액 중에, 상기 제1 점착층을 갖는 상기 회로 기판을 침지시켜, 상기 제1 점착층에 상기 제1 땜납 입자 부착 핵체를 부착하는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 제1 땜납 입자를 포함하는 분산액 중에, 상기 제2 점착층을 갖는 상기 핵체가 부착된 상기 회로 기판을 침지시켜, 상기 핵체의 표면에 상기 제1 땜납 입자를 부착시키는 것을 특징으로 하는 회로 기판의 제조 방법.
제2항에 있어서,
상기 제1 땜납 입자를 포함하는 분산액 중에, 상기 제2 점착층을 갖는 상기 핵체를 침지시켜, 상기 제2 점착층에 상기 제1 땜납 입자를 부착함으로써, 상기 제1 땜납 입자 부착 핵체를 형성하는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 핵체로서 금속 볼을 이용하는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 핵체가 구리로 이루어지는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 제1 점착층을 형성하는 공정에 있어서, 상기 단자부를 노출시키는 개구부를 갖는 절연층을 상기 회로 기판 상에 형성하고나서, 상기 제1 점착층을 형성하는 것을 특징으로 하는 회로 기판의 제조 방법.