KR101195075B1 - 배선 기판 및 그 제조 방법 - Google Patents

배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101195075B1
KR101195075B1 KR1020080099795A KR20080099795A KR101195075B1 KR 101195075 B1 KR101195075 B1 KR 101195075B1 KR 1020080099795 A KR1020080099795 A KR 1020080099795A KR 20080099795 A KR20080099795 A KR 20080099795A KR 101195075 B1 KR101195075 B1 KR 101195075B1
Authority
KR
South Korea
Prior art keywords
core substrate
hole
wiring board
insulating
insulating layer
Prior art date
Application number
KR1020080099795A
Other languages
English (en)
Other versions
KR20090037835A (ko
Inventor
가츠야 후카세
기시오 요코우치
히데아키 요시무라
Original Assignee
후지쯔 가부시끼가이샤
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤, 신꼬오덴기 고교 가부시키가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090037835A publication Critical patent/KR20090037835A/ko
Application granted granted Critical
Publication of KR101195075B1 publication Critical patent/KR101195075B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10234Metallic balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10416Metallic blocks or heatsinks completely inserted in a PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Abstract

배선 기판이 제공된다. 상기 배선 기판은, 도전성 재료로 형성되고 스루 홀(through hole)을 갖는 코어 기판과, 상기 코어 기판의 제 1 면 및 제 2 면 상에 형성된 절연층과, 상기 절연층을 통해서 상기 제 1 및 제 2 면 상에 형성되는 배선 패턴과, 상기 스루 홀 내에 형성되고 상기 배선 패턴에 전기적으로 접속되는 비아(via)를 구비하고 있다. 상기 비아는, 도전체 볼 및 도전체부를 구비하고 있다. 상기 도전체 볼은 도전성 표면 및 이 도전성 표면을 덮고 있는 절연 부재를 가지고 있다. 상기 도전성 표면의 일부는 상기 절연 부재로부터 노출되어 있다. 상기 도전체부는 상기 노출된 도전성 표면 및 상기 배선 패턴에 전기적으로 접속되어 있다. 상기 절연 부재와 상기 절연층의 적어도 하나는 상기 비아와 상기 코어 기판 사이에 개재(interpose)되어 있다.
도전성 재료, 스루 홀, through hole, 코어 기판, 절연층, 배선 패턴, 비아, 도전체 볼

Description

배선 기판 및 그 제조 방법{WIRING SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 출원은 2007 년 10 월 12 일자로 출원한 일본국 특허 출원 번호 제 2007-267116 호에 기초한 것으로서 상기 출원의 우선권을 주장하며, 이로써 그 전체 내용은 참조에 의해서 본원에 합체된다.
본 발명은 배선 기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 도전성 재료로 형성된 코어 기판의 양면에 절연층을 통해서 배열 설치된 배선 패턴이, 상기 코어 기판을 관통하는 스루 홀 내에 형성된 비아에 의해 서로 전기적으로 접속되어 있는 코어층을 구비하는 배선 기판 및 그 제조 방법에 관한 것이다.
최근, 예를 들면, 배선 기판의 열 팽창 계수를 감소시키기 위해서, 코어 기판으로서, 주로 카본 파이버와 절연성 수지로 형성되고, 배선 기판의 다른 부재의 열 팽창 계수보다 낮은 열 팽창 계수를 갖는 코어 기판(이하, 단순하게 낮은 열 팽창 계수를 갖는 코어 기판이라 함)이 사용되고 있다(예를 들면, 국제 공개 특허 제 WO2004/064467 호 참조).
그러나, 상기 코어 기판에서는, 낮은 열 팽창 계수를 갖는 코어 기판으로서 도전성 카본 파이버가 사용되고 있었다. 이 때문에, 도 7에 나타낸 바와 같이, 배선 기판(100)을 구성하는 코어층(102)에는, 스루 홀(104)과 비아(106)의 내벽면 사이에 절연층(102b)이 개재된 채로 코어 기판(102a)을 관통하여 통과하는 스루 홀(104) 내에 비아(106)가 형성되어 있다. 비아는 절연성 수지로 형성된 절연층(102b)을 통해서, 열 팽창 계수가 낮은 코어 기판(102a)의 양면 상에 형성된 배선 패턴(102c, 102c)을 전기적으로 접속하고 있다. 비아(106)는, 절연층(102b)을 통하여 스루 홀(104) 내에 형성된 실린더 형상의 비아(106a)이며, 이 실린더 형상 비아(106a)의 중공부는 수지(106b)로 충전되어 있다.
도 7에 나타낸 배선 기판(100)에서는, 절연층(108)을 사이에 개재한 채로 코어층(102)의 양면 상에 배선 패턴(110)이 형성되어 있다.
도 7에 나타낸 배선 기판(100)을 제조하기 위해서는, 먼저, 도 8a에 나타낸 바와 같이, 카본 파이버와 절연성 수지로 형성되고 열 팽창 계수가 낮은 코어 기판(102a) 내에 드릴(drill)에 의해 스루 홀(104)을 형성한다. 이후에, 도 8b에 나타낸 바와 같이, 코어 기판(102a)의 양면 상에 절연성 수지로 절연층(102b)을 형성하고, 스루 홀(104)을 절연성 수지로 충전한다.
또한, 도 8c에 나타낸 바와 같이, 코어 기판(102a)의 스루 홀(104) 내에, 드릴에 의해, 스루 홀(104)의 직경보다 작은 직경의 스루 홀(105)을 형성한다. 이후 에, 도금 또는 증착에 의해서 절연층(102b)의 표면 및 스루 홀(105)의 내벽면 상에 금속층(114)을 형성한다(도 8d 참조).
도 8e에 나타낸 바와 같이, 스루 홀(105)은 절연 수지(106b)로 충전되어 있다. 이후에, 스루 홀(105)로부터 돌출하고 있는 절연성 수지(106b)의 돌출부를 연마에 의해서 제거함으로써 금속층(114)의 표면과 절연성 수지의 표면을 일치시킨다(도 8f 참조).
도 9a에 나타낸 바와 같이, 금속층(114)의 표면 및 절연성 수지(106b)의 연마면 상에 도금 증착에 의해 금속층(116)을 형성한다. 이후에, 금속층(114, 116)을 패터닝하여 배선 패턴(102c)을 형성함으로써, 코어층(102)을 형성한다(도 9b 참조).
코어층(102) 내에는, 절연층(102b)이 사이에 개재된 채로 도전성의 코어 기판(102a)을 관통하여 통과하는 스루 홀(104) 내에 비아(106)가 형성되어 있다. 비아(106)는, 절연층(102b)이 사이에 개재된 채로 스루 홀(104) 내에 형성되어 있는 실린더 형상의 비아(106a)이며, 이 실린더 형상 비아(106a)의 중공부에는 절연층(102b)을 형성하는 절연성 수지(106b)가 충전되어 있다.
이후에, 절연층(108)을 통해서 공지의 애디티브법(additive method) 또는 세미 애디티브법(semi-additive method)에 의해서 코어층(102)의 양면 상에 배선 패턴(110, 110, ...)이 적층된다. 따라서, 도 7에 나타낸 배선 기판(100)을 형성할 수 있게 된다.
또한, 금속선을 피복하는 수지 피막의 표면을 도금 금속에서 덮은 동축선을, 기판의 스루 홀 내에 삽입해서 형성되는 비아는 일본국 공개 특허 공보 제 2007-12746 호에 개시되어 있다. 상기 방법에 따르면, 비아(via)는 간단하게 형성될 수 있다.
그러나, 이 방법에서는, 스루 홀 내로 동축선을 삽입하는 경우에, 이 동축선의 정렬이 필요하며 또한 동축선의 금속선이 스루 홀의 세로 방향으로 노출될 필요가 있다. 이 때문에, 상술한 단계들은 번거롭게 된다. 또한, 동축선을 스루 홀 내에 삽입되도록 하기 위해서는, 이 동축선이 소정 수준의 강도를 가지고 있어야 한다. 이 때문에, 피치가 작은 비아를 형성하기 위해서 동축선을 가늘게 형성하는 경우에, 동축선의 좌굴이나 탈락 등이 발생할 가능성이 있었다.
도 7에 나타낸 배선 기판(100)에서는 코어 기판(102a)으로서, 카본 파이버와 절연성 수지로 이루어지고, 배선 기판의 다른 부재의 열 팽창 계수보다 낮은 열 팽창 계수를 갖는 코어 기판을 사용하고 있다. 이 때문에, 종래의 수지로 형성된 코어 기판을 사용하여 형성된 배선 기판과 비교하여, 배선 기판의 열 팽창 계수를 감소시킬 수 있게 된다. 따라서, 도 7에 나타낸 배선 기판(100) 상에 반도체 소자를 탑재하더라도, 반도체 소자와 배선 기판과의 열 팽창 계수의 차이에 의해서 초래되는 크랙의 발생을 감소시킬 수 있게 된다.
그러나, 도 7에 나타낸 배선 기판(100)에서는, 스루 홀의 내벽면을 따라서 형성된 절연층(102b)이 사이에 개재된 채로 코어 기판(102a) 내에 형성된 스루 홀(104) 내에 코어 기판(102a)을 관통하여 통과하는 비아(106)가 형성되어 있다.
이 때문에, 도 7에 나타낸 배선 기판(100)의 제조 단계에서는, 코어 기판(102a)를 관통하여 통과하도록 스루 홀(104)을 형성한 후에, 이 스루 홀(104) 내 에 절연성 수지를 충전하고 또한 스루 홀(105)을 재차 형성할 필요가 있다. 스루 홀(105)은 스루 홀(104)의 중심부에 정밀하게 형성되어야 한다. 이는 스루 홀(105)이 스루 홀(104)의 중심부로부터 어긋나게 되는 경우, 절연층(106a)의 두께에 편차가 발생하고 또한 비아(106)의 신뢰성이 열화될 가능성이 있기 때문이다.
또한, 절연층(106a)의 두께 편차를 가능한한 작게 하여 비아(106)의 신뢰성을 보장하기 위해서는, 스루 홀(104) 내에 스루 홀(105)을 형성하기 위한 가공 정밀도의 관점에서, 코어 기판(102a) 내에 형성되는 스루 홀(104)의 직경을 어느 정도 확보하여야 한다. 따라서, 피치(pitch)가 작은 비아(106)를 형성하기가 곤란해진다.
본 발명의 예시적인 실시예는 상술한 단점들을 해결하고 또한 상술하지 않은 다른 단점들도 해결한다. 그러나, 본 발명은 상술한 단점들을 극복하는데 필수적이지는 않으며, 따라서, 본 발명의 예시적인 실시예는 상술한 문제점들의 일부를 해결하지 않을 수도 있다.
따라서, 본 발명의 일 측면은 도전성 재료로 형성되는 코어 기판을 관통하여 통과하는 비아의 구조를 간단하게 할 수 있고 또한 이 비아를 작은 피치로 형성할 수 있는 배선 기판, 및 이 배선 기판의 제조 방법을 제공한다.
본 발명의 하나 또는 그 이상의 측면에 따르면, 배선 기판이 제공된다. 상기 배선 기판은, 도전성 재료로 형성되고 스루 홀(through hole)을 갖는 코어 기판과, 상기 코어 기판의 제 1 면 및 제 2 면 상에 형성된 절연층과, 상기 절연층을 통해서 상기 제 1 및 제 2 면 상에 형성되는 배선 패턴과, 상기 스루 홀 내에 형성되고 상기 배선 패턴에 전기적으로 접속되는 비아(via)를 구비하고 있다. 상기 비아는, 도전성 표면과, 상기 도전성 표면의 일 부분이 상기 절연 부재로부터 노출되도록 상기 도전성 표면을 덮고 있는 절연 부재를 갖는 도전체 볼, 및 상기 노출된 도전성 표면과 상기 배선 패턴에 전기적으로 접속된 도전체부를 포함하고 있다. 상기 절연 부재와 상기 절연층의 적어도 하나는 상기 비아와 상기 코어 기판 사이에 개재(interpose)되어 있다.
본 발명의 하나 또는 그 이상의 측면에 따르면, 상기 도전성 표면은 구형 금속 입자(spherical metal particle)를 함유하고 있는 금속 표면이고, 또한 상기 절연 부재는 절연성 수지막이다.
본 발명의 하나 또는 그 이상의 측면에 따르면, 상기 구형 금속 입자는 구리 입자이다.
본 발명의 하나 또는 그 이상의 측면에 따르면, 상기 코어 기판은 상기 배선 기판 내에서 열 팽창 계수가 가장 낮다.
본 발명의 하나 또는 그 이상의 측면에 따르면, 상기 코어 기판은 카본 파이버(carbon fiber)와 절연성 수지로 형성되어 있다.
본 발명의 하나 또는 그 이상의 측면에 따르면, 상기 스루 홀은 테이퍼진 스루 홀로서, 상기 코어 기판의 상기 제 1 면 상의 일 개구의 직경은 상기 코어 기판의 상기 제 2 면 상의 다른 개구보다 더 크다.
본 발명의 하나 똔느 그 이상의 측면에 따르면, 배선 기판을 제조하는 방법이 제공된다. 본 발명에 따른 방법은, (a) 도전성 재료로 형성된 코어 기판 내에 스루 홀을 형성하는 단계와, (b) 도전성 표면 및 이 도전성 표면의 전체를 덮고 있는 절연 부재를 갖고 있는 도전체 볼을 상기 스루 홀 내에 삽입하는 단계와, (c) 상기 코어 기판의 양면 상에 및 상기 스루 홀 내에 절연층을 형성하는 단계와, (d) 상기 코어 기판의 양면으로부터, 상기 도전체 볼의 상기 도전성 표면의 일부분이 상기 절연층 및 상기 절연 부재로부터 노출되고, 또한 리세스의 직경이 상기 스루 홀의 직경보다 더 작은 직경이 되도록, 상기 스루 홀 내에 리세스를 형성하는 단계와, (e) 상기 절연층을 통해서 상기 리세스 내에 및 상기 코어 기판의 양면 상에 금속층을 형성하는 단계, 및 (f) 상기 배선 패턴을 형성하기 위해서 상기 코어 기판의 양면 상에 형성되어 있는 상기 금속층을 패터닝하는 단계를 포함하고 있다.
본 발명의 하나 또는 그 이상의 측면에 따르면, 단계 (a)는 테이퍼진 형상 내에 상기 스루 홀을 형성하는 단계로서, 상기 코어 기판의 한쪽 표면 상의 개구 중의 하나의 직경이 상기 코어 기판의 다른 표면 상의 다른 개구의 직경보다도 더 큰 테이퍼진 형상 내에 상기 스루 홀을 형성하는 단계를 포함하고 있다.
또한, 단계 (c)는, 상기 절연층 상에 금속박(metal foil)을 적층하는 단계를 포함할 수도 있다. 다르게는, 단계 (c)에서, 금속박에 부착된 절연층을 사용할 수도 있다.
본 발명에 따르면, 도전성 표면이 절연 부재로 덮혀진 도전체 볼은 도전성 재료로 형성된 도전성 코어 기판을 관통하여 통과하는 스루 홀 내로 삽입되며, 이에 의해서 비아가 형성된다. 따라서, 도전체 볼의 절연 부재는 코어 기판의 스루 홀의 내벽면 상에 형성된 절연층의 일부로서 사용할 수 있게 된다.
그러므로, 코어 기판 내에 형성되는 스루 홀 내에 재차 스루 홀을 형성하지 않고도 비아를 형성할 수 있어, 피치가 작은 비아를 형성할 수 있게 된다.
또한, 도전체 볼의 절연 부재가 코어 기판의 스루 홀의 내벽면 상에 형성된 절연층의 일부로서 기능하기 때문에, 절연층의 두께 편차를 감소시킬 수 있고 또한 작은 피치로 형성된 비아의 신뢰성을 유지할 수 있게 된다.
또한, 본 발명에 따르면 도전성 코어 기판 내에 비아를 형성하는 종래 기술의 단계에서, 코어 기판을 관통하여 통과하도록 형성되는 스루 홀 내에 충전되는 수지 내에 스루 홀을 형성하는 단계와, 형성된 스루 홀의 내벽면 상에 금속층을 형성하는 단계, 및 연마 단계를 생략할 수 있게 된다. 따라서, 비아 제조 단계를 간단하게 할 수 있다.
또한, 본 발명에서는 전체 도전성 표면이 절연 부재로 덮혀 있는 도전제 볼을 사용하고 있다. 따라서, 코어 기판의 스루 홀 내로 도전체 볼을 삽입하는 경우에, 도전체 볼의 삽입 방향을 결정하는 단계를 생략할 수 있으며, 따라서 코어 기판의 스루 홀 내에 비아를 용이하게 형성할 수 있게 된다.
본 발명의 다른 측면 및 장점들은 이하의 발명의 상세한 설명, 도면, 및 특허청구범위로부터 명확하게 될 것이다.
본 발명에 따르면, 도전성 재료로 형성되는 코어 기판을 관통하여 통과하는 비아의 구조를 간단하게 할 수 있고 또한 이 비아를 작은 피치로 형성할 수 있다.
이하, 도면을 참고하여 본 발명의 예시적인 실시예에 대해서 설명하기로 한다.
본 발명의 일 실시예에 따른 배선 기판을 도 1에 나타내었다. 도 1에 나타낸 배선 기판(10) 내에는 배선 기판의 다른 부재의 열 팽창 계수보다 낮은 열 팽창 계수를 갖는 코어 기판(12a)을 갖는 코어층(12)이 형성되어 있다. 코어층(12)의 코어 기판(12a)은 카본 파이버 및 절연성 수지로 형성되어 있으며, 도전성 기판이다.
배선 패턴(12c, 12c)은 절연성 수지로 형성된 절연층(12b)을 통해서 코어 기판(12a)의 양면 상에 형성되어 있으며, 또한 코어 기판(12a)을 관통하여 통과하는 스루 홀(14) 내에 형성된 비아(22)에 의해서 서로 접속되어 있다. 비아(22)는 스루 홀(14)의 내주면과 접촉하게 되지 않고 스루 홀의 세로 방향으로 연장되어 있다.
비아(22)는 도전체 볼(22a)(구형 구리 입자)과 도전성 부분[구리 금속으로 형성된 기둥 형상 부분(22c, 22c)]을 구비하고 있다. 도전체 볼(22a)은 스루 홀(14) 내로 삽입된다. 또한, 도전체 볼(22)은 도전성 표면(구리 표면) 및 절연성 수지로 형성된 절연 부재(22b)를 가지고 있다. 절연 부재(22b)는 스루 홀(14)의 세로 방향을 향하고 있는 도전체 볼(22a) 부분을 제외한 상기 도전성 표면을 덮고 있다. 도전체부의 일 단부는 도전체 볼(22a)의 노출된 도전성 표면(구리 표면)에 접속되어 있다. 도전체부의 다른 단부[기둥 형상 부분(22c, 22c)]는, 절연성 수지로 형성되고 코어 기판(12a)의 양면 상에 형성되는 절연층(12b)을 관통하여 통과하고, 배선 패턴(12c, 12c)에 전기적으로 접속된다.
기둥 형상 부분(22c, 22c)의 일단에 접속되어 있는 도전체 볼(22a)의 도전성 표면(구리 표면)이 노출되어 있는 노출면은 코어 기판(12a)을 관통하여 통과하도록 형성된 스루 홀(14)의 세로 방향을 향하고 있다. 한편, 상기 노출면을 제외한 도전체 볼(22a)의 도전성 표면(구리 표면)을 덮는 절연성 부재(22b)는 제거되지 않고, 남겨져 있다. 따라서, 도전체 볼(22a)의 도전성 표면을 덮는 절연성 부재(22b) 부분은, 코어 기판(12a)을 관통하여 통과하도록 형성된 스루 홀(14)의 내벽면과 도전체 볼(22a) 사이에 절연층을 형성하고 있다.
기둥 형상 부분(22c, 22c)[또는 도전체 볼(22a)의 둘레면을 덮는 절연성 부재(22b)]과 스루 홀(14)의 내벽면 사이의 틈(gap)은, 절연층(12b)의 절연성 수지로 충전되어 있다.
이와 같은 방식으로, 도 1에 나타낸 배선 기판(10)에서는, 코어층(12)의 비아 구조를, 도 7에 나타낸 코어층(102)의 비아 구조와 비교하여 간단하게 할 수 있고, 또한 비아(22)를 좁은 피치로 형성할 수 있다.
한편, 도 1에 나타낸 배선 기판(10)에서는, 코어층(12)의 양면 상에 절연층(18)을 통하여 배선 패턴(20, 20 ...)이 형성되어 있다.
도 1에 나타낸 배선 기판의 제조 단계에 대해서 도 2a 내지 도 3b를 참조하여 설명하기로 한다. 먼저, 코어층(12)의 형성 단계에 대해서 설명한다. 도 2a 및 도 2b에 나타낸 바와 같이, 카본 파이버와 절연성 수지로 형성되고 또한 열 팽창 계수가 낮은 코어 기판(12a)을 관통하여 통과하도록 드릴에 의해 스루 홀(14)을 형성한다. 이후에, 도전체 볼(22a)의 도전성 표면의 전면이 절연성 부재(22b)로 덮혀진 볼(24)을 스루 홀(14) 내로 삽입한다. 스루 홀(14)이 형성된 코어 기판(12a)의 한쪽 표면을 지그(jig)와 접촉시키는 경우, 볼(24)의 삽입이 용이해진다.
볼(24)의 도전체 볼(22a)로서는, 도전성을 갖는 구형 금속 입자를 사용하는 것이 바람직하다. 도전성의 관점에서, 구형 구리 입자 또는 알루미늄 입자를 도전체 볼로서 사용할 수도 있다. 특히, 구형 구리 입자를 도전체 볼로서 이용하는 것이 바람직하다. 절연성 수지, 또는 SiO2 또는 Al2O3와 같은 세라믹을 도전체 볼(22a)의 도전성 표면 전체를 덮는 절연 부재(22b)로서 사용할 수도 있다. 도전체 볼(22a)의 도전성 표면의 전면을 덮는 절연성 부재(22b)의 두께는, 도전체 볼(22a)의 외경과 스루 홀(14)의 내경에 의하여 결정된다. 예를 들면, 도전체 볼(22a)의 외경을 50 ㎛로 설정할 때, 절연성 부재(22b)의 두께는 20 ~ 30 ㎛의 범위 내에 들어갈 수도 있다.
열가소성 수지를 사용하여 구형 금속 입자의 표면에 절연막을 형성할 때는, 일본국 특허 제 3262372 호에 개시되어 있는 방법을 채택할 수 있다. 상기 방법은, 교반 기구와 가열 기구를 갖는 장치 내에서, 구형 금속 입자를 교반하면서 열가소성 수지의 연화 온도 이상으로 승온한 후, 금속 입자와 열가소성 수지를 교반 혼합하고, 금속 입자에 의한 가열 작용에 의해 열가소성 수지를 가열하는 단계, 및연화/용융한 열가소성 수지를 금속 입자의 표면에 고정하는 단계를 포함한다. 미세 분말 세라믹, 예를 들면, SiO2나 Al2O3를 열 가소성 수지와 혼합할 수도 있다.
또한, 도 2c에 나타낸 바와 같이, 코어 기판(12a)의 양면에, 동박(copper foil)과 같은 금속박(26)이 라미네이트되어 있는 금속박을 갖는 절연성 수지층을 열 압착하고, 스루 홀(14)의 내벽면과 볼(24) 사이의 틈을, 절연층(12b)을 형성하는 절연성 수지로 충전한다.
이후에, 도 2d에 나타낸 바와 같이, 레이저 빔을 조사함으로써 리세스(28, 28)을 형성한다. 각각의 리세스는 스루 홀(14)의 직경보다 작으며, 또한 스루 홀(14) 내로 삽입되는 볼(24)의 도전체 볼(22a)의 도전성 표면인 금속 표면의 일부는 리세스의 저면으로 노출된다.
도 3a에 나타낸 바와 같이, 리세스(28, 28)는 비아 충전 도금(via-filling plating)에 의해서 도금 금속으로 충전된다. 비아 충전 도금은, 도 2d에 나타낸 금속박(26, 26)의 표면 및 리세스(28, 28)의 내벽면 상에 무전해 도금 또는 증착에 의해서 금속 박막을 형성하는 단계와, 상기 금속 박막을 급전층으로서 사용하는 전해 도금을 실시하는 단계를 포함하고 있다. 비아 충전 도금에 의하면, 도 3a에 나타낸 바와 같이, 리세스(28, 28)에는 도금 금속이 충전되고, 도전체 볼(22a)의 도전성 표면의 일부에 일 단부가 접속된 기둥 형상 부분(22c, 22c)이 형성되며, 또한 금속박(26, 26) 상에도 도금 금속이 석출되어 금속층(30)이 형성된다.
그 후에, 도 3b에 나타낸 바와 같이, 금속층(30)을 패터닝함으로써 배선 패턴(12c, 12c)을 형성하고, 따라서 코어층(12)이 형성된다. 배선 패턴(12c, 12c)은 코어 기판(12a)을 관통하여 통과하는 비아(22)에 의해 서로 전기적으로 접속되어 있다. 비아(22)에 있어서, 기둥 형상 부분(22c, 22c)의 일 단부는 스루 홀(14) 내로 삽입된 도전체 볼(22a)의 도전성 표면이 노출된 노출면에 접속되어 있으며, 기둥 형상 부분(22c, 22c)은 절연층(12b) 및 절연성 수지로 형성되고 도전체 볼(22a)의 도전성 표면을 덮는 절연 부재(22b)에 의해서 스루 홀(14)의 내주면으로부터 절연되어 있다. 또한, 기둥 형상 부분(22c, 22c)은 스루 홀(14)의 세로 방향으로 연장되어 형성되어 있으며, 또한 기둥 형상 부분(22c, 22c)의 타단은 코어 기판(12a)의 양면 상에 형성된 배선 패턴(12c, 12c)에 접속되어 있다.
또한, 도 3b에 나타낸 코어층(12)의 양면 상에, 절연층(18)을 통하여, 공지된 애디티브법 또는 세미 애디티브법에 의해서 배선 패턴(20, 20 ...)을 적층한다. 따라서, 도 1에 나타낸 배선 기판(10)을 형성할 수 있게 된다.
한편, 도 2a 내지 도 3b의 배선 기판의 제조 방법에서는, 코어 기판(12a)의 한쪽 표면을 지그에 접촉시켜 스루 홀(14) 내로 볼(24)을 삽입하고 있다. 또한, 코어 기판(12a)의 한쪽 표면 상에 절연층(12b)을 형성한 이후에, 스루 홀(14) 내로 볼(24)을 삽입할 수도 있다.
도 4에 나타낸 바와 같이, 도 1에 나타낸 배선 기판(10)의 비아를 형성하는 기둥 형상 부분(22c, 22c) 대신에 오목한 형상의 도전체부(23c, 23c)를 채택할 수도 있다.
이하, 도 4에 나타낸 배선 기판(10)의 코어층(12)에 있어서, 도 1에 나타낸 코어층(12)의 구성 요소와 동일한 구성 요소는 동일한 도면 번호를 첨부하고 그 상세한 설명을 생략한다. 도 4에 나타낸 코어층(12)을 형성하기 위해서는, 먼저, 도 5a에 나타낸 것과 같이, 카본 파이버와 절연성 수지로 형성된 열 팽창 계수가 낮은 코어 기판(12a)에 드릴에 의해 관통하도록 형성한 스루 홀(14) 내로, 도전체 볼(22a)의 전체 도전성 표면이 절연 부재(22b)로 덮혀진 볼(24)을 삽입한다. 이후에, 코어 기판(12a)의 양면 상에 절연성 수지로 절연층(12b, 12b)을 형성하여, 스루 홀(14) 내를 절연성 수지로 충전한다(도 5a 참조).
또한, 도 5b에 나타낸 바와 같이, 테이퍼진 리세스(28, 28)는 레이저 빔의 조사에 의해서 형성된다. 각각의 리세스는 스루 홀(14)의 직경보다 작으며, 또한 스루 홀(14) 내로 삽입되는 볼(24)의 도전체 볼(22a)의 도전성 표면인 금속 표면의 일부는 리세스의 저면으로 노출된다.
이어서, 절연층(12b, 12b)의 표면 및 리세스(28, 28)의 내벽면 상에, 무전해 도금 또는 증착에 의해 금속 박막을 형성한 이후, 이 금속 박막을 급전층으로 하는 전해 도금을 실시하여, 금속층(23)을 형성한다(도 5c 참조).
이후에, 도 5d에 나타낸 바와 같이, 금속층(23)을 패터닝함으로써, 배선 패턴(12c, 12c)을 형성하며, 따라서 코어층(12)을 형성할 수 있다. 배선 패턴(12c, 12c)은 코어 기판(12a)을 관통하여 통과하는 비아(22)에 의해 서로 전기적으로 접속되어 있다. 비아(22)에 있어서, 오목한 도전체부(23c, 23c)의 일 단부는 스루 홀(14) 내로 삽입된 도전체 볼(22a)의 도전성 표면이 노출된 노출면에 접속되어 있으며, 오목형 도전체부(23c, 23c)는 절연층(12b) 및 절연성 수지로 형성되고 도전체 볼(22a)의 도전성 표면을 덮는 절연 부재(22b)에 의해서 스루 홀(14)의 내주면으로부터 절연되어 있다. 또한, 오목한 도전체부(23c, 23c)는 스루 홀의 세로 방향으로 연장되어 형성되어 있으며, 오목한 도전체부(23c, 23c)의 타 단부는 코어 기판(12a)의 양면 상에 형성된 배선 패턴(12c, 12c)에 접속되어 있다.
또한, 도 5d에 나타낸 코어층(12)의 양면 상에, 절연층을 통하여, 공지된 애디티브법이나 세미 애디티브법에 의해 배선 패턴(20, 20 ...)을 적층한다. 따라서, 도 4에 나타낸 배선 기판(10)을 형성할 수 있게 된다.
도 4에 나타낸 코어층(12)은 도 6a 내지 도 6c에 나타낸 배선 기판의 제조 방법에 의해서도 형성될 수 있다. 도 6a 내지 도 6c에 나타낸 제조 방법에서는, 먼저, 도 2a 내지 도 2c에 나타낸 단계와 마찬가지로, 카본 파이버와 절연성 수지로 형성된 열 팽창 계수가 낮은 코어 기판(12a)에 드릴에 의해 관통하도록 형성한 스루 홀(14) 내로, 도전체 볼(22a)의 전체 도전성 표면이 절연성 부재(22b)로 덮혀진 볼(24)을 삽입한다. 이후에, 코어 기판(12a)의 양면에, 동박과 같은 금속박(26)이 라미네이트 되어 있는 금속박을 갖는 절연 수지층을 열압착하고, 스루 홀(14)의 내벽면과 볼(24) 사이의 틈을, 절연층(12b)을 형성하는 절연성 수지로 충전한다.
또한, 도 6a에 나타낸 바와 같이, 테이퍼진 리세스(28, 28)는 레이저 빔의 조사에 의해서 형성된다. 각각의 리세스는 스루 홀(14)의 직경보다 작으며, 또한 스루 홀(14) 내로 삽입되는 볼(24)의 도전체 볼(22a)의 도전성 표면인 금속 표면의 일부는 리세스의 저면으로 노출된다.
이어서, 절연층(12b, 12b)의 표면 및 리세스(28, 28)의 내벽면 상에, 무전해 도금 또는 증착에 의해 금속 박막을 형성한 이후, 이 금속 박막 및 금속박(26)을 급전층으로 하는 전해 도금을 실시하여, 금속층(23)을 형성한다(도 6b 참조).
이후에, 도 6c에 나타낸 바와 같이, 금속층(23)을 패터닝함으로써, 배선 패턴(12c, 12c)을 형성하며, 따라서 코어층(12)을 형성할 수 있다.
직선 형상의 스루 홀(14)을 형성하여 상술한 코어 기판(12a)을 관통하여 통과하도록 하였다. 그러나, 도 10에 나타낸 바와 같이, 코어 기판(12a)의 한쪽 표면 상의 일 개구의 직경이 다른 표면 상의 개구의 직경보다 큰 테이퍼진 스루 홀을 형성하여 코어 기판을 관통하여 통과시킬 수도 있다. 테이퍼진 스루 홀에 따르면, 개구의 직경이 큰 개구로부터 스루 홀 내로 도전체 볼(24)을 용이하게 삽입할 수 있고, 또한 테이퍼진 표면의 각도를 조정함으로써, 스루 홀 내로 삽입되는 도전체 볼(24)의 위치를 소정의 위치에 위치 조정할 수도 있다.
또한, 도 11a 내지 도 11f는 도 10에 나타낸 배선 기판의 제조 단계를 나타내고 있다. 도 11a 내지 도 11f에 나타낸 단계들은 도 2a 내지 도 3b에 나타낸 단계들과 거의 동일하지만, 코어 기판(12a) 내에 스루 홀(14)을 형성하는 단계는 상이하다. 즉, 도 11a에 있어서, 스루 홀(14)은 테이퍼진 형상으로 형성되어 있으며, 따라서 코어 기판(12a)의 한쪽 표면 상에서의 일 개구의 직경은 코어 기판(12a)의 다른쪽 표면 상에서의 다른 개구의 직경보다 크게 되어 있다.
상술한 바와 같이, 도 2a 내지 도 2d, 도 3a 및 도 3b, 도 5a 내지 도 5d, 및 도 6a 내지 도 6c에 나타낸 배선 기판의 제조 단계들, 특히 코어층(12)의 제조 단계들은 도 8a 내지 도 8f와 도 9a 및 도 9b에 나타낸 코어층(12)을 제조하는 종래 기술의 단계들에 비해서 간단하게 되어 있다.
또한, 도 2a 내지 도 2d, 도 3a 및 도 3b, 도 5a 내지 도 5d, 및 도 6a 내지 도 6c에 나타낸 배선 기판의 제조 단계들에서는, 도 8a 내지 도 8f와 도 9a 및 도 9b에 나타낸 종래 기술의 코어층(102)의 제조 단계들과는 달리, 코어 기판(102a)을 관통하여 통과하도록 형성된 스루 홀(104) 내에 다시 스루 홀(105)을 형성하는 단계를 생략할 수 있으며, 또한 비아(22)의 신뢰성을 보장하면서, 비아(22)의 피치를 작게 할 수 있다.
도 1 내지 도 3b에서 나타낸 바와 같이, 코어 기판(12a)으로서, 카본 파이버와 절연성 수지로 형성되고 열 팽창 계수가 낮은 코어 기판을 사용하였지만, 금속으로 형성된 코어 기판을 사용할 수도 있다.
특정한 예시적인 실시예를 참조하여 본 발명을 나타내고 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 첨부한 특허청구범위에 의해서 한정되는 본 발명의 정신 및 범위로부터 벗어나지 않고도 형태 및 구체에 있어서의 다양한 변경이 행해질 수 있음을 이해할 수 있을 것이다. 따라서, 첨부한 특허청구범위는, 이와 같은 모든 변경 및 변형이 본 발명의 진정한 정신 및 범위 내에 들어가도록 보호하는 것을 목표로 하고 있다.
본 발명의 상술한 측면 및 다른 측면들, 특징들 및 장점들에 대해서는 첨부하는 도면과 함께 나타내는, 후술하는 본 발명의 상세한 설명으로부터 더욱 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 배선 기판을 나타내는 단면도.
도 2a 내지 도 2d는 도 1에 나타낸 배선 기판의 제조 단계의 일부를 나타내는 도면.
도 3a 및 도 3b는 도 1에 나타낸 배선 기판의 제조 단계의 다른 부분을 나타내는 도면.
도 4는 본 발명에 따른 배선 기판의 다른 실시예를 나타내는 단면도.
도 5a 내지 도 5d는 도 4에 나타낸 배선 기판의 제조 단계의 일부 예시적인 단계를 나타내는 도면.
도 6a 내지 도 6c는 도 4에 나타낸 배선 기판의 제조 단계의 다른 예시적인 단계를 나타내는 도면.
도 7은 종래 기술에서의 배선 기판의 단면도.
도 8a 내지 도 8f는 도 7에 나타낸 종래 기술의 배선 기판의 제조 단계의 일부를 나타내는 도면.
도 9a 및 도 9b는 도 7에 나타낸 종래 기술의 배선 기판의 제조 단계의 다른 부분을 나타내는 도면.
도 10은 본 발명의 다른 실시예에 따른 배선 기판을 나타내는 단면도.
도 11a 내지 도 11f는 도 10에 나타낸 배선 기판의 제조 단계를 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10 배선 기판
12 코어층
12a 코어 기판
12b 절연층
12c, 20 배선 패턴
14 스루 홀
18 리세스
22 비아
22a 도전체 볼
22b 절연성 부재
22c, 23c 도전체부
24 볼
26 금속박
28 리세스
30 금속층

Claims (14)

  1. 도전성 재료로 형성되고 스루 홀(through hole)을 갖는 코어 기판과,
    상기 코어 기판의 제 1 면 및 제 2 면 상에 형성된 절연층과,
    상기 절연층을 통해서 상기 제 1 및 제 2 면 상에 형성되는 배선 패턴과,
    상기 스루 홀 내에 형성되고 상기 배선 패턴에 전기적으로 접속되는 비아(via)를 포함하고,
    상기 비아는,
    도전성 표면과, 상기 도전성 표면의 일 부분이 노출되도록 상기 도전성 표면을 덮고 있는 절연 부재를 갖는 도전체 볼, 및
    상기 노출된 도전성 표면과 상기 배선 패턴에 전기적으로 접속된 도전체부를 포함하며,
    상기 절연 부재와 상기 절연층의 적어도 하나는 상기 비아와 상기 코어 기판 사이에 개재(interpose)되어 있는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 도전성 표면은 구형 금속 입자(spherical metal particle)를 포함하는 금속면이고, 또한 상기 절연 부재는 절연성 수지막인 것을 특징으로 하는 배선 기판.
  3. 제 2 항에 있어서,
    상기 구형 금속 입자는 구리 입자인 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    상기 코어 기판은 상기 배선 기판 내에서 열 팽창 계수가 가장 낮은 것을 특징으로 하는 배선 기판.
  5. 제 1 항에 있어서,
    상기 코어 기판은 카본 파이버(carbon fiber) 및 절연성 수지(insulating resin)로 형성되는 것을 특징으로 하는 배선 기판.
  6. 제 1 항에 있어서,
    상기 스루 홀은 테이퍼진 스루 홀로서, 상기 코어 기판의 상기 제 1 면 상의 일 개구의 직경은 상기 코어 기판의 상기 제 2 면 상의 다른 개구보다 큰 것을 특징으로 하는 배선 기판.
  7. 배선 기판의 제조 방법에 있어서,
    (a) 도전성 재료로 형성된 코어 기판 내에 스루 홀을 형성하는 단계와,
    (b) 도전성 표면 및 이 도전성 표면의 전체를 덮고 있는 절연 부재를 갖고 있는 도전체 볼을 상기 스루 홀 내에 삽입하는 단계와,
    (c) 상기 코어 기판의 양면 상에 및 상기 스루 홀 내에 절연층을 형성하는 단계와,
    (d) 상기 코어 기판의 양면으로부터, 상기 도전체 볼의 상기 도전성 표면의 일부분이 상기 절연층 및 상기 절연 부재로부터 노출되고, 또한 직경이 상기 스루 홀의 직경보다 작은 직경이 되도록, 상기 스루 홀 내에 리세스를 형성하는 단계와,
    (e) 상기 절연층을 통해서 상기 리세스 내에 및 상기 코어 기판의 양면 상에 금속층을 형성하는 단계, 및
    (f) 상기 배선 패턴을 형성하기 위해서 상기 코어 기판의 양면 상에 형성되어 있는 상기 금속층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 도전성 표면은 구형 금속 입자를 포함하는 금속면이고, 또한 상기 절연 부재는 절연성 수지막인 것을 특징으로 하는 배선 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 금속 입자는 구리 입자인 것을 특징으로 하는 배선 기판의 제조 방법.
  10. 제 7 항에 있어서,
    상기 코어 기판은 상기 배선 기판 내에서 열 팽창 계수가 가장 낮은 것을 특징으로 하는 배선 기판의 제조 방법.
  11. 제 7 항에 있어서,
    상기 코어 기판은 카본 파이버(carbon fiber) 및 절연성 수지(insulating resin)로 형성되는 것을 특징으로 하는 배선 기판의 제조 방법.
  12. 제 7 항에 있어서,
    단계 (a)는, 상기 코어 기판의 한쪽 표면 상의 일 개구의 직경이 상기 코어 기판의 다른 표면 상의 다른 개구의 직경보다 커지도록 테이퍼진 형상으로 상기 스루 홀을 형성하는 단계를 포함하고 있는 것을 특징으로 하는 배선 기판의 제조 방법.
  13. 제 7 항에 있어서,
    단계 (c)는, 상기 절연층 상에 금속박(metal foil)을 적층하는 단계를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  14. 제 7 항에 있어서,
    단계 (c)에서, 금속박에 부착된 절연층을 사용하는 것을 특징으로 하는 배선 기판의 제조 방법.
KR1020080099795A 2007-10-12 2008-10-10 배선 기판 및 그 제조 방법 KR101195075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00267116 2007-10-12
JP2007267116A JP4904242B2 (ja) 2007-10-12 2007-10-12 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20090037835A KR20090037835A (ko) 2009-04-16
KR101195075B1 true KR101195075B1 (ko) 2012-10-29

Family

ID=40533079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080099795A KR101195075B1 (ko) 2007-10-12 2008-10-10 배선 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7999193B2 (ko)
JP (1) JP4904242B2 (ko)
KR (1) KR101195075B1 (ko)
TW (1) TWI422289B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340700B2 (ja) * 2007-07-27 2009-10-07 シャープ株式会社 電線複合プリント配線基板、電線複合プリント配線基板製造方法、電線部品、電線部品製造方法、および電子機器
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
JP5350099B2 (ja) * 2009-06-30 2013-11-27 住友ベークライト株式会社 回路基板の製造方法
WO2014025298A1 (en) * 2012-08-10 2014-02-13 Telefonaktiebolaget L M Ericsson (Publ) A printed circuit board arrangement and a method for forming electrical connection at a printed circuit board
US9281242B2 (en) * 2012-10-25 2016-03-08 Nanya Technology Corp. Through silicon via stacked structure and a method of manufacturing the same
JP5456214B1 (ja) * 2013-06-12 2014-03-26 株式会社メイコー 放熱基板の製造方法
CN103956342A (zh) * 2014-04-30 2014-07-30 惠州市力道电子材料有限公司 内含固体金属导热填充物的高导热陶瓷基板及其制备工艺
TWI558277B (zh) * 2014-08-19 2016-11-11 乾坤科技股份有限公司 電路板層間導電結構、磁性元件及其製作方法
EP3226290B1 (en) * 2016-04-01 2024-04-17 Nichia Corporation Method of manufacturing a light emitting element mounting base member, and light emitting element mounting base member
JP7011148B2 (ja) * 2016-04-01 2022-01-26 日亜化学工業株式会社 発光素子載置用基体の製造方法及びそれを用いた発光装置の製造方法並びに発光素子載置用基体及びそれを用いた発光装置
JP2019021876A (ja) * 2017-07-21 2019-02-07 日本特殊陶業株式会社 配線基板、プレーナトランス、及び配線基板の製造方法
US11587881B2 (en) * 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332828A (ja) 2000-05-25 2001-11-30 Nitto Denko Corp 両面回路基板およびそれを用いた多層配線基板
JP2002314245A (ja) 2001-04-11 2002-10-25 Ngk Insulators Ltd コア基板の製造方法及びその製造方法により製造されたコア基板、そのコア基板を用いた複層コア基板の製造方法及び多層積層基板の製造方法
JP2005012145A (ja) 2003-06-23 2005-01-13 Toppan Printing Co Ltd 同軸構造のスルーホールの形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401911A (en) * 1992-04-03 1995-03-28 International Business Machines Corporation Via and pad structure for thermoplastic substrates and method and apparatus for forming the same
JP3262372B2 (ja) 1992-05-27 2002-03-04 株式会社奈良機械製作所 粒子の複合化方法
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
TWI240605B (en) * 2000-05-31 2005-09-21 Unimicron Technology Corp Method for metal via-filling
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
US7367116B2 (en) * 2003-07-16 2008-05-06 Matsushita Electric Industrial Co., Ltd. Multi-layer printed circuit board, and method for fabricating the same
KR100724479B1 (ko) * 2003-11-07 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 구동회로와의 본딩상태 검사방법
JP4351939B2 (ja) * 2004-03-25 2009-10-28 ソニーケミカル&インフォメーションデバイス株式会社 多層配線基板及びその製造方法
JP2007012746A (ja) * 2005-06-29 2007-01-18 Shinko Electric Ind Co Ltd 配線基板とその製造方法及び半導体装置
TW201036508A (en) * 2009-03-17 2010-10-01 High Conduction Scient Co Ltd Double-faced conductive composite board and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332828A (ja) 2000-05-25 2001-11-30 Nitto Denko Corp 両面回路基板およびそれを用いた多層配線基板
JP2002314245A (ja) 2001-04-11 2002-10-25 Ngk Insulators Ltd コア基板の製造方法及びその製造方法により製造されたコア基板、そのコア基板を用いた複層コア基板の製造方法及び多層積層基板の製造方法
JP2005012145A (ja) 2003-06-23 2005-01-13 Toppan Printing Co Ltd 同軸構造のスルーホールの形成方法

Also Published As

Publication number Publication date
JP2009099615A (ja) 2009-05-07
TW200920194A (en) 2009-05-01
TWI422289B (zh) 2014-01-01
US20090095520A1 (en) 2009-04-16
JP4904242B2 (ja) 2012-03-28
KR20090037835A (ko) 2009-04-16
US7999193B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
KR101195075B1 (ko) 배선 기판 및 그 제조 방법
CN107251660B (zh) 用于制造印刷电路板的方法
US8413324B2 (en) Method of manufacturing double-sided circuit board
US6541712B1 (en) High speed multi-layer printed circuit board via
US8431833B2 (en) Printed wiring board and method for manufacturing the same
US8354596B2 (en) Multilayer wiring board and method for manufacturing the same
US9420708B2 (en) Method for manufacturing multilayer printed wiring board
US8604345B2 (en) Printed circuit board having plating pattern buried in via
US20130081870A1 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US8284557B2 (en) Circuit board, mounting structure, and method for manufacturing circuit board
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN114980523A (zh) 用于制造印刷电路板的方法
JP2001352166A (ja) 配線基板の製造方法
CN108633177B (zh) 印刷布线板
US20080271915A1 (en) Method for making a circuit board and multi-layer substrate with plated through holes
JP6846862B2 (ja) 印刷配線板およびその製造方法
US20060175081A1 (en) method for electrical interconnection between printed wiring board layers using through holes with solid core conductive material
US10986729B2 (en) Wiring substrate
JP7397718B2 (ja) 印刷配線板及び印刷配線板の製造方法
JP2022152556A (ja) 印刷配線板
CN116234159A (zh) 布线基板
KR20230088480A (ko) 인쇄 배선판 및 인쇄 배선판의 제조 방법
JP2024004539A (ja) プリント配線板
JP2023039313A (ja) プリント配線板
KR20130136995A (ko) 랩 도금부를 가진 비아를 가진 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 7