CN116234159A - 布线基板 - Google Patents
布线基板 Download PDFInfo
- Publication number
- CN116234159A CN116234159A CN202211547149.2A CN202211547149A CN116234159A CN 116234159 A CN116234159 A CN 116234159A CN 202211547149 A CN202211547149 A CN 202211547149A CN 116234159 A CN116234159 A CN 116234159A
- Authority
- CN
- China
- Prior art keywords
- conductor
- conductor pattern
- plating film
- hole
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 343
- 238000007747 plating Methods 0.000 claims description 123
- 239000000945 filler Substances 0.000 claims description 39
- 229920005989 resin Polymers 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 21
- 239000002245 particle Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 175
- 238000000034 method Methods 0.000 description 22
- 230000000149 penetrating effect Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 13
- 239000011162 core material Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012766 organic filler Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
- H05K2201/0266—Size distribution
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供布线基板,提高布线基板的连接可靠性。实施方式的布线基板包含:相互对置的第1导体图案(111)和第2导体图案(112);与第2导体图案(112)一体地形成且与第1导体图案(111)接触的镀敷导体(42);以及介于第1导体图案(111)与第2导体图案(112)之间并且具有由镀敷导体(42)填充的贯通孔(6)的绝缘层(22)。贯通孔(6)具有扩大第1导体图案(111)侧的贯通孔(6)的开口宽度的扩张部(6a),镀敷导体(42)包含直接形成在贯通孔的内壁的第1镀敷膜和形成在第1镀敷膜(4a)上的第2镀敷膜(4b),扩张部(6a)中的第1镀敷膜的最小厚度为贯通孔(6)内的扩张部以外的部分中的第1镀敷膜的最小厚度的55%以上且95%以下。
Description
技术领域
本发明涉及布线基板。
背景技术
在专利文献1中,公开了具有内层布线与上层布线之间的层间连接的多层布线基板。贯通绝缘层的层间连接用孔被电解填充镀敷层填充而形成层间连接。层间连接用的孔朝向内层布线侧而前端变细。
专利文献1:日本特开2015-97252号公报
在专利文献1所公开的多层布线基板中,由于层间连接用的孔朝向内层布线侧而前端变细,因此认为层间连接与内层布线的接触面积较小。因此,有时无法得到充分的连接可靠性。
发明内容
本发明的布线基板包含:相互对置的第1导体图案和第2导体图案;镀敷导体,其与所述第2导体图案一体地形成,并与所述第1导体图案接触;以及绝缘层,其介于所述第1导体图案与所述第2导体图案之间,具有由所述镀敷导体填充的贯通孔。而且,所述贯通孔具有扩大所述第1导体图案侧的所述贯通孔的开口宽度的扩张部,所述镀敷导体包含:第1镀敷膜,其直接形成在所述贯通孔的内壁;以及第2镀敷膜,其形成在所述第1镀敷膜上,所述扩张部中的所述第1镀敷膜的最小厚度为所述贯通孔内的所述扩张部以外的部分的所述第1镀敷膜的最小厚度的55%以上且95%以下。
根据本发明的实施方式,认为提供连接导体图案彼此的镀敷导体与导体图案的连接的可靠性高的布线基板。
附图说明
图1是示出本发明的一个实施方式的布线基板的一例的剖视图。
图2是图1的II部的放大图。
图3是示意性地示出图2的III部的放大图。
图4A是示出一个实施方式的布线基板中的镀敷导体的另一例的剖视图。
图4B是示出一个实施方式的布线基板中的镀敷导体的又一例的剖视图。
图5是本发明的一个实施例中的贯通孔的扩张部附近的截面的SEM图像。
图6A是示出本发明的一个实施方式的布线基板的制造工序中的状态的一例的剖视图。
图6B为表示本发明的一个实施方式的布线基板的制造工序中的状态的一例的剖视图。
图6C是示出本发明的一个实施方式的布线基板的制造工序中的状态的一例的剖视图。
图6D是示出本发明的一个实施方式的布线基板的制造工序中的状态的一例的剖视图。
图6E是示出本发明的一个实施方式的布线基板的制造工序中的状态的一例的剖视图。
图6F是示出本发明的一个实施方式的布线基板的制造工序中的状态的一例的剖视图。
图6G是示出本发明的一个实施方式的布线基板的制造工序中的状态的一例的剖视图。
标号说明
100:布线基板;11~16:导体层;111:导体图案(第1导体图案);112:导体图案(第2导体图案);113~116:导体图案;20:绝缘性树脂;21~24:绝缘层;41~44:镀敷导体;4a:第1镀敷膜;4b:第2镀敷膜;6:贯通孔;6a:扩张部;6b:扩张部以外的部分(主体部);61:凹陷;7:多个填料;71、71a、71b:多个填料的一部分;T1:扩张部的第1镀敷膜的最小厚度;T2:扩张部以外的部分的第1镀敷膜的最小厚度。
具体实施方式
参照附图对本发明的一个实施方式的布线基板进行说明。图1是示出作为一个实施方式的布线基板的一例的布线基板100的剖视图,图2为图1的II部的放大图。
图3示出图2的III部的进一步的放大图。另外,布线基板100只不过是本实施方式的布线基板的一个例。实施方式的布线基板的层叠构造以及导体层和绝缘层各自的数量并不限定于图1的布线基板100的层叠构造以及布线基板100所包含的导体层和绝缘层各自的数量。
如图1所示,布线基板100包含芯基板3以及分别层叠于芯基板3的两面的导体层和绝缘层。在芯基板3的第1面3a上依次层叠有绝缘层21、导体层11、绝缘层22以及导体层12。在芯基板3的第2面3b上依次层叠有绝缘层23、导体层13、绝缘层24以及导体层14。芯基板3包含绝缘层30,还包含分别形成于绝缘层30的第1面3a侧的表面和第2面3b侧的表面的导体层15和导体层16。在绝缘层30形成有连接导体层15和导体层16的通孔导体33。这样,实施方式的布线基板包含一组以上的相互对置的2个导体层和介于对置的2个导体层之间的1个以上的绝缘层,图1的布线基板100包含导体层11~16、绝缘层30以及绝缘层21~24。
另外,在实施方式的说明中,在布线基板100的厚度方向上远离绝缘层30的一侧也被称为“外侧”、“上侧”或“上方”,或者简称为“上”,靠近绝缘层30的一侧也被称为“内侧”、“下侧”或“下方”,或者简称为“下”。进而,在各导体层和各导体层所包含的导体图案以及各绝缘层中,朝向与绝缘层30相反的一侧的表面也被称为“上表面”,朝向绝缘层30侧的表面也被称为“下表面”。
在导体层12和绝缘层22上形成有阻焊剂5。在导体层14和绝缘层24上也形成有阻焊剂5。在各阻焊剂5设置有使导体层12的一部分或导体层14的一部分露出的开口。阻焊剂5例如由感光性的环氧树脂或聚酰亚胺树脂等形成。
在绝缘层21~24形成有贯通各绝缘层的镀敷导体41~44。绝缘层21~24分别具有贯通各绝缘层的贯通孔6,各镀覆导体形成在贯通各绝缘层的贯通孔6内。贯通绝缘层21的贯通孔6被镀敷导体41填充,贯通绝缘层22的贯通孔6被镀敷导体42填充,贯通绝缘层23的贯通孔6被镀敷导体43填充,而且,贯通绝缘层24的贯通孔6被镀敷导体44填充。
镀敷导体41~44分别从相互对置的2个导体层的一方突出而与另一方接触。镀敷导体41与导体层11一体地形成,将导体层11与导体层15连接。镀敷导体42与导体层12一体地形成,将导体层12与导体层11连接。镀敷导体43与导体层13一体地形成,将导体层13与导体层16连接。镀敷导体44与导体层14一体地形成,将导体层14与导体层13连接。
这样,镀敷导体41~44分别可以是将隔着绝缘层相对的2个导体层彼此连接的所谓过孔导体。分别通过镀敷导体41~44连接的2个导体层的至少一方为内层导体层,因此镀敷导体41~44均为层间通孔(IVH)。将作为外层导体层的导体层12或导体层14与作为内层导体层的导体层11或导体层13连接的镀敷导体42、44是所谓盲通孔(BVH),将内层导体层(导体层15、16、11、13)彼此连接的镀敷导体41、43是所谓检验通孔。
绝缘层30和绝缘层21~24由任意的绝缘性树脂形成。作为绝缘性树脂,可例示环氧树脂、双马来酰亚胺三嗪树脂(BT树脂)或酚醛树脂等热固化性树脂。在图1的例子中,绝缘层30包含由玻璃纤维、芳族聚酰胺纤维等形成的芯材(加强材料)34。各绝缘层还可以包含环氧树脂等绝缘性树脂20(参照图3)和添加于绝缘性树脂20的多个填料7(参照图3)。填料7可以具有粒体、粉体的形体。通过添加填料7,调整例如热特性、机械特性这样的各绝缘层的特性。作为填料7,可例示由二氧化硅(二氧化硅、SiO2)、氧化铝或莫来石等无机物的粒体构成的无机填料。填料7也可以是由硅酮或聚酰亚胺等有机物的粒体构成的有机填料。
导体层11~16、通孔导体33和镀敷导体41~44可以使用铜或镍等任意的金属形成。导体层11~14和镀敷导体41~44在图1的例子中具有2层结构。图1的导体层11~14和镀敷导体41~44分别包含第1镀敷膜4a和形成于第1镀敷膜4a上的第2镀敷膜4b。分别构成镀敷导体41~44的第1镀敷膜4a直接形成于贯通孔6的内壁。第1镀覆膜4a例如通过非电解镀覆那样的湿式镀覆而形成。第1镀敷膜4a也是形成第2镀敷膜4b时的供电层。即,第2镀敷膜4b是通过使用第1镀敷膜4a作为供电层的电解镀敷而形成的电解镀敷膜。通孔导体33也具有包含非电解镀敷膜和电解镀敷膜等的2层结构。另一方面,导体层15和导体层16具有进一步包含金属箔的3层结构。
导体层11~16分别包含任意的导体图案。例如,导体层11包含导体图案111,导体层12包含导体图案112,导体层13以及导体层14分别包含导体图案113以及导体图案114。另外,导体层15包含导体图案115,导体层16包含导体图案116。导体图案111、112、113、114是作为过孔导体的镀敷导体41、42、43、44各自的所谓过孔连接盘(过孔焊盘)。另外,导体图案115、111、116、113是作为过孔导体的镀敷导体41、42、43、44各自的所谓接受焊盘。
镀敷导体41与导体图案111一体地形成并从导体图案111突出,与导体图案115接触。镀敷导体42与导体图案112一体地形成并从导体图案112突出,与导体图案111接触。镀敷导体43与导体图案113一体地形成并从导体图案113突出,与导体图案116接触。镀敷导体44与导体图案114一体地形成并从导体图案114突出,与导体图案113接触。
导体图案115和导体图案111隔着绝缘层21至少部分地对置,导体图案111和导体图案112隔着绝缘层22至少部分地对置。导体图案116和导体图案113隔着绝缘层23至少部分地对置,导体图案113和导体图案114隔着绝缘层24至少部分地对置。即,绝缘层21介于导体图案115与导体图案111之间,绝缘层22介于导体图案111与导体图案112之间。绝缘层23介于导体图案116与导体图案113之间,绝缘层24介于导体图案113与导体图案114之间。
在由镀敷导体41~44中的任意一个连接的2个导体图案中,镀敷导体41~44中的任意一个从其表面向下侧突出的导体图案也被称为第2导体图案。并且,与从该第2导体图案突出的镀敷导体相接且与该第2导体图案对置的导体图案也被称为第1导体图案。例如,导体图案115是针对镀敷导体41和导体图案111的第1导体图案,导体图案111是针对镀敷导体41和导体图案115的第2导体图案。另一方面,导体图案111是针对镀敷导体42和导体图案112的第1导体图案,导体图案112是针对镀敷导体42和导体图案111的第2导体图案。
同样地,导体图案116和导体图案113分别是相对于导体图案113和导体图案114的第1导体图案,并且分别是相对于镀敷导体43和镀敷导体44的第1导体图案。另一方面,导体图案113和导体图案114分别是相对于导体图案116和导体图案113的第2导体图案,并且分别是相对于镀敷导体43和镀敷导体44的第2导体图案。
如图2所示,在本实施方式中,贯通孔6具有将隔着贯通孔6对置的2个导体图案中的第1导体图案(在图2中为导体图案111)侧的贯通孔6的开口宽度扩大的扩张部6a。贯通孔6包含扩张部6a和贯通孔6中的扩张部6a以外的部分(以下,扩张部6a以外的部分也称为“主体部6b”)。扩张部6a与第1导体图案接触。扩张部6a是使在贯通孔6的轴向、即布线基板100的厚度方向(以下,也称为“Z方向”)上连续至第1导体图案侧的端部的贯通孔6的任意范围的部分的开口宽度以越靠第1导体图案侧越大的方式扩大的部分。扩张部6a也可以说是在贯通孔6的不具有扩张部6a的(即主体部6b)的侧周面中的与第1导体图案相邻的部分附加的部分。扩张部6a优选遍及主体部6b的侧周面的整周而附加。扩张部6a也是将贯通孔6形成为朝向第1导体图案扩张的形状的部分。另外,贯通孔6的“开口宽度”是俯视时的贯通孔6的外周上的任意2点间的最长距离。“俯视观察”是指沿着Z方向观察实施方式的布线基板。
如图2所示,贯通绝缘层22的贯通孔6具有扩大导体图案111(相对于镀敷导体42的第1导体图案)侧的开口宽度的扩张部6a。再次参照图1,贯通绝缘层21的贯通孔6具有扩大相对于镀敷导体41的第1导体图案即导体图案115侧的开口宽度的扩张部,同样地,贯通绝缘层23的贯通孔6具有扩大导体图案116侧的开口宽度的扩张部,贯通绝缘层24的贯通孔6具有扩大导体图案113侧的开口宽度的扩张部。
由于贯通孔6具有扩张部6a,因此镀敷导体41~44分别在扩张部6a内扩宽。即,镀敷导体41~44也分别在贯通孔6的扩张部6a内具有扩张部。因此,镀敷导体41~44各自与导体图案115、导体图案111、导体图案116以及导体图案113各自的接触面积与没有扩张部6a的情况相比增大。换言之,镀敷导体41~44各自与相对于各镀敷导体的第1导体图案的接触面积与没有扩张部6a的情况相比增大。因此,将相互对置的2个导体层彼此连接的镀敷导体41~44分别与第1导体图案相对于各镀敷导体的密合强度提高。因此,认为各镀覆导体与相对于各镀覆导体的第1导体图案的连接的可靠性高。认为能够得到对于导体层彼此的连接具有高可靠性的布线基板。
参照图2和图3进一步说明扩张部6a。在参照图2和图3的以下的说明中,导体图案111也被称为第1导体图案111,导体图案112也被称为第2导体图案112。关于第1导体图案111的说明也适用于可作为第1导体图案的图1的导体图案115、116、113,关于第2导体图案112的说明也适用于可作为第2导体图案的图1的导体图案111、113、114。另外,对镀敷导体42的说明也适用于图1的镀敷导体41、43、44,对绝缘层22的说明也适用于图1的绝缘层21、23、24。
扩张部6a在Z方向上形成于贯通孔6的第1导体图案111侧。在图2的例子中,扩张部6a在绝缘层22的厚度方向上形成于从第1导体图案111起第1导体图案111与第2导体图案112之间的距离D1的30%以内的区域。扩张部6a不限于图2的例子,也可以形成在距第1导体图案111距离D1的50%以内的区域。
沿着主体部6b的内壁开口的扩张部6a的开口宽度L1(Z方向上的扩张部6a的最大长度)(参照图3)例如为距离D1的15%以上且50%以下,优选为20%以上且30%以下。可以认为向贯通孔6的扩张部6a的形成容易,且扩张部6a的内部容易被第1镀覆膜4a以及第2镀覆膜4b填埋。因此,认为镀敷导体42难以包含孔隙那样的未填充部。
在图2的例子中,贯通孔6整体具有从第2导体图案112侧朝向第1导体图案111侧前端变细的形状。具体而言,贯通孔6中的比扩张部6a靠第2导体图案112侧的部分具有从第2导体图案112侧朝向第1导体图案111侧前端变细的形状(锥形形状)。因此,在镀敷导体42中的比扩张部6a靠第2导体图案112侧的部分,第1导体图案111侧的宽度比第2导体图案112侧的宽度小。但是,在本实施方式中,贯通孔6具有扩张部6a,镀敷导体42也在扩张部6a内具有自身的扩张部,因此如上所述,镀敷导体42与第1导体图案111的密合力与没有扩张部6a的情况相比提高。因此,认为能够得到镀敷导体42与第1导体图案111的良好的连接可靠性。
贯通孔6的开口宽度因扩张部6a而扩大的长度E1(扩张部6a在与Z方向垂直的方向上的长度)(参照图3)例如为5μm以上且15μm以下。另外,与第1导体图案111的界面处的包含扩张部6a的贯通孔6的开口宽度W1例如为与第2导体图案112的界面处的贯通孔6的开口宽度W2的90%以上且120%以下。认为能够得到带来镀敷导体42与第1导体图案111的密合强度的提高的接触面积的增大,且在扩张部6a内难以产生未填充部。此外,贯通孔6的开口宽度W2例如为45μm以上且60μm以下。
如图2所示,第1导体图案111中的第2导体图案112侧的表面11a在与镀敷导体42的接触部弯曲。表面11a在与镀敷导体42的接触部朝向与镀敷导体42相反的方向弯曲,并朝向与镀敷导体42相反的方向凹陷。因此,与表面11a未弯曲时相比,镀覆导体42与第1导体图案111的接触面积增大。因此,认为与表面11a未弯曲的情况相比,镀覆导体42与第1导体图案111的密合强度高。
如上所述,构成镀敷导体42的第1镀敷膜4a直接形成在贯通孔6a的内壁上,作为形成第2镀敷膜4b时的供电层发挥功能。如图3所示,第1镀敷膜4a的厚度例如根据贯通孔6的内壁面的凹凸、该内壁面附近的填料7的有无等而变化。但是,在本实施方式中,第1镀敷膜4a在贯通孔6的扩张部6a内也不具有极薄的部分,在扩张部6a内的整体具有能够适当地作为供电层发挥功能的厚度。因此,在本实施方式中,扩张部6a中的第1镀敷膜4a的最小厚度T1为贯通孔6内的扩张部6a以外的部分(主体部6b)的第1镀敷膜4a的最小厚度T2的55%以上且95%以下。需要说明的是,扩张部6a以及主体部6b各自的第1镀敷膜4a的厚度是第1镀敷膜4a与贯通孔6的内壁的界面和第1镀敷膜4a与第2镀敷膜4b的界面之间的距离、即贯通孔6的内壁与第2镀敷膜4b之间的距离。
如第1镀敷膜4a那样,在从绝缘层的贯通孔的内壁面进一步凹陷的扩张部4a那样的凹部的内壁面形成的镀敷膜一般在膜厚方面具有较大的偏差。若能够作为形成第2镀敷膜4b时的供电层的第1镀敷膜4a的膜厚在扩张部6a内大幅波动,则有时第2镀敷膜4b无法充分析出到扩张部6a内和/或主体部6b内。特别是,若存在第1镀敷膜4a未析出的部分、第1镀敷膜4a中膜厚极薄的部分,则有时在这些部分上不析出第2镀敷膜4b,或者在该部分与其他部分之间第2镀敷膜4b的析出速度产生显著的差异。在该情况下,有时在扩张部6a内和/或主体部6b内形成孔隙那样的未填充于镀敷导体42的未填充部分。这样的未填充部分有时会受到周围温度的变化而在镀敷导体42内产生裂纹,或者使镀敷导体42的导电性降低。
但是,在本实施方式中,第1镀敷膜4a在扩张部6a中也至少具有主体部6b的最小厚度T2的55%以上的厚度。因此,在扩张部6a中,第2镀敷膜4b也被适当地析出,扩张部6a以及主体部6b容易被镀敷膜42适当地填充。即,在贯通孔6内难以形成孔隙那样的未填充部分。因此,在镀敷导体42中不易产生裂纹、导电性的降低。另外,第1镀敷膜4a在扩张部6a具有主体部6b的最小厚度T2的95%以下的最小厚度T1。因此,在第1镀覆膜4a的形成中,关于镀覆时间等,能够避免在过剩的条件下的镀覆处理。因此,认为可提供对置的导体层间的物理连接可靠性和电连接可靠性优异、能够在不伴有生产率的显著降低等的情况下进行生产的布线基板。
如图3所示,第1镀敷膜4a在扩张部6a中析出于贯通孔6的内壁上。在图3的例子中,在扩张部6a中,第1镀敷膜4a的一部分进一步析出到构成绝缘层22的粒子状的多个填料7的一部分(填料71)与绝缘性树脂20之间。即,通过在扩张部6a的内壁上使第1镀覆膜4a堆积至适当的厚度的镀覆处理,在作为多个填料7的一部分的填料71与绝缘性树脂20之间也析出第1镀覆膜4a。其结果是,填料71的周围被第1镀敷膜4a覆盖。扩张部6a的内壁上的第1镀敷膜4a和在扩张部6a覆盖填料71的周围的第1镀敷膜4a一体地形成。在扩张部6a中被第1镀敷膜4a覆盖周围的填料71例如是在扩张部6a的内壁面露出的填料。在扩张部6中被第1镀敷膜4a覆盖周围的填料71也可以是用多个填料7中的其他填料连接到扩张部6的内壁面的填料。此外,在图3的例子中,第1镀敷膜4a在贯通孔6的主体部6b中也在主体部6b的内壁上析出,并且在多个填料7的一部分与绝缘性树脂20之间析出。
在图3的例子中,这样,第1镀敷膜4a不仅在主体部6b,在扩张部6a也在一部分填料71与绝缘性树脂20之间析出而包围一部分填料71。因此,认为第1镀覆膜4a与绝缘层22之间的密合强度高,不易产生两者之间的剥离。
如图3的例子那样,绝缘层22也可以包含周围被第1镀敷膜4a覆盖的填料71。多个填料7可以具有大致均匀的粒径,多个填料7也可以分别具有互不相同的粒径。多个填料7的粒径例如为0.1μm以上且1μm以下。也可以是,绝缘层22包含作为多个填料71的一部分的、沿着与贯通孔6的扩张部6a的界面而配设并且周围被第1镀敷膜4a覆盖的、具有0.5μm以上且1μm以下的粒径的填料71。若比较大的填料71被第1镀敷膜4a覆盖,则第1镀敷膜4a与绝缘层22之间的密合强度有时会进一步提高。
在图4A以及图4B中,图示了本实施方式的布线基板的其他例。图4A以及图4B示出其他例中的与图3相当的部分。在图4A和图4B中,对与图3所示的结构要素相同的结构要素标注与图3中标注的标号相同的标号,省略对该结构要素的重复说明。
在图4A的例子中,贯通绝缘层22的贯通孔6的内壁面包含朝向绝缘层22的内部的凹陷61以及凹陷62。凹部61存在于扩张部6a内的内壁面,凹部62存在于主体部6b内的内壁面。凹部61、62例如通过露出于贯通孔6的内壁面的填料7脱离而形成。由于在贯通孔6的内壁面上形成有第1镀敷膜4a,因此凹部61和凹部62被第1镀敷膜4a填埋。
在实施方式的布线基板中,由于在扩张部6a的内壁上形成有适当厚度的第1镀覆膜4a,因此不仅存在于主体部6b的凹部62,存在于扩张部6a的凹部61也被第1镀覆膜4a填埋。即,通过在扩张部6a的内壁上使第1镀覆膜4a堆积至适当的厚度的镀覆处理,扩张部6a内的凹部61被第1镀覆膜4a填埋。若凹部61被第1镀覆膜4a填埋,则第1镀覆膜4a与贯通孔6的内壁的接触面积增大,因此认为绝缘层22与第1镀覆膜4a的密合强度提高。在本实施方式中,存在于扩张部6a内的贯通孔6的内壁的0.3μm以上且0.5μm以下的深度的凹部61也可以被第1镀敷膜4a填埋。认为难以产生扩张部6a中的绝缘层22与第1镀覆膜4a的剥离,而且在第1镀覆膜4a的形成中能够避免花费过多的时间的镀覆处理。
在图4B的例子中,贯通孔6与图3以及图4A的例子同样地具有扩张部6a。但是,在图4B的例子中,扩张部6a整体被第1镀敷膜4a填充。例如,在与Z方向垂直的方向上的扩张部6a的长度比较短、扩张部6a的Z方向的内径比较小的情况下,如图4B的例子那样,扩张部6a的大致整体能够仅被第1镀敷膜4a填埋。这样,在本实施方式中,扩张部6a的整体也可以仅由第1镀敷膜4a填充。此外,在图4B的例子中,扩张部6a中的第1镀敷膜4a的最小厚度T1(第2镀敷膜4b与贯通孔6的内壁的距离)也是主体部6b中的第1镀敷膜4a的最小厚度T2的55%以上且95%以下。
在图5中示出了实施方式的布线基板的一个实施例中的贯通孔6的主体部6b的一部分以及扩张部6a附近的截面的SEM图像。此外,图5示出形成第2镀敷膜4b(参照图3)之前的主体部6b的一部分以及扩张部6a附近的状态。在贯通绝缘层22的贯通孔6的内壁面形成有第1镀敷膜4a。第1镀敷膜4a也形成于扩张部6a的内壁面。绝缘层22包含绝缘性树脂20和添加于绝缘性树脂20的多个填料7。如图5所示,可知在本实施例中,在扩张部6a中,第1镀敷膜4a的一部分也在作为多个填料7的一部分的填料71a、71b与绝缘性树脂20之间析出。另外,可知存在于扩张部6a的内壁的凹部61被第1镀敷膜4a填埋。填料71b在扩张部6a的内壁面露出。另一方面,填料71a经由其他填料72与扩张部6a的内壁面相连。
接着,使用图1的布线基板100为例,参照图6A~图6G对制造实施方式的布线基板的方法进行说明。
如图6A所示,形成芯基板3。例如,在芯基板3的包含成为绝缘层30的绝缘层的两面覆铜层叠基板上,通过减成法形成分别具有导体图案115和导体图案116的导体层15和导体层16以及通孔导体33。
如图6B所示,绝缘层21和绝缘层23分别形成在芯基板3的第1面3a上和第2面3b上。例如,通过将膜状的环氧树脂层叠在芯基板3上并进行加热和加压,从而形成绝缘层21和绝缘层23。
通过例如二氧化碳激光的照射,在绝缘层21以及绝缘层23形成贯通孔6。贯通孔6形成于镀敷导体41、43(参照图6F)的形成部位。在图6B的例子中,例如通过调整二氧化碳激光的照射条件,形成具有朝向芯基板3前端变细的形状的贯通孔6。
如图6C所示,在贯通孔6与导体层15(参照图6B)的导体图案115的界面附近形成贯通孔6的扩张部6a。此外,在图6C(以及后文参照的图6D~图6E)中,放大示出各工序中的相当于图6B的VIC部的部分的状态。虽然在图6C~图6E中未示出,但在图6B所示的导体层16的导体图案116以及绝缘层23中,也实施在图6C~图6E中对导体图案115以及绝缘层21实施的加工、处理。
扩张部6a例如通过去除在形成贯通孔6后残留在贯通孔6内的树脂残渣(胶渣)的去钻污处理而形成。在去钻污处理中,例如通过将贯通孔6的内壁暴露于碱性高锰酸溶液等处理液,从而去除贯通孔6内的污迹。通过使用于该去钻污处理的处理液适度地浸入导体图案115与绝缘层21的界面,能够使构成绝缘层22的绝缘性树脂20中的与导体图案115接触的部分溶解。这样,通过与导体图案115接触的一部分绝缘性树脂20熔出,能够形成扩张部6a。扩张部6a也能够通过适当地调整在贯通孔6的形成中使用的激光的照射条件、例如激光的功率、照射时间等来形成。之后,在制造图1的例子的布线基板100的情况下,在后续工序中的镀敷导体41(参照图6F)的形成之前,进行软蚀刻处理。通过软蚀刻处理,去除覆盖导体图案115中的贯通孔6侧的表面11a的氧化膜等。软蚀刻后的导体图案115的状态如图6D所示。
如图6D所示,通过软蚀刻,能够稍微去除导体图案115的表面11a的露出部分,其结果,能够使表面11a的露出部分朝向与贯通孔6相反的方向凹陷。通过使表面11a的露出部分凹陷,在后续工序中的第1镀敷膜4a(参照图6E)的形成中,各种处理液容易进入扩张部6a内,第1镀敷膜4a的形成变得容易。
如图6E所示,在绝缘层22的表面上以及贯通孔6的内壁面上形成第1镀敷膜4a。第1镀敷膜4a形成为,扩张部6a中的第1镀敷膜4a的厚度为贯通孔6中的扩张部6a以外的主体部6b中的第1镀敷膜4a的最小厚度的至少55%以上。第1镀覆膜4a的形成方法没有特别限定,但优选第1镀覆膜4a通过非电解镀覆而形成。通过使用非电解镀敷法,能够在扩张部6a内比较容易地形成不包含与主体部6b的厚度相比明显薄的部分的第1镀敷膜4a。例如,通过向非电解镀敷浴中送入气泡的鼓泡,能够促进镀敷浴的循环,能够使具有适度的离子浓度的新鲜的镀敷液容易稳定地进入扩张部6a内。
在像这样在扩张部6a内也不产生显著薄的部分的第1镀敷膜4a的形成中,为了避免生产率的显著降低,也调整镀敷处理的条件,例如镀敷处理的时间、镀敷浴的温度等。其结果是,在扩张部6a内形成具有主体部6b的最小厚度的95%以下的最小厚度的第1镀敷膜4a。
如图6F所示,形成分别包含第1镀敷膜4a和第2镀敷膜4b的导体层11和导体层13。在贯通绝缘层21的贯通孔6内形成镀敷导体41,在贯通绝缘层23的贯通孔6内形成镀敷导体43。分别形成包含第1镀覆膜4a以及第2镀覆膜4b的镀覆导体41以及镀覆导体43。导体层11和导体层13以及镀敷导体41和镀敷导体43例如使用半加成法形成。即,在第1镀敷膜4a上设置具有适当的开口的抗镀剂(未图示),通过电解镀敷,在抗镀剂的开口内形成第2镀敷膜4b。在形成第2镀敷膜4b之后,去除未图示的抗镀剂。之后,第1镀覆膜4a中的未被第2镀覆膜4b覆盖的部分通过例如快速蚀刻那样的短时间的蚀刻而被去除。其结果,形成包含规定的导体图案的导体层11和导体层13。在贯通孔6内,作为将导体层彼此连接的过孔导体而形成有镀敷导体41或镀敷导体43。
如图6G所示,还形成绝缘层22和绝缘层24。进而,形成导体层12和导体层14,并且形成贯通绝缘层22的镀敷导体42和贯通绝缘层24的镀敷导体44。绝缘层22和绝缘层24可以通过与上述的绝缘层21的形成方法同样的方法形成,镀敷导体42和镀敷导体44可以通过与上述的镀敷导体41的形成方法同样的方法形成。另外,导体层12和导体层14可以通过与前述的导体层11的形成方法同样的方法形成。
在制造布线基板100的图6G的例子中,例如,将感光性的环氧树脂或聚酰亚胺树脂等通过喷涂、层叠、或印刷等向工序中途的布线基板100的表面供给,由此形成阻焊剂5。在阻焊剂5上,例如通过使用具有适当的开口图案的掩模的曝光以及显影而形成开口。通过以上的工序,完成图1的例子的布线基板100。
实施方式的布线基板并不限定于具有各附图所例示的构造以及本说明书所例示的构造、形状以及材料。如上所述,实施方式的布线基板可以具有任意的层叠结构。实施方式的布线基板可以包含任意数量的导体层和绝缘层。例如,实施方式的布线基板也可以是不包含芯基板的所谓无芯基板。在实施方式的布线基板中,隔着绝缘层对置的任意一组导体图案中的一者可以是第1导体图案,另一者可以是第2导体图案。另外,第1导体图案中的朝向第2导体图案的表面也可以不向与第2导体图案相反的方向弯曲。
Claims (6)
1.一种布线基板,其包含:
相互对置的第1导体图案和第2导体图案;
镀敷导体,其与所述第2导体图案一体地形成,并与所述第1导体图案接触;以及
绝缘层,其介于所述第1导体图案与所述第2导体图案之间,具有由所述镀敷导体填充的贯通孔,
其中,
所述贯通孔具有扩大所述第1导体图案侧的所述贯通孔的开口宽度的扩张部,
所述镀敷导体包含:
第1镀敷膜,其直接形成在所述贯通孔的内壁;以及
第2镀敷膜,其形成在所述第1镀敷膜上,
所述扩张部中的所述第1镀敷膜的最小厚度为所述贯通孔内的所述扩张部以外的部分的所述第1镀敷膜的最小厚度的55%以上且95%以下。
2.根据权利要求1所述的布线基板,其中,
所述绝缘层包含绝缘性树脂和添加到所述绝缘性树脂中的多个填料,
在所述扩张部中,所述第1镀敷膜的一部分析出到所述多个填料的一部分与所述绝缘性树脂之间。
3.根据权利要求2所述的布线基板,其中,
所述绝缘层沿着所述绝缘层与所述扩张部的界面包含具有0.5μm以上且1μm以下的粒径并且周围被所述第1镀敷膜覆盖的填料来作为所述多个填料的一部分。
4.根据权利要求1所述的布线基板,其中,
在所述镀敷导体中的比所述扩张部靠所述第2导体图案侧的部分,所述第1导体图案侧的宽度小于所述第2导体图案侧的宽度。
5.根据权利要求1所述的布线基板,其中,
存在于所述扩张部内的所述贯通孔的内壁的、深度为0.3μm以上且0.5μm以下的凹部被所述第1镀敷膜填埋。
6.根据权利要求1所述的布线基板,其中,
所述扩张部整体被所述第1镀敷膜填充。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-198075 | 2021-12-06 | ||
JP2021198075A JP2023084015A (ja) | 2021-12-06 | 2021-12-06 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116234159A true CN116234159A (zh) | 2023-06-06 |
Family
ID=86570412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211547149.2A Pending CN116234159A (zh) | 2021-12-06 | 2022-12-05 | 布线基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230180386A1 (zh) |
JP (1) | JP2023084015A (zh) |
CN (1) | CN116234159A (zh) |
-
2021
- 2021-12-06 JP JP2021198075A patent/JP2023084015A/ja active Pending
-
2022
- 2022-12-05 CN CN202211547149.2A patent/CN116234159A/zh active Pending
- 2022-12-05 US US18/061,555 patent/US20230180386A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2023084015A (ja) | 2023-06-16 |
US20230180386A1 (en) | 2023-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8436252B2 (en) | Printed wiring board and method for manufacturing the same | |
US20120285736A1 (en) | Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method | |
US8215011B2 (en) | Method of manufacturing a printed circuit board | |
JP2009099619A (ja) | コア基板およびその製造方法 | |
JP7097139B2 (ja) | 配線基板 | |
US11729912B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
KR101811940B1 (ko) | 미세 비아가 형성된 다층 회로기판 제조방법 | |
JP2008078343A (ja) | プリント配線板及びその製造方法 | |
US11116080B2 (en) | Wiring substrate | |
US11160164B2 (en) | Wiring substrate | |
US20230180385A1 (en) | Wiring substrate | |
US10779408B2 (en) | Printed wiring board | |
JP2001352166A (ja) | 配線基板の製造方法 | |
JP2004146742A (ja) | 配線基板の製造方法 | |
CN116234159A (zh) | 布线基板 | |
JP2001156453A (ja) | プリント配線板における埋め込みヴィアの形成方法 | |
JP2000323841A (ja) | 多層回路基板とその製造方法 | |
KR100274662B1 (ko) | 다층 인쇄 회로 기판의 층간 비아 제조 방법 | |
US20230397335A1 (en) | Wiring substrate | |
JP2010262954A (ja) | 配線基板の製造方法 | |
JP2023039074A (ja) | 配線基板の製造方法 | |
JP2023083009A (ja) | 配線基板、及び配線基板の製造方法 | |
JP2024002647A (ja) | 配線基板及び配線基板の製造方法 | |
JP2021044324A (ja) | 配線基板および配線基板の製造方法 | |
JP2024006411A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |