KR20230088480A - 인쇄 배선판 및 인쇄 배선판의 제조 방법 - Google Patents

인쇄 배선판 및 인쇄 배선판의 제조 방법 Download PDF

Info

Publication number
KR20230088480A
KR20230088480A KR1020237016724A KR20237016724A KR20230088480A KR 20230088480 A KR20230088480 A KR 20230088480A KR 1020237016724 A KR1020237016724 A KR 1020237016724A KR 20237016724 A KR20237016724 A KR 20237016724A KR 20230088480 A KR20230088480 A KR 20230088480A
Authority
KR
South Korea
Prior art keywords
layer
conductor
hole
conformal
printed wiring
Prior art date
Application number
KR1020237016724A
Other languages
English (en)
Inventor
신리 사에키
타카시 이시오카
Original Assignee
교세라 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 가부시키가이샤 filed Critical 교세라 가부시키가이샤
Publication of KR20230088480A publication Critical patent/KR20230088480A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10098Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄 배선판은, 다층 기판을 갖는다. 다층 기판은 코어층 및 빌드업층을 갖는다. 빌드업층은 코어층의 일방의 면에 적층되어 있고, 또한 다층 기판의 제 1 면을 구성하고 있다. 다층 기판에는 코어층 및 빌드업층을 두께 방향으로 관통하는 비아 도체가 형성되어 있다. 비아 도체는 필드 비아 및 필드 비아에 전기적으로 접속된 컨포멀 비아를 갖는다. 필드 비아는 두께 방향으로부터 볼 때 적어도 일부가 컨포멀 비아와 겹쳐져 있고, 또한 컨포멀 비아에 대해서 제 1 면측에 위치하고 있다.

Description

인쇄 배선판 및 인쇄 배선판의 제조 방법
본 개시는 인쇄 배선판 및 인쇄 배선판의 제조 방법에 관한 것이다.
종래, 절연층에 의해 구획된 복수의 도체층을 갖고, 이 복수의 도체층이 비아 도체 및 스루홀 도체에 의해 전기적으로 접속됨으로써 입체적인 회로를 형성하고 있는 인쇄 배선판이 있다.
비아 도체로서는 절연층에 형성된 비아홀을 메우도록 형성된 필드 비아와, 비아홀의 측면 및 저면을 따라 형성된 컨포멀 비아를 두께 방향으로 접속한 것이 있다. 컨포멀 비아의 도체가 이루는 오목부에는 통상 수지 등이 충전된다. 일본 특허공개 2003-224364호 공보에는 인쇄 배선판의 내층에 필드 비아를 형성하고, 빌드업층의 최외층에 컨포멀 비아를 형성함으로써, 각 층의 평탄성을 확보하는 기술이 개시되어 있다.
본 개시의 일양태에 따른 인쇄 배선판은 다층 기판을 갖는다. 상기 다층 기판은 코어층 및 빌드업층을 갖는다. 상기 빌드업층은 상기 코어층의 일방의 면에 적층되어 있고, 또한 상기 다층 기판의 제 1 면을 구성하고 있다. 상기 다층 기판에는 상기 코어층 및 상기 빌드업층을 두께 방향으로 관통하는 비아 도체가 형성되어 있다. 상기 비아 도체는 필드 비아 및 상기 필드 비아에 전기적으로 접속된 컨포멀 비아를 갖는다. 상기 필드 비아는 상기 두께 방향으로부터 볼 때 적어도 일부가 상기 컨포멀 비아와 겹쳐져 있고, 또한 상기 컨포멀 비아에 대해서 상기 제 1 면측에 위치하고 있다.
본 개시의 일양태에 따른 인쇄 배선판의 제조 방법은 코어층이 되는 코어층 소체(素體)의 일방의 면으로부터 제 1 비아홀을 형성하고, 상기 코어층 소체의 타방의 면으로부터 제 2 비아홀을 형성해서 비아홀 형성 소체를 형성하는 공정을 갖는다. 또한, 상기 제조 방법은 상기 비아홀 형성 소체에 도금 처리를 실시해서 상기 제 1 비아홀에 제 1 필드 비아를 형성함과 아울러, 상기 제 2 비아홀에, 상기 제 1 필드 비아에 전기적으로 접속된 컨포멀 비아를 형성해서 도금 비아 형성 소체를 형성하는 공정을 갖는다. 또한, 상기 제조 방법은 상기 도금 비아 형성 소체 중 적어도 상기 일방의 면에 빌드업층이 되는 빌드업용 시트를 적층해서 다층 기판 소체를 형성하는 공정을 갖는다. 또한, 상기 제조 방법은 상기 다층 기판 소체의 상기 일방의 면측의 표면으로부터, 두께 방향으로부터 볼 때 상기 컨포멀 비아의 적어도 일부와 겹쳐지는 위치에 제 3 비아홀을 형성해서 비아홀 형성 다층 기판 소체를 형성하는 공정을 갖는다. 또한, 상기 제조 방법은 상기 비아홀 형성 다층 기판 소체에 도금 처리를 실시해서 상기 제 1 필드 비아에 전기적으로 접속된 제 2 필드 비아를 상기 제 3 비아홀에 형성하는 공정을 갖는다.
도 1은 일실시형태에 따른 인쇄 배선판의 단면도이다.
도 2는 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 3은 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 4는 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 5는 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 6은 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 7은 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 8은 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 9는 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 10은 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 11은 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 12는 비교예의 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 13은 비교예의 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 14는 비교예의 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 15는 비교예의 인쇄 배선판의 제조 방법을 설명하는 단면도이다.
도 16은 변형예에 따른 인쇄 배선판의 단면도이다.
이하, 실시형태를 도면에 의거해서 설명한다. 단, 이하에서 참조하는 각 도면은 설명의 편의상, 실시형태를 설명함에 있어서 필요한 주요부재만을 간략화해서 나타낸 것이다. 따라서, 본 개시의 인쇄 배선판(1)은 참조하는 각 도면에 나타내어져 있지 않은 임의의 구성부재를 구비할 수 있다. 또한, 각 도면 중의 부재의 치수는 실제의 구성부재의 치수 및 치수비율 등을 충실하게 나타낸 것은 아니다.
〔인쇄 배선판의 구성〕
도 1을 참조해서 본 실시형태에 따른 인쇄 배선판(1)의 구성을 설명한다.
인쇄 배선판(1)은 밀리파 레이더 등에 사용되는 안테나 및 상기 안테나에 의해 수신된 신호를 전송하는 전송 선로 등이 내장된 다층 안테나 기판이다. 이하에서는 인쇄 배선판(1)의 두께 방향을 Z 방향으로 하는 XYZ 직교 좌표계에 의해 인쇄 배선판(1)의 각 부의 방향을 설명한다. 또한, 인쇄 배선판(1)을 구성하는 각 층의 +Z 방향을 향하는 면을 「상면」이라고도 기재하고, -Z 방향을 향하는 면을 「하면」이라고도 기재한다. 또한, Z 방향을 인쇄 배선판(1)의 「두께 방향」이라고도 기재한다.
인쇄 배선판(1)은 코어층(C)과, 코어층(C)의 상면에 적층된 제 1 빌드업층(B1)과, 코어층(C)의 하면에 적층된 제 2 빌드업층(B2)을 구비하고 있다. 즉, 인쇄 배선판(1)은 제 2 빌드업층(B2), 코어층(C) 및 제 1 빌드업층(B1)이 이 순서대로 적층된 구성의 다층 기판(2)을 갖는다. 이하에서는 다층 기판(2)의 상면을 제 1 면(S1)으로 하고, 다층 기판(2)의 하면(제 1 면(S1)의 반대측에 위치하는 면)을 제 2 면(S2)으로 한다. 또한, 인쇄 배선판(1)은 다층 기판(2) 이외의 구성요소를 더 갖고 있어도 좋다.
코어층(C)은 절연층(11∼13)과, 내부 도체층(31∼33)을 갖는다.
절연층(11∼13)은 Z 방향으로 적층되어 있다. 상세하게는 절연층(11)의 상면에 절연층(12)이 적층되어 있고, 절연층(11)의 하면에 절연층(13)이 적층되어 있다. 코어층(C)이 갖는 절연층의 수는 3층에 한정되지 않고, 2층 이하 또는 4층 이상이어도 좋다.
절연층(11∼13)의 재질로서는 예를 들면, 에폭시 수지, 폴리이미드 수지, 폴리페닐렌에테르(PPE) 수지, 폴리페닐렌옥사이드(PPO) 수지, 시아네이트에스테르 수지 등의 유기 수지 등을 들 수 있다. 이들 유기 수지는 2종 이상을 혼합해서 사용해도 좋다. 단, 절연층(11∼13)의 재질은 이들에 한정되지 않고, 절연성을 갖는 다른 재질이어도 좋다. 또한, 절연층(11∼13)에는 글래스 클로스 등의 보강재가 배합되어 있어도 좋다. 또한, 절연층(11∼13)에는 수산화 알루미늄, 실리카 또는 황산 바륨 등의 무기 충전제(무기 입자)가 배합되어도 좋다.
내부 도체층(31)은 절연층(12)의 상면에 형성되어 있다. 내부 도체층(32)은 절연층(11)과 절연층(12)의 계면에 형성되어 있다. 내부 도체층(33)은 절연층(13)의 하면에 형성되어 있다. 내부 도체층(31∼33)은 각각 배선 패턴을 이루고 있다. 내부 도체층(31∼33)의 재질은 예를 들면 구리로 할 수 있지만, 이것에 한정되지 않는다. 코어층(C)이 갖는 도체층의 수는 반드시 3층이 아니어도 좋고, 코어층(C)에 포함되는 절연층의 수 등에 따라 2층 이하 또는 4층 이상으로 해도 좋다.
제 1 빌드업층(B1)은 코어층(C)의 상면에 적층된 절연층(14)과, 절연층(14)의 상면에 형성된 표층 도체(40)를 갖는다. 제 1 빌드업층(B1)의 상면이 다층 기판(2)의 제 1 면(S1)을 구성한다. 제 1 면(S1)은 표층 도체(40)의 표면과, 절연층(14) 중 표층 도체(40)로부터 노출되어 있는 부분의 표면을 포함한다.
제 2 빌드업층(B2)은 코어층(C)의 하면에 적층된 절연층(15)과, 절연층(15)의 하면에 형성된 표층 도체(40)를 갖는다. 제 2 빌드업층(B2)의 하면이 다층 기판(2)의 제 2 면(S2)을 구성한다. 제 2 면(S2)은 표층 도체(40)의 표면과, 절연층(15) 중 표층 도체(40)로부터 노출되어 있는 부분의 표면을 포함한다.
절연층(14, 15)은 절연성을 갖는 수지와, 상기 수지 내에 메워넣어진 글래스 클로스 등의 보강재를 갖는다. 절연층(14, 15)을 구성하는 수지의 재질로서는 예를 들면, 에폭시 수지, 비스말레이미드-트리아진 수지, 폴리이미드 수지, 폴리페닐렌에테르(PPE) 수지, 페놀 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, 규소 수지, 폴리부타디엔 수지, 폴리에스테르 수지, 멜라민 수지, 우레아 수지, 폴리페닐렌설파이드(PPS) 수지, 폴리페닐렌옥사이드(PPO) 수지 등을 들 수 있다. 이들 수지는 2종 이상을 혼합해도 좋다. 또한, 절연층(14, 15)에는 수산화 알루미늄, 실리카 또는 황산 바륨 등의 무기 충전제, 혹은 페놀 수지 또는 메타크릴 수지 등의 유기 충전재가 배합되어도 좋다.
표층 도체(40)는 절연층(14)의 상면 및 절연층(15)의 하면에 형성되어서 배선 패턴을 이루고 있다. 표층 도체(40)는 절연층(14, 15)의 표면에 형성된 동박(41)과, 동박(41)에 적층된 도금층(42)을 갖는다. 도금층(42)의 재질은 예를 들면 구리로 할 수 있다.
다층 기판(2)에는 두께 방향으로 상기 다층 기판(2)의 일부를 관통하는 비아 도체(20)가 형성되어 있다. 상세하게는 비아 도체(20)는 코어층(C) 및 제 1 빌드업층(B1)을 두께 방향으로 관통하고 있고, 제 2 빌드업층(B2)은 관통하고 있지 않다. 비아 도체(20)는 제 1 필드 비아(21), 컨포멀 비아(22) 및 제 2 필드 비아(23)를 갖고, 이들 비아가 두께 방향으로 이어지는 스택 비아 구조를 갖는다. 이 중 제 1 필드 비아(21) 및 컨포멀 비아(22)가 코어층(C)을 관통하고 있고, 제 2 필드 비아(23)가 제 1 빌드업층(B1)을 관통하고 있다. 이하에서는 제 1 필드 비아(21) 및 제 2 필드 비아(23)를 합쳐서 「필드 비아(21, 23)」라고 기재한다. 필드 비아(21, 23) 및 컨포멀 비아(22)의 재질은 예를 들면 구리로 할 수 있다.
제 1 필드 비아(21)는 절연층(12)에 형성된 제 1 비아홀(21h)(도 3 참조)을 메우는 도체와, 내부 도체층(31) 중 제 1 비아홀(21h)의 개구부에 겹쳐지는 부분으로 구성되어 있다. 또한, 내부 도체층(31)의 일부에 의해 제 1 필드 비아(21)의 랜드가 구성되어 있다.
제 2 필드 비아(23)는 절연층(14)에 형성된 제 3 비아홀(23h)(도 8 참조)을 메우는 도체와, 표층 도체(40) 중 제 3 비아홀(23h)의 개구부에 겹쳐지는 부분으로 구성되어 있다. 또한, 표층 도체(40)의 일부에 의해 제 2 필드 비아(23)의 랜드가 구성되어 있다. 상기 랜드는 표층 도체(40)에 의해 형성되는 다른 배선 패턴에 접속되어 있어도 좋다. 즉, 제 1 면(S1)에 형성되어 있는 표층 도체(40)는 비아 도체(20)에 전기적으로 접속되어 있어도 좋다.
제 1 필드 비아(21) 중 제 1 비아홀(21h)을 메우고 있는 부분 및 제 2 필드 비아(23) 중 제 3 비아홀(23h)을 메우고 있는 부분은 -Z 방향측일수록(즉, 제 1 비아홀(21h) 및 제 3 비아홀(23h)의 저면측일수록) 단면적이 작아지는 원뿔대형상을 갖는다. 이하에서는 필드 비아(21) 중 제 1 비아홀(21h)의 저면을 따르는 부분 및 제 2 필드 비아(23) 중 제 3 비아홀(23h)의 저면을 따르는 부분을 「비아 바닥」이라고 기재한다. 필드 비아(21, 23)는 비아 바닥이 -Z 방향을 향하도록 배치되어 있다. 바꿔 말하면, 필드 비아(21, 23)는 비아 바닥이 컨포멀 비아(22)측에 위치하는 방향으로 형성되어 있다. 제 1 필드 비아(21)의 비아 바닥은 내부 도체층(32)에 전기적으로 접속되어 있다. 제 2 필드 비아(23)의 비아 바닥은 제 1 필드 비아(21)의 비아 바닥과는 반대측의 면(상면)에 전기적으로 접속되어 있다. 따라서, 필드 비아(21, 23)는 Z 방향으로 이어져 있다. 제 2 필드 비아(23)는 두께 방향(Z 방향)으로부터 볼 때 제 1 필드 비아(21)와 겹쳐지는 위치에 형성되어 있다. 단, 이 구성에 한정되지 않고, 두께 방향으로부터 볼 때 제 2 필드 비아(23)의 일부가 제 1 필드 비아(21)와 겹쳐지는 구성이어도 좋다.
컨포멀 비아(22)는 절연층(11) 및 절연층(13)에 걸쳐 형성된 제 2 비아홀(22h)(도 3 참조)의 측면 및 저면을 따라 위치하는 도체를 갖는다. 제 2 비아홀(22h)의 내벽이 형성하는 공간은 +Z 방향측일수록 단면적이 작아지는 원뿔대형상이며, 컨포멀 비아(22)의 도체는 상기 원뿔대의 측면 및 저면을 따른 형상을 갖는다. 컨포멀 비아(22)의 도체가 이루는 오목부는 절연층(15)에 의해 메워져 있다. 또한, 내부 도체층(33)의 일부에 의해 컨포멀 비아(22)의 랜드가 구성되어 있다. 상기 랜드는 내부 도체층(33)에 의해 형성되는 다른 배선 패턴에 접속되어 있어도 좋다.
이하에서는 컨포멀 비아(22) 중 제 2 비아홀(22h)의 저면을 따르는 부분을 「비아 바닥」이라고 기재한다. 컨포멀 비아(22)는 비아 바닥이 제 1 필드 비아(21)측(+Z 방향측)에 위치하는 방향으로 형성되어 있다. 컨포멀 비아(22)의 비아 바닥은 내부 도체층(32)에 전기적으로 접속되어 있다. 따라서, 제 1 필드 비아(21)의 비아 바닥과, 컨포멀 비아(22)의 비아 바닥은 내부 도체층(32)을 개재해서 대향하고 있다. 바꿔 말하면, 제 1 필드 비아(21) 및 컨포멀 비아(22)는 비아 바닥을 공유하고 있다.
이렇게, 비아 도체(20)를 구성하는 필드 비아(21, 23) 및 컨포멀 비아(22)는 서로 전기적으로 접속되어서 등전위로 되어 있다.
컨포멀 비아(22)는 두께 방향으로부터 볼 때 필드 비아(21, 23)와 겹쳐지는 위치에 형성되어 있다. 본 실시형태에서는 두께 방향으로부터 볼 때 필드 비아(21, 23)의 전체가 컨포멀 비아(22)와 겹쳐져 있다. 단, 이 구성에 한정되지 않고, 두께 방향으로부터 볼 때 필드 비아(21, 23)의 일부가 컨포멀 비아(22)와 겹쳐지는 구성이어도 좋다.
또한, 필드 비아(21, 23)는 컨포멀 비아(22)에 대해서 제 1 면(S1)측(+Z 방향측)에 위치하고 있다. 바꿔 말하면, 비아 도체(20)는 다층 기판(2)의 제 1 면(S1)측의 표층부분에 위치하는 제 1 빌드업층(B1)측으로부터 코어층(C)측에 걸쳐서, 제 2 필드 비아(23), 제 1 필드 비아(21), 컨포멀 비아(22)의 줄로 되어 있다. 따라서, 비아 도체(20) 중 제 1 면(S1)측의 단부(다층 기판(2)의 표층측의 단부)는 제 2 필드 비아(23)로 되어 있다. 또한, 비아 도체(20) 중 제 1 면(S1)측과는 반대측의 단부는 컨포멀 비아(22)로 되어 있고, 상기 단부는 다층 기판(2)의 내부에 위치하고 있다.
또한, 두께 방향으로부터 볼 때, 필드 비아(21, 23)의 폭(W)은 컨포멀 비아(22)의 폭(W)과 같다. 여기에서, 필드 비아(21, 23) 및 컨포멀 비아(22)의 폭은 각각 제 1 비아홀(21h), 제 2 비아홀(22h) 및 제 3 비아홀(23h)의 개구부가 이루는 원의 직경이다. 또한, 상기 개구부가 원과는 다른 형상인 경우에는 필드 비아(21, 23) 및 컨포멀 비아(22)의 폭은 상기 개구부의 최대지름이다. 도 1은 상기 개구부가 이루는 원의 중심을 지나고 Y 방향에 수직인 단면이며, 상기 단면에 있어서 필드 비아(21, 23)의 폭(W)이 컨포멀 비아(22)의 폭(W)과 같게 되어 있다. 또한, 상기 원의 중심을 지나는 다른 단면에 있어서도, 필드 비아(21, 23)의 폭(W)이 컨포멀 비아(22)의 폭(W)과 같게 되어 있어도 좋다.
인쇄 배선판(1)의 다층 기판(2)은 상기 다층 기판(2)을 제 1 면(S1)으로부터 제 2 면(S2)까지 관통하는 관통 구멍(50a)을 갖고, 상기 관통 구멍(50a)의 내벽에는 스루홀 도체(50)가 형성되어 있다. 즉, 스루홀 도체(50)는 관통 구멍(50a)의 내벽을 따르는 관상의 도체이다. 제 1 면(S1)측의 표층 도체(40)의 일부 및 제 2 면(S2)측의 표층 도체(40)의 일부는 스루홀 도체(50)에 전기적으로 접속되어 있다. 바꿔 말하면, 제 1 면(S1)측의 표층 도체(40)의 일부는 스루홀 도체(50)를 통해 제 2 면(S2)측의 표층 도체(40)의 일부에 전기적으로 접속되어 있다. 스루홀 도체(50)는 내부 도체층(31∼33)의 일부에 전기적으로 접속되어 있어도 좋다.
본 실시형태에서는 스루홀 도체(50)의 두께를 t1로 하고, 표층 도체(40)의 두께를 t2로 했을 때에, 두께비(t1/t2)는 0.7 이상 1.0 이하이다. 또는 두께비(t1/t2)는 0.9 이상 1.0 이하이어도 좋다.
제 1 빌드업층(B1)은 회로 패턴을 이루는 표면 도체(40)를 갖고 있는 것 등에 기인해서 코어층(C)보다 도체의 체적비율이 높게 되어 있다. 여기에서, 코어층(C)에는 제 1 필드 비아(21), 컨포멀 비아(22) 및 스루홀 도체(50) 중 절연층(11∼13)의 내부에 위치하는 부분이 포함되는 것으로 한다. 또한, 제 1 빌드업층(B1)에는 제 2 필드 비아(23) 및 스루홀 도체(50) 중 절연층(14)의 내부에 위치하는 부분이 포함되는 것으로 한다.
이상으로 설명한 구성의 인쇄 배선판(1)에 있어서, 비아 도체(20)는 예를 들면 안테나에 의해 수신 또는 송신되는 신호를 전송하는 도파로로서 기능시킬 수 있다.
또한, 비아 도체(20)는 신호를 전송하기 위한 도파관의 측벽으로서 기능시킬 수도 있다. 이 경우에는 두께 방향으로부터 볼 때 도파관을 둘러싸는 위치에 복수의 비아 도체(20)가 형성된다.
스루홀 도체(50)는 예를 들면 제 2 면(S2)측의 표층 도체(40)에 전원전위가 공급되는 구성에 있어서, 상기 전원전위를 다른 도체층(예를 들면 제 1 면(S1)의 표층 도체(40))에 공급하는 접속 회로로서 기능시킬 수 있다. 이 경우에 있어서, 제 1 면(S1)측의 표층 도체(40) 또는 내부 도체층(31∼33)을 통해 스루홀 도체(50)와 비아 도체(20)를 전기적으로 접속함으로써, 상기 비아 도체(20)를, 전원전위를 공급하기 위한 접속 회로로서 기능시킬 수도 있다.
단, 이들은 예시이며, 비아 도체(20) 및 스루홀 도체(50)의 기능은 상기에 한정되지 않는다.
〔인쇄 배선판의 제조 방법〕
이어서, 도 2∼도 11을 참조해서 인쇄 배선판(1)의 제조 방법에 대해서 설명한다.
우선, 도 2에 나타낸 바와 같이, 코어층(C)이 되는 코어층 소체(1a)를 준비한다. 코어층 소체(1a)는 절연층(11∼13)과, 절연층(12)의 상면에 형성된 하지 도체(31a)와, 절연층(11) 및 절연층(12)의 계면에 형성된 내부 도체층(32)과, 절연층(13)의 하면에 형성된 하지 도체(33a)를 갖는다. 하지 도체(31a), 내부 도체층(32) 및 하지 도체(33a)는 예를 들면 동박이다.
이어서, 도 3에 나타낸 바와 같이, 코어층 소체(1a)의 상면(일방의 면)으로부터 제 1 비아홀(21h)을 형성하고, 코어층 소체(1a)의 하면(타방의 면)으로부터 제 2 비아홀(22h)을 형성해서 비아홀 형성 소체(1b)를 형성한다. 여기에서는 예를 들면 하지 도체(31a)를 마스크로 해서 코어층 소체(1a)의 상면으로부터 레이저를 조사함으로써 제 1 비아홀(21h)을 형성한다. 또한, 하지 도체(33a)를 마스크로 해서 코어층 소체(1a)의 하면으로부터 레이저를 조사함으로써 제 2 비아홀(22h)을 형성한다. 제 2 비아홀(22h)은 두께 방향으로부터 볼 때 제 1 비아홀(21h)과 겹쳐지는 위치에 형성한다. 제 1 비아홀(21h)의 저면에는 내부 도체층(32)의 상면이 노출되고, 제 2 비아홀(22h)의 저면에는 내부 도체층(32)의 하면이 노출된다.
이어서, 도 4에 나타낸 바와 같이, 비아홀 형성 소체(1b)에 무전해 구리 도금(화학 구리 도금)을 실시해서 비아홀 형성 소체(1b)의 표면에 하지 도금층을 형성한다.
이어서, 도 5에 나타낸 바와 같이, 비아홀 형성 소체(1b)에 전해 구리 도금을 실시해서 제 1 비아홀(21h)에 제 1 필드 비아(21)를 형성함과 아울러, 제 2 비아홀(22h)에 컨포멀 비아(22)를 형성한다. 이것에 의해, 도금 비아 형성 소체(1c)가 형성된다. 또한, 절연층(12)의 상면에 내부 도체층(31)이 형성되고, 절연층(13)의 하면에 내부 도체층(33)이 형성된다.
여기에서, 제 1 비아홀(21h)은 제 2 비아홀(22h)에 비해서 깊이가 얕다. 이 때문에, 제 1 비아홀(21h) 및 제 2 비아홀(22h)에 대해서 동시에 도금 처리를 행하면, 제 1 비아홀(21h)에는 도금층(도체)이 충전되어서 제 1 필드 비아(21)가 형성되고, 제 2 비아홀(22h)에는 그 저면 및 측면에 도금층(도체)이 형성되어서 컨포멀 비아(22)가 형성된다. 이렇게, 일단의 도금 처리에 의해, 비아 바닥을 공유하는 제 1 필드 비아(21) 및 컨포멀 비아(22)를 형성할 수 있다. 또한, 컨포멀 비아(22)는 제 2 비아홀(22h)을 도체로 완전히 메우지 않아도 되므로, Z 방향의 층간이 큰 제 2 비아홀(22h)에 비아를 형성할 수 있다.
이어서, 도 6에 나타낸 바와 같이, 내부 도체층(31) 및 내부 도체층(33)을 패터닝해서 배선 패턴을 형성한다. 예를 들면, 내부 도체층(31, 33)의 표면에 에칭 레지스트의 패턴을 형성한 후에 에칭을 행해서 내부 도체층(31, 33)의 일부를 제거하고, 에칭 레지스트를 박리함으로써 배선 패턴을 형성한다. 이것에 의해, 코어층(C)이 완성된다.
이어서, 도 7에 나타낸 바와 같이, 도금 비아 형성 소체(1c)의 상면 및 하면에 빌드업층이 되는 빌드업용 시트(ST)를 적층해서 가열, 가압하여 다층 기판 소체(1d)를 형성한다.
빌드업용 시트(ST)는 절연층(14) 또는 절연층(15)이 되는 프리프레그 또는 수지 필름과, 동박(41)을 갖는 부재이다. 여기에서, 프리프레그는 글래스 클로스에 수지를 함침시켜서 반경화시킨 부재이다. 수지 필름은 수지, 또는 수지와 무기 충전제, 유기 충전제를 반경화시킨 부재이다.
이러한 빌드업용 시트(ST)를 도금 비아 형성 소체(1c)의 양면에 적층한 상태에서, 도금 비아 형성 소체(1c)를 가열함과 아울러 Z 방향으로 가압한다. 이것에 의해, 프리프레그 또는 수지 필름이 일단 용융된 후에 고화되고, 절연층(14) 및 절연층(15)으로 되어서 코어층(C)의 표면에 고착된다. 이 때, 빌드업용 시트(ST)에 포함되는 수지(절연체)가 컨포멀 비아(22)의 오목부에 충전된다. 도 7에서는 프리프레그가 절연층(14) 및 절연층(15)으로 되어서 고착된 후의 빌드업용 시트(ST)가 나타내어져 있다.
이어서, 도 8에 나타낸 바와 같이, 다층 기판 소체(1d)의 상면측으로부터, 두께 방향으로부터 볼 때 제 1 필드 비아(21) 및 컨포멀 비아(22)와 겹쳐지는 위치에 제 3 비아홀(23h)을 형성한다. 이것에 의해, 비아홀 형성 다층 기판 소체(1e)가 형성된다. 여기에서는 동박(41) 중 제 3 비아홀(23h)의 형성 범위를 제거한 후에, 상기 동박(41)을 마스크로 해서 다층 기판 소체(1d)의 상면으로부터 레이저를 조사함으로써 제 3 비아홀(23h)을 형성한다. 제 3 비아홀(23h)의 저면에는 제 1 필드 비아(21)의 상면이 노출되어 있다.
이어서, 도 9에 나타낸 바와 같이, 두께 방향으로 비아홀 형성 다층 기판 소체(1e)를 관통하는 관통 구멍(50a)을 형성한다. 예를 들면, 드릴 가공에 의해 관통 구멍(50a)을 천공한 후에 디스미아 처리를 행한다. 또한, 스루홀 도체(50)가 불필요한 경우에는 도 9에 나타내는 관통 구멍(50a)의 형성 공정은 생략된다. 이하에서는 관통 구멍(50a)이 형성된 비아홀 형성 다층 기판 소체(1e)를 「관통 구멍 형성 다층 기판 소체」라고도 기재한다.
이어서, MSAP(Modified Semi-Additive Process)에 의해 표층 도체(40)의 회로 패턴을 형성한다.
우선, 도 10에 나타낸 바와 같이, 비아홀 형성 다층 기판 소체(1e)(관통 구멍(50a)이 형성되어 있는 경우에는 관통 구멍 형성 다층 기판 소체)의 상면 및 하면 중 표층 도체(40)의 배선 패턴이 되는 영역을 제외한 영역에 도금 레지스트(60)를 형성한다.
이어서, 도 11에 나타낸 바와 같이, 비아홀 형성 다층 기판 소체(1e)에 전해 구리 도금(패턴 도금)을 실시한다. 이 전해 구리 도금에 의해, 상면 및 하면에 노출되어 있는 동박(41)을 시드층으로 해서 상기 동박(41) 상에 도금층(42)이 형성된다. 또한, 이 전해 구리 도금에 의해, 제 3 비아홀(23h)에 도금층(도체)이 충전되어서 제 2 필드 비아(23)가 형성됨과 아울러, 관통 구멍(50a)의 내벽에 스루홀 도체(50)가 형성된다. 이것에 의해, 도금 형성 다층 기판 소체(1f)가 형성된다.
이어서, 도금 레지스트(60)를 제거하고, 제거후에 노출된 시드층으로서의 동박(41)을 플래시 에칭에 의해 제거한다. 이것에 의해, 비아홀 형성 다층 기판 소체(1e)의 상면 및 하면에 표층 도체(40)의 회로 패턴이 형성된다.
이상의 공정을 거쳐 도 1에 나타내는 인쇄 배선판(1)이 완성된다.
〔비교예와의 대비〕
계속해서, 상술한 본 실시형태에 따른 인쇄 배선판(1)의 제조 방법을 도 12∼15에 나타내는 비교예에 따른 인쇄 배선판의 제조 방법과 대비하여 본 실시형태의 제조 방법의 이점에 대해서 설명한다.
비교예에 따른 인쇄 배선판은 본 실시형태의 인쇄 배선판(1)의 비아 도체(20)의 형성 영역에 비아 도체(20) 대신에 비관통 스루홀 도체(51)(도 15 참조)를 갖고 있다.
비교예에 따른 인쇄 배선판의 제조 방법에서는 우선, 도 12에 나타낸 바와 같이, 코어층(C)의 상면에 빌드업용 시트(ST)를 적층해서 가열, 가압하고, 코어층(C)에 절연층(14) 및 동박(41)이 적층된 기판을 형성한다. 그리고, 상기 기판 중 상기 실시형태에서 비아 도체(20)가 형성되어 있던 영역에 드릴 가공에 의해 관통 구멍(51a)을 형성한다.
도 12에 나타내는 비교예의 기판은 코어층(C)의 중심에 있는 절연층(11)에 대해서 상하 비대칭의 형상이기 때문에 휘어짐이 발생하기 쉬워 제조 라인에 있어서 기계에 의한 자동 공급을 행하는 것이 곤란하다.
이것에 대해서, 상기 실시형태의 제조 방법에서는 제 1 비아홀(21h) 및 제 2 비아홀(22h)의 형성시에 코어층 소체(1a)가 절연층(11)을 중심으로 상하 대칭의 형상이기 때문에(도 2, 3 참조), 휘어짐이 발생하기 어려워 제조 라인에 있어서 기계에 의한 자동 공급을 용이하게 행할 수 있다.
또한, 비교예에서는 가공 위치 정밀도가 낮은 드릴 가공에 의해 관통 구멍(51a)을 형성하므로, 관통 구멍(51a)을 협피치로 형성하는 것이 곤란하다.
이것에 대해서, 상기 실시형태의 제조 방법에서는 제 1 비아홀(21h) 및 제 2 비아홀(22h)을 레이저 가공에 의해 형성하고 있다(도 3 참조). 레이저 가공은 드릴 가공보다 가공 위치 정밀도가 높기 때문에, 보다 협피치의 가공이 가능하다. 또한, 레이저 가공에 의하면, 드릴 가공보다 고속의 가공이 가능하기 때문에, 리드 타임을 단축할 수 있다.
이어서, 비교예의 제조 방법에서는 도 13에 나타낸 바와 같이, 관통 구멍(51a)이 형성된 기판에 무전해 구리 도금을 실시하고, 이어서 전해 구리 도금을 실시한다. 이것에 의해, 관통 구멍(51a)의 내벽에 비관통 스루홀 도체(51)가 형성된다. 또한, 이들 도금 처리에 의해, 기판의 상면 및 하면에 도금층(410)이 형성된다.
이어서, 도 14에 나타낸 바와 같이, 관통 구멍(51a)에 수지(70)를 충전하고, 도금층(410)의 표면을 연마해서 불필요한 수지 등을 제거한다. 또한, 도금층(410)을 패터닝하고, 하면측에 빌드업용 시트(ST)를 적층해서 가열, 가압함으로써, 하면측에 절연층(15) 및 동박(41)을 적층시킨다. 그 후, 기판 전체를 관통하는 관통 구멍(50a)을 드릴 가공에 의해 형성한다.
여기에서, 비교예에 있어서는 수지(70)의 충전 공정 및 기판의 연마 공정이 필요하기 때문에, 공정이 길어짐과 아울러 제조 비용이 증대하는 문제가 있다. 또한, 상술한 대로 기판에 휘어짐이 생기기 쉽기 때문에, 연마후의 도금층(410)의 두께에 불균일이 생기기 쉽다. 이 때문에, 연마후의 도금층(410)의 치수가 안정되지 않아 수율이 저하되기 쉽다.
이것에 대해서, 상기 실시형태의 제조 방법은 연마가 불필요하기 때문에 비교예의 문제가 생기기 어렵고, 비교예와 비교해서 공정을 단축할 수 있음과 아울러 제조 비용을 저감할 수 있다.
이어서, 비교예의 제조 방법에서는 도 15에 나타낸 바와 같이, 관통 구멍(50a)이 형성된 기판에 무전해 구리 도금을 실시하고, 이어서 전해 구리 도금(패널 도금)을 실시한다. 이것에 의해, 관통 구멍(50a)의 내벽에 스루홀 도체(50)가 형성된다. 또한, 기판의 상면 및 하면에는 도금층(410)에 겹쳐져서 도금층(42)이 더 형성된다. 이 후, 상면 및 하면의 도금층(410, 42)을 패터닝해서 표층 도체의 회로 패턴을 형성하게 된다.
이 때, 도 15의 상태의 기판 상면에는 도 14 및 도 15에서 각각 행해지는 2회의 전해 구리 도금에 의해, 도금층(410) 및 도금층(42)이 적층되어서 두꺼워져 있다. 이 때문에, 상기 도금층(410, 42)을 시드층으로 하는 MSAP로 패터닝을 행하는 것이 곤란하다. 만일 도금층(42) 상에 도금 레지스트(60)를 형성해서 패턴 도금을 행한 경우, 도금 레지스트(60)의 박리후에 제거해야 할 시드층(도금층(410, 42))이 두꺼워 상기 시드층을 플래시 에칭에 의해 제거하면, 스루홀 도체(50)가 소실되거나, 형성한 회로 패턴이 소망의 형상으로부터 변형되거나, 에칭량의 증대에 의해 회로폭 정밀도가 악화되거나 한다. 그 때문에, 시드층이 두꺼운 상태에서 MSAP를 사용해도 고정밀도의 회로 형성은 곤란하며, 수율도 안정되지 않는다. 한편, 시드층이 되는 도금층(410, 42)을, MSAP를 적용할 수 있도록 3㎛∼5㎛ 정도의 얇기까지 연마하려고 해도 두꺼운 시드층에 의해 기판에 휘어짐이 생기기 쉽기 때문에, 연마후의 시드층의 두께에 불균일이 생기거나, 시드층의 일부가 소실되거나 한다. 따라서, 비교예의 제조 방법에서는 MSAP를 사용하는 것은 곤란하며, 도 15의 상태로부터 서브트랙티브법에 의해 도금층(410, 42)의 일부를 제거해서 회로 패턴을 형성하는 것이 된다. 그러나, 서브트랙티브법에서는 고정밀도의 회로 형성이 곤란하다.
이것에 대해서, 본 실시형태에서는 도 10에 나타낸 바와 같이, 표면에 얇은 동박(41)만이 형성되어 있는 상태에서, 상기 동박(41)을 시드층으로 하는 MSAP에 의해 표층 도체(40)의 회로 패턴을 형성할 수 있다. 또한, 본 실시형태에서는 연마 공정이 불필요하기 때문에, 시드층으로서의 동박(41)의 두께가 연마에 의해 불균일하게 되는 일이 없어 동박(41)의 두께를 3㎛∼5㎛로 일률적으로 할 수 있다. 이렇게, 시드층이 얇고, 또한 두께의 불균일이 적기 때문에, 도금 처리후에 동박(41)을 제거하기 위한 플래시 에칭량을 적게 할 수 있다. 따라서, 플래시 에칭에 의해 스루홀 도체(50)나 표층 도체(40)가 소실되는 문제가 생기기 어렵다. 이 때문에, MSAP에 의해 안정되게 고정밀도로 회로 패턴을 형성할 수 있고, 또 수율을 향상시킬 수 있다. 구체적으로는, ±10㎛ 이하의 회로폭 정밀도를 안정된 수율로 실현 가능하다. 76Ghz대 등의 고주파대역에서 사용되는 안테나 기판에서는 고정밀도의 회로 형성이 필요한 경우, 본 실시형태의 MSAP를 적용한 제조 방법에 의하면, 이러한 고주파대역에서 사용 가능한 고정밀도의 회로 형성을 안정된 수율로 행할 수 있다.
또한, 1회의 전해 구리 도금에 의해 표면 도체(40)의 도금층(42)과 스루홀 도체(50)를 형성할 수 있고, 또 표면 도체(40)는 이 도금층(42)과 얇은 동박(41)으로 이루어지므로, 스루홀 도체의 두께를 t1로 하고, 표층 도체(40)의 두께를 t2로 했을 때의 두께비(t1/t2)를 1에 가깝게 할 수 있다. 보다 상세하게는 두께비(t1/t2)를 0.7 이상 1.0 이하로 할 수 있다.
또한, 연마 공정이 불필요하므로, 만일 가공 대상의 기판이 두께 방향으로 비대칭의 구조였다고 해도 안정된 수율로 고정밀도의 회로 형성을 행할 수 있다. 또한, 연마 공정이 불필요하므로, 물리연마에 의한 치수 이상 등에 기인하는 수율의 저하를 저감할 수 있다.
〔변형예〕
이어서, 상기 실시형태의 변형예에 대해서 설명한다.
도 16은 변형예에 따른 인쇄 배선판(1)의 단면도이다.
본 변형예의 인쇄 배선판(1)은 코어층(C)의 -Z 방향측에 제 2 빌드업층(B2) 대신에 제어 기판(A)이 형성되어 있는 점에서 상기 실시형태와 다르다. 즉, 본 변형예의 인쇄 배선판(1)은 코어층(C) 및 제 1 빌드업층(B1)으로 이루어지는 다층 안테나 기판과, 제어 기판(A)이 일체로 형성된 구조의 다층 기판(2)을 갖는 다중다층 안테나 기판이다. 본 변형예에서는 제어 기판(A)의 하면이 다층 기판(2)의 제 2 면(S2)을 구성한다. 이하에서는 상기 실시형태와의 상위점에 대해서 설명한다.
제어 기판(A)은 코어층(C)의 하면에 적층된 절연층(15)과, 절연층(15)의 -Z 방향측에 적층된 5층의 절연층(16)을 갖는다. 또한, 제어 기판(A)은 절연층(15, 16)의 층간에 형성된 내부 도체층(34)과, 제 2 면(S2)의 일부를 구성하는 표층 도체(40)를 갖는다. 또한, 제어 기판(A)은 내부 도체층(34) 및 표층 도체(40)를 두께 방향으로 전기적으로 접속하기 위한 필드 비아(24) 및 컨포멀 비아(25)를 갖는다. 제어 기판(A)에는 코어층(C)과 같은 구성이 포함되어 있어도 좋다.
이러한 구성의 변형예에 따른 인쇄 배선판(1)도 코어층(C) 및 제 1 빌드업층(B1)을 관통하는 비아 도체(20)를 갖고, 상기 비아 도체(20)는 필드 비아(21, 23)와 컨포멀 비아(22)가 Z 방향으로 이어진 구성을 갖는다. 또한, 필드 비아(21, 23)는 두께 방향으로부터 볼 때 컨포멀 비아(22)와 겹쳐져 있고, 또한 컨포멀 비아(22)에 대해서 제 1 면(S1)측에 위치하고 있다. 따라서, 후술하는 상기 실시형태에 의한 효과와 같은 효과를 발휘한다.
〔효과〕
이상과 같이, 본 실시형태의 인쇄 배선판(1)은 다층 기판(2)을 갖고, 다층 기판(2)은 코어층(C) 및 제 1 빌드업층(B1)을 갖는다. 제 1 빌드업층(B1)은 코어층(C)의 일방의 면에 적층되어 있고, 또한 다층 기판(2)의 제 1 면(S1)을 구성하고 있다. 다층 기판(2)에는 코어층(C) 및 제 1 빌드업층(B1)을 두께 방향으로 관통하는 비아 도체(20)가 형성되어 있다. 비아 도체(20)는 필드 비아(21, 23) 및 상기 필드 비아(21, 23)에 전기적으로 접속된 컨포멀 비아(22)를 갖는다. 필드 비아(21, 23)는 두께 방향으로부터 볼 때 컨포멀 비아(22)와 겹쳐져 있고, 또한 컨포멀 비아(22)에 대해서 제 1 면(S1)측에 위치하고 있다.
이러한 구성에 의하면, 다층 기판(2) 중 제 1 빌드업층(B1)의 표층측에 제 2 필드 비아(23)가 위치하고, 다층 기판(2)의 내층측, 즉 코어층(C)측에 컨포멀 비아(22)가 위치한다. 여기에서, 컨포멀 비아(22)는 도체가 형성하는 오목부에 수지가 충전되어 있기 때문에, 수지가 포함되는 분만큼, 금속만으로 이루어지는 필드 비아에 비해서 열팽창률이 크다. 또한, 다층 기판(2)의 표층측에 위치하는 제 1 빌드업층(B1)은 통상 내층측에 위치하는 코어층(C)보다 금속(도체)의 체적비율이 높다. 따라서, 상기 구성에 의하면, 금속이 많이 존재하는 제 1 빌드업층(B1)측에 제 2 필드 비아(23)가 위치하고, 상대적으로 금속의 비율이 낮고 수지성분이 많은 코어층(C)측에 컨포멀 비아(22)가 위치하게 된다. 이것에 의해, 비아 도체(20)는 코어층(C) 및 제 1 빌드업층(B1)의 각각의 열팽창률에 기인하는 신축 변형에 추종하기 쉬워진다. 이 결과, 비아 도체(20)가 단선(단열)되기 어려워져, 인쇄 배선판(1)의 신뢰성을 향상시킬 수 있다.
또한, 컨포멀 비아(22)는 코어층(C)의 일부를 관통하고 있고, 제 2 필드 비아(23)는 제 1 빌드업층(B1)을 관통하고 있다.
이것에 의해, 제 1 빌드업층(B1)에는 상기 제 1 빌드업층(B1)과 열팽창률이 가까운 제 2 필드 비아(23)가 위치하고, 코어층(C)에는 상기 코어층(C)과 열팽창률이 가까운 컨포멀 비아(22)가 위치한다. 따라서, 비아 도체(20)는 코어층(C) 및 제 1 빌드업층(B1)의 각각의 열팽창률에 기인하는 신축 변형에 추종하기 쉬워진다. 이 결과, 비아 도체(20)가 보다 단선되기 어려워져, 인쇄 배선판(1)의 신뢰성을 보다 향상시킬 수 있다.
또한, 두께 방향으로부터 볼 때, 필드 비아(21, 23)의 폭이 컨포멀 비아(22)의 폭과 같다.
이 구성에 의하면, 코어층(C) 및 제 1 빌드업층(B1)의 각각의 열팽창률에 기인하는 신축 변형이 필드 비아(21, 23) 및 컨포멀 비아(22)의 주위에 미치는 일이 적어진다. 따라서, 다층 기판(2) 중에서 치수가 변화되는 부분의 체적이 작아지므로, 비아 도체(20)가 보다 단선되기 어려워져, 인쇄 배선판(1)의 신뢰성을 보다 향상시킬 수 있다.
또한, 다층 기판(2)은 상기 다층 기판(2)을 두께 방향으로 관통하는 관통 구멍(50a)을 갖고, 상기 관통 구멍(50a)의 내벽에는 스루홀 도체(50)가 형성되어 있다. 제 1 빌드업층(B1)은 제 1 면(S1)의 일부를 구성하는 표층 도체(40)를 갖고, 상기 표층 도체(40)는 스루홀 도체(50)에 전기적으로 접속되어 있다. 또한, 스루홀 도체(50)의 두께를 t1로 하고, 표층 도체(40)의 두께를 t2로 했을 때에, t1/t2가 0.7 이상 1.0 이하이다.
이것에 의해, 스루홀 도체(50)의 두께와 표층 도체(40)의 두께가 가까워지므로, 임피던스 정합을 취하기 쉬워진다.
또한, 표층 도체(40)는 비아 도체(20)에 전기적으로 접속되어 있다.
비교예와의 대비에 있어서 설명한 대로, 본 실시형태에서는 표층 도체(40)의 두께를 작게 할 수 있으므로, 표층 도체(40)와 비아 도체(20)가 전기적으로 접속된 구성에 있어서, 비아 도체(20)로부터 표층 도체(40)에 걸친 인덕턴스를 보다 작게 할 수 있다.
또한, 제 1 빌드업층(B1)은 코어층(C)보다 도체의 체적비율이 높다.
이러한 구성에 있어서, 제 1 빌드업층(B1)의 표층측에 제 2 필드 비아(23)를 형성하고, 코어층(C)측에 컨포멀 비아(22)를 형성함으로써, 비아 도체(20)는 코어층(C) 및 제 1 빌드업층(B1)의 각각의 열팽창률에 기인하는 신축 변형에 추종하기 쉬워진다.
또한, 제 1 필드 비아(21)는 비아 바닥이 컨포멀 비아(22)측에 위치하는 방향으로 형성되어 있고, 컨포멀 비아(22)는 비아 바닥이 제 1 필드 비아(21)측에 위치하는 방향으로 형성되어 있다.
이것에 의해, 제 1 필드 비아(21)와 컨포멀 비아(22)의 전기적인 접속 강도를 높일 수 있다.
또한, 본 실시형태에 따른 인쇄 배선판(1)의 제조 방법은 코어층(C)이 되는 코어층 소체(1a)의 일방의 면으로부터 제 1 비아홀(21h)을 형성하고, 코어층 소체(1a)의 타방의 면으로부터 제 2 비아홀(22h)을 형성해서 비아홀 형성 소체(1b)를 형성하는 공정을 갖는다. 또한, 비아홀 형성 소체(1b)에 도금 처리를 실시해서 제 1 비아홀(21h)에 제 1 필드 비아(21)를 형성함과 아울러, 제 2 비아홀(22h)에, 제 1 필드 비아(21)에 전기적으로 접속된 컨포멀 비아(22)를 형성해서 도금 비아 형성 소체(1c)를 형성하는 공정을 갖는다. 또한, 도금 비아 형성 소체(1c) 중 적어도 일방의 면에 제 1 빌드업층(B1)이 되는 빌드업용 시트(ST)를 적층해서 다층 기판 소체(1d)를 형성하는 공정을 갖는다. 또한, 다층 기판 소체(1d)의 상기 일방의 면측의 표면으로부터, 두께 방향으로부터 볼 때 컨포멀 비아(22)와 겹쳐지는 위치에 제 3 비아홀(23h)을 형성해서 비아홀 형성 다층 기판 소체(1e)를 형성하는 공정을 갖는다. 또한, 비아홀 형성 다층 기판 소체(1e)에 도금 처리를 실시해서 제 1 필드 비아(21)에 전기적으로 접속된 제 2 필드 비아(23)를 제 3 비아홀(23h)에 형성하는 공정을 갖는다.
이러한 방법에 의하면, 제 2 필드 비아(23)를 형성하기 위한 도금 처리전에 제 1 빌드업층(B1)의 표면에 도금 처리에 의해 도금층이 적층되는 일이 없으므로, 상기 표면에 얇은 시드층(동박(41))이 형성된 상태로 할 수 있다. 따라서, 제 2 필드 비아(23)의 형성과 병행해서 MSAP에 의해 표층 도체(40)의 회로 패턴을 형성할 수 있다. 이것에 의해, 고정밀도의 회로 형성을 안정된 수율로 행할 수 있다. 또한, 연마 공정이 불필요하므로, 공정을 단축해서 제조 비용을 저감할 수 있음과 아울러, 물리연마에 의한 치수 이상 등에 기인하는 수율의 저하를 저감할 수 있다.
또한, 다층 기판 소체(1d)를 형성하는 공정에서는, 또한 도금 비아 형성 소체(1c)의 타방의 면에 빌드업용 시트(ST)를 적층해서 상기 빌드업용 시트(ST)에 포함되는 절연체를 컨포멀 비아(22)의 오목부에 충전한다.
이것에 의해, 컨포멀 비아(22)의 오목부를 효율 좋게 절연체로 충전할 수 있다.
또한, 비아홀 형성 다층 기판 소체(1e)에 도금 처리를 실시하기 전에, 두께 방향으로 상기 비아홀 형성 다층 기판 소체(1e)를 관통하는 관통 구멍(50a)을 형성하는 공정을 갖는다. 또한, 비아홀 형성 다층 기판 소체(1e)에 도금 처리를 실시하는 공정에서는 상기 도금 처리에 의해, 제 3 비아홀(23h)에 제 2 필드 비아(23)를 형성함과 아울러, 관통 구멍(50a)의 내벽에 스루홀 도체(50)를 형성한다.
이것에 의해, 한 번의 도금 처리에 의해 제 2 필드 비아(23) 및 스루홀 도체(50)를 형성할 수 있다.
〔그 외〕
또한, 상기 실시형태는 예시이며, 여러가지 변경이 가능하다.
예를 들면, 상기 실시형태에서는 코어층(C)의 상면 및 하면에 빌드업층이 1층씩 적층된 구성을 예시했지만, 이것에 한정되지 않고, 빌드업층은 2층 이상 적층되어 있어도 좋다.
또한, 비아 도체(20)가 2개의 필드 비아(21, 23)를 갖는 구성을 예시했지만, 필드 비아의 수는 1개 또는 3개 이상이어도 좋다.
또한, 컨포멀 비아(22)가 코어층(C)의 일부를 관통하고 있는 구성을 예시했지만, 컨포멀 비아(22)가 코어층(C) 전체를 관통하고 있어도 좋다.
또한, 필드 비아(21, 23) 및 컨포멀 비아(22)의 폭이 같은 구성을 예시했지만, 이들 중 일부의 폭이 달라도 좋다.
또한, 인쇄 배선판으로서 다층 안테나 기판을 예시했지만, 본 개시의 인쇄 배선판의 용도는 이것에 한정되지 않는다.
그 외, 상기 실시형태에서 나타낸 구성, 구조, 위치 관계 및 형상 등의 구체적인 세부는 본 개시의 취지를 일탈하지 않는 범위에 있어서 적당히 변경 가능하다. 또한, 본 개시의 취지를 일탈하지 않는 범위에 있어서, 상기 실시형태에서 나타낸 구성, 구조, 위치 관계 및 형상을 적당히 조합 가능하다.
본 개시는 인쇄 배선판 및 인쇄 배선판의 제조 방법에 이용할 수 있다.
1: 인쇄 배선판
1a: 코어층 소체
1b: 비아홀 형성 소체
1c: 비아 형성 소체
1d: 다층 기판 소체
1e: 비아홀 형성 다층 기판 소체
1f: 도금 형성 다층 기판 소체
2: 다층 기판
11∼16: 절연층
20: 비아 도체
21: 제 1 필드 비아
21h: 제 1 비아홀
22: 컨포멀 비아
22h: 제 2 비아홀
23: 제 2 필드 비아
23h: 제 3 비아홀
24: 필드 비아
25: 컨포멀 비아
31∼34: 내부 도체층
31a, 33a: 하지 도체
40: 표층 도체
41: 동박
42: 도금층
50: 스루홀 도체
50a: 관통 구멍
51: 비관통 스루홀 도체
51a: 관통 구멍
60: 도금 레지스트
70: 수지
410: 도금층
A: 제어 기판
B1: 제 1 빌드업층
B2: 제 2 빌드업층
C: 코어층
S1: 제 1 면
S2: 제 2 면
ST: 빌드업용 시트

Claims (10)

  1. 다층 기판을 갖고,
    상기 다층 기판은 코어층 및 빌드업층을 갖고,
    상기 빌드업층은 상기 코어층의 일방의 면에 적층되어 있고, 또한 상기 다층 기판의 제 1 면을 구성하고 있고,
    상기 다층 기판에는 상기 코어층 및 상기 빌드업층을 두께 방향으로 관통하는 비아 도체가 형성되어 있고,
    상기 비아 도체는 필드 비아 및 상기 필드 비아에 전기적으로 접속된 컨포멀 비아를 갖고,
    상기 필드 비아는 상기 두께 방향으로부터 볼 때 적어도 일부가 상기 컨포멀 비아와 겹쳐져 있고, 또한 상기 컨포멀 비아에 대해서 상기 제 1 면측에 위치하고 있는 인쇄 배선판.
  2. 제 1 항에 있어서,
    상기 컨포멀 비아는 상기 코어층의 적어도 일부를 관통하고 있고, 상기 필드 비아는 상기 빌드업층을 관통하고 있는 인쇄 배선판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 두께 방향으로부터 볼 때 상기 필드 비아의 폭이 상기 컨포멀 비아의 폭과 같은 인쇄 배선판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 다층 기판은 상기 다층 기판을 상기 두께 방향으로 관통하는 관통 구멍을 갖고, 상기 관통 구멍의 내벽에는 스루홀 도체가 형성되어 있고,
    상기 빌드업층은 상기 제 1 면의 일부를 구성하는 표층 도체를 갖고,
    상기 표층 도체는 상기 스루홀 도체에 전기적으로 접속되어 있고,
    상기 스루홀 도체의 두께를 t1로 하고, 상기 표층 도체의 두께를 t2로 했을 때에, t1/t2가 0.7 이상 1.0 이하인 인쇄 배선판.
  5. 제 4 항에 있어서,
    상기 표층 도체는 상기 비아 도체에 전기적으로 접속되어 있는 인쇄 배선판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 빌드업층은 상기 코어층보다 도체의 체적비율이 높은 인쇄 배선판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 필드 비아는 상기 다층 기판이 갖는 절연체의 일부에 형성된 비아홀을 메우는 도체를 갖고, 또한 상기 비아홀의 저면을 따르는 부분이 상기 컨포멀 비아측에 위치하는 방향으로 형성되어 있고,
    상기 컨포멀 비아는 상기 절연체의 다른 일부에 형성된 비아홀의 측면 및 저면을 따라 위치하는 도체를 갖고, 또한 상기 저면을 따르는 부분이 상기 필드 비아측에 위치하는 방향으로 형성되어 있는 인쇄 배선판.
  8. 코어층이 되는 코어층 소체의 일방의 면으로부터 제 1 비아홀을 형성하고, 상기 코어층 소체의 타방의 면으로부터 제 2 비아홀을 형성해서 비아홀 형성 소체를 형성하는 공정과,
    상기 비아홀 형성 소체에 도금 처리를 실시해서 상기 제 1 비아홀에 제 1 필드 비아를 형성함과 아울러, 상기 제 2 비아홀에, 상기 제 1 필드 비아에 전기적으로 접속된 컨포멀 비아를 형성해서 도금 비아 형성 소체를 형성하는 공정과,
    상기 도금 비아 형성 소체 중 적어도 상기 일방의 면에 빌드업층이 되는 빌드업용 시트를 적층해서 다층 기판 소체를 형성하는 공정과,
    상기 다층 기판 소체의 상기 일방의 면측의 표면으로부터, 두께 방향으로부터 볼 때 상기 컨포멀 비아의 적어도 일부와 겹쳐지는 위치에 제 3 비아홀을 형성해서 비아홀 형성 다층 기판 소체를 형성하는 공정과,
    상기 비아홀 형성 다층 기판 소체에 도금 처리를 실시해서 상기 제 1 필드 비아에 전기적으로 접속된 제 2 필드 비아를 상기 제 3 비아홀에 형성하는 공정을 갖는 인쇄 배선판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 다층 기판 소체를 형성하는 공정에서는 상기 도금 비아 형성 소체의 상기 타방의 면에 빌드업용 시트를 더 적층하고, 상기 빌드업용 시트에 포함되는 절연체를 상기 컨포멀 비아의 오목부에 충전하는 인쇄 배선판의 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 비아홀 형성 다층 기판 소체에 도금 처리를 실시하기 전에, 두께 방향으로 상기 비아홀 형성 다층 기판 소체에 관통하는 관통 구멍을 형성하는 공정을 갖고,
    상기 비아홀 형성 다층 기판 소체에 도금 처리를 실시하는 공정에서는 상기 도금 처리에 의해, 상기 제 3 비아홀에 상기 제 2 필드 비아를 형성함과 아울러, 상기 관통 구멍의 내벽에 스루홀 도체를 형성하는 인쇄 배선판의 제조 방법.
KR1020237016724A 2020-11-27 2021-11-24 인쇄 배선판 및 인쇄 배선판의 제조 방법 KR20230088480A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020196813 2020-11-27
JPJP-P-2020-196813 2020-11-27
PCT/JP2021/042894 WO2022113968A1 (ja) 2020-11-27 2021-11-24 印刷配線板および印刷配線板の製造方法

Publications (1)

Publication Number Publication Date
KR20230088480A true KR20230088480A (ko) 2023-06-19

Family

ID=81754821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237016724A KR20230088480A (ko) 2020-11-27 2021-11-24 인쇄 배선판 및 인쇄 배선판의 제조 방법

Country Status (6)

Country Link
US (1) US20240074056A1 (ko)
EP (1) EP4255130A1 (ko)
JP (1) JPWO2022113968A1 (ko)
KR (1) KR20230088480A (ko)
CN (1) CN116530223A (ko)
WO (1) WO2022113968A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3577421B2 (ja) * 1999-01-25 2004-10-13 新光電気工業株式会社 半導体装置用パッケージ
JP2003224364A (ja) 2002-01-31 2003-08-08 Toppan Printing Co Ltd 多層プリント配線板
JP4066848B2 (ja) * 2003-02-28 2008-03-26 株式会社トッパンNecサーキットソリューションズ 多層プリント配線板の製造方法
JP2014067974A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
JP2014167950A (ja) * 2013-02-28 2014-09-11 Kyocera Circuit Solutions Inc 印刷配線板及びその製造方法

Also Published As

Publication number Publication date
US20240074056A1 (en) 2024-02-29
EP4255130A1 (en) 2023-10-04
JPWO2022113968A1 (ko) 2022-06-02
WO2022113968A1 (ja) 2022-06-02
CN116530223A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
US10811210B2 (en) Multilayer printed circuit board via hole registration and accuracy
KR100841987B1 (ko) 다층 인쇄회로기판 제조방법
US9351396B2 (en) Printed wiring board
TW200810657A (en) Method for manufacturing multilayer printed wiring board
JP2013128118A (ja) 印刷回路基板及び印刷回路基板の製造方法
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
US20190387613A1 (en) Printed wiring board and method for manufacturing same
JP5407470B2 (ja) 多層回路基板の製造方法
JP2017135357A (ja) 印刷配線板およびその製造方法
US20090038837A1 (en) Multilayered printed circuit board and manufacturing method thereof
KR20230088480A (ko) 인쇄 배선판 및 인쇄 배선판의 제조 방법
JP2009239105A (ja) 多層回路基板の製造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
US20240023250A1 (en) Wiring substrate
US20230397335A1 (en) Wiring substrate
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
US20240030144A1 (en) Wiring substrate
JP5157583B2 (ja) ビルドアップ多層配線基板の製造方法
TW202329779A (zh) 配線基板及配線基板之製造方法
KR101977421B1 (ko) 랩 도금부를 가진 비아를 가진 인쇄 회로 기판을 제조하는 방법
EP1259102B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2023084015A (ja) 配線基板
JP2021136391A (ja) 印刷配線板及び印刷配線板の製造方法
CN114828450A (zh) 电路板及其制备方法