KR101174079B1 - 저전력 모드동안 및 저전력 모드에서 나올 때 입력 및／또는 출력 구성 및 데이터 상태의 유지 - Google Patents

저전력 모드동안 및 저전력 모드에서 나올 때 입력 및／또는 출력 구성 및 데이터 상태의 유지 Download PDF

Info

Publication number
KR101174079B1
KR101174079B1 KR1020097014255A KR20097014255A KR101174079B1 KR 101174079 B1 KR101174079 B1 KR 101174079B1 KR 1020097014255 A KR1020097014255 A KR 1020097014255A KR 20097014255 A KR20097014255 A KR 20097014255A KR 101174079 B1 KR101174079 B1 KR 101174079B1
Authority
KR
South Korea
Prior art keywords
low power
power mode
logic
integrated circuit
signal
Prior art date
Application number
KR1020097014255A
Other languages
English (en)
Other versions
KR20090087956A (ko
Inventor
미첼 시몬스
이고르 워제워다
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20090087956A publication Critical patent/KR20090087956A/ko
Application granted granted Critical
Publication of KR101174079B1 publication Critical patent/KR101174079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Abstract

저전력 모드에서 나올 때 반도체 집적회로 디바이스는 저전력 모드로 진입했을 때 나타나는 입/출력(I/O) 구성 제어 및 데이터 상태들을 방해하지 않고 내부 레지스터들의 이전 로직 상태들을 복구하도록 로직 회로들을 웨이크 업 및 재초기화한다. 따라서, 저전력 모드에서 이전에 반도체 집적회로 디바이스에 연결된 다른 디바이스들의 동작을 방해하지 않는다. 반도체 집적회로 디바이스의 모든 내부 로직 및 레지스터들이 재초기화되면, "저전력 상태 웨이크-업 및 복구" 신호가 나올 수 있다. 이 신호는 집적회로 디바이스가 저전력 모드로 진입했을 때에 I/O 키퍼 셀에 저장된 I/O 구성 제어 및 데이터 상태들이 복귀되어 제어가 반도체 집적회로 디바이스의 로직 회로들 및/또는 내부 레지스터들로 되돌아갈 수 있다는 것을 나타낸다.

Description

저전력 모드동안 및 저전력 모드에서 나올 때 입력 및／또는 출력 구성 및 데이터 상태의 유지{MAINTAINING INPUT AND/OR OUTPUT CONFIGURATION AND DATA STATE DURING AND WHEN COMING OUT OF A LOW POWER MODE}
본 발명은 저전력 모드로의 진입, 저전력 모드 동안, 및 저전력 모드에서 나오는 반도체 집적회로에 관한 것으로, 특히 반도체 집적회로 디바이스가 저전력 모드동안 및 저전력 모드에서 나올 때 입력 및/또는 출력 구성 및 데이터 상태(들)의 유지에 관한 것이다.
집적회로 디바이스들은 동작 동안 누설전류를 증대시키는 트랜지스터 외형 사이즈를 감소시키면서 제조되고 있다. 집적회로 디바이스의 동작이 요구되지 않을 때 누설 전류를 저감시키는 한가지 해결책은 집적회로 디바이스의 트랜지스터 로직 회로들의 일부 또는 대부분에서 전력을 중지 및/또는 제거하는 것이다. 이는 집적회로 디바이스의 트랜지스터 로직 회로들을, 연장된 대기상태 동안 집적회로 디바이스의 전력 요구를 실질적으로 줄이는 "저전력 모드" 상태로 만든다.
집적회로 디바이스에서의 저전력 모드의 수행으로, 저전력 모드로부터의 빠져나옴은 집적회로 디바이스의 POR(power-on reset)의 수행과 유사하다. 집적회로 디바이스의 내부 로직 상태들이 소프트웨어 및/또는 펌웨어에 의해 웨이크-업 및 복구될 수 있지만, 시스템 방해를 회피하여 전자 시스템내에서 및/또는 전자 시스템에 의한 비의도적인 실행 유발을 회피하기 위하여 집적회로 디바이스와, 집적회로 디바이스에 연결된 전자 시스템의 다른 디바이스들 사이의 상호작용을 정적으로 유지하는 것이 중요하다.
표준 입/출력(I/O) "키퍼" 셀의 이용을 통해, (저전력 모드 동안) 집적회로 디바이스의 출력들의 I/O 제어 및 데이터 상태들은 전자 시스템내의 다른 디바이스들의 동작을 교란시키지 않도록 유지될 수 있다. 하지만, 저전력 모드로부터의 웨이크 업시 I/O 제어 및 데이터 상태들은 디폴트 리셋 상태, 예를 들어 로직 0, 로직 1, 또는 언노운으로 리셋됨으로써, 아마도 전자 시스템내의 다른 디바이스들의 동작을 방해할 수 있다. 따라서, 집적회로 디바이스가 저전력 모드에서 나올 때 비의도적인 실행들은 집적회로 디바이스에 연결된 다른 디바이스들로 전달될 수 있다.
따라서, 저전력 모드에서 나올 때 전자 시스템의 다른 디바이스들의 동작을 방해하지 않고 로직회로들을 재초기화하고 및/또는 (필요하다면) 모든 내부 레지스터들의 로직 상태들을 웨이크-업 및 복구하고 원하는 I/O 구성 및 데이터 상태의 제어를 회복시키는 것이 요구된다. 본 발명의 교시에 따르면, "저전력 모드 웨이크-업 및 복구" 신호, 예를 들어 소프트웨어에 의해 세트 및 리셋될 수 있는 비트는 집적회로 디바이스가 저전력 모드로 진입할 때 미리 저장되는 I/O 구성 및 데이터 상태 제어의 오버라이딩을 중지하도록 I/O 키퍼 셀들에 지시하는데 사용될 수 있다.
본 발명의 일실시예에 따르면, 저전력 모드와 유지되는 입/출력(I/O) 구성 및 데이터 상태들을 갖는 집적회로 디바이스는, 복수의 로직 회로들; 및 상기 복수의 로직 회로들에 연결되고, 드라이버 및 리시버에 연결된 I/O 키퍼 셀을 포함하는 입/출력(I/O) 노드를 포함하고, 상기 I/O 키퍼 셀이 저전력 모드 진입 신호를 수신하면 상기 I/O 키퍼 셀은 상기 드라이버 데이터 상태 및 I/O 구성을 유지하고, 상기 I/O 키퍼 셀이 저전력 모드로부터의 웨이크-업 및 복구 신호를 수신하면 상기 I/O 키퍼 셀은 상기 드라이버 데이터 상태 및 I/O 구성의 제어를 상기 복수의 로직 회로들로 되돌린다.
본 발명의 다른 실시예에 따르면, 저전력 모드와 유지되는 출력 구성 및 데이터 상태를 갖는 집적회로 디바이스는, 복수의 로직 회로들; 및 상기 복수의 로직 회로들에 연결되고, 드라이버에 연결된 출력 키퍼 셀을 포함하는 출력 노드를 포함하고, 상기 출력 키퍼 셀이 저전력 모드 진입 신호를 수신하면 상기 출력 키퍼 셀은 상기 드라이버 데이터 상태 및 출력 구성을 유지하고, 상기 출력 키퍼 셀이 저전력 모드로부터의 웨이크-업 및 복구 신호를 수신하면 상기 출력 키퍼 셀은 상기 드라이버 데이터 상태 및 출력 구성의 제어를 상기 복수의 로직 회로들로 되돌린다.
본 발명의 또 하나의 실시예에 따르면, 저전력 모드와, 유지되는 입력 구성 및 데이터 상태를 갖는 집적회로 디바이스는, 복수의 로직 회로들; 및 상기 복수의 로직 회로들에 연결되고, 리시버에 연결된 입력 키퍼 셀을 포함하는 입력 노드를 포함하고, 상기 입력 키퍼 셀이 저전력 모드 진입 신호를 수신하면 상기 입력 키퍼 셀은 상기 리시버 데이터 상태 및 입력 구성을 유지하고, 상기 입력 키퍼 셀이 저전력 모드로부터의 웨이크-업 및 복구 신호를 수신하면 상기 입력 키퍼 셀은 상기 리시버 데이터 상태 및 입력 구성의 제어를 상기 복수의 로직 회로들로 되돌린다.
본 발명의 또 하나의 실시예에 따르면, 집적회로 디바이스의 저전력 모드동안 및 저전력 모드에서 나올 때 입/출력(I/O) 구성 및 데이터 상태들을 유지하는 방법으로서, 상기 방법은 상기 집적회로 디바이스의 로직 회로들을 위한 저전력 모드로 진입하는 단계; 입/출력(I/O) 구성 및 데이터 상태를 키퍼 셀에 유지하는 단계; 상기 키퍼 셀로부터 상기 I/O 구성 및 상기 데이터 상태를 제어하는 단계; 상기 로직 회로들을 상기 저전력 모드로부터 복구하는 단계; 저전력 모드를 나가는 단계; 및 상기 I/O 구성 및 데이터 상태의 제어를 상기 로직 회로들로 되돌리는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 집적회로 디바이스의 저전력 모드동안 및 저전력 모드에서 나올 때 입/출력(I/O) 구성 및 데이터 상태들을 유지하는 방법으로서, 상기 방법은 저전력 모드 진입 명령의 어서션을 검출하는 단계; 상기 저전력 모드 진입 명령이 검출되면 상기 집적회로 디바이스의 로직 회로들을 위한 저전력 모드로 진입하는 단계; 입/출력(I/O) 구성 및 데이터 상태를 키퍼 셀에 유지하는 단계; 상기 키퍼 셀로부터 상기 I/O 구성 및 상기 데이터 상태를 제어하는 단계; 상기 로직 회로들을 상기 저전력 모드로부터 복구하는 단계; 저전력 모드로부터의 웨이크-업 및 복구 명령의 어서션을 검출하는 단계; 상기 저전력 모드로부터의 웨이크-업 및 복구 명령이 검출되면 상기 저전력 모드를 나가는 단계; 및 상기 I/O 구성 및 데이터 상태의 제어를 상기 로직 회로들로 되돌리는 단계를 포함한다.
첨부한 도면과 관련된 다음의 설명을 참조하면 본 발명을 보다 완전히 이해할 수 있다.
도 1은 본 발명의 일실시예에 따른 집적회로 디바이스의 I/O 키퍼 셀을 갖는 입/출력(I/O) 노드의 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 집적회로 디바이스의 출력 키퍼 셀을 갖는 출력 노드의 블록도이다.
도 3은 본 발명의 또 하나의 실시예에 따른 집적회로 디바이스의 입력 키퍼 셀을 갖는 입력 노드의 블록도이다.
도 4는 본 발명의 일실시예에 따른 저전력 모드로 진입 및 저전력 모드로부터 복귀하는 집적회로 디바이스, 데이터 상태의 유지 및 집적회로 디바이스의 입/출력(I/O) 노드의 I/O 구성의 동작 흐름도이다.
도 5는 본 발명의 다른 실시예에 따른 소프트웨어 제어하에서 저전력 모드로 진입 및 저전력 모드로부터 복귀하는 집적회로 디바이스, 데이터 상태의 유지 및 집적회로 디바이스의 입/출력(I/O) 노드의 I/O 구성의 동작 흐름도이다.
본 발명은 다양한 변형 및 대체 형태가 가능하지만, 본 발명의 특정 실시예가 도면에 도시되고 여기에 상세히 설명되었다. 하지만, 특정 실시예는 본 발명을 여기에 개시된 특정 형태로 한정하려는 것이 아니며, 본 발명은 첨부한 청구범위에 의해 한정된 것과 같은 모든 수정물 및 등가물을 포함하려 한다.
이하, 본 발명의 특정 실시예를 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소는 동일한 참조부호로 나타내고 유사한 구성요소는 아래 첨자를 달리하여 동일한 참조부호로 나타낸다.
도 1은 본 발명의 특정 실시예에 따른 집적회로 디바이스에서 I/O 키퍼 셀을 갖는 입/출력(I/O) 노드의 블록도이다. 집적회로 디바이스(102)(예를 들면, 마이크로프로세서, 마이크로컨트롤러, DSP(digital signal processor), PLA(programmable logic array), ASIC(application specific integrated circuit) 등)는 구성가능한 입/출력(I/O) 노드(104), 저전력 모드 레지스터(134), 및 일부가 구성가능한 I/O 노드(104) 및/또는 저전력 모드 레지스터(134)에 연결될 수 있는 복수의 로직 회로들(132)을 포함할 수 있다.
구성가능한 I/O 노드(104)는 드라이버(108), 리시버(110), 및 I/O 키퍼 셀(106)을 포함할 수 있다. I/O 구성 및 데이터 상태 신호 라인(130)은 I/O 키퍼 셀(106) 및 구성 제어 신호 라인(128 및 126)을 통해 원하는 구성을 어서트함으로써 구성가능한 I/O 노드(104)를 입력 및/또는 출력 노드로 구성하는데 사용될 수 있다. 또한, I/O 구성 및 데이터 상태 신호 라인(130)은 드라이버(108)를 오픈 콜렉터, 액티브 풀-업, 액티브 풀-다운, 또는 고임피던스 서드 스테이트로 액티브 로직 하이 및 액티브 로직 로우를 갖는 트라이-스테이트로 구성하는데 사용될 수 있다. 드라이버(108)에 대한 풀-업 또는 풀-다운 저항값, 변화 속도, 드라이브 능력 등의 선택도 구성될 수 있다. 이들 구성들은 집적회로 디바이스(102)내의 펌웨어 및/또는 집적회로 디바이스(102)로의 액세스 및 집적회로 디바이스(102)에 대한 구성 권한을 갖는 외부 프로그램 소프트웨어에 의해 수행될 수 있다.
구성가능한 I/O 노드(104)가 출력 노드로 구성되면, 데이터-아웃 신호라인(118)은 집적회로 디바이스(102)의 복수의 로직 회로들(132)에서 I/O 키퍼 셀(106)을 통해 데이터 신호 라인(122)을 지나 드라이버(108)로 데이터를 전달하는데 사용될 수 있다. 드라이버(108)의 출력은 집적회로 디바이스(102)를 포함하는 집적회로 패키지(도시하지 않음)의 외부 I/O 연결(112)에 연결된다.
구성가능한 I/O 노드(104)가 입력 노드로 구성되면, 데이터-인 신호라인(120)은 리시버(110)로부터 데이터 신호 라인(124)을 지나 I/O 키퍼 셀(106)을 통해 집적회로 디바이스(102)의 복수의 로직 회로들(132)로 데이터를 전달하는데 사용될 수 있다. 리시버(110)의 입력은 집적회로 디바이스(102)를 포함하는 집적회로 패키지(도시하지 않음)의 외부 I/O 연결(112)에 연결된다.
구성가능한 I/O 노드(104)가 입력-출력 노드로 구성되면, 데이터-인 신호 라인(120) 및 데이터-아웃 신호 라인(118)은 상기한 바와 같이 기능한다. 드라이버(108)는 언제나 액티브를 유지할 수 있으며 여기서 외부 데이터 신호가 외부 I/O 연결(112)에 수신될 것으로 예상될 때마다 리시버(110)는 드라이버(108)의 출력 상태를 모니터하고, 및/또는 드라이버(108)는 인액티브 상태, 예를 들어 고임피던스에서 언어서트된 오픈 콜렉터 또는 트라이-스테이트로 있을 수 있다.
집적회로 디바이스(102)가 저전력 모드로 들어갈 때, 저전력 모드 진입 신호 라인(114)의 신호는 구성가능한 I/O 노드(104)의 I/O 구성 및 각각 데이터-인 신호 라인(120) 또는 데이터-아웃 신호 라인(118)의 현재 데이터-인 및/또는 데이터-아웃 로직 레벨을 래치-인(저장, 유지 등)하라고 I/O 키퍼 셀(106)에 알릴 것이다. 이 래치-인(저장, 유지 등) I/O 구성 및 데이터 로직 레벨(들)은 집적회로 디바이스(102)가 저전력 모드로 들어가는 동안 및 집적회로 디바이스(102)가 저전력 모드에서 나온 후에 유지될 수 있다. 구성가능한 I/O 노드(104) 및 저전력 모드 레지스터(134)는 유지되는 전원공급 VDD/VSS로부터 일정한 전력으로 동작을 유지한다.
집적회로 디바이스(102)가 저전력 모드에서 나올 때, 복수의 로직 회로들(132)은 웨이크 업하고 집적회로 디바이스(102)의 모든 내부 신호 경로에서 적절한 로직 레벨들을 설정하기 위하여 체계적이고 명확한 시퀀스를 수행할 것이다. 모든 내부 로직 레벨들이 적절히 재설정된 후에만 웨이크-업 및 복구 신호가 저전력 모드 신호 라인(116)으로부터 웨이크-업 및 복구로 전달될 수 있으며, 여기서 I/O 키퍼 셀(106)은 마지막 I/O 구성 및 데이터 로직 레벨(들)을 래치-인(저장, 유지 등)하도록 중지하고, 구성가능한 I/O 노드(104)(예를 들면, 드라이버(108) 및/또는 리시버(110))에서의 회로들과, 데이터-아웃 신호라인(118) 및/또는 데이터-인 신호 라인(120) 및 I/O 구성 및 데이터 상태 신호 라인(130) 사이에서 다시 투명해질 것이다. 저전력 모드 레지스터(134)로부터의 비트는 저전력 모드 신호라인(116)으로부터 웨이크-업 및 복구를 지나 전달된 웨이크-업 및 복구 신호로서 사용될 수 있다.
저전력 모드 신호 라인(116)으로부터의 웨이크-업 및 복구가 I/O 키퍼 셀(106)에 의해 유지되는 I/O 구성 및 데이터 로직 레벨(들)이 소프트웨어 및/또는 펌웨어에 의해 읽혀진 후에 소프트웨어 및/또는 펌웨어에 의해 활성화될 수 있다는 것은 본 발명의 범위내에 있다. 따라서, 저전력 모드 신호 라인(116)으로부터의 웨이크-업 및 복구의 소프트웨어 제어는 동일한 I/O 구성 및 로직 레벨(들)이 유지된다는 것을 보증하고, 이로써 전자 시스템(도시하지 않음)의 모든 외부 디바이스들을 방해하지 않는다. 저전력 모드 진입 신호 라인(114)은 집적회로 디바이스(102)가 저전력 모드로 들어가지 전에 소프트웨어 및/또는 펌웨어에 의해 활성화될 수 있다.
신호 라인(114 및 116)이 "저전력 모드 진입"을 나타내는 제1 로직 레벨 및 "저전력모드로부터 웨이크-업 및 복구"를 나타내는 제2 로직 레벨로의 천이를 갖는 하나의 신호 라인으로 결합될 수 있다는 것은 본 발명의 범위내에 있다. 저전력 모드 레지스터(134)는 구성가능한 I/O 노드(104)와 함께 VDD/VSS로부터 전원공급될 수 있기 때문에, 단일 신호 라인 "저전력 모드 진입/저전력 모드로부터 웨이크-업 및 복구"는 각각 저전력 모드로 들어갈 때 또는 저전력 모드에서 나올 때 제1 로직 레벨 또는 제2 로직 레벨로 유지될 수 있으며, 예를 들어 제1 로직 레벨에서 제2 로직 레벨로의 천이 또는 그 반대는 "저전력 모드 진입"에서 "저전력 모드로부터 웨이크-업 및 복구"로 구성가능한 I/O 노드(104)의 동작 변화를 야기한다.
도 2는 본 발명의 다른 실시예에 따른 집적회로 디바이스의 출력 키퍼 셀을 갖는 출력 노드의 블록도이다. 집적회로 디바이스(102)(예를 들면, 마이크로프로세서, 마이크로컨트롤러, DSP(digital signal processor), PLA(programmable logic array), ASIC(application specific integrated circuit) 등)는 출력 노드(204), 저전력 모드 레지스터(134), 및 일부가 출력 노드(204) 및/또는 저전력 모드 레지스터(134)에 연결될 수 있는 복수의 로직 회로들(132)을 포함할 수 있다.
출력 노드(204)는 드라이버(208) 및 출력 키퍼 셀(206)을 포함할 수 있다. 출력 구성 및 데이터 상태 신호 라인(230)은 출력 키퍼 셀(206) 및 구성 제어 신호 라인(226)을 통해 원하는 구성을 어서트함으로써 출력 노드(204)를 구성하는데 사용될 수 있다. 또한, 출력 구성 및 데이터 상태 신호 라인(230)은 드라이버(208)를 오픈 콜렉터, 액티브 풀-업, 액티브 풀-다운, 또는 고임피던스 서드 스테이트로 액티브 로직 하이 및 액티브 로직 로우를 갖는 트라이-스테이트로 구성하는데 사용될 수 있다. 드라이버(208)에 대한 풀-업 또는 풀-다운 저항값, 변화 속도, 드라이브 능력 등의 선택도 구성될 수 있다. 이들 구성들은 집적회로 디바이스(102)내의 펌웨어 및/또는 집적회로 디바이스(102)로의 액세스 및 집적회로 디바이스(102)에 대한 구성 권한을 갖는 외부 프로그램 소프트웨어에 의해 수행될 수 있다.
데이터-아웃 신호 라인(118)은 집적회로 디바이스(102)의 내부 로직 회로들(132)로부터 출력 키퍼 셀(206)을 통해 신호 라인(222)을 지나 드라이버(208)로 데이터를 전달하는데 사용될 수 있다. 드라이버(208)의 출력은 집적회로 디바이스(102)를 포함하는 집적회로 패키지(도시하지 않음)의 외부 출력 연결(212)에 연결된다.
집적회로 디바이스(102)가 저전력 모드로 들어갈 때, 저전력 모드 진입 신호 라인(114)의 신호는 데이터-아웃 신호 라인(118)의 현재 데이터-아웃 로직 레벨을 래치-인(저장, 유지 등)하라고 출력 키퍼 셀(206)에 알릴 것이다. 이 래치-인(저장, 유지 등) 데이터 로직 레벨은 집적회로 디바이스(102)가 저전력 모드로 들어가는 동안 및 집적회로 디바이스(102)가 저전력 모드에서 나온 후에 유지될 수 있다. 출력 노드(204) 및 저전력 모드 레지스터(134)는 유지되는 전원공급 VDD/VSS로부터 일정한 전력으로 동작을 유지한다.
집적회로 디바이스(102)가 저전력 모드에서 나올 때, 복수의 로직 회로들(132)은 웨이크 업하고 집적회로 디바이스(102)의 모든 내부 신호 경로에서 적절한 로직 레벨들을 설정하기 위하여 체계적이고 명확한 시퀀스를 수행할 것이다. 모든 내부 로직 레벨들이 적절히 재설정된 후에만 웨이크-업 및 복구 신호가 저전력 모드 신호 라인(116)으로부터 웨이크-업 및 복구로 전달될 수 있으며, 여기서 출력 키퍼 셀(206)은 마지막 출력 구성 및/또는 데이터 로직 레벨을 래치-인(저장, 유지 등)하도록 중지하고, 출력 노드(204)(예를 들면, 드라이버(208))에서의 회로들과, 데이터-아웃 신호라인(118) 및 출력 구성 및 데이터 상태 신호 라인(230) 사이에서 다시 투명해질 것이다. 저전력 모드 레지스터(134)로부터의 비트는 저전력 모드 신호라인(116)으로부터 웨이크-업 및 복구를 지나 전달된 웨이크-업 및 복구 신호로서 사용될 수 있다.
저전력 모드 신호 라인(116)으로부터의 웨이크-업 및 복구가 출력 키퍼 셀(206)에 의해 유지되는 출력 구성 및 데이터 로직 레벨이 소프트웨어 및/또는 펌웨어에 의해 읽혀진 후에 소프트웨어 및/또는 펌웨어에 의해 활성화될 수 있다는 것은 본 발명의 범위내에 있다. 따라서, 저전력 모드 신호 라인(116)으로부터의 웨 이크-업 및 복구의 소프트웨어 제어는 동일한 출력 구성 및 출력 로직 레벨이 유지된다는 것을 보증하고, 이로써 전자 시스템(도시하지 않음)의 모든 외부 디바이스들을 방해하지 않는다. 저전력 모드 진입 신호 라인(114)은 집적회로 디바이스(102)가 저전력 모드로 들어가지 전에 소프트웨어 및/또는 펌웨어에 의해 활성화될 수 있다.
신호 라인(114 및 116)이 "저전력 모드 진입"을 나타내는 제1 로직 레벨 및 "저전력 모드로부터 웨이크-업 및 복구"를 나타내는 제2 로직 레벨로의 천이를 갖는 하나의 신호 라인으로 결합될 수 있다는 것은 본 발명의 범위내에 있다. 저전력 모드 레지스터(134)는 출력 노드(204)와 함께 VDD/VSS로부터 전원공급될 수 있기 때문에, 단일 신호 라인 "저전력 모드 진입/저전력 모드로부터 웨이크-업 및 복구"는 각각 저전력 모드로 들어갈 때 또는 저전력 모드에서 나올 때 제1 로직 레벨 또는 제2 로직 레벨로 유지될 수 있으며, 예를 들어 제1 로직 레벨에서 제2 로직 레벨로의 천이 또는 그 반대는 "저전력 모드 진입"에서 "저전력 모드로부터 웨이크-업 및 복구"로 출력 노드(204)의 동작 변화를 야기한다.
도 3은 본 발명의 또 하나의 실시예에 따른 집적회로 디바이스의 입력 키퍼 셀을 갖는 입력 노드의 개략적인 블록도이다. 집적회로 디바이스(102)(예를 들면, 마이크로프로세서, 마이크로컨트롤러, DSP(digital signal processor), PLA(programmable logic array), ASIC(application specific integrated circuit) 등)는 입력 노드(304), 저전력 모드 레지스터(134), 및 일부가 입력 노드(304) 및/또는 저전력 모드 레지스터(134)에 연결될 수 있는 복수의 로직 회로들(132)을 포 함할 수 있다.
입력 노드(304)는 리시버(310) 및 입력 키퍼 셀(306)을 포함할 수 있다. 입력 구성 및 데이터 상태 신호 라인(330)은 입력 키퍼 셀(306) 및 구성 제어 신호 라인(326)을 통해 원하는 구성을 어서트함으로써 입력 노드(304)를 구성하는데 사용될 수 있다. 또한, 입력 구성 및 데이터 상태 신호 라인(330)은 입력 임피던스, 스피드, 변화 속도, 전력 소모 등을 위한 리시버(310)를 구성하는데 사용될 수 있다. 이들 구성들은 집적회로 디바이스(102)내의 펌웨어 및/또는 집적회로 디바이스(102)로의 액세스 및 집적회로 디바이스(102)에 대한 구성 권한을 갖는 외부 프로그램 소프트웨어에 의해 수행될 수 있다.
데이터-인 신호 라인(120)은 리시버(310)로부터 신호 라인(324)을 지나 입력 키퍼 셀(306)을 통해 집적회로 디바이스(102)의 복수의 로직 회로들(132)로 데이터를 전달하는데 사용될 수 있다. 리시버(310)의 입력은 집적회로 디바이스(102)를 포함하는 집적회로 패키지(도시하지 않음)의 외부 입력 연결(312)에 연결된다.
집적회로 디바이스(102)가 저전력 모드로 들어갈 때, 저전력 상태 진입 신호 라인(114)의 신호는 데이터-인 신호 라인(120)의 현재 데이터-인 로직 레벨을 래치-인(저장, 유지 등)하라고 입력 키퍼 셀(306)에 알릴 것이다. 이 래치-인(저장, 유지 등) 데이터 로직 레벨은 집적회로 디바이스(102)가 저전력 모드로 들어가는 동안 및 집적회로 디바이스(102)가 저전력 모드에서 나온 후에 유지될 수 있다. 입력 노드(304) 및 저전력 모드 레지스터(134)는 유지되는 전원공급 VDD/VSS로부터 일정한 전력으로 동작을 유지한다.
집적회로 디바이스(102)가 저전력 모드에서 나올 때, 복수의 로직 회로들(132)은 웨이크 업하고 집적회로 디바이스(102)의 모든 내부 신호 경로에서 적절한 로직 레벨들을 설정하기 위하여 체계적이고 명확한 시퀀스를 수행할 것이다. 모든 내부 로직 레벨들이 적절히 재설정된 후에만 웨이크-업 및 복구 신호가 저전력 모드 신호 라인(116)으로부터 웨이크-업 및 복구로 전달될 수 있으며, 여기서 입력 키퍼 셀(306)은 마지막 입력 구성 및/또는 데이터 로직 레벨을 래치-인(저장, 유지 등)하도록 중지하고, 입력 노드(304)(예를 들면, 리시버(310))에서의 회로들과, 데이터-인 신호라인(120) 및 입력 구성 및 데이터 상태 신호 라인(330) 사이에서 다시 투명해질 것이다. 저전력 모드 레지스터(134)로부터의 비트는 저전력 모드 신호라인(116)으로부터 웨이크-업 및 복구를 지나 전달된 웨이크-업 및 복구 신호로서 사용될 수 있다.
저전력 모드 신호 라인(116)으로부터의 웨이크-업 및 복구가 입력 키퍼 셀(306)에 의해 유지되는 입력 구성 및 데이터 로직 레벨이 소프트웨어 및/또는 펌웨어에 의해 읽혀진 후에 소프트웨어 및/또는 펌웨어에 의해 활성화될 수 있다는 것은 본 발명의 범위내에 있다. 따라서, 저전력 모드 신호 라인(116)으로부터의 웨이크-업 및 복구의 소프트웨어 제어는 동일한 입력 구성 및 입력 로직 레벨이 유지된다는 것을 보증하고, 이로써 전자 시스템(도시하지 않음)의 모든 외부 디바이스들을 방해하지 않는다. 저전력 모드 진입 신호 라인(114)은 집적회로 디바이스(102)가 저전력 모드로 들어가지 전에 소프트웨어 및/또는 펌웨어에 의해 활성화될 수 있다.
신호 라인(114 및 116)이 "저전력 모드 진입"을 나타내는 제1 로직 레벨 및 "저전력 모드로부터 웨이크-업 및 복구"를 나타내는 제2 로직 레벨로의 천이를 갖는 하나의 신호 라인으로 결합될 수 있다는 것은 본 발명의 범위내에 있다. 저전력 모드 레지스터(134)는 입력 노드(304)와 함께 VDD/VSS로부터 전원공급될 수 있기 때문에, 단일 신호 라인 "저전력 모드 진입/저전력 모드로부터 웨이크-업 및 복구"는 각각 저전력 모드로 들어갈 때 또는 저전력 모드에서 나올 때 제1 로직 레벨 또는 제2 로직 레벨로 유지될 수 있으며, 예를 들어 제1 로직 레벨에서 제2 로직 레벨로의 천이 또는 그 반대는 "저전력 모드 진입"에서 "저전력 모드로부터 웨이크-업 및 복구"로 입력 노드(304)의 동작 변화를 야기한다.
도 4는 본 발명의 일실시예에 따른 저전력 모드로 진입 및 저전력 모드로부터 복귀하는 집적회로 디바이스, 데이터 상태의 유지 및 집적회로 디바이스의 입/출력(I/O) 노드의 I/O 구성의 동작 흐름도이다. 단계(402)에서, 집적회로 디바이스는 저전력 모드로 진입힌다. 단계(404)에서, 입력 및/또는 출력 데이터 상태(들) 및 I/O 구성은 키퍼 셀에 유지된다. 단계(406)에서, I/O 구성 및 데이터 상태(들)은 집적회로 디바이스의 복수의 로직 회로들로부터의 로직 상태들에 관계 없이 키퍼 셀에 유지된 정보에 의해 제어된다. 단계(408)에서, 집적회로 디바이스의 복수의 로직 회로들은 저전력 모드에서 웨이크-업되고 그 로직 회로 상태들은 저전력 모드에서 나온 후에 웨이크-업 및 복구된다. 복수의 로직 회로들의 로직 회로 상태들이 완전히 동작가능한 상태로 적절히 복구되면, 저전력 모드로부터의 빠져나옴은 단계(410)에서 어서트되고, 그리고 나서 단계(412)에서 I/O 구성 및 데이터 상태 (들) 제어는 이제 완전히 동작가능한 복수의 로직 회로들로 다시 되돌아갈 것이다.
도 5는 본 발명의 다른 실시예에 따른 소프트웨어 제어하에서 저전력 모드로 진입 및 저전력 모드로부터 복귀하는 집적회로 디바이스, 데이터 상태의 유지 및 집적회로 디바이스의 입/출력(I/O) 노드의 I/O 구성의 동작 흐름도이다. 단계(500)는 저전력 모드 진입 명령이 소프트웨어 및/또는 펌웨어 프로그램으로부터 이루어졌는 지를 판정한다. 단계(500)에서 저전력 모드 진입 명령이 판정되면, 집적회로 디바이스는 단계(502)에서 저전력 모드로 진입할 것이다. 단계(504)에서, 입력 및/또는 출력 데이터 상태(들) 및 I/O 구성은 키퍼 셀에 유지된다. 단계(506)에서, I/O 구성 및 데이터 상태(들)은 집적회로 디바이스의 복수의 로직 회로들로부터의 로직 상태들에 관계없이 키퍼 셀에 유지된 정보에 의해 제어된다. 단계(508)에서, 집적회로 디바이스의 복수의 로직 회로들은 저전력 모드로부터 웨이크-업되고 그 로직 회로 상태들은 저전력 모드에서 나온 후 웨이크-업 및 복구된다. 단계(509)는 저전력 모드로부터의 웨이크-업 및 복구 명령이 소프트웨어 및/또는 펌웨어 프로그램으로부터 이루어졌는 지를 판정한다. 단계(509)에서 저전력 모드로부터의 웨이크-업 및 복구가 판정되면, 집적회로 디바이스는 단계(510)에서 저전력 모드로부터 빠져 나올 것이다. 그리고 나서, 단계(512)에서, I/O 구성 및 데이터 상태(들) 제어는 이제 완전히 동작가능한 복수의 로직 회로들로 다시 되돌아갈 것이다.
본 발명이 특정 실시예를 참조하여 특별히 도시되고 설명되었지만, 이러한 참조는 본 발명을 한정하지 않고 그러한 한정을 암시하지도 않는다. 본 발명은 이 기술분야의 당업자에 의해 형태와 기능에 있어 수정, 대체, 및 등가물이 고려될 수 있다. 본 발명의 도시되고 설명된 실시예는 단지 예로서 본 발명의 범위를 한정하지 않는다.

Claims (36)

  1. 저전력 모드와 유지되는 입/출력(I/O) 구성 및 데이터 상태들을 갖는 집적회로 디바이스로서,
    복수의 로직 회로들; 및
    상기 복수의 로직 회로들에 연결되고, 드라이버 및 리시버에 연결된 I/O 키퍼 셀을 포함하는 입/출력(I/O) 노드를 포함하고,
    상기 I/O 키퍼 셀이 저전력 모드 진입 신호를 수신하면 상기 I/O 키퍼 셀은 상기 드라이버 데이터 상태 및 I/O 구성을 유지하고,
    상기 I/O 키퍼 셀이 저전력 모드로부터의 웨이크-업 및 복구 신호를 수신하면 상기 I/O 키퍼 셀은 상기 드라이버 데이터 상태 및 I/O 구성의 제어를 상기 복수의 로직 회로들로 되돌리고,
    상기 저전력 모드 진입 신호 및 상기 저전력 모드로부터의 웨이크-업 및 복구 신호의 로직 레벨들을 저장하고, 상기 저전력 모드 진입 신호 및 상기 저전력 모드로부터의 웨이크-업 및 복구 신호를 제어하는 저전력 모드 레지스터를 더 포함하는 것을 특징으로 하는 집적회로 디바이스.
  2. 삭제
  3. 제1항에 있어서,
    상기 I/O 키퍼 셀이 상기 저전력 모드 진입 신호를 수신하면 상기 I/O 키퍼 셀은 상기 리시버 데이터 상태 및 I/O 구성을 유지하는 것을 특징으로 하는 집적회로 디바이스.
  4. 제1항에 있어서,
    상기 I/O 키퍼 셀이 상기 저전력 모드로부터의 웨이크-업 및 복구 신호를 수신하면 상기 I/O 키퍼 셀은 상기 리시버 데이터 상태 및 I/O 구성의 제어를 상기 복수의 로직 회로들로 되돌리는 것을 특징으로 하는 집적회로 디바이스.
  5. 제1항에 있어서,
    상기 저전력 모드 진입 신호 및 상기 저전력모드로부터의 웨이크-업 및 복구 신호는 각각 제1 로직 레벨 및 제2 로직 레벨을 갖는 하나의 신호이고, 상기 하나의 신호가 상기 제1 로직 레벨에 있으면 상기 저전력 모드 진입 신호가 어서트되고 상기 하나의 신호가 상기 제2 로직 레벨에 있으면 상기 저전력 모드로부터의 웨이크-업 및 복구 신호가 어서트되는 것을 특징으로 하는 집적회로 디바이스.
  6. 제5항에 있어서,
    상기 제1 로직 레벨은 로직 "1"이고 상기 제2 로직 레벨은 로직 "0"인 것을 특징으로 하는 집적회로 디바이스.
  7. 제5항에 있어서,
    상기 제1 로직 레벨은 로직 "0"이고 상기 제2 로직 레벨은 로직 "1"인 것을 특징으로 하는 집적회로 디바이스.
  8. 제1항에 있어서,
    상기 드라이버 및 상기 리시버는 집적회로 패키지의 외부 I/O 연결에 연결된 것을 특징으로 하는 집적회로 디바이스.
  9. 제1항에 있어서,
    상기 집적회로 디바이스는 마이크로프로세서, 마이크로컨트롤러, DSP(digital signal processor), PLA(programmable logic array), 및 ASIC(application specific integrated circuit)으로 이루어진 그룹에서 선택된 것을 특징으로 하는 집적회로 디바이스.
  10. 제1항에 있어서,
    상기 I/O 노드 및 저전력 모드 레지스터는 동일한 전력원으로부터 전원공급되는 것을 특징으로 하는 집적회로 디바이스.
  11. 제1항에 있어서,
    상기 I/O 노드 및 저전력 모드 레지스터는 하나의 전력원으로부터 전원공급되고 상기 복수의 로직 회로들은 다른 전력원으로부터 전원공급되는 것을 특징으로 하는 집적회로 디바이스.
  12. 제11항에 있어서,
    상기 다른 전력원은 상기 저전력 모드에 있을 때 오프되는 것을 특징으로 하는 집적회로 디바이스.
  13. 저전력 모드와 유지되는 출력 구성 및 데이터 상태를 갖는 집적회로 디바이스로서,
    복수의 로직 회로들; 및
    상기 복수의 로직 회로들에 연결되고, 드라이버에 연결된 출력 키퍼 셀을 포함하는 출력 노드를 포함하고,
    상기 출력 키퍼 셀이 저전력 모드 진입 신호를 수신하면 상기 출력 키퍼 셀은 상기 드라이버 데이터 상태 및 출력 구성을 유지하고,
    상기 출력 키퍼 셀이 저전력 모드로부터의 웨이크-업 및 복구 신호를 수신하면 상기 출력 키퍼 셀은 상기 드라이버 데이터 상태 및 출력 구성의 제어를 상기 복수의 로직 회로들로 되돌리고,
    상기 저전력 모드 진입 신호 및 상기 저전력 모드로부터의 웨이크-업 및 복구 신호의 로직 레벨들을 저장하고, 상기 저전력 모드 진입 신호 및 상기 저전력 모드로부터의 웨이크-업 및 복구 신호를 제어하는 저전력 모드 레지스터를 더 포함하는 것을 특징으로 하는 집적회로 디바이스.
  14. 삭제
  15. 제13항에 있어서,
    상기 저전력 모드 진입 신호 및 상기 저전력모드로부터의 웨이크-업 및 복구 신호는 각각 제1 로직 레벨 및 제2 로직 레벨을 갖는 하나의 신호이고, 상기 하나의 신호가 상기 제1 로직 레벨에 있으면 상기 저전력 모드 진입 신호가 어서트되고 상기 하나의 신호가 상기 제2 로직 레벨에 있으면 상기 저전력 모드로부터의 웨이크-업 및 복구 신호가 어서트되는 것을 특징으로 하는 집적회로 디바이스.
  16. 제15항에 있어서,
    상기 제1 로직 레벨은 로직 "1"이고 상기 제2 로직 레벨은 로직 "0"인 것을 특징으로 하는 집적회로 디바이스.
  17. 제15항에 있어서,
    상기 제1 로직 레벨은 로직 "0"이고 상기 제2 로직 레벨은 로직 "1"인 것을 특징으로 하는 집적회로 디바이스.
  18. 제13항에 있어서,
    상기 드라이버는 집적회로 패키지의 외부 I/O 연결에 연결된 것을 특징으로 하는 집적회로 디바이스.
  19. 제13항에 있어서,
    상기 집적회로 디바이스는 마이크로프로세서, 마이크로컨트롤러, DSP(digital signal processor), PLA(programmable logic array), 및 ASIC(application specific integrated circuit)으로 이루어진 그룹에서 선택된 것을 특징으로 하는 집적회로 디바이스.
  20. 제13항에 있어서,
    상기 출력 노드 및 저전력 모드 레지스터는 동일한 전력원으로부터 전원공급되는 것을 특징으로 하는 집적회로 디바이스.
  21. 제13항에 있어서,
    상기 출력 노드 및 저전력 모드 레지스터는 하나의 전력원으로부터 전원공급되고 상기 복수의 로직 회로들은 다른 전력원으로부터 전원공급되는 것을 특징으로 하는 집적회로 디바이스.
  22. 제21항에 있어서,
    상기 다른 전력원은 상기 저전력 모드에 있을 때 오프되는 것을 특징으로 하는 집적회로 디바이스.
  23. 저전력 모드와 유지되는 입력 구성 및 데이터 상태를 갖는 집적회로 디바이스로서,
    복수의 로직 회로들; 및
    상기 복수의 로직 회로들에 연결되고, 리시버에 연결된 입력 키퍼 셀을 포함하는 입력 노드를 포함하고,
    상기 입력 키퍼 셀이 저전력 모드 진입 신호를 수신하면 상기 입력 키퍼 셀은 상기 리시버 데이터 상태 및 입력 구성을 유지하고,
    상기 입력 키퍼 셀이 저전력 모드로부터의 웨이크-업 및 복구 신호를 수신하면 상기 입력 키퍼 셀은 상기 리시버 데이터 상태 및 입력 구성의 제어를 상기 복수의 로직 회로들로 되돌리고,
    상기 저전력 모드 진입 신호 및 상기 저전력 모드로부터의 웨이크-업 및 복구 신호의 로직 레벨들을 저장하고, 상기 저전력 모드 진입 신호 및 상기 저전력 모드로부터의 웨이크-업 및 복구 신호를 제어하는 저전력 모드 레지스터를 더 포함하는 것을 특징으로 하는 집적회로 디바이스.
  24. 삭제
  25. 제23항에 있어서,
    상기 저전력 모드 진입 신호 및 상기 저전력모드로부터의 웨이크-업 및 복구 신호는 각각 제1 로직 레벨 및 제2 로직 레벨을 갖는 하나의 신호이고, 상기 하나의 신호가 상기 제1 로직 레벨에 있으면 상기 저전력 모드 진입 신호가 어서트되고 상기 하나의 신호가 상기 제2 로직 레벨에 있으면 상기 저전력 모드로부터의 웨이크-업 및 복구 신호가 어서트되는 것을 특징으로 하는 집적회로 디바이스.
  26. 제25항에 있어서,
    상기 제1 로직 레벨은 로직 "1"이고 상기 제2 로직 레벨은 로직 "0"인 것을 특징으로 하는 집적회로 디바이스.
  27. 제25항에 있어서,
    상기 제1 로직 레벨은 로직 "0"이고 상기 제2 로직 레벨은 로직 "1"인 것을 특징으로 하는 집적회로 디바이스.
  28. 제23항에 있어서,
    상기 리시버는 집적회로 패키지의 외부 입력 연결에 연결된 것을 특징으로 하는 집적회로 디바이스.
  29. 제23항에 있어서,
    상기 집적회로 디바이스는 마이크로프로세서, 마이크로컨트롤러, DSP(digital signal processor), PLA(programmable logic array), 및 ASIC(application specific integrated circuit)으로 이루어진 그룹에서 선택된 것을 특징으로 하는 집적회로 디바이스.
  30. 제23항에 있어서,
    상기 입력 노드 및 저전력 모드 레지스터는 동일한 전력원으로부터 전원공급되는 것을 특징으로 하는 집적회로 디바이스.
  31. 제23항에 있어서,
    상기 입력 노드 및 저전력 모드 레지스터는 하나의 전력원으로부터 전원공급되고 상기 복수의 로직 회로들은 다른 전력원으로부터 전원공급되는 것을 특징으로 하는 집적회로 디바이스.
  32. 제31항에 있어서,
    상기 다른 전력원은 상기 저전력 모드에 있을 때 오프되는 것을 특징으로 하는 집적회로 디바이스.
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
KR1020097014255A 2006-12-12 2007-12-10 저전력 모드동안 및 저전력 모드에서 나올 때 입력 및／또는 출력 구성 및 데이터 상태의 유지 KR101174079B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/609,610 US7583104B2 (en) 2006-12-12 2006-12-12 Maintaining input and/or output configuration and data state during and when coming out of a low power mode
US11/609,610 2006-12-12

Publications (2)

Publication Number Publication Date
KR20090087956A KR20090087956A (ko) 2009-08-18
KR101174079B1 true KR101174079B1 (ko) 2012-08-20

Family

ID=39484240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097014255A KR101174079B1 (ko) 2006-12-12 2007-12-10 저전력 모드동안 및 저전력 모드에서 나올 때 입력 및／또는 출력 구성 및 데이터 상태의 유지

Country Status (6)

Country Link
US (2) US7583104B2 (ko)
EP (1) EP2092423A2 (ko)
KR (1) KR101174079B1 (ko)
CN (1) CN101558380B (ko)
TW (1) TWI435545B (ko)
WO (1) WO2008073883A2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839016B2 (en) 2007-12-13 2010-11-23 Arm Limited Maintaining output I/O signals within an integrated circuit with multiple power domains
US8327173B2 (en) 2007-12-17 2012-12-04 Nvidia Corporation Integrated circuit device core power down independent of peripheral device operation
US8261101B1 (en) * 2008-03-31 2012-09-04 Xilinx, Inc. Self power down integrated circuit
US8793091B2 (en) * 2008-04-10 2014-07-29 Nvidia Corporation System and method for integrated circuit calibration
US8762759B2 (en) 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
US20090259864A1 (en) * 2008-04-10 2009-10-15 Nvidia Corporation System and method for input/output control during power down mode
US9423846B2 (en) * 2008-04-10 2016-08-23 Nvidia Corporation Powered ring to maintain IO state independent of the core of an integrated circuit device
US8179161B1 (en) * 2009-05-05 2012-05-15 Cypress Semiconductor Corporation Programmable input/output circuit
US8487655B1 (en) 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US8117428B2 (en) * 2009-06-04 2012-02-14 Texas Instruments Incorporated Apparatus and method for automatically saving and restoring pad configuration registers implemented in a core power domain
TWI435208B (zh) * 2010-12-02 2014-04-21 Realtek Semiconductor Corp 積體電路與其控制方法
WO2012115839A1 (en) 2011-02-23 2012-08-30 Rambus Inc. Protocol for memory power-mode control
US8543856B2 (en) 2011-08-20 2013-09-24 Freescale Semiconductor Inc Semiconductor device with wake-up unit
US9092220B2 (en) 2011-08-22 2015-07-28 Nvidia Corporation Method and apparatus to optimize system battery-life while preventing disruptive user experience during system suspend
US9310875B2 (en) * 2011-12-22 2016-04-12 Intel Corporation Instruction that specifies an application thread performance state
US8896975B2 (en) * 2012-01-18 2014-11-25 Microchip Technology Incorporated Voltage regulator over-voltage detection system, method and apparatus
KR101925566B1 (ko) 2012-06-13 2018-12-05 삼성전자주식회사 아이오 데이터 리텐션 장치
KR101596767B1 (ko) 2013-02-21 2016-02-23 (주)미디웨어 움직임 감지를 기초로 작동하는 미러 디스플레이 장치 및 그 방법
US9252774B2 (en) 2013-05-27 2016-02-02 Freescale Semiconductor, Inc. Integrated circuit wake-up control system
CN104656866B (zh) * 2013-11-19 2019-01-18 马维尔国际有限公司 电源管理电路、电源管理系统和电路管理方法
US9760137B2 (en) * 2014-03-29 2017-09-12 Intel Corporation Programmable scalable voltage translator
US10834672B2 (en) * 2015-09-23 2020-11-10 International Business Machines Corporation Power management of network links
CN111552365B (zh) * 2020-04-02 2022-07-12 北京新忆科技有限公司 存储器芯片及其控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030028815A1 (en) * 2001-07-18 2003-02-06 Gregory Rose Power saving

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5708819A (en) * 1995-10-10 1998-01-13 Standard Microsystems Corporation Process and apparatus for generating power management events in a computer system
US6654898B1 (en) * 1999-07-15 2003-11-25 Apple Computer, Inc. Stable clock generation internal to a functional integrated circuit chip
EP1098239A1 (en) * 1999-11-02 2001-05-09 Microchip Technology Inc. Microcontroller having core logic power shutdown while maintaining input-output port integrity
US7064984B2 (en) 2002-01-16 2006-06-20 Micron Technology, Inc. Circuit and method for reducing leakage current in a row driver circuit in a flash memory during a standby mode of operation
JP2004246525A (ja) * 2003-02-13 2004-09-02 Matsushita Electric Ind Co Ltd 順序回路、記憶素子、クロック発生回路およびクロック制御方法、ならびに回路変更方法および回路設計支援装置、半導体集積回路およびそれを備えた電子装置、ならびに電子制御装置およびそれを備えた移動体
US7046572B2 (en) 2003-06-16 2006-05-16 International Business Machines Corporation Low power manager for standby operation of memory system
US6965261B2 (en) 2003-11-13 2005-11-15 Texas Instruments Incorporated Ultra low-power data retention latch
JP4633578B2 (ja) * 2004-10-22 2011-02-16 ローム株式会社 集積回路およびそれを搭載した電子機器
US7215146B2 (en) * 2004-10-29 2007-05-08 Intel Corporation High speed buffered level-up shifters

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030028815A1 (en) * 2001-07-18 2003-02-06 Gregory Rose Power saving

Also Published As

Publication number Publication date
WO2008073883A2 (en) 2008-06-19
US20080136450A1 (en) 2008-06-12
KR20090087956A (ko) 2009-08-18
TWI435545B (zh) 2014-04-21
WO2008073883A3 (en) 2008-08-21
US7583104B2 (en) 2009-09-01
US7589564B2 (en) 2009-09-15
TW200840214A (en) 2008-10-01
EP2092423A2 (en) 2009-08-26
US20080136451A1 (en) 2008-06-12
CN101558380A (zh) 2009-10-14
CN101558380B (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
KR101174079B1 (ko) 저전력 모드동안 및 저전력 모드에서 나올 때 입력 및／또는 출력 구성 및 데이터 상태의 유지
KR100447771B1 (ko) 반도체 집적 회로
US9189048B2 (en) Circuit having a low power mode
JP5193846B2 (ja) 同期化回路
KR100719360B1 (ko) 디지털 로직 프로세싱 회로, 그것을 포함하는 데이터 처리 장치, 그것을 포함한 시스템-온 칩, 그것을 포함한 시스템, 그리고 클록 신호 게이팅 방법
US7103785B2 (en) Method and apparatus for power management event wake up
US7131092B2 (en) Clock gating circuit
JP4494390B2 (ja) チップ及びシステム
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
KR20190073273A (ko) 집적회로에 있어서 전력 도메인을 관리하는 기술
CN111427441B (zh) 一种电源唤醒方法和装置
US6941526B2 (en) Low power buffer implementation
CN101303655A (zh) 基本输入输出系统的管理装置及其方法
JP2008097463A (ja) データ処理装置
US8339157B2 (en) Methods, circuits, systems and arrangements for undriven or driven pins
US6853929B2 (en) Pipeline control for power management
JP2002197869A (ja) 半導体装置
US20100274996A1 (en) Micro-processor
JP2006048304A (ja) マイクロコンピュータ
KR100501847B1 (ko) 유사 이중 포트 메모리 제어 장치 및 그 제어 방법
WO2011154775A1 (en) Memory unit, information processing device, and method
JP2006276947A (ja) 電源制御装置および電源制御方法
JP2003234649A (ja) 入出力バッファ回路
JPH0799434A (ja) 低消費電力化回路
CN116895314A (zh) 半导体集成电路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160726

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 7