KR101165119B1 - 시험 장치, 및 전원 회로 - Google Patents

시험 장치, 및 전원 회로 Download PDF

Info

Publication number
KR101165119B1
KR101165119B1 KR1020077011732A KR20077011732A KR101165119B1 KR 101165119 B1 KR101165119 B1 KR 101165119B1 KR 1020077011732 A KR1020077011732 A KR 1020077011732A KR 20077011732 A KR20077011732 A KR 20077011732A KR 101165119 B1 KR101165119 B1 KR 101165119B1
Authority
KR
South Korea
Prior art keywords
voltage
power
power supply
source
circuit
Prior art date
Application number
KR1020077011732A
Other languages
English (en)
Other versions
KR20070084522A (ko
Inventor
사토시 코데라
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20070084522A publication Critical patent/KR20070084522A/ko
Application granted granted Critical
Publication of KR101165119B1 publication Critical patent/KR101165119B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

전자 디바이스를 시험하는 시험 장치에 있어서, 전자 디바이스에 공급하는 시험 패턴을 생성하는 패턴 발생부와, 전자 디바이스에 전원 전력을 공급하는 전원 회로와, 전자 디바이스가 출력하는 출력 신호를 기초로, 전자 디바이스의 양부를 판정하는 판정부를 포함하되, 전원 회로는, 전자 디바이스에 인가해야 할 소정의 입력 전압을 생성하는 전압원과, 전압원이 생성한 입력 전압을 기초로, 전자 디바이스에 전원 전력을 공급하는 파워 디바이스와, 파워 디바이스의 구동 전력을 공급하는 전원과, 파워 디바이스가 출력하는 전원 전력을 기초로, 전원이 파워 디바이스에 인가하는 구동 전압을 제어하는 전압 제어부를 포함하는 시험 장치를 제공한다.
Figure R1020077011732
전자 디바이스, 시험 장치, 전원 회로, 파워 디바이스, 구동 전압 제어.

Description

시험 장치, 및 전원 회로{TESTING APPARATUS AND ELECTRIC SOURCE CIRCUIT}
본 발명은, 전자 디바이스를 시험하는 시험 장치, 및 시험 장치 등에 이용되는 전원 회로에 관한 것이다. 문헌의 참조에 의한 편입을 인정하는 지정국에 대해서는, 아래의 일본 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 기재의 일부로 한다.
일본특허출원 2004-347659 출원일 2004년 11월 30일
종래, 전자 디바이스를 시험하는 시험 장치에는, 당해 전자 디바이스에 전력을 공급하기 위한 전원 회로가 설치되어 있다. 예를 들면 전원 회로는, 전자 디바이스에 인가하는 전원 전압 및 전원 전류를 생성하는 파워 디바이스와, 당해 파워 디바이스를 구동하기 위한 전원을 포함하고 있다.
예를 들면 파워 디바이스는, 주어지는 입력 전압을 증폭하고, 전원 전압으로서 출력하는 증폭 회로와, 입력 전압에 따라 전자 디바이스에 소스 전류를 공급하는 소스측 회로와, 입력 전압에 따라 전자 디바이스로부터 싱크(Sink) 전류를 인입하는 싱크측 회로를 포함하고 있다. 소스측 회로 및 싱크측 회로는, 전원과 전자 디바이스 사이에 설치된 씨모스(CMOS)를 포함하고, 당해 씨모스의 게이트 단자에는, 입력 전압에 따른 전압이 인가되고, 입력 전압에 따라, 전원으로부터 전자 디바이스에 전원 전류를 공급할 것인지, 전자 디바이스로부터 전원에 전원 전류를 인입할 것인지를 제어한다.
관련된 특허 문헌 등은, 현재 인식되어 있지 아니하므로, 그 기재를 생략한다.
[발명이 해결하고자 하는 과제]
그러나, 종래의 전원 회로에서는, 전원으로부터 파워 디바이스에 인가되는 구동 전압은 일정했다. 또한, 소스측 회로 및 싱크측 회로에는, 구동 전압과 전원 전압과의 차분(差分)이 인가된다. 이 때, 예를 들면 전원 전압이 매우 작아진 경우, 소스측 회로 및 싱크측 회로에는, 구동 전압과 실질적으로 동일한 전압이 인가되고, 파워 디바이스에 있어서의 전력 소비가 증가해 버린다.
따라서 본 발명은, 상기한 과제를 해결할 수 있는 시험 장치 및 전원 회로를 제공하는 것을 목적으로 한다. 이 목적은, 청구의 범위에 있어서 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 다른 유리한 구체례를 규정한다.
[발명을 해결하기 위한 수단]
상기 과제를 해결하기 위하여, 본 발명의 제1의 형태에 있어서는, 전자 디바이스를 시험하는 시험 장치에 있어서, 전자 디바이스에 공급하는 시험 패턴을 생성하는 패턴 발생부와, 전자 디바이스에 전원 전력을 공급하는 전원 회로와, 전자 디바이스가 출력하는 출력 신호를 기초로, 전자 디바이스의 양부(良否)를 판정하는 판정부를 포함하고, 전원 회로는, 전자 디바이스에 인가해야 할 소정의 입력 전압을 생성하는 전압원과, 전압원이 생성한 입력 전압을 기초로, 전자 디바이스에 전원 전력을 공급하는 파워 디바이스와, 파워 디바이스의 구동 전력을 공급하는 전원과, 파워 디바이스가 출력하는 전원 전력을 기초로, 전원이 파워 디바이스에 인가하는 구동 전압을 제어하는 전압 제어부를 포함하는 시험 장치를 제공한다.
파워 디바이스는, 입력 전압에 따른 전압을, 전자 디바이스에 인가하는 증폭 회로와, 입력 전압에 따라 전자 디바이스에 소스 전류를 공급하는 소스측 회로와, 입력 전압에 따라 전자 디바이스로부터 싱크 전류를 인입하는 싱크측 회로를 포함하고, 전압 제어부는, 전원이 소스측 회로에 인가하는 소스측 구동 전압을, 파워 디바이스가 출력하는 전원 전력을 기초로 제어하는 정전압 제어부와, 전원이 싱크측 회로에 인가하는 싱크측 구동 전압을, 파워 디바이스가 출력하는 전원 전력을 기초로 제어하는 부전압 제어부를 포함해도 좋다.
전압 제어부는, 파워 디바이스가 출력하는 전원 전압을 검출하고, 전원 전압이 증가한 경우에, 구동 전압을 증가시키고, 전원 전압이 감소한 경우에, 구동 전압을 감소시켜도 좋다. 전압 제어부는, 전원 전압과 구동 전압과의 차분이 실질적으로 일정하게 되도록, 구동 전압을 제어해도 좋다.
전압 제어부는, 파워 디바이스가 출력하는 전원 전류를 검출하고, 전원 전류가 감소한 경우에 구동 전압을 증가시키고, 전원 전류가 증가한 경우에 구동 전압을 감소시켜도 좋다. 전압 제어부는, 파워 디바이스가 출력하는 전원 전압을 추가로 검출하고, 구동 전압으로부터 전원 전압을 뺀 값이, 미리 정해진 값보다 작아지지 않도록, 구동 전압을 제어해도 좋다.
파워 디바이스는, 입력 전압과 실질적으로 같은 전원 전압을 출력하고, 전압 제어부는, 입력 전압을 검출하고, 전원 전압과 입력 전압과의 차분이 실질적으로 일정하게 되도록, 구동 전압을 제어해도 좋다. 전압 제어부는, 제어해야 할 전원 전압과 구동 전압과의 차분이 미리 주어지고, 검출한 전원 전압에 차분을 가산하는 오프셋(Offset) 회로와, 미리 정해진 기준 전압과, 오프셋 회로가 출력하는 전원 전압과의 차분을 기초로, 구동 전압을 제어하는 드라이버를 포함해도 좋다. 전압 제어부는, 검출한 전원 전압을, 소정의 전압 범위로 클램프(Clamp)하는 포화 방지 회로를 더 포함해도 좋다.
본 발명의 제2의 형태에 있어서는, 정전압을 출력하는 전원 회로에 있어서, 출력해야 할 전압에 따른 입력 전압을 생성하는 전압원과, 전압원이 생성한 입력 전압을 기초로, 외부로 전원 전력을 공급하는 파워 디바이스와, 파워 디바이스의 구동 전력을 공급하는 전원과, 파워 디바이스가 출력하는 전원 전력을 기초로, 전원이 파워 디바이스에 인가하는 구동 전압을 제어하는 전압 제어부를 포함하는 전원 회로를 제공한다. 파워 디바이스는, 입력 전압에 따른 전압을, 전자 디바이스에 인가하는 증폭 회로와, 입력 전압에 따라 전자 디바이스에 소스 전류를 공급하는 소스측 회로와, 입력 전압에 따라 전자 디바이스로부터 싱크 전류를 인입하는 싱크측 회로를 포함하고, 전압 제어부는, 전원이 소스측 회로에 인가하는 소스측 구동 전압을, 파워 디바이스가 출력하는 전원 전력을 기초로 제어하는 정전압 제어부와, 전원이 싱크측 회로에 인가하는 싱크측 구동 전압을, 파워 디바이스가 출력하는 전원 전력을 기초로 제어하는 부전압 제어부를 포함해도 좋다
또한, 상기의 발명의 개요는, 본 발명에 필요한 특징의 전체를 열거한 것은 아니며, 이러한 특징군의 서브 콤비네이션도 또한, 발명이 될 수 있다.
[발명의 효과]
본 발명에 의하면, 소비 전력을 낮춘 전원 회로를 제공할 수 있다.
도 1은, 본 발명의 실시 형태에 관한 시험 장치 100의 구성의 일례를 도시하는 도면이다.
도 2는, 전원 회로 20의 구성의 일례를 도시하는 도면이다.
도 3은, 정전압 제어부 24가 소스측 회로 42에 인가하는 소스측 구동 전압 VPPS의 파형의 일례를 도시하는 도면이다.
도 4는, 정(正) 전압 제어부 24 및 부(負) 전압 제어부 26의 구성의 일례를 도시하는 도면이다.
도 5는, 오프셋 회로 74의 구성의 일례를 도시하는 도면이다.
도 6은, 전원 회로 20의 구성의 다른 예를 도시하는 도면이다.
도 7은, 소스측 구동 전압 VPPS의 파형의 일례를 도시하는 도면이다.
도 8은, 전원 회로 20의 구성의 또 다른 예를 도시하는 도면이다.
도 9는, 전원 회로 20의 구성의 또 다른 예를 도시하는 도면이다.
[부호의 설명]
10…패턴 발생부, 12…파형 성형부, 14…판정부, 20…전원 회로, 22…전원, 24…정전압 제어부, 26…부전압 제어부, 28…디지털 아날로그 컨버터, 30…차동 증폭기, 32…전류 제어부, 34…전류 검출부, 36…부하, 38…전류 검출 저항, 40…파워 디바이스, 42…소스측 회로, 44…싱크측 회로, 46…증폭 회로, 50…신호 발생기, 52…전압원, 54…커패시터, 56…유도 성분, 58, 60…스위치, 62…드라이버, 64…펄스폭 제어기, 66…증폭기, 68, 70…가산부, 72…포화 방지 회로, 74…오프셋 회로, 75…리미트 회로, 76, 78, 80, 88, 90, 92…저항, 84…보호 회로, 86…증폭기, 96…리미트 회로, 100…시험 장치, 200…전자 디바이스
이하, 이 발명을 실시하기 위한 최선의 형태인 DA 변환기의 시험 방법, DA 변환기의 시험 장치 및 DA 변환기에 대해 설명한다.
도 1은, 본 발명의 실시 형태에 관한 시험 장치 100의 구성의 일례를 도시하는 도면이다. 시험 장치 100은, 반도체 회로 등의 전자 디바이스 200을 시험하는 장치이며, 패턴 발생부 10, 파형 성형부 12, 판정부 14, 및 전원 회로 20을 포함한다.
패턴 발생부 10은, 전자 디바이스 200에 공급하는 시험 패턴을 생성한다. 예를 들면, 패턴 발생부 10은, 전자 디바이스 200에 공급해야 할 신호를, 1 또는 0의 데이터 값의 배열로 나타낸 패턴, 및 당해 데이터값에 따른 신호를 전자 디바이스 200에 공급해야 할 타이밍을 나타낸 패턴 등을 생성한다.
파형 성형부 12는, 패턴 발생부 10이 생성한 시험 패턴을 기초로, 전자 디바 이스 200에 공급해야 할 시험 신호를 생성한다. 또한, 전원 회로 20은, 전자 디바이스 200을 구동하기 위한 전원 전력을 공급한다.
또한, 판정부 14는, 전자 디바이스 200이 출력하는 출력 신호와, 패턴 발생부 10이 생성하는 기대값 신호를 비교하고, 전자 디바이스 200의 양부를 판정한다. 본 예에 있어서 시험 장치 100은, 출력 신호를 기초로 양부를 판정했지만, 다른 예에 있어서의 시험 장치에 있어서는, 전원 회로 20으로부터 전자 디바이스 200에 공급되는 전원 전류를 검출하고, 당해 전원 전류를 기초로 양부를 판정하는 장치여도 좋다.
도 2는, 전원 회로 20의 구성의 일례를 도시하는 도면이다. 전원 회로 20은, 전압원으로서 기능하는 디지털 아날로그 컨버터 28(이하, D/A 28이라고 한다), 전원 22, 정전압 제어부 24, 부전압 제어부 26, 차동 증폭기 30, 전류 제어부 32, 파워 디바이스 40, 전류 검출 저항 38, 전류 검출부 34, 및 부하 36을 포함한다.
D/A 28은, 전자 디바이스 200에 인가해야 할 전압값을 나타내는 디지털 데이터가 주어지고, 당해 디지털 데이터에 따른 입력 전압을 생성한다. 파워 디바이스 40은, 차동 증폭기 30을 거쳐서 입력 전압을 수취하고, 당해 입력 전압을 기초로, 전자 디바이스 200에 전원 전력을 공급한다. 전원 22는, 파워 디바이스 40의 구동 전력을 공급하기 위한 전원이다.
또한, 차동 증폭기 30은, 출력 단자로부터 전자 디바이스 200에 공급되는 전원 전압이 피드백 되고, 당해 전원 전압이, D/A 28이 출력하는 입력 전압과 동일해지도록, 파워 디바이스 40에 공급하는 전압을 제어한다. 이러한 구성에 의해, 전 원 회로 20은, 전자 디바이스 200에 정확도가 높은 전원 전압을 공급한다.
전류 검출 저항 38은, 전자 디바이스 200에 접속되는 출력 단자와, 파워 디바이스 40의 사이에 설치된다. 전류 검출부 34는, 전류 검출 저항 38의 양단의 전위차를 검출하고, 검출한 값을 전류 제어부 32에 공급한다. 전류 제어부 32는, 전류 검출부 34가 검출한 전위차가, 미리 정해진 값 이상이 되지 않도록, 차동 증폭기 30이 출력하는 전압을 제어한다. 이러한 구성에 의해, 전원 회로 20은, 전자 디바이스 200에 과전류를 공급하는 것을 방지한다.
또한, 정전압 제어부 24 및 부전압 제어부 26은, 전원 22로부터 파워 디바이스 40에 인가되는 구동 전압을 제어하는 전압 제어부에 있어서, 당해 전압 제어부는, 파워 디바이스 40이 출력하는 전원 전력을 기초로, 전원 22가 파워 디바이스 40에 인가하는 구동 전압을 제어한다. 본 예에 있어서 전압 제어부는, 파워 디바이스 40이 출력하는 전원 전압을 검출하고, 전원 전압이 증가한 경우에, 파워 디바이스 40에 인가하는 구동 전압을 증가시키고, 전원 전압이 감소한 경우에, 파워 디바이스 40에 인가하는 구동 전압을 감소시킨다. 또한 전압 제어부는, 당해 전원 전압과 당해 구동 전압과의 차분이 실질적으로 일정하게 되도록, 구동 전압을 제어하는 것이 바람직하다. 즉, 파워 디바이스 40이 출력하는 전원 전압에 추종(追從)하여, 파워 디바이스 40에 인가하는 구동 전압을 변동시킨다. 이러한 제어에 의해, 파워 디바이스 40에 있어서 불필요한 전력 소비를 낮출 수 있다.
파워 디바이스 40은, 증폭 회로 46, 소스측 회로 42, 및 싱크측 회로 44를 포함한다. 증폭 회로 46은, 주어지는 입력 전압에 따른 전원 전압을 생성하고, 전 류 검출 저항 38을 거쳐서 전자 디바이스 200에 인가한다. 본 예에 있어서 증폭 회로 46은, 주어지는 입력 전압과 실질적으로 동일한 전원 전압을 생성한다.
소스측 회로 42는, 입력 전압에 따라, 전류 검출 저항 38을 거쳐서 전자 디바이스 200에 소스 전류를 공급한다. 본 예에 있어서 소스측 회로 42는, 전원 22와 전자 디바이스 200의 사이에 설치되고, 게이트 단자로 입력 전압에 따른 전압이 주어지는 P형의 씨모스를 포함한다. 당해 씨모스는, 입력 전압이 소정값 이상인 경우에 온(ON) 상태가 되고, 전원 22로부터의 소스 전류를 전자 디바이스 200에 공급한다.
싱크측 회로 44는, 입력 전압에 따라, 전류 검출 저항 38을 거쳐서 전자 디바이스 200으로부터 싱크 전류를 인입한다. 본 예에 있어서 소스측 회로 44는, 전원 22와 전자 디바이스 200의 사이에 설치되고, 게이트 단자로 입력 전압에 따른 전압이 주어지는 N형의 씨모스를 포함한다. 당해 씨모스는, 입력 전압이 소정값 이하인 경우에 온 상태가 되고, 전자 디바이스 200으로부터 전원 22에 싱크 전류를 인입한다.
정전압 제어부 24는, 전원 22와 소스측 회로 42의 사이에 설치되고, 전원 22가 소스측 회로 42에 인가하는 소스측 구동 전압을, 파워 디바이스 40이 출력하는 전원 전력을 기초로 제어한다. 예를 들면 정전압 제어부 24는, 상기한 바와 같이 전원 전압과 소스측 구동 전압과의 차분이 실질적으로 일정한 값이 되도록, 소스측 구동 전압을 제어한다.
부전압 제어부 26은, 전원 22와 싱크측 회로 44의 사이에 설치되고, 전원 22 가 싱크측 회로 44에 인가하는 싱크측 구동 전압을, 파워 디바이스 40이 출력하는 전원 전력을 기초로 제어한다. 예를 들면 부전압 제어부 26은, 상기한 바와 같이 전원 전압과 소스측 구동 전압과의 차분이 실질적으로 일정한 값이 되도록, 싱크측 구동 전압을 제어한다.
종래의 전원 회로에 있어서는, 파워 디바이스의 소스측 회로 및 싱크측 회로의 각각에 대해서, 개별적으로 전원을 설치하였다. 본 예에 있어서의 전원 회로 20에 의하면, 소스측 회로 42 및 싱크측 회로 44에 대해 공통의 전원 22를 설치하므로, 전원 22의 용량을 실질적으로 절반으로 할 수 있다. 본 예의 전원 회로 20에는, 파워 디바이스 40이 큰 전류를 출력하는 경우, 파워 디바이스 40의 소스측 회로 42 및 싱크측 회로 44는 한쪽만이 동작하므로, 전원 22를 공통으로 한 경우에 있어서도, 문제는 생기지 아니한다.
도 3은, 정전압 제어부 24가 소스측 회로 42에 인가하는 소스측 구동 전압 VPPS의 파형의 일례를 도시하는 도면이다. 상기한 바와 같이, 정전압 제어부 24는, 전원 전압 Vb와 소스측 구동 전압 VPPS와의 차분이 실질적으로 일정한 전압 VOS가 되도록, 소스측 구동 전압 VPPS를 제어한다. 또한, 본 예에 있어서는, 소스측 구동 전압 VPPS만을 설명하였지만, 부전압 제어부 26도 동일하게, 싱크측 구동 전압 VMPS를 제어한다. 예를 들면, 전원 전압 Vb로부터 소정의 전압값 VOS를 뺀 전압이 되도록, 싱크측 구동 전압 VMPS를 제어한다.
이러한 제어에 의해, 소스측 회로 42 및 싱크측 회로 44에, 필요 이상의 전압을 인가하는 것을 방지할 수 있다. 이로서, 소스측 회로 42 및 싱크측 회로 44에 있어서의 불필요한 전력 소비를 낮출 수 있다.
도 4는, 정전압 제어부 24 및 부전압 제어부 26의 구성의 일례를 도시하는 도면이다. 정전압 제어부 24 및 부전압 제어부 26은 실질적으로 동일한 구성을 포함하고 있고, 각각 드라이버 62, 펄스폭 제어기 64, 증폭기 66, 리미트(Limit) 회로 75, 스위치(58, 60), 유도 성분 56, 및 커패시터 54를 포함한다. 또한, 정전압 제어부 24 및 부전압 제어부 26은, 신호 발생기 50 및 전압원 52를 공유한다. 신호 발생기 50은, 소정의 주파수의 주기 신호를 생성하는 회로이며, 전압원 52는, 소정의 기준 전압을 출력한다.
다음으로, 정전압 제어부 24의 동작을 예로서 설명한다. 증폭기 66은, 전원 전압 Vb에 따른 전압을 리미트 회로 75로부터 수취하고, 당해 전압과 기준 전압과의 차분을 증폭하여 출력한다. 펄스폭 제어기 64는, 주기 신호의 펄스폭을, 증폭기 66이 출력하는 전압을 기초로 제어한다.
드라이버 62는, 펄스폭 제어기 64가 펄스폭을 제어한 주기 신호를 기초로, 소스측 구동 전압 VPPS를 제어한다. 본 예에 있어서, 드라이버 62는, 주기 신호가 H 레벨을 나타내는 경우에, 스위치 58을 온 상태로 하고, 스위치 60을 오프(OFF) 상태로 한다. 또한 주기 신호가 L 레벨을 나타내는 경우에는, 스위치 58을 오프 상태로 하고, 스위치 60을 온 상태로 한다. 스위치 58 및 스위치 60은, 전원 22와 접지 전위와의 사이에 직렬로 설치되고, 스위치 58 및 스위치 60의 접속점에 있어서의 전위에 의해, 유도 성분 56을 거쳐서 커패시터 54를 충전/방전한다.
즉, 드라이버 62에 주어지는 주기 신호의 듀티 비(Duty Ratio)를 제어함으로써, 소스측 구동 전압 VPPS를 제어할 수 있다. 본 예에 있어서는, 주기 신호의 펄스폭을 전원 전압 Vb에 따라 제어하므로, 전원 전압 Vb에 따라, 소스측 구동 전압 VPPS를 제어할 수 있다.
또한, 리미트 회로 75는, 가산부(68, 70), 포화 방지 회로 72, 및 오프셋 회로 74를 포함한다. 오프셋 회로 74는, 일정하게 제어해야 할, 전원 전압 Vb와 소스측 구동 전압 VPPS와의 차분 VOS가 미리 주어지고, 당해 차분에 따른 오프셋 전압을 출력한다. 가산부 70은, 파워 디바이스 40이 출력하는 전원 전압 Vb와 당해 오프셋 전압을 수취하고, 가산한다. 이러한 구성에 의해, 전원 전압 Vb와 소스측 구동 전압 VPPS의 차이를 소망하는 전압값 VOS에 제어할 수 있다.
또한, 포화 방지 회로 72는, 가산부 70이 수취한 전원 전압 Vb를, 소정의 전압 범위로 클램프한다. 즉, 전원 전압 Vb가 소정의 전압 범위 외인 경우, 전원 전압 Vb를, 당해 전압 범위의 상한값으로 변환한다. 이러한 구성에 의해, 소스측 회로 42에 과전압을 인가하는 것을 방지할 수 있다. 또한 가산부 68은, 가산부 70이 출력하는 전압에, 정전압 제어부 24가 소스측 회로 42에 인가하는 소스측 구동 전 압 VPPS를 가산하여, 증폭기 66에 출력한다. 또한, 부전압 제어부 26의 동작은, 정전압 제어부 24의 동작과 실질적으로 동일하므로, 그 기재를 생략한다.
도 5는, 리미트 회로 75의 구성의 일례를 도시하는 도면이다. 리미트 회로 75는 복수의 저항(76, 78, 80, 88, 90, 92), 포화 방지 회로 72, 오프셋 회로 74, 증폭기 86, 및 보호 회로 84를 포함한다.
증폭기 86은, 부입력 단자로, 저항 90을 거쳐서 전원 전압 Vb를 수취하고, 정입력 단자가 접지되는 차동 증폭기이다. 즉, 증폭기 86은, 부입력 단자로 입력되는 전압을 반전하여 출력한다.
오프셋 회로 74는, 소정의 오프셋 전압을 출력하는 전압원이며, 저항 92를 거쳐서 증폭기 86의 부입력 단자에 접속된다. 즉, 오프셋 회로 74는, 전원 전압 Vb에 오프셋 전압 VOFFSET을 가산하여, 증폭기 86의 부입력 단자에 공급한다.
저항 88은, 증폭기 86의 부입력 단자와 출력 단자와의 사이에 설치된다. 또한 포화 방지 회로 72는, 증폭기 86의 부입력 단자와 출력 단자와의 전위차를 소정의 범위로 클램프한다. 포화 방지 회로 72는, 증폭기 86의 부입력 단자와 출력 단자와의 사이에 설치되고, 극성이 다른 복수의 제너 다이오드(Zener Diode)를 포함해도 좋다.
또한, 보호 회로 84는, 증폭기 86의 부입력 단자에 소정의 값 이상의 절대값의 전압이 인가된 경우에, 부입력 단자를 접지하는 회로이다. 예를 들면, 보호 회로 84는, 증폭기 86의 부입력 단자와 접지 전위와의 사이에 설치되고, 병렬로 배치 된 극성이 다른 2개의 다이오드를 포함해도 좋다.
통상, 증폭기 86이 출력하는 전압은, -(Vb+VOFFSET)이 된다. 증폭기 86의 출력 단자는, 저항 80을 거쳐서 증폭기 66의 부입력 단자에 접속된다. 또한, 증폭기 66의 부입력 단자는, 저항 78을 거쳐서 접지 전위에 접속되고, 또한 저항 76을 거쳐서 파워 디바이스 40에 인가되는 구동 전압(예를 들면, 소스측 구동 전압 VPPS)을 수취한다.
증폭기 66은, 부입력 단자에 인가되는 전압이, 전압원 52가 생성하는 기준 전압 Vref와 동일해지도록, 구동 전압 VPPS를 제어하므로, 전원 전압 Vb에 따라, 구동 전압을 제어할 수 있다.
예를 들면, 저항(76, 78, 80, 88, 90, 92)의 저항값이 전부 동일한 경우, 구동 전압 VPPS는 이하의 식으로 표현된다.
VPPS = 3×Vref + VOFFSET + Vb
또한, 포화 방지 회로 72가, 정전원 전압 Vb를 클램프한 경우, 구동 전압 VPPS는, 이하의 식으로 표현된다.
VPPS = 3×Vref + Vzl+ Vd
단, Vzl은, 포화 방지 회로 72가 갖는 순방향의 제너 다이오드의 항복 전압을 나타내고, Vd는 당해 제너 다이오드에 있어서의 강하 전압을 나타낸다.
또한, 포화 방지 회로 72가, 부전원 전압 Vb를 클램프한 경우, 구동 전압 VPPS는, 이하의 식으로 표현된다.
VPPS = 3×Vref - Vz2 - Vd
단, Vz2는, 포화 방지 회로 72가 갖는 역방향의 제너 다이오드의 항복 전압을 나타내고, Vd는 당해 제너 다이오드에 있어서의 강하 전압을 나타낸다.
이와 같이, 본 예에 있어서의 오프셋 회로 74에 의하면, 소정의 전압 범위에 있어서, 전원 전압과 구동 전압과의 차분을 일정하게 하여, 구동 전압을 전원 전압에 추종시킬 수 있다. 따라서, 파워 디바이스 40에 있어서의 잉여 소비 전력을 낮출 수 있다.
도 6은, 전원 회로 20의 구성의 다른 예를 도시하는 도면이다. 본 예에 있어서의 전원 회로 20은, 도 2로부터 도 5까지에 있어서 설명한 전원 회로 20과 동일한 구성 요소를 포함한다. 도 6에 있어서 도 2와 동일한 부호를 붙인 구성 요소는 도 2와 관련하여 설명한 구성 요소와 동일한 기능 및 구성을 가져도 좋다.
본 예에 있어서의 전원 회로 20은, 도 2와 관련하여 설명한 전원 회로 20의 동작에 대해, 전류 검출부 34가 검출한 전원 전류를 기초로, 구동 전압을 제어하는 점에서 다르다. 본 예에 있어서 각각의 전압 제어부는, 파워 디바이스 40이 출력하는 전원 전류를 검출하고, 전원 전류가 감소한 경우에, 구동 전압을 증가시키고, 전원 전류가 증가한 경우에 구동 전압을 감소시킨다.
이러한 제어에 의해, 전원 전류가 큰 경우에는, 구동 전압을 작게 할 수 있으므로, 파워 디바이스 40에 있어서의 소비 전류를 낮출 수가 있다. 또한, 예를 들면 파워 디바이스 40의 소스측 회로 42에 부여하는 소스측 구동 전압은, 파워 디바이스 40이 출력하는 전원 전압보다, 소정값 이상 클 필요가 있다. 따라서, 정전압 제어부 24는, 파워 디바이스 40이 출력하는 전원 전압을 추가로 검출하고, 소스측 구동 전압으로부터 전원 전압을 뺀 값이, 미리 정해진 값보다 작아지지 않도록, 소스측 구동 전압을 제어한다.
도 7은, 소스측 구동 전압 VPPS의 파형의 일례를 도시하는 도면이다. 상기한 바와 같이, 정전압 제어부 24는, 전원 전류 IO의 변화에 따라, 소스측 구동 전압 VPPS를 제어한다. 이 때, 정전압 제어부 24는, 소스측 구동 전압 VPPS로부터 전원 전압 Vb를 뺀 값이, 미리 정해진 전압값 VOS보다 작아지지 않도록, 소스측 구동 전압 VPPS를 제어한다. 이러한 제어에 의해, 파워 디바이스 40에 필요한 전압을 공급하면서, 파워 디바이스 40에 있어서의 소비 전력을 낮출 수 있다.
이러한 제어는, 예를 들면 도 4에 도시된 전압 제어부의 회로에 있어서, 오프셋 회로 74에, 전원 전압 Vb를 대신하여, 전류 검출부 34의 출력 전압을 인가함으로써 행할 수 있다. 이 때, 예를 들면 펄스폭 제어기 64가 생성하는 펄스폭의 하한(下限)을, 전원 전압 Vb를 기초로 규정함으로써, 소스측 구동 전압 VPPS가, 전원 전압 Vb에 소정값 VOS를 가산한 값보다 낮아지는 것을 방지할 수 있다. 또한, 포화 방지 회로 72의 설정값을, 전원 전압 Vb에 의해 조정함에 의해서도, 동일하게 소스측 구동 전압 VPPS가, 전원 전압 Vb에 소정값 VOS를 가산한 값보다 낮아지는 것을 방지할 수 있다.
도 8은, 전원 회로 20의 구성의 또 다른 예를 도시하는 도면이다. 본 예에 있어서 전원 회로 20은, 도 2와 관련하여 설명한 전원 회로 20의 구성에 추가하여, 리미트 회로 96을 더 포함한다. 도 8에 있어서 도 2와 동일한 부호를 붙인 구성 요소는, 도 2와 관련하여 설명한 구성 요소와 동일한 기능 및 구성을 가져도 좋다. 또한, 본 예에 있어서의 전원 회로 20은, 도 6과 관련하여 설명한 전원 회로 20과 동일하게, 파워 디바이스 40이 출력하는 전원 전류를 기초로, 파워 디바이스 40에 인가하는 구동 전압을 제어한다.
본 예에 있어서 정전압 제어부 24 및 부전압 제어부 26은, 도 4에 있어서 설명한 증폭기 66의 증폭률을 줄임으로써, 전원 전압 Vb의 변동에 구동 전압을 추종시키지 아니한다. 그리고, 전원 22로부터 파워 디바이스 40에 전원 전류를 전송하는 전송선에 있어서의 라인(Line) 임피던스에 의해, 전원 전류에 따라 구동 전압을 변동시킨다. 또한, 리미트 회로 96은, 파워 디바이스 40에 인가되는 구동 전압이, 전원 전압에 소정값을 가산한 전압보다 작아지지 않도록, 각각의 전압 제어부를 제어한다.
예를 들면, 리미트 회로 96은, 구동 전압 및 전원 전압을 검출하고, 구동 전압이 전원 전압에 소정값을 가산한 전압보다 작아진 경우에, 펄스폭 제어기 64에 있어서의 펄스폭을 증가시킨다.
이러한 구성에 의하여도, 도 6에 있어서 설명한 전원 회로 20과 동일하게, 파워 디바이스 40에 필요한 전압을 공급하면서, 파워 디바이스 40에 있어서의 소비 전력을 낮출 수 있다.
도 9는, 전원 회로 20의 구성의 또 다른 예를 도시하는 도면이다. 본 예에 있어서 전원 회로 20은, 도 2와 관련하여 설명한 전원 회로 20과 실질적으로 동일한 구성을 갖는다. 도 9에 있어서 도 2와 동일한 부호를 붙인 구성 요소는, 도 2와 관련하여 설명한 구성 요소와 동일한 기능 및 구성을 가져도 좋다.
본 예에 있어서 전원 회로 20은, 도 2와 관련하여 설명한 전원 회로 20의 동작에 대해, 파워 디바이스 40에 인가되는 입력 전압을 검출하고, 파워 디바이스 40이 출력하는 전원 전압과, 당해 입력 전압과의 차분이 실질적으로 일정하게 되도록, 파워 디바이스 40에 인가하는 구동 전압을 제어하는 점에서 다르다. 본 예에 있어서 증폭 회로 46은, 입력 전압과 실질적으로 동일한 전원 전압을 출력하는 회로이다.
이러한 제어는, 도 4에 도시된 전압 제어부의 회로에 있어서, 오프셋 회로 74에, 전원 전압 Vb를 대신하여, 당해 입력 전압을 인가함으로써 행할 수 있다. 본 예에 있어서의 전원 회로 20에 의하여도, 도 2에 있어서 설명한 전원 회로 20과 동일하게, 파워 디바이스 40에 있어서의 소비 전력을 낮출 수 있다.
상기로부터 명백하듯이, 본 발명에 의하면, 소비 전력을 낮춘 전원 회로를 제공할 수 있다.

Claims (10)

  1. 전자 디바이스를 시험하는 시험 장치에 있어서,
    상기 전자 디바이스에 공급할 시험 패턴을 생성하는 패턴 발생부와,
    상기 전자 디바이스에 전원 전력을 공급하는 전원 회로와,
    상기 전자 디바이스가 출력하는 출력 신호를 기초로, 상기 전자 디바이스의 양부를 판정하는 판정부를 포함하되,
    상기 전원 회로는,
    상기 전자 디바이스에 인가해야 할 소정의 입력 전압을 생성하는 전압원과,
    상기 전압원이 생성한 상기 입력 전압을 기초로, 상기 전자 디바이스에 상기 전원 전력을 공급하는 파워 디바이스와,
    상기 파워 디바이스의 구동 전력을 공급하는 전원과,
    상기 파워 디바이스가 출력하는 상기 전원 전력을 기초로, 상기 전원이 상기 파워 디바이스에 인가하는 구동 전압을 제어하는 전압 제어부를 포함하고,
    상기 파워 디바이스는,
    상기 입력 전압에 따른 전압을, 상기 전자 디바이스에 인가하는 증폭 회로와,
    상기 입력 전압에 따라 상기 전자 디바이스에 소스 전류를 공급하는 소스측 회로와,
    상기 입력 전압에 따라 상기 전자 디바이스로부터 싱크 전류를 인입하는 싱크측 회로를 포함하고,
    상기 전압 제어부는,
    상기 전원이 상기 소스측 회로에 인가하는 소스측 구동 전압을, 상기 파워 디바이스가 출력하는 상기 전원 전력을 기초로 제어하는 정전압 제어부와,
    상기 전원이 상기 싱크측 회로에 인가하는 싱크측 구동 전압을, 상기 파워 디바이스가 출력하는 상기 전원 전력을 기초로 제어하는 부전압 제어부를 포함하는
    시험 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 전압 제어부는, 상기 파워 디바이스가 출력하는 전원 전압을 검출하고, 상기 전원 전압이 증가한 경우에, 상기 구동 전압을 증가시키고, 상기 전원 전압이 감소한 경우에, 상기 구동 전압을 감소시키는 시험 장치.
  4. 제3항에 있어서,
    상기 전압 제어부는, 상기 전원 전압과 상기 구동 전압과의 차분이 실질적으로 일정하게 되도록, 상기 구동 전압을 제어하는 시험 장치.
  5. 제1항에 있어서,
    상기 전압 제어부는, 상기 파워 디바이스가 출력하는 전원 전류를 검출하고, 상기 전원 전류가 감소한 경우에 상기 구동 전압을 증가시키고, 상기 전원 전류가 증가한 경우에 상기 구동 전압을 감소시키는 시험 장치.
  6. 제5항에 있어서,
    상기 전압 제어부는, 상기 파워 디바이스가 출력하는 전원 전압을 추가로 검출하고, 상기 구동 전압으로부터 상기 전원 전압을 뺀 값이, 미리 정해진 값보다 작아지지 않도록, 상기 구동 전압을 제어하는 시험 장치.
  7. 제1항에 있어서,
    상기 파워 디바이스는, 상기 입력 전압과 실질적으로 동일한 전원 전압을 출력하고,
    상기 전압 제어부는, 상기 입력 전압을 검출하고, 상기 전원 전압과 상기 입 력 전압과의 차분이 실질적으로 일정하게 되도록, 상기 구동 전압을 제어하는 시험 장치.
  8. 제4항에 있어서,
    상기 전압 제어부는,
    제어해야 할 상기 전원 전압과 상기 구동 전압과의 상기 차분이 미리 주어지고, 검출한 상기 전원 전압에 상기 차분을 가산하는 오프셋 회로와,
    미리 정해진 기준 전압과, 상기 오프셋 회로가 출력하는 상기 전원 전압과의 차분을 기초로, 상기 구동 전압을 제어하는 드라이버를 포함하는 시험 장치.
  9. 제8항에 있어서,
    상기 전압 제어부는, 검출한 상기 전원 전압을, 소정의 전압 범위로 클램프하는 포화 방지 회로를 더 포함하는 시험 장치.
  10. 정전압을 출력하는 전원 회로에 있어서,
    출력해야 할 전압에 따른 입력 전압을 생성하는 전압원과,
    상기 전압원이 생성한 상기 입력 전압을 기초로, 외부에 전원 전력을 공급하는 파워 디바이스와,
    상기 파워 디바이스의 구동 전력을 공급하는 전원과,
    상기 파워 디바이스가 출력하는 상기 전원 전력을 기초로, 상기 전원이 상기 파워 디바이스에 인가하는 구동 전압을 제어하는 전압 제어부를 포함하되,
    상기 파워 디바이스는,
    상기 입력 전압에 따른 전압을, 전자 디바이스에 인가하는 증폭 회로와,
    상기 입력 전압에 따라 상기 전자 디바이스에 소스 전류를 공급하는 소스측 회로와,
    상기 입력 전압에 따라 상기 전자 디바이스로부터 싱크 전류를 인입하는 싱크측 회로를 포함하고,
    상기 전압 제어부는,
    상기 전원이 상기 소스측 회로에 인가하는 소스측 구동 전압을, 상기 파워 디바이스가 출력하는 상기 전원 전력을 기초로 제어하는 정전압 제어부와,
    상기 전원이 상기 싱크측 회로에 인가하는 싱크측 구동 전압을, 상기 파워 디바이스가 출력하는 상기 전원 전력을 기초로 제어하는 부전압 제어부를 포함하는
    전원 회로.
KR1020077011732A 2004-11-30 2005-11-29 시험 장치, 및 전원 회로 KR101165119B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00347659 2004-11-30
JP2004347659A JP4599146B2 (ja) 2004-11-30 2004-11-30 試験装置、及び電源回路
PCT/JP2005/021839 WO2006059585A1 (ja) 2004-11-30 2005-11-29 試験装置、及び電源回路

Publications (2)

Publication Number Publication Date
KR20070084522A KR20070084522A (ko) 2007-08-24
KR101165119B1 true KR101165119B1 (ko) 2012-07-12

Family

ID=36565019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077011732A KR101165119B1 (ko) 2004-11-30 2005-11-29 시험 장치, 및 전원 회로

Country Status (7)

Country Link
US (1) US7236905B2 (ko)
EP (1) EP1821171B1 (ko)
JP (1) JP4599146B2 (ko)
KR (1) KR101165119B1 (ko)
CN (1) CN100559320C (ko)
TW (1) TWI379090B (ko)
WO (1) WO2006059585A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345467B2 (en) * 2006-06-27 2008-03-18 Advantest Corporation Voltage generating apparatus, current generating apparatus, and test apparatus
JP4328791B2 (ja) * 2006-09-20 2009-09-09 エルピーダメモリ株式会社 被測定素子の特性測定方法及び半導体装置の特性管理システム
US7675310B2 (en) * 2006-10-23 2010-03-09 Planet Ate, Inc. Device under test power supply
KR100833764B1 (ko) * 2007-01-22 2008-05-29 삼성에스디아이 주식회사 직류-직류 컨버터를 갖는 유기 전계 발광 표시 장치
JP2008287549A (ja) * 2007-05-18 2008-11-27 Advantest Corp 電圧生成装置およびそれを用いた直流試験装置
US7999530B2 (en) * 2008-03-21 2011-08-16 Intersil Americas Inc. Device under test power supply
US7847578B2 (en) 2008-03-30 2010-12-07 Advantest Corporation Power supply circuit and test apparatus
JP5314686B2 (ja) * 2008-06-26 2013-10-16 株式会社アドバンテスト 試験装置およびドライバ回路
JP5331589B2 (ja) * 2009-06-19 2013-10-30 株式会社アドバンテスト 増幅装置、電源装置、および試験装置
JP5559724B2 (ja) * 2011-02-24 2014-07-23 株式会社アドバンテスト 試験装置用の電源装置およびそれを用いた試験装置
JP2013181831A (ja) 2012-03-01 2013-09-12 Advantest Corp 試験装置
US9442167B1 (en) * 2012-03-16 2016-09-13 Integrated Device Technology, Inc. Method and apparatus for using tester channel as device power supply
CN103217639B (zh) * 2013-03-25 2015-07-15 四川长虹电器股份有限公司 一种等离子显示器行驱动芯片测试装置及测试方法
JP6468758B2 (ja) * 2014-08-27 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置
US9933480B2 (en) * 2014-09-19 2018-04-03 Elevate Semiconductor, Inc. Parametric pin measurement unit high voltage extension
CN104950249A (zh) * 2015-07-03 2015-09-30 江苏容天机电科技有限公司 一种高压中频电源低压电路假负载测试装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020175662A1 (en) * 2001-05-24 2002-11-28 International Business Machines Corporation Power supply and reference voltage circuit for TFT LCD source driver

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0665912A (ja) 1992-08-20 1994-03-08 Nissan Chem Ind Ltd 土質材料
JP2595205Y2 (ja) * 1993-02-22 1999-05-24 株式会社アドバンテスト 半導体測定装置用プログラマブル電源ユニット
JP2000074986A (ja) 1998-08-31 2000-03-14 Ando Electric Co Ltd デバイス試験装置
JP2002238249A (ja) * 2001-02-13 2002-08-23 Matsushita Electric Ind Co Ltd スイッチング電源装置
JP2002238429A (ja) 2001-02-16 2002-08-27 Miyamae:Kk 釣竿ホルダー
KR100588704B1 (ko) * 2001-06-06 2006-06-12 주식회사 아도반테스토 전원회로 및 시험장치
JP2003111396A (ja) * 2001-09-28 2003-04-11 Shindengen Electric Mfg Co Ltd スイッチング電源
WO2004104605A1 (ja) * 2003-05-21 2004-12-02 Advantest Corporation 電流測定装置及び試験装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020175662A1 (en) * 2001-05-24 2002-11-28 International Business Machines Corporation Power supply and reference voltage circuit for TFT LCD source driver

Also Published As

Publication number Publication date
TW200630627A (en) 2006-09-01
KR20070084522A (ko) 2007-08-24
JP4599146B2 (ja) 2010-12-15
EP1821171A1 (en) 2007-08-22
US7236905B2 (en) 2007-06-26
CN101057198A (zh) 2007-10-17
CN100559320C (zh) 2009-11-11
EP1821171A4 (en) 2010-08-04
WO2006059585A1 (ja) 2006-06-08
US20060116843A1 (en) 2006-06-01
JP2006155419A (ja) 2006-06-15
EP1821171B1 (en) 2012-03-21
TWI379090B (en) 2012-12-11

Similar Documents

Publication Publication Date Title
KR101165119B1 (ko) 시험 장치, 및 전원 회로
US8248045B2 (en) Charge pump circuit with current detecting and method thereof
US7294994B2 (en) Power supply
US10756687B2 (en) Switching controllers and methods for loads
US7521937B2 (en) Measurement circuit and test apparatus
JP5291636B2 (ja) 電源回路および試験装置
EP1596267A1 (en) Voltage regulator feedback protection method and apparatus
CN112492722B (zh) Led驱动电路及其控制电路
US8476877B2 (en) Fuel cell system and power management method thereof
US8547265B2 (en) Power supply apparatus for test apparatus
US7239046B2 (en) Electric power supply unit and electric power supply controlling method
US7847578B2 (en) Power supply circuit and test apparatus
US7459897B2 (en) Terminator circuit, test apparatus, test head, and communication device
US7397262B2 (en) Burn-in system power stage
US20080290257A1 (en) Automatic Gain Control in Photodetectors
CN112437518A (zh) Led驱动电路及其控制电路
CN117666676A (zh) 电压产生装置
SU1534449A1 (ru) Стабилизирующий источник напр жени посто нного тока
CN116325464A (zh) 电源装置、电源单元、试验装置
KR20020072976A (ko) 전기자동차 및 하이브리드 전기자동차 보조전원장치의전류제한 방법 및 장치
CN117459033A (zh) 滞回比较电路、电压检测装置及过压欠压检测装置
CA2271112A1 (en) A method and an arrangement for adapting, from a dc point of view, a first circuit to at least one second circuit
GB2236414A (en) Controlled electronic load circuit
KR19990015126A (ko) 페데스털 레벨 제어에 의한 셀프 래스팅 회로 및 방법
JP2000022509A (ja) スレッショルドレベル信号出力回路および同回路を使用した信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 8