JP5331589B2

JP5331589B2 - 増幅装置、電源装置、および試験装置

Info

Publication number: JP5331589B2
Application number: JP2009146387A
Authority: JP
Inventors: 賢二小原
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2009-06-19
Filing date: 2009-06-19
Publication date: 2013-10-30
Anticipated expiration: 2029-06-19
Also published as: JP2011003061A

Description

本発明は、増幅装置、電源装置、電源回路および試験装置に関する。

試験装置は、被試験デバイスに電源電圧を供給する電源部を備える。電源部は、被試験デバイスに電源電圧を供給する電力増幅器と、当該電力増幅器に対して駆動電圧を供給する電源回路とを備える。特許文献１には、電力増幅器に供給する駆動電圧を、電力増幅器の出力電圧に追従して変動させる電圧制御部を備える試験装置が記載されている。この試験装置によれば、電力増幅器での不要な電力消費を抑制することができる。

特開２００６−１５５４１９号公報

ところで、試験装置は、試験のスループットを上げることを目的として、被試験デバイスへの電源印加時における電力増幅器の出力電圧のスルーレートを高くしなければならない。上記の試験装置においては、電力増幅器の出力電圧のスルーレートを高くするには、電力増幅器に供給する駆動電圧を高速に変動させなければならない。

しかし、電源装置は、駆動電圧を高速に変動すると、スイッチングノイズが大きくなってしまう。この結果、試験装置は、電力増幅器の出力電圧にノイズが含まれて、精度良く試験をすることが困難となってしまう。

上記課題を解決するために、本発明の第１の態様においては、与えられた入力電圧に応じた出力電圧を出力する電力増幅器と、前記電力増幅器に駆動電圧を与える電源部と、前記駆動電圧を、予め定められた電圧と前記出力電圧とを加算した電圧から、前記電源部から前記電力増幅器へと流れる駆動電流の２乗に比例する調整電圧を減じた電圧に制御して、前記駆動電圧を前記出力電圧に近づける制御部と、を備える増幅装置を提供する。
また、本発明の第２の態様においては、与えられた入力電圧に応じた出力電圧を出力する電力増幅器と、前記電力増幅器に駆動電圧を与える電源部と、前記駆動電圧を、予め定められた電圧と前記出力電圧とを加算した電圧から、前記電源部から前記電力増幅器へと流れる駆動電流の指数関数で表される調整電圧を減じた電圧に制御して、前記駆動電圧を前記出力電圧に近づける制御部と、を備える増幅装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る試験装置１０の構成を被試験デバイス３００とともに示す。本実施形態に係る電源装置２０の構成を示す。本実施形態に係る電力増幅器４６および制御部５０の構成の一例を示す。本実施形態に係る電源部４８から増幅装置４０へと流れる駆動電流、および、電源部４８から出力される駆動電圧の一例を示す。本実施形態に係る電圧変換部８４の構成の一例を示す。トランジスタの電力定格の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を被試験デバイス３００とともに示す。試験装置１０は、半導体装置等の被試験デバイス３００を試験する。

電源装置２０は、被試験デバイス３００に、被試験デバイス３００を動作させるための電源電圧を供給する。試験部２２は、被試験デバイス３００を試験する。より詳しくは、試験部２２は、被試験デバイス３００に試験信号を与え、試験信号に応じて被試験デバイス３００から出力された応答信号を取得する。そして、試験部２２は、取得した応答信号の値を期待値と比較して、被試験デバイス３００の良否を判定する。

図２は、本実施形態に係る電源装置２０の構成を示す。電源装置２０は、出力端子３０から負荷（本実施形態においては、被試験デバイス３００）に電源電圧を供給する。電源装置２０は、設定電圧発生部３６と、差動増幅器３８と、増幅装置４０と、出力抵抗４２と、出力電流制御部４４とを備える。

設定電圧発生部３６は、負荷に印加するべき設定電圧を発生する。設定電圧発生部３６は、一例として、デジタルデータが与えられ、与えられたデジタルデータに応じた設定電圧を発生するデジタルアナログコンバータであってよい。

差動増幅器３８は、設定電圧発生部３６から発生された設定電圧と、出力端子３０から負荷に印加された電源電圧と差に応じた電圧を出力する。差動増幅器３８は、出力する電圧を、入力電圧（Ｖ_ＩＮ）として増幅装置４０に与える。

出力抵抗４２は、増幅装置４０の出力端と出力端子３０との間に設けられる。出力電流制御部４４は、出力抵抗４２に流れる負荷電流を検出して、検出した負荷電流に応じて差動増幅器３８の動作を制御する。出力電流制御部４４は、一例として、負荷電流が予め定められた上限値を超えた場合には、差動増幅器３８から出力される電圧を停止する。これにより、出力電流制御部４４は、負荷に過電流を供給することを防止することができる。

増幅装置４０は、差動増幅器３８から与えられた入力電圧に応じた出力電圧（Ｖ_ＯＵＴ）を出力端子３０を介して負荷に供給する。これにより、増幅装置４０は、負荷に印加される電源電圧が設定電圧より小さい場合には負荷に対して電流を流出し、負荷に印加される電源電圧が設定電圧より大きい場合には負荷から電流を流入することができる。

増幅装置４０は、電力増幅器４６と、電源部４８と、制御部５０とを有する。電力増幅器４６は、与えられた入力電圧に応じた出力電圧を出力する。電力増幅器４６は、一例として、入力電圧と同電圧の出力電圧を出力する。

電源部４８は、電力増幅器４６に、当該電力増幅器４６を動作させるための駆動電圧（Ｖ）を与える。電源部４８は、一例として、スイッチング電源であってよい。また、電源部４８は、出力する駆動電圧の大きさが外部から制御される。

制御部５０は、電源部４８から出力される駆動電圧の大きさを、電源部４８から電力増幅器４６へと流れる駆動電流の大きさに応じて制御する。より詳しくは、制御部５０は、電源部４８から電力増幅器４６へと流れる駆動電流がより大きい場合に、電源部４８から出力される駆動電圧をより小さくして出力電圧に近づけるように制御する。さらに、制御部５０は、電源部４８から電力増幅器４６へと流れる駆動電流がより小さい場合に、電源部４８から出力される駆動電圧をより大きくする。

制御部５０は、一例として、電力増幅器４６の出力電圧と電力増幅器４６のヘッドルーム電圧とを加算した電圧以上、予め定められた電圧（例えば電源部４８により出力可能な最大電圧）以下の範囲において、駆動電流が大きい場合には駆動電圧を小さくし、駆動電流が小さい場合には駆動電圧を大きくするように制御する。

図３は、本実施形態に係る電力増幅器４６および制御部５０の構成の一例を示す。電力増幅器４６は、入力端６０に入力電圧（Ｖ_ＩＮ）が与えられ、出力端７０から入力電圧に応じた出力電圧（Ｖ_ＯＵＴ）を出力する。電力増幅器４６は、一例として、ソース側ゲート電圧発生部６２と、シンク側ゲート電圧発生部６４と、ソース側ＦＥＴ６６と、シンク側ＦＥＴ６８と、ソース側抵抗７２と、シンク側抵抗７４とを含む。

ソース側ゲート電圧発生部６２は、入力端６０に与えられた入力電圧を所定のバイアス電圧分正側にシフトして、ソース側ＦＥＴ６６のゲートに与える。シンク側ゲート電圧発生部６４は、入力端６０に与えられた入力電圧を所定のバイアス電圧分負側にシフトして、シンク側ＦＥＴ６８のゲートに与える。

ソース側ＦＥＴ６６は、ドレインに電源部４８から出力された駆動電圧が与えられる。ソース側ＦＥＴ６６は、ソースがソース側抵抗７２を介して出力端７０に接続される。

シンク側ＦＥＴ６８は、ドレインに基準電位が与えられる。シンク側ＦＥＴ６８は、ソースがシンク側抵抗７４を介して出力端７０に接続される。

このような電力増幅器４６において、ソース側ＦＥＴ６６は、入力電圧が出力電圧より大きい場合、入力電圧と出力電圧との電位差に応じた電流をドレイン−ソース間に流す。これにより、電力増幅器４６は、入力電圧が出力電圧より大きい場合、入力電圧と出力電圧との電位差に応じた電流を、外部へと流し出すことができる。

また、このような電力増幅器４６において、シンク側ＦＥＴ６８は、入力電圧が出力電圧より小さい場合、出力電圧と入力電圧との電位差に応じた電流をドレイン−ソース間に流す。これにより、電力増幅器４６は、入力電圧が出力電圧より小さい場合、出力電圧と入力電圧との電位差に応じた電流を、外部から基準電位へと流入することができる。

制御部５０は、電流検出部８２と、電圧変換部８４と、オフセット発生部８６と、加算部８８と、クランプ部９０と、増幅部９２とを含む。電流検出部８２は、電源部４８から電力増幅器４６へと流れる駆動電流を検出する。具体的には、電流検出部８２は、一例として、駆動電流に応じた検出電圧を検出する。

電圧変換部８４は、電流検出部８２により検出された駆動電流に応じた調整電圧を出力する。電圧変換部８４は、一例として、駆動電流の２乗に比例する調整電圧を出力する。また、電圧変換部８４は、一例として、駆動電流の指数関数で表される調整電圧を出力してもよい。

オフセット発生部８６は、予め定められたオフセット電圧を発生する。オフセット発生部８６は、一例として、電源部４８により供給可能な最大電圧とソース側ＦＥＴ６６の最小のヘッドルーム電圧とを加算したオフセット電圧を発生する。

加算部８８は、予め定められたオフセット電圧と電力増幅器４６の出力電圧とを加算した電圧から、電圧変換部８４から出力された調整電圧を減じた制御電圧を出力する。なお、電力増幅器４６の出力電圧は、一例として、ソース側ＦＥＴ６６のソースの電位であってよい。

例えば、電源部４８により供給可能な最大電圧をＶｍａｘ、ソース側ＦＥＴ６６の最小のヘッドルーム電圧をＶｈ、ソース側ＦＥＴ６６のソースの電位をＶ´駆動電流をＩ、所定の係数をαとした場合、加算部８８は、一例として、下記の式（１）で表される制御電圧（Ｖｃｏｎｔ）を出力する。

Ｖｃｏｎｔ＝Ｖｍａｘ＋Ｖｈ＋Ｖ´−（Ｉ^２×α） …（１）

即ち、加算部８８は、電源部４８により供給可能な最大電圧（Ｖｍａｘ）とソース側ＦＥＴ６６の最小のヘッドルーム電圧（Ｖｈ）とソース側ＦＥＴ６６のソースの電位（Ｖ´）とを加算した電圧から、駆動電流の２乗に所定の係数を乗じた電圧（Ｉ^２×α）を減じた制御電圧（Ｖｃｏｎｔ）を出力する。

クランプ部９０は、加算部８８から出力された制御電圧を、予め定められた最大電圧に制限して出力する。即ち、クランプ部９０は、加算部８８から出力された制御電圧が予め定められた最大電圧より小さい場合には、当該制御電圧を出力し、加算部８８から出力された制御電圧が予め定められた最大電圧以上の場合には、当該最大電圧を制御電圧として出力する。

これにより、制御部５０は、駆動電圧を、予め定められた最大電圧に制限することができる。なお、予め定められた最大電圧は、一例として、電源部４８により供給可能な最大電圧（Ｖｍａｘ）であってよい。

増幅部９２は、クランプ部９０から出力された制御電圧を電源部４８に供給する。これにより、制御部５０は、電源部４８から出力される駆動電圧を、制御電圧に設定することができる。

図４は、本実施形態に係る電源部４８から増幅装置４０へと流れる駆動電流（Ｉ）、および、電源部４８から出力される駆動電圧（Ｖ）の一例を示す。また、図４において、点線は、図３の加算部８８から出力された制御電圧（Ｖｃｏｎｔ）、即ち、予め定められた最大電圧（Ｖｍａｘ）に制限される前の制御電圧（Ｖｃｏｎｔ）を示す。

試験開始前においては、被試験デバイス３００に対して電源が投入されておらず、駆動電流（Ｉ）は流れずに０となっている。駆動電流（Ｉ）が０の場合（期間Ｔ１）、加算部８８から出力された制御電圧（Ｖｃｏｎｔ）の値は、（Ｖｍａｘ＋Ｖｈ＋Ｖ´）となる。この結果、電源部４８から出力される駆動電圧（Ｖ）は、ソース側ＦＥＴ６６のソース電圧（Ｖ´）に変動がなければ、最大電圧（Ｖｍａｘ）で一定となる。

続いて、試験装置１０内の電源装置２０は、試験開始時に被試験デバイス３００に電源を投入する。被試験デバイス３００に電源が投入されると、駆動電流（Ｉ）が０から増加する。駆動電流（Ｉ）が０から増加した場合（期間Ｔ２）、制御電圧（Ｖｃｏｎｔ）は、（Ｖｍａｘ＋Ｖｈ＋Ｖ´）から、調整電圧（Ｉ^２×α）に応じて減少する。この結果、制御電圧（Ｖｃｏｎｔ）が最大電圧（Ｖｍａｘ）を下回るまででは、電源部４８から出力される駆動電圧（Ｖ）は、最大電圧（Ｖｍａｘ）で一定となり、制御電圧（Ｖｃｏｎｔ）が最大電圧（Ｖｍａｘ）を下回った後には、制御電圧（Ｖｃｏｎｔ）となる。

そして、電源部４８から出力される駆動電圧（Ｖ）は、制御電圧（Ｖｃｏｎｔ）が（Ｖｈ＋Ｖ´）以下となった場合には、（Ｖｈ＋Ｖ´）で一定となる。これにより、制御部５０は、少なくとも、電力増幅器４６の出力電圧と最小ヘッドルーム電圧とを加算した電圧以上の駆動電圧（Ｖ）を出力させることができる。

続いて、電源装置２０は、試験終了後に、被試験デバイス３００に投入した電源を落とす。電源が落とされると、駆動電流が０に向かい減少する。駆動電流（Ｉ）が減少した場合（期間Ｔ３）、制御電圧（Ｖｃｏｎｔ）は、調整電圧（Ｉ^２×α）に応じて増加する。この結果、制御電圧（Ｖｃｏｎｔ）が最大電圧（Ｖｍａｘ）以上となるまでは、電源部４８から出力される駆動電圧（Ｖ）は、制御電圧（Ｖｃｏｎｔ）に応じた値となり、制御電圧（Ｖｃｏｎｔ）が最大電圧（Ｖｍａｘ）以上となった後には、最大電圧（Ｖｍａｘ）で一定となる。

このように、制御部５０は、駆動電流（Ｉ）が増加した場合に、駆動電圧（Ｖ）を減少させて出力電圧に近づけるように制御することができる。さらに、制御部５０は、駆動電流（Ｉ）が減少した場合、駆動電圧（Ｖ）を増加されて、予め定められた電圧（例えば、電源部４８により供給可能な最大電圧）に近づけるように制御することができる。

これにより、電源装置２０は、電力増幅器４６に供給される駆動電流（Ｉ）が大きい場合には、電力増幅器４６に供給される駆動電圧（Ｖ）を小さくするので、電力増幅器４６の電力損失を小さくすることができる。また、電源装置２０は、電力増幅器４６に供給される駆動電流（Ｉ）が小さい場合には、電力増幅器４６に供給される駆動電圧（Ｖ）を大きくする。

従って、電源装置２０は、電力増幅器４６の出力電圧が高いスルーレートで変化する場合であっても、電力増幅器４６の駆動電圧を変動させなくてよい。これにより、増幅装置４０は、電力増幅器４６の出力電圧を高速に変化させた場合であっても、駆動電圧の変動に伴い発生されるノイズを小さくして精度良く試験をすることができる。

また、増幅装置４０は、電力増幅器４６に供給される駆動電流が小さい場合には、電力増幅器４６に供給される駆動電圧を大きくする。従って、増幅装置４０は、電力増幅器４６の出力電圧が高いスルーレートで変化する場合であっても、電力増幅器４６の駆動電圧を変動させなくてよい。これにより、増幅装置４０は、電力増幅器４６の出力電圧を高速に変化させた場合であっても、駆動電圧の変動に伴い発生されるノイズを小さくして精度良く試験をすることができる。

図５は、本実施形態に係る電圧変換部８４の構成の一例を示す。電圧変換部８４は、一例として、入力端１０２と、抵抗１０４と、ダイオード１０６と、演算増幅回路１０８とを含む。入力端１０２は、電流検出部８２から駆動電流に応じた検出電圧を受け取る。

抵抗１０４は、一端が入力端１０２に接続される。ダイオード１０６は、アノードが抵抗１０４の入力端１０２が接続されていない側の一端に接続され、カソードがグランドに接続される。演算増幅回路１０８は、ダイオード１０６の順方向電圧を所定の倍率で増幅して、調整電圧として出力する。

このような電圧変換部８４は、駆動電流に応じた検出電圧をダイオード１０６の順方向に印加し、ダイオード１０６に流れる電流に応じた調整電圧を出力することができる。ここで、ダイオードの順方向電流に対する順方向電圧は、指数関数で表わされる。従って、このような電圧変換部８４は、駆動電流の指数関数で表される調整電圧を出力することができる。

図６は、トランジスタの電力定格の一例を示す。トランジスタは、所定の最大電力Ｐｃ以下の範囲で使用することが仕様において定められる。具体的には、駆動電流（例えばコレクタ電流またはドレイン電流）とヘッドルーム電圧とを乗じた値が、最大電力Ｐｃ以下となるように使用しなければならない。

ここで、制御部５０は、駆動電流が大きい場合には駆動電圧を小さくし、駆動電流が小さい場合には駆動電圧を大きくするように制御する。この場合において、制御部５０は、予め定められたオフセット電圧から、駆動電流の２乗に応じた調整電圧を減算した値に基づき、駆動電圧を制御することが好ましい。これに代えて、制御部５０は、予め定められたオフセット値から、駆動電流の指数関数で表される調整電圧を減算した値に基づき、駆動電圧を制御してもよい。

これにより、制御部５０は、図６中の矢印のようにソース側ＦＥＴ６６のヘッドルーム電圧および駆動電流を電力定格の範囲内で使用し、且つ、駆動電圧の変動可能な範囲を大きくすることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０試験装置、２０電源装置、２２試験部、３０出力端子、３６設定電圧発生部、３８差動増幅器、４０増幅装置、４２出力抵抗、４４出力電流制御部、４６電力増幅器、４８電源部、５０制御部、６０入力端、７０出力端、６２ソース側ゲート電圧発生部、６４シンク側ゲート電圧発生部、６６ソース側ＦＥＴ、６８シンク側ＦＥＴ、７２ソース側抵抗、７４シンク側抵抗、８２電流検出部、８４電圧変換部、８６オフセット発生部、８８加算部、９０クランプ部、９２増幅部、１０２入力端、１０４抵抗、１０６ダイオード、１０８演算増幅回路、３００被試験デバイス

Claims

与えられた入力電圧に応じた出力電圧を出力する電力増幅器と、
前記電力増幅器に駆動電圧を与える電源部と、
前記駆動電圧を、予め定められた電圧と前記出力電圧とを加算した電圧から、前記電源部から前記電力増幅器へと流れる駆動電流の２乗に比例する調整電圧を減じた電圧に制御して、前記駆動電圧を前記出力電圧に近づける制御部と、
を備える増幅装置。
与えられた入力電圧に応じた出力電圧を出力する電力増幅器と、
前記電力増幅器に駆動電圧を与える電源部と、
前記駆動電圧を、予め定められた電圧と前記出力電圧とを加算した電圧から、前記電源部から前記電力増幅器へと流れる駆動電流の指数関数で表される調整電圧を減じた電圧に制御して、前記駆動電圧を前記出力電圧に近づける制御部と、
を備える増幅装置。
前記制御部は、
前記駆動電流に応じた検出電圧を出力する電流検出部と、
前記検出電圧をダイオードの順方向に印加し、前記ダイオードに流れる電流に応じた前記調整電圧を出力する電圧変換部と、
を有する請求項２に記載の増幅装置。
前記制御部は、前記駆動電圧を、予め定められた最大電圧に制限する
請求項１から３の何れか１項に記載の増幅装置。
負荷に電源電圧を供給する電源装置であって、
設定電圧を発生する設定電圧発生部と、
設定電圧と負荷に印加された電源電圧との差に応じた電圧を出力する差動増幅器と、
前記差動増幅器から出力された電圧に応じた電圧を前記負荷に供給する請求項１から４の何れか１項に記載の増幅装置と、
を備える電源装置。
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに電源電圧を供給する請求項５に記載の電源装置と、
前記被試験デバイスを試験する試験部と、
を備える試験装置。