JP2006222770A5 - - Google Patents

Claims (11)

1. 与えられる入力電圧に応じた出力電圧を出力する電力増幅回路であって、
   直列に接続され、接続点における電圧を前記出力電圧として出力する正側出力抵抗及び負側出力抵抗と、
   ソース端子が前記正側出力抵抗に接続され、ゲート端子に与えられる電圧に応じた電流を前記正側出力抵抗に流す正側トランジスタと、
   ソース端子が前記負側出力抵抗に接続され、ゲート端子に与えられる電圧に応じた電流を前記負側出力抵抗に流す負側トランジスタと、
   前記入力電圧に応じた正側バイアス電圧を生成する正側バイアス生成部と、
   前記入力電圧に応じた負側バイアス電圧を生成する負側バイアス生成部と、
   前記正側バイアス電圧と、前記正側トランジスタのソース電圧とが略同一となるように、前記正側トランジスタの前記ゲート端子に印加する電圧を制御する正側制御部と、
   前記負側バイアス電圧と、前記負側トランジスタのソース電圧とが略同一となるように、前記負側トランジスタの前記ゲート端子に印加する電圧を制御する負側制御部と
   を備える電力増幅回路。
2. 前記正側バイアス生成部は、前記入力電圧に所定の電圧を加えて前記正側バイアス電圧を生成し、
   前記負側バイアス生成部は、前記入力電圧から前記所定の電圧を減じて前記負側バイアス電圧を生成する
   請求項１に記載の電力増幅回路。
3. 前記正側制御部は、非反転入力端子に前記正側バイアス電圧を受け取り、反転入力端子に前記正側トランジスタの前記ソース電圧を受け取る増幅器を有し、
   前記負側制御部は、非反転入力端子に前記負側バイアス電圧を受け取り、反転入力端子に前記負側トランジスタの前記ソース電圧を受け取る増幅器を有する
   請求項１に記載の電力増幅回路。
4. 前記正側バイアス生成部は、
   前記入力電圧に所定の電圧を加える昇圧部と、
   前記昇圧部の出力端と、前記正側出力抵抗及び前記負側出力抵抗間の前記接続点との間に直列に設けられ、前記昇圧部が出力する電圧を分圧した電圧を、前記正側バイアス電圧として前記正側制御部に供給する２つの正側分圧抵抗と
   を有し、
   前記負側バイアス生成部は、
   前記入力電圧から前記所定の電圧を減じる降圧部と、
   前記降圧部の出力端と、前記正側出力抵抗及び前記負側出力抵抗間の前記接続点との間に直列に設けられ、前記降圧部が出力する電圧を分圧した電圧を、前記負側バイアス電圧として前記負側制御部に供給する２つの負側分圧抵抗と
   を有する請求項２に記載の電力増幅回路。
5. 前記正側出力抵抗の抵抗値は、前記２つの正側分圧抵抗のそれぞれの抵抗値より小さく、
   前記負側出力抵抗の抵抗値は、前記２つの負側分圧抵抗のそれぞれの抵抗値より小さい
   請求項４に記載の電力増幅回路。
6. 前記２つの正側分圧抵抗の抵抗比、及び前記２つの負側分圧抵抗の抵抗比を制御することにより、前記電力増幅回路の出力インピーダンスを制御する抵抗制御部を更に備える
   請求項４に記載の電力増幅回路。
7. 前記正側バイアス生成部は、
   前記入力電圧に所定の電圧を加える昇圧部と、
   コレクタ端子が第１の正側分圧抵抗を介して所定の正電位に接続され、エミッタ端子が第２の正側分圧抵抗を介して前記接続点に接続され、ゲート端子に前記昇圧部が出力する電圧を受け取り、コレクタ電圧を前記正側バイアス電圧として前記正側制御部に供給する正側バイアストランジスタと
   を有し、
   前記負側バイアス生成部は、
   前記入力電圧から前記所定の電圧を減じる降圧部と、
   コレクタ端子が第１の負側分圧抵抗を介して所定の負電位に接続され、エミッタ端子が第２の負側分圧抵抗を介して前記接続点に接続され、ゲート端子に前記降圧部が出力する電圧を受け取り、コレクタ電圧を前記負側バイアス電圧として前記負側制御部に供給する負側バイアストランジスタと
   を有する
   請求項１に記載の電力増幅回路。
8. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスに印加するべき入力電圧が与えられ、前記入力電圧に基づいて、前記被試験デバイスに電源電力を供給する電力増幅回路と、
   前記電源電力が供給された前記被試験デバイスの動作を検出し、前記被試験デバイスの良否を判定する判定部と
   を備え、
   前記電力増幅回路は、
   直列に接続され、接続点における電圧を電源電圧として前記被試験デバイスに出力する正側出力抵抗及び負側出力抵抗と、
   ソース端子が前記正側出力抵抗に接続され、ゲート端子に与えられる電圧に応じた電流を前記正側出力抵抗に流す正側トランジスタと、
   ソース端子が前記負側出力抵抗に接続され、ゲート端子に与えられる電圧に応じた電流を前記負側出力抵抗に流す負側トランジスタと、
   前記入力電圧に応じた正側バイアス電圧を生成する正側バイアス生成部と、
   前記入力電圧に応じた負側バイアス電圧を生成する負側バイアス生成部と、
   前記正側バイアス電圧と、前記正側トランジスタのソース電圧とが略同一となるように、前記正側トランジスタの前記ゲート端子に印加する電圧を制御する正側制御部と、
   前記負側バイアス電圧と、前記負側トランジスタのソース電圧とが略同一となるように、前記負側トランジスタの前記ゲート端子に印加する電圧を制御する負側制御部と
   を有する試験装置。
9. 前記試験装置は、複数の前記被試験デバイスを並行して試験し、前記電力増幅回路を、前記被試験デバイス毎に備える
   請求項８に記載の試験装置。
10. 与えられる入力電圧に応じた出力電圧を出力する電力増幅回路であって、
    ゲート端子に与えられる電圧に応じた電流を流す正側トランジスタと、
    ドレイン端子が前記正側トランジスタのドレイン端子に接続され、ゲート端子に与えられる電圧に応じた電流を流す負側トランジスタと、
    前記正側トランジスタのソース端子と、所定の正電位との間に設けられた正側出力抵抗と、
    前記負側トランジスタのソース端子と、所定の負電位との間に設けられた負側出力抵抗と、
    前記入力電圧に応じた正側バイアス電圧を生成する正側バイアス生成部と、
    前記入力電圧に応じた負側バイアス電圧を生成する負側バイアス生成部と、
    前記正側バイアス電圧と、前記正側トランジスタのソース電圧とが略同一となるように、前記正側トランジスタの前記ゲート端子に印加する電圧を制御する正側制御部と、
    前記負側バイアス電圧と、前記負側トランジスタのソース電圧とが略同一となるように、前記負側トランジスタの前記ゲート端子に印加する電圧を制御する負側制御部と
    を備え、
    前記正側トランジスタのドレイン端子と、前記負側トランジスタのドレイン端子との接続点における電圧を前記出力電圧として出力する電力増幅回路。
11. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに印加するべき入力電圧が与えられ、前記入力電圧に基づいて、前記被試験デバイスに電源電力を供給する電力増幅回路と、
    前記電源電力が供給された前記被試験デバイスの動作を検出し、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記電力増幅回路は、
    ゲート端子に与えられる電圧に応じた電流を流す正側トランジスタと、
    ドレイン端子が前記正側トランジスタのドレイン端子に接続され、ゲート端子に与えられる電圧に応じた電流を流す負側トランジスタと、
    前記正側トランジスタのソース端子と、所定の正電位との間に設けられた正側出力抵抗と、
    前記負側トランジスタのソース端子と、所定の負電位との間に設けられた負側出力抵抗と、
    前記入力電圧に応じた正側バイアス電圧を生成する正側バイアス生成部と、
    前記入力電圧に応じた負側バイアス電圧を生成する負側バイアス生成部と、
    前記正側バイアス電圧と、前記正側トランジスタのソース電圧とが略同一となるように、前記正側トランジスタの前記ゲート端子に印加する電圧を制御する正側制御部と、
    前記負側バイアス電圧と、前記負側トランジスタのソース電圧とが略同一となるように、前記負側トランジスタの前記ゲート端子に印加する電圧を制御する負側制御部と
    を有し、
    前記正側トランジスタのドレイン端子と、前記負側トランジスタのドレイン端子との接続点における電圧を電源電圧として前記被試験デバイスに出力する試験装置。