JP4170996B2 - 電力増幅回路、及び試験装置 - Google Patents
電力増幅回路、及び試験装置 Download PDFInfo
- Publication number
- JP4170996B2 JP4170996B2 JP2005034686A JP2005034686A JP4170996B2 JP 4170996 B2 JP4170996 B2 JP 4170996B2 JP 2005034686 A JP2005034686 A JP 2005034686A JP 2005034686 A JP2005034686 A JP 2005034686A JP 4170996 B2 JP4170996 B2 JP 4170996B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- positive
- negative
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 80
- 230000003321 amplification Effects 0.000 title claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 6
- 239000013641 positive control Substances 0.000 claims description 10
- 239000013642 negative control Substances 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/301—CMOS common drain output SEPP amplifiers
- H03F3/3016—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage
- H03F3/3018—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
ス毎に備えてよい。本発明の第3の形態においては、与えられる入力電圧に応じた出力電圧を出力する電力増幅回路であって、ゲート端子に与えられる電圧に応じた電流を流す正側トランジスタと、ドレイン端子が正側トランジスタのドレイン端子に接続され、ゲート端子に与えられる電圧に応じた電流を流す負側トランジスタと、正側トランジスタのソース端子と、所定の正電位との間に設けられた正側出力抵抗と、負側トランジスタのソース端子と、所定の負電位との間に設けられた負側出力抵抗と、入力電圧に応じた正側バイアス電圧を生成する正側バイアス生成部と、入力電圧に応じた負側バイアス電圧を生成する負側バイアス生成部と、正側バイアス電圧と、正側トランジスタのソース電圧とが略同一となるように、正側トランジスタのゲート端子に印加する電圧を制御する正側制御部と、負側バイアス電圧と、負側トランジスタのソース電圧とが略同一となるように、負側トランジスタのゲート端子に印加する電圧を制御する負側制御部とを備え、正側トランジスタのドレイン端子と、負側トランジスタのドレイン端子との接続点における電圧を出力電圧として出力する電力増幅回路を提供する。本発明の第4の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに印加するべき入力電圧が与えられ、入力電圧に基づいて、被試験デバイスに電源電力を供給する電力増幅回路と、電源電力が供給された被試験デバイスの動作を検出し、被試験デバイスの良否を判定する判定部とを備え、電力増幅回路は、ゲート端子に与えられる電圧に応じた電流を流す正側トランジスタと、ドレイン端子が正側トランジスタのドレイン端子に接続され、ゲート端子に与えられる電圧に応じた電流を流す負側トランジスタと、正側トランジスタのソース端子と、所定の正電位との間に設けられた正側出力抵抗と、負側トランジスタのソース端子と、所定の負電位との間に設けられた負側出力抵抗と、入力電圧に応じた正側バイアス電圧を生成する正側バイアス生成部と、入力電圧に応じた負側バイアス電圧を生成する負側バイアス生成部と、正側バイアス電圧と、正側トランジスタのソース電圧とが略同一となるように、正側トランジスタのゲート端子に印加する電圧を制御する正側制御部と、負側バイアス電圧と、負側トランジスタのソース電圧とが略同一となるように、負側トランジスタのゲート端子に印加する電圧を制御する負側制御部とを有し、正側トランジスタのドレイン端子と、負側トランジスタのドレイン端子との接続点における電圧を電源電圧として被試験デバイスに出力する試験装置を提供する。
Id=(VB_p−VB_n)/(Ro_p+Ro_n) ・・・式(1)
Id=((VB_p−Vbe_p)×Rc2_p/(Rc1_p+Rc2_p)
−(VB_n−Vbe_n)×Rc2_n/(Rc1_n+Rc2_n))
/(Ro_p+Ro_n) ・・・式(2)
Zo=Ro_p×(Rc1_p+Rc2_p)/Rc2_p
=Ro_n×(Rc1_n+Rc2_n)/Rc2_n
・・・式(3)
Claims (8)
- 与えられる入力電圧に応じた出力電圧を出力する電力増幅回路であって、
直列に接続され、接続点における電圧を前記出力電圧として出力する正側出力抵抗及び負側出力抵抗と、
ソース端子が前記正側出力抵抗に接続され、ゲート端子に与えられる電圧に応じた電流を前記正側出力抵抗に流す正側トランジスタと、
ソース端子が前記負側出力抵抗に接続され、ゲート端子に与えられる電圧に応じた電流を前記負側出力抵抗に流す負側トランジスタと、
前記入力電圧に所定の電圧を加えて正側バイアス電圧を生成する正側バイアス生成部と、
前記入力電圧から前記所定の電圧を減じて負側バイアス電圧を生成する負側バイアス生成部と、
前記正側バイアス電圧と、前記正側トランジスタのソース電圧とが略同一となるように、前記正側トランジスタの前記ゲート端子に印加する電圧を制御する正側制御部と、
前記負側バイアス電圧と、前記負側トランジスタのソース電圧とが略同一となるように、前記負側トランジスタの前記ゲート端子に印加する電圧を制御する負側制御部と
を備え、
前記正側バイアス生成部は、
前記入力電圧に所定の電圧を加える昇圧部と、
前記昇圧部の出力端と、前記正側出力抵抗及び前記負側出力抵抗間の前記接続点との間に直列に設けられ、前記昇圧部が出力する電圧を分圧した電圧を、前記正側バイアス電圧として前記正側制御部に供給する2つの正側分圧抵抗と
を有し、
前記負側バイアス生成部は、
前記入力電圧から前記所定の電圧を減じる降圧部と、
前記降圧部の出力端と、前記正側出力抵抗及び前記負側出力抵抗間の前記接続点との間に直列に設けられ、前記降圧部が出力する電圧を分圧した電圧を、前記負側バイアス電圧として前記負側制御部に供給する2つの負側分圧抵抗と
を有し、
前記2つの正側分圧抵抗の抵抗比、及び前記2つの負側分圧抵抗の抵抗比を制御することにより、前記電力増幅回路の出力インピーダンスを制御する抵抗制御部を更に備える電力増幅回路。 - 前記正側制御部は、非反転入力端子に前記正側バイアス電圧を受け取り、反転入力端子に前記正側トランジスタの前記ソース電圧を受け取る増幅器を有し、
前記負側制御部は、非反転入力端子に前記負側バイアス電圧を受け取り、反転入力端子に前記負側トランジスタの前記ソース電圧を受け取る増幅器を有する
請求項1に記載の電力増幅回路。 - 前記正側出力抵抗の抵抗値は、前記2つの正側分圧抵抗のそれぞれの抵抗値より小さく、
前記負側出力抵抗の抵抗値は、前記2つの負側分圧抵抗のそれぞれの抵抗値より小さい
請求項1に記載の電力増幅回路。 - 前記正側バイアス生成部は、
前記入力電圧に所定の電圧を加える昇圧部と、
コレクタ端子が第1の正側分圧抵抗を介して所定の正電位に接続され、エミッタ端子が第2の正側分圧抵抗を介して前記接続点に接続され、ゲート端子に前記昇圧部が出力する電圧を受け取り、コレクタ電圧を前記正側バイアス電圧として前記正側制御部に供給する正側バイアストランジスタと
を有し、
前記負側バイアス生成部は、
前記入力電圧から前記所定の電圧を減じる降圧部と、
コレクタ端子が第1の負側分圧抵抗を介して所定の負電位に接続され、エミッタ端子が第2の負側分圧抵抗を介して前記接続点に接続され、ゲート端子に前記降圧部が出力する電圧を受け取り、コレクタ電圧を前記負側バイアス電圧として前記負側制御部に供給する負側バイアストランジスタと
を有する
請求項1に記載の電力増幅回路。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスに印加するべき入力電圧が与えられ、前記入力電圧に基づいて、前記被試験デバイスに電源電力を供給する電力増幅回路と、
前記電源電力が供給された前記被試験デバイスの動作を検出し、前記被試験デバイスの良否を判定する判定部と
を備え、
前記電力増幅回路は、
直列に接続され、接続点における電圧を電源電圧として前記被試験デバイスに出力する正側出力抵抗及び負側出力抵抗と、
ソース端子が前記正側出力抵抗に接続され、ゲート端子に与えられる電圧に応じた電流を前記正側出力抵抗に流す正側トランジスタと、
ソース端子が前記負側出力抵抗に接続され、ゲート端子に与えられる電圧に応じた電流を前記負側出力抵抗に流す負側トランジスタと、
前記入力電圧に所定の電圧を加えて正側バイアス電圧を生成する正側バイアス生成部と、
前記入力電圧から前記所定の電圧を減じて負側バイアス電圧を生成する負側バイアス生成部と、
前記正側バイアス電圧と、前記正側トランジスタのソース電圧とが略同一となるように、前記正側トランジスタの前記ゲート端子に印加する電圧を制御する正側制御部と、
前記負側バイアス電圧と、前記負側トランジスタのソース電圧とが略同一となるように、前記負側トランジスタの前記ゲート端子に印加する電圧を制御する負側制御部と
を有し、
前記正側バイアス生成部は、
前記入力電圧に所定の電圧を加える昇圧部と、
前記昇圧部の出力端と、前記正側出力抵抗及び前記負側出力抵抗間の前記接続点との間に直列に設けられ、前記昇圧部が出力する電圧を分圧した電圧を、前記正側バイアス電圧として前記正側制御部に供給する2つの正側分圧抵抗と
を有し、
前記負側バイアス生成部は、
前記入力電圧から前記所定の電圧を減じる降圧部と、
前記降圧部の出力端と、前記正側出力抵抗及び前記負側出力抵抗間の前記接続点との間に直列に設けられ、前記降圧部が出力する電圧を分圧した電圧を、前記負側バイアス電圧として前記負側制御部に供給する2つの負側分圧抵抗と
を有し、
前記2つの正側分圧抵抗の抵抗比、及び前記2つの負側分圧抵抗の抵抗比を制御することにより、前記電力増幅回路の出力インピーダンスを制御する抵抗制御部を更に備える試験装置。 - 前記試験装置は、複数の前記被試験デバイスを並行して試験し、前記電力増幅回路を、前記被試験デバイス毎に備える
請求項5に記載の試験装置。 - 与えられる入力電圧に応じた出力電圧を出力する電力増幅回路であって、
ゲート端子に与えられる電圧に応じた電流を流す正側トランジスタと、
ドレイン端子が前記正側トランジスタのドレイン端子に接続され、ゲート端子に与えられる電圧に応じた電流を流す負側トランジスタと、
前記正側トランジスタのソース端子と、所定の正電位との間に設けられた正側出力抵抗と、
前記負側トランジスタのソース端子と、所定の負電位との間に設けられた負側出力抵抗と、
前記入力電圧に所定の電圧を加えて正側バイアス電圧を生成する正側バイアス生成部と、
前記入力電圧から前記所定の電圧を減じて負側バイアス電圧を生成する負側バイアス生成部と、
前記正側バイアス電圧と、前記正側トランジスタのソース電圧とが略同一となるように、前記正側トランジスタの前記ゲート端子に印加する電圧を制御する正側制御部と、
前記負側バイアス電圧と、前記負側トランジスタのソース電圧とが略同一となるように、前記負側トランジスタの前記ゲート端子に印加する電圧を制御する負側制御部と
を備え、
前記正側トランジスタのドレイン端子と、前記負側トランジスタのドレイン端子との接続点における電圧を前記出力電圧として出力し、
前記正側バイアス生成部は、
前記入力電圧に所定の電圧を加える昇圧部と、
ベース端子が前記昇圧部の出力端に接続された正側バッファトランジスタと、
前記正側バッファトランジスタのコレクタ端子と、前記所定の正電位との間に設けられた第1の正側分圧抵抗と、
前記正側バッファトランジスタのエミッタ端子に一端が接続された第2の正側分圧抵抗と
を有し、
前記負側バイアス生成部は、
前記入力電圧から前記所定の電圧を減じる降圧部と、
ベース端子が前記降圧部の出力端に接続された負側バッファトランジスタと、
前記負側バッファトランジスタのコレクタ端子と、前記所定の負電位との間に設けられた第1の負側分圧抵抗と、
前記負側バッファトランジスタのエミッタ端子に一端が接続された第2の負側分圧抵抗と
を有し、
前記第1並びに第2の正側分圧抵抗の抵抗比、及び前記第1並びに第2の負側分圧抵抗の抵抗比を制御することにより、前記電力増幅回路の出力インピーダンスを制御する抵抗制御部を更に備える電力増幅回路。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスに印加するべき入力電圧が与えられ、前記入力電圧に基づいて、前記被試験デバイスに電源電力を供給する電力増幅回路と、
前記電源電力が供給された前記被試験デバイスの動作を検出し、前記被試験デバイスの良否を判定する判定部と
を備え、
前記電力増幅回路は、
ゲート端子に与えられる電圧に応じた電流を流す正側トランジスタと、
ドレイン端子が前記正側トランジスタのドレイン端子に接続され、ゲート端子に与えられる電圧に応じた電流を流す負側トランジスタと、
前記正側トランジスタのソース端子と、所定の正電位との間に設けられた正側出力抵抗と、
前記負側トランジスタのソース端子と、所定の負電位との間に設けられた負側出力抵抗と、
前記入力電圧に所定の電圧を加えて正側バイアス電圧を生成する正側バイアス生成部と、
前記入力電圧から前記所定の電圧を減じて負側バイアス電圧を生成する負側バイアス生成部と、
前記正側バイアス電圧と、前記正側トランジスタのソース電圧とが略同一となるように、前記正側トランジスタの前記ゲート端子に印加する電圧を制御する正側制御部と、
前記負側バイアス電圧と、前記負側トランジスタのソース電圧とが略同一となるように、前記負側トランジスタの前記ゲート端子に印加する電圧を制御する負側制御部と
を有し、
前記正側トランジスタのドレイン端子と、前記負側トランジスタのドレイン端子との接続点における電圧を電源電圧として前記被試験デバイスに出力し、
前記正側バイアス生成部は、
前記入力電圧に所定の電圧を加える昇圧部と、
ベース端子が前記昇圧部の出力端に接続された正側バッファトランジスタと、
前記正側バッファトランジスタのコレクタ端子と、前記所定の正電位との間に設けられた第1の正側分圧抵抗と、
前記正側バッファトランジスタのエミッタ端子に一端が接続された第2の正側分圧抵抗と
を有し、
前記負側バイアス生成部は、
前記入力電圧から前記所定の電圧を減じる降圧部と、
ベース端子が前記降圧部の出力端に接続された負側バッファトランジスタと、
前記負側バッファトランジスタのコレクタ端子と、前記所定の負電位との間に設けられた第1の負側分圧抵抗と、
前記負側バッファトランジスタのエミッタ端子に一端が接続された第2の負側分圧抵抗と
を有し、
前記第1並びに第2の正側分圧抵抗の抵抗比、及び前記第1並びに第2の負側分圧抵抗の抵抗比を制御することにより、前記電力増幅回路の出力インピーダンスを制御する抵抗制御部を更に備える試験装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005034686A JP4170996B2 (ja) | 2005-02-10 | 2005-02-10 | 電力増幅回路、及び試験装置 |
PCT/JP2006/302196 WO2006085566A1 (ja) | 2005-02-10 | 2006-02-08 | 電力増幅回路、及び試験装置 |
KR1020077020730A KR101228206B1 (ko) | 2005-02-10 | 2006-02-08 | 전력 증폭 회로 및 시험 장치 |
US11/777,296 US7477104B2 (en) | 2005-02-10 | 2007-07-13 | Power amplifier circuit and test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005034686A JP4170996B2 (ja) | 2005-02-10 | 2005-02-10 | 電力増幅回路、及び試験装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006222770A JP2006222770A (ja) | 2006-08-24 |
JP2006222770A5 JP2006222770A5 (ja) | 2007-08-30 |
JP4170996B2 true JP4170996B2 (ja) | 2008-10-22 |
Family
ID=36793137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005034686A Expired - Fee Related JP4170996B2 (ja) | 2005-02-10 | 2005-02-10 | 電力増幅回路、及び試験装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7477104B2 (ja) |
JP (1) | JP4170996B2 (ja) |
KR (1) | KR101228206B1 (ja) |
WO (1) | WO2006085566A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4170996B2 (ja) | 2005-02-10 | 2008-10-22 | 株式会社アドバンテスト | 電力増幅回路、及び試験装置 |
KR101095249B1 (ko) | 2009-12-04 | 2011-12-20 | 삼성전기주식회사 | 전력 증폭 모듈의 검사 장치 |
CN102906999B (zh) * | 2010-03-02 | 2016-06-08 | 帝瓦雷公司 | A类推挽放大器 |
GB2481069B (en) | 2010-06-11 | 2017-06-07 | Snaptrack Inc | Improved crossover performance of power amplifier |
KR101393932B1 (ko) * | 2011-12-08 | 2014-05-12 | 진옥상 | 소신호 버퍼증폭회로 |
GB2500429B (en) * | 2012-03-22 | 2019-02-06 | Snaptrack Inc | Bias control for push-pull amplifier arrangement |
US10048292B1 (en) * | 2017-04-28 | 2018-08-14 | Rohde & Schwarz Gmbh & Co. Kg | Logic signal analyzer, logic probe as well as oscilloscope |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5210753A (en) | 1975-06-24 | 1977-01-27 | Nisso Masutaabirudaazu Kk | Liquid material automatic measuring system in a batcher plant |
JPS5210753U (ja) * | 1976-06-25 | 1977-01-25 | ||
US4041408A (en) * | 1976-11-12 | 1977-08-09 | Rca Corporation | Push-pull audio amplifier system with muting |
JPH01169810A (ja) | 1987-12-25 | 1989-07-05 | Fujikura Ltd | 架空送電線 |
US4866398A (en) * | 1988-04-12 | 1989-09-12 | Zdzislaw Gulczynski | Analog power amplifier |
JPH01169810U (ja) * | 1988-05-19 | 1989-11-30 | ||
US4959623A (en) * | 1989-07-19 | 1990-09-25 | At&T Bell Laboratories | Low impedance buffer circuit |
JPH0567932A (ja) * | 1990-12-27 | 1993-03-19 | Pioneer Electron Corp | 増幅器 |
JPH06331700A (ja) * | 1993-05-19 | 1994-12-02 | Hitachi Electron Eng Co Ltd | Icテスターのgndバッファ回路 |
US5525931A (en) * | 1995-04-25 | 1996-06-11 | National Semiconductor Corporation | High-speed video amplifier |
US6268770B1 (en) * | 1998-07-17 | 2001-07-31 | Anthony T. Barbetta | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops |
JP2002009566A (ja) * | 2000-04-17 | 2002-01-11 | Rohm Co Ltd | オーディオ信号増幅回路およびこの増幅回路を用いる携帯型の電話機および携帯型電子機器 |
JP2003046347A (ja) * | 2001-07-31 | 2003-02-14 | Agilent Technologies Japan Ltd | 高出力増幅器 |
JP4170996B2 (ja) | 2005-02-10 | 2008-10-22 | 株式会社アドバンテスト | 電力増幅回路、及び試験装置 |
-
2005
- 2005-02-10 JP JP2005034686A patent/JP4170996B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-08 KR KR1020077020730A patent/KR101228206B1/ko not_active IP Right Cessation
- 2006-02-08 WO PCT/JP2006/302196 patent/WO2006085566A1/ja not_active Application Discontinuation
-
2007
- 2007-07-13 US US11/777,296 patent/US7477104B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7477104B2 (en) | 2009-01-13 |
JP2006222770A (ja) | 2006-08-24 |
KR20070102620A (ko) | 2007-10-18 |
US20080036539A1 (en) | 2008-02-14 |
WO2006085566A1 (ja) | 2006-08-17 |
KR101228206B1 (ko) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4170996B2 (ja) | 電力増幅回路、及び試験装置 | |
JP4833652B2 (ja) | レギュレータ回路およびそれを搭載した自動車 | |
US8981667B2 (en) | Current controlling circuit for a light-emitting diode driver and producing method therefor | |
US10831222B2 (en) | Semiconductor apparatus for power supply control and output voltage variable power supply apparatus | |
WO2006018923A1 (ja) | 電源装置 | |
JP2011520370A (ja) | 高速で精密な電荷ポンプ | |
CN107548202A (zh) | 电压电流变换电路及负载驱动电路 | |
US20080191673A1 (en) | Series regulator circuit | |
JP2019185732A (ja) | 電源制御用半導体装置および出力電圧可変電源装置 | |
JP2006222770A5 (ja) | ||
JP3905889B2 (ja) | ドライバ回路 | |
JP5502719B2 (ja) | 負荷装置 | |
JP7271393B2 (ja) | 半導体集積回路、車載電子部品、車載電子機器 | |
JP2013098599A (ja) | ドライバ回路および試験装置 | |
JP6333555B2 (ja) | 幅広い電流検知範囲のための合成された電流検知レジスタ | |
CN110618725B (zh) | 用于产生经调节的供电低电压的电路装置 | |
JP2007199371A (ja) | 高圧発生回路 | |
US6806770B2 (en) | Operational amplifier | |
JP5190103B2 (ja) | 電圧発生装置、電流発生装置 | |
JP2009022155A (ja) | 電子回路モジュール及びそれを用いた信号伝送用装置 | |
TWI402519B (zh) | 電壓裕度測試裝置 | |
JP2612213B2 (ja) | Ic試験装置 | |
JP4549160B2 (ja) | 試験装置 | |
EP2385438B1 (en) | Current output stage and method for providing an output current | |
JP2021507359A (ja) | 電流制御電圧を供給するための構成および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080807 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |