JP2009152680A5 - - Google Patents

Claims (8)

1. 入力電圧が供給される第１、第２のソースフォロワ回路と、
   前記第１のソースフォロワ回路の出力が制御端子に供給されるとともに、第１端子に電源電圧が供給される第１出力トランジスタと、
   前記第２のソースフォロワ回路の出力が制御端子に供給されるとともに、第１端子に基底電圧が供給される第２出力トランジスタと、
   前記第１のソースフォロワ回路の出力端子が第２端子に接続されるとともに、第１バイアス電圧が制御端子に入力される第１補助トランジスタと、
   前記第２のソースフォロワ回路の出力端子が第２端子に接続されるとともに、第２バイアス電圧が制御端子に入力される第２補助トランジスタと、
   前記第１、第２出力トランジスタの第２端子と、前記第１、第２補助トランジスタの第１端子との接続ノードの電圧を出力する出力手段と
   を設けたことを特徴とする増幅回路。
2. 前記第１のソースフォロワ回路は、第１電流源と第１導電型の第１トランジスタとを含んで構成され、
   前記第２のソースフォロワ回路は、第２電流源と第２導電型の第２トランジスタとを含んで構成されていることを特徴とする請求項１に記載の増幅回路。
3. 前記第１バイアス電圧として、前記電源電圧から前記第１トランジスタの閾値電圧を差し引いた値を基準に設定された電圧を供給することにより、前記第１トランジスタがオフした場合に、前記第１補助トランジスタをオンし、
   前記第２バイアス電圧として、前記基底電圧に前記第２トランジスタの閾値電圧を加えた値を基準に設定された電圧を供給することにより、前記第２トランジスタがオフした場合に、前記第２補助トランジスタをオンさせるように構成したことを特徴とする請求項１又は２に記載の増幅回路。
4. 前記第１、第２トランジスタを電界効果型のトランジスタ素子を用いて構成したことを特徴とする請求項１〜３のいずれか一つに記載の増幅回路。
5. 前記第１、第２トランジスタをバイポーラ型のトランジスタ素子を用いて構成したことを特徴とする請求項１〜３のいずれか一つに記載の増幅回路。
6. 出力電圧を生成する増幅回路であって、
   電源ラインと接地ラインとの間に接続され、入力電圧を受ける入力端子を有する第１のソースフォロワ回路と、
   前記電源ラインと前記接地ラインとの間に接続され、前記入力電圧を受ける入力端子を有する第２のソースフォロワ回路と、
   前記電源ラインに接続されたドレインと、前記第１のソースフォロワ回路の出力端子に接続されたゲートとを有する第１出力トランジスタと、
   前記接地ラインに接続されたドレインと、前記第２のソースフォロワ回路の出力端子に接続されたゲートとを有する第２出力トランジスタと、
   前記第１のソースフォロワ回路の出力端子に接続されたソースと、第１バイアス電圧を受けるゲートとを有する第１補助トランジスタと、
   前記第２のソースフォロワ回路の出力端子に接続されたソースと、第２バイアス電圧を受けるゲートとを有する第２補助トランジスタと、を備え、
   前記出力電圧は、前記第１及び第２出力トランジスタのソースと前記第１及び第２補助トランジスタのドレインとを接続するノードに生成されることを特徴とする増幅回路。
7. 前記第１のソースフォロワ回路は、第１電流源と、前記第１電流源に接続された第１トランジスタとを含み、
   前記第２のソースフォロワ回路は、第２電流源と、前記第２電流源に接続された第２トランジスタとを含み、
   前記第１及び第２トランジスタのゲート端子はともに、前記第１及び第２のソースフォロワ回路の入力端子に接続されていることを特徴とする請求項６に記載の増幅回路。
8. 前記第１補助トランジスタは、前記１トランジスタがオフされているときに前記第１補助トランジスタのゲートに前記第１バイアス電圧を供給することによってオンされ、前記第１バイアス電圧は、電源電圧から前記第１トランジスタの閾値電圧を差し引くことによって得られた値に基づくものであり、
   前記第２補助トランジスタは、前記２トランジスタがオフされているときに前記第２補助トランジスタのゲートに前記第２バイアス電圧を供給することによってオンされ、前記第２バイアス電圧は、基底電圧に前記第２トランジスタの閾値電圧を加えることによって得られた値に基づくものであることを特徴とする請求項７に記載の増幅回路。