JP2005322899A5 - - Google Patents

Claims (14)

1. 絶縁膜を間に挟んで重なって設けられたフローティングゲート及びコントロールゲートを有するトランジスタと、入力端子と、出力端子とを有し、
   前記トランジスタのドレインは、前記トランジスタのコントロールゲートに電気的に接続され、
   前記トランジスタのソース又はドレインの一方は、前記入力端子及び前記出力端子に電気的に接続され、
   前記トランジスタのソース又はドレインの他方には一定の電圧が供給され、
   前記トランジスタのコントロールゲートは、前記フローティングゲートに蓄積される電荷を制御するための端子に電気的に接続されていることを特徴とする半導体装置。
2. 請求項１において、前記トランジスタのドレインとコントロールゲートの間に抵抗を有することを特徴とする半導体装置。
3. 請求項１において、前記トランジスタのドレインとコントロールゲートの間に、順方向電流の向きが互いに逆になるように第１のダイオードと第２のダイオードが並列に接続されていることを特徴とする半導体装置。
4. 請求項１乃至３のいずれか一において、前記トランジスタは薄膜トランジスタであることを特徴とする半導体装置。
5. 第１のトランジスタと、絶縁膜を間に挟んで設けられたフローティングゲート及びコントロールゲートを有する第２のトランジスタと、入力端子と、出力端子とを有し、
   前記第１のトランジスタのドレインは、前記第１のトランジスタのゲートに電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、前記入力端子及び前記出力端子に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第２のトランジスタのドレインは、前記第２のトランジスタのコントロールゲートに電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方には一定の電圧が供給され、
   前記第２のトランジスタのコントロールゲートは、前記第２のトランジスタのフローティングゲートに蓄積される電荷を制御するための端子に電気的に接続されていることを特徴とする半導体装置。
6. 絶縁膜を間に挟んで設けられたフローティングゲート及びコントロールゲートを有する第１のトランジスタと、第２のトランジスタと、入力端子と、出力端子とを有し、
   前記第１のトランジスタのドレインは、前記第１のトランジスタのコントロールゲートに電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、前記入力端子及び前記出力端子に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第１のトランジスタのコントロールゲートは、前記第１のトランジスタのフローティングゲートに蓄積される電荷を制御するための端子に電気的に接続され、
   前記第２のトランジスタのドレインは、前記第２のトランジスタのゲートに電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方には一定の電圧が供給されることを特徴とする半導体装置。
7. 第１の絶縁膜を間に挟んで設けられた第１のフローティングゲート及び第１のコントロールゲートを有する第１のトランジスタと、第２の絶縁膜を間に挟んで設けられた第２のフローティングゲート及び第２のコントロールゲートを有する第２のトランジスタと、入力端子と、出力端子とを有し、
   前記第１のトランジスタのドレインは、前記第１のコントロールゲートに電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、前記入力端子及び前記出力端子に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第１のコントロールゲートは、前記第１のフローティングゲートに蓄積される電荷を制御するための第１の端子に電気的に接続され、
   前記第２のトランジスタのドレインは、前記第２のコントロールゲートに電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方には一定の電圧が供給され、
   前記第２のコントロールゲートは、前記第２のフローティングゲートに蓄積される電荷を制御するための第２の端子に電気的に接続されていることを特徴とする半導体装置。
8. 集積回路と、前記集積回路に電気的に接続されたアンテナとを有し、
   前記集積回路は、第１のトランジスタと、絶縁膜を間に挟んで設けられたフローティングゲート及びコントロールゲートを有する第２のトランジスタとを有し、
   前記第１のトランジスタのドレインは、前記第１のトランジスタのゲートに電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、入力端子及び出力端子に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第２のトランジスタのドレインは、前記第２のトランジスタのコントロールゲートに電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方には一定の電圧が供給され、
   前記第２のトランジスタのコントロールゲートは、前記第２のトランジスタのフローティングゲートに蓄積される電荷を制御するための端子に電気的に接続されていることを特徴とする半導体装置。
9. 集積回路と、前記集積回路に電気的に接続されたアンテナとを有し、
   前記集積回路は、第１のトランジスタと、絶縁膜を間に挟んで設けられたフローティングゲート及びコントロールゲートを有する第２のトランジスタと、前記第２のトランジスタの電圧を制御するためのパルス生成回路と、前記パルス生成回路への電源電圧の供給を行うための昇圧回路とを有し、
   前記第１のトランジスタのドレインは、前記第１のトランジスタのゲートに電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、入力端子及び出力端子に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第２のトランジスタのドレインは、前記第２のトランジスタのコントロールゲートに電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方には一定の電圧が供給されることを特徴とする半導体装置。
10. 請求項５、８又は９のいずれか一において、前記第２のトランジスタのドレインとコントロールゲートの間に抵抗、又は順方向電流の向きが互いに逆になるように並列に接続された第１のダイオードと第２のダイオードを有することを特徴とする半導体装置。
11. 請求項６において、前記第１のトランジスタのドレインとコントロールゲートの間に抵抗、又は順方向電流の向きが互いに逆になるように並列に接続された第１のダイオードと第２のダイオードを有することを特徴とする半導体装置。
12. 請求項７において、前記第１のトランジスタのドレインと第１のコントロールゲートの間と、前記第２のトランジスタのドレインと第２のコントロールゲートの間に、抵抗、又は順方向電流の向きが互いに逆になるように並列に接続された第１のダイオードと第２のダイオードを有することを特徴とする半導体装置。
13. 請求項５乃至１２のいずれか一において、前記第１のトランジスタと前記第２のトランジスタは、順方向電流の向きが同じであることを特徴とする半導体装置。
14. 請求項５乃至１３のいずれか一において、前記第１のトランジスタ及び前記第２のトランジスタは薄膜トランジスタであることを特徴とする半導体装置。