JP2007279748A5 - - Google Patents

Claims (10)

1. 第１信号が印加されるソース電極と、駆動電圧の出力端子と接続されるドレイン電極と、一定の周期を有する第１スイッチング電圧が印加される第１ゲート電極と、前記ソース電極とドレイン電極との間に形成されるチャンネル領域と、前記第１ゲート電極と電気的に絶縁される第２ゲート電極とを含む薄膜トランジスタと、
   前記第１ゲート電極に印加される第１スイッチング電圧と同一の周期で電流制御信号を前記第２ゲート電極に印加する電流制御部と、
   を含むことを特徴とする表示装置。
2. 前記電流制御部は、
   第１電流制御信号が印加されるソース電極と、前記第２ゲート電極に接続され、前記第１電流制御信号を出力するドレイン電極と、第１スイッチング電圧が印加されるゲート電極とを備える第１スイッチング素子を含むことを特徴とする請求項１に記載の表示装置。
3. 前記第２電流制御信号が印加されるソース電極と、前記駆動電圧出力端子に接続されるドレイン電極と、前記第１スイッチング電圧と位相が逆である第２スイッチング電圧が印加されるゲート電極とを含む第２スイッチング素子をさらに備えることを特徴とする請求項２に記載の表示装置。
4. 前記第２ゲート電極は、透明導電体に形成されることを特徴とする請求項３に記載の表示装置。
5. 前記チャンネル領域は、非晶質シリコン層を含むことを特徴とする請求項４に記載の表示装置。
6. 前記第２電流制御信号は、接地電圧であることを特徴とする請求項５に記載の表示装置。
7. 前記電流制御部は、
   第２電流制御信号が印加されるソース電極と、前記第２ゲート電極に接続され、前記第２電流制御信号を出力するドレイン電極と、前記第１スイッチング電圧と位相が逆である第２スイッチング電圧が印加されるゲート電極を含む第２スイッチング素子を更に含むことを特徴とする請求項２に記載の表示装置。
8. 前記第２ゲート電極は、透明導電体に形成されることを特徴とする請求項７に記載の表示装置。
9. 前記チャンネル領域は、非晶質シリコン層を含むことを特徴とする請求項８に記載の表示装置。
10. 前記第２電流制御信号は、接地電圧であることを特徴とする請求項９に記載の表示装置。