JP6257536B2 - 電流出力装置および電流出力方法 - Google Patents
電流出力装置および電流出力方法 Download PDFInfo
- Publication number
- JP6257536B2 JP6257536B2 JP2015006619A JP2015006619A JP6257536B2 JP 6257536 B2 JP6257536 B2 JP 6257536B2 JP 2015006619 A JP2015006619 A JP 2015006619A JP 2015006619 A JP2015006619 A JP 2015006619A JP 6257536 B2 JP6257536 B2 JP 6257536B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- terminal
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000001514 detection method Methods 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Description
特許文献1−3では、トランジスタのコレクタ電圧を制御するために、新たに別の電源、加算器、またはオペアンプを追加する必要があるので、電流出力装置の回路が複雑化し高コスト化してしまうという課題があった。
図1は、従来の電流出力装置1Aの構成を示す概略図である。図1に示す電流出力装置1Aは、電流変換装置2Aおよび電源3を備えて構成される。
図4は、本発明の実施の形態2に係る電流出力装置1における電流制御部4および電圧検出部6の内部構成を示す概略図である。以下、図4を用いて、より具体的な電流制御部4および電圧検出部6の構成について説明する。
Ia=(Vc−Vref)/Raa ・・・(4)
Vref=Rbb/(Raa+Rbb)×Vc+(Raa×Rbb)/(Raa+Rbb)×ID
・・・(5)
β=(Raa×Rbb)/(Raa+Rbb) ・・(6)
また、電圧検出部は、抵抗部Raおよび抵抗部Rbを備え、抵抗部Raは、FETのドレイン端子とFETのソース端子間に接続され、抵抗部Rbは、FETのドレイン端子と電源のグランド間に接続され、基準電圧として、FETのドレイン端子の電圧値であるRbb/(Raa+Rbb)×Vc+(Raa×Rbb)/(Raa+Rbb)×IDを、電圧制御部に出力している。
また、電圧制御部は、降圧型または昇降圧型のスイッチングレギュレータを用いて構成される。
先の実施の形態1、2では、外部から入力電圧信号Vsが電圧信号として入力される構成を示したが、本実施の形態3では、外部から入力電流信号Isが電流信号として入力される構成について説明する。
先の実施の形態1−3では、外部から接続線を介して、入力信号Vsが入力される構成を示したが、本実施の形態4では、外部から絶縁部20を介して、入力信号Vsが入力される構成について説明する。
先の実施の形態4では、電流出力装置1がただ1つの電流変換装置2を備える構成を示したが、本実施の形態5では、電流出力装置1が複数の電流変換装置2a、2bを備える構成について説明する。
Claims (7)
- 外部から電圧信号または電流信号として入力される入力信号を、電源から供給される電源電圧を用いて増幅して外部負荷に出力する電流変換装置と、前記電源とを備えた電流出力装置であって、
前記電流変換装置は、
前記電源から供給される前記電源電圧を降圧するように制御し、降圧された電圧を出力する電圧制御部と、
トランジスタを有し、前記入力信号を、前記トランジスタのコレクタ端子に入力される前記降圧された電圧を用いて増幅し、前記外部負荷に負荷電流を出力する電流制御部と、
ソース端子に前記降圧された電圧が入力されるとともにゲート端子に前記トランジスタのエミッタ端子の電圧が入力され、ゲート−ソース間電圧が閾値電圧を超えたときにオン状態となってドレイン端子にドレイン電流を出力するFETと、
前記降圧された電圧および前記ドレイン電流に比例する基準電圧を生成して前記電圧制御部に出力する電圧検出部と、
を有し、
前記電圧制御部は、前記電圧検出部が出力する前記基準電圧が一定に保持されるように前記降圧された電圧を制御する
電流出力装置。 - 前記電流制御部は、
(+)端子に入力される前記入力信号と(−)端子に入力されるフィードバック信号との差分信号を、前記トランジスタのベース端子に出力する差動増幅器を有し、
前記トランジスタは、ベース端子に入力される前記差分信号を、コレクタ端子に入力される前記降圧された電圧を用いて増幅し、エミッタ端子に接続された前記外部負荷に対して負荷電流を出力し、
前記外部負荷の一端は、前記トランジスタのエミッタ端子に接続され、前記外部負荷の他端は、第1の電流検出抵抗部を介して前記電源のグランドに接地されるとともに、前記差動増幅器の(−)端子にフィードバック信号線として接続される
請求項1に記載の電流出力装置。 - 前記電圧検出部は、
抵抗部Raおよび抵抗部Rbを備え、前記抵抗部Raは、前記FETのドレイン端子と前記FETのソース端子間に接続され、前記抵抗部Rbは、前記FETのドレイン端子と前記電源のグランド間に接続され、
前記降圧された電圧をVc、前記ドレイン電流をID、前記抵抗部Ra、前記抵抗部Rbのそれぞれの抵抗値をRaa、Rbb、とした場合に、前記基準電圧として、前記FETのドレイン端子の電圧値=Rbb/(Raa+Rbb)×Vc+(Raa×Rbb)/(Raa+Rbb)×IDを、前記電圧制御部に出力する
請求項1または2に記載の電流出力装置。 - 前記電圧制御部は、降圧型または昇降圧型のスイッチングレギュレータを用いて構成され、昇降圧型のスイッチングレギュレータを用いる場合には、前記電圧制御部から出力される電圧は降圧だけで無く昇圧することもできる
請求項1から3のいずれか1項に記載の電流出力装置。 - 入力端子と前記電流制御部との間に設けられ、外部から入力される前記入力信号を絶縁したうえで前記電流制御部に出力する絶縁部を更に有し、
前記電流変換装置は、前記絶縁部を介して前記入力信号を入力する
請求項1から4のいずれか1項に記載の電流出力装置。 - 前記電流変換装置と、
前記電流変換装置に異なった、または同一の複数の電源電圧を供給する前記電源と、
入力信号を絶縁したうえで前記電流変換装置に出力する前記絶縁部と、
を備えて構成される電流変換ユニットを複数有する
請求項5に記載の電流出力装置。 - 外部から電圧信号または電流信号として入力される入力信号を、電源から供給される電源電圧を用いて増幅して外部負荷に出力する電流出力方法であって、
前記電源から供給される前記電源電圧を降圧するように制御し、降圧された電圧を出力する電圧制御ステップと、
トランジスタのコレクタ端子に前記降圧された電圧を入力させることで、前記入力信号を前記トランジスタを用いて増幅し、前記外部負荷に負荷電流を出力する電流制御ステップと、
ソース端子に前記降圧された電圧が入力され、前記外部負荷が接続されたゲート端子に前記トランジスタのエミッタ端子の電圧が入力され、ゲート−ソース間電圧が閾値電圧を超えたときにオン状態となってドレイン端子にドレイン電流を出力するFETを用いて、前記降圧された電圧および前記ドレイン電流に比例する基準電圧を生成して前記電圧制御ステップに出力する電圧検出ステップと、
を有し、
前記電圧制御ステップは、前記電圧検出ステップが出力する前記基準電圧が一定に保持されるように前記降圧された電圧を制御し、
前記電圧検出ステップは、前記ゲート−ソース間電圧が閾値電圧を超えない場合は、前記降圧された電圧に基づいて前記基準電圧を生成し、前記ゲート−ソース間電圧が閾値電圧を超えた場合は、前記降圧された電圧および前記ドレイン電流に基づいて前記基準電圧を生成する
電流出力方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015006619A JP6257536B2 (ja) | 2015-01-16 | 2015-01-16 | 電流出力装置および電流出力方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015006619A JP6257536B2 (ja) | 2015-01-16 | 2015-01-16 | 電流出力装置および電流出力方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134667A JP2016134667A (ja) | 2016-07-25 |
JP6257536B2 true JP6257536B2 (ja) | 2018-01-10 |
Family
ID=56464605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015006619A Active JP6257536B2 (ja) | 2015-01-16 | 2015-01-16 | 電流出力装置および電流出力方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6257536B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101877381B1 (ko) * | 2016-12-23 | 2018-07-11 | 엘아이지넥스원 주식회사 | 병렬 구조 직류-직류 컨버터 제어 시스템 및 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63141403A (ja) * | 1986-12-03 | 1988-06-13 | Seikosha Co Ltd | 自動利得制御回路 |
JP2885099B2 (ja) * | 1994-11-15 | 1999-04-19 | 松下電器産業株式会社 | 電源制御安定化回路 |
JP2000252754A (ja) * | 1999-03-03 | 2000-09-14 | M Syst Giken:Kk | 直流信号電圧変換器 |
JP5247369B2 (ja) * | 2008-11-14 | 2013-07-24 | 三菱電機株式会社 | アナログ出力装置 |
-
2015
- 2015-01-16 JP JP2015006619A patent/JP6257536B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016134667A (ja) | 2016-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7202745B2 (en) | Power amplifier circuit | |
JP6576306B2 (ja) | 電圧電流変換回路および負荷駆動回路 | |
JP4823765B2 (ja) | 電流出力型デジタルアナログ変換器ならびにそれを用いた負荷駆動装置および電子機器 | |
US9979301B2 (en) | Control method and control circuit for switching power supply | |
JP6951305B2 (ja) | 定電圧回路 | |
CN205092772U (zh) | 线性调节器控制电路 | |
US10571942B2 (en) | Overcurrent limiting circuit, overcurrent limiting method, and power supply circuit | |
US10355594B2 (en) | DC-DC converter and load-driving semiconductor integrated circuit | |
CN105320196B (zh) | 电流控制装置 | |
US9733283B2 (en) | DC-DC converter load current estimation circuit | |
US10747247B2 (en) | Power supply circuit | |
JP6257536B2 (ja) | 電流出力装置および電流出力方法 | |
JP6145403B2 (ja) | 出力回路および電圧発生装置 | |
JP2012009651A (ja) | 電流駆動装置 | |
JP2014160332A (ja) | 降圧レギュレータ | |
CN103516218A (zh) | 电源供应装置 | |
CN103380383B (zh) | 用于较宽电流感测范围的合成电流感测电阻器 | |
JP6601372B2 (ja) | ゲート駆動装置 | |
JP2019110733A (ja) | スイッチング電源 | |
KR102225714B1 (ko) | 볼티지 레귤레이터 | |
JP5789427B2 (ja) | ドライブ回路 | |
JP2015001771A (ja) | ボルテージレギュレータ | |
JP2014204236A (ja) | バイアス回路、増幅器 | |
CN109189138B (zh) | 一种降压调节电路 | |
JP2010119200A (ja) | 電流出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6257536 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |