JP2000022509A

JP2000022509A - スレッショルドレベル信号出力回路および同回路を使用した信号処理回路

Info

Publication number: JP2000022509A
Application number: JP10181247A
Authority: JP
Inventors: Tadashi Nishimura; 忠史西村
Original assignee: Sharp Corp; Sharp Manufacturing Systems Corp
Current assignee: Sharp Corp; Sharp Manufacturing Systems Corp
Priority date: 1998-06-26
Filing date: 1998-06-26
Publication date: 2000-01-21

Abstract

(57)【要約】（修正有）【課題】入力信号の周波数が低い場合や、低周波成分が
カットされた場合、入力信号に追随できず、適正なスレ
ッショルドレベルが出力できない。【解決手段】第１の方向に入力信号をシフトする第１レ
ベルシフト回路と、第１の方向と異なる第２の方向にシ
フトする第２レベルシフト回路と、第１レベルシフト回
路の出力の変化に対応する第１参照値生成回路と、第２
レベルシフト回路の変化に対応する第２参照値生成回路
と、各参照値生成回路を制御する第１調整回路、第２調
整回路と、第１参照値と第２参照値からスレッショルド
レベル信号を生成する回路を備え、第１調整回路は、入
力信号と第１参照値との差を小さくするように第２参照
値に基づき第１参照値生成回路を制御し、第２調整回路
も同様に第１参照値に基づき第２参照値生成回路を制御
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力されたアナロ
グ信号を基にしてスレッショルドレベル信号を生成する
回路に関する。また、本発明は、スレッショルドレベル
信号を基にして、入力されたアナログ信号を処理する回
路に関し、特にアナログ信号からデジタル信号へ変換す
る回路に関する。

【０００２】

【従来の技術】従来のスレッショルドレベル信号出力回
路や、スレッショルドレベル信号を基にして、入力され
たアナログ信号を処理する回路としては、例えば、実開
昭５９−６３３３号公報に記載されたスレッショルドレ
ベル信号出力回路がある。

【０００３】図１２は、実開昭５９−６３３３号公報記
載のスレッショルドレベル信号出力回路４を示す。

【０００４】スレッショルドレベル信号出力回路４で
は、入力信号の最大ピーク電圧を検出する回路（P DE
T。以下、P DET回路と表記する）401と、入力信号の最
小ピーク電圧を検出する回路（M DET。以下、M DET回路
と表記する）402と、P DET回路401およびM DET回路402
の出力を分圧して最大ピーク電圧と最小ピーク電圧の中
間電圧を与える分圧回路(図示せず)と、コンパレータ
（COMP.）403とを備えている。分圧回路は、抵抗Ｒ１と
抵抗Ｒ２とから構成されている。

【０００５】入力信号Vinがプラス電位方向に変化した
場合はP DET回路401の出力電位がそれに追随し、瞬時に
上昇する。このとき、P DET回路401の出力から抵抗Ｒ１
と抵抗Ｒ２との合成抵抗を介して、M DET回路402内のコ
ンデンサ（図示せず）はチャージを受け、M DET回路402
の出力電位は上昇する。

【０００６】入力信号Vinがマイナス電位方向に変化し
た場合は、M DET回路402の出力電位がそれに追随し、瞬
時に下降する。このとき、M DET回路402の出力から抵抗
Ｒ１と抵抗Ｒ２との合成抵抗を介して、P DET回路401内
のコンデンサ（図示せず）はディスチャージを受け、P
DET回路401の出力電位は下降する。これらの動作で出力
されたノードＡおよびノードＢの電位は、抵抗Ｒ１、Ｒ
２で分圧され、スレッショルドレベル信号Voutとして出
力される。スレッショルドレベル信号Voutは、コンパレ
ータ403に入力され、入力信号の直流レベルに変動があ
っても、コンパレータ403で波形整形を行うことができ
る。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
スレッショルドレベル信号出力回路には以下のような欠
点があった。

【０００８】コンデンサで構成されるP DET回路401内の
ディスチャージ回路と、同じくコンデンサで構成される
M DET回路402内のチャージ回路とは、抵抗Ｒ１、Ｒ２を
使用してそれぞれの回路のチャージやディスチャージを
実行している。しかし、分圧回路も抵抗Ｒ１、Ｒ２を使
用しているため、チャージやディスチャージと、分圧と
のいずれかを調整しようとして抵抗Ｒ１や抵抗Ｒ２の定
数（例えば、Ｒ１とＲ２との比）を変更すると、他の回
路に影響が出てしまう。

【０００９】例えば入力の周波数やビットパターンによ
り、P DET回路401のディスチャージ時間を変更するため
には、抵抗Ｒ１や抵抗Ｒ２の値を変更する必要がある
が、そうすると当然M DET回路のチャージ時間も変化し
てしまう。

【００１０】また、スレッショルドレベルが最適になる
ように分圧回路を調節していたとすると、チャージやデ
ィスチャージを調整しようとして抵抗Ｒ１と抵抗Ｒ２と
の比を変更すると、分圧回路のバランスも崩れてしま
う。その結果、入力信号Vinのパターンによっては、ど
うしても目的とする性能が得られないことになる。

【００１１】また、抵抗Ｒ１と抵抗Ｒ２との合成抵抗や
P DET回路401内のコンデンサで決定される時定数、ある
いは抵抗Ｒ１と抵抗Ｒ２との合成抵抗やM DET回路402内
のコンデンサで決定される時定数に比べて、入力信号Vi
nの周波数が低い場合にも問題がある。

【００１２】図１３（ａ）は、図１２に示されたスレッ
ショルドレベル信号出力回路４における信号のレベルを
示し、図１３（ｂ）は、図１２に示されたスレッショル
ドレベル信号出力回路４における信号のレベルを示す。

【００１３】入力信号Vinの周波数が低い場合、図１３
（ａ）の時点61や時点62に示されるように、ノードＡや
ノードＢの電位と入力信号Vinの電位とが重なってしま
うことになる。この結果、スレッショルドレベルが入力
信号レベルと一致してしまい、コンパレータ403は正確
にコンパレートすることができない。

【００１４】また、交流増幅回路などにより、低周波成
分がカットされた信号が入力された場合、入力信号Vin
が急に下降すると、M DET回路402は最小ピーク電圧を検
出する形でＢ点の電位を入力信号Vinに追随させる。そ
の時点ではP DET回路401はM DET回路402の出力によりデ
ィスチャージされる形となり、それに伴いノードＡの電
位は下降していく。最小ピーク電位を検出した後、M DE
T回路402はP DET回路401の出力によりチャージされ、そ
れに伴いＢ点の電位は、入力信号Vinのカーブに沿って
上昇する。この結果、図１３（ｂ）の時点63に示される
ように、ノードＡの電位とノードＢの電位とが等しくな
ると、P DET回路401とM DET回路402との両回路は充電も
放電もされず、その時点での電位を保持してしまう。そ
の結果、入力信号Vinが急に上昇するまでは、図１３
（ｂ）の時点64に示されるように、コンパレータは入力
信号Vinを正常にコンパレートできないことになり、コ
ンパレータ出力電位（COMP出力電位）は、理想的なコン
パレータ出力電位（理想的なCOMP出力電位）から大きく
外れることになる。

【００１５】本発明は、従来のスレッショルドレベル出
力回路を改良して、上述のような問題点を取り除き、入
力信号の周波数に依存することなく動作可能なスレッシ
ョルドレベル出力回路を提供することを目的としてい
る。

【００１６】

【課題を解決するための手段】本発明のスレッショルド
レベル信号出力回路は、第１の方向に入力信号のレベル
をシフトする第１レベルシフト回路と、該第１の方向と
異なる第２の方向に該入力信号のレベルをシフトする第
２レベルシフト回路と、該第１レベルシフト回路の出力
の変化から該入力信号の変化に対応した第１参照値を生
成する第１参照値生成回路と、該第２レベルシフト回路
の出力の変化から該入力信号の変化に対応した第２参照
値を生成する第２参照値生成回路と、該第１参照値生成
回路を制御する第１調整回路と、該第２参照値生成回路
を制御する第２調整回路と、該第１参照値と該第２参照
値とを利用してスレッショルドレベル信号を生成する回
路とを備え、該第１調整回路は、該入力信号と該第１参
照値との差を小さくするように該第２参照値に基づいて
該第１参照値生成回路を制御し、該第２調整回路は、該
入力信号と該第２参照値との差を小さくするように該第
１参照値に基づいて該第２参照値生成回路を制御し、こ
れにより、上記目的が達成される。

【００１７】前記スレッショルドレベル信号出力回路
は、前記入力信号と前記第１参照値と前記第２参照値と
を監視し、前記第１調整回路および前記第２調整回路を
制御する回路をさらに備えていてもよい。

【００１８】本発明の信号処理回路は、第１の方向に入
力信号のレベルをシフトする第１レベルシフト回路と、
該第１の方向と異なる第２の方向に該入力信号のレベル
をシフトする第２レベルシフト回路と、該第１レベルシ
フト回路の出力の変化から該入力信号の変化に対応した
第１参照値を生成する第１参照値生成回路と、該第２レ
ベルシフト回路の出力の変化から該入力信号の変化に対
応した第２参照値を生成する第２参照値生成回路と、該
第１参照値生成回路を制御する第１調整回路と、該第２
参照値生成回路を制御する第２調整回路と、該第１参照
値と該第２参照値とを利用してスレッショルドレベル信
号を生成する回路と、該入力信号と該スレッショルドレ
ベル信号とを比較する回路とを備え、該第１調整回路
は、該入力信号と該第１参照値との差を小さくするよう
に該第２参照値に基づいて該第１参照値生成回路を制御
し、該第２調整回路は、該入力信号と該第２参照値との
差を小さくするように該第１参照値に基づいて該第２参
照値生成回路を制御し、これにより、上記目的が達成さ
れる。

【００１９】前記信号処理回路は、前記入力信号と前記
第１参照値と前記第２参照値とを監視し、前記第１調整
回路および前記第２調整回路を制御する回路をさらに備
えていてもよい。

【００２０】前記信号処理回路は、前記入力信号を増幅
する増幅回路をさらに備えており、前記第１および第２
レベルシフト回路は、該増幅回路によって増幅された入
力信号のレベルをシフトしてもよい。

【００２１】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。

【００２２】（第１の実施の形態）図１は、本発明の第
１の実施の形態の信号処理回路10の構成を示す。

【００２３】信号処理回路10は、入力信号Vinを基にし
てスレッショルドレベル信号Voutを出力する回路（以
下、レベル検出回路と表記する）１と、入力信号Vinと
スレッショルドレベル信号Voutとを比較するコンパレー
タ（COMP.）110とを備えている。

【００２４】図２は、図１に示されるレベル検出回路１
の構成を示す。

【００２５】レベル検出回路１は、マイナス方向に入力
信号Vinのレベルをシフトする第１レベルシフト回路101
と、プラス方向に入力信号Vinのレベルをシフトする第
２レベルシフト回路102と、第１レベルシフト回路101の
出力の変化から入力信号Vinの変化に対応した第１参照
値USを生成する第１参照値生成回路103と、第２レベル
シフト回路102の出力の変化から入力信号Vinの変化に対
応した第２参照値LSを生成する第２参照値生成回路104
と、第１参照値生成回路103を制御する第１調整回路105
と、第２参照値生成回路104を制御する第２調整回路106
と、第１参照値USと第２参照値LSとを利用してスレッシ
ョルドレベル信号Voutを生成する分圧回路107とを備え
ている。

【００２６】第１調整回路105は、入力信号Vinと第１参
照値USとの差を小さくするように第２参照値LSに基づい
て第１参照値生成回路103を制御する。第２調整回路106
は、入力信号Vinと第２参照値LSとの差を小さくするよ
うに第１参照値USに基づいて第２参照値生成回路104を
制御する。

【００２７】信号USは、図２には示されていない配線で
第２調整回路106に入力される。また、信号LSは、図２
には示されていない配線で第１調整回路105に入力され
る。

【００２８】図３は、図１に示されるレベル検出回路１
を示す。

【００２９】第１レベルシフト回路101は、抵抗Ｒ１、
Ｒ２を備えている。第１レベルシフト回路101は、入力
信号Vinのレベルをマイナス電位方向にシフトする。

【００３０】第２レベルシフト回路102は、抵抗Ｒ７、
Ｒ８を備えている。第２レベルシフト回路102は、入力
信号Vinのレベルをプラス電位方向にシフトする。

【００３１】第１参照値生成回路（以下、ULS回路と表
記する）103は、オペアンプOPAMP１、OPAMP２と周辺回
路とを備えている。ULS回路103は、第１レベルシフト回
路101の出力から第１参照値USを生成する。ULS回路103
の周辺回路は、抵抗Ｒ３〜Ｒ５と、ダイオードＤ１と、
コンデンサＣ１とを備えている。

【００３２】第２参照値生成回路（以下、LLS回路と表
記する）104は、オペアンプOPAMP３、OPAMP４と周辺回
路とを備えている。LLS回路104は、第２レベルシフト回
路102の出力から第２参照値LSを生成する。LLS回路104
の周辺回路は、抵抗Ｒ９〜Ｒ11と、ダイオードＤ２と、
コンデンサＣ２とを備えている。

【００３３】第１調整回路105は、抵抗Ｒ６を備え、オ
ペアンプOPAMP４からの出力によりコンデンサＣ１をデ
ィスチャージする。第１調整回路105は、第１参照値調
整回路103を制御することで第１参照値USを調整する。

【００３４】第２調整回路106は、抵抗Ｒ12を備え、オ
ペアンプOPAMP２からの出力によりコンデンサＣ２をチ
ャージする。第２調整回路106は、第２参照値調整回路1
04を制御することで第２参照値LSを調整する。

【００３５】分圧回路107は、抵抗Ｒ13、Ｒ14を備えて
いる。スレッショルドレベル信号生成回路107は、ULS回
路103およびLLS回路104から出力された信号USおよびLS
を利用してスレッショルドレベル信号Voutを生成する。

【００３６】分圧回路107から出力されたスレッショル
ドレベル信号Voutは、コンパレータ110に入力される。

【００３７】次に図３を参照してレベル検出回路１の動
作を説明する。

【００３８】ある振幅の電圧値を有する入力信号Vinが
入力されると、抵抗Ｒ１、Ｒ２は、入力信号Vinをマイ
ナス電位方向にレベルシフトし、これをノードａ’に出
力する。また、抵抗Ｒ７、Ｒ８は、入力信号Vinをプラ
ス電位方向にレベルシフトし、これをノードａ”に出力
する。ULS回路103は、マイナス電位方向にレベルシフト
した信号の最大ピーク電圧を検出し、これを基にして参
照電圧USを出力する。LLS回路104は、プラス電位方向に
レベルシフトした信号の最小ピーク電圧を検出し、これ
を基にして参照電圧LSを出力する。

【００３９】ULS回路103で電位が保持されたとき、（図
３のCONTROL１として示される経路に沿って）コントロ
ール信号が流れ、抵抗Ｒ６を介して保持された電位を変
化させる。また、LLS回路104で電位が保持されたとき、
（図３のCONTROL２として示される経路に沿って）コン
トロール信号が流れ、抵抗Ｒ12を介して保持された電位
を変化させる。この結果、ULS回路103やLLS回路104でピ
ーク電圧が保持されても、これらの保持された電圧を解
除することが可能である。

【００４０】レベル検出回路１では、コンデンサＣ１、
Ｃ２のチャージやディスチャージを調整する第１および
第２調整回路105、106と、分圧回路107とが相互に依存
していないため、いずれかの回路を調整しようとしても
他の回路に影響が出ることがない。

【００４１】次にULS回路103の動作について説明する。
ノードａの電位が上昇すると、マイナス方向にレベルシ
フトされたノードａ’の電位も上昇し、オペアンプOPAM
P１の出力電位も上昇する。この結果、ダイオードＤ１
に順方向電流が流れる。このとき、コンデンサＣ１はチ
ャージされ、ノードｂの電位も上昇する。オペアンプOP
AMP２はボルテージフォロアであるため、信号USの電位
は、ノードｂの電位に等しくなる。信号USは、抵抗Ｒ４
を介し、オペアンプOPAMP１の反転入力端子に入力さ
れ、フィードバック制御される。この結果、信号USの電
位がノードａ’の電位と等しくなるまで、オペアンプOP
AMP１はコンデンサＣ１をチャージする。

【００４２】ノードａの電位が下降すると、マイナス方
向にレベルシフトされたノードａ’の電位も下降し、オ
ペアンプOPAMP１の出力電位も下降する。この結果、ダ
イオードＤ１は逆バイアスとなる。抵抗Ｒ６を備える第
１調整回路105から出力がなければ、コンデンサＣ１は
電位を保持する。抵抗Ｒ６を備える第１調整回路105か
らの出力があれば、コンデンサＣ１はディスチャージさ
れる。抵抗Ｒ５はピークホールドの精度を高めるための
調整用として使われているが、通常、抵抗Ｒ６の抵抗値
を抵抗Ｒ５の抵抗値に比べ、はるかに高い値に設定し、
ピークホールドを優先させる。

【００４３】次に、LLS回路104の動作について説明す
る。ノードａの電位が上昇すると、プラス方向にレベル
シフトされたノードａ”の電位も下降し、オペアンプOP
AMP３の出力電位も下降する。この結果、ダイオードＤ
２に順方向電流が流れる。また、コンデンサＣ２はディ
スチャージされ、ノードｄの電位も下降する。オペアン
プOPAMP４はボルテージフォロアであるため、信号LSの
電位は、ノードｄの電位に等しくなる。信号LSは、抵抗
Ｒ10を介し、オペアンプOPAMP３の反転入力端子に入力
され、フィードバック制御される。この結果、信号LSの
電位がノードａ”の電位と等しくなるまで、オペアンプ
OPAMP３はコンデンサＣ２をディスチャージする。

【００４４】ノードａの電位が上昇すると、プラス方向
にレベルシフトされたノードａ’の電位も上昇し、オペ
アンプOPAMP３の出力電位も上昇する。この結果、ダイ
オードＤ２は逆バイアスとなる。抵抗Ｒ12を備える第２
調整回路106から出力がなければ、コンデンサＣ２は電
位を保持する。抵抗Ｒ12を備える第２調整回路から出力
があれば、コンデンサＣ２はチャージされる。抵抗Ｒ11
はピークホールドの精度を高めるための調整用として使
われているが、通常、抵抗Ｒ12の抵抗値を抵抗Ｒ11の抵
抗値に比べ、はるかに高い値に設定し、ピークホールド
を優先させる。

【００４５】図４（ａ）は、図３に示されるレベル検出
回路１で処理される信号の変化を示す。

【００４６】図４では、横軸は時間軸であり、縦軸は電
位の大小を示す。以下、図３と図４とを参照して、レベ
ル検出回路１やコンパレータ110の動作を説明する。

【００４７】図４（ａ）に示すように、従来の回路では
コンパレートが不安定となるような時点51、52でも、信
号USおよび信号LSの電位と入力信号Vinの電位とが重な
ってしまうことはない。この結果、信号USの電位および
信号LSの電位を基にしたスレッショルド信号Voutのレベ
ル（図示せず）も、入力信号Vinのレベルと一致するこ
とがなく、コンパレータ110で正確にコンパレートする
ことができる。

【００４８】図５（ａ）は、図３に示されるレベル検出
回路１で処理される信号の変化を示し、図５（ｂ）は、
図３に示されるレベル検出回路１で処理される信号の変
化を示す。

【００４９】図５では、横軸は時間軸であり、縦軸は電
位の大きさを示す。以下、図３と図５とを参照して、レ
ベル検出回路１の動作を説明する。

【００５０】ここで、入力信号Vinの電位はノードａの
電位に等しい。また、ULS回路103の出力電位は信号USの
電位に等しく、LLS回路104の出力電位は信号LSの電位に
等しい。

【００５１】図５に示されるように時間ｔ０〜ｔ１の間
では、入力された信号Vinはまず急に減少する。信号LS
の電位は、ダイオードＤ２が順バイアスとなるため、入
力信号に追随して下降する。その後、入力信号Vinは一
定の電位を保ち、マーク（信号が急な増加や減少をしな
い状態）となる。

【００５２】コンデンサＣ２はULS回路103から抵抗Ｒ12
を通じチャージされ、信号LSの電位は上昇しようとする
が、オペアンプOPAMP３によるディスチャージの方が支
配的であるため、信号USの電位が信号LSの電位より高い
間は、入力信号が一定であれば、LLS回路104からの出力
も一定の電位で維持される。

【００５３】ULS回路103では、ダイオードＤ１が逆バイ
アスとなるため、コンデンサＣ１はLLS回路104からの出
力により抵抗Ｒ６を介してディスチャージされる。これ
にしたがって、ULS回路103の出力電位は低下していく。
やがて信号USの電位は信号LSの電位と等しくなる。この
時点での信号LSの電位は、ノードａの電位（入力信号の
電位）より高い。

【００５４】この状態が長時間続くと、ULS回路103の出
力とLLS回路104の出力とが同じ電位であり、ダイオード
Ｄ１、Ｄ２が逆バイアスの状態にあるため、各コンデン
サＣ１、Ｃ２はチャージもディスチャージもされず、コ
ンデンサＣ１、Ｃ２から次第に電荷が放電され、信号US
や信号LSの電位は低下する。信号USや信号LSの電位は低
下するが、従来の回路よりも優れた、低周波域での特性
を示す。そのため、レベル検出回路１は、従来の回路よ
りも優れた、低周波域での特性を示す。

【００５５】次に時間ｔ２〜ｔ３に示すように入力の直
流電位レベルが急激に上昇した場合の動作を説明する。
ULS回路103の出力はダイオードＤ１が順バイアスとなる
ため、瞬時に追随し、その後ｔ３までの間は、ULS回路1
03では、LLS回路104の出力によるディスチャージを受け
る。この場合、入力信号の下降曲線よりも、抵抗Ｒ６と
コンデンサＣ１とで構成する回路の時定数の方が小さく
なるように設計しておくと、オペアンプOPAMP４のディ
スチャージにより、（信号USの電位と等しい）ノードｂ
の電位がノードａ’の電位より少しでも低下すれば、ダ
イオードＤ１が順バイアスとなり、コンデンサＣ１がチ
ャージされ、ノードａ’の電位と等しくなるまで信号US
の電位が上昇する。この結果、入力信号Vinの直流電位
レベルが変化してもこれに追随するように信号USの電位
はノードａ’と同電位のまま下降する。このときも、ノ
ードａ’の電位はノードａの電位（入力信号Vinの電
位）より低い。

【００５６】一方LLS回路104では、ダイオードＤ２が逆
バイアスとなる。コンデンサＣ２はオペアンプOPAMP３
の出力によってディスチャージされることはなく、ULS
回路103から抵抗Ｒ１２を介して、チャージされること
になる。従って、LLS回路104の出力である信号LSの電位
は、コンデンサＣ２と抵抗Ｒ12との時定数によって決ま
る所定のカーブで上昇していく。

【００５７】次に、時間ｔ３〜ｔ４に示すように、プラ
ス電位方向に大きく上昇した直流電位のレベルが通常の
電位レベルまで低下していく過程での入力信号２のマー
ク部分についての動作を説明する。ここでは前述した入
力信号１のマーク部分とは異なり、信号電位が下降し続
けている。この場合はオペアンプOPAMP４による、コン
デンサＣ１のディスチャージにより、信号USの電位と信
号LSの電位とが等しくなっても、LLS回路104のダイオー
ドＤ２が常に順バイアスとなっているため、マークの時
間幅に関係なく信号USや信号LSの電位は、ノードａ”と
同電位のまま低下していき、追随性が失われることはな
い。このときのノードａ”の電位はノードａの電位より
高い。

【００５８】このように直流レベルで下降しつつあるマ
ーク状態で信号Vinが入力される場合は、LLS回路104の
ダイオードＤ２が常時順バイアスとなっているため、UL
S回路103およびLLS回路104のコンデンサＣ１、Ｃ２は、
時間ｔ０〜ｔ１で述べたような、チャージやディスチャ
ージを受けられない状態にはなり得ないことから、マー
クの時間幅に関係なく入力信号Vinを確実に追随でき
る。

【００５９】従って、ULS回路103およびLLS回路104から
出力された信号は、抵抗Ｒ13、Ｒ14で分圧され、その出
力Voutは図５（ｂ）のように入力信号に完全に追随する
ものとなる。これをコンパレータ110のスレッショルド
レベルVoutとして利用すると、図５に示す入力信号２の
部分のように、入力信号の直流レベルに変動があって
も、安定したスレッショルドレベルで波形整形を行うこ
とができる。

【００６０】（第２の実施の形態）図６は、本発明の第
２の実施の形態の信号処理回路20の構成を示す。

【００６１】信号処理回路20は、入力信号Vinを基にし
てスレッショルドレベル信号Voutを出力する回路（以
下、レベル検出回路と表記する）２と、入力信号Vinと
スレッショルドレベル信号Voutとを比較するコンパレー
タ（COMP.）210とを備えている。

【００６２】図７は、図６に示されたレベル検出回路２
の構成を示す。

【００６３】レベル検出回路２は、第１の実施の形態の
レベル検出回路１と異なり、入力信号Vinと第１参照値U
Sと第２参照値LSとを監視し、第１調整回路205および第
２調整回路206を制御する回路（以下、電位調整回路と
表記する）207、208を備えている。

【００６４】レベル検出回路２は、マイナス方向に入力
信号Vinのレベルをシフトする第１レベルシフト回路201
と、プラス方向に入力信号Vinのレベルをシフトする第
２レベルシフト回路202と、第１レベルシフト回路201の
出力の変化から入力信号Vinの変化に対応した第１参照
値USを生成する第１参照値生成回路203と、第２レベル
シフト回路202の出力の変化から入力信号Vinの変化に対
応した第２参照値LSを生成する第２参照値生成回路204
と、第１参照値生成回路203を制御する第１調整回路205
と、第２参照値生成回路204を制御する第２調整回路206
と、第１参照値USと第２参照値LSとを利用してスレッシ
ョルドレベル信号を生成する分圧回路209とを備えてい
る。

【００６５】第１調整回路205は、入力信号Vinと第１参
照値USとの差を小さくするように第２参照値LSに基づい
て第１参照値生成回路203を制御し、第２調整回路206
は、入力信号Vinと第２参照値LSとの差を小さくするよ
う第１参照値USに基づいて第２参照値生成回路204を制
御する。

【００６６】上述したように、レベル検出回路２は、電
位調整回路207、208を備えている。入力信号Vinや信号U
S、LSは、図７には示されていない配線で電位調整回路2
07、208に送られる。電位調整回路207は、入力信号Vin
と第１参照値USと第２参照値LSとを監視し、これらの信
号の大小に基づいて第１調整回路205を制御する。同様
に、電位調整回路208は、入力信号Vinと第１参照値USと
第２参照値LSとを監視し、これらの信号の大小に基づい
て第２調整回路206を制御する。

【００６７】第１の実施の形態のレベル検出回路１で
は、第１調整回路105は、第２参照値LSの変化に基づい
て第１参照値生成回路103を制御していたが、レベル検
出回路２の第１調整回路205は、電位調整回路207からの
制御に基づいて第１参照値生成回路203を制御する。同
様に、第２調整回路206は、電位調整回路208からの制御
に基づいて第２参照値生成回路204を制御する。

【００６８】図８は、図６に示された信号処理回路20を
示す。

【００６９】第１レベルシフト回路201は、抵抗Ｒ１、
Ｒ２を備えている。第１レベルシフト回路201は、入力
信号Vinのレベルをマイナス方向にシフトする。

【００７０】第２レベルシフト回路202は、抵抗Ｒ７、
Ｒ８を備えている。第１レベルシフト回路201は、入力
信号Vinのレベルをプラス方向にシフトする。

【００７１】第１参照値生成回路（以下、ULS回路と表
記する）203は、オペアンプOPAMP１、OPAMP２と周辺回
路とを備えている。ULS回路203は、第１レベルシフト回
路201の出力から第１参照値USを生成する。ULS回路203
の周辺回路は、抵抗Ｒ３〜Ｒ５と、ダイオードＤ１と、
コンデンサＣ１とを備えている。

【００７２】第２参照値生成回路（以下、LLS回路と表
記する）204は、オペアンプOPAMP３、OPAMP４と周辺回
路とを備えている。LLS回路204は、第２レベルシフト回
路202の出力から第２参照値LSを生成する。LLS回路204
の周辺回路は、抵抗Ｒ９〜Ｒ11と、ダイオードＤ２と、
コンデンサＣ２とを備えている。

【００７３】電位調整回路207は、コンパレータCOMP2、
COMP3と、NANDゲート（NAND）とを備えている。また、
電位調整回路208は、コンパレータCOMP4、COMP5と、AND
ゲート（AND）とを備えている。

【００７４】オペアンプOPAMP２、OPAMP４からの出力U
S、LSは、図８には示されていない配線でコンパレータC
OMP２〜COMP５に入力される。

【００７５】第１調整回路205は、抵抗Ｒ６を備え、電
位調整回路207がオペアンプOPAMP２、OPAMP４からの出
力および入力Vinの電位レベルを比較した結果に基づい
てコンデンサＣ１をチャージもしくはディスチャージす
る。第１調整回路205は、第１参照値USを調整する。

【００７６】第２調整回路206は、抵抗Ｒ12を備え、電
位調整回路208がオペアンプOPAMP２、OPAMP４からの出
力および入力Vinの電位レベルを比較した結果に基づい
てコンデンサＣ２をチャージもしくはディスチャージす
る。第２調整回路206は、第２参照値LSを調整する。

【００７７】分圧回路209は、抵抗Ｒ13、14を備えてい
る。分圧回路209は、第１参照値USと第２参照値LSとを
利用してスレッショルドレベル信号Voutを生成する。ス
レッショルドレベル信号Voutは、コンパレータ（COMP
１）210に入力される。

【００７８】次に、レベル検出回路２が備える電位調整
回路207、208について説明する。

【００７９】図３を参照して説明すると、第１の実施の
形態の信号処理回路10では、ULS回路103のコンデンサＣ
１のディスチャージを行う第１調整回路105は抵抗Ｒ６
を備え、オペアンプOPAMP４の出力をそのままコンデン
サＣ１に送っていた。また、LLS回路104のコンデンサＣ
２のチャージを行う第２調整回路106は抵抗Ｒ12を備
え、オペアンプOPAMP２の出力をそのままコンデンサＣ
２に送っていた。

【００８０】これに対して、再び図８を参照して説明す
ると、信号処理回路20のレベル検出回路２では、コンデ
ンサＣ１、Ｃ２のホールド電位をキャンセルするとき、
電位調整回路207、208の出力に基づいて、第１および第
２調整回路205、206がコンデンサＣ１、Ｃ２のホールド
電位を解除する。

【００８１】

【表１】表１は、電位調整回路207、208の出力する信号のパター
ンを示す。

【００８２】表１では、「Low」で示される信号は、コ
ンデンサＣ１、Ｃ２のホールド電位をマイナス方向に変
化させるように、第１および第２調整回路205、206に入
力される信号である。また、「Hi」で示される信号は、
コンデンサＣ１、Ｃ２のホールド電位をプラス方向に変
化させるように、第１および第２調整回路205、206に入
力される信号である。

【００８３】表１の(1)に示されるように、信号USの電
位および信号LSの電位が共に入力信号Vinのレベルより
高く、信号USの電位が信号LSの電位より高いとき、電位
調整回路（ULS側電位調整回路）207は、信号USの電位を
マイナス方向に変化させるように第１調整回路205へ信
号を送る。このとき、電位調整回路（LLS側電位調整回
路）208は、信号LSの電位をプラス方向に変化させるよ
うに第２調整回路206へ信号を送る。

【００８４】また、(2)に示されるように、信号USの電
位および信号LSの電位が共に入力信号Vinのレベルより
高く、信号LSの電位が信号USの電位以上のとき、電位調
整回路207は、信号USの電位をプラス方向に変化させる
ように第１調整回路205へ信号を送る。このとき、電位
調整回路208は、信号LSの電位をプラス方向に変化させ
るように第２調整回路206へ信号を送る。

【００８５】また、(3)に示されるように、信号USの電
位および信号LSの電位が共に入力信号Vinのレベルより
低く、信号USの電位が信号LSの電位より高いとき、電位
調整回路207は、信号USの電位をマイナス方向に変化さ
せるように第１調整回路205へ信号を送る。このとき、
電位調整回路208は、信号LSの電位をプラス方向に変化
させるように第２調整回路206へ信号を送る。

【００８６】さらに、(4)に示されるように、信号USの
電位および信号LSの電位が共に入力信号Vinのレベルよ
り低く、信号LSの電位が信号USの電位以上のとき、電位
調整回路207は、信号USの電位をマイナス方向に変化さ
せるように第１調整回路205へ信号を送る。このとき、
電位調整回路208は、信号LSの電位をマイナス方向に変
化させるように第２調整回路206へ信号を送る。

【００８７】すなわち、レベル検出回路２では、入力信
号Vin、ULS回路出力信号US、LLS回路出力信号LSの各電
位レベルの大小関係により、それぞれのコンデンサを充
電することや放電させることをコントロールすることが
できる。

【００８８】例えば、電位の大小関係が表１で(3)に示
されるような状態では、電位調整回路207は、信号USの
電位をマイナス方向に変化させるように第１調整回路20
5へ信号を送る。その結果、ULS回路203のコンデンサＣ
１はディスチャージを受け、ULS回路203の出力信号USの
電位は下降しようとするが、信号USの電位がノードａ’
の電位よりわずかでも下降すると、オペアンプOPAMP１
の出力によりダイオードＤ１が順バイアスとなり、コン
デンサＣ１はチャージされる。従って、ULS回路203の出
力は、入力信号Vinに電位の変動があってもノードａ’
の電位を維持する。一方、同じ条件の下で、電位調整回
路208は、信号LSの電位をプラス方向に変化させるよう
に第２調整回路206へ信号を送る。その結果、LLS回路20
4のコンデンサＣ２はチャージを受け、LLS回路204の出
力信号LSの電位は上昇する。

【００８９】信号LS点の電位と信号US点の電位とが等し
くなると、表１で(4)に示されるように、電位調整回路2
07は、信号USの電位をマイナス方向に変化させるように
第１調整回路205へ信号を送る。電位調整回路208は、信
号LSの電位をマイナス方向に変化させるように第２調整
回路206へ信号を送る。この結果、コンデンサＣ２はデ
ィスチャージを受け、信号LSの電位は下降することにな
る。

【００９０】このように、ULS回路203およびLLS回路204
の出力がピークホールド状態になっても、このホールド
状態は、電位調整回路207、208と調整回路205、206との
動作によりキャンセルされ、第１の実施の形態の調整回
路105、106と同様に動作することが可能である。ただ
し、第１の実施の形態のレベル検出回路１では、図５に
示される、入力信号１のマーク時間幅ｔ０〜ｔ１が極端
に長くなると信号USや信号LSの電位が等しくなり、コン
デンサＣ１、Ｃ２の自己放電やリーク電流によって、信
号USや信号LSの電位が、入力信号Vinに追随した電位レ
ベルを維持できなかった。

【００９１】しかし、レベル検出回路２では、このよう
な状態でも、ULS回路203やLLS回路204から完全に独立し
た電位調整回路207、208を備えているため、例えULS回
路203の出力とLLS回路204の出力とが同電位になったと
しても、調整回路205、206は、ULS回路203やLLS回路204
のうち一方の回路の影響を受けることがない。

【００９２】レベル検出回路２では、図５（ａ）に示す
ような信号が入力された場合、マーク部分の先頭でLLS
回路204が最小ピーク電位を検出し、その後表１(1)に示
すように電位調整回路207、208のコントロール信号によ
り、LLS回路204のコンデンサＣ２はチャージされ、ULS
回路203のコンデンサＣ１はディスチャージされる。こ
こまでは第１の実施の形態で説明したレベル検出回路１
と同様である。

【００９３】信号USと信号LS点とが同電位になった場
合、電位調整回路207、208の出力パターンは、表１(2)
の状態に切り替わり、LLS回路204のコンデンサＣ２は、
そのままチャージされ続け、信号レベルに追随していく
が、ULS回路203のコンデンサＣ１は、それまでディスチ
ャージされてきた状態から一転してチャージされること
となり、ULS回路203の出力レベルは、下降から上昇へと
転じる。信号USの電位が信号LSの電位より高くなると、
ULS回路203の出力電位は再度下降に転じる。

【００９４】従って、レベル検出回路２では、電位調整
回路207、208がノードａ、信号US、信号LSの３つの電位
レベルを比較し、コンデンサＣ１、Ｃ２の充放電をコン
トロールしているので、ULS回路203およびLLS回路204の
出力は共に、入力信号Vinに正確に追随していく。

【００９５】（第３の実施の形態）図９は、本発明の第
３の実施の形態の信号処理回路３の構成を示す。

【００９６】信号処理回路３は、第２の実施の形態の信
号処理回路20と異なり、増幅回路301を備えている。増
幅回路301は、入力信号Vinを増幅し、信号Vgを出力す
る。

【００９７】また、信号処理回路３は、スレッショルド
レベル信号を出力する回路（以下、レベル検出回路と表
記する）302と、増幅回路301で増幅された入力信号Vgと
スレッショルドレベル信号Voutとを比較するコンパレー
タ（COMP.）303とを備えている。

【００９８】レベル検出回路302の構成は、第２の実施
の形態で説明したレベル検出回路２の構成と同じであ
る。従って、レベル検出回路302は、レベル検出回路２
と同様の動作が可能である。

【００９９】図１０は、図９に示された信号処理回路３
を示す。

【０１００】増幅回路301は、オペアンプOPAMP５と、周
辺回路とを備えている。増幅回路301の周辺回路は、抵
抗Ｒａ、Ｒｂ、Ｒｃ、ＲｄとコンデンサＣａとを備えて
いる。増幅回路301は、入力信号Vinを増幅して、これに
基づいて信号Vgを出力する。増幅された信号Vgは、レベ
ル検出回路302に入力される。

【０１０１】レベル検出回路302は、マイナス方向に入
力信号Vinのレベルをシフトする第１レベルシフト回路3
1と、プラス方向に入力信号Vinのレベルをシフトする第
２レベルシフト回路32と、第１レベルシフト回路31の出
力の変化から入力信号Vinの変化に対応した第１参照値U
Sを生成する第１参照値生成回路33と、第２レベルシフ
ト回路32の出力の変化から入力信号Vinの変化に対応し
た第２参照値LSを生成する第２参照値生成回路34と、第
１参照値生成回路33を制御する第１調整回路35と、第２
参照値生成回路34を制御する第２調整回路36と、第１参
照値USと第２参照値LSとを利用してスレッショルドレベ
ル信号を生成する分圧回路39とを備えている。

【０１０２】第１調整回路35は、入力信号Vinと第１参
照値USとの差を小さくするように第２参照値LSに基づい
て第１参照値生成回路33を制御し、第２調整回路36は、
入力信号Vinと第２参照値LSとの差を小さくするように
第１参照値USに基づいて第２参照値生成回路34を制御す
る。

【０１０３】また、レベル検出回路302は、入力信号Vin
と第１参照値USと第２参照値LSとを監視し、第１調整回
路35および第２調整回路36を制御する電位調整回路37、
38をさらに備えている。

【０１０４】第１レベルシフト回路31は、抵抗Ｒ１、Ｒ
２を備えている。第１レベルシフト回路31は、増幅回路
301によって増幅された信号Vgのレベルをマイナス方向
にシフトする。

【０１０５】第２レベルシフト回路32は、抵抗Ｒ７、Ｒ
８を備えている。第２レベルシフト回路は、増幅回路30
1によって増幅された信号Vgのレベルをプラス方向にシ
フトする。

【０１０６】第１参照値生成回路（以下、ULS回路と表
記する）33は、オペアンプOPAMP１、OPAMP２と周辺回路
とを備えている。ULS回路33の周辺回路は、抵抗Ｒ３〜
Ｒ５とダイオードＤ１とコンデンサＣ１とを備えてい
る。ULS回路33は、第１レベルシフト回路31の出力から
第１参照値USを生成する。

【０１０７】第２参照値生成回路（以下、LLS回路と表
記する）34は、オペアンプOPAMP３、OPAMP４と周辺回路
とを備えている。LLS回路34の周辺回路は、抵抗Ｒ９〜
Ｒ11とダイオードＤ２とコンデンサＣ２とを備えてい
る。LLS回路34は、第２レベルシフト回路36の出力から
第２参照値LSを生成する。

【０１０８】電位調整回路37は、コンパレータCOMP2、C
OMP3とNANDゲート(NAND)とを備えている。電位調整回路
38は、コンパレータCOMP2、COMP3とANDゲート(AND)とを
備えている。

【０１０９】第１調整回路35は、抵抗Ｒ６を備え、電位
調整回路37がオペアンプOPAMP２、OPAMP４からの出力お
よび入力Vinの電位レベルを比較した結果に基づいてコ
ンデンサＣ１をチャージもしくはディスチャージする。
第１調整回路35は、第１参照値USを調整する。

【０１１０】第２調整回路36は、抵抗Ｒ12を備え、電位
調整回路38がオペアンプOPAMP２、OPAMP４からの出力お
よび入力Vinの電位レベルを比較した結果に基づいてコ
ンデンサＣ２をチャージもしくはディスチャージする。
第２調整回路36は、第２参照値LSを調整する。

【０１１１】分圧回路39は、抵抗Ｒ13、14を備えてい
る。分圧回路39は、第１参照値生成回路33と第２参照値
生成回路34とから出力された信号US、LSを利用してスレ
ッショルドレベル信号Voutを生成する。

【０１１２】増幅回路301で増幅された入力信号Vgと、
スレッショルドレベル信号Voutとは、コンパレータ(COM
P１)303に入力される。

【０１１３】信号処理回路３では、レベル検出回路302
の機能により、第２の実施の形態の信号処理回路20と同
様に、図５に示すような入力信号Vinを入力しても、直
流レベルでの入力信号Vinの変動の影響を受けることが
ない。従って、コンパレータ303は、正常なコンパレー
トをすることが可能である。

【０１１４】図４（ｂ）は、図１０に示された増幅回路
301、レベル検出回路302、およびコンパレータ303で処
理される信号の変化を示す。

【０１１５】図４（ｂ）に示すように、交流増幅回路な
どによって低周波成分がカットされた信号Vinが入力さ
れた場合、時点53で信号USおよび信号LSの電位が等しく
なっても、信号USおよび信号LSの電位がそのまま保持さ
れることがなく、両信号の電位は入力信号Vinに追随す
る。その結果、スレッショルド信号Voutをコンパレータ
303に入力すると、時点53より後の時間の一点54でも、
入力信号が正常にコンパレートされ、所望の出力電位
（COMP出力電位）が得られる。

【０１１６】図１１（ａ）は、図１０に示された増幅回
路301およびレベル検出回路302で処理される信号の変化
を示し、図１１（ｂ）は、図１０に示されたコンパレー
タ303で処理される信号の変化を示す。

【０１１７】増幅回路301の低域カットオフ周波数より
も大幅に低い、ほとんどＤＣに近い成分を有する信号が
連続して入力された場合には、増幅信号Vgは、図１1
（ａ）に示すように入力信号Vinの低周波成分がカット
された信号となる。信号処理回路３では、第２の実施の
形態で説明したのと同様に、ULS回路33およびLLS回路34
の出力電位は、入力信号Vinの電位に追随し続ける。こ
の結果、コンパレータ303で波形整形が実施された後
は、図１１（ｂ）に示されるように、入力信号Vinの交
流成分は正確に復調されることになる。

【０１１８】このため、信号処理回路３では、処理すべ
き入力信号Vinの周波数に依存することなしに、増幅回
路301の低域カットオフ周波数を自由に設定できる。つ
まり、レベル検出回路302の構成は第２の実施の形態の
レベル検出回路２と同様であるが、レベル検出回路302
からの出力をコンパレータ303のスレッショルドレベル
として利用した場合、増幅回路301を備えているので、
入力信号Vinの周波数成分に制限されずに、増幅回路301
のカップリングコンデンサを自由に選択できることにな
る。このため、システムの小型化や軽量化、さらにコス
トダウンに大きく寄与できる。

【０１１９】

【発明の効果】本発明の信号処理装置によれば、第２参
照値に基づいて入力信号と第１参照値との差が小さくな
るように第１参照値が生成され、第１参照値に基づいて
入力信号と第２参照値との差が小さくなるように第２参
照値が生成され、スレッショルドレベル信号は、第１参
照値と第２参照値とを利用して生成される。これによ
り、入力信号の直流レベルが変動する場合でも、それに
基づいてスレッショルドレベルを自動的に追随させるこ
とができる。その結果、入力信号を正確にコンパレート
することができる。

【０１２０】また本発明の信号処理装置では、従来技術
では困難であった低周波入力信号まで、入力信号とスレ
ッショルドレベル信号とを比較する回路が正確にコンパ
レートをすることができ、スレッショルドレベルを自動
的に調整することができる。

【０１２１】さらに、本発明の信号処理装置では、第１
調整回路や第２調整回路と、スレッショルドレベル信号
を生成する回路とが相互に依存していないため、いずれ
かの回路を調整しようとしても他の回路に影響が出るこ
とがない。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の信号処理回路10の
構成を示す図である。

【図２】図１に示されるレベル検出回路１の構成を示す
図である。

【図３】図１に示されるレベル検出回路１を示す図であ
る。

【図４】（ａ）は図３に示されるレベル検出回路１で処
理される信号の変化を示す図、（ｂ）は図１０に示され
た増幅回路301、レベル検出回路302、およびコンパレー
タ303で処理される信号の変化を示す図である。

【図５】（ａ）は図３に示されるレベル検出回路１で処
理される信号の変化を示す図、（ｂ）は図３に示される
レベル検出回路１で処理される信号の変化を示す図であ
る。

【図６】本発明の第２の実施の形態の信号処理回路20の
構成を示す図である。

【図７】図６に示されたレベル検出回路２の構成を示す
図である。

【図８】図６に示された信号処理回路20を示す図であ
る。

【図９】本発明の第３の実施の形態の信号処理回路３の
構成を示す図である。

【図１０】図９に示された信号処理回路３を示す図であ
る。

【図１１】（ａ）は図１０に示された増幅回路301およ
びレベル検出回路302で処理される信号の変化を示す
図、（ｂ）は図１０に示されたコンパレータ303で処理
される信号の変化を示す図である。

【図１２】実開昭５９−６３３３号公報記載のスレッシ
ョルドレベル信号出力回路４を示す図である。

【図１３】（ａ）は図１２に示されたスレッショルドレ
ベル信号出力回路４における信号のレベルを示す図、
（ｂ）は図１２に示されたスレッショルドレベル信号出
力回路４における信号のレベルを示す図である。

【符号の説明】

101 第１レベルシフト回路 102 第２レベルシフト回路 103 第１参照値生成回路 104 第２参照値生成回路 105 第１調整回路 106 第２調整回路 107 分圧回路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2G035 AA07 AB04 AC01 AC05 AC16 AC21 AC22 AD02 AD03 AD04 AD11 AD17 AD20 AD23 AD56 5J039 DA01 DA12 DB06 DB14 DC02 KK19 KK22 KK28 KK34 MM16

Claims

【特許請求の範囲】

【請求項１】第１の方向に入力信号のレベルをシフト
する第１レベルシフト回路と、該第１の方向と異なる第
２の方向に該入力信号のレベルをシフトする第２レベル
シフト回路と、該第１レベルシフト回路の出力の変化か
ら該入力信号の変化に対応した第１参照値を生成する第
１参照値生成回路と、該第２レベルシフト回路の出力の
変化から該入力信号の変化に対応した第２参照値を生成
する第２参照値生成回路と、該第１参照値生成回路を制
御する第１調整回路と、該第２参照値生成回路を制御す
る第２調整回路と、該第１参照値と該第２参照値とを利
用してスレッショルドレベル信号を生成する回路とを備
え、該第１調整回路は、該入力信号と該第１参照値との
差を小さくするように該第２参照値に基づいて該第１参
照値生成回路を制御し、該第２調整回路は、該入力信号
と該第２参照値との差を小さくするように該第１参照値
に基づいて該第２参照値生成回路を制御する、スレッシ
ョルドレベル信号出力回路。
【請求項２】スレッショルドレベル信号出力回路は、
前記入力信号と前記第１参照値と前記第２参照値とを監
視し、前記第１調整回路および前記第２調整回路を制御
する回路をさらに備えた、請求項１に記載のスレッショ
ルドレベル信号出力回路。
【請求項３】第１の方向に入力信号のレベルをシフト
する第１レベルシフト回路と、該第１の方向と異なる第
２の方向に該入力信号のレベルをシフトする第２レベル
シフト回路と、該第１レベルシフト回路の出力の変化か
ら該入力信号の変化に対応した第１参照値を生成する第
１参照値生成回路と、該第２レベルシフト回路の出力の
変化から該入力信号の変化に対応した第２参照値を生成
する第２参照値生成回路と、該第１参照値生成回路を制
御する第１調整回路と、該第２参照値生成回路を制御す
る第２調整回路と、該第１参照値と該第２参照値とを利
用してスレッショルドレベル信号を生成する回路と、該
入力信号と該スレッショルドレベル信号とを比較する回
路とを備え、該第１調整回路は、該入力信号と該第１参
照値との差を小さくするように該第２参照値に基づいて
該第１参照値生成回路を制御し、該第２調整回路は、該
入力信号と該第２参照値との差を小さくするように該第
１参照値に基づいて該第２参照値生成回路を制御する、
信号処理回路。
【請求項４】前記信号処理回路は、前記入力信号と前
記第１参照値と前記第２参照値とを監視し、前記第１調
整回路および前記第２調整回路を制御する回路をさらに
備えた、請求項３に記載の信号処理回路。
【請求項５】前記信号処理回路は、前記入力信号を増
幅する増幅回路をさらに備えており、前記第１および第
２レベルシフト回路は、該増幅回路によって増幅された
入力信号のレベルをシフトする、請求項３に記載の信号
処理回路。