KR101158971B1 - 반도체 제조장치 및 반도체 제조방법 - Google Patents

반도체 제조장치 및 반도체 제조방법 Download PDF

Info

Publication number
KR101158971B1
KR101158971B1 KR1020090022514A KR20090022514A KR101158971B1 KR 101158971 B1 KR101158971 B1 KR 101158971B1 KR 1020090022514 A KR1020090022514 A KR 1020090022514A KR 20090022514 A KR20090022514 A KR 20090022514A KR 101158971 B1 KR101158971 B1 KR 101158971B1
Authority
KR
South Korea
Prior art keywords
wafer
rectifying
reaction chamber
gas
rotating body
Prior art date
Application number
KR1020090022514A
Other languages
English (en)
Other versions
KR20090101830A (ko
Inventor
히로노부 히라타
신이치 미타니
Original Assignee
가부시키가이샤 뉴플레어 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 뉴플레어 테크놀로지 filed Critical 가부시키가이샤 뉴플레어 테크놀로지
Publication of KR20090101830A publication Critical patent/KR20090101830A/ko
Application granted granted Critical
Publication of KR101158971B1 publication Critical patent/KR101158971B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45587—Mechanical means for changing the gas flow
    • C23C16/45591—Fixed means, e.g. wings, baffles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Abstract

본 발명은 반도체 제조장치 및 반도체 제조방법에 관한 것으로, 반도체 제조장치에서 반응실 내에 상부에 웨이퍼를 유지하는 홀더와 내부에 웨이퍼를 가열하는 히터가 설치되는 회전체와, 웨이퍼를 회전시키는 회전구동기구와, 반응실에 소정 유량의 프로세스 가스를 공급하는 가스공급기구와, 반응실로부터 가스를 배출하고, 반응실내를 소정의 압력으로 제어하는 가스배출기구와, 공급된 프로세스 가스를 정류하여 홀더에 유지된 웨이퍼 상에 공급하는 정류판을 갖고, 정류판 하부에 일체로 설치되고, 상단의 내부 직경보다 하단의 내부 직경이 크고, 웨이퍼상으로부터 외주 방향으로 배출되는 가스를 하방으로 정류하는 환상(環狀)의 정류핀과, 정류판과 웨이퍼의 수직 거리, 및 정류핀과 회전체 상면의 수직 거리가, 각각 소정의 거리가 되도록 제어하는 거리제어기구를 구비함으로써 성막 효율을 향상시키는 것을 특징으로 한다.

Description

반도체 제조장치 및 반도체 제조방법{MANUFACTURING APPARATUS FOR SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은 예를 들어 반도체 웨이퍼 상에, 가열하면서 프로세스 가스를 공급하고, 고속 회전하면서 성막을 실시하는 반도체 제조장치 및 반도체 제조방법에 관한 것이다.
본 발명은 2008년 3월 24일 출원된 일본 특허 출원 번호 2008-075956를 우선권 주장하여 그에 기초하였으며, 전체 내용을 참조로 병합하였다.
최근, 반도체 장치의 저가격화, 고성능화의 요구에 따라서, 막두께 균일성의 향상, 더스트의 저감 등과 함께 성막 공정에서의 높은 생산성이 요구되고 있다.
이와 같은 요구를 만족시키기 위해 사용되는 방법으로서 일본 공개특허공보 평11-67675호에서 매엽식(枚葉式) 에피택시얼 성막 장치를 사용하여, 고속 회전하면서 가열하여 성막하는 방법이 개시되어 있다. 또한, 예를 들어 φ300㎜의 대직경 웨이퍼를 사용하고 또한 저렴한 트리클로로실란(이하 TCS라고 기재), 디클로로실란 등의 Cl계 소스 가스를 높은 효율로 사용함으로써, 한층 더한 생산성의 향상이 기대되고 있다.
그러나, 예를 들어 IGBT(절연 게이트형 바이폴라 트랜지스터) 등에 사용되는 150㎛를 초과하는 후막(厚膜)의 에피택시얼막을 형성할 때, 충분한 생산성을 얻기 곤란하다는 문제가 있다.
본 발명은 성막 속도, 소스 가스의 이용 효율을 향상시키고 높은 생산성을 얻는 것이 가능한 반도체 제조장치 및 반도체 제조방법을 제공하는 것을 목적으로 하는 것이다.
본 발명의 한 형태의 반도체 제조장치는 웨이퍼가 도입되고, 성막 처리되는 반응실과, 상부에 도입된 웨이퍼를 유지하는 홀더와 내부에 웨이퍼를 가열하는 히터가 설치되는 회전체와, 회전체에 접속되고, 웨이퍼를 회전시키는 회전구동기구와, 반응실에 소정 유량의 프로세스 가스를 공급하는 가스공급기구와, 반응실로부터 가스를 배출하고, 반응실 내를 소정의 압력으로 제어하는 가스배출기구와, 공급된 프로세스 가스를 정류하여 홀더에 유지된 웨이퍼 상에 공급하는 정류판을 포함한다. 또한, 정류판 하부에 일체로 설치되고, 상단의 내부 직경보다 하단의 내부 직경이 크고, 웨이퍼상으로부터 외주 방향으로 배출되는 배기 가스를 하방으로 정류하는 환상의 정류핀과, 정류판과 웨이퍼의 수직 거리, 그리고 정류핀과 회전체 상면의 수직 거리를 외주 방향으로 배출된 상기 배기 가스의 상기 웨이퍼 상으로의 역류량이 소정량이 되도록 제어하는 거리제어기구를 포함한다.
본 발명의 반도체 제조방법은 반응실내에서 웨이퍼를 유지하고; 상기 웨이퍼상에 형성되는 공간의 높이를 조정하며; 반응실내를 소정의 압력으로 제어하고; 웨이퍼를 가열하고 회전시키면서, 상방으로부터 웨이퍼 상에 프로세스 가스를 정류하여 공급하고; 잉여의 프로세스 가스 및 프로세스 가스로부터 생성된 반응 부생성물을 포함하는 배기 가스를, 웨이퍼의 회전에 의해 웨이퍼상으로부터 외주 방향으로 배출하는 것을 포함한다. 또한, 외주 방향으로 배출된 배기 가스의 웨이퍼 상으로의 역류량이 소정량이 되도록 배기 가스를 웨이퍼의 주변에서 소정의 경사로 정류하여 하방으로 배출하는 것을 포함한다.
본 발명의 추가적인 목적과 이점이 다음의 구체적인 내용에 의해 설명될 것이며, 일부분이 구체적인 내용에 의해 명확해지거나 본 발명의 실시예에 의해 이해될 수 있다. 본 발명의 목적과 이점은 이후에 자세히 지시된 수단과 조합에 의해 이해되고 얻어질 수 있다.
본 발명의 반도체 제조장치 및 반도체 제조방법에 따르면 성막 속도, 소스 가스의 이용 효율을 향상시키고 높은 생산성을 얻는 것이 가능하다.
이하에, 본 발명에 관한 실시예에 대해서 도면을 참조하여 설명한다.
(실시예 1)
도 1에 본 실시 형태의 반도체 제조장치의 단면을 도시한다. 웨이퍼(w)가 성막 처리되는 반응실(11)에는 회전체(12)가 설치되어 있다. 회전체(12)의 상부에는 도입된 웨이퍼를 유지하는 홀더(13)가 설치되고, 그 하부에 홀더(13)를 지지하 는 링(14)이 설치되어 있다. 이 링(14)의 내부에는 웨이퍼를 가열하는 인히터(15a), 아웃히터(15b) 등이 설치되어 있다.
회전체(12)의 외주에는 방사된 열을 반사하여 열효율을 향상시키기 위한 반사판(16)이 설치되어 있다. 또한, 이 회전체(12)는 반응실(11) 하부의 개구부를 통하여 웨이퍼(w)를 회전시키는 회전구동기구(17)와 접속되어 있다.
반응실(11) 상부에는 가스종(種) 및 그 유량을 제어하는 기구(도시하지 않음)와 접속되고, 반응실(11)에 소정 유량의 프로세스 가스를 공급하는 가스 공급구(18)가 배치되어 있다. 반응실(11) 하부에는 압력계(도시하지 않음), 펌프(도시하지 않음) 등과 접속되고, 반응실(11)로부터 가스를 배출하고, 반응실(11) 내를 소정의 압력으로 제어하는 가스 배출구(19)가 설치되어 있다.
회전체(12)의 상방에는 공급된 프로세스 가스를 정류하여 웨이퍼 상에 공급하는 정류판(20)이 설치되고, 반응실(11)의 벽면을 덮는 라이너(21)와 일체화되어 있다. 이 정류판(20)의 하부에서 상단의 내부 직경보다 하단의 내부 직경이 크고, 예를 들어 석영으로 형성되고, 웨이퍼(w)상으로부터 외주 방향으로 배출되는 가스를 하방으로 정류하는 환상의 정류핀(22)이 고정되어 있다.
정류판(20), 정류핀(22)과 일체화된 라이너(21)는 반응실(11)의 외부에 설치된 승강 기구(23)에 접속되고, 라이너(21)를 승강시킴으로써 웨이퍼상의 공간의 높이인 정류판(20)과 웨이퍼와의 수직 거리, 및 웨이퍼 주변상의 공간의 높이인 정류핀(22)과 회전체(12) 상면의 수직 거리가, 각각 소정의 거리가 되도록 제어하는 것이 가능해져 있다.
이와 같은 반도체 제조장치를 사용하여 예를 들어 Si 웨이퍼 상에 Si 에피택시얼막이 형성된다. 예를 들어 φ200㎜의 웨이퍼(w)가 반응실(11)에 도입되고, 홀더(13) 상에 배치된다. 라이너(21)의 강하에 의해 정류판(20)과 웨이퍼, 및 정류핀(22)과 회전체(12) 상면이 동일한 변화량에 근접하고, 소정의 거리가 되도록 제어된다. 인히터(15a), 아웃 히터(15b)에 의해 웨이퍼(w)의 온도가 1100℃가 되도록 제어된다. 회전구동기구(17)에 의해 웨이퍼(w)가 예를 들어 900rpm으로 회전된다.
가스 공급구(18)에서, 예를 들어 TCS 농도가 2.5%가 되도록 조제된 프로세스 가스가, 예를 들어 50SLM으로 도입된다. 프로세스 가스는 정류판(20)을 통하여 정류 상태에서 웨이퍼(w) 상에 공급되고, 웨이퍼(w) 상에 Si 에피택시얼막을 성장시킨다.
도 2a에 종래의 가스의 흐름을 모식적으로 도시한다. 웨이퍼(w) 상에 공급되고 잉여가 된 TCS를 포함하는 프로세스 가스, 희석 가스, 반응 부생성물인 HCl 등의 가스(배기 가스)는 화살표로 나타낸 바와 같이 웨이퍼(w)의 회전에 의해 외주 방향으로 배출된다. 그러나, 이 때 일부의 가스가 대류 등에 의해 웨이퍼(w) 상에 역류된다.
Cl계 소스 가스를 사용한 에피택시얼 성장에서 예를 들어 TCS를 사용한 경우, TCS와 H2가 공급되면,
Figure 112009015997622-pat00001
의 반응이 우측으로 진행함으로써, Si에피택시얼막이 형성되지만, Si와 함께 HCl이 생성된다. (1)에 나타내는 반응은 복수의 반응으로 이루어진 평형 반응이므로 배출될 HCl이 역류하여 가스가 치환되지 않으면 웨이퍼(w) 상의 HCl 몰비가 높아지고 평형은 좌측으로 시프트한다. 이와 같이 하여 Si의 생성 반응의 진행이 억제되고 에피택시얼 성장률이 저하되는 것으로 생각된다.
따라서, 가스의 역류를 억제함으로써 에피택시얼 성장률의 저하를 억제할 수 있다고 생각된다. 그래서, 도 2b에 도시한 바와 같이 웨이퍼(w) 주변상에 정류핀(22)을 설치하고 정류하여 하방으로 배출함으로써, 어느 정도 가스의 역류를 억제할 수 있다. 점성류는 압력에 반비례하는 프로세스 가스 중의 분자의 평균 자유 공정(mean free path)(λ)이 반응실(11)의 사이즈(L) 보다도 충분히 작을 때에 형성된다. 반응로(11) 내가 예를 들어 1333Pa(10Torr) 정도 이상으로 제어되고 있을 때, 반응로(11) 내에 점성류가 형성된다.
점성류가 형성되어 있을 때, 정류핀(22)에 의해 홀더(13) 등과의 간극이 좁아짐으로써 점성 저항이 증대된다. 점성 저항의 증대에 의해, 외주 방향으로의 유량을 억제할 수 있다. 외주 방향으로의 유량과 역류량의 차는 프로세스 가스의 공급량과 거의 일치하여 일정하므로, 외주 방향으로의 유량을 억제함으로써 역류량을 억제하는 것이 가능해진다.
이와 같은 정류핀(22)을 설치했을 때, 역류량은 정류판(20)과 웨이퍼의 수직 거리, 및 정류핀(22)과 회전체(12) 상면과의 수직 거리에 의존한다. 수평 거리가 아니라 수직 거리를 작게 함으로써 점성 저항이 증대되므로, 역류를 억제할 수 있다.
예를 들어 정류판(20)과 웨이퍼의 수직 거리를 40% 정도로 하면, 역류량을 40% 정도 감소시킬 수 있다. 또한, 정류핀(22)과 회전체(12) 상면과의 수직 거리를 1/14 정도로 하면 역류량을 1/3 이하로 억제할 수 있다.
웨이퍼(w)를 홀더(13) 상에 반입?배치하기 위해서는 정류핀(22) 하단을 웨이퍼(w)의 상면보다 어느 정도 상방으로 설치할 필요가 있다. 정류핀(22)을 고정하면, 수직 거리를 작게 하는 데에는 구조적인 한계가 있다. 그 때문에, 웨이퍼(w)를 홀더(13)에 배치한 후에 정류판(20), 정류핀(22)을 하강시킴으로써, 수직 거리를 작게 할 수 있다.
정류핀(22)을 수직 거리를 작게 하여 설치함으로써, 정류핀(22)을 설치하지 않는 경우의 40% 정도까지 역류를 억제할 수 있기 때문에 에피택시얼 성장률을 4% 정도 향상시키는 것이 가능해진다.
정류핀(22)에는 프로세스 가스가 흐름으로써 퇴적물이 생성된다. 역류를 억제함으로써, 정류핀(22)에 생성된 퇴적물로부터 기인하는 더스트의 웨이퍼(w) 상으로의 부착을 억제하는 것이 가능해진다. 또한, 역류에 의한 웨이퍼(w) 상으로의 프로세스 가스의 흐름으로의 영향을 억제할 수 있으므로, 막두께의 웨이퍼면 내 균일성을 2% 정도 향상시키는 것이 가능해진다.
한편, 가스의 역류량은 회전수에도 의존하고, 회전수의 증대에 따라 증대하 는 경향이 있다. 이는 고속 회전에 의해 원심력이 발생하고, 외주 방향으로의 유량이 커지는 것에 기인한다. 프로세스에 의해 회전수를 크게 하면, 역류량이 증대하는 점에서 성막 레이트 등이 변동되고, 프로세스 윈도우(마진)를 확보할 수 없다는 문제가 발생한다.
이와 같은 경우 프로세스 레시피에 따라서 가스의 공급량이 일정하고, 회전수를 크게 할 때에는 정류판(20), 정류핀(22)을 하강시키고, 회전수를 작게 할 때에는 정류판(20), 정류핀(22)을 상승시킨다. 이와 같이 회전수에 따라서 수직 거리를 제어함으로써, 역류량을 일정하게 하고 프로세스 윈도우를 확보하는 것이 가능해진다.
본 실시 형태에서 회전체(12)의 외주에는 방사된 열을 반사하여 열 효율을 향상시키기 위한 반사판(16)이 설치되어 있다. 역류량은 이 반사판(16)과 정류핀(22)의 거리에도 의존한다. 따라서, 역류량을 억제하기 위해서는 반사판(16)과 정류핀(22)의 거리를 억제하는 것도 유효하다. 반사판(16)의 상단이 홀더(13) 등 회전체(12) 상면보다 돌출되어 있으면, 반사판(16)과 회전체(12) 상면 사이의 대류가 발생한다. 따라서, 회전체(12) 상면보다 돌출하지 않도록 설치하는 것이 바람직하다.
(실시예 2)
도 3에 본 실시 형태의 반도체 제조장치의 단면을 도시한다. 반응실(11)의 구성은 실시예 1과 거의 동일하지만 승강 기구(33)는 라이너(21)는 아니고, 회전체(32)와 접속되어 있는 점에서 다르다.
이와 같은 반도체 제조장치를 사용하여 실시 형태 1과 동일하게 예를 들어 Si 웨이퍼 상에 Si 에피택시얼막을 형성할 수 있고, 실시 형태 1과 동일한 효과를 얻을 수 있다.
또한, 회전체(32) 내부에 설치된 인히터(15a), 아웃히터(15b) 등도, 가열 조건의 변동을 억제하기 위해 함께 승강시키는 것이 바람직하다. 또한, 반사판(16)도 열 반사 효율의 변동, 역류량 억제의 관점에서는 회전체(32)와 함께 승강시키는 것이 바람직하다.
(실시예 3)
도 4에 본 실시 형태의 반도체 제조장치의 단면을 도시한다. 반응실(11)의 구성은 실시 형태 1과 거의 동일하지만, 승강 기구(43)는 라이너(41)가 아니고, 라이너(41)와 분리되어, 정류핀(42)과 일체화된 정류판(40)과 접속되어 있는 점에서 다르다. 승강 기구(43)는 벨로우즈 배관 등을 통하여 접속된 복수(예를 들어 3개)의 샤프트(43a)에 의해 정류판(40)과 접속되고, 승강 가능하게 이루어져 있다.
이와 같은 반도체 제조장치를 사용하여 실시 형태 1과 동일하게 예를 들어 Si 웨이퍼 상에 Si 에피택시얼막을 형성할 수 있고, 실시 형태 1과 동일한 효과를 얻을 수 있다.
(실시예 4)
도 5에 본 실시 형태의 반도체 제조장치의 단면을 도시한다. 반응실(11)의 구성은 실시 형태 1과 거의 동일하지만, 승강 기구(53)는 라이너(51)가 아니고, 정류판(50)과 분리된 정류핀(52)에 접속되어 있는 점에서 다르다. 따라서, 정류 판(50)을 승강시킬 수는 없지만, 역류량의 억제에 가장 기여하는 정류핀(52)과 회전체(12) 상면의 거리를 제어할 수 있으므로, 간단한 구조로 효과를 얻을 수 있다. 승강 기구(53)는 벨로우즈 배관 등을 통하여 접속된 복수(예를 들어 3개)의 샤프트(53a)에 의해 정류판(50)과 접속되고, 승강 가능해져 있다.
이와 같은 반도체 제조장치를 사용하여, 실시 형태 1과 동일하게 예를 들어 Si 웨이퍼 상에 Si 에피택시얼막을 형성할 수 있고, 실시 형태 1과 동일한 효과를 얻을 수 있다.
이들 실시 형태에서 정류핀을 단면 형상이 거의 직사각형의 환상(環狀, 고리 형상)으로 했지만, 도 6에 도시한 바와 같은 라이너와의 간극이 충전되어 있어도 좋다. 정류핀을, 충전재와 일체화된 벌크 형상으로 해도 좋다. 라이너를 사용하지 않는 구조의 경우에는 반응실과의 사이가 충전된다. 이와 같이 열전도율이 높은 충전제를 충전시킴으로써, 정류핀이 예를 들어 600℃ 정도까지 냉각되고, 정류핀 표면에 퇴적물이 생성되기 어려워진다.
또한, 정류핀에, 예를 들어 SiC 또는 카본을 SiC로 피복한 재료를 사용함으로써 히터로부터의 방열을 반사시키는 반사판으로서의 기능을 구비할 수 있고, 히터에 의한 가열 효율을 향상시킬 수 있다. 또한, 이를 유도가열함으로써, 히터로서의 기능을 구비할 수 있고 웨이퍼 주연부의 방열을 효과적으로 억제하는 것이 가능해진다.
이들 실시 형태에 의하면 성막 속도, 소스 가스의 이용 효율을 향상시키고, 반도체 웨이퍼(w)에 에피택시얼막 등의 막을 높은 생산성으로 형성하는 것이 가능 해진다. 또한, 웨이퍼의 수율 향상과 함께, 소자 형성 공정 및 소자 분리 공정을 거쳐 형성되는 반도체 장치의 수율의 향상, 소자 특성의 안정을 도모하는 것이 가능해진다.
특히, N형 베이스 영역, P형 베이스 영역이나, 절연 분리 영역 등에 100㎛ 이상의 후막(厚膜) 성장이 필요한, 파워 MOSFET나 IGBT 등의 파워 반도체 장치의 에피택시얼 형성 공정에 적용함으로써, 양호한 소자 특성을 얻는 것이 가능해진다.
또한, 이들 파워 반도체에서 특히 도 7에 도시한 바와 같은 수퍼 정션 구조의 형성에 바람직하게 사용할 수 있다. 이와 같은 수퍼 정션 구조의 형성에서 p형 에피택시얼막을 형성한 후, 포토리소그래피법에 의해 미세홈을 형성하고, 홈 내에 n형 에피택시얼막을 형성하지만, 역류량의 억제에 의해 미세홈 중에도 막힘없는 이상적인 정류 상태에서 에피택시얼막을 형성할 수 있으므로, 양호한 수퍼 정션 구조를 형성할 수 있다.
에피텍셜 필름은 상기 실시예의 Si 기판에 형성되고, 그것은 폴리실리콘을 형성하는데 적용될 수 있으며, 또한, 예를 들면 GaAs 레이어, GaAlAs 레이어, InGaAs 레이어와 같은 다른 화합물 반도체에 적용될 수 있다. 이것은 또한 SiO2 필름 및 Si3N4 필름을 형성하는데 적용될 수 있고, SiO2 필름의 경우에, 모노실란(SiH4) 및 N2, O2, Ar 가스가 채워지고, Si3N4 필름의 경우에, 모노실란(SiH4) 및 NH3, N2, O2, Ar 가스가 채워진다.
추가적인 이점과 변형이 기술분야의 당업자에게 쉽게 발생할 것이다. 그러 므로, 그 광범위한 측면에서 본 발명은 여기 기술되고 도시된 발명의 실시를 위한 구체적인 내용과 대표적인 실시예에 의해 제한되지 않는다. 따라서, 다양한 변형이 첨부된 청구범위와 그 등가물에 의해 한정되는 것으로서 기본적인 발명의 개념의 정신 또는 범위로부터 벗어남 없이 만들어질 수 있다.
본 발명의 일부로 구성된 첨부된 도면은 본 발명의 실시예를 도시하고, 일반적인 설명과 실시예에 대한 상세한 설명은 본 발명의 원리를 설명한다.
도 1은 본 발명의 한 실시 형태에 의한 반도체 제조장치의 단면을 도시한 도면,
도 2a는 종래의 가스의 흐름을 도시한 도면,
도 2b는 본 발명의 한 형태에서의 가스의 흐름을 도시한 도면,
도 3 내지 도 5는 본 발명의 한 형태에 의한 반도체 제조장치의 단면을 도시한 도면,
도 6은 본 발명의 한 형태에서의 정류핀의 구조의 단면을 도시한 도면, 및
도 7은 본 발명의 한 형태에서의 수퍼 정션 구조의 단면을 도시한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명
11: 반응실 12: 회전체
13: 홀더 14: 링
15a: 인히터 15b: 아웃히터
16: 반사판 17: 회전구동기구
18: 가스 공급구 19: 가스 배출구
20: 정류판 22: 정류핀

Claims (6)

  1. 웨이퍼가 도입되고 성막 처리되는 반응실,
    도입된 상기 웨이퍼를 유지하는 홀더를 상부에 구비하는 회전체로서, 상기 웨이퍼를 가열하는 히터가 내부에 설치되는 회전체,
    상기 회전체에 접속되고 상기 웨이퍼를 회전시키는 회전구동기구,
    상기 반응실에 소정 유량의 프로세스 가스를 공급하는 가스공급기구,
    상기 반응실로부터 가스를 배출하고, 상기 반응실내를 소정의 압력으로 제어하는 가스배출기구,
    공급된 상기 프로세스 가스를 정류하여 상기 홀더에 유지된 상기 웨이퍼 상에 공급하는 정류판,
    상기 정류판 하부에 일체로 설치되고, 상단의 내부 직경보다 하단의 내부 직경이 크고, 상기 웨이퍼상으로부터 외주 방향으로 배출되는 배기 가스를 하방으로 정류하는 환상의 정류핀, 및
    상기 정류판과 상기 웨이퍼의 수직 거리, 그리고 상기 정류핀과 상기 회전체 상면과의 수직 거리를 외주 방향으로 배출된 상기 배기 가스의 상기 웨이퍼상으로의 역류량이 소정량이 되도록 제어하는 거리제어기구를 구비하는 것을 특징으로 하는 반도체 제조장치.
  2. 제 1 항에 있어서,
    상기 거리제어기구는 상기 정류핀 또는 상기 회전체를 상하이동시키는 것을 특징으로 하는 반도체 제조장치.
  3. 제 1 항에 있어서,
    상기 회전구동기구에 의한 회전수에 기초하여 상기 거리제어기구가 제어되는 것을 특징으로 하는 반도체 제조장치.
  4. 제 1 항에 있어서,
    상기 정류핀은 상기 반응실 또는 상기 반응실 벽면에 근접하여 설치되는 라이너와의 사이가 충전된 벌크 형상인 것을 특징으로 하는 반도체 제조장치.
  5. 제 1 항에 있어서,
    상기 정류핀은 도전성 부재를 갖고,
    상기 정류핀을 유도가열하기 위한 전압인가기구를 추가로 구비하는 것을 특징으로 하는 반도체 제조장치.
  6. 삭제
KR1020090022514A 2008-03-24 2009-03-17 반도체 제조장치 및 반도체 제조방법 KR101158971B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-075956 2008-03-24
JP2008075956A JP4956469B2 (ja) 2008-03-24 2008-03-24 半導体製造装置

Publications (2)

Publication Number Publication Date
KR20090101830A KR20090101830A (ko) 2009-09-29
KR101158971B1 true KR101158971B1 (ko) 2012-06-21

Family

ID=41089316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090022514A KR101158971B1 (ko) 2008-03-24 2009-03-17 반도체 제조장치 및 반도체 제조방법

Country Status (4)

Country Link
US (1) US20090239362A1 (ko)
JP (1) JP4956469B2 (ko)
KR (1) KR101158971B1 (ko)
TW (1) TWI406324B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5109376B2 (ja) 2007-01-22 2012-12-26 東京エレクトロン株式会社 加熱装置、加熱方法及び記憶媒体
JP2011171450A (ja) * 2010-02-17 2011-09-01 Nuflare Technology Inc 成膜装置および成膜方法
JP5732284B2 (ja) * 2010-08-27 2015-06-10 株式会社ニューフレアテクノロジー 成膜装置および成膜方法
CN103109363B (zh) * 2010-09-17 2015-11-25 株式会社爱发科 真空处理装置
CN102766902B (zh) * 2011-05-05 2015-12-02 北京北方微电子基地设备工艺研究中心有限责任公司 工艺腔室装置和具有该工艺腔室装置的基片处理设备
JP2013207196A (ja) 2012-03-29 2013-10-07 Nuflare Technology Inc 成膜装置および成膜方法
KR101716355B1 (ko) * 2012-05-31 2017-03-15 세메스 주식회사 기판처리장치 및 방법
KR101937334B1 (ko) * 2012-10-22 2019-01-11 세메스 주식회사 기판처리장치
CN103397308A (zh) * 2013-08-01 2013-11-20 光垒光电科技（上海）有限公司 用于mocvd设备的喷淋头
JP5837962B1 (ja) 2014-07-08 2015-12-24 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびガス整流部
JP6298383B2 (ja) 2014-08-19 2018-03-20 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
KR101792941B1 (ko) * 2015-04-30 2017-11-02 어드밴스드 마이크로 패브리케이션 이큅먼트 인코퍼레이티드, 상하이 화학기상증착장치 및 그 세정방법
KR102528559B1 (ko) * 2016-07-26 2023-05-04 삼성전자주식회사 대면적 기판 제조 장치
KR102056855B1 (ko) 2018-05-29 2019-12-17 세메스 주식회사 기판 처리 방법 및 장치
US11004703B1 (en) * 2019-10-25 2021-05-11 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Gas flow guiding device for semiconductor processing apparatus and method of using the same
CN112609170B (zh) * 2020-11-24 2022-12-09 鑫天虹(厦门)科技有限公司 原子层沉积设备与制程方法
US11332826B1 (en) * 2020-12-03 2022-05-17 Sky Tech Inc. Atomic layer deposition equipment and process method
US11685996B2 (en) * 2021-03-05 2023-06-27 Sky Tech Inc. Atomic layer deposition device
JP7308330B2 (ja) * 2021-05-10 2023-07-13 ピコサン オーワイ 基板処理装置及び方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765866B1 (ko) * 2000-06-09 2007-10-11 코바렌트 마테리얼 가부시키가이샤 박막 기상 성장 방법 및 이 방법에 이용되는 박막 기상성장 장치
JP2008066558A (ja) * 2006-09-08 2008-03-21 Nuflare Technology Inc 半導体製造装置および半導体製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4718976A (en) * 1982-03-31 1988-01-12 Fujitsu Limited Process and apparatus for plasma treatment
JPH0333058Y2 (ko) * 1987-06-26 1991-07-12
JPH07101685B2 (ja) * 1989-01-26 1995-11-01 富士通株式会社 マイクロ波プラズマ処理装置
US5174825A (en) * 1990-08-23 1992-12-29 Texas Instruments Incorporated Uniform gas distributor to a wafer
US5200232A (en) * 1990-12-11 1993-04-06 Lam Research Corporation Reaction chamber design and method to minimize particle generation in chemical vapor deposition reactors
JPH0722318A (ja) * 1993-06-30 1995-01-24 Hitachi Cable Ltd 縦形気相エピタキシャル成長装置
JPH07297132A (ja) * 1994-04-21 1995-11-10 Hitachi Ltd 気相成長装置
US5643394A (en) * 1994-09-16 1997-07-01 Applied Materials, Inc. Gas injection slit nozzle for a plasma process reactor
JPH08148439A (ja) * 1994-11-15 1996-06-07 Nissin Electric Co Ltd 薄膜気相成長装置
JPH0987090A (ja) * 1995-09-26 1997-03-31 Toshiba Corp 気相成長方法および気相成長装置
US5735960A (en) * 1996-04-02 1998-04-07 Micron Technology, Inc. Apparatus and method to increase gas residence time in a reactor
TW415970B (en) * 1997-01-08 2000-12-21 Ebara Corp Vapor-phase film growth apparatus and gas ejection head
JPH1167675A (ja) * 1997-08-21 1999-03-09 Toshiba Ceramics Co Ltd 高速回転気相薄膜形成装置及びそれを用いる高速回転気相薄膜形成方法
US20020011215A1 (en) * 1997-12-12 2002-01-31 Goushu Tei Plasma treatment apparatus and method of manufacturing optical parts using the same
US6302964B1 (en) * 1998-06-16 2001-10-16 Applied Materials, Inc. One-piece dual gas faceplate for a showerhead in a semiconductor wafer processing system
JP2001140078A (ja) * 1999-11-12 2001-05-22 Anelva Corp 化学蒸着装置
US20020011205A1 (en) * 2000-05-02 2002-01-31 Shunpei Yamazaki Film-forming apparatus, method of cleaning the same, and method of manufacturing a light-emitting device
JP4450299B2 (ja) * 2000-06-30 2010-04-14 コバレントマテリアル株式会社 薄膜気相成長方法及び薄膜気相成長装置
KR100400044B1 (ko) * 2001-07-16 2003-09-29 삼성전자주식회사 간격 조절 장치를 가지는 웨이퍼 처리 장치의 샤워 헤드
US7160577B2 (en) * 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
KR100614801B1 (ko) * 2004-07-05 2006-08-22 삼성전자주식회사 반도체 장치의 막 형성방법
TWI354320B (en) * 2006-02-21 2011-12-11 Nuflare Technology Inc Vopor phase deposition apparatus and support table
JP4262763B2 (ja) * 2006-08-02 2009-05-13 株式会社ニューフレアテクノロジー 半導体製造装置および半導体製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765866B1 (ko) * 2000-06-09 2007-10-11 코바렌트 마테리얼 가부시키가이샤 박막 기상 성장 방법 및 이 방법에 이용되는 박막 기상성장 장치
JP2008066558A (ja) * 2006-09-08 2008-03-21 Nuflare Technology Inc 半導体製造装置および半導体製造方法

Also Published As

Publication number Publication date
JP2009231587A (ja) 2009-10-08
KR20090101830A (ko) 2009-09-29
JP4956469B2 (ja) 2012-06-20
TWI406324B (zh) 2013-08-21
US20090239362A1 (en) 2009-09-24
TW201005804A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
KR101158971B1 (ko) 반도체 제조장치 및 반도체 제조방법
US7967912B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
JP4262763B2 (ja) 半導体製造装置および半導体製造方法
JP4956470B2 (ja) 半導体製造装置および半導体製造方法
TWI479571B (zh) 半導體裝置之製造裝置及製造方法
US9150981B2 (en) Manufacturing apparatus and method for semiconductor device
JP2009260291A (ja) エピタキシャルウェーハの製造装置及び製造方法
US7923355B2 (en) Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device
KR101421795B1 (ko) 기상 성장 방법 및 기상 성장 장치
US9093484B2 (en) Manufacturing apparatus and method for semiconductor device
KR101633557B1 (ko) 반도체 제조장치 및 반도체 제조방법
KR101358063B1 (ko) 반도체 제조 장치 및 반도체 제조 방법
JP2011151118A (ja) 半導体製造装置および半導体製造方法
JP2010225760A (ja) 半導体製造方法および半導体製造装置
JP2010186949A (ja) 半導体製造装置および半導体製造方法
JP2009059934A (ja) 半導体製造装置および半導体製造方法
JP2009135229A (ja) 気相成長装置および気相成長方法
JP2011066225A (ja) 半導体製造方法
JP2008066558A (ja) 半導体製造装置および半導体製造方法
JP2011171479A (ja) 半導体製造装置および半導体製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee