KR101119761B1 - 전자 연결부 내의 고이동성 성분의 속박 - Google Patents

전자 연결부 내의 고이동성 성분의 속박 Download PDF

Info

Publication number
KR101119761B1
KR101119761B1 KR1020097022612A KR20097022612A KR101119761B1 KR 101119761 B1 KR101119761 B1 KR 101119761B1 KR 1020097022612 A KR1020097022612 A KR 1020097022612A KR 20097022612 A KR20097022612 A KR 20097022612A KR 101119761 B1 KR101119761 B1 KR 101119761B1
Authority
KR
South Korea
Prior art keywords
barrier layer
bonding material
component
layer material
melting point
Prior art date
Application number
KR1020097022612A
Other languages
English (en)
Other versions
KR20100012863A (ko
Inventor
존 트레자
Original Assignee
쿠퍼 에셋 엘티디. 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿠퍼 에셋 엘티디. 엘.엘.씨. filed Critical 쿠퍼 에셋 엘티디. 엘.엘.씨.
Publication of KR20100012863A publication Critical patent/KR20100012863A/ko
Application granted granted Critical
Publication of KR101119761B1 publication Critical patent/KR101119761B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49179—Assembling terminal to elongated conductor by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213—Metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Contacts (AREA)

Abstract

전기적 콘택을 생성하는 방법은, 전기 연결부 지점에 장벽층 재료를 위치시키는 단계와, 상기 장벽층 재료 위에 전기 전도성 접합 금속을 제공하는 단계를 포함한다. 전기 전도성 접합 금속은 확산형 이동 성분을 가지며, 장벽층 재료의 체적과 확산형 이동 성분의 체적은, 장벽층 재료의 체적이 장벽층 재료와 확산형 이동 성분 체적의 합의 적어도 20%가 되도록 선택된다. 본 발명의 전기적 연결부는 2개의 콘택들 사이에 전기 전도성 접합 금속과, 상기 전기 전도성 접합 금속의 적어도 일 측면에 장벽층 재료와, 상기 장벽층 재료와 전기 전도성 접합 금속 사이의 계면에 위치하는 합금을 포함한다. 상기 합금은 적어도 일부의 장벽층 재료와, 적어도 일부의 접합 금속 및 이동 재료를 포함하고 있다.
전기적 콘택, 장벽층, 확산형 이동 성분

Description

전자 연결부 내의 고이동성 성분의 속박{BINDING OF CONSTITUENTS HAVING A HIGH MOBILITY IN AN ELECTRONIC CONNECTION}
본 발명은 반도체에 관한 것으로, 보다 상세하게는 그러한 디바이스용 전기적 연결에 관한 것이다.
플립-칩 다이 부착에 사용되는 대표적인 솔더 볼은 63%납-37%주석으로 만들어진다. 솔더 볼을 형성하는 전통적인 공정에서 마지막으로 수행되는 단계로, 부착 공정 전에 수행되는 리플로우 직후에, 솔더 재료는 그 조성과 농도가 일정하다. 도 1은 리플로우 바로 직후에 찍은 전형적인 솔더 볼(100) 단면의 확대 사진이다. 이 솔더 재료 내에 이동성이 큰 주석 이온들이 있다. 그 결과, 시간이 지남에 따라 이들 주석 이온들이 솔더 내에서 이동(migration)하게 된다. 보통의 온도에서도 이동성 이온들은 응집하는 경향이 있어서, 납과 주석이 상 편석된다. 도 2는 150℃ 온도(일부 칩이 작동하는 온도 범위임)에서 1000 시간 경과한 후에 찍은, 전형적인 솔더 볼(200) 단면의 확대 사진이다. 도 2로부터 도 2에서 주석이 밝은 색채의 집단(202)을 형성하는, 현저한 상 편석이 일어남을 명백하게 알 수 있다. 이러한 상 편석이 일어남에 따라, 솔더 볼은 보다 취약(brittle) 해지며, 그 신뢰도는 감소하게 된다. 이동형 원자들의 전자이동에 의해서도 이와 유사한 상 편석이 일어날 수 있다. 도 3은 이동 원자들의 전자이동에 의해 상 편석(302)이 발생한, 전형적인 솔 더 범프(300) 단면의 확대 사진이다. 도 2에서와 같이, 상 편석이 일어난 결과 솔더 범프가 보다 취약해지고 신뢰도가 감소하게 된다. 양 경우에서, 연결부가 상 편석을 겪은 솔더 범프를 포함하는 경우, 그 연결부의 수명은 감소된다.
수명이 감소하는 것 외에도, 상 편석은 솔더 범프의 전류 운반 능력을 감소시킨다. 이는 원자들의 확산이 전류를 전달하지 못하는 공극들(304)을 남길 수 있기 때문이다. 게다가 공정이 계속됨에 따라 연결부는 가열 및 냉각 사이클을 겪고, 공극들(304)이 성장하여 궁극적으로는 접촉 불량의 소스가 될 수 있다.
상 편석을 일으키지 않는 한 가지 방법은 금과 같이 단일의, 비-활성 금속을 사용하여 연결부를 형성하는 것이다. 이러한 방법은 상기 문제는 예방할 수는 있지만, 각 연결부를 형성하는 비용이 현저하게 증가되어 비용 경쟁력이 이슈가 되는 산업분야에서는 만족스럽지 못하다.
따라서, 전자적 연결과 관련된 업계에서는 전술한 바와 같은 종래에 문제가 되는 상 편석 문제가 일어나지 않는 콘택 방법에 대한 요구가 있다.
또한, 전술한 사항을 비용 경쟁력 있는 방식으로 수행할 수 있는 방법에 대한 요구도 있다.
본 발명자들은 연결부를 형성하는 데에 통상적으로 상 편석 문제를 겪을 수 있는 일부 다른 금속 합금 또는 솔더를 사용할 수 있도록 하면서, 상 편석 문제를 배제하지는 못하지만, 실질적으로 감소시킨 연결을 고안하였다.
본 발명 방법의 일 태양은 전기적 콘택을 생성하는 방법을 포함한다. 본 방법은 전기 연결부 지점에 장벽층 재료를 위치시키는 단계와, 상기 장벽층 재료 위에 전기 전도성 접합 금속을 제공하는 단계를 포함한다. 전기 전도성 접합 금속은 확산형 이동 성분을 가지며, 장벽층 재료의 체적과 확산형 이동 성분의 체적은, 장벽층 재료의 체적이 장벽층 재료와 확산형 이동 성분 체적의 합의 적어도 20%가 되도록 선택된다.
본 발명의 다른 태양은 전기적 연결부를 포함한다. 상기 전기적 연결부는 2개의 콘택들 사이에 전기 전도성 접합 금속과, 상기 전기 전도성 접합 금속의 적어도 일 측면에 장벽층 재료와, 상기 장벽층 재료와 전기 전도성 접합 금속 사이의 계면에 위치하는 합금을 포함한다. 상기 합금은 적어도 일부의 장벽층 재료와, 적어도 일부의 접합 금속 및 이동 재료를 포함하고 있다.
본 발명의 또 다른 태양은 장치를 포함한다. 상기 장치는 2개의 전기적 콘택들 사이의 연결부를 포함한다. 접합 금속과, 장벽층 재료 및 시간의 경과에 따라, 200℃에서 1000 시간 동안 유지한 후에 상 편석이 일어날 수 있는 이동 구성 성분을 구비하는 합금을 포함하는 상기 연결부는 실질적으로 상 편석을 겪지 않는다.
본 명세서에 개시된 장점들과 특징들은 대표적인 실시 형태로부터 얻을 수 있는 여러 장점들과 특징들로서, 본 발명의 이해를 돕는 데에만 사용된다. 이들 장점들과 특징들은 청구항에 규정된 본 발명 또는 청구항의 균등물을 한정하는 것으로 간주되어서는 안 된다는 점을 이해해야 한다. 예를 들어, 이들 장점들의 일부는 이들 장점들이 단일의 실시 형태 내에 동시에 존재할 수 없다는 점에서 서로 모순될 수도 있다. 이와 유사하게, 어떤 장점들은 본 발명의 일 태양에만 적용될 수 있으며, 다른 태양에는 적용되지 못할 수도 있다. 따라서 이러한 모든 특징들과 장점들이 등가물을 결정하는 지표로 간주되어서는 안 된다. 본 발명의 다른 특징 및 장점들은 아래의 발명의 상세한 설명, 도면 및 청구범위로부터 명백해질 것이다.
도 1은 리플로우 직후에 찍은, 전형적인 솔더 볼의 단면 사진이다.
도 2는 150℃ 온도에서 1000 시간 경과 후에 찍은 전형적인 솔더 볼의 단면 사진이다.
도 3은 이동 원자들의 전자이동에 의해 상 편석이 일어난 전형적인 솔더 범프의 단면 사진이다.
도 4는 연성 콘택 중 일례의 단면 사진이다.
도 5는 택 사이클 공정이 종료된 후의, 강성 콘택과 연성 콘택의 단면 사진이다.
도 6은 퓨즈 공정이 종료된 후의, 강성 콘택과 연성 콘택의 단면 사진이다.
도 7은 퓨즈 공정이 종료된 후의 칩의, 도 6과 유사한 강성 콘택과 연성 콘택의 단면 사진이다.
도 8은 상기와 동일한 칩을 200℃에서 1000 시간 유지한 후에 찍은, 강성 및 연성 콘택의 단면 사진이고, 다른 단면(802)은 좀 더 확대한 것이다.
본 출원은 발명의 명칭이 "열 순환이 가능한 접합"(Heat Cycle-able Connection)으로, 현재 본 출원과 함께 출원되어 있는 미국 특허 출원과 관련되어 있으며, 그 출원의 내용 전부는 본 출원에 참고로 통합되어 있다.
본 발명의 방법은 2개의 태양을 포함하는데, 2개의 태양이 별개로 사용될 수 도 있으며, 서로 결합하여 사용될 수도 있다.
제1 태양은 접합 금속 내로 이동 원자들(mobile atoms)을 끌어들이거나(attract) 및/또는 속박(bind up)하기 위해, 솔더 또는 합금과 같은 접합 금속 아래에 장벽층(barrier)으로 불리우는 재료의 사용을 포함한다. 이는 적당한 소재를 선택하고, 장벽층 재료의 접촉 면적과 두께(즉, 체적)가 솔더 또는 연결 형성 합금(일반적으로 이하에서는 "접합 금속"으로 호칭됨)의 체적보다 상대적으로 크게 되도록 보증하는 것에 의해 이루어지며, 연결 형성 합금은, 본 출원에 통합되어 있는 상기 출원에 개시되어 있는 바와 같은 포스트 및 침투 연결의 경우에는 연성 재료(malleable material)이다.
선택적으로, 접합 금속에서 이동성이 가장 우수한 원소들의 체적이 예측되거나 계산될 수 있으며, 본 발명 방법은, 접합 금속 전체의 체적이 아닌 접합 금속 내에서 이동성이 가장 우수한 성분의 체적에 비해, 장벽층 재료의 체적이 커야한다는 점만을 필수로 한다.
다른 경우에서, 장벽층 재료의 체적은 전체 체적의 적어도 약 20%이거나, 이동성이 가장 우수한 성분 체적의 적어도 20% 또는 바람직하게는 그 이상인 것이 요망된다. 20%라는 숫자는 완전히 고정된 한계라기보다는 이동 원자들의 대부분을 속박하는 데에 필요한 것으로 예측되는 것이다. 접합 금속과 장벽층의 어떤 조합은 그보다 작은 한계를 가질 수도 있다.
대표적인 실시예로, 2개의 메이팅 콘택들(mating contact) 각각에 장벽층이 사용되고, 콘택의 표면적이 일정하다고 가정하면, 높이로 체적을 대용할 수가 있 다. 접합 금속의 전체 두께가 약 15 ㎛ 또는 그 미만이면, 그 전체 두께의 20%는 약 3 ㎛가 되며, 각 접합 금속상의 장벽층 재료의 두께는 약 1.5 ㎛가 되어야 한다.
다른 대표적인 실시예에서, 2개의 메이팅 연결부 각각에 장벽층이 있고, 접합 금속은 본 출원에 통합되어 있는 상기 출원 내에 개시되어 있는 것과 같은 연성 재료이며, 상기 연성 재료 양측의 장벽층의 두께는 적어도 약 1.5 ㎛, 바람직하게 약 2 ㎛ 내지 3 ㎛이다. 2개의 장벽층(각 사이드에 1개의 장벽층)이 있기 때문에, 장벽층 재료의 전체 높이는 약 3 ㎛ 내지 약 6 ㎛가 될 것이다. 그 결과, 20% 기준을 사용하면, 연성 재료의 전체 두께는 15 ㎛ 미만으로 되어야 하며, 바람직하게는 약 9 ㎛ 또는 그 미만이다. 그러한 경우, 전체 체적에 대한 장벽층의 비율은, 최소(3 ㎛ / 15 ㎛) 약 20% 내지 한쪽 사이드의 장벽층의 두께가 3 ㎛이고 연성 재료의 두께가 9 ㎛(즉, 6 ㎛ / 9 ㎛)인 경우에서 약 67%이다.
물론, 상기 기준을 만족시킨다는 가정 하에서, 전술한 바와 같이 장벽층과 접합 금속에 사용되는 특정 재료에 따라서는 최소 비율이 약간 낮아질 수는 있으나 현저하게 낮아지지는 않을 것이다. 그러나 보다 높은 비율이 사용되는 것이 바람직한데, 이는 장벽층 체적이 클수록 끌어들임과 속박의 측면에서 우수하기 때문이다.
본 발명자들은 일례로 장벽층으로 니켈을 사용하고, 접합 금속으로 Au75%/Sn25% 내지 Au85%/Sn15%의 금-주석 합금을 할 때에 상기와 같은 경우가 된다는 것을 알게 되었다. 따라서, 많은 실시 형태에서 상기 비율이 높을수록 더 우수한 결과를 낳기 때문에, 높은 비율이 더 낫다는 것을 이해할 수 있을 것이다.
장벽층 재료의 체적을 크게 하면, 장벽층이 접합 금속 내에서 질서정연하게 이동 원자들을 끌어당기고 포획(trap)하거나 또는 흡수(soak-up)하도록 하여, 상 편석 문제를 완전하게 예방하지는 못하더라도, 실질적으로 감소시킬 수 있게 된다. 게다가, 대표적인 최소값인 약 20%는 장벽층이 "포화"(saturation) 상태에 이르지 않도록 하거나, 또는 장벽층이 콘택 패드 위에 있는 경우 상기 재료를 흡수하는 중에 "돌파"(broken through)되지 않도록 한다. 일반적으로, 장벽층의 양을 약 20% 미만으로 하지 않는 이유는, 그 비율이 낮으면 낮을수록 장벽층이 더 적은 양(volume)의 이동 재료를 끌어당기고, 포획하거나 속박할 수 있기 때문이다. 따라서, 끌리지 않고, 포획되지 않은 이동 재료 또는 속박되지 않은 이동 재료들은 자유롭게 이동하고, 이들 서로가 집단(clump)을 형성해서, 비록 그 정도가 작기는 하지만, 선행 기술에서와 같이 상 편석 문제를 야기하게 된다.
본 발명의 제2 태양은 접합 금속 내에서 장벽층과 이동 원자들 간의 거리를 짧게 유지하도록 하는 것을 포함한다. 실제에서, 콘택의 폭 또는 직경은 작기 때문에, 거리에 가장 큰 영향을 미치는 것은 높이가 된다. 상기와 같이, 접합 금속의 높이는 그 절대값이 작아야 한다. 접합 금속의 높이를 약 20 내지 25 ㎛, 바람직하게는 약 15 ㎛ 미만으로 유지함으로써, 높이는 약 9 ㎛ 내지 약 6 ㎛가 되며, 이동 재료가 이동할 수 있는 거리가 짧아져서 이동 재료가 장벽층을 만날 확률이 더 커지게 된다. 예를 들면, 연결부의 양측에 적당한 장벽층이 사용되는 경우, 25 ㎛ 높이의 범프 내의 장벽층으로부터 멀리 떨어지려는 이동 원자들은 단지 그 높이의 절반, 즉 12.5 ㎛만을 이동할 필요가 있다. 따라서, 전체 높이를 작게 유지함으로써, 전술한 본 출원에 통합되어 있는 출원의 명세서에 기재되어 있는 것과 같은 택 앤드 퓨즈 공정(tack & fuse process)의 택 단계 또는 퓨즈 단계, 또는 솔더링에서, 접합 후에 이동 재료들이 접합 금속 주위를 자유롭게 이동하기 보다는, 이동 원자들이 장벽층에 도달하는 경향이 있고, 연결부 상의 부분을 가열하는 중에 장벽층은 신속하게 이동 원자들을 흡수하게 된다.
포스트 및 침투 연결(post and penetration connection) 방식이 갖고 있는 본질로 인해, 상술한 방식은 충분한 양의 장벽층 재료를 연성 재료 아래에 놓음으로써 행해지는 연결 공정(전술한 바와 같이)에 사용하기에 특히 적합하다는 점을 이해해야 한다. 또한, 연성 재료 내로 포스트가 침투할 때에, 포스트를 충분한 양의 장벽층 재료로 코팅한다면, 이온들이 장벽층 재료에 도달하기 위해 이동해야 하는 거리가 감소하기 때문에, 상기 방식이 개선된다.
일반적으로, 본 명세서에 개시된 방식을 사용할 때에, 사용되는 적당한 장벽층 재료는, 니켈(Ni), 크롬(Cr), 티타늄(Ti), 플라티늄(Pt), 팔라듐(Pd), 탄탈륨(Ta), 텅스텐(W)과, 이들 원소의 합금 또는 이들을 조합한 층을 포함한다. 보다 상세하게는, 적당한 장벽층은, 용융점이 가장 높은 성분보다도 용융점이 낮은 접합 금속 성분으로 속박하는 금속 또는 합금이 될 것이다. 예를 들면, 접합 금속이 Ga-In-Sn-Zn 합금이라면, 상기 합금으로부터 Zn을 제거 및/또는 상기 합금으로부터 Sn을 제거한 장벽층이 용융점을 상승시켜 일부 실시에서 본 명세서에서의 목적을 달성하게 된다.
선택적으로, 용융점을 높이는 성분을 첨가하기 위해, 장벽층으로 또는 장벽 층(캡으로도 호칭됨)과 함께 사용될 수 있는 적당한 재료는 접합 금속에서 용융점이 가장 낮은 성분보다도 용융점이 높은 재료이며, 접합 금속과 합금될 수도 있다.
일반적으로, 본 명세서에 개시한 바와 같이, 관심이 가는 특정 합금의 상태도를 검토하면 적당한 접합 금속을 용이하게 선택할 수가 있다.
아래의 표 1은 접합 금속으로 사용될 수 있는 일부 재료들을 규정하며, 상태도에 의존하지 않고서도 용융점을 변화시키는 방법을 제공한다.
표 1은 첫 번째 칼럼에 대략적인 용융 온도를, 두 번째 칼럼에 대략적인 응고 온도를, 그리고 세 번째 칼럼에 특정의 적당한 접합 금속을 개시하고 있다.
Figure 112009066267415-pct00001
Figure 112009066267415-pct00002
Figure 112009066267415-pct00003
Figure 112009066267415-pct00004
Figure 112009074535489-pct00016
Figure 112009066267415-pct00006
Figure 112009066267415-pct00007
일례로, 96.8%Au/3.2%Si 이원 접합 금속은 363℃ 근방에서 용융된다. 포획을 위해 장벽층 금속을 사용할 때에, Si을 가능하면 많이 흡수하는 합금은 새로운 접합 금속의 용융 온도를 상승시켜 100%Au의 용융 온도에 근접시키게 된다(즉 용융 온도 1064℃에 근접함). 이와 동일한 사항이 BiPbSn과 같은 삼원 성분에도 적용된다. 예를 들어, 50%Bi/25%Pb/12.5%Sn의 접합 금속의 용융 온도는 73℃이다. 포획을 위해 장벽층 금속을 사용할 때에, Bi의 흡수 또는 Bi와의 합금화는 Pb과 Sn의 농도에 따라 새로운 접합 금속, 일례로 용융 온도가 약 247℃ 내지 257℃인 65%Pb/35%Sn/ 또는 70%Pb/30%Sn으로 될 수 있다.
따라서 일반적으로 장벽층과 접합 재료는, 접합 금속의 용융 온도 또는 그 온도를 초과하여 가열할 때에, 용융 온도에 영향을 미치는 접합 금속의 성분(또는 성분들)이, ⅰ) 접합 금속을 떠나, 접합 금속 내에 존재하면 접합 금속의 용융점을 감소시키는 장벽층과 어떠한 방식으로 결합하거나, 또는 ⅱ) 접합 금속 내에 존재하면 접합 금속의 용융점을 상승시키는 성분(또는 이들 성분들)을 접합 금속에 부가되도록 선택된다.
도 4 내지 도 6은 상기 방식에 대한 실시예의 단면 사진이다. 도 4 내지 도 6에 도시한 바와 같이, 상기 방식은 택 앤드 퓨즈 공정과 함께 포스트 및 침투 연결을 포함한다.
도 4는 연성 콘택(400) 일 실시예의 단면 사진이다. 본 사진에서, 접합 금속(402)은 주석(100% Sn)(406)으로 싸여진(capped) 순금층(100% Au)(404)으로 된 연성 재료이다. 니켈 장벽층(100% Ni)(408)은 금(404)과 칩 콘택 패드(410) 사이에 위치하고 있다.
포스트 및 침투 방식을 사용하여, 메이팅 강성 콘택이 칩 콘택 패드의 상부 위에 포스트로 구성된다. 이 방식을 사용할 때에, 선택적으로, 상기 포스트는 장벽층으로 피복될 수 있다. 상기 2개의 콘택들은 적당한 압력 하에 놓여지며, 필요에 따라서는 고온에서 적당한 압력 하에 놓여진다. 강성 포스트가 주석으로 된 캡(cap)을 침투하여 메이팅 콘택 위의 연성 재료로 들어간다. 그런 다음, 일례로 택 앤드 퓨즈 방식이 사용되고, 콘택이 선택적으로 택 사이클을 거치게 된다. 상기 방식의 결과가 도 5에 도시되어 있다.
도 5는 택 사이클 공정이 종료된 후에, 강성 콘택과 연성 콘택(400)의 접합 포스트(502)의 단면(500) 사진이다. 사진에서 알 수 있듯이, 상당한 양의 순금(100% Au)(404)이 연성 콘택의 장벽층 근방에 잔류하지만, 주석 및 금 층들은 순금(404)과 포스트(502) 사이에서 금-주석 합금(504)을 형성하고 있다. 도시되어 있는 바와 같이, 금-주석 합금(504)은 대략 80%금과 20%주석으로 되어 있다.
후속해서, 콘택은 퓨즈 공정을 거친다. 퓨즈 공정 중에, 금과 주석이 서로 혼합하여 상대적으로 균일한 금-주석 합금을 형성하며, 주석의 일부는 연성 콘택 또는 포스트 위의 니켈 장벽층에 끌려 이동하여서 니켈 장벽층과 결합하게 된다.
도 6은 택 앤드 퓨즈 공정에서 퓨즈 단계가 종료된 후에 찍은, 도 5와 유사한 강성 및 연성 콘택의 단면(600) 사진이다. 퓨즈 공정에 의해, 2개의 콘택 패드들(604, 606) 사이에 상당히 균일한 순금 부분(약 98% Au)(602) 연결부가 형성되어 있다. 또한, 2개의 콘택들의 장벽층 계면들(610, 612)에 대략 45%Au/35%Sn/20%Ni 합금(608)이 형성되어 있다. 이러한 합금(608)의 형성은 자유 주석 원자들을 사용하여서, 장벽층 근방에 니켈이 포획된, 고-주석 성분 영역을 생성한다. 반면에 2개의 콘택들 사이의 중앙부에서는 주석 농도가 매우 낮은데(약 2%), 이는 다량의 주석이 니켈에 의해 흡수 및 포획되어서 합금(608)을 형성하기 때문이다.
유리하게는, 일단 장벽층이 이동하는 재료를 합금(608) 형성을 통해 포획하게 되면, 온도가 상승하고 시간이 경과하여도 상 편석이 일어나지 않거나 일어나더라도 아주 적은 양만큼 일어나는데, 이는 이동 재료의 양이 극히 적기 때문이다.
도 7은 퓨즈 공정이 종료한 후에 찍은, 도 6과 유사한 칩의 강성 및 연성 콘택의 단면(700) 사진이다. 연결부 단면(702)의 확대도는 상 편석이 전혀 없음을 보여주고 있다.
도 8은 상기와 동일한 칩을 200℃에서 1000 시간 유지한 후에 찍은, 강성 및 연성 콘택의 단면(800) 사진이고, 다른 단면(802)은 좀 더 확대한 것이다. 2개의 단면(702, 802) 사진들을 비교하여 알 수 있듯이, 고온 및 시간이 경과하더라도 상 편석이 전혀 관측되지 않는다는 점은 명확하다. 오해 또는 혼동을 예방하기 위해, 도 8의 검정 사각형은 이미지 위에 측정 박스가 중첩되어 있는 것이지, 단면에 존재하는 것이 아니다. 도 8의 콘택(800)이 택 앤드 퓨즈 공정의 퓨즈 사이클이 종료된 직후에 보여지는 것과 본질적으로 변하지 않았다는 것이 명백하다.
이상에서 금 및 주석의 이산된 "층들"과 관련하여 기재하였지만, 동일한 방식이 접합 금속 및/또는 장벽층 재료로 순수한 재료(pure material) 대신에 합금 또는 솔더와 함께 사용될 수 있다는 점을 이해하여야 한다. 가장 중요한 것은, 상 편석 또는 전자 이동을 통해 공극을 형성하거나 이동하여 집단을 형성하는 원자들을 포획하거나, 흡수 및 속박하도록, 또는 접합 금속에 고융점 재료의 농도를 증가시키거나 부가하도록, 장벽층 재료가 선택되어야 한다는 점이다.
상세한 설명(도면 포함)은 일부 대표적인 실시 형태만을 개시하고 있다는 점을 이해해야 한다. 독자들의 편의를 위해, 상술한 상세한 설명은 일부 실시가능한 실시 형태에 초점을 맞추었으며, 그 샘플은 본 발명의 원리를 교시하고 있다. 본 명세서에서는 모든 실시 가능한 형태를 완전히 나열하려고 하지는 않았다. 본 발명의 특정 부분을 위한 다른 실시 형태들은 제시되지 않았거나, 본 발명의 일부를 위해 활용될 수 있는 다른 실시 형태도 별도로 기재하지 않았지만, 이들 기재되지 않은 실시 형태들을 본 출원에서 권리로 주장하지 않는 것으로 간주되어서는 안 된다. 당업자라면 이와 같이 개시되지 않은 실시 형태들도 본 발명의 동일한 원리와 균등한 원리 내에 속한다는 것을 이해할 것이다.

Claims (17)

  1. 전기 연결부를 형성하는 방법으로서,
    제1 접합(bonding) 재료와 장벽층 재료를 사용하여 제1 전기 콘택과 제2 전기 콘택을 접합(join)하는 단계를 포함하고,
    상기 제1 접합 재료는 제1 성분 및 제2 성분을 포함하는 제1 합성물을 갖는 합금을 포함하고,
    상기 장벽층 재료의 농도는, 이 장벽층 재료가 상기 제1 성분 또는 상기 제2 성분의 이동 성분들을 속박하여(bind) 상기 제1 합성물을, 상기 제1 성분 및 상기 제2 성분을 포함하는 제2 합성물로 변화시키도록 선택되고,
    상기 제2 합성물은 상기 제1 합성물보다 더 높은 용융점 온도를 갖는 것을 특징으로 하는 전기 연결부 형성 방법.
  2. 제1항에 있어서, 상기 장벽층 재료의 체적은, 이 장벽층 재료의 체적과, 상기 제1 성분 또는 상기 제2 성분의 이동 성분들의 체적의 합의 적어도 20%인 것을 특징으로 하는 전기 연결부 형성 방법.
  3. 제1항에 있어서, 상기 제1 전기 콘택, 상기 제2 전기 콘택, 상기 제1 접합 재료 및 상기 장벽층 재료는 강성부와 연성부를 포함하고, 상기 접합 단계는 강성부가 연성부 내로 침투하는 단계를 포함하는 것을 특징으로 하는 전기 연결부 형성 방법.
  4. 제1항에 있어서, 상기 접합 재료의 높이는 25 ㎛ 미만으로 제한되는 것을 특징으로 하는 전기 연결부 형성 방법.
  5. 제1항에 있어서, 제1 접합 재료의 높이는 9 ㎛ 미만으로 제한되는 것을 특징으로 하는 전기 연결부 형성 방법.
  6. 제1항에 있어서, 상기 장벽층 재료의 체적은, 이 장벽층 재료의 체적과, 상기 제1 성분 또는 상기 제2 성분의 이동 성분들의 체적의 합의 20% 내지 67% 사이인 것을 특징으로 하는 전기 연결부 형성 방법.
  7. 제1항에 있어서, 상기 장벽층 재료는, 전기적 연결이 상 편석(phase migration) 없이 적어도 1000 시간 지속되도록, 상기 제1 성분 또는 상기 제2 성분의 이동 성분들의 부분을 속박하는 것을 특징으로 하는 전기 연결부 형성 방법.
  8. 제1항에 있어서, 상기 제1 접합 재료는 금을 포함하고, 상기 장벽층 재료는 니켈(Ni), 크롬(Cr), 티타늄(Ti), 플라티늄(Pt), 팔라듐(Pd), 탄탈륨(Ta) 또는 텅스텐(W) 중 적어도 하나를 포함하는 것을 특징으로 하는 전기 연결부 형성 방법.
  9. 제1항에 있어서, 상기 제1 성분 또는 상기 제2 성분의 이동 성분들은 주석을 포함하는 것을 특징으로 하는 전기 연결부 형성 방법.
  10. 제1항에 있어서,
    상기 제1 성분 또는 상기 제2 성분의 이동 성분들을 포함하고 구성 성분들의 제1 농도를 가지는 제1 접합 재료를, 적어도 상기 제1 접합 재료의 용융점까지 가열하는 단계와;
    상기 제1 접합 재료가 이 제1 접합 재료의 용융점보다 용융점이 높은 제2 접합 재료로 변화하도록, 상기 제1 접합 재료 가열 단계 발생시, 구성 성분들의 상기 제1 농도를 구성 성분들의 제2 농도로 변화시키기 위해 상기 제1 접합 재료와 반응할 수 있는 재료를 상기 제1 접합 재료 근방에 제공하는 단계로서, 상기 제1 접합 재료와 반응할 수 있는 상기 재료는 상기 가열 단계 동안 상기 제1 성분 또는 상기 제2 성분의 이동 성분들의 부분을 속박하도록 구성되는 것인, 상기 제1 접합 재료와 반응할 수 있는 재료를 제공하는 단계와;
    상기 제1 전기 콘택 및 상기 제2 전기 콘택과 상기 제2 접합 재료를 상기 제1 접합 재료의 용융점 밑으로 냉각하는 단계를;
    추가로 포함하는 것을 특징으로 하는 전기 연결부 형성 방법.
  11. 제10항에 있어서,
    상기 냉각 단계에 후속하여, 상기 제1 전기 콘택 및 상기 제2 전기 콘택과 상기 제2 접합 재료를 상기 제1 접합 재료의 용융점 이상, 상기 제2 접합 재료의 용융점 미만의 재가열 온도로 재가열하는 단계를 추가로 포함하는 것을 특징으로 하는 전기 연결부 형성 방법.
  12. 제11항에 있어서,
    칩 스태킹 공정(chip-stacking process)에서 상기 재가열 단계를 복수 회 반복하는 단계를 추가로 포함하는 것을 특징으로 하는 전기 연결부 형성 방법.
  13. 제10항에 있어서,
    상기 제1 접합 재료와 상기 제1 전기 콘택 및 상기 제2 전기 콘택은 강성부와 연성부를 포함하는 것이고, 상기 방법은,
    상기 강성부의 용융점 미만의 온도에서 상기 강성부가 상기 연성부 내로 침투하는 단계를 추가로 포함하는 것을 특징으로 하는 전기 연결부 형성 방법.
  14. 장치로서,
    2개의 전기 콘택들 사이에, 제1 합성물 및 제1 용융점을 갖는 접합 재료, 장벽층 재료 및 합금을 포함하는 연결부를 포함하고,
    상기 합금은 상기 연결부를 형성하기 전에 시간이 경과함에 따라 상 편석을 일으킬 수 있는 이동 구성 성분을 포함하고, 상기 장벽층 재료는 상기 연결부가 200℃ 온도에서 상 편석이 일어나지 않은 상태로 적어도 1000 시간을 유지할 수 있도록 상기 이동 구성 성분의 부분을 속박하며, 상기 접합 재료의 제1 합성물은, 상기 제1 용융점보다 높은 제2 용융점을 갖는 상기 접합 재료의 제2 합성물로 변화되는 것을 특징으로 하는 장치.
  15. 제14항에 있어서, 상기 합금은 적어도 일분의 장벽층 재료와, 적어도 일부의 접합 재료를 추가로 포함하는 것을 특징으로 하는 장치.
  16. 삭제
  17. 삭제
KR1020097022612A 2007-04-05 2008-06-05 전자 연결부 내의 고이동성 성분의 속박 KR101119761B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/696,796 US7748116B2 (en) 2007-04-05 2007-04-05 Mobile binding in an electronic connection
PCT/IB2008/001444 WO2008122891A2 (en) 2007-04-05 2008-06-05 Binding of costituents having a high mobility in an electronic connection

Publications (2)

Publication Number Publication Date
KR20100012863A KR20100012863A (ko) 2010-02-08
KR101119761B1 true KR101119761B1 (ko) 2012-03-22

Family

ID=39826236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097022612A KR101119761B1 (ko) 2007-04-05 2008-06-05 전자 연결부 내의 고이동성 성분의 속박

Country Status (6)

Country Link
US (1) US7748116B2 (ko)
EP (1) EP2313917A2 (ko)
JP (1) JP2011501395A (ko)
KR (1) KR101119761B1 (ko)
CN (1) CN101681853B (ko)
WO (1) WO2008122891A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329355B1 (ko) * 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
EP2474383B1 (en) * 2009-09-04 2013-11-27 Senju Metal Industry Co., Ltd Lead-free solder alloy, joining member and manufacturing method thereof, and electronic component
CN104593655B (zh) * 2014-12-31 2017-02-22 广州汉源新材料股份有限公司 一种改善铟导热界面材料的方法
CN106702243A (zh) * 2016-12-07 2017-05-24 北京态金科技有限公司 低熔点金属及其制备方法和应用
CN107442965A (zh) * 2017-08-11 2017-12-08 东北大学 一种Sn‑Bi系合金焊粉及其制备方法
CN110937911A (zh) * 2018-09-25 2020-03-31 宁波江丰电子材料股份有限公司 靶材组件形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088458A (ko) * 1998-05-22 1999-12-27 이데이 노부유끼 반도체장치및그제조방법
KR20000025974A (ko) * 1998-10-16 2000-05-06 윤종용 크롬계 금속기저층(ubm)을 포함하는 솔더 범프 형성 방법
KR20020027220A (ko) * 2000-10-04 2002-04-13 니시가키 코지 반도체 장치 및 그 제조 방법
KR20060046089A (ko) * 2004-05-20 2006-05-17 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3312878A (en) 1965-06-01 1967-04-04 Ibm High speed packaging of miniaturized circuit modules
US4418857A (en) 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US4465223A (en) * 1980-12-31 1984-08-14 International Business Machines Corporation Process for brazing
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US4967950A (en) 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
JPH0831617B2 (ja) 1990-04-18 1996-03-27 三菱電機株式会社 太陽電池及びその製造方法
JP2918307B2 (ja) 1990-08-07 1999-07-12 沖電気工業株式会社 半導体記憶素子
KR940006696B1 (ko) 1991-01-16 1994-07-25 금성일렉트론 주식회사 반도체 소자의 격리막 형성방법
EP0516866A1 (en) 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
JP2608513B2 (ja) 1991-10-02 1997-05-07 三星電子株式会社 半導体装置の製造方法
US5261593A (en) 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5603847A (en) 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
US5587119A (en) 1994-09-14 1996-12-24 E-Systems, Inc. Method for manufacturing a coaxial interconnect
DE4433845A1 (de) 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
EP0815593B1 (en) * 1995-03-20 2001-12-12 Unitive International Limited Solder bump fabrication methods and structure including a titanium barrier layer
US5608264A (en) 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP2739855B2 (ja) 1995-12-14 1998-04-15 日本電気株式会社 半導体装置およびその製造方法
US5973396A (en) 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US6310484B1 (en) 1996-04-01 2001-10-30 Micron Technology, Inc. Semiconductor test interconnect with variable flexure contacts
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
JP2790122B2 (ja) 1996-05-31 1998-08-27 日本電気株式会社 積層回路基板
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
JP3176307B2 (ja) 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
JPH10335383A (ja) 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH11166935A (ja) 1997-09-25 1999-06-22 Canon Inc 光検出または照射用の光プローブと該プローブを備えた近視野光学顕微鏡、及該光プローブの製造方法とその製造に用いる基板
US6620731B1 (en) 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6075710A (en) 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
US5962922A (en) 1998-03-18 1999-10-05 Wang; Bily Cavity grid array integrated circuit package
US6222276B1 (en) 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US6380023B2 (en) 1998-09-02 2002-04-30 Micron Technology, Inc. Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits
US6122187A (en) 1998-11-23 2000-09-19 Micron Technology, Inc. Stacked integrated circuits
US6316737B1 (en) 1999-09-09 2001-11-13 Vlt Corporation Making a connection between a component and a circuit board
JP3386029B2 (ja) 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
US6446317B1 (en) 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
JP2001338947A (ja) 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
TW525417B (en) 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6720245B2 (en) 2000-09-07 2004-04-13 Interuniversitair Microelektronica Centrum (Imec) Method of fabrication and device for electromagnetic-shielding structures in a damascene-based interconnect scheme
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
JP2002134545A (ja) 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP4608763B2 (ja) 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
EP1217656A1 (en) 2000-12-20 2002-06-26 STMicroelectronics S.r.l. Process for manufacturing components in a semiconductor material with reduction in the starting wafer thickness
US6512300B2 (en) 2001-01-10 2003-01-28 Raytheon Company Water level interconnection
JP4118029B2 (ja) 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
US7218349B2 (en) 2001-08-09 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6747347B2 (en) 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
JP3495727B2 (ja) 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6590278B1 (en) 2002-01-08 2003-07-08 International Business Machines Corporation Electronic package
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US6770822B2 (en) 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
US7135777B2 (en) 2002-05-03 2006-11-14 Georgia Tech Research Corporation Devices having compliant wafer-level input/output interconnections and packages using pillars and methods of fabrication thereof
US6939789B2 (en) 2002-05-13 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wafer level chip scale packaging
SG111069A1 (en) 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
JP3679786B2 (ja) 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
ITTO20030269A1 (it) 2003-04-08 2004-10-09 St Microelectronics Srl Procedimento per la fabbricazione di un dispositivo
JP2005011838A (ja) 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
US20050046034A1 (en) 2003-09-03 2005-03-03 Micron Technology, Inc. Apparatus and method for high density multi-chip structures
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US20050104027A1 (en) 2003-10-17 2005-05-19 Lazarev Pavel I. Three-dimensional integrated circuit with integrated heat sinks
US7276787B2 (en) 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7230318B2 (en) 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
US7157310B2 (en) 2004-09-01 2007-01-02 Micron Technology, Inc. Methods for packaging microfeature devices and microfeature devices formed by such methods
JP2006179570A (ja) 2004-12-21 2006-07-06 Renesas Technology Corp 半導体装置の製造方法
US7390735B2 (en) 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7400042B2 (en) * 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
WO2006138492A2 (en) 2005-06-14 2006-12-28 Cubic Wafer, Inc. Post & penetration interconnection
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
KR101168786B1 (ko) * 2005-06-14 2012-07-27 쿠퍼 에셋 엘티디. 엘.엘.씨. 칩 커넥터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088458A (ko) * 1998-05-22 1999-12-27 이데이 노부유끼 반도체장치및그제조방법
KR20000025974A (ko) * 1998-10-16 2000-05-06 윤종용 크롬계 금속기저층(ubm)을 포함하는 솔더 범프 형성 방법
KR20020027220A (ko) * 2000-10-04 2002-04-13 니시가키 코지 반도체 장치 및 그 제조 방법
KR20060046089A (ko) * 2004-05-20 2006-05-17 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치

Also Published As

Publication number Publication date
KR20100012863A (ko) 2010-02-08
CN101681853B (zh) 2013-02-06
JP2011501395A (ja) 2011-01-06
US20080246145A1 (en) 2008-10-09
CN101681853A (zh) 2010-03-24
WO2008122891A2 (en) 2008-10-16
EP2313917A2 (en) 2011-04-27
WO2008122891A3 (en) 2009-05-07
US7748116B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
KR101119761B1 (ko) 전자 연결부 내의 고이동성 성분의 속박
TWI437676B (zh) 積體電路結構
US8580621B2 (en) Solder interconnect by addition of copper
JP6380539B2 (ja) 接合構造、接合材、及び接合方法
KR101317019B1 (ko) 전자 디바이스 및 납땜 방법
US10157877B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI419294B (zh) 用於半導體裝置之引線框
US10328533B2 (en) Hybrid lead-free solder wire
JP7185375B2 (ja) 合金拡散障壁層
JP3475147B2 (ja) はんだ接続部
JP2002321083A (ja) はんだ接合の形成方法
JP6729331B2 (ja) 電子装置及び電子装置の製造方法
US8071472B2 (en) Semiconductor device with solder balls having high reliability
US11752579B2 (en) High reliability leadfree solder alloys for harsh service conditions
US7850060B2 (en) Heat cycle-able connection
US20090085206A1 (en) Method of forming solder bumps on substrates
US20230095749A1 (en) Solder material, layer structure, chip package, method of forming a layer structure, and method of forming a chip package
Ou et al. A study of electromigration in Sn3. 5Ag and Sn3. 8Ag0. 7Cu solder lines
US11552042B2 (en) Solder material with two different size nickel particles
WO2020136979A1 (ja) はんだ接合部
JP2009194357A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee