KR101057339B1

KR101057339B1 - 방전관 점등 장치의 동기 운전 시스템, 방전관 점등 장치 및 반도체 집적회로

Info

Publication number: KR101057339B1
Application number: KR1020097009383A
Authority: KR
Inventors: 켄고 키무라
Original assignee: 산켄덴키 가부시키가이샤
Priority date: 2006-10-05
Filing date: 2007-09-10
Publication date: 2011-08-18
Also published as: US20110299310A1; US8520412B2; JP4062348B1; WO2008044412A1; KR20090077944A; TW200822808A; CN101523993A; JP2008091304A; US20090184653A1; US8159145B2; CN101523993B; TWI367691B

Abstract

복수의 방전관 점등 장치를 동주파수·동위상에서 동작시킬 수 있는 방전관 점등 장치의 동기 운전 시스템은, (1) 1차 권선과 2차 권선의 적어도 한 쪽의 권선에 콘덴서가 접속되고 이 출력에 상기 방전관이 접속된 공진회로, (2) 직류 전원의 양단에 접속되며 또한 1차 권선과 콘덴서에 전류를 보내는 스위칭소자(Qp1, Qn1), (3) 콘덴서(C2)의 충전 경사와 방전 경사가 같으며 또한 상기 복수의 스위칭 소자를 온/오프시키기 위한 삼각파 신호를 발생시키는 발진기, (4) 삼각파 신호의 반주기 미만에 방전관에 흐르는 전류에 따른 펄스폭으로 방전관에 전류를 보내도록 상기 복수의 스위칭 소자(Qp1)를 구동시키는 제 1 구동신호를 발생시키는 신호 발생부, (5) 제 1 구동신호와 거의 동일한 펄스폭으로 약 180도의 위상차를 가지며 제 1 구동신호의 발생시와는 역박향으로 방전관에 전류를 보내도록 스위칭 소자(Qn1)를 구동시키는 제 2 구동신호를 발생시키는 신호 발생부를 갖는다.

Description

방전관 점등 장치의 동기 운전 시스템, 방전관 점등 장치 및 반도체 집적회로{DISCHARGE TUBE LIGHTING APPARATUS SYNCHRONOUS OPERATION SYSTEM, DISCHARGE TUBE LIGHTING APPARATUS, AND SEMICONDUCTOR INTEGRATED CIRCUIT}

본 발명은 방전관의 점등 특히, 냉음극관을 이용한 액정표시기기 등에 사용되는 방전관 점등 장치를 복수개 접속해서 동기 운전시키는 방전관 점등 장치의 동기 운전 시스템, 방전관 점등 장치 및 반도체 집적회로에 관한 것이다.

방전관 특히, 냉음극 형광등(CCFL)에서 흐르는 전류가 균형을 이루지 못하게 되면 방전관 내부의 수은 분포가 편중되어 휘도구배나 방전관의 수명저하, 발광색의 변화 등이 발생한다. 이 때문에 방전관 점등 장치에서는 방전관에 정부(正負)대칭인 전류를 공급하는 것이 절대조건이다.

도 1은 관련 방전관 점등 장치의 구성을 나타내는 회로도이다. 도 2는 관련 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다. 도 1에 나타낸 방전관 점등 장치에서는 직류 전원(Vin)과 그랜드 사이에는 하이사이드인 P형 MOSFET(Qp1)(P형 FET(Qp1)라 함.)과 로우사이드인 N형 MOSFET(Qn1)(N형 MOSFET(Qn1)라 함.)의 제 1 직렬회로가 접속되어 있다. P형 FET(Qp1)와 N형 FET(Qn1)의 접속점과 그랜드(GND)의 사이에는 콘덴서(C3)와 트랜스(T)의 1차 권 선(P)의 직렬회로가 접속되고, 트랜스(T)의 2차 권선(S)의 양단에는 리엑터(Lr)와 콘덴서(C4)의 직렬회로가 접속되어 있다.

P형 FET(Qp1)의 소스에 직류 전원(Vin)이 공급되고, P형 FET(Qp1)의 게이트는 컨트롤(IC1)의 단자(DRV1)에 접속되어 있다. N형 FET(Qn1)의 게이트는 컨트롤(IC1)의 단자(DRV2)에 접속되어 있다.

컨트롤(IC1)은 시작회로(10), 정전류 결정 회로(11), 발진기(12), 분주기(13), 오차증폭기(15), PWM콤퍼레이트(16), NAND회로(17a), AND회로(17b), 드라이버(18a, 18b)를 가지고 있다. 정전류 결정 회로(11)는 단자(RF)를 통해 정전류 결정 저항(R1)의 일단에 접속되어 있다. 발진기(12)는 단자(CF)를 통해 콘덴서(C1)의 일단에 접속되어 있다.

시작회로(10)는 직류 전원(Vin)의 전원공급을 받아 소정 전압(REG)을 생성해 내부의 각 부에 공급한다. 정전류 결정 회로(11)는 정전류 결정 저항(R1)에 의해 임으로 설정되는 정전류를 발진기(12)에 공급한다. 발진기(12)는 정전류 결정 회로(11)의 정전류에 의해 콘덴서(C1)의 충방전을 해서 도 2에 나타낸 바와 같은 톱니파 발진파형(도 2에서는 단자(CF)에서의 콘덴서(C1)의 충방전 전압을 나타낸다.)을 발생시켜 톱니파 발진파형에 기초해 클럭(CK)을 생성한다. 클럭(CK)은 도 2에 나타낸 바와 같이 단자(CF)에서의 톱니파 발진파형에 동기한 상승기간이 H레벨이고, 하강기간이 L레벨인 펄스 전압 파형이며, 분주기(13)에 출력된다.

트랜스(T)의 2차 권선(S)의 일단은 리엑터(Lr)를 통해 방전관(3)의 한쪽 전극에 접속되고, 방전관(3)의 다른 쪽의 전극은 관전류 검출 회로(5)에 접속되어 있 다. 관전류 검출 회로(5)는 다이오드(D1, D2) 및 저항(R3, R4)으로 이루어지며 방전관(3)에 흐르는 전류를 검출하고 검출된 전류에 비례한 전압을 컨트롤(IC1)의 피드백 단자(FB)를 통해 오차증폭기(15)의 -단자에 출력한다.

오차증폭기(15)는 -단자에 입력되는 관전류 검출 회로(5)로부터의 전압과 +단자에 입력되는 기준전압(E1)의 오차전압(FBOUT)을 증폭시키고, 이 오차전압(FBOUT)을 PWM콤퍼레이트(16)의 +단자로 보낸다. PWM콤퍼레이트(16)는 +단자에 입력되는 오차증폭기(15)로부터의 오차전압(FBOUT)이 -단자에 입력되는 단자(CF)로부터의 톱니파 파형 전압 이상일 때 H레벨이고, 오차전압(FBOUT)이 톱니파 파형 전압 미만일 때 L레벨이 되는 펄스 신호를 생성해서 NAND회로(17a)와 AND회로(17b)에 출력한다.

분주기(13)는 발진기(12)로부터의 펄스 신호를 분주하고 분주된 펄스 신호(Q)를 NAND회로(17a)에 출력함과 동시에 분주된 펄스 신호(Q)를 반전한 펄스 신호(분주된 펄스 신호(Q)에 대해 소정의 데드 타임을 갖는다.)를 AND회로(17b)에 출력한다. NAND회로(17a)는 분주기(13)로부터의 분주된 펄스 신호와 PWM콤퍼레이트(16)로부터의 신호의 NAND논리를 연산해서 드라이버(18a) 및 단자(DRV1)를 통해 구동신호를 P형 FET(Qp1)에 출력한다.

AND회로(17b)는 분주기(13)로부터의 분주되면서 반전된 펄스 신호와 PWM콤퍼레이트(16)로부터의 신호의 AND논리를 연산해서 드라이버(18b) 및 단자(DRV2)를 통해 구동신호를 N형 FET(Qn1)에 출력한다.

예를 들면, 시각 t1 ~ t2에서는 PWM콤퍼레이트(16)의 출력은 H레벨이 되고, 분주기(13)의 출력은 L레벨이 되기 때문에 NAND회로(17a)의 출력은 L레벨이 된다. 이 때문에 단자(DRV1)에서는 L레벨이 출력되어 P형 FET(Qp1)이 온(on)이 된다. 또한 시각 t4 ~ t5에서는 PWM콤퍼레이트(16)의 출력은 H레벨이 되고, 분주기(13)의 반전 출력은 H레벨이 되기 때문에 AND회로(17b)의 출력은 H레벨이 된다. 이 때문에 단자(DRV2)에서는 H레벨이 출력되어 N형 FET(Qn1)가 온이 된다.

즉, 구동신호는 분주기(13)의 출력과 PWM콤퍼레이트(16)의 출력의 합성에 의해 클럭(CK)에 동기하면서 톱니파 발진파형의 하강기간을 데드 타임으로 단자(DRV1)와 단자(DRV2)에 교대로 보낸다. 이상의 동작에 의해, 컨트롤(IC1)은 톱니파 발진파형의 주파수에서 P형 FET(Qp1)와 N형 FET(Qn1)를 교대로 온/오프시킨다. 이에 의해 방전관(3)에 전력이 공급됨과 동시에 방전관(3)을 흐르는 전류가 소정치로 제어된다.

또한, 관련기술로는 예를 들면 미국 특허 US5615093이 알려져 있다.

하지만, 액정TV로 대표되는 액정표시기기는 화면휘도의 균일성이 중요하다. 하나의 패널에 복수의 방전관을 사용하는 액정표시기기에서는 각각의 방전관이 각각 다른 주파수나 다른 위상에서 점등하면 화면에 플리커 등이 발생한다. 이 때문에 각 방전관에 정부대칭인 전류를 공급하면서 또한 각각의 방전관을 동위상에서 점등시킬 필요가 있다.

하지만 도 1에 나타낸 방전관 점등 장치에서는 예를 들면, 복수의 방전관 점등 장치에 대응해 구비된 복수의 콘덴서(C1)를 서로 접속시켜서 발진기(12)의 발진주파수를 동기시켜도 단자(DRV1)의 위상과 단자(DRV2)의 위상은 컨트롤(IC1)가 동작을 개시하는 타이밍의 차이 등에 의해 일정하지 않다. 이 때문에 위상의 역전이 발생해 그 상태로 동작을 계속할 가능성이 있다.

또한 동작 중에 어떠한 요인에 의해 어느 한 방전관 점등 장치에 위상역전이발생한 경우도 그대로 동작을 계속한다.

본 발명은 복수의 방전관 점등 장치의 각각의 발진기에 접속된 각각의 콘덴서를 서로 접속하는 것 만으로 용이하면서 안정적으로 복수의 방전관 점등 장치를 동주파수·동위상에서 동작시킬 수 있는 방전관 점등 장치의 동기 운전 시스템, 방전관 점등 장치 및 반도체 집적회로를 제공한다.

상기 문제를 해결하기 위해 본 발명은 직류에서 정부대칭의 교류로 변환시키는 복수의 방전관 점등 장치의 각각의 발진기 콘덴서를 서로 공통접속해서 상기 복수의 방전관 점등 장치의 교류전력을 복수의 방전관에 공급하는 방전관 점등 장치의 동기 운전 시스템으로, 상기 복수의 방전관 점등 장치의 각각은 트랜스의 1차 권선과 2차 권선의 적어도 한 쪽의 권선에 콘덴서가 접속되고 이 출력에 상기 방전관이 접속된 공진회로와, 직류 전원의 양단에 접속되며 또한 상기 공진회로 내의 상기 트랜스의 1차 권선과 상기 콘덴서에 전류를 보내기 위한 브릿지 구성의 복수의 스위칭 소자와, 상기 발진기 콘덴서의 충전 경사와 방전 경사가 같으며 또한 상기 복수의 스위칭 소자를 온/오프시키기 위한 삼각파 신호를 발생시키는 발진기와, 상기 삼각파 신호의 반주기 미만에 상기 방전관에 흐르는 전류에 따른 펄스폭으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 한 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키는 제 1 신호 발생부와, 상기 제 1 구동신호와 거의 동일한 펄스폭으로 약 180도의 위상차를 가지며 상기 제 1 구동신호의 발생시와는 역박향으로 상기 방전과에 전류를 보내도록 상기 복수의 스위칭 소자 내의 다른 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키는 제 2 신호 발생부를 가지는 것을 특징으로 한다.

또한 본 발명은 직류에서 정부대칭의 교류로 변환해서 방전관에 전력을 공급하는 방전관 점등 장치로, 트랜스의 1차 권선과 2차 권선의 적어도 한 쪽의 권선에 콘덴서가 접속되고 그 출력에 상기 방전관이 접속된 공진회로와, 직류 전원의 양단에 접속되며 또한 상기 공진회로 내의 상기 트랜스의 1차 권선과 상기 콘덴서에 전류를 보내기 위한 브릿지 구성의 복수의 스위칭 소자와, 발진기 콘덴서의 충전 경사와 방전 경사가 같으며 또한 상기 복수의 스위칭 소자를 온/오프시키기 위한 삼각파 신호를 발생하는 발진기와, 상기 삼각파 신호의 반주기 미만에 상기 방전관에 흐르는 전류에 따른 펄스폭으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 한 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키는 제 1 신호 발생부와, 상기 제 1 구동신호와 거의 동일한 펄스폭으로 약 180도의 위상차를 가지며 상기 제 1 구동신호의 발생시와는 역방향으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 다른 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키는 제 2 신호 발생부를 가지는 것을 특징으로 한다.

본 발명은 방전관에 전력을 공급하는 브릿지 구성의 복수의 스위칭 소자를 제어하는 반도체 집적회로로, 발진기 콘덴서의 충전 경사와 방전 경사가 같으며 또한 상기 복수의 스위칭 소자를 온/오프시키기 위한 삼각파 신호를 발생시키는 발진기와, 상기 삼각파 신호의 반주기 미만에 상기 방전관에 흐르는 전류에 따른 펄스폭으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 한 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키는 제 1 신호 발생부와, 상기 제 1 구동신호와 거의 동일한 펄스폭으로 약 180도의 위상차를 가지며 상기 제 1 구동신호의 발생시와는 역방향으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 다른 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키는 제 2 신호 발생부를 가지는 것을 특징으로 한다.

본 발명에 의하면, 발진기 콘덴서의 충전 경사와 방전 경사가 같아지는 삼각파 신호를 이용해 삼각파 신호의 반주기 미만에 제 1 구동신호에 의해 한쪽의 1이상의 스위칭 소자를 구동시키고, 제 1 구동신호와 거의 동일한 펄스폭에서 약 180도의 위상차를 가지는 제 2 구동신호에 의해 제 1 구동신호의 발생시와는 역방향으로 방전관에 전류를 보내도록 다른 쪽의 1이상의 스위칭 소자를 구동시키기 때문에 복수의 방전관 점등 장치의 각각의 발진기에 접속된 각각의 콘덴서를 서로 접속하는 것만으로 용이하면서 안정적으로 복수의 방전관 점등 장치를 동주파수·동위상에서 동작시킬 수 있다.

도 1은 관련 방전관 점등 장치의 구성을 나타내는 회로도이다.

도 2는 관련 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다.

도 3은 본 발명의 실시예 1에 관한 방전관 점등 장치의 구성을 나타내는 회로도이다.

도 4는 본 발명의 실시예 1에 관한 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다.

도 5는 본 발명의 실시예 2에 관한 방전관 점등 장치의 구성을 나타내는 회로도이다.

도 6은 본 발명의 실시예 2의 변형예에 관한 방전관 점등 장치의 구성을 나타내는 회로도이다.

도 7은 본 발명의 실시예 3에 관한 방전관 점등 장치의 구성을 나타내는 회로도이다.

도 8은 본 발명의 실시예 3에 관한 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다.

도 9는 본 발명의 실시예 3의 변형예에 관한 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다.

도 10은 본 발명의 방전관 점등 장치의 동기 운전 시스템의 구성을 나타내는 회로도이다.

도 11은 본 발명의 실시예 4에 관한 방전관 점등 장치의 구성을 나타내는 회로도이다.

도 12는 본 발명의 실시예 4에 관한 방전관 점등 장치의 각 부의 신호를 나 타내는 타이밍챠트이다.

도 13은 본 발명의 실시예 5에 관한 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다.

도 14는 본 발명의 실시예 6에 관한 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다.

도 15는 본 발명의 실시예 7의 방전관 점등 장치의 구성을 나타내는 회로도이다.

이하에서 본 발명의 실시형태에 관한 방전관 점등 장치의 동기 운전 시스템, 방전관 점등 장치 및 반도체 직집회로의 실시형태를 도면을 참조해 상세하게 설명한다.

실시예 1

도 3은 본 발명의 실시예 1에 관한 방전관 점등 장치의 구성을 나타내는 회로도이다. 도 3에 나타낸 방전관 점등 장치는 도 1에 나타낸 방전관 점등 장치에 대해 컨트롤(IC1a)만이 다르다. 도 3에 나타낸 그 외의 구성은 도 1에 나타낸 구성과 동일하며, 동일 부분에는 동일 부호를 사용하고 그 부분의 설명은 생략하며, 여기서는 다른 부분만을 설명한다.

또한, 리엑터(Lr)와 방전관(3) 사이에 콘덴서(C10)가 접속되어 있다. 이 예에서는 콘덴서(C3)와 콘덴서(C10)의 양쪽에 구비되어 있으나 예를 들면, 콘덴서(C3)와 콘덴서(C10)의 한 쪽에만 구비되어 있어도 된다.

컨트롤(IC1a)은 본 발명의 반도체 집적회로에 대응해 시작회로(10), 정전류 결정 회로(11a), 발진기(12a), 오차증폭기(15), 감산회로(19), PWM콤퍼레이트(16a, 16b), NAND회로(17c), 논리회로(17d), 드라이버(18a, 18b)를 가지고 있다. 시작회로(10)의 구성은 도 15에 나타낸 것과 동일한 구성이다. 정전류 결정 회로(11a)는 단자(RF)를 통해 정전류 결정 저항(R2)의 일단에 접속되어 있다. 발진기(12a)는 단자(CF)를 통해 콘덴서(C2)의 일단에 접속되어 있다.

정전류 결정 회로(11a)는 정전류치 결정 저항(R2)에 의해 임의로 설정되는 정전류를 보낸다. 발진기(12a)는 정전류 결정 회로(11a)의 정전류에 의해 콘덴서(C2)를 충방전해서 도 4에 나타낸 바와 같은 삼각파 신호(도 4에서는 단자(CF)에서의 콘덴서(C2)의 충방전 전압을 나타낸다.)를 발생시켜 삼각파 신호에 기초해 클럭(CK)을 생성해서 NAND회로(17c) 및 논리회로(17d)에 보낸다. 삼각파 신호는 상승경사와 하강경사가 동일하다. 상승경사와 하강경사는 콘덴서(C2)의 값과 저항(R2)의 값에 따라 설정된다.

오차증폭기(15)의 출력단자는 PWM콤퍼레이트(16a)의 +단자에 접속됨과 동시에 저항(R4)을 통해 감산회로(19)의 -단자에 접속되어 있다. 감산회로(19)의 -단자와 출력단자 사이에는 저항(R5)이 접속되어 있다. 감산회로(19)는 저항(R4)을 통한 오차증폭기(15)로부터의 오차전압(FBOUT)을 +단자의 기준전압(E2)인 삼각파 신호의 상한치(VH)와 하한치(VL)의 중점전위에서 반전시킨 전압 즉, 오차전압(FBOUT)의 반전파형을 PWM콤퍼레이트(16a)의 -단자에 출력한다. 기준전압(E2)은 E2 = (VL + VH)／2이며, 삼각파 신호(CF)의 상한치(VH)와 하한치(VL)의 중점전위이다.

PWM콤퍼레이트(16a)는 +단자에 입력되는 오차증폭기(15)로부터의 오차전압(FBOUT)이 -단자에 입력되는 단자(CF)로부터의 삼각파 신호전압 이상일 때 H레벨이고, 오차전압(FBOUT)이 삼각파 신호전압 미만일 때 L레벨이 되는 펄스 신호를 생성해서 NAND회로(17c)에 출력한다. PWM콤퍼레이트(16b)는 +단자에 입력되는 단자(CF)로부터의 삼각파 신호전압이 -단자에 입력되는 감산회로(19)로부터의 오차전압(FBOUT)의 반전파형 전압 이상일 때 H레벨이고, 삼각파 신호전압이 오차전압(FBOUT)의 반전파형 전압 미만일 때 L레벨이 되는 펄스 신호를 생성해서 논리회로(17d)에 출력한다.

NAND회로(17c)는 발진기(12a)로부터의 클럭과 PWM콤퍼레이트(16a)로부터의 신호의 NAND논리를 연산해서 드라이버(18a) 및 단자(DRV1)를 통해 제 1 구동신호를 P형 FET(Qp1)에 출력한다. 논리회로(17d)는 발진기(12a)로부터의 클럭을 반전한 신호와 PWM콤퍼레이트(16b)로부터의 신호의 AND논리를 연산해서 드라이버(18b) 및 단자(DRV2)를 통해 제 2 구동신호를 N형 FET(Qn1)에 출력한다.

PWM콤퍼레이트(16a), NAND회로(17c), 드라이버(18a)는 삼각파 신호의 반주기 미만에 방전관(3)에 흐르는 전류에 따른 펄스폭으로 방전관(3)에 전류를 보내도록 P형 FET(Qp1)을 구동시키는 제 1 구동신호를 발생시키며, 본 발명의 제 1 신호 발생부에 대응한다. 감산회로(19), PWM콤퍼레이트(16b), NAND회로(17d), 드라이버(18b)는 제 1 구동신호와 거의 동일한 펄스폭으로 약 180도의 위상차를 가지며, 제 1 구동신호의 발생시와는 역방향으로 방전관(3)에 전류를 보내도록 N형 FET(Qn1)를 구동시키는 제 2 구동신호를 발생시키며, 본 발명의 제 2 신호 발생부 에 대응한다.

다음으로, 이와 같이 구성된 실시예 1의 방전관 점등 장치의 동작을 도 4에타나낸 각 부의 타이밍챠트를 참조해 설명한다.

우선, 정전류 결정 저항(R2)에 의해 임의로 설정되는 정전류(I1)에 의해 발진기(12a)는 콘덴서(C2)를 충방전하며 상승경사와 하강경사가 동일한 삼각파 신호(CF)를 발생시키고 삼각파 신호(CF)에 기초해 클럭(CK)을 발생시킨다. 클럭(CK)은 삼각파 신호에 동기한, 예를 들면 상승기간이 H레벨이고 하강기간이 L레벨이 되는 펄스 신호이다.

NAND회로(17c)는 발진기(12a)로부터의 클럭(CK)이 H레벨이면서 PWM콤퍼레이트(16a)로부터의 신호가 H레벨일 때만 L레벨의 펄스 신호를 P형 FET(Qp1)에 출력해서 온으로 만든다. 즉, 삼각파 신호(CF)의 상승기간(클럭(CK)이 H레벨이며, 예를 들면 시각 t1 ~ t3, t5 ~ t7)중에서 오차증폭기(15)로부터의 오차전압(FBOUT)이 삼각파 신호(CF) 이상일 때(PWM콤퍼레이트(16a)로부터의 신호가 H레벨, 즉, 삼각파 신호의 하한치(VL)에서 삼각파 신호(CF)가 오차증폭기(15)의 출력과 교차할 때까지의 기간으로, 예를 들면 시각 t1 ~ t2, t5 ~ t6) L레벨의 펄스 신호가 P형 FET(Qp1)에 출력된다. 즉, 펄스 신호는 삼각파 신호(CF)의 상승기간 중에만 단자(DRV1)에 보내진다.

예를 들면, 시각 t1 ~ t2에서는 Vin, Qp1, C3, P, GND에 따라 연장 설치된 경로에 전류가 흐르고, 트랜스(T)의 2차 측에서는 S, Lr, 방전관(3), 관전류 검출 회로(5)에 따라 연장 설치된 경로에 전류가 흐른다.

한 편, 감산회로(19)는 오차증폭기(15)로부터의 오차전압(FBOUT)을 삼각파 신호의 상한치와 하한치의 중점전위에서 반전시킨 오차전압(FBOUT)의 반전파형을 PWM콤퍼레이트(16b)의 -단자에 출력한다. 논리회로(17d)는 발진기(12a)로부터의 클럭(CK)(L레벨)을 반전한 반전 출력이 H레벨이면서 PWM콤퍼레이트(16b)로부터의 신호가 H레벨일 때만 H레벨의 펄스 신호를 N형 FET(Qn1)에 출력해 온으로 만든다.

즉, 삼각파 신호(CF)의 하강기간(클럭(CK)이 L레벨이며, 예를 들면 시각 t3 ~ t5, t7 ~ t9)중에서 삼각파 신호(CF)가 오차전압(FBOUT)의 반전파형 전압 이상일 때(PWM콤퍼레이트(16b)로부터의 신호가 H레벨, 즉, 삼각파 신호(CF)의 상한치(VH)에서 삼각파 신호(CF)가 오차증폭기의 출력을 반전시킨 반전 출력과 교차할 때까지의 기간으로, 예를 들면시각 t3 ~ t4, t7 ~ t8) H레벨의 펄스 신호가 N형 FET(Qn1)에 출력된다. 즉, 펄스 신호는 삼각파 신호(CF)의 하강기간 중에만 단자(DRV2)에 보내진다.

예를 들면, 시각 t3 ~ t4에서는 P, C3, Qn1, GND에 따라 연장 설치된 경로에 전류가 흐르고, 트랜스(T)의 2차 측에서는 관전류 검출 회로(5), 방전관(3), Lr, S에 따라 연장 설치된 경로에 전류가 흐른다.

이상의 동작에 의해, 컨트롤(IC1a)은 제 1 구동신호와, 제 1 구동신호와 거의 동일한 펄스폭으로 약 180도의 위상차를 갖는 제 2 구동신호에 의해 상승경사기간과 하강경사기간이 같아지는 삼각파 신호(CF)의 주파수에서 P형 FET(Qp1), N형 FET(Qn1)를 교대로 온/오프시켜서 방전관(3)에 전력을 공급함과 동시에 방전관(3)을 흐르는 전류를 소정치로 제어한다.

실시예 2

도 5는 본 발명의 실시예 2에 관한 방전관 점등 장치의 구성을 나타내는 회로도이다. 도 5에 나타낸 방전관 점등 장치는 4개의 스위칭 소자로 이루어진 풀 브릿지 회로의 경우의 방전관 점등 장치의 일 예이다. 도 5에 나타낸 실시예 2는 도 3에 나타낸 실시예 1에 대해 P형 FET(Qp2), N형 FET(Qn2), 감산회로(19a), PWM콤퍼레이트(16c)를 구비하고 있다.

직류 전원(Vin)과 그랜드 사이에는 하이사이드인 P형 FET(Qp2)와 로우사이드인 N형 FET(Qn2)과의 직렬회로가 접속되어 있다. P형 FET(Qp2)와 N형 FET(Qn1)의 접속점과 P형 FET(Qp2)와 N형 FET(Qn2)의 접속점 사이에는 콘덴서(C3)와 트랜스(T)의 1차 권선(P)의 직렬회로가 접속되어 있다. 단자(DRV1)는, P형 FET(Qp1)의 게이트와 N형 FET(Qn1)의 게이트에 접속되고 단자(DRV2)는 P형 FET(Qp2)의 게이트와 N형 FET(Qn2)의 게이트에 접속되어 있다.

감산회로(19a)는 삼각파 신호(CF)를 +단자의 기준전압(E2)인 삼각파 신호의 상한치(VH)와 하한치(VL)의 중점전위에서 반전시킨 반전전압(C2’)을 PWM콤퍼레이트(16c)의 -단자에 출력한다. 기준전압(E2)은 E2＝(VL + VH)／2이며, 삼각파 신호의 상한치(VH)와 하한치(VL)의 중점전위이다.

PWM콤퍼레이트(16c)는 +단자에 입력되는 오차증폭기(15)로부터의 오차전압(FBOUT)이 -단자에 입력되는 감산회로(19a)로부터의 반전전압(C2’)이상일 때 H레벨이고 오차전압(FBOUT)이 반전전압(C2’) 미만일 때 L레벨이 되는 펄스신호를 생성해서 논리회로(17e)에 출력한다. 논리회로(17e)는 발진기(12a)로부터의 클 럭(CK)을 반전한 출력과 PWM콤퍼레이트(16c)로부터의 신호의 NAND를 연산해 출력한다.

이 구성에 의하면, 삼각파 신호(CF)의 상승기간 중에서 오차증폭기(15)로부터의 오차전압(FBOUT)이 삼각파 신호(CF) 이상일 때 L레벨의 펄스 신호가 P형 FET(Qp1) 및 N형 FET(Qn1)에 출력되고 P형 FET(Qp1)이 온이 된다. 또한 삼각파 신호(CF)의 상승기간 중에는 H레벨의 펄스 신호가 P형 FET(Qp2) 및 N형 FET(Qn2)에 출력되고 N형 FET(Qn2)가 온이 된다. 이 기간에는 Vin, Qp1, C3, P, Qn2, GND에 따라 연장 설치된 경로에 전류가 흐르고, 트랜스(T)의 2차 측에서는 S, Lr, 방전관(3), 관전류 검출 회로(5)에 따라 연장 설치된 경로에 전류가 흐른다.

한 편, 삼각파 신호(CF)의 하강기간 중에는 H레벨의 펄스 신호가 P형 FET Qp1 및 N형 FET(Qn1)에 출력되고 N형 FET(Qn1)가 온이 된다. 또한 삼각파 신호(CF)의 하강기간 중에는 오차전압(FBOUT)이 감산회로(19a)로부터의 반전전압(C2’) 이상일 때 H레벨의 펄스 신호가 논리회로(17e)에 출력되고 논리회로(17e)는 L레벨을 P형 FET(Qp2) 및 N형 FET(Qn2)에 출력하고 P형 FET(Qp2)가 온이 된다.

이 기간에는 Vin, Qp2, P, C3, Qn1, GND에 따라 연장 설치된 경로에 전류가 흐르고 트랜스(T)의 2차 측에서는 관전류 검출 회로(5), 방전관(3), Lr, S에 따라 연장 설치된 경로에 전류가 흐른다.

따라서 풀 브릿지 회로를 이용한 실시예 2의 방전관 점등 장치에서도 실시예 1의 방전관 점등 장치의 효과와 동일한 효과를 얻을 수 있다.

(실시예 2의 변형예)

도 6은 본 발명의 실시예 2의 변형예에 관한 방전관 점등 장치의 구성을 나타낸 회로도이다. 도 6에 나타낸 실시예 2의 변형예는 도 5에 나타낸 실시예 2에 대해 컨트롤(IC1c)이 드라이버(18a ~ 18d), 인버터(20a, 20b)를 갖는다. 드라이버(18a)의 출력은 단자(DRV1)를 통해 P형 FET(Qp1)의 게이트에 접속되고 드라이버(18b)의 출력은 단자(DRV3)를 통해 N형 FET(Qn1)의 게이트에 접속되고 드라이버(18c)의 출력은 단자(DRV4)를 통해 N형 FET(Qn2)의 게이트에 접속되고 드라이버(18d)의 출력은 단자(DRV2)를 통해 P형 FET(Qp2)의 게이트에 접속된다. 인버터(20a)는 NAND회로(17c)의 출력을 반전해서 드라이버(18b)에 출력한다. 인버터(20b)는 논리회로(17e)의 출력을 반전해서 드라이버(18d)에 출력한다.

드라이버(18a)는 본 발명의 제 1 신호 발생부, 드라이버(18b)는 본발명의 제 2신호 발생부, 드라이버(18c)는 본 발명의 제 3신호 발생부, 드라이버(18d)는 본 발명의 제 4신호 발생부에 대응한다.

이와 같은 실시예 2의 변형예의 방전관 점등 장치에서도 실시예 2의 방전관 점등 장치의 동작 및 효과와 동일한 동작 및 효과를 얻을 수 있다.

실시예 3

도 7은 본 발명의 실시예 3에 관한 방전관 점등 장치의 구성을 나타내는 회로도이다. 도 7에 나타낸 방전관 점등 장치는 풀 브릿지 회로의 경우의 방전관 점등 장치의 일 예이며, 도 6에 나타낸 실시예 2의 변형예의 컨트롤(IC1c)의 인버터(20a, 20b)에 대해 컨트롤(IC1d)는 데드 타임 작성회로(21a, 21b)를 구비하고 있다.

데드 타임 작성회로(21a)는 NAND회로(17c)로부터의 신호에 기초해 드라이버(18a)로의 제 1 구동신호(DRV1)에 대해 소정의 데드 타임(DT)을 갖는 제 3 구동신호(DRV3)를 작성해 드라이버(18b)에 출력한다. 데드 타임 작성회로(21b)는 논리회로(17e)로부터의 신호에 기초해 드라이버(18c)로의 제 4 구동신호(DRV4)에 대해 소정의 데드 타임(DT)을 갖는 제 2 구동신호(DRV2)를 작성해 드라이버(18c)에 출력한다.

제 1 구동신호와 제 3 구동신호, 제 2 구동신호와 제 4 구동신호는 각각 동시에 온이 되는 것을 방지하는 데드 타임(DT)을 가지나, 데드 타임(DT)을 제외하면 제 3 구동신호는 제 1 구동신호와 거의 동일하며, 제 4 구동신호는 제 2 구동신호와 거의 동일하다.

도 8은 본 발명의 실시예 3에 관한 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다. 이와 같이 풀 브릿지 회로를 이용한 실시예 3의 방전관 점등 장치에서도 실시예 2의 방전관 점등 장치의 동작 및 효과와 동일한 동작 및 효과를 얻을 수 있다.

또한, 도 9는 본 발명의 실시예 3의 변형예에 관한 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다. 도 9에 나타낸 실시예 3의 변형예는 도 7에 나타낸 실시예 3의 방전관 점등 장치의 회로구성와 동일하며, 데드 타임(DT)의 타이밍이 상이할 뿐 그 외 동작은 동일하기 때문에 이 동작의 설명은 생략한다.

(방전관 점등 장치의 동기 운전 시스템)

도 10은 본 발명의 방전관 점등 장치의 동기 운전 시스템의 구성을 나타내는 회로도이다. 도 10에서 복수의 방전관 점등 장치는 컨트롤(IC1-1 ~ 1-3), SW네트워크(7-1 ~ 7-3), 공진회로(9-1 ~ 9－3), 패널(30)에 병설된 방전관(3-1 ~ 3-3)를 가지며, 방전관(3-1 ~ 3-3)을 점등시킨다. 컨트롤(IC1-1 ~ 1-3)의 각각의 단자(RF)에는 정전류 결정 저항(R2)이 접속되고 각각의 단자(CF)에는 콘덴서(C2)가 접속되며 각각의 콘덴서(C2)는 공통으로 접속되어 있다.

이와 같이 각각의 콘덴서(C2)를 공통으로 접속함으로써 복수의 MOSFET로이루어진 SW네트워크(7-1 ~ 7-3)의 온/오프의 주파수와 위상을 동기시킬 수 있다. 즉, 삼각파 신호의 상승경사와 하강경사가 동일하고, 상승경사기간 중에 제 1 구동신호를 온으로 하고, 하강경사기간 중에 제 2 구동신호를 온으로 하도록 했기 때문에 위상을 동기시킬 수 있는 것이다.

이 경우, 콘덴서(C2)는 방전관 점등 장치의 수만큼 접속되어도 되고, 또한 콘덴서(C2)의 합성용량(콘덴서(C2)의 용량에 방전관 점등 장치의 수를 승산한 용량)에 상당하는 1개의 콘덴서만을 접속해도 된다.

또한, 각각의 CF단자는 각각의 저항(r1 ~ r3)을 통해 접속해도 된다. 이 경우 노이즈에 의한 오동작을 방지할 수 있다.

또한, 정전류 결정 저항(R2)은 모든 방전관 점등 장치에 접속되어도 되고 또한 1개의 방전관 점등 장치에만 정전류 결정 저항(R2)이 접속되고 다른 방전관 점등 장치에 정전류 결정 저항(R2)이 접속되지 않으며 또한 콘덴서(C2)의 충방전 전류를 보내지 않도록 설정해도 된다.

실시예 4

도 11은 본 발명의 실시예 4에 관한 방전관 점등 장치의 구성을 나타내는 회로도이다. 도 11에 나타낸 실시예 4는 도 3에 나타낸 실시예 1에 대해 감산회로(19a), PWM콤퍼레이트(16c)를 구비하고 있다.

감산회로(19a)는 삼각파 신호(CF)를 +단자의 기준전압(E2)인 삼각파 신호의 상한치(VH)와 하한치(VL)의 중점전위에서 반전시킨 반전전압(C2')을 PWM콤퍼레이트(16c)의 -단자에 출력한다. 기준전압(E2)은 E2 = (VL + Ⅴ =)／2이며, 삼각파 신호의 상한치(VH)와 하한치(VL)의 중점전위이다.

PWM콤퍼레이트(16c)는 +단자에 입력되는 오차증폭기(15)로부터의 오차전압(FBOUT)이 -단자에 입력되는 감산회로(19a)로부터의 반전전압(C2’) 이상일 때 H레벨이고, 오차전압(FBOUT)이 반전전압(C2’) 미만일 때 L레벨이 되는 펄스 신호를 생성해서 논리회로(17d)에 출력한다. 논리회로(17d)는 발진기(12a)로부터의 클럭(CK)을 반전한 출력과 PWM콤퍼레이트(16c)로부터의 신호의 NAND논리를 연산한다.

다음으로, 본 발명의 실시예 4에 관한 방전관 점등 장치의 동작을 도 12에 나타낸 타이밍챠트를 참조해 설명한다.

우선, 삼각파 신호(CF)의 상승기간 중에서 (예를 들면, t1 ~ t3), 오차증폭기(15)로부터의 오차전압(FBOUT)이 삼각파 신호(CF) 이상일 때 (예를 들면 t1 ~ t2) L 레벨의 펄스 신호가 P형 FET(Qp1)에 출력되고 P형 FET(Qp1)이 온이 된다. 이 기간에는 Vin, Qp1, C3, P, GND에 따라 연장 설치된 경로에 전류가 흐르고 트랜스(T)의 2차 측에서는 S, Lr, 방전관(3), 관전류 검출 회로(5)에 따라 연장 설치된 경로에 전류가 흐른다.

한 편, 삼각파 신호(CF)의 하강기간 중에는 (예를 들면 t3 ~ t4), H레벨의 펄스신호가 P형 FET(Qp1)에 출력되고, 오프가 된다. 또한, 삼각파 신호(CF)의 하강기간 중에는 오차전압(FBOUT)이 감산회로(19a)로부터의 반전전압(C2’)이상일 때 (삼각파 신호(CF)를 반전시킨 신호(C2’)의 하한치에서 삼각파 신호(CF)를 반전시킨 신호(C2’)가 오차증폭기(15)의 출력(FBOUT)과 교차할 때까지의 기간, 예를 들면 t3 ~ t3') H레벨의 펄스 신호가 논리회로(17d)에 출력되고 논리회로(17d)는 H레벨을 N형 FET(Qn1)에 출력하고 N형 FET(Qn1)가 온이 된다.

이 기간에는 P, C3, Qn1, GND에 따라 연장 설치된 경로에 전류가 흐르고, 트랜스(T)의 2차 측에서는 관전류 검출 회로(5), 방전관(3), Lr, S에 따라 연장 설치된 경로에 전류가 흐른다.

따라서 하프 브릿지 회로를 이용한 실시예 4의 방전관 점등 장치에서도 실시예 1의 방전관 점등 장치의 효과와 동일한 효과를 얻을 수 있다.

또한, 도 11에서는 SW네트워크가 하프 브릿지 회로이지만, 도 11에 나타낸 방전관 점등 장치에 대해 SW네트워크를 풀 브릿지 회로로 해서 도 7에 나타낸 바와 같은 데드 타임 작성회로(21a, 21b)와 드라이버(18a ~ 18d)를 추가해 4출력으로 한 방전관 점등 장치를 구성해도 된다.

실시예 5

도 13은 본 발명의 실시예 5에 관한 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다. 기본적인 회로구성은 도 3에 나타낸 방전관 점등 장치의 구성과 동일하나 발진기(12a)로부터의 클럭(CK)과 삼각파 신호(CF)의 타이밍이 도 4에 나타낸 이들 타이밍과는 상이하다.

즉, 도 13에 나타낸 실시예 5에서는 클럭(CK)은 삼각파 신호(CF)에 동기하고 삼각파 신호(CF)가 상한치(VH)와 하한치(VL)의 중점전위보다도 아래의 기간이 H레벨이고, 상기 중점전위보다도 위의 기간이 L레벨이 되는 펄스 전압 파형이다.

NAND회로(17c)는 발진기(12a)로부터의 클럭(CK)이 H레벨이면서 PWM콤퍼레이트(16a)로부터의 신호가 H레벨일 때만 L레벨의 펄스 신호를 P형 FET(Qp1)에 출력해 온으로 만든다. 즉, 삼각파 신호(CF)가 상한치와 하한치의 중점전위보다도 아래의 기간 중(클럭(CK)이 H레벨의 기간)에서 오차증폭기(15)로부터의 오차전압(FBOUT)이 삼각파 신호(CF) 이상일 때(PWM콤퍼레이트(16a)로부터의 신호가 H레벨이고, 예를 들면 시각 t4 ~ t5, t8 ~ t9) L레벨의 펄스 신호가 P형 FET(Qp1)에 출력된다. 즉, 펄스 신호는 삼각파 신호(CF)가 상한치와 하한치의 중점전위보다도 아래의 기간 중에만 단자(DRV1)에 보내진다.

한 편, 감산회로(19)는 오차증폭기(15)로부터의 오차전압(FBOUT)을 삼각파 신호의 상한치와 하한치의 중점전위에서 반전시킨 오차전압(FBOUT)의 반전파형을 PWM콤퍼레이트(16b)의 -단자에 출력한다. 논리회로(17d)는 발진기(12)로부터의 클럭(CK)(L레벨)을 반전한 반전 출력이 H레벨이면서 PWM콤퍼레이트(16b)로부터의 신호가 H레벨일 때만 H레벨의 펄스 신호를 N형 FET(Qn1)에 출력해 온으로 만든다.

즉, 삼각파 신호(CF)가 상한치와 하한치의 중점전위보다도 위의 기간 중(클럭(CK)이 L레벨인 기간)에서, 삼각파 신호(CF)가 오차증폭기(15)로부터의 오차전압(FBOUT)을 반전한 반전파형 이상일 때(PWM콤퍼레이트(16a)로부터의 신호가 L레벨 이고, 예를 들면 시각 t2 ~ t3, t6 ~ t7) H레벨의 펄스 신호가 N형 FET(Qn1)에 출력된다. 즉, 펄스 신호는 삼각파 신호(CF)가 상한치와 하한치의 중점전위보다도 위의 기간 중에만 단자(DRV2)로 보내진다.

이와 같은 실시예 5의 방전관 점등 장치에서도 실시예 1의 방전관 점등 장치의 효과와 동일한 효과를 얻을 수 있다.

또한, 도 13에서는 SW네트워크가 하프 브릿지 회로이지만, SW네트워크를 풀 브릿지 회로로 하고 도 7에 나타낸 바와 같은 데드 타임 작성회로(21a, 21b)와 드라이버(18a ~ 18d)를 추가해 4출력으로 한 방전관 점등 장치를 구성해도 된다.

실시예 6

도 14는 본 발명의 실시예 6에 관한 방전관 점등 장치의 각 부의 신호를 나타내는 타이밍챠트이다. 기본적인 회로구성은 도 11에 나타낸 방전관 점등 장치의 구성과 동일하나 발진기(12a)로부터의 클럭(CK)과 삼각파 신호(CF)의 타이밍이 도12에 나타낸 타이밍과 상이하다.

즉, 도 14에 나타낸 실시예 6에서는 클럭(CK)은 삼각파 신호(CF)에 동기하고 삼각파 신호(CF)가 상한치(ⅤH)와 하한치(VL)의 중점전위보다도 아래의 기간이 H레벨이고 상기 중점전위보다도 위의 기간이 L레벨이 되는 펄스 전압 파형이다.

NAND회로(17c)는 발진기(12a)로부터의 클럭(CK)이 H레벨이면서 PWM콤퍼레이트(16a)로부터의 신호가 H레벨일 때만 L레벨의 펄스 신호를 P형 FET(Qp1)에 출력해 온으로 만든다. 즉, 삼각파 신호(CF)가 상한치와 하한치의 중점전위보다도 아래의 기간 중(클럭(CK)이 H레벨인 기간)에서, 오차증폭기(15)로부터의 오차전압(FBOUT) 이 삼각파 신호(CF) 이상일 때(PWM콤퍼레이트(16a)로부터의 신호가 H레벨이고, 예를 들면 시각 t4 ~ t5, t8 ~ t9) L레벨의 펄스 신호가 P형 FET(Qp1)에 출력된다. 즉, 펄스 신호는 삼각파 신호(CF)가 상한치와 하한치의 중점전위보다도 아래의 기간 중에만 단자(DRV1)에 보내진다.

한 편, 감산회로(19a)는 삼각파 신호(CF)를 삼각파 신호의 상한치와 하한치의 중점전위에서 반전시킨 반전파형(C2’)을 PWM콤퍼레이트(16c)의 -단자에 출력한다. 논리회로(17d)는 발진기(12a)로부터의 클럭(CK)(L레벨)을 반전한 반전 출력이 H레벨이면서 PWM콤퍼레이트(16c)로부터의 신호가 H레벨일 때만 H레벨의 펄스 신호를 N형 FET(Qn1)에 출력해서 온으로 만든다.

즉, 삼각파 신호(CF)가 상한치와 하한치의 중점전위보다도 위의 기간 중(클럭(CK)이 L레벨인 기간)에서, 삼각파 신호(CF)를 상하한치의 중점전위에서 반전시킨 신호(C2’)가 오차증폭기(15)의 출력(FBOUT) 이하의 기간에(PWM콤퍼레이트(16c)로부터의 신호가 H레벨이고, 예를 들면 시각 t2 ~ t3, t6 ~ t7)H레벨의 펄스 신호가 N형 FET(Qn1)에 출력된다. 즉, 펄스 신호는 삼각파 신호(CF)가 상한치와 하한치의 중점전위보다도 위의 기간 중에만 단자(DRV2)에 보내진다.

이와 같은 실시예 6의 방전관 점등 장치에서도 실시예 1의 방전관 점등 장치의 효과와 동일한 효과를 얻을 수 있다.

또한, 도 14에서는 SW네트워크가 하프 브릿지 회로이지만, SW네트워크를 풀 브릿지 회로로 하고 도 7에 나타낸 바와 같은 데드 타임 작성회로(21a, 21b)와 드라이버(18a ~ 18d)를 추가해서 4출력으로 한 방전관 점등 장치를 구성해도 된다.

실시예 7

도 15는 본 발명의 실시예 7에 관한 방전관 점등 장치의 구성을 나타내는 회로도이다. 도 15에 나타낸 실시예 7의 방전관 점등 장치는 도 3에 나타낸 실시예 1의 방전관 점등 장치에 대해 방전관에 흐르는 전류에 비례하는 피드백 전압과 기준전압의 오차전압을 소정 전압 이하로 제한함으로써 제 1 및 제 2 구동신호의 듀티 50%미만의 미리 정해진 최대 온 듀티를 규정하는 제너 다이오드(ZD), 트렌지스터(Q1) 및 저항(r4, r5)(본 발명의 듀티 규정 수단에 대응)과, 제 1 및 제 2 구동신호의 온 듀티가 최대 온 듀티에 도달했을 때, P형 FET(Qp1), N형 FET(Qn1)를 정지시키는 동작으로 이동하는(본 발명의 정지이동수단에 대응) 것을 특징으로 한다.

오차증폭기(15)의 출력에는 제너 다이오드(ZD)의 캐소드가 접속되고 아노드는 저항(R4)의 일단과 트렌지스터(Q1)의 베이스에 접속되어 있다. 저항(r4)의 타단과 트렌지스터(Q1)의 에미터는 접지되어 있다. 트렌지스터(Q1)의 콜렉터는 저항(R5)의 일단과 셧다운 회로(30)의 입력 측에 접속되고 저항(R5)의 타단은 전원(REG)에 접속되어 있다. 셧다운 회로(30)의 출력 측은 NAND회로(17c) 및 논리회로(17d)의 각각의 입력 측에 접속되어 있다.

도 15에 나타낸 그 외의 구성은 도 3에 나타낸 구성과 동일하므로 동일 부분에는 동일 부호를 사용하고 그 상세한 설명은 생략한다.

이와 같은 구성에 의하면, 오차증폭기(15)로부터의 오차전압(FBOUT)이 제너 다이오드(ZD)의 항복전압과 트렌지스터(Q1)의 베이스 - 에미터간 전압과의 총합의 전압에 도달하면 제너 다이오드(ZD)가 항복해 트렌지스터(Q1)가 온이 된다. 즉, 오 차전압(FBOUT)은 상기 총합의 전압 이상이 되지 않는다. 이 때문에 이 총합의 전압의 값에 의해 P형 FET(Qp1), N형 FET(Qn1)의 최대 온 듀티가 규정된다.

또한 트렌지스터(Q1)가 온이 되면 셧다운 회로(30)의 입력은 L레벨이 되기 때문에 셧다운 회로(30)의 출력에서는 L레벨이 NAND회로(17c) 및 논리회로(17d)에 출력된다. 이 때문에 NAND회로(17c)의 출력은 H레벨이 되고 논리회로(17d)의 출력은 L레벨이 되며 P형 FET(Qp1) 및 N형 FET(Qn1)의 양쪽이 오프가 된다.

또한, 셧다운 회로(30)에 지연 타이머 회로를 구비하고, 이 지연 타이머 회로에 의해 셧다운 신호를 소정 시간 지연시켜서 지연된 신호를 NAND회로(17c) 및 논리회로(17d)에서 PWM콤퍼레이트(16a, 16b)로부터의 신호와 타이밍을 측정하도록 해도 된다.

또한, 상술한 실시예 1 내지 7 중 어느 하나의 반도체 집적회로의 예를 이용한 방전관 점등 장치에서도 방전관을 흐르는 전류를 소정치로 제어할 수 있다. 또한 실시예 1 내지 7의 복수의 방전관 점등 장치를 도 10에 나타낸 바와 같이 접속함으로써 방전관 점등 장치의 동기 운전 시스템을 구성할 수 있다.

또한, 본 발명의 방전관 점등 장치는 상술한 각 실시예에 한정되는 것이 아니다. 실시예 1 내지 7에서는 제 2 구동신호가 제 1 구동신호와 완전한 180도의 위상차였으나. 방전관(3)을 흐르는 전류의 대칭성이 크게 깨지지 않는 범주라면 상기 위상차는 완전한 180도가 아니라 180도에 대해 약간의 오차, 예를 들면 179도나 181도 등이어도 된다. 또한 제 1 구동신호와 제 2 구동신호와는 반대여도 된다.

본 발명에 관한 방전관 점등 장치는 대형화면 디스플레이 장치에 이용가능하다.

(미국지정)

본 국제특허출원은 미국지정에 관하며, 2006년 10월 5일 출원된 일본특허출원 제 2006－274186호(2006년 10월 5일 출원)에 대해 미국 특허법 제 119조(a)에 기초해 우선권의 이익을 원용하고, 해당 표시내용을 인용한다.

Claims

직류에서 정부대칭의 교류로 변환하는 복수의 방전관 점등 장치의 각각의 발진기 콘덴서를 서로 공통접속해서 상기 복수의 방전관 점등 장치의 교류전력을 복수의 방전관에 공급하는 방전관 점등 장치의 동기 운전 시스템으로서,

상기 복수의 방전관 점등 장치의 각각이,

트랜스의 1차 권선과 2차 권선의 적어도 한 쪽의 권선에 콘덴서가 접속되고 그 출력에 상기 방전관이 접속된 공진회로와,

직류 전원의 양단에 접속되며 또한 상기 공진회로 내의 상기 트랜스의 1차권선과 상기 콘덴서에 전류를 보내기 위한 브릿지 구성의 복수의 스위칭 소자와,

상기 발진기 콘덴서의 충전 경사와 방전 경사가 같으며 또한 상기 복수의 스위칭 소자를 온/오프시키기 위한 삼각파 신호를 발생하는 발진기와,

상기 삼각파 신호의 반주기 미만에 상기 방전관에 흐르는 전류에 따른 펄스폭으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 한 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키는 제 1 신호 발생부와,

상기 제 1 구동신호와 동일한 펄스폭으로 180도의 위상차를 가지며, 상기 제 1 구동신호의 발생시와는 역방향으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 다른 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키는 제 2 신호 발생부,

를 가지는 것을 특징으로 하는 방전관 점등 장치의 동기 운전 시스템.
직류에서 정부대칭의 교류로 변환해서 방전관에 전력을 공급하는 방전관 점등 장치로서,

트랜스의 1차 권선과 2차 권선의 적어도 한쪽의 권선에 콘덴서가 접속되고 그 출력에 상기 방전관이 접속된 공진회로와,

직류 전원의 양단에 접속되며 또한 상기 공진회로 내의 상기 트랜스의 1차 권선과 상기 콘덴서에 전류를 보내기 위한 브릿지 구성의 복수의 스위칭 소자와,

발진기 콘덴서의 충전 경사와 방전 경사가 같으며 또한 상기 복수의 스위칭 소자를 온/오프시키기 위한 삼각파 신호를 발생하는 발진기와,

상기 삼각파 신호의 반주기 미만에 상기 방전관에 흐르는 전류에 따른 펄스폭으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 한 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키는 제 1 신호 발생부와,

상기 제 1 구동신호와 동일한 펄스폭으로 180도의 위상차를 가지며, 상기 제 1 구동신호의 발생시와는 역방향으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 다른 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키는 제 2 신호 발생부,

를 가지는 것을 특징으로 하는 방전관 점등 장치.
제 2항에 있어서,

상기 삼각파 신호의 상기 반주기는 상기 삼각파 신호의 상승경사기간 중 또는 하강경사기간 중인 것을 특징으로 하는 방전관 점등 장치.
제 2항에 있어서,

상기 삼각파 신호의 상기 반주기는 상기 삼각파 신호의 상한치와 하한치의 중점전위 이상의 기간 중 또는 상기 중점전위 이하의 기간 중인 것을 특징으로 하는 방전관 점등 장치.
방전관에 전력을 공급하는 브릿지 구성의 복수의 스위칭 소자를 제어하는 반도체 집적회로로서,

발진기 콘덴서의 충전 경사와 방전 경사가 같으며 또한 상기 복수의 스위칭 소자를 온/오프시키기 위한 삼각파 신호를 발생하는 발진기와,

상기 삼각파 신호의 반주기 미만에, 상기 방전관에 흐르는 전류에 따른 펄스폭으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 한 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키는 제 1 신호 발생부와,

상기 제 1 구동신호와 동일한 펄스폭으로 180도의 위상차를 가지며, 상기 제 1 구동신호의 발생시와는 역방향으로 상기 방전관에 전류를 보내도록 상기 복수의 스위칭 소자 내의 다른 쪽의 1이상의 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키는 제 2 신호 발생부

를 가지는 것을 특징으로 하는 반도체 집적회로.
제 5항에 있어서,

상기 방전관에 흐르는 전류에 따른 전압과 기준전압의 오차전압을 증폭시키는 오차증폭기를 가지며,

상기 복수의 스위칭 소자는 제 1 및 제 2 스위칭 소자로 이루어지고,

상기 제 1 신호 발생부는 상기 삼각파 신호의 하한치에서 상기 삼각파 신호가 상기 오차증폭기의 출력과 교차할 때까지의 기간, 상기 제 1 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키고,

상기 제 2 신호 발생부는 상기 삼각파 신호의 상한치에서 상기 삼각파 신호가 상기 오차증폭기의 출력을 반전시킨 반전 출력과 교차할 때까지의 기간, 상기 제 2 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생하는 것을 특징으로 하는 반도체 집적회로.
제 5항에 있어서,

상기 방전관에 흐르는 전류에 따른 전압과 기준전압의 오차전압을 증폭시키는 오차증폭기를 가지며,

상기 복수의 스위칭 소자는 제 1 내지 제 4 스위칭 소자로 이루어지고,

상기 제 1 신호 발생부는 상기 삼각파 신호의 하한치에서 상기 삼각파 신호 가 상기 오차증폭기의 출력과 교차할 때까지의 기간, 상기 제 1 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키고,

상기 제 2 신호 발생부는 상기 삼각파 신호의 상한치에서 상기 삼각파 신호가 상기 오차증폭기의 출력을 반전시킨 반전 출력과 교차할 때까지의 기간, 상기 제 2 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키고,

상기 제 1 구동신호와 소정의 데드 타임을 가지며 상기 제 3 스위칭 소자를 구동시키기 위한 제 3 구동신호를 발생시키는 제 3 신호 발생부와,

상기 제 2 구동신호와 상기 소정의 데드 타임을 가지며 상기 제 4 스위칭 소자를 구동시키기 위한 제 4 구동신호를 발생시키는 제 4 신호 발생부,

를 가지는 것을 특징으로 하는 반도체 집적회로.
제 5항에 있어서,

상기 방전관에 흐르는 전류에 따른 전압과 기준전압의 오차전압을 증폭시키는 오차증폭기를 가지며,

상기 복수의 스위칭 소자는 제 1 및 제 2 스위칭 소자로 이루어지고,

상기 제 1 신호 발생부는 상기 삼각파 신호의 하한치에서 상기 삼각파 신호가 상기 오차증폭기의 출력과 교차할 때까지의 기간, 상기 제 1 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키고,

상기 제 2 신호 발생부는 상기 삼각파 신호를 반전시킨 신호의 하한치에서 상기 삼각파 신호를 반전시킨 신호가 상기 오차증폭기의 출력과 교차할 때까지의 기간, 상기 제 2 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키는 것을 특징으로 하는 반도체 집적회로.
제 5항에 있어서,

상기 방전관에 흐르는 전류에 따른 전압과 기준전압의 오차전압을 증폭시키는 오차증폭기를 가지며,

상기 복수의 스위칭 소자는 제 1 내지 제 4 스위칭 소자로 이루어지고,

상기 제 1 신호 발생부는 상기 삼각파 신호의 하한치에서 상기 삼각파 신호가 상기 오차증폭기의 출력과 교차할 때까지의 기간, 상기 제 1 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키고,

상기 제 2 신호 발생부는 상기 삼각파 신호를 반전시킨 신호의 하한치에서 상기 삼각파 신호를 반전시킨 신호가 상기 오차증폭기의 출력과 교차할 때까지의 기간, 상기 제 2 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키고,

상기 제 1 구동신호와 소정의 데드 타임을 가지며 상기 제 3 스위칭 소자를 구동하기 위한 제 3 구동신호를 발생시키는 제 3 신호 발생부와,

상기 제 2 구동신호와 상기 소정의 데드 타임을 가지며 상기 제 4 스위칭 소자를 구동시키기 위한 제 4 구동신호를 발생시키는 제 4 신호 발생부,

를 가지는 것을 특징으로 하는 반도체 집적회로.
제 5항에 있어서,

상기 방전관에 흐르는 전류에 따른 전압과 기준전압의 오차전압을 증폭시키는 오차증폭기를 가지며,

상기 복수의 스위칭 소자는 제 1 및 제 2 스위칭 소자로 이루어지고,

상기 제 1 신호 발생부는 상기 삼각파 신호가 상한치와 하한치의 중점전위 미만의 기간 중에, 상기 삼각파 신호가 상기 오차증폭기의 출력 미만의 기간, 상기 제 1 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키고,

상기 제 2 신호 발생부는 상기 삼각파 신호가 상기 중점전위 이상의 기간 중에, 상기 삼각파 신호가 상기 오차증폭기의 출력을 반전시킨 반전 출력 이상의 기간, 상기 제 2 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키는 것을 특징으로 하는 반도체 집적회로.
제 5항에 있어서,

상기 방전관에 흐르는 전류에 따른 전압과 기준전압의 오차전압을 증폭시키는 오차증폭기를 가지며,

상기 복수의 스위칭 소자는 제 1 내지 제 4 스위칭 소자로 이루어지고,

상기 제 1 신호 발생부는 상기 삼각파 신호가 상한치와 하한치의 중점전위 미만의 기간 중에, 상기 삼각파 신호가 상기 오차증폭기의 출력 미만의 기간, 상기 제 1 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키고,

상기 제 2 신호 발생부는 상기 삼각파 신호가 상기 중점전위 이상의 기간 중에, 상기 삼각파 신호가 상기 오차증폭기의 출력을 반전시킨 반전 출력 이상의 기 간, 상기 제 2 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키고,

상기 제 1 구동신호와 소정의 데드 타임을 가지며 상기 제 3 스위칭 소자를 구동하기 위한 제 3 구동신호를 발생시키는 제 3 신호 발생부와,

상기 제 2 구동신호와 상기 소정의 데드 타임을 가지며 상기 제 4 스위칭 소자를 구동시키기 위한 제 4 구동신호를 발생시키는 제 4 신호 발생부

를 가지는 것을 특징으로 하는 반도체 집적회로.
제 5항에 있어서,

상기 방전관에 흐르는 전류에 따른 전압과 기준전압의 오차전압을 증폭시키는 오차증폭기를 가지며,

상기 복수의 스위칭 소자는 제 1 및 제 2 스위칭 소자로 이루어지고,

상기 제 1 신호 발생부는 상기 삼각파 신호가 상한치와 하한치의 중점전위 미만의 기간 중에, 상기 삼각파 신호가 상기 오차증폭기의 출력 미만의 기간, 상기 제 1 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키고,

상기 제 2 신호 발생부는 상기 삼각파 신호가 상기 중점전위 이상의 기간 중에, 상기 삼각파 신호를 반전시킨 신호가 상기 오차증폭기의 출력 이하의 기간, 상기 제 2 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키는 것을 특징으로 하는 반도체 집적회로.
제 5항에 있어서,

상기 방전관에 흐르는 전류에 따른 전압과 기준전압의 오차전압을 증폭시키는 오차증폭기를 가지며,

상기 복수의 스위칭 소자는 제 1 내지 제 4 스위칭 소자로 이루어지고,

상기 제 1 신호 발생부는 상기 삼각파 신호가 상한치와 하한치의 중점전위 미만의 기간 중에, 상기 삼각파 신호가 상기 오차증폭기의 출력 미만의 기간, 상기 제 1 스위칭 소자를 구동시키기 위한 제 1 구동신호를 발생시키고,

상기 제 2 신호 발생부는 상기 삼각파 신호가 상기 중점전위 이상의 기간 중에, 상기 삼각파 신호를 반전시킨 신호가 상기 오차증폭기의 출력 이하의 기간, 상기 제 2 스위칭 소자를 구동시키기 위한 제 2 구동신호를 발생시키고,

상기 제 1 구동신호와 소정의 데드 타임을 가지며 상기 제 3 스위칭 소자를 구동하기 위한 제 3 구동신호를 발생시키는 제 3 신호 발생부와,

상기 제 2 구동신호와 상기 소정의 데드 타임을 가지며 상기 제 4 스위칭 소자를 구동시키기 위한 제 4 구동신호를 발생시키는 제 4 신호 발생부,

를 가지는 것을 특징으로 하는 반도체 집적회로.
제 5항에 있어서,

상기 방전관에 흐르는 전류에 비례하는 피드백 전압과 기준전압과의 오차전압을 소정전압 이하로 제한함으로써 상기 제 1 및 제 2 구동신호의 듀티 50%미만의 미리 정해진 최대 온 듀티를 규정하는 듀티 규정 수단을 가지는 것을 특징으로 반도체 집적회로.
제 14항에 있어서,

상기 제 1 및 제 2 구동신호의 온 듀티가 상기 듀티 규정 수단에 의해 규정된 상기 최대 온 듀티에 도달했을 때, 각 스위칭 소자를 정지시키는 동작으로 이행하는 정지이행수단을 가지는 것을 특징으로 하는 반도체 집적회로.