JP2010003701A - Ｆｅｄ点灯装置 - Google Patents

Abstract

【課題】比較的低い電圧でカソード電極からアノード電極に大量の電子を飛ばし効率良くＦＥＤを点灯でき、ＦＥＤの輝度を制御できるＦＥＤ点灯装置。
【解決手段】真空密閉された空間内に一方の表面に対向して配置された第１及び第２カソード電極22,23と他方の対向する表面に蛍光体が塗布された透過型アノード電極21とを有し、第１及び第２カソード電極間に略対称の交流電圧をＤＣ−ＡＣインバータ1により印加して電子を励起させるとともにＤＣ−ＤＣコンバータ7によりアノード電極に印加した第１直流電圧により電子を吸引して電子をアノード電極に衝突させてアノード電極を発光させ、検出回路D1,R2,R4により第1 カソード電極の電気的特性を検出し、検出された電気的特性に基づきＦＥＤの輝度を制御回路1-1により制御する。
【選択図】図１

Description

本発明は、ＦＥＤ（フィールド・エミッション・ディスプレイ）を点灯させるＦＥＤ点灯装置に関する。

ＦＥＤ点灯装置においては、真空密閉された空間内に、１つのカソード電極と蛍光体が塗布された透過型の１つのアノード電極とを有し、アノード電極・カソード電極間に印加した直流電圧により、カソード電極表面のスタンパから電子を吸引し、電子をアノード電極に衝突させてアノード電極を発光させている（特許文献１）。また、スタンパの代わりに、より微細な加工、例えばＣＮＴを表面に有したカソード電極に関しても開示されている（特許文献１、特許文献２）。

ＣＲＴ（陰極線管）やＦＥＤに代表される面光源方式のディスプレイは、放電管のような線光源やＬＥＤ（発光ダイオード）のような点光源を用いたディスプレイよりも輝度均一性が優れている。

また、面光源方式のディスプレイにあっては、大量生産する場合、ディスプレイの生産性も高く、点灯装置も比較的容易であるという利点がある。さらに、発光に水銀を使用しないため、地球環境にもやさしい。その中でも、ナノテク技術を用いたＦＥＤ、特にＣＮＴ型ＦＥＤは、次世代の薄型ディスプレイの１つとして注目を集めている。

特開２００４−２２７８０１号公報 特開２００５−２３５７４８号公報

しかしながら、特許文献１のように、１つのカソード電極と１つのアノード電極との間に印加した直流電圧により、カソード電極からアノード電極に電子を飛ばす場合、カソード電極内の電子は束縛状態であるため、大量の電子を放出するには非常に大きな電圧及びエネルギーが必要となる。

本発明は、比較的低い電圧で、カソード電極からアノード電極に大量の電子を飛ばすことができ、効率良くＦＥＤを点灯でき、しかもＦＥＤの輝度を制御できるＦＥＤ点灯装置を提供することにある。

前記課題を解決するために、請求項１の発明は、真空密閉された空間内に、一方の表面に櫛型に対向して配置され且つカーボン・ナノ・チューブ（ＣＮＴ）で構成された第１及び第２カソード電極と他方の対向する表面に蛍光体が塗布された透過型アノード電極とを有し、前記第１及び第２カソード電極間に略対称の交流電圧を印加して電子を励起させるとともに、前記アノード電極に印加した第１直流電圧により前記電子を吸引して前記電子を前記アノード電極に衝突させて前記アノード電極を発光させるＦＥＤと、第２直流電圧を前記交流電圧に変換して前記第１及び第２カソード電極間に印加するＤＣ−ＡＣインバータと、前記第２直流電圧を前記第１直流電圧に変換して該第１直流電圧を前記透過型アノード電極に印加するＤＣ−ＤＣコンバータとを有し、前記ＤＣ−ＡＣインバータは、前記アノード電極の電気的特性を検出する検出回路と、前記検出回路で検出された電気的特性に基づきＦＥＤの輝度を制御する制御回路とを有することを特徴とする。

請求項２の発明は、真空密閉された空間内に、一方の表面に櫛型に対向して配置され且つカーボン・ナノ・チューブ（ＣＮＴ）で構成された第１及び第２カソード電極と他方の対向する表面に蛍光体が塗布された透過型アノード電極とを有し、前記第１及び第２カソード電極間に略対称の交流電圧を印加して電子を励起させるとともに、前記アノード電極に印加した第１直流電圧により前記電子を吸引して前記電子を前記アノード電極に衝突させて前記アノード電極を発光させるＦＥＤと、第２直流電圧を前記交流電圧に変換して前記第１及び第２カソード電極間に印加するＤＣ−ＡＣインバータと、前記第２直流電圧を前記第１直流電圧に変換して該第１直流電圧を前記透過型アノード電極に印加するＤＣ−ＤＣコンバータと、前記第１及び第２カソード電極間の電気的特性を検出する検出回路と、前記検出回路で検出された電気的特性に基づきＦＥＤの輝度を制御する制御回路とを有することを特徴とする。

本発明によれば、一方の表面に多数の微細な突起物、例えばＣＮＴを有し且つ対向して配置された第１及び第２カソード電極と他方の対向する表面に蛍光体が塗布された透過型アノード電極とを設け、第１及び第２カソード電極間に略対称の交流電圧をＤＣ−ＡＣインバータにより印加して電子を励起させるとともに、ＤＣ−ＤＣコンバータによりアノード電極に印加した第１直流電圧により電子を吸引して電子を前記アノード電極に衝突させてアノード電極を発光させる。

このため、比較的低い電圧のアノード電極で、カソード電極からアノード電極に大量の電子を飛ばすことができ、電子放出に余分なエネルギーを必要としないため、投入電力に対して効率良くＦＥＤを点灯させることができる。また、制御回路は、検出回路で検出された電気的特性に基づきＦＥＤの輝度を制御するので、ＦＥＤの輝度を一定に制御することができる。

本発明のＦＥＤ点灯装置の実施例１の構成を示す回路図である。 図１に示す実施例１のＦＥＤ点灯装置のＦＥＤの構成図である。 図１に示す実施例１のＦＥＤ点灯装置の動作波形図である。 本発明のＦＥＤ点灯装置の実施例２の構成を示す回路図である。 図４に示す実施例２のＦＥＤ点灯装置の動作波形図である。 図４に示す実施例２のＦＥＤ点灯装置のカソード電極からアノード電極に流れる電流の波形図である。 図４に示す実施例２のＦＥＤ点灯装置のカソード電圧に対する輝度特性を示す図である。 図４に示す実施例２のＦＥＤ点灯装置のアノード電圧に対する輝度特性を示す図である。 本発明をＬＣＤバックライトパネルの点灯に応用した場合の実施例３を示す図である。 図９に示すＬＣＤバックライトパネルの構成例を示す図である。

以下、本発明のＦＥＤ点灯装置の実施の形態を図面を参照しながら詳細に説明する。

図１は本発明のＦＥＤ点灯装置の実施例１の構成を示す回路図であり、具体的にはＴＶ装置を想定したものである。ＦＥＤ点灯装置は、ＤＣ−ＡＣインバータ１、ＣＮＴ型ＦＥＤ２、ＰＦＣ(力率改善回路)３、ＳＭＰＳ４、マイコン５、サウンド部６、ＤＣ−ＤＣコンバータ７、検出回路８を有する。

ＰＦＣ３は、交流電源からの交流入力電圧を整流平滑した電圧をスイッチングして昇圧するとともに力率を改善し、ＳＭＰＳ４は電源装置であり、ＰＦＣ３からの電圧を安定化した直流電圧に変換して、マイコン５、サウンド部６、ＤＣ−ＡＣインバータ１、ＤＣ−ＤＣコンバータ７に供給する。

ＤＣ−ＤＣコンバータ７は、ＳＭＰＳ４からの低電圧の直流電圧を所定の高電圧の直流電圧に変換し、ＣＮＴ型ＦＥＤ２の端子ＴＡに供給する。ＤＣ−ＡＣインバータ１は、ＳＭＰＳ４からの低電圧の直流電圧を低電圧の交流電圧に変換し、ＣＮＴ型ＦＥＤ２に供給する。

図２（ａ）は実施例１のＦＥＤ点灯装置のＦＥＤの構成図である。図２（ｂ）は図２（ａ）のＡ部の拡大図を示している。図２（ｃ）は図２（ｂ）のＢ部の拡大図であり、複数併設されたＣＮＴを示している。

ＣＮＴ型ＦＥＤ２は、ＤＣ−ＡＣインバータ１からの交流電圧を入力する端子ＴＣ１，ＴＣ２と、ＤＣ−ＤＣコンバータ７からの直流電圧を入力する端子ＴＡとを有する。また、ＣＮＴ型ＦＥＤ２は、図２（ａ）に示すように、真空密閉された空間内に、表面にＣＮＴを有し且つ櫛型に対向して配置された第１カソード電極２２及び第２カソード電極２３と、第１及び第２カソード電極２２，２３から所定距離離して配置され且つ蛍光体が塗布された透過型のアノード電極２１とを有している。

第１カソード電極２２は、端子ＴＣ１に接続され、第２カソード電極２３は、端子ＴＣ２に接続され、ＤＣ−ＡＣインバータ１から交流電圧が印加されるようになっている。

次に、このように構成されたＣＮＴ型ＦＥＤ２の点灯動作を説明する。まず、ＤＣ−ＡＣインバータ１から端子ＴＣ１と端子ＴＣ２とに交流電圧が印加されると、第１及び第２カソード電極２２，２３間に略対称の交流電圧が印加される。このため、電子が励起されるとともに、アノード電極２１にＤＣ−ＤＣコンバータ７から端子ＴＡを介して印加された直流電圧により電子を吸引して電子をアノード電極２１に衝突させてアノード電極２１を発光させる。

このため、比較的低い電圧のアノード電極２１で、カソード電極２２，２３からアノード電極２１に大量の電子を飛ばすことができ、電子放出に余分なエネルギーを必要としないため、投入電力に対して効率良くＦＥＤを点灯させることができる。

次に、ＤＣ−ＡＣインバータ１の詳細について説明する。ＳＭＰＳ出力（コンデンサＣ０）とグランドとの間には、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ１（Ｐ型ＦＥＴＱｐ１と称する。）とローサイドのＮ型ＭＯＳＦＥＴＱｎ１（Ｎ型ＦＥＴＱｎ１と称する。）との第１直列回路が接続されている。ＳＭＰＳ出力（コンデンサＣ０）とグランドとの間には、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ２（Ｐ型ＦＥＴＱｐ２と称する。）とローサイドのＮ型ＭＯＳＦＥＴＱｎ２（Ｎ型ＦＥＴＱｎ２と称する。）との第２直列回路が接続されている。

Ｐ型ＦＥＴＱｐ１，Ｑｐ２、Ｎ型ＦＥＴＱｎ１，Ｑｎ２は、スイッチングネットワーク(ＳＷネットワーク)１９を構成し、本発明のスイッチング回路に対応する。

Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点とＰ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２との接続点との間には、トランスＴの一次巻線Ｐが接続されている。Ｐ型ＦＥＴＱｐ１，Ｑｐ２のソースにＳＭＰＳ出力（コンデンサＣ０）からの直流電圧が供給され、Ｐ型ＦＥＴＱｐ１のゲートとＮ型ＦＥＴＱｎ１のゲートとはコントロールＩＣ１−１の端子ＤＲＶ１に接続されている。Ｐ型ＦＥＴＱｐ２のゲートとＮ型ＦＥＴＱｎ２のゲートはコントロールＩＣ１−１の端子ＤＲＶ２に接続されている。

コントロールＩＣ１−１は、スタート回路１０、定電流決定回路１１ａ、発振器１２ａ、分周器１３、誤差増幅器１５、ＰＷＭコンパレータ１６ａ、ナンド回路１７ａ、論理回路１７ｂ、ドライバ１８ａ，１８ｂを有している。定電流決定回路１１ａは、端子ＲＦを介して定電流決定抵抗Ｒ１の一端に接続されている。発振器１２ａは、端子ＣＦを介してコンデンサＣ１の一端に接続されている。

スタート回路１０は、ＳＭＰＳ出力（コンデンサＣ０）からの直流電圧を受けて所定電圧ＲＥＧを生成して内部の各部に供給している。定電流決定回路１１ａは、定電流決定抵抗Ｒ１により任意に設定される定電流を流す。発振器１２ａは、定電流決定回路１１ａの定電流に基づいてコンデンサＣ１の充放電を行い、図３に示すような鋸波発振波形（図３では端子ＣＦでのコンデンサＣ１の充放電電圧を示す。）を発生させ、鋸波発振波形に基づいてクロックＣＫを生成する。クロックＣＫは、図３に示すように、端子ＣＦでの鋸波発振波形に同期した立ち上がり期間がＨレベルで、立下り期間がＬレベルのパルス電圧波形であり、分周器１３に送られる。

トランスＴの第１の二次巻線Ｓ１の一端はＣＮＴ型ＦＥＤ２の端子ＴＣ１に接続され、第１の二次巻線Ｓ１の他端は抵抗Ｒ２の一端とダイオードＤ１のアノードに接続されている。トランスＴの第２の二次巻線Ｓ２の一端はＣＮＴ型ＦＥＤ２の端子ＴＣ２に接続され、第２の二次巻線Ｓ２の他端は抵抗Ｒ３の一端とダイオードＤ２のアノードに接続されている。

抵抗Ｒ２の他端と抵抗Ｒ３の他端とは接地され、ダイオードＤ１のカソードとダイオードＤ２のカソードとは抵抗Ｒ４の一端と抵抗Ｒ５の一端とに接続され、抵抗Ｒ４の他端は接地されている。抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５、ダイオードＤ１，Ｄ２とは電流検出回路を構成している。電流検出回路は、ＣＮＴ型ＦＥＤ２に流れる電流を検出し、検出された電流に比例した電圧を、コントロールＩＣ１−１のフィードバック端子ＦＢを介して誤差増幅器１５の反転入力端子に出力する。

誤差増幅器１５は、反転入力端子に入力される電流検出回路からの電圧と非反転入力端子に入力される基準電圧Ｅ１との誤差電圧ＦＢＯＵＴを増幅し、その誤差電圧ＦＢＯＵＴをＰＷＭコンパレータ１６ａの非反転入力端子へ送る。ＰＷＭコンパレータ１６ａは、非反転入力端子に入力される誤差増幅器１５からの誤差電圧ＦＢＯＵＴが反転入力端子に入力される端子ＣＦからの鋸波波形電圧以上のときにＨレベルで、誤差電圧ＦＢＯＵＴが鋸波波形電圧未満のときにＬレベルとなるパルス信号を生成して、ナンド回路１７ａと論理回路１７ｂとに出力する。

分周器１３は、発振器１２ａからのパルス信号を２分周し、２分周されたパルス信号Ｑをナンド回路１７ａに出力するとともに２分周されたパルス信号Ｑを反転したパルス信号を論理回路１７ｂに出力する。

ナンド回路１７ａは、分周器１３からの２分周されたパルス信号とＰＷＭコンパレータ１６ａからの信号とのナンドをとりドライバ１８ａ及び端子ＤＲＶ１を介して駆動信号をＰ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１に出力する。論理回路１７ｂは、分周器１３からの２分周されたパルス信号とＰＷＭコンパレータ１６ａからの信号とのアンドをとりドライバ１８ｂ及び端子ＤＲＶ２を介して駆動信号をＰ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２に出力する。

例えば、図３において、時刻ｔ１〜ｔ２では、ＰＷＭコンパレータ１６ａの出力は、Ｈレベルとなり、分周器１３の出力は、Ｈレベルとなるので、ナンド回路１７ａの出力は、Ｌレベルとなる。このため、端子ＤＲＶ１からは、Ｌレベルが出力されて、Ｐ型ＦＥＴＱｐ１がオンする。

また、論理回路１７ｂの出力は、Ｈレベルとなるため、端子ＤＲＶ２からはＨレベルが出力され、Ｎ型ＦＥＴＱｎ２がオンする。このため、Ｃ０→Ｑｐ１→Ｐ→Ｑｎ２→ＧＮＤと電流が流れる。従って、ＣＮＴ型ＦＥＤ２の端子ＴＣ１の電圧ＶＣ１と端子ＴＣ２の電圧ＶＣ２との間の電圧ＶＣ１−ＶＣ２は、図３に示すように正電圧となる。

また、時刻ｔ４〜ｔ５では、即ち、分周器１３の出力ＱがＬレベルでＰＷＭコンパレータ１６ａの出力がＨレベルのときは、Ｎ型ＦＥＴＱｎ１がオンし、Ｐ型ＦＥＴＱｐ２がオンする。このため、Ｃ０→Ｑｐ２→Ｐ→Ｑｎ１→ＧＮＤと電流が流れる。従って、ＣＮＴ型ＦＥＤ２の端子ＴＣ１の電圧ＶＣ１と端子ＴＣ２の電圧ＶＣ２との間の電圧ＶＣ１−ＶＣ２は、図３に示すように負電圧となる。

即ち、駆動信号は、分周器１３の出力とＰＷＭコンパレータ１６ａの出力との合成によりクロックＣＫに同期しながら、端子ＤＲＶ１と端子ＤＲＶ２に交互に送られる。

以上の動作により、コントロールＩＣ１−１は、鋸波発振波形の周波数でＰ型ＦＥＴＱｐ１，Ｎ型ＦＥＴＱｎ２と、Ｐ型ＦＥＴＱｐ２，Ｎ型ＦＥＴＱｎ１とを交互にオン／オフさせる。これにより、ＣＮＴ型ＦＥＤ２に矩形波の交流電力が供給されるとともに、ＣＮＴ型ＦＥＤ２を流れる電流が所定値に制御される。

このように、ＤＣ−ＡＣインバータ１で発生した交流電圧をＣＮＴ型ＦＥＤ２の端子ＴＣ１と端子ＴＣ２とに印加するとともに、電流検出回路Ｄ１、Ｄ２、Ｒ２〜Ｒ４から得る電気的特性（電圧、電流、電力など）の１つを、例えば、カソード電極２２、２３間に流れる電流を検出し、検出した電流に基づき、コントロールＩＣ１−１がＳＷネットワーク１９の各ＦＥＴＱｐ１，Ｑｎ１，Ｑｐ２，Ｑｎ２をＰＷＭ制御する。合わせて、検出回路８（第１検出回路）は、ＣＮＴ型ＦＥＤ２のアノード電極２１の電気的特性（電圧、電流、電力など）を検出する。ＤＣ−ＤＣコンバータ７は、検出回路８からの電気的特性に基づいて、出力を制御する。これらの方法によりＦＥＤの輝度を一定に制御することができる。

なお、第１及び第２カソード電極２２，２３間に印加される電圧が所定電圧以上に達したときにアノード電極２１側が電子を吸引することから、ＦＥＤの発光効率だけを考慮すれば、第１及び第２カソード２２，２３電極間の交流電圧は矩形波であることが望ましい。

また、第１及び第２カソード電極２３間の矩形波電圧は、図１に示すようなフルブリッジ回路、あるいはハーフブリッジ回路、あるいはプッシュプル回路などのＭＯＳＦＥＴからなるＳＷネットワークのスイッチング及びトランスＴによる変圧により生成することが望ましい。

但し、ＤＣ−ＡＣインバータ１のスイッチングロスなども考慮すると、第１及び第２カソード電極２２，２３間の交流電圧は正弦波または台形波であることが望ましい。

また、第１及び第２カソード電極２２，２３間は、櫛型形状をなし、容量特性を示すため、スイッチングネットワーク回路１９の後に接続されるトランスＴの前後に、直列インダクタンス成分を付加すれば、容量とインダクタンスとの共振動作で容易に正弦波も台形波（共振特性が弱い場合）も生成できる。

あるいは、コントロールＩＣ１−１は、ＰＷＭ制御に代えて、共振動作の場合には周波数制御を行っても良い。

なお、真空密閉する空間を細長い線状に形成すれば、そのまま放電管のようなバックライトの線光源の代替品として応用できる。真空密閉する空間を点状に形成すれば、そのままＬＥＤのようなバックライトの点光源の代替品として応用できる。

図４は本発明のＦＥＤ点灯装置の実施例２の構成を示す回路図である。実施例２は、実施例１に対して、コントロールＩＣ１−２内のＳＷネットワーク１９ａがＮ型ＦＥＴＱｎ１，Ｎ型ＦＥＴＱｎ２からなるプシュプルで構成されている点が異なる。

Ｎ型ＦＥＴＱｎ１のゲートはコントロールＩＣ１−１の端子ＤＲＶ１に接続され、Ｎ型ＦＥＴＱｎ２のゲートはコントロールＩＣ１−１の端子ＤＲＶ２に接続されている。Ｎ型ＦＥＴＱｎ１のドレインは１次巻線Ｐ１の一端に接続され、Ｎ型ＦＥＴＱｎ２のドレインは１次巻線Ｐ２の一端に接続されている。

また、ナンド回路１７ａの代わりに、アンド回路１７ｃを用い、論理回路１７ｂの代わりに、論理回路１７ｄを用いている。

図５は図４に示す実施例２のＦＥＤ点灯装置のカソード間電圧の動作波形図である。

図５において、時刻ｔ１〜ｔ２では、ＰＷＭコンパレータ１６ａの出力は、Ｈレベルとなり、分周器１３の出力は、Ｈレベルとなるので、アンド回路１７ｃの出力は、Ｈレベルとなる。このため、端子ＤＲＶ１からは、Ｈレベルが出力されて、Ｎ型ＦＥＴＱｎ１がオンする。また、論理回路１７ｄの出力は、Ｌレベルとなるため、端子ＤＲＶ２からはＬレベルが出力され、Ｎ型ＦＥＴＱｎ２がオフする。このため、Ｃ０→Ｐ１→Ｑｎ１→ＧＮＤと電流が流れる。

また、時刻ｔ４〜ｔ５では、即ち、分周器１３の出力ＱがＬレベルでＰＷＭコンパレータ１６ａの出力がＨレベルのときは、Ｎ型ＦＥＴＱｎ１がオフし、Ｎ型ＦＥＴＱｎ２がオンする。このため、Ｃ０→Ｐ２→Ｑｎ２→ＧＮＤと電流が流れる。

即ち、駆動信号は、分周器１３の出力とＰＷＭコンパレータ１６ａの出力との合成によりクロックＣＫに同期しながら、鋸波発振波形の立ち下り期間をデットタイムとして、端子ＤＲＶ１と端子ＤＲＶ２に交互に送られる。

また、第１及び第２カソード電極２２，２３間は、櫛型形状をなし、容量特性を示すため、ＳＷネットワーク１９ａの後に接続されるトランスＴの前後に、直列インダクタンスＬｒを付加したので、第１及び第２カソード電極２２，２３間の容量と直列インダクタンスＬｒとの共振動作で、容易に正弦波を生成できる（図５のＶＣ１−ＶＣ２間波形）。

なお、実施例２のＣＮＴ型ＦＥＤ点灯装置のカソード電極２２，２３からアノード電極２１に流れる電流の波形図を図６に示した。図６において、カソード間電圧（ＶＣ１−ＶＣ２）が所定電圧(±ＶＳ)以上になると、アノード電極２１が電子を吸引（カソード電極２２，２３から電子を放出）し、アノード電極２１が点灯する。電子放出の状態は、アノード電極２１に流入する電流により確認できる。

図７は図４に示す実施例２のＣＮＴ型ＦＥＤ点灯装置のカソード電圧に対する輝度特性を示す図である。図７から、カソード電圧の増加に伴ってＦＥＤの輝度も増加していることがわかる。図８は図４に示す実施例２のＦＥＤ点灯装置のアノード電圧に対する輝度特性を示す図である。図８から、アノード電圧の増加に伴ってＦＥＤの輝度も増加していることがわかる。

図９は本発明をＬＣＤバックライトパネルの点灯に応用した場合の実施例３を示す図である。図４に示す実施例２がＣＮＴ型ＦＥＤ２を用いたのに対して、図９に示す実施例３は、ＬＣＤバックライトパネル２ａを用いた点が異なり、その他の構成は、図４に示す構成と同一である。図１０は図９に示すＬＣＤバックライトパネルの構成例を示す図である。

図１０に示すＬＣＤバックライトパネル２ａにおいて、ＬＣＤバックライトパネル２ａには、４つのＬＣＤバックライト３１−１〜３１−４が併設されている。各ＬＣＤバックライト３１−１〜３１−４には、第１カソード電極２２ａのための端子ＴＣ１１〜ＴＣ１４と、第２カソード電極２３ａのための端子ＴＣ２１〜ＴＣ２４と、アノード電極２１ａのための端子ＴＡ１〜ＴＡ４が設けられている。

端子ＴＣ１は、端子ＴＣ１１〜ＴＣ１４に接続され、端子ＴＣ２は、端子ＴＣ２１〜ＴＣ２４に接続され、ＤＣ−ＡＣインバータ１ａから低電圧が各ＬＣＤバックライト３１−１〜３１−４の第１カソード電極２２ａと第２カソード電極２３ａ間に印加されるようになっている。

端子ＴＡは、端子ＴＡ１〜ＴＡ４に接続され、ＤＣ−ＤＣコンバータ７から各ＬＣＤバックライト３１−１〜３１−４のアノード電極２３ａに高電圧が印加されるようになっている。

このような構成によれば、各ＬＣＤバックライト３１−１〜３１−４において、ＤＣ−ＡＣインバータ１ａから端子ＴＣ１と端子ＴＣ２とに交流電圧が印加されると、第１及び第２カソード電極２２ａ，２３ａ間に略対称の交流電圧が印加される。このため、電子が励起されるとともに、アノード電極２１ａにＤＣ−ＤＣコンバータ７から端子ＴＡを介して印加された直流電圧により電子を吸引して電子をアノード電極２１ａに衝突させてアノード電極２１ａを発光させる。

このため、比較的低い電圧のアノード電極２１ａで、カソード電極２２ａ，２３ａからアノード電極２１ａに大量の電子を飛ばすことができ、電子放出に余分なエネルギーを必要としないため、投入電力に対して効率良くＬＣＤを点灯させることができる。ここでＬＣＤセル３３はこれらの光を映像信号に基づいて透過、遮断する。

なお、本発明は上述した実施例に限定されるものではない。ＤＣ−ＤＣコンバータ７やＡＣ−ＤＣインバータ１ａは、例えば、ＰＦＣ３の出力に接続しても良い。また、図４及び図９に示すトランスＴの出力側のインダクタンスＬｒは、トランスＴの入力側に設けても良く、あるいは、リーケージインダクタンスを有するトランスに置き換えても良い。また、インダクタンスＬｒと直列にコンデンサや抵抗を挿入しても良い。

さらに、電気的特性は、トランスＴの１次側やＦＥＴＱｐ１，Ｑｎ１，Ｑｐ２，Ｑｎ２に流れる電流によって検出しても良い。コントロールＩＣ１−１，１−２は、マイコン５からの信号に基づいて、低周波数の間欠ドライブ（バースト調光）を行うバースト調光機能を追加しても良く、電源投入時やバースト調光の立ち上がり時に、ＰＷＭ制御のオンデューティを徐々に広げていくソフトスタート機能を追加しても良く、鋸波発振波形の立ち下り期間をデットタイムとして、分周されたパルス信号Ｑに対して所定のデットタイムを有する機能を追加しても良い。

本発明は、ＦＥＤ点灯装置に適用可能である。

１，１ａ ＤＣ−ＡＣインバータ
１−１〜１−２ コントロールＩＣ
２ ＣＮＴ型ＦＥＤ
２ａ ＬＣＤバックライトパネル
３ ＰＦＣ
４ ＳＭＰＳ
５ マイコン
６ サウンド部
７ ＤＣ−ＤＣコンバータ
８ 検出回路
１０ スタート回路
１１ａ 定電流決定回路
１２ａ 発振器
１３ 分周器
１５ 誤差増幅器
１６ａ ＰＷＭコンパレータ
１７ａ ナンド回路
１７ｂ，１７ｄ 論理回路
１７ｃ アンド回路
１８ａ，１８ｂ ドライバ
１９，１９ａ ＳＷネットワーク
２１，２１ａ アノード電極
２２，２２ａ 第１カソード電極
２３，２３ａ 第２カソード電極
３１−１〜３１−４ ＬＣＤバックライト
３３ ＬＣＤセル
Ｔ，Ｔ１ トランス
Ｑｐ１，Ｑｐ２ Ｐ型ＦＥＴ
Ｑｎ１，Ｑｎ２ Ｎ型ＦＥＴ
Ｒ１ 定電流決定抵抗
Ｒ２〜Ｒ５ 抵抗
Ｄ１，Ｄ２ ダイオード
Ｃ１ コンデンサ
Ｐ，Ｐ１，Ｐ２ 一次巻線
Ｓ１ 第１の二次巻線
Ｓ２ 第２の二次巻線

Claims (2)

1. 真空密閉された空間内に、一方の表面に櫛型に対向して配置され且つカーボン・ナノ・チューブ（ＣＮＴ）で構成された第１及び第２カソード電極と他方の対向する表面に蛍光体が塗布された透過型アノード電極とを有し、前記第１及び第２カソード電極間に略対称の交流電圧を印加して電子を励起させるとともに、前記アノード電極に印加した第１直流電圧により前記電子を吸引して前記電子を前記アノード電極に衝突させて前記アノード電極を発光させるＦＥＤと、
   第２直流電圧を前記交流電圧に変換して前記第１及び第２カソード電極間に印加するＤＣ−ＡＣインバータと、
   前記第２直流電圧を前記第１直流電圧に変換して該第１直流電圧を前記透過型アノード電極に印加するＤＣ−ＤＣコンバータとを有し、
   前記ＤＣ−ＡＣインバータは、前記アノード電極の電気的特性を検出する検出回路と、
   前記検出回路で検出された電気的特性に基づきＦＥＤの輝度を制御する制御回路と、
   を有することを特徴とするＦＥＤ点灯装置。
2. 真空密閉された空間内に、一方の表面に櫛型に対向して配置され且つカーボン・ナノ・チューブ（ＣＮＴ）で構成された第１及び第２カソード電極と他方の対向する表面に蛍光体が塗布された透過型アノード電極とを有し、前記第１及び第２カソード電極間に略対称の交流電圧を印加して電子を励起させるとともに、前記アノード電極に印加した第１直流電圧により前記電子を吸引して前記電子を前記アノード電極に衝突させて前記アノード電極を発光させるＦＥＤと、
   第２直流電圧を前記交流電圧に変換して前記第１及び第２カソード電極間に印加するＤＣ−ＡＣインバータと、
   前記第２直流電圧を前記第１直流電圧に変換して該第１直流電圧を前記透過型アノード電極に印加するＤＣ−ＤＣコンバータと、
   前記第１及び第２カソード電極間の電気的特性を検出する検出回路と、
   前記検出回路で検出された電気的特性に基づきＦＥＤの輝度を制御する制御回路と、
   を有することを特徴とするＦＥＤ点灯装置。