KR20080071073A - 인버터 및 그 구동 방법, 및 그것을 이용한 발광 장치 및액정 텔레비전 - Google Patents

Abstract

인버터에 있어서, 스위칭의 타이밍을 유연하게 설정한다. 삼각파 신호 Vosc와, 오차 전압 Verr에 의거하여, H 브리지 회로를 제어한다. 이 때, 삼각파 신호가 오차 전압에 도달할 때까지의 제1 기간, 제1 하이사이드 트랜지스터 MH1 및 제2 로우사이드 트랜지스터 ML2를 온한다. 삼각파 신호가 피크 에지에 도달할 때까지의 제2 기간, 제1 하이사이드 트랜지스터 MH1을 온한다. 삼각파 신호가 보텀 에지에 도달할 때까지의 제3 기간, 제2 하이사이드 트랜지스터 MH2를 온한다. 삼각파 신호가 재차 오차 전압에 도달할 때까지의 제4 기간, 제1 로우사이드 트랜지스터 ML1 및 제2 하이사이드 트랜지스터 MH2를 온한다. 삼각파 신호가 재차 피크 에지에 도달할 때까지의 제5 기간, 제2 하이사이드 트랜지스터 MH2를 온한다. 삼각파 신호가 재차 보텀 에지에 도달할 때까지의 제6 기간, 제1 하이사이드 트랜지스터 MH1을 온한다.

Description

인버터 및 그 구동 방법, 및 그것을 이용한 발광 장치 및 액정 텔레비전{INVERTER, ITS DRIVE METHOD, LIGHT EMITTING DEVICE AND LIQUID CRYSTAL TELEVISION USING THE SAME}

본 발명은, 형광 램프 등에 구동 전압을 공급하는 인버터에 관한 것으로, 특히 인버터의 구동 방식에 관한 것이다.

최근, 브라운관 텔레비전 대신에, 박형, 대형화가 가능한 액정 텔레비전의 보급이 진행되고 있다. 액정 텔레비전은, 영상이 표시되는 액정 패널의 배면에, 냉음극 형광 램프(Cold Cathode Fluorescent Lamp, 이하 CCFL라고 한다)나, 외부 전극 형광 램프(External Electrode Fluorescent Lamp, 이하, EEFL이라고 한다)를 복수개 배치하여, 백 라이트로서 발광시키고 있다.

CCFL이나 EEFL의 구동에는, 예를 들면 12V 정도의 직류 전압을 승압하여 교류 전압으로서 출력하는 인버터(DC/AC 컨버터)가 이용된다. 인버터는, CCFL에 흐르는 전류를 전압으로 변환하여 제어 회로로 귀환하고, 이 귀환된 전압에 의거하여 스위칭 소자의 온 오프를 제어하고 있다. 예를 들면, 특허 문헌 1에는, 이러한 인버터에 의한 형광 램프의 구동 기술이 개시된다.

특허 문헌 1 : 일본 공개특허공보 2003-323994호 공보

인버터에 의해 승압된 교류 전압을 생성하기 위해서는, 트랜스포머의 1차측 코일에 간헐적으로 스위칭 전압을 부여하고, 에너지를 축적할 필요가 있다. 트랜스포머의 1차측 코일에 스위칭 전압을 부여하기 위해서, 4개의 스위칭 트랜지스터를, H 브리지 회로 혹은 풀 브리지 회로라고 불리는 구성으로 배치하고, 1차측 코일의 양단에 스위칭 전압을 부여하는 수법이 취해지는 경우가 있다.

1. 이러한 H 브리지 회로를 이용하여 스위칭 전압을 생성하는 경우, 각 스위칭 트랜지스터의 온 오프의 타이밍은, 인버터의 효율에 큰 영향을 미친다. 또, H 브리지 회로를 구성하는 스위칭 트랜지스터 중, 입력 전압과 접지 사이에 직렬로 접속된 1쌍의 트랜지스터가 동시에 온하면 관통 전류가 흘러 버리므로, 데드 타임을 형성하여 스위칭 제어를 행할 필요가 있다.

2. 또, 트랜지스터의 온, 오프를 전환하기 위해서는, MOSFET의 게이트 전위나 바이폴라 트랜지스터의 베이스 전류를 변화시킬 필요가 있다. MOSFET의 경우, 게이트 전위를 천이시키기 위해서는, 게이트 용량을 충방전할 필요가 있으므로, 트랜지스터의 사이즈가 커지면, 게이트 전위의 천이에 요하는 시간은 길어진다. 그 결과, 어느 트랜지스터에 대해서 오프를 지시한 후, 실제로 게이트 전위가 천이하여 오프할 때까지, 어느 정도의 지연 시간이 발생하는 경우가 있다. 트랜지스터의 온, 오프의 타이밍에 지연이 생기면, H 브리지 회로를 구성하는 스위칭 트랜지스터 중, 직렬로 접속된 1쌍의 트랜지스터가 동시에 온하여, 관통 전류가 흐를 우려가 있다.

본 발명은 이러한 과제를 감안하여 이루어진 것으로, 그 목적의 하나는, H 브리지 회로를 이용한 인버터의 스위칭 트랜지스터의 온 오프의 타이밍을 유연하게 설정 가능한 인버터의 제공에 있다.

또, 본 발명의 다른 목적은, H 브리지 회로를 이용한 인버터에 있어서, 관통 전류를 방지 가능한 인버터의 제공에 있다.

[과제를 해결하기 위한 수단]

1. 본 발명의 한 양태의 인버터는, 트랜스포머와, 일단이 입력 전압이 인가되는 입력 단자에 접속되고, 타단이 트랜스포머의 1차측 코일의 제1 단자에 접속된 제1 하이사이드 트랜지스터와, 일단이 전위가 고정된 전위 고정 단자에 접속되고, 타단이 1차측 코일의 제1 단자에 접속된 제1 로우사이드 트랜지스터와, 일단이 입력 단자에 접속되고, 타단이 1차측 코일의 제2 단자에 접속된 제2 하이사이드 트랜지스터와, 일단이 전위 고정 단자에 접속되고, 타단이 1차측 코일의 제2 단자에 접속된 제2 로우사이드 트랜지스터와, 트랜스포머의 2차측 코일의 전류를 전압으로 변환하여, 검출 전압으로서 출력하는 전류 전압 변환부와, 삼각파 신호를 생성하는 삼각파 신호 생성부와, 검출 전압과 소정의 기준 전압의 오차에 따른 오차 전압을 출력하는 오차 증폭기와, 오차 증폭기에서 출력되는 오차 전압 및 삼각파 신호 생성부에 의해 생성되는 삼각파 신호에 의거하여, 제1, 제2 하이사이드 트랜지스터 및 제1, 제2 로우사이드 트랜지스터의 온 오프를 제어하는 논리 제어부를 구비한다. 논리 제어부는, 삼각파 신호가 보텀 에지에서 오차 전압에 도달할 때까지의 제1 기간에, 제1 하이사이드 트랜지스터 및 제2 로우사이드 트랜지스터를 온하고, 다음에 삼각파 신호가 피크 에지에 도달할 때까지의 제2 기간에, 제1 하이사이드 트랜지스터를 온하고, 다음에 삼각파 신호가 보텀 에지에 도달할 때까지의 제3 기간에, 제2 하이사이드 트랜지스터를 온하고, 다음에 삼각파 신호가 재차 오차 전압에 도달할 때까지의 제4 기간에, 제1 로우사이드 트랜지스터 및 제2 하이사이드 트랜지스터를 온하고, 다음에 삼각파 신호가 재차 피크 에지에 도달할 때까지의 제5 기간에, 제2 하이사이드 트랜지스터를 온하고, 다음에 삼각파 신호가 재차 보텀 에지에 도달할 때까지의 제6 기간에, 제1 하이사이드 트랜지스터를 온한다.

이 양태에서는, H 브리지 회로를 구성하는 제1, 제2 하이사이드 트랜지스터 및 제1, 제2 로우사이드 트랜지스터를, 트랜스포머의 2차측 코일에 흐르는 전류를 모니터하여, 삼각파 신호와 비교함으로써 구동한다. 그 결과, 삼각파 신호의 형상을 조절함으로써, 각 트랜지스터의 온 오프의 타이밍을 조절할 수 있다.

논리 제어부는, 제5 기간에 있어서, 삼각파 신호가 오차 전압에 도달한 후, 소정의 제1 오프 시간이 경과할 때까지의 기간, 제1 하이사이드 트랜지스터를 오프하고, 제1 오프 시간 경과 후에, 제1 하이사이드 트랜지스터를 온해도 된다.

제5 기간에 제1 하이사이드 트랜지스터를 계속 오프하면, 전류가 제1 하이사이드 트랜지스터의 바디 다이오드(기생 다이오드)에 흐르므로, 순방향 전압 Vf분의 전압 강하가 발생하여, 전력 손실이 커진다. 그래서, 제5 기간에 있어서, 소정의 제1 오프 시간이 경과한 후에, 제1 하이사이드 트랜지스터를 온함으로써, 바디 다이오드에 흐르고 있었던 전류를, 제1 하이사이드 트랜지스터에 흐르게 함으로써 전력 손실을 저감할 수 있다. 또, 제1 오프 시간을 적절히 설정함으로써, 제1 하이사이드 트랜지스터와 제1 로우사이드 트랜지스터가 동시에 온하여 관통 전류가 흐르는 것을 방지할 수 있다.

논리 제어부는, 제2 기간에 있어서, 삼각파 신호가 오차 전압에 도달한 후, 소정의 제2 오프 시간이 경과할 때까지의 기간, 제2 하이사이드 트랜지스터를 오프하고, 제2 오프 시간 경과 후에, 제2 하이사이드 트랜지스터를 온해도 된다.

제2 기간에 있어서도, 제2 하이사이드 트랜지스터를 계속 오프하면, 바디 다이오드에 전류가 흘러 전력 손실이 커진다. 그래서, 소정의 제2 오프 시간이 경과한 후에, 제2 하이사이드 트랜지스터를 온으로 전환함으로써, 전력 손실을 저감할 수 있다. 또, 제2 오프 시간을 적절히 설정함으로써, 제2 하이사이드 트랜지스터와 제2 로우사이드 트랜지스터가 동시에 온하여 관통 전류가 흐르는 것을 방지할 수 있다.

삼각파 신호의 보텀 에지에서 피크 에지까지의 천이 시간을, 피크 에지에서 보텀 에지까지의 천이 시간의 2배에서 100배의 범위로, 보다 바람직하게는 5배에서 15배의 범위로 설정해도 된다. 이 경우, 1차측 코일의 통전 시간 및 비통전 시간에 대한, 데드 타임의 비율을 적합하게 설정할 수 있다.

논리 제어부는, 피크 에지와 보텀 에지를 반전하여, 제1, 제2 하이사이드 트랜지스터 및 제1, 제2 로우사이드 트랜지스터의 온 오프를 제어해도 된다. 또, 제1, 제2 하이사이드 트랜지스터, 제1, 제2 로우사이드 트랜지스터를 MOSFET로 구성해도 된다.

삼각파 신호 생성부와, 오차 증폭기와, 논리 제어부를 1개의 반도체 기판 상에 일체 집적화해도 된다. 「일체 집적화」란, 회로의 구성 요소의 전부가 반도체 기판 상에 형성되는 경우나, 회로의 주요 구성 요소가 일체 집적화되는 경우가 포함되고, 회로 정수의 조절용으로 일부의 저항이나 커패시터 등이 반도체 기판의 외부에 설치되어 있어도 된다. 이러한 회로 소자를 1개의 LSI로서 집적화함으로써, 회로 면적을 삭감할 수 있다.

본 발명의 다른 양태는 발광 장치이다. 이 발광 장치는, 형광 램프와, 형광 램프에 구동 전압을 공급하는 상술한 인버터를 구비한다. 인버터는 2개로서, 형광 램프의 양단에 각각 설치되고, 서로 역상(逆相)이 되는 구동 전압을 공급해도 된다. 또, 형광 램프는, 냉음극관 형광 램프여도 되고, 외부 전극 형광 램프여도 된다.

이 양태에 의하면, 인버터의 효율과 함께, 형광 램프의 발광 효율을 조절할 수 있으므로, 장치 전체의 효율을 개선할 수 있다.

본 발명의 또 다른 양태는 액정 텔레비전이다. 이 액정 텔레비전은, 액정 패널과, 액정 패널의 배면에 배치되는 복수의 상술한 발광 장치를 구비한다.

2. 본 발명의 다른 양태의 인버터는, 트랜스포머와, 일단이 입력 전압이 인가되는 입력 단자에 접속되고, 타단이 트랜스포머의 1차측 코일의 제1 단자에 접속된 제1 하이사이드 트랜지스터와, 일단이 전위가 고정된 전위 고정 단자에 접속되고, 타단이 1차측 코일의 제1 단자에 접속된 제1 로우사이드 트랜지스터와, 일단이 입력 단자에 접속되고, 타단이 1차측 로일의 제2 단자에 접속된 제2 하이사이드 트랜지스터와, 일단이 전위 고정 단자에 접속되고, 타단이 1차측 코일의 제2 단자에 접속된 제2 로우사이드 트랜지스터와, 트랜스포머의 2차측 코일의 전류를 모니터하여, 당해 2차측 코일의 전류가 소정의 전류값에 근접하도록 귀환에 의해 펄스폭이 조절되는 펄스폭 변조 신호를 생성하는 펄스폭 변조기와, 펄스폭 변조기에 의해 생성된 펄스폭 변조 신호에 의거하여, 제1, 제2 하이사이드 트랜지스터 및 제1, 제2 로우사이드 트랜지스터의 온 오프를 제어하는 논리 제어부를 구비한다. 논리 제어부는, 제1, 제2 하이사이드 트랜지스터 및 제1, 제2 로우사이드 트랜지스터 각각의 온 오프를 지시하는 제어 신호를 생성하는 타이밍 제어부와, 1차측 코일의 제1 단자에 나타나는 제1 스위칭 전압을, 소정의 제1 임계값 전압과 비교하여, 제1 스위칭 전압이 제1 임계값 전압보다 높을 때 소정 레벨이 되는 제1 비교 신호를 출력하는 제1 콤퍼레이터와, 타이밍 제어부에 의해 생성되는 제어 신호와, 제1 콤퍼레이터에서 출력되는 제1 비교 신호에 의거하여, 제1, 제2 하이사이드 트랜지스터 및 제1, 제2 로우사이드 트랜지스터의 온 오프를 제어하는 프리드라이버를 포함한다. 프리드라이버는, 타이밍 제어부에 의해 생성되는 제어 신호와, 제1 콤퍼레이터에서 출력되는 제1 비교 신호를 논리 합성하여, 제1 하이사이드 트랜지스터의 온이 지시되고, 또한 제1 비교 신호가 소정 레벨일 때에, 제1 하이사이드 트랜지스터를 온한다.

제1 로우사이드 트랜지스터가 오프하면, 제1 스위칭 전압은, 접지 전위 부근에서 입력 전압 부근까지 급상승한다. 따라서, 제1 스위칭 전압을 모니터하여, 소정의 제1 임계값 전압보다 높아진 후에, 제1 하이사이드 트랜지스터에 대해서 온을 지시함으로써, 제1 하이사이드 트랜지스터와 제1 로우사이드 트랜지스터가 동시에 온하는 것을 방지하여, 관통 전류의 발생을 방지할 수 있다.

타이밍 제어부는, 제1 로우사이드 트랜지스터에 대해서 오프를 지시하는 제어 신호를 출력한 후, 소정의 제1 오프 시간의 경과 후에, 제1 하이사이드 트랜지스터에 대해서 온을 지시하는 제어 신호를 출력해도 된다.

논리 제어부는, 1차측 코일의 제2 단자에 나타나는 제2 스위칭 전압을, 소정의 제2 임계값 전압과 비교하여, 제2 스위칭 전압이 제2 임계값 전압보다 높을 때 소정 레벨이 되는 제2 비교 신호를 출력하는 제2 콤퍼레이터를 더 포함해도 된다. 타이밍 제어부는, 제2 로우사이드 트랜지스터에 대해서 오프를 지시하는 제어 신호를 출력한 후, 소정의 제2 오프 시간의 경과 후에, 제2 하이사이드 트랜지스터에 대해서 온을 지시하는 제어 신호를 출력하고, 프리드라이버는 제2 하이사이드 트랜지스터의 온이 지시되며, 또한 제2 비교 신호가 소정 레벨일 때에, 제2 하이사이드 트랜지스터를 온해도 된다.

제2 로우사이드 트랜지스터가 오프하면, 제2 스위칭 전압은, 접지 전위 부근에서 입력 전압 부근까지 올라간다. 따라서, 제2 스위칭 전압을 모니터하여, 소정의 제2 임계값 전압보다 높아진 후에, 제2 하이사이드 트랜지스터에 대해서 온을 지시함으로써, 제2 하이사이드 트랜지스터와 제2 로우사이드 트랜지스터가 동시에 온하는 것을 방지하여, 관통 전류의 발생을 방지할 수 있다.

타이밍 제어부는, 제2 로우사이드 트랜지스터에 대해서 오프를 지시하는 제어 신호를 출력한 후, 소정의 제2 오프 시간의 경과 후에, 제2 하이사이드 트랜지스터에 대해서 온을 지시하는 제어 신호를 출력해도 된다.

펄스폭 변조기는, 트랜스포머의 2차측 코일의 전류에 따른 검출 전압과, 소정의 기준 전압의 오차에 따른 오차 전압을 출력하는 오차 증폭기와, 삼각파 신호를 생성하는 삼각파 신호 생성부와, 삼각파 신호와 오차 전압을 비교하여, 펄스폭 변조 신호를 출력하는 펄스폭 변조 콤퍼레이터를 포함해도 된다. 타이밍 제어부는, 삼각파 신호가 보텀 에지에서 오차 전압에 도달할 때까지의 기간, 제1 하이사이드 트랜지스터 및 제2 로우사이드 트랜지스터에 대해서, 다음에, 제2 오프 시간이 경과할 때까지의 기간, 제1 하이사이드 트랜지스터에 대해서, 다음에, 삼각파 신호가 피크 에지에 도달할 때까지의 기간, 제1, 제2 하이사이드 트랜지스터에 대해서, 다음에, 삼각파 신호가 보텀 에지에 도달할 때까지의 기간, 제2 하이사이드 트랜지스터에 대해서, 다음에, 삼각파 신호가 재차 오차 전압에 도달할 때까지의 기간, 제1 로우사이드 트랜지스터 및 제2 하이사이드 트랜지스터에 대해서, 다음에, 제1 오프 시간이 경과할 때까지의 기간, 제2 하이사이드 트랜지스터에 대해서, 다음에, 삼각파 신호가 재차 피크 에지에 도달할 때까지의 기간, 제1, 제2 하이사이드 트랜지스터에 대해서, 다음에, 삼각파 신호가 재차 보텀 에지에 도달할 때까지의 기간, 제1 하이사이드 트랜지스터에 대해서 반복하여, 온을 지시하는 제어 신호를 출력해도 된다.

삼각파 신호의 보텀 에지에서 피크 에지까지의 천이 시간을, 피크 에지에서 보텀 에지까지의 천이 시간의 2배에서 100배의 범위, 보다 바람직하게는, 5배에서 15배의 범위로 설정해도 된다. 이 경우, 1차측 코일의 통전 시간 및 비통전 시간에 대한, 데드 타임의 비율을 적합하게 설정할 수 있다.

논리 제어부의 타이밍 제어부는, 피크 에지와 보텀 에지를 반전하여, 제어 신호를 출력해도 된다. 또, 제1, 제2 하이사이드 트랜지스터, 제1, 제2 로우사이드 트랜지스터를 MOSFET로 구성해도 된다.

펄스폭 변조기와, 논리 제어부를 1개의 반도체 기판 상에 일체 집적화해도 된다. 이러한 회로를 1개의 LSI로서 집적화함으로써, 회로 면적을 삭감할 수 있다.

본 발명의 다른 양태는 발광 장치이다. 이 발광 장치는, 형광 램프와, 형광 램프에 구동 전압을 공급하는 상술한 인버터를 구비한다. 인버터는 2개로서, 형광 램프의 양단에 각각 설치되고, 서로 역상이 되는 구동 전압을 공급해도 된다. 또, 형광 램프는, 냉음극 형광 램프여도 되고, 외부 전극 형광 램프여도 된다.

본 발명의 또 다른 양태는 액정 텔레비전이다. 이 액정 텔레비전은, 액정 패널과, 액정 패널의 배면에 배치되는 상술한 복수의 발광 장치를 구비한다.

상술한 인버터에 있어서 관통 전류의 발생이 억제되므로, 발광 장치나, 액정 텔레비전의 신뢰성을 향상할 수 있다.

또한, 이상의 구성 요소의 임의의 조합이나, 본 발명의 구성 요소나 표현을, 방법, 장치, 시스템 등의 사이에서 서로 치환한 것도 또한, 본 발명의 양태로서 유효하다.

[발명의 효과]

본 발명의 한 양태의 인버터에 의하면, H 브리지 회로를 이용한 인버터의 스위칭 트랜지스터의 온 오프의 타이밍을, 유연하게 설정할 수 있거나, 혹은 관통 전류를 방지할 수 있다.

도 1은 제1 실시 형태에 따른 발광 장치의 구성을 도시한 회로도이다.

도 2는, 도 1, 도 8의 발광 장치가 탑재되는 액정 텔레비전의 구성을 도시한 블록도이다.

도 3은 제1 실시 형태에 따른 제어 회로의 구성을 도시한 회로도이다.

도 4는 삼각파 신호 생성부의 구성예를 도시한 회로도이다.

도 5(a)∼(h)는, 도 1의 인버터의 동작 상태를 도시한 타임 차트이다.

도 6(a)∼(f)는, 도 1의 인버터의 H 브리지 회로의 전류의 흐름을 도시한 회로도이다.

도 7은 변형예에 따른 인버터의 동작 상태를 도시한 타임 차트이다.

도 8은 제2 실시 형태에 따른 발광 장치의 구성을 도시한 회로도이다.

도 9는 제2 실시 형태에 따른 제어 회로의 구성을 도시한 회로도이다.

도 10(a)∼(i)는, 인버터의 동작 상태를 도시한 타임 차트이다.

도 11(a)∼(f)는, 도 8의 인버터의 H 브리지 회로의 전류의 흐름을 도시한 회로도이다.

도 12(a)∼(e)는, 지연 시간이 짧은 경우의 도 8의 인버터의 타임 차트이다.

도 13(a)∼(e)는, 지연 시간이 긴 경우의 도 8의 인버터의 타임 차트이다.

이하, 본 발명을 적합한 실시 형태를 기초로 도면을 참조하면서 설명한다. 각 도면에 도시되는 동일 또는 동등한 구성 요소, 부재, 처리에는, 동일한 부호를 붙이는 것으로 하고, 적절히 중복된 설명은 생략한다. 또, 실시 형태는, 발명을 한정하는 것이 아니라 예시로서, 실시 형태에 기술되는 모든 특징이나 그 조합은, 반드시 발명의 본질적인 것이라고는 할 수 없다.

(제1 실시 형태)

제1 실시 형태에서는, H 브리지 회로를 이용한 인버터의 스위칭 트랜지스터의 온 오프의 타이밍을, 유연하게 설정 가능한 인버터 및 그 제어 회로에 대해서 설명한다.

도 1은, 본 발명의 실시 형태에 따른 발광 장치(200)의 구성을 도시한 회로도이다. 도 2는, 도 1의 발광 장치(200)가 탑재되는 액정 텔레비전(300)의 구성을 도시한 블록도이다. 액정 텔레비전(300)은 안테나(310)와 접속된다. 안테나(310)는 방송파를 수신하여 수신부(304)에 수신 신호를 출력한다. 수신부(304)는 수신 신호를 검파, 증폭하여, 신호 처리부(306)로 출력한다. 신호 처리부(306)는 변조된 데이터를 복조하여 얻어지는 화상 데이터를 액정 드라이버(308)에 출력한다. 액정 드라이버(308)는 화상 데이터를 주사선마다 액정 패널(302)로 출력하여, 영상, 화상을 표시한다. 액정 패널(302)의 배면에는, 백 라이트로서 복수의 발광 장치(200)가 배치되어 있다. 본 실시 형태에 따른 발광 장치(200)는, 이러한 액정 패널(302)의 백 라이트로서 적합하게 이용할 수 있다. 이하, 도 1로 되돌아가, 발광 장치(200)의 구성 및 동작에 대해서 상세하게 설명한다.

본 실시 형태에 따른 발광 장치(200)는, EEFL(210), 제1 인버터(100a), 제2 인버터(100b)를 포함한다. EEFL(210)은 액정 패널(302)의 배면에 배치된다. 제1 인버터(100a), 제2 인버터(100b)는 DC/AC 컨버터이고, 직류 전원에서 출력되는 입력 전압 Vin을 교류 전압으로 변환하여 승압해, EEFL(210)의 제1 단자(212), 제2 단자(214)에 각각, 제1 구동 전압 Vdrv1, 제2 구동 전압 Vdrv2를 공급한다. 제1 구동 전압 Vdrv1, 제2 구동 전압 Vdrv2는 서로 역상이 되는 교류 전압이다.

도 1에 있어서, EEFL(210)은 1개 나타나 있지만, 복수를 병렬로 배치해도 된다. 이하, 실시 형태에 따른 제1 인버터(100a), 제2 인버터(100b)의 구성에 대해서 설명한다. 제1 인버터(100a), 제2 인버터(100b)는 동일한 구성으로 되어 있으므로, 이하에서는 양자를 구별하지 않고, 인버터(100)라고 총칭하여 설명을 행한다.

인버터(100)는, H 브리지 회로(10), 트랜스포머(12), 전류 전압 변환부(14), 제어 회로(20), 커패시터 C10을 포함한다.

H 브리지 회로(10)는, 제1 하이사이드 트랜지스터 MH1, 제1 로우사이드 트랜지스터 ML1, 제2 하이사이드 트랜지스터 MH2, 제2 로우사이드 트랜지스터 ML2의 4개의 파워 트랜지스터를 포함한다.

제1 하이사이드 트랜지스터 MH1은, 일단이 입력 전압이 인가되는 입력 단자(102)에 접속되고, 타단이 트랜스포머(12)의 1차측 코일(12a)의 제1 단자에 접속된다. 제1 로우사이드 트랜지스터 ML1은, 일단이 전위가 고정된 접지 단자에 접속되고, 타단이 1차측 코일(12a)의 제1 단자에 접속된다. 제2 하이사이드 트랜지스터 MH2는, 일단이 입력 단자(102)에 접속되고, 타단이 직류 저지용의 커패시터 C10 을 통해 1차측 코일의 제2 단자에 접속된다. 제2 로우사이드 트랜지스터 ML2는, 일단이 접지 단자에 접속되고, 타단이 직류 저지용의 커패시터 C10을 통해 1차측 코일(12a)의 제2 단자에 접속된다.

전류 전압 변환부(14)는, 트랜스포머(12)의 2차측 코일(12b)과 접지 사이에 설치된다. 전류 전압 변환부(14)는 2차측 코일(12b)에 흐르는 전류, 즉 EEFL(210)에 흐르는 전류를 전압으로 변환하여, 검출 전압 Vdet'로서 출력한다. 전류 전압 변환부(14)는 정류 회로(16), 필터(18)를 포함한다.

정류 회로(16)는, 제1 다이오드 D1, 제2 다이오드 D2, 저항 R1을 포함한다. 제1 다이오드 D1은 애노드가 접지되고, 캐소드가 2차측 코일(12b)의 일단에 접속되어 있다. 제2 다이오드 D2의 애노드는, 제1 다이오드 D1의 캐소드와 접속된다. 저항 R1은, 제2 다이오드 D2의 캐소드와 접지 사이에 설치된다. 2차측 코일(12b)에 흐르는 교류의 전류는, 제1 다이오드 D1, 제2 다이오드 D2에 의해 반파 정류되어, 저항 R1에 흐른다. 저항 R1에는, 2차측 코일(12b)에 흐르는 전류에 비례한 전압 강하가 발생한다. 정류 회로(16)는, 저항 R1에서 발생한 전압 강하를 검출 전압 Vdet로서 출력한다.

필터(18)는, 저항 R2, 커패시터 C1을 포함하는 로우패스 필터이다. 필터(18)는, 검출 전압 Vdet의 고주파 성분을 제거한 검출 전압 Vdet'를 제어 회로(20)로 귀환한다.

제어 회로(20)는, 귀환된 검출 전압 Vdet'에 의거하여, H 브리지 회로(10)의 제1 하이사이드 트랜지스터 MH1, 제1 로우사이드 트랜지스터 ML1, 제2 하이사이드 트랜지스터 MH2, 제2 로우사이드 트랜지스터 ML2의 온 오프를 제어한다. H 브리지 회로(10)의 제어에 의해, 트랜스포머(12)의 1차측 코일(12a)에 스위칭 전압이 공급된다. 그 결과, 트랜스포머(12)에서 에너지 변환이 행해지고, 2차측 코일(12b)에 접속된 EEFL(210)에는, 제1 구동 전압 Vdrv1이 공급된다.

이하, 제어 회로(20)의 구성에 대해서 설명한다. 도 3은, 제1 실시 형태에 따른 제어 회로(20)의 구성을 도시한 회로도이다. 제어 회로(20)는, 오차 증폭기(22), PWM 콤퍼레이터(24), 삼각파 신호 생성부(30), 논리 제어부(40)를 포함하고, 1개의 반도체 기판 상에 일체 집적화된 기능 IC이다.

오차 증폭기(22)의 비반전 입력 단자에는, 전류 전압 변환부(14)에서 귀환된 검출 전압 Vdet'가 입력되고, 반전 입력 단자에는 소정의 기준 전압 Vref가 입력된다. 기준 전압 Vref는, EEFL(210)의 발광 휘도에 따라 결정된다. 오차 증폭기(22)는, 검출 전압 Vdet'와, 기준 전압 Vref의 오차에 따른 오차 전압 Verr을 출력한다.

삼각파 신호 생성부(30)는 소정의 주파수의 삼각파 형상의 삼각파 신호 Vosc를 생성한다. 도 4는, 삼각파 신호 생성부(30)의 구성예를 도시한 회로도이다. 삼각파 신호 생성부(30)는, 제1 콤퍼레이터(32), 제2 콤퍼레이터(34), RS 플립플롭(36), 제1 정전류원(38a), 제2 정전류원(38b), 커패시터 C2를 포함한다.

이 삼각파 신호 생성부(30)는 일반적인 구성이므로, 구성 및 동작에 대해서는 간단히 설명하는데 그친다. 제1 정전류원(38a)은, 일단이 접지된 커패시터 C2를 충전하기 위한 전류원이고, 제2 정전류원(38b)은, 커패시터 C2를 방전하기 위한 전류원이다. 커패시터 C2에 나타나는 전압이, 삼각파 신호 Vosc로서 출력된다.

제1 콤퍼레이터(32)는 삼각파 신호 Vosc의 전위를, 출력해야 할 삼각파 신호의 피크값을 설정하는 최대 전압 Vmax와 비교한다. 제1 콤퍼레이터(32)는 Vosc>Vmax가 되면 하이레벨을 출력한다. 또, 제2 콤퍼레이터(34)는 삼각파 신호 Vosc의 전위를, 출력해야 할 삼각파 신호의 보텀값을 설정하는 최소 전압 Vmin과 비교한다. 제2 콤퍼레이터(34)는 Vosc<Vmin이 되면 하이레벨을 출력한다.

제1 콤퍼레이터(32), 제2 콤퍼레이터(34)의 출력 신호는, 각각 RS 플립플롭(36)의 세트 단자, 리셋 단자에 입력된다. RS 플립플롭(36)의 출력 신호 Vq는 제1 정전류원(38a)에 출력되고, 반전 출력 신호 *Vq는 제2 정전류원(38b)으로 출력된다. 제1 정전류원(38a)은 출력 신호 Vq가 하이레벨일 때 온하고, 정전류 Ic1에 의해 커패시터 C2를 충전한다. 또, 제2 정전류원(38b)은 반전 출력 신호 *Vq가 하이레벨일 때에 온하고, 정전류 Ic2에 의해 커패시터 C2를 방전한다.

이상과 같이 구성된 삼각파 신호 생성부(30)에서는, 피크 전압이 Vmax, 보텀 전압이 Vmin으로 설정된 삼각파 신호 Vosc가 출력된다. 또, RS 플립플롭(36)의 출력 신호 Vq가, 주기 신호로서 논리 제어부(40)로 출력된다. 또한, 삼각파 신호 생성부(30)는, 히스테리시스 콤퍼레이터를 이용하여 구성해도 된다.

도 3으로 되돌아간다. PWM 콤퍼레이터(24)는, 오차 증폭기(22)에서 출력되는 오차 전압 Verr과, 삼각파 신호 생성부(30)에서 출력되는 삼각파 신호 Vosc를 비교하여, Verr<Vosc일 때 하이레벨, Verr>Vosc일 때 로우레벨이 되는 펄스폭 변조 신호(이하, PWM 신호라고 한다) Vpwm을 생성한다. 이 PWM 신호 Vpwm은, 삼각파 신 호 Vosc, 주기 신호 Vq와 함께, 논리 제어부(40)에 입력된다.

논리 제어부(40)는 PWM 신호 Vpwm, 삼각파 신호 Vosc, 주기 신호 Vq에 의거하여, H 브리지 회로(10)의 제1 하이사이드 트랜지스터 MH1, 제1 로우사이드 트랜지스터 ML1, 제2 하이사이드 트랜지스터 MH2, 제2 로우사이드 트랜지스터 ML2의 온 오프를 제어한다. 이하, 논리 제어부(40)에 대해서 설명한다.

논리 제어부(40)는, 삼각파 신호 생성부(30)에서 출력되는 삼각파 신호 Vosc의 2주기를 1사이클로 하여 H 브리지 회로(10)를 제어한다. 보다 구체적으로는, 삼각파 신호 Vosc의 2주기를, 제1에서 제6의 6개의 기간으로 분할하여, 스위칭 제어를 행한다. 도 5(a)∼(h)는 인버터(100)의 동작 상태를 도시한 타임 차트이다. 도 5(a)는 오차 전압 Verr 및 삼각파 신호 Vosc를, 도 5(b)는 PWM 신호 Vpwm을, 도 5(c)는 주기 신호 Vq를, 도 5(d)∼(g)는 각각, 제1 하이사이드 트랜지스터 MH1, 제2 하이사이드 트랜지스터 MH2, 제1 로우사이드 트랜지스터 ML1, 제2 로우사이드 트랜지스터 ML2의 상태를, 도 5(h)는 트랜스포머(12)의 1차측 코일(12a)의 제1 단자의 전위 Vsw를 나타낸다. 도 5(d)∼(g)에 있어서, 하이레벨이 트랜지스터가 온인 상태를, 로우레벨이 트랜지스터가 오프인 상태를 나타낸다. 또, 도 5에 있어서, 세로축 및 가로축은 설명을 간결하게 하기 위해서 적절히 확대, 축소되어 있다.

처음에, 제1 기간 φ1에서 제6 기간 φ6의 분할에 대해서 설명한다. 논리 제어부(40)는, 삼각파 신호 Vosc가 그 보텀 에지에서 오차 전압 Verr에 도달할 때까지의 기간을 제1 기간 φ1로 한다. 다음에 삼각파 신호 Vosc가 피크 에지에 도달할 때까지의 기간을 제2 기간 φ2로 한다. 다음에 삼각파 신호 Vosc가 보텀 에 지에 도달할 때까지의 기간을 제3 기간 φ3으로 한다. 다음에 삼각파 신호 Vosc가 재차 오차 전압 Verr에 도달할 때까지의 기간을 제4 기간 φ4로 한다. 다음에 삼각파 신호 Vosc가 재차 피크 에지에 도달할 때까지의 기간을 제5 기간 φ5로 한다. 다음에 삼각파 신호 Vosc가 재차 보텀 에지에 도달할 때까지의 기간을 제6 기간 φ6으로 한다. 이 분할은, PWM 신호 Vpwm 및 주기 신호 Vq에 의거하여, 일반적인 논리 회로를 이용하여 구성할 수 있다.

다음에, 제1 기간 φ1에서 제6 기간 φ6에 있어서의 H 브리지 회로(10)의 트랜지스터의 온 오프 상태에 대해서 설명한다.

논리 제어부(40)는, 제1 기간 φ1에 있어서, 제1 하이사이드 트랜지스터 MH1 및 제2 로우사이드 트랜지스터 ML2를 온하고, 그 밖의 트랜지스터를 오프한다. 계속되는 제2 기간 φ2에 있어서, 제1 하이사이드 트랜지스터 MH1을 온하고, 그 밖의 트랜지스터를 오프한다. 계속되는 제3 기간 φ3에 있어서, 제2 하이사이드 트랜지스터 MH2를 온하고, 그 밖의 트랜지스터를 오프한다. 계속되는 제4 기간 φ4에 있어서, 제1 로우사이드 트랜지스터 ML1 및 제2 하이사이드 트랜지스터 MH2를 온하고, 그 밖의 트랜지스터를 오프한다. 계속되는 제5 기간 φ5에 있어서, 제2 하이사이드 트랜지스터 MH2를 온하고, 그 밖의 트랜지스터를 오프한다. 계속되는 제6 기간 φ6에 있어서, 제1 하이사이드 트랜지스터 MH1을 온하고, 그 밖의 트랜지스터를 오프한다. 그 후, 제1 기간 φ1로 되돌아간다.

이상과 같이 구성된 본 실시 형태에 따른 인버터(100)의 동작을 설명한다. 도 6(a)에서 (f)는, 본 실시 형태에 따른 인버터(100)의 H 브리지 회로(10)의 전류 의 흐름을 도시한 회로도이다. 도 6(a)에서 (f)는 각각, 제1 기간 φ1∼제6 기간 φ6의 각 트랜지스터의 온 오프 상태 및 코일 전류 Isw 상태를 나타내고 있다.

도 6(a)에 나타낸 바와 같이, 제1 기간 φ1에서는, 제1 하이사이드 트랜지스터 MH1, 제2 로우사이드 트랜지스터 ML2가 온이 된다. 그 결과, 코일 전류 Isw는, 제1 하이사이드 트랜지스터 MH1, 1차측 코일(12a), 제2 로우사이드 트랜지스터 ML2의 경로에 흐른다. 이 때의 스위칭 전압 Vsw는, 입력 전압 Vin과 거의 같은 전압이 된다. 제1 기간 φ1에, 코일 전류 Isw는 서서히 커져 간다.

계속되는 제2 기간 φ2에서는, 도 6(b)에 나타낸 바와 같이, 제2 로우사이드 트랜지스터 ML2가 오프되고, 제1 하이사이드 트랜지스터 MH1만이 온이 된다. 그 결과, 1차측 코일(12a)에 축적된 에너지에 의해, 제2 하이사이드 트랜지스터 MH2의 바디 다이오드에 회생 전류가 흐른다. 이 사이, 스위칭 전압 Vsw는, 입력 전압과 거의 같은 전압을 유지한다.

다음에, 제3 기간 φ3에서는, 도 6(c)에 나타낸 바와 같이, 제2 하이사이드 트랜지스터 MH2가 온으로 전환되고, 제1 하이사이드 트랜지스터 MH1이 오프된다. 이 때, 제2 기간 φ2에 있어서 제1 하이사이드 트랜지스터 MH1에서 공급되고 있었던 코일 전류 Isw는, 제1 로우사이드 트랜지스터 ML1의 바디 다이오드를 통해 접지에서 공급되게 된다. 제3 기간 φ3의 스위칭 전압 Vsw는, 접지 전위(0V)보다도 제1 로우사이드 트랜지스터 ML1의 바디 다이오드의 순방향 전압 Vf만큼 낮은 음의 값이 된다. 또, 제1 기간 φ1에 1차측 코일(12a)에 축적된 에너지는, 제3 기간 φ3에 있어서, 모두 2차측 코일(12b)에 전송되어, 코일 전류 Isw는 0이 된다.

계속되는 제4 기간 φ4에서는, 도 6(d)에 나타낸 바와 같이, 제2 하이사이드 트랜지스터 MH2가 온을 유지한 상태로, 제1 로우사이드 트랜지스터 ML1이 온으로 전환된다. 이 때, 스위칭 전압 Vsw는 접지 전위 부근에 고정된다. 또, 코일 전류 Isw는, 제2 하이사이드 트랜지스터 MH2, 1차측 코일(12a), 제1 로우사이드 트랜지스터 ML1의 경로에서, 1차측 코일(12a)의 오른쪽에서 왼쪽을 향해 흐른다. 제4 기간 φ4에, 코일 전류 Isw는 서서히 커져 간다.

계속되는 제5 기간 φ5에서는, 도 6(e)에 나타낸 바와 같이, 제2 하이사이드 트랜지스터 MH2의 온을 유지한 채로, 제1 로우사이드 트랜지스터 ML1을 오프로 전환한다. 그 결과, 제4 기간 φ4에 있어서 제1 로우사이드 트랜지스터 ML1에 흐르고 있었던 코일 전류 Isw는, 제1 하이사이드 트랜지스터 MH1의 바디 다이오드를 흐르게 된다. 이 때의 스위칭 전압 Vsw는, 입력 전압 Vin보다도 바디 다이오드의 순방향 전압 Vf만큼 높은 전압이 된다.

계속되는 제6 기간 φ6에서는, 도 6(f)에 나타낸 바와 같이, 제1 하이사이드 트랜지스터 MH1이 온으로 전환되고, 제2 하이사이드 트랜지스터 MH2가 오프된다. 이 때, 제5 기간 φ5에 있어서 제2 하이사이드 트랜지스터 MH2에서 공급되고 있었던 코일 전류 Isw는, 제2 로우사이드 트랜지스터 ML2의 바디 다이오드를 통해 접지에서 공급되게 된다. 제6 기간 φ6의 스위칭 전압 Vsw는, 입력 전압 Vin과 거의 같아진다. 제4 기간 φ4에 1차측 코일(12a)에 축적된 에너지는, 제6 기간 φ6에 있어서 모두 2차측 코일(12b)에 전송되어, 코일 전류 Isw는 0이 된다.

본 실시 형태에 따른 인버터(100)에 의하면, H 브리지 회로(10)를 구성하는 트랜지스터를, 트랜스포머(12)의 2차측 코일(12b)에 흐르는 전류를 모니터하여, 삼각파 신호 Vosc와 비교함으로써 구동한다. 따라서, 삼각파 신호 Vosc의 형상을 조절함으로써, 각 트랜지스터의 온 오프의 타이밍을 유연하게 조절할 수 있다.

예를 들면, 본 실시 형태에서는, 제1 기간 φ1, 제4 기간 φ4의 길이는, 삼각파 신호 Vosc의 보텀 에지에서 피크 에지로 천이할 때의 기울기에 의존한다. 이 기울기는, 도 4의 삼각파 신호 생성부(30)에 있어서, 정전류 Ic1을 조절함으로써 변화시킬 수 있다.

또, 본 실시 형태에서는, 삼각파 신호 Vosc의 피크 에지에서 보텀 에지까지의 천이 기간은, 제3 기간 φ3, 제6 기간 φ6이 된다. 제3 기간 φ3, 제6 기간 φ6의 길이는, 도 4의 삼각파 신호 생성부(30)에 있어서, 정전류 Ic2를 조절함으로써 변화시킬 수 있다.

여기에서, 1차측 코일(12a)에 축적되는 에너지는, 제1 기간 φ1, 제4 기간 φ4의 길이에 의존한다. 또, 제1 기간 φ1, 제4 기간 φ4에 있어서 축적된 에너지는, 제3 기간 φ3, 제6 기간 φ6에 있어서, 2차측 코일(12b)에 전송된다. 따라서, 트랜스포머(12)의 특성이나, 구동 대상이 되는 EEFL(210)의 특성에 따라, 삼각파 신호 Vosc의 형상이나 주기를 조절함으로써, 고효율로 구동할 수 있다.

또한, 삼각파 신호 Vosc의 보텀 에지에서 피크 에지까지의 천이 시간을, 피크 에지에서 보텀 에지까지의 천이 시간의 2배에서 100배의 범위, 보다 바람직하게는, 5배에서 15배의 범위로 설정하는 것이 바람직하다. 어느 값으로 설정할지는, 삼각파의 주파수나 트랜스포머의 특성 등에 따라 결정하면 된다. 이 범위에서 삼 각파 신호 Vosc를 설계함으로써, 고효율 구동이 가능해진다.

실시 형태는 예시이고, 그러한 각 구성 요소나 각 처리 프로세스의 조합에 여러 가지 변형예가 가능한 것, 또 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해되는 바이다.

예를 들면, 논리 제어부(40)에 의한 H 브리지 회로(10)의 제어로서는, 이하의 변형예를 생각할 수 있다.

본 변형예에 있어서, 논리 제어부(40)는, 제5 기간 φ25에 있어서, 삼각파 신호 Vosc가 오차 전압 Verr에 도달한 후, 소정의 제1 오프 시간 Toff1이 경과할 때까지의 기간, 제1 하이사이드 트랜지스터 MH1을 오프해 두고, 제1 오프 시간 Toff1의 경과 후에, 제1 하이사이드 트랜지스터 MH1을 온한다.

또한, 논리 제어부(40)는, 제2 기간 φ2에 있어서도, 삼각파 신호 Vosc가 오차 전압 Verr에 도달한 후, 소정의 제2 오프 시간 Toff2가 경과할 때까지의 기간, 제2 하이사이드 트랜지스터 MH2를 오프해 두고, 제2 오프 시간 Toff2의 경과 후에, 제2 하이사이드 트랜지스터 MH2를 온한다. 제1 오프 시간 Toff1, 제2 오프 시간 Toff2는, 삼각파 신호 Vosc의 주기에 따라, 50ns에서 200ns 정도로 설정해도 된다.

도 7(a)∼(e)는, 변형예에 따른 인버터(100)의 동작 상태를 도시한 타임 차트이다. 도 7(a)는, 제1 하이사이드 트랜지스터 MH1의, 도 7(b)는 제2 하이사이드 트랜지스터 MH2의, 도 7(c)는 제1 로우사이드 트랜지스터 ML1의, 도 7(d)는 제2 로우사이드 트랜지스터 ML2의 온 오프 상태를 나타내고, 도 7(e)는 스위칭 전압 Vsw를 나타낸다.

제5 기간 φ5에 제2 하이사이드 트랜지스터 MH2를 계속 오프하면, 코일 전류 Isw가 제2 하이사이드 트랜지스터 MH2의 바디 다이오드(기생 다이오드)에 흐르므로, 순방향 전압 Vf분의 전압 강하가 발생하여, 전력 손실이 커진다. 그래서, 본 변형예에서는, 제5 기간 φ5에 있어서, 소정의 제1 오프 시간 Toff1이 경과한 후에, 제1 하이사이드 트랜지스터 MH1을 온한다. 그 결과, 도 7(e)에 도시된 바와 같이, 스위칭 전압 Vsw는, 제1 오프 시간 Toff1 경과 후에, 입력 전압 Vin으로 내려간다. 이 때, 제1 하이사이드 트랜지스터 MH1의 바디 다이오드에 흐르고 있었던 코일 전류 Isw는, 제1 하이사이드 트랜지스터 MH1에 흐르므로, 전력 손실을 저감할 수 있다. 또, 제1 오프 시간 Toff1을 적절히 설정함으로써, 제1 하이사이드 트랜지스터 MH1과 제1 로우사이드 트랜지스터 ML1이 동시에 온하여 관통 전류가 흐르는 것을 방지할 수 있다.

동일하게, 제2 기간 φ2에 있어서도, 제2 하이사이드 트랜지스터 MH2를 계속 오프하면, 그 바디 다이오드에 전류가 흐르므로 전력 손실이 커진다. 그래서, 소정의 제2 오프 시간 Toff2가 경과한 후에, 제2 하이사이드 트랜지스터 MH2를 온하는 것에 의해, 제2 하이사이드 트랜지스터 MH2에 전류를 흐르게 함으로써 전력 손실을 저감할 수 있다.

제1 오프 시간 Toff1 및 제2 오프 시간 Toff2는, 트랜스포머(12)의 특성에 따라 결정하면 되고, 30ns에서 150ns 정도의 범위에서 설정하는 것이 바람직하다. 보다 적합하게는, 50ns에서 100ns의 범위에서 설정한 경우에, 전력 손실을 저감할 수 있다.

본 실시 형태에 있어서, 제어 회로(20)는, 모두 일체 집적화되어 있어도 되고, 혹은, 그 일부가 디스크리트 부품이나 칩 부품으로 구성되어 있어도 된다. 또, 제어 회로(20)는, H 브리지 회로(10)를 포함하여 집적화되어도 된다. 어느 부분을 어느 정도 집적화할지는, 인버터(100)의 사양, 비용이나 점유 면적 등에 따라 결정하면 된다.

본 실시 형태에 있어서, 로직 회로의 하이레벨, 로우레벨의 논리값의 설정은 일례로서, 인버터 등에 의해 적절히 반전시킴으로써 자유롭게 변경하는 것이 가능하다. 예를 들면, 논리 제어부(40)는, 피크 에지와 보텀 에지를 반전하여, H 브리지 회로(10)의 트랜지스터의 온 오프를 제어해도 된다.

실시 형태에 있어서, H 브리지 회로(10)를 구성하는 트랜지스터 중, 하이사이드측의 트랜지스터를 N채널 MOSFET로 구성하는 경우에 대해서 설명하였지만, P채널 MOSFET를 이용해도 된다.

실시 형태에서는, 발광 장치(200)에 있어서, EEFL(210)의 양단에 인버터(100)를 접속하고, 역상의 구동 전압으로 구동하는 경우에 대해서 설명하였지만, 이것에는 한정되지 않는다. 또, 구동 대상의 형광관은 EEFL에 한정되는 것이 아니라, CCFL 등 다른 형광관이어도 된다. 또, 본 실시 형태에 따른 인버터(100)에 의해 구동되는 부하는 형광관에 한정되는 것이 아니라, 그 밖에, 교류의 고전압을 필요로 하는 여러 가지 디바이스의 구동에 적용할 수 있다.

(제2 실시 형태)

제2 실시 형태에서는, H 브리지 회로를 이용한 인버터에 있어서, 관통 전류 를 방지하기 위한 기술에 대해서 설명한다.

도 8은, 본 발명의 제2 실시 형태에 따른 발광 장치(200)의 구성을 도시한 회로도이다. 도 8의 발광 장치(200)는, 도 1의 발광 장치와 동일하게 도 2의 액정 텔레비전(300)에 탑재된다.

도 8에 나타내는 제2 실시 형태에 따른 발광 장치(200)는, EEFL(210), 제1 인버터(100a), 제2 인버터(100b)를 포함한다. EEFL(210)은 액정 패널(302)의 배면에 배치된다. 제1 인버터(100a), 제2 인버터(100b)는 DC/AC 컨버터이고, 직류 전원에서 출력되는 입력 전압 Vin을 교류 전압으로 변환하여 승압해, EEFL(210)의 제1 단자(212), 제2 단자(214)에 각각, 제1 구동 전압 Vdrv1, 제2 구동 전압 Vdrv2를 공급한다. 제1 구동 전압 Vdrv1, 제2 구동 전압 Vdrv2는, 서로 역상이 되는 교류 전압이다.

도 8에 있어서 EEFL(210)은 1개 나타나 있지만, 복수를 병렬로 배치해도 된다. 이하, 본 실시 형태에 따른 제1 인버터(100a), 제2 인버터(100b)의 구성에 대해서 설명한다. 제1 인버터(100a), 제2 인버터(100b)는 동일한 구성으로 되어 있으므로, 이하에서는 양자를 구별하지 않고, 인버터(100)라고 총칭하여 설명을 행한다.

인버터(100)는, H 브리지 회로(10), 트랜스포머(12), 전류 전압 변환부(14), 제어 회로(20), 커패시터 C10을 포함한다.

H 브리지 회로(10)는, 제1 하이사이드 트랜지스터 MH1, 제1 로우사이드 트랜지스터 ML1, 제2 하이사이드 트랜지스터 MH2, 제2 로우사이드 트랜지스터 ML2의 4 개의 파워 트랜지스터를 포함한다.

제1 하이사이드 트랜지스터 MH1은, 일단이 입력 전압이 인가되는 입력 단자(102)에 접속되고, 타단이 트랜스포머(12)의 1차측 코일(12a)의 제1 단자에 접속된다. 제1 로우사이드 트랜지스터 ML1은, 일단이 전위가 고정된 접지 단자에 접속되고, 타단이 1차측 코일(12a)의 제1 단자에 접속된다. 제2 하이사이드 트랜지스터 MH2는, 일단이 입력 단자(102)에 접속되고, 타단이 직류 저지용의 커패시터 C10을 통해 1차측 코일의 제2 단자에 접속된다. 제2 로우사이드 트랜지스터 ML2는, 일단이 접지 단자에 접속되고, 타단이 직류 저지용의 커패시터 C10을 통해 1차측 코일(12a)의 제2 단자에 접속된다.

이하, 트랜스포머(12)의 1차측 코일(12a)의 제1 단자의 전압을 제1 스위칭 전압 Vsw1, 제2 단자의 전압을 제2 스위칭 전압 Vsw2라고 한다.

전류 전압 변환부(14)는, 트랜스포머(12)의 2차측 코일(12b)과 접지 사이에 설치된다. 전류 전압 변환부(14)는 2차측 코일(12b)에 흐르는 전류, 즉 EEFL(210)에 흐르는 전류를 전압으로 변환하여, 검출 전압 Vdet'로서 출력한다. 전류 전압 변환부(14)는 정류 회로(16), 필터(18)를 포함한다.

정류 회로(16)는, 제1 다이오드 D1, 제2 다이오드 D2, 저항 R1을 포함한다. 제1 다이오드 D1은 애노드가 접지되고, 캐소드가 2차측 코일(12b)의 일단에 접속되어 있다. 제2 다이오드 D2의 애노드는 제1 다이오드 D1의 캐소드와 접속된다. 저항 R1은 제2 다이오드 D2의 캐소드와 접지 사이에 설치된다. 2차측 코일(12b)에 흐르는 교류의 전류는, 제1 다이오드 D1, 제2 다이오드 D2에 의해 반파 정류되어, 저항 R1에 흐른다. 저항 R1에는, 2차측 코일(12b)에 흐르는 전류에 비례한 전압 강하가 발생한다. 정류 회로(16)는, 저항 R1에서 발생한 전압 강하를 검출 전압 Vdet로서 출력한다.

필터(18)는, 저항 R2, 커패시터 C1을 포함하는 로우패스 필터이다. 필터(18)는, 검출 전압 Vdet의 고주파 성분을 제거한 전압 Vdet'를 제어 회로(20)로 귀환한다.

제어 회로(20)는, 귀환된 검출 전압 Vdet', 제1 스위칭 전압 Vsw1, 제2 스위칭 전압 Vsw2에 의거하여, H 브리지 회로(10)의 제1 하이사이드 트랜지스터 MH1, 제1 로우사이드 트랜지스터 ML1, 제2 하이사이드 트랜지스터 MH2, 제2 로우사이드 트랜지스터 ML2의 온 오프를 제어한다. H 브리지 회로(10)의 제어의 결과, 트랜스포머(12)의 1차측 코일(12a)에 스위칭 전압이 공급된다. 그 결과, 트랜스포머(12)에서 에너지 변환이 행해지고, 2차측 코일(12b)에 접속된 EEFL(210)에는 제1 구동 전압 Vdrv1이 공급된다.

이하, 제어 회로(20)의 구성에 대해서 설명한다. 도 9는, 본 실시 형태에 따른 제어 회로(20)의 구성을 도시한 회로도이다. 제어 회로(20)는 펄스폭 변조기(60), 논리 제어부(40)를 포함하고, 하나의 반도체 기판 상에 일체 집적화된 기능 IC이다.

펄스폭 변조기(60)는, 검출 전압 Vdet', 즉, 트랜스포머(12)의 2차측 코일(12b)의 전류를 모니터하여, 당해 2차측 코일의 전류가 소정의 전류값에 근접하도록 귀환에 의해 펄스폭이 조절되는 펄스폭 변조 신호(이하, PWM 신호 Vpwm이라고 한다)를 생성한다.

논리 제어부(40)는, 펄스폭 변조기(60)에 의해 생성된 PWM 신호 Vpwm에 의거하여, 제1 하이사이드 트랜지스터 MH1, 제2 하이사이드 트랜지스터 MH2, 제1 로우사이드 트랜지스터 ML1, 제2 로우사이드 트랜지스터 ML2의 온 오프를 제어한다.

펄스폭 변조기(60)는, 오차 증폭기(22), PWM 콤퍼레이터(24), 삼각파 신호 생성부(30)를 포함한다.

오차 증폭기(22)의 비반전 입력 단자에는 전류 전압 변환부(14)에서 귀환된 검출 전압 Vdet'가 입력되고, 반전 입력 단자에는 소정의 기준 전압 Vref가 입력된다. 기준 전압 Vref는 EEFL(210)의 발광 휘도에 따라 결정된다. 오차 증폭기(22)는, 검출 전압 Vdet'와 기준 전압 Vref의 오차에 따른 오차 전압 Verr를 출력한다.

삼각파 신호 생성부(30)는 소정의 주파수의 삼각파 형상의 삼각파 신호 Vosc를 생성한다. 도 4는, 삼각파 신호 생성부(30)의 구성예를 도시한 회로도이다. 삼각파 신호 생성부(30)는, 콤퍼레이터(32), 콤퍼레이터(34), RS 플립플롭(36), 제1 정전류원(38a), 제2 정전류원(38b), 커패시터 C2를 포함한다.

이 삼각파 신호 생성부(30)는 일반적인 구성이므로, 구성 및 동작에 대해서는 간단히 설명하는데 그친다. 제1 정전류원(38a)은 일단이 접지된 커패시터 C2를 충전하기 위한 전류원이고, 제2 정전류원(38b)은 커패시터 C2를 방전하기 위한 전류원이다. 커패시터 C2에 나타나는 전압이 삼각파 신호 Vosc로서 출력된다.

콤퍼레이터(32)는, 삼각파 신호 Vosc의 전위를, 출력해야 할 삼각파 신호의 피크값을 설정하는 최대 전압 Vmax와 비교한다. 콤퍼레이터(32)는 Vosc>Vmax가 되 는 하이레벨을 출력한다. 또, 콤퍼레이터(34)는 삼각파 신호 Vosc의 전위를, 출력해야 할 삼각파 신호의 보텀값을 설정하는 최소 전압 Vmin과 비교한다. 콤퍼레이터(34)는 Vosc<Vmin이 되면 하이레벨을 출력한다.

콤퍼레이터(32, 34)의 출력 신호는, 각각 RS 플립플롭(36)의 세트 단자, 리셋 단자에 입력된다. RS 플립플롭(36)의 출력 신호 Vq는 제1 정전류원(38a)에 출력되고, 반전 출력 신호 *Vq는 제2 정전류원(38b)으로 출력된다. 제1 정전류원(38a)은 출력 신호 Vq가 하이레벨일 때 온하고, 정전류 Ic1에 의해 커패시터 C2를 충전한다. 또, 제2 정전류원(38b)은 반전 출력 신호 *Vq가 하이레벨일 때에 온하고, 정전류 Ic2에 의해 커패시터 C2를 방전한다.

이상과 같이 구성된 삼각파 신호 생성부(30)에서는, 피크 전압이 Vmax, 보텀 전압이 Vmin으로 설정된 삼각파 신호 Vosc가 출력된다. 또, RS 플립플롭(36)의 출력 신호 Vq가, 주기 신호로서 논리 제어부(40)로 출력된다. 또한, 삼각파 신호 생성부(30)는, 히스테리시스 콤퍼레이터를 이용하여 구성해도 된다.

도 9로 되돌아간다. PWM 콤퍼레이터(24)는, 오차 증폭기(22)에서 출력되는 오차 전압 Verr과, 삼각파 신호 생성부(30)에서 출력되는 삼각파 신호 Vosc를 비교하여, Verr<Vosc일 때 하이레벨, Verr>Vosc일 때 로우레벨이 되는 PWM 신호 Vpwm을 생성한다. 이 PWM 신호 Vpwm은, 삼각파 신호 Vosc, 주기 신호 Vq와 함께, 논리 제어부(40)에 입력된다.

논리 제어부(40)는, PWM 신호 Vpwm, 삼각파 신호 Vosc, 주기 신호 Vq에 의거하여, H 브리지 회로(10)의 제1 하이사이드 트랜지스터 MH1, 제1 로우사이드 트랜 지스터 ML1, 제2 하이사이드 트랜지스터 MH2, 제2 로우사이드 트랜지스터 ML2의 온 오프를 제어한다. 이하, 논리 제어부(40)에 대해서 설명한다.

논리 제어부(40)는, 타이밍 제어부(42), 제1 콤퍼레이터(44), 제2 콤퍼레이터(46), 프리드라이버(48)를 포함한다.

타이밍 제어부(42)는, 제1 하이사이드 트랜지스터 MH1, 제2 하이사이드 트랜지스터 MH2, 제1 로우사이드 트랜지스터 ML1, 제2 로우사이드 트랜지스터 ML2에 대해서, 온 오프를 지시하는 제어 신호 SH1, SH2, SL1, SL2를 출력한다.

제1 콤퍼레이터(44)는, 트랜스포머(12)의 1차측 코일(12a)의 제1 단자에 나타나는 제1 스위칭 전압 Vsw1을 소정의 제1 임계값 전압 Vth1과 비교한다. 제1 콤퍼레이터(44)는, 제1 스위칭 전압 Vsw1이 제1 임계값 전압 Vth1보다 높을 때 하이레벨이 되는 제1 비교 신호 Vcmp1을 출력한다.

또, 제2 콤퍼레이터(46)는, 트랜스포머(12)의 1차측 코일(12a)의 제2 단자에 나타나는 제2 스위칭 전압 Vsw2를 소정의 제2 임계값 전압 Vth2와 비교한다. 제2 콤퍼레이터(46)는, 제2 스위칭 전압 Vsw2가 제2 임계값 전압 Vth2보다 높을 때 하이레벨이 되는 제2 비교 신호 Vcmp2를 출력한다.

프리드라이버(48)는, 타이밍 제어부(42)에서 출력되는 제어 신호 SH1, SH2, SL1, SL2와, 제1 콤퍼레이터(44)에서 출력되는 제1 비교 신호 Vcmp1, 제2 콤퍼레이터(46)에서 출력되는 제2 비교 신호 Vcmp2에 의거하여, H 브리지 회로(10)의 각 트랜지스터의 온 오프를 제어한다.

프리드라이버(48)는, AND 게이트(70, 72)를 포함하고, H 브리지 회로(10)의 각 트랜지스터의 게이트에 대해서, 구동 신호 DH1, DH2, DL1, DL2를 출력한다. AND 게이트(70)는, 제어 신호 SH1과, 제1 비교 신호 Vcmp1의 논리곱을 구동 신호 DH1로서 출력한다. 또, AND 게이트(72)는, 제어 신호 SH2와, 제2 비교 신호 Vcmp2의 논리곱을 구동 신호 DH2로서 출력한다. 또한, 구동 신호 DL1의 논리값은 제어 신호 SL1과 동일하고, 구동 신호 DL2의 논리값은 제어 신호 SL2와 동일하다. 구동 신호 DH1, DH2, DL1, DL2는 필요에 따라 도시하지 않은 버퍼에 의해 증폭되고, H 브리지 회로(10)로 출력된다.

다음에, 타이밍 제어부(42)에 있어서의 제어 신호 SH1, SH2, SL1, SL2의 생성에 대해서 설명한다. 타이밍 제어부(42)는, 삼각파 신호 생성부(30)에서 출력되는 삼각파 신호 Vosc의 2주기를 1사이클로 하여 H 브리지 회로(10)를 제어하기 위한 제어 신호를 생성한다. 보다 구체적으로는, 삼각파 신호 Vosc의 2주기를, 제1 기간 φ1에서 제8 기간 φ8의 8개로 분할하여, 스위칭 제어를 행한다.

도 10(a)∼(i)는, 인버터(100)의 동작 상태를 도시한 타임 차트이다. 도 10(a)는 오차 전압 Verr 및 삼각파 신호 Vosc를, 도 10(b)는 PWM 신호 Vpwm을, 도 10(c)는 주기 신호 Vq를, 도 10(d)∼(g)는 각각, 제어 신호 SH1, SH2, SL1, SL2를 나타낸다. 도 10(h), (i)는 각각 제1 스위칭 전압 Vsw1, 제2 스위칭 전압 Vsw2를 나타낸다.

도 10(d)∼(g)에 있어서, 제어 신호 SH1, SH2, SL1, SL2는, 하이레벨이 트랜지스터의 온에 대응하고, 로우레벨이 트랜지스터의 오프에 대응하는 것으로 한다. 도 10에 있어서, 세로축 및 가로축은 설명을 간결하게 하기 위해서 적절히 확대, 축소되어 있다.

처음에, 제1 기간 φ1에서 제6 기간 φ6의 분할에 대해서 설명한다. 논리 제어부(40)는, 삼각파 신호 Vosc가 그 보텀 에지에서 오차 전압 Verr에 도달할 때까지의 기간을 제1 기간 φ1로 한다. 다음에 삼각파 신호 Vosc가 피크 에지에 도달할 때까지의 기간을 제2 기간 φ2로 한다. 다음에 삼각파 신호 Vosc가 보텀 에지에 도달할 때까지의 기간을 제3 기간 φ3으로 한다. 다음에 삼각파 신호 Vosc가 재차 오차 전압 Verr에 도달할 때까지의 기간을 제4 기간 φ4로 한다. 다음에 삼각파 신호 Vosc가 재차 피크 에지에 도달할 때까지의 기간을 제5 기간 φ5로 한다. 다음에 삼각파 신호 Vosc가 재차 보텀 에지에 도달할 때까지의 기간을 제6 기간 φ6으로 한다.

이상의 각 기간의 분할은, PWM 신호 Vpwm 및 주기 신호 Vq 및 제1 오프 시간 Toff1, 제2 오프 시간 Toff2에 의거해, 일반적인 논리 회로를 이용하여 구성할 수 있다. 제1 오프 시간 Toff1, 제2 오프 시간 Toff2는, 삼각파 신호 Vosc의 주기에 따라, 50ns에서 200ns 정도로 설정해도 된다. 다음에, 제1 기간 φ1에서 제8 기간 φ8에 있어서의 트랜지스터 MH1, MH2, ML1, ML2의 온 오프 제어에 대해서 설명한다.

제1 기간 φ1에 있어서, 제1 하이사이드 트랜지스터 MH1 및 제2 로우사이드 트랜지스터 ML2에 대해서 온을 지시한다. 다음에, 제2 기간 φ2에 있어서, 제1 하이사이드 트랜지스터 MH1에 대해서 온을 지시한다. 다음에 제3 기간 φ3에 있어서, 제1 하이사이드 트랜지스터 MH1, 제2 하이사이드 트랜지스터 MH2에 대해서 온 을 지시한다. 다음에, 제4 기간 φ4에 있어서, 제2 하이사이드 트랜지스터 MH2에 대해서 온을 지시한다. 다음에 제5 기간 φ5에 있어서, 제1 로우사이드 트랜지스터 ML1 및 제2 하이사이드 트랜지스터 MH2에 대해서 온을 지시한다. 다음에 제6 기간 φ6에 있어서, 제2 하이사이드 트랜지스터 MH2에 대해서 온을 지시한다. 다음에 제7 기간 φ7에 있어서, 제1 하이사이드 트랜지스터 MH1, 제2 하이사이드 트랜지스터 MH2에 대해 온을 지시한다. 다음에, 제8 기간 φ8에 있어서, 제1 하이사이드 트랜지스터 MH1에 대해서 온을 지시한다. 그 후, 제1 기간 φ1로 되돌아간다. 도 10(d)∼(g)에 나타내는 제어 신호 SH1, SH2, SL1, SL2는 이상의 제어에 대응하여 생성된다.

트랜지스터 MH1, MH2, ML1, ML2의 온 오프 동작에 의거하여, 트랜스포머(12)의 1차측 코일(12a)의 제1, 제2 단자에는, 각각 제1 스위칭 전압 Vsw1, 제2 스위칭 전압 Vsw2가, 도 10(h), (i)에 나타낸 바와 같이 역상으로 인가된다. 또한, 도 10(a)∼(i)에 있어서, 이해를 용이하게 하기 위해서, H 브리지 회로(10)의 각 트랜지스터는, 구동 신호에 대해서 지연없이 온 오프하는 이상 상태로서 나타내고 있다.

이상과 같이 구성된 본 실시 형태에 따른 인버터(100)의 동작을 설명한다. 도 11(a)에서 (f)는, 본 실시 형태에 따른 인버터(100)의 H 브리지 회로(10)의 전류의 흐름을 도시한 회로도이다. 도 11(a)는 제1 기간 φ1의, 도 11(b)는 제2 기간 φ2 및 제3 기간 φ3의, 도 11(c)는 제4 기간 φ4의, 도 11(d)는 제5 기간 φ5, 도 11(e)는 제6 기간 φ6 및 제7 기간 φ7의, 도 11(f)는 제8 기간 φ8의, 각 트랜 지스터의 온 오프 상태 및 코일 전류 Isw의 상태를 나타내고 있다.

도 11(a)에 나타낸 바와 같이, 제1 기간 φ1에서는, 제1 하이사이드 트랜지스터 MH1, 제2 로우사이드 트랜지스터 ML2가 온이 된다. 그 결과, 코일 전류 Isw는, 제1 하이사이드 트랜지스터 MH1, 1차측 코일(12a), 제2 로우사이드 트랜지스터 ML2의 경로에 흐른다. 이 때의 제1 스위칭 전압 Vsw1은, 입력 전압 Vin과 거의 같은 전압이 된다. 제1 기간 φ1에, 코일 전류 Isw는 서서히 커져 간다.

계속되는 제2 기간 φ2에서는, 도 11(b)에 실선으로 나타낸 바와 같이, 제2 로우사이드 트랜지스터 ML2가 오프되고, 제1 하이사이드 트랜지스터 MH1만이 온이 된다. 그 결과, 1차측 코일(12a)에 축적된 에너지에 의해, 제2 하이사이드 트랜지스터 MH2의 바디 다이오드에 회생 전류가 흐른다. 이 사이, 제1 스위칭 전압 Vsw1은, 입력 전압과 거의 같은 전압을 유지한다. 계속되는 제3 기간 φ3에서는, 도 11(b)에 파선으로 나타낸 바와 같이, 제2 하이사이드 트랜지스터 MH2가 온으로 되고, 전류 경로가 바디 다이오드에서 제2 하이사이드 트랜지스터 MH2로 전환된다.

계속되는 제4 기간 φ4에서는, 도 11(c)에 나타낸 바와 같이, 제2 하이사이드 트랜지스터 MH2가 온으로 전환되고, 제1 하이사이드 트랜지스터 MH1이 오프된다. 이 때, 제2 기간 φ2에 있어서 제1 하이사이드 트랜지스터 MH1에서 공급되고 있었던 코일 전류 Isw는, 제1 로우사이드 트랜지스터 ML1의 바디 다이오드를 통해 접지에서 공급되게 된다. 제3 기간 φ3의 제1 스위칭 전압 Vsw1은, 접지 전위(0V)보다도 제1 로우사이드 트랜지스터 ML1의 바디 다이오드의 순방향 전압 Vf만큼 낮은 음의 값이 된다. 또, 제1 기간 φ1에 1차측 코일(12a)에 축적된 에너지는, 제3 기간 φ3에 있어서, 모두 2차측 코일(12b)에 전송되어, 코일 전류 Isw는 0이 된다.

계속되는 제5 기간 φ5에서는, 도 11(d)에 나타낸 바와 같이, 제2 하이사이드 트랜지스터 MH2가 온을 유지한 상태로, 제1 로우사이드 트랜지스터 ML1이 온으로 전환된다. 이 때, 제1 스위칭 전압 Vsw1은, 접지 전위 부근에 고정된다. 또, 코일 전류 Isw는, 제2 하이사이드 트랜지스터 MH2, 1차측 코일(12a), 제1 로우사이드 트랜지스터 ML1의 경로에서, 1차측 코일(12a)의 제2 단자에서 제1 단자를 향해 흐른다. 제5 기간 φ5에, 코일 전류 Isw는 서서히 커져 간다.

계속되는 제6 기간 φ6에서는, 도 11(e)에 실선으로 나타낸 바와 같이, 제2 하이사이드 트랜지스터 MH2의 온을 유지한 채로, 제1 로우사이드 트랜지스터 ML1을 오프로 전환한다. 그 결과, 제5 기간 φ5에 있어서 제1 로우사이드 트랜지스터 ML1에 흐르고 있었던 코일 전류 Isw는, 제1 하이사이드 트랜지스터 MH1의 바디 다이오드를 흐르게 된다. 이 때의 제1 스위칭 전압 Vsw1은, 입력 전압 Vin보다도 바디 다이오드의 순방향 전압 Vf만큼 높은 전압이 된다. 계속되는 제7 기간 φ7에서는, 도 11(e)에 파선으로 나타낸 바와 같이, 제1 하이사이드 트랜지스터 MH1이 온으로 되고, 전류 경로가 바디 다이오드에서 제1 하이사이드 트랜지스터 MH1로 전환된다.

계속되는 제8 기간 φ8에서는, 도 11(f)에 나타낸 바와 같이, 제1 하이사이드 트랜지스터 MH1이 온으로 전환되고, 제2 하이사이드 트랜지스터 MH2가 오프된다. 이 때, 제7 기간 φ7에 있어서 제2 하이사이드 트랜지스터 MH2에서 공급되고 있었던 코일 전류 Isw는, 제2 로우사이드 트랜지스터 ML2의 바디 다이오드를 통해 접지에서 공급되게 된다. 제8 기간 φ8의 제1 스위칭 전압 Vsw1은, 입력 전압 Vin과 거의 같아진다. 제5 기간 φ5에 1차측 코일(12a)에 축적된 에너지는, 제8 기간 φ8에 있어서 모두 2차측 코일(12b)에 전송되어, 코일 전류 Isw는 0이 된다.

도 10(a)∼(i)에 있어서는, H 브리지 회로(10)의 트랜지스터 MH1, MH2, ML1, ML2는, 구동 신호 DH1, DH2, DL1, DL2에 대해서, 지연없이 온 오프하는 것으로 하였지만, 실제로는, 게이트 용량 등의 기생 용량이나 기생 저항 등의 영향에 의해, 지연 τ가 발생한다. 지연 시간 τ가, 제1 오프 시간 Toff1보다 커지면, 제1 로우사이드 트랜지스터 ML1이 오프하기 전에, 제1 하이사이드 트랜지스터 MH1이 온하고, 2개의 트랜지스터 경로에 관통 전류가 흐를 우려가 있다. 이하, 도 12(a)∼(e), 도 13(a)∼(e)를 참조하여, 본 실시 형태에 따른 인버터(100)의 관통 전류 방지 기구에 대해서 설명한다.

처음에, 지연 시간 τ가, 제1 오프 시간 Toff1보다 짧은 경우의 동작에 대해서 도 12(a)∼(e)를 참조하여 설명한다. 도 12(a), (b)는 제어 신호 SH1, SL1을, 도 12(c)는 제1 스위칭 전압 Vsw1을, 도 12(d)는 제1 비교 신호 Vcmp1을, 도 12(e)는 구동 신호 DH1을 나타낸다.

시각 t0에, 도 12(b)에 나타낸 제어 신호 SL1이 로우레벨이 되고, 제1 로우사이드 트랜지스터 ML1에 대해서 오프가 지시된다. 그 후, 지연 시간 τ1 경과 후의 시각 t1에, 제1 로우사이드 트랜지스터 ML1이 오프한다. 제1 로우사이드 트랜지스터 ML1이 오프하면, 도 12(b)에 나타낸 바와 같이 제1 스위칭 전압 Vsw1이 전압값(Vin+Vf) 부근까지 상승한다. 시각 t1에, 제1 비교 신호 Vcmp1도 하이레벨이 된다.

시각 t0에서 제1 오프 시간 Toff1이 경과한 시각 t2에, 도 12(a)에 나타낸 제어 신호 SH1이 하이레벨이 된다. 구동 신호 DH1은, 제1 비교 신호 Vcmp1과 제어 신호 SH1의 논리곱이므로, 시각 t1에 하이레벨이 된다. 그 결과, 시각 t1에, 제1 하이사이드 트랜지스터 MH1에 대해서 온이 지시된다. 도 12의 경우, 제어 신호 SH1과, 구동 신호 DH1은 같은 신호가 된다.

다음에 지연 시간 τ가, 제1 오프 시간 Toff1보다도 길어진 경우의 동작에 대해서, 도 13(a)∼(e)를 참조하여 설명한다. 시각 t0에, 도 13(b)에 나타낸 제어 신호 SL1이 로우레벨이 되고, 제1 로우사이드 트랜지스터 ML1에 대해서 오프가 지시된다. 그 후, 지연 시간 τ2 경과 후의 시각 t3에, 제1 로우사이드 트랜지스터 ML1이 오프한다.

제1 로우사이드 트랜지스터 ML1이 오프하면, 제1 스위칭 전압 Vsw1이 상승하므로, 제1 비교 신호 Vcmp1도 하이레벨이 된다.

시각 t0에서 제1 오프 시간 Toff1이 경과한 시각 t2에, 도 13(a)에 나타낸 제어 신호 SH1이 하이레벨이 된다. 구동 신호 DH1은, 제1 비교 신호 Vcmp1과 제어 신호 SH1의 논리곱이므로, 시각 t3에 하이레벨이 된다. 그 결과, 시각 t3에, 제1 하이사이드 트랜지스터 MH1에 대해서 온이 지시된다.

이상, 본 실시 형태에 따른 인버터(100)의 구성 및 동작에 대해서 설명하였다. 본 실시 형태에 따른 인버터(100)에 의하면, 제1 스위칭 전압 Vsw1을 모니터하여, 제1 임계값 전압 Vth1보다 높아진 후에, 즉, 제1 로우사이드 트랜지스터 ML1 이 오프한 후에, 제1 하이사이드 트랜지스터 MH1에 대해서 온을 지시한다. 그 결과, 제1 하이사이드 트랜지스터 MH1과 제1 로우사이드 트랜지스터 ML1이 동시에 온하는 것을 방지하여, 관통 전류의 발생을 방지할 수 있다.

동일하게, 제2 스위칭 전압 Vsw2를 제2 콤퍼레이터(46)를 이용하여 모니터함으로써, 제2 하이사이드 트랜지스터 MH2와 제1 로우사이드 트랜지스터 ML1이 동시에 온하여, 관통 전류가 흐르는 것을 방지할 수 있다.

또, 본 실시 형태에 따른 인버터(100)에 의하면, H 브리지 회로(10)를 구성하는 트랜지스터를, 트랜스포머(12)의 2차측 코일(12b)에 흐르는 전류를 모니터하여, 삼각파 신호 Vosc와 비교함으로써 구동한다. 따라서, 삼각파 신호 Vosc의 형상을 조절함으로써, 각 트랜지스터의 온 오프의 타이밍을 유연하게 조절할 수 있다.

예를 들면, 본 실시 형태에서는, 제1 기간 φ1, 제5 기간 φ5의 길이는, 삼각파 신호 Vosc의 보텀 에지에서 피크 에지로 천이할 때의 기울기에 의존한다. 이 기울기는, 도 4의 삼각파 신호 생성부(30)에 있어서, 정전류 Ic1을 조절함으로써 변화시킬 수 있다.

또, 본 실시 형태에서는, 삼각파 신호 Vosc의 피크 에지에서 보텀 에지까지의 천이 기간은, 제4 기간 φ4, 제8 기간 φ8로 설정된다. 제4 기간 φ4, 제8 기간 φ8의 길이는, 도 4의 삼각파 신호 생성부(30)에 있어서, 정전류 Ic2를 조절함으로써 변화시킬 수 있다.

여기에서, 1차측 코일(12a)에 축적되는 에너지는, 제1 기간 φ1, 제5 기간 φ5의 길이에 의존한다. 또, 제1 기간 φ1, 제5 기간 φ5에 있어서 축적된 에너지는, 제4 기간 φ4, 제8 기간 φ8에 있어서, 2차측 코일(12b)에 전송된다. 따라서, 트랜스포머(12)의 특성이나, 구동 대상이 되는 EEFL(210)의 특성에 따라, 삼각파 신호 Vosc의 형상이나 주기를 조절함으로써, 고효율로 구동할 수 있다.

또한, 삼각파 신호 Vosc의 보텀 에지에서 피크 에지까지의 천이 시간을, 피크 에지에서 보텀 에지까지의 천이 시간의 2배에서 100배의 범위, 보다 바람직하게는, 5배에서 15배의 범위로 설정하는 것이 바람직하다. 어느 값으로 설정할지는, 삼각파의 주파수나 트랜스포머의 특성 등에 따라 결정하면 된다. 이 범위에서 삼각파 신호 Vosc를 설계함으로써, 고효율 구동이 가능해진다.

또, 제1 기간 φ1의 뒤에, 제2 하이사이드 트랜지스터 MH2를 계속 오프하면, 코일 전류 Isw가 제2 하이사이드 트랜지스터 MH2의 바디 다이오드(기생 다이오드)에 흐르므로, 순방향 전압 Vf분의 전압 강하가 발생하여, 전력 손실이 커진다. 그래서, 본 실시 형태에서는, 제2 로우사이드 트랜지스터 ML2를 오프한 후 제2 오프 시간 Toff2가 경과한 후에, 제3 기간 φ3으로 천이하여 제2 하이사이드 트랜지스터 MH2를 온한다.

그 결과, 도 10(h)에 도시된 바와 같이, 제1 스위칭 전압 Vsw1은, 제1 오프 시간 Toff1 경과 후에, 입력 전압 Vin으로 내려간다. 이 때, 제2 하이사이드 트랜지스터 MH2의 바디 다이오드에 흐르고 있었던 코일 전류 Isw는, 제2 하이사이드 트랜지스터 MH2에 흐르므로, 전력 손실을 저감할 수 있다.

동일하게, 제6 기간 φ6에 있어서도, 제1 하이사이드 트랜지스터 MH1을 계속 오프하면, 그 바디 다이오드에 전류가 흐르므로 전력 손실이 커진다. 그래서, 소정의 제2 오프 시간 Toff2가 경과한 후에, 제1 하이사이드 트랜지스터 MH1을 온하는 것에 의해, 제1 하이사이드 트랜지스터 MH1에 전류를 흐르게 함으로써 전력 손실을 저감할 수 있다.

실시 형태는 예시이고, 그러한 각 구성 요소나 각 처리 프로세스의 조합에 여러 가지 변형예가 가능한 것, 또 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해되는 바이다.

본 실시 형태에 있어서, 제어 회로(20)는, 모두 일체 집적화되어 있어도 되고, 혹은, 그 일부가 디스크리트 부품이나 칩 부품으로 구성되어 있어도 된다. 또, 제어 회로(20)는, H 브리지 회로(10)를 포함하여 집적화되어도 된다. 어느 부분을 어느 정도 집적화할지는, 인버터(100)의 사양, 비용이나 점유 면적 등에 의해 결정하면 된다.

본 실시 형태에 있어서, 로직 회로의 하이레벨, 로우레벨의 논리값의 설정은 일례로서, 인버터 등에 의해 적절히 반전시킴으로써 자유롭게 변경하는 것이 가능하다. 예를 들면, 논리 제어부(40)는, 피크 에지와 보텀 에지를 반전하여, 제1 기간 φ1에서 제8 기간 φ8의 설정을 행해도 된다.

실시 형태에 있어서, H 브리지 회로(10)를 구성하는 트랜지스터 중, 하이사이드측의 트랜지스터를 N채널 MOSFET로 구성하는 경우에 대해서 설명하였지만, P채널 MOSFET를 이용해도 된다.

실시 형태에서는, 발광 장치(200)에 있어서, EEFL(210)의 양단에 인버 터(100)를 접속하고, 역상의 구동 전압으로 구동하는 경우에 대해서 설명하였지만, 이것에는 한정되지 않는다. 또, 구동 대상의 형광관은, EEFL에 한정되는 것이 아니라, CCFL 등 다른 형광관이어도 된다. 또, 본 실시 형태에 따른 인버터(100)에 의해 구동되는 부하는, 형광관에 한정되는 것이 아니라, 그 밖에, 교류의 고전압을 필요로 하는 여러 가지 디바이스의 구동에 적용할 수 있다.

본 발명은, 직류 전압에서 교류 전압을 생성하는 인버터에 이용할 수 있다.

Claims (27)

1. 트랜스포머와,

   일단이 입력 전압이 인가되는 입력 단자에 접속되고, 타단이 상기 트랜스포머의 1차측 코일의 제1 단자에 접속된 제1 하이사이드 트랜지스터와,

   일단이 전위가 고정된 전위 고정 단자에 접속되고, 타단이 상기 1차측 코일의 제1 단자에 접속된 제1 로우사이드 트랜지스터와,

   일단이 상기 입력 단자에 접속되고, 타단이 상기 1차측 코일의 제2 단자에 접속된 제2 하이사이드 트랜지스터와,

   일단이 상기 전위 고정 단자에 접속되고, 타단이 상기 1차측 코일의 제2 단자에 접속된 제2 로우사이드 트랜지스터와,

   상기 트랜스포머의 2차측 코일의 전류를 전압으로 변환하여, 검출 전압으로서 출력하는 전류 전압 변환부와,

   삼각파 신호를 생성하는 삼각파 신호 생성부와,

   상기 검출 전압과, 소정의 기준 전압의 오차에 따른 오차 전압을 출력하는 오차 증폭기와,

   상기 오차 증폭기에서 출력되는 상기 오차 전압 및 상기 삼각파 신호 생성부에 의해 생성되는 상기 삼각파 신호에 의거하여, 상기 제1, 제2 하이사이드 트랜지스터 및 상기 제1, 제2 로우사이드 트랜지스터의 온 오프를 제어하는 논리 제어부를 구비하고,

   상기 논리 제어부는,

   상기 삼각파 신호가 보텀 에지에서 상기 오차 전압에 도달할 때까지의 제1 기간에, 상기 제1 하이사이드 트랜지스터 및 상기 제2 로우사이드 트랜지스터를 온하고,

   다음에 상기 삼각파 신호가 피크 에지에 도달할 때까지의 제2 기간에, 상기 제1 하이사이드 트랜지스터를 온하고,

   다음에 상기 삼각파 신호가 보텀 에지에 도달할 때까지의 제3 기간에, 상기 제2 하이사이드 트랜지스터를 온하고,

   다음에 상기 삼각파 신호가 재차 상기 오차 전압에 도달할 때까지의 제4 기간에, 상기 제1 로우사이드 트랜지스터 및 상기 제2 하이사이드 트랜지스터를 온하고,

   다음에 상기 삼각파 신호가 재차 피크 에지에 도달할 때까지의 제5 기간에, 상기 제2 하이사이드 트랜지스터를 온하고,

   다음에 상기 삼각파 신호가 재차 보텀 에지에 도달할 때까지의 제6 기간에, 상기 제1 하이사이드 트랜지스터를 온하는 것을 특징으로 하는 인버터.
2. 청구항 1에 있어서,

   상기 논리 제어부는, 상기 제5 기간에 있어서, 상기 삼각파 신호가 상기 오차 전압에 도달한 후, 소정의 제1 오프 시간이 경과할 때까지의 기간, 상기 제1 하이사이드 트랜지스터를 오프하고, 상기 제1 오프 시간 경과 후에, 상기 제1 하이사 이드 트랜지스터를 온하는 것을 특징으로 하는 인버터.
3. 청구항 1 또는 2에 있어서,

   상기 논리 제어부는, 상기 제2 기간에 있어서, 상기 삼각파 신호가 상기 오차 전압에 도달한 후, 소정의 제2 오프 시간이 경과할 때까지의 기간, 상기 제2 하이사이드 트랜지스터를 오프하고, 상기 제2 오프 시간 경과 후에, 상기 제2 하이사이드 트랜지스터를 온하는 것을 특징으로 하는 인버터.
4. 청구항 1 또는 2에 있어서,

   상기 삼각파 신호의 보텀 에지에서 피크 에지까지의 천이 시간을, 피크 에지에서 보텀 에지까지의 천이 시간의 2배에서 100배의 범위로 설정한 것을 특징으로 하는 인버터.
5. 청구항 1 또는 2에 있어서,

   상기 논리 제어부는, 상기 피크 에지와 상기 보텀 에지를 반전하여, 상기 제1, 제2 하이사이드 트랜지스터 및 상기 제1, 제2 로우사이드 트랜지스터의 온 오프를 제어하는 것을 특징으로 하는 인버터.
6. 청구항 1 또는 2에 있어서,

   상기 제1, 제2 하이사이드 트랜지스터, 상기 제1, 제2 로우사이드 트랜지스 터를 MOSFET로 구성한 것을 특징으로 하는 인버터.
7. 청구항 1 또는 2에 있어서,

   상기 삼각파 신호 생성부와, 상기 오차 증폭기와, 상기 논리 제어부를 1개의 반도체 기판 상에 일체 집적화한 것을 특징으로 하는 인버터.
8. 형광 램프와,

   상기 형광 램프에 구동 전압을 공급하는 청구항 1 또는 2에 기재된 인버터를 구비하는 것을 특징으로 하는 발광 장치.
9. 청구항 8에 있어서,

   상기 인버터는 2개로서, 상기 형광 램프의 양단에 각각 설치되고, 서로 역상이 되는 구동 전압을 공급하는 것을 특징으로 하는 발광 장치.
10. 청구항 8에 있어서,

    상기 형광 램프는, 냉음극관 형광 램프인 것을 특징으로 하는 발광 장치.
11. 청구항 8에 있어서,

    상기 형광 램프는, 외부 전극 형광 램프인 것을 특징으로 하는 발광 장치.
12. 액정 패널과,

    상기 액정 패널의 배면에 배치되는 복수의 청구항 8에 기재된 발광 장치를 구비하는 것을 특징으로 하는 액정 텔레비전.
13. 인버터의 구동 방법으로서,

    트랜스포머의 2차측 코일의 전류를 전압으로 변환하여 검출 전압으로 변환하는 단계와,

    상기 검출 전압과, 소정의 기준 전압의 오차에 따른 오차 전압을 생성하는 단계와,

    상기 오차 전압 및 삼각파 신호에 의거하여, H 브리지 회로를 구성하는 제1, 제2 하이사이드 트랜지스터 및 제1, 제2 로우사이드 트랜지스터의 온 오프를 제어하는 제어 단계를 구비하고, 상기 제어 단계에 있어서,

    상기 삼각파 신호가 보텀 에지에서 상기 오차 전압에 도달할 때까지의 제1 기간에, 상기 제1 하이사이드 트랜지스터 및 상기 제2 로우사이드 트랜지스터를 온하고,

    다음에 상기 삼각파 신호가 피크 에지에 도달할 때까지의 제2 기간에, 상기 제1 하이사이드 트랜지스터를 온하고,

    다음에 상기 삼각파 신호가 보텀 에지에 도달할 때까지의 제3 기간에, 상기 제2 하이사이드 트랜지스터를 온하고,

    다음에 상기 삼각파 신호가 재차 상기 오차 전압에 도달할 때까지의 제4 기 간에, 상기 제1 로우사이드 트랜지스터 및 상기 제2 하이사이드 트랜지스터를 온하고,

    다음에 상기 삼각파 신호가 재차 피크 에지에 도달할 때까지의 제5 기간에, 상기 제2 하이사이드 트랜지스터를 온하고,

    다음에 상기 삼각파 신호가 재차 보텀 에지에 도달할 때까지의 제6 기간에, 상기 제1 하이사이드 트랜지스터를 온하는 것을 특징으로 하는 구동 방법.
14. 트랜스포머와,

    일단이 입력 전압이 인가되는 입력 단자에 접속되고, 타단이 상기 트랜스포머의 1차측 코일의 제1 단자에 접속된 제1 하이사이드 트랜지스터와,

    일단이 전위가 고정된 전위 고정 단자에 접속되고, 타단이 상기 1차측 코일의 제1 단자에 접속된 제1 로우사이드 트랜지스터와,

    일단이 상기 입력 단자에 접속되고, 타단이 상기 1차측 코일의 제2 단자에 접속된 제2 하이사이드 트랜지스터와,

    일단이 상기 전위 고정 단자에 접속되고, 타단이 상기 1차측 코일의 제2 단자에 접속된 제2 로우사이드 트랜지스터와,

    상기 트랜스포머의 2차측 코일의 전류를 모니터하여, 당해 2차측 코일의 전류가 소정의 전류값에 근접하도록 귀환에 의해 펄스폭이 조절되는 펄스폭 변조 신호를 생성하는 펄스폭 변조기와,

    상기 펄스폭 변조기에 의해 생성된 상기 펄스폭 변조 신호에 의거하여, 상기 제1, 제2 하이사이드 트랜지스터 및 상기 제1, 제2 로우사이드 트랜지스터의 온 오프를 제어하는 논리 제어부를 구비하고,

    상기 논리 제어부는,

    상기 제1, 제2 하이사이드 트랜지스터 및 상기 제1, 제2 로우사이드 트랜지스터 각각의 온 오프를 지시하는 제어 신호를 출력하는 타이밍 제어부와,

    상기 1차측 코일의 제1 단자에 나타나는 제1 스위칭 전압을, 소정의 제1 임계값 전압과 비교하여, 상기 제1 스위칭 전압이 상기 제1 임계값 전압보다 높을 때 소정 레벨이 되는 제1 비교 신호를 출력하는 제1 콤퍼레이터와,

    상기 타이밍 제어부에서 출력되는 상기 제어 신호와, 상기 제1 콤퍼레이터에서 출력되는 제1 비교 신호에 의거하여, 상기 제1, 제2 하이사이드 트랜지스터 및 상기 제1, 제2 로우사이드 트랜지스터의 온 오프를 제어하는 프리드라이버를 포함하고,

    상기 프리드라이버는, 상기 타이밍 제어부에서 출력되는 상기 제어 신호와, 상기 제1 콤퍼레이터에서 출력되는 상기 제1 비교 신호를 논리 합성하여, 상기 제1 하이사이드 트랜지스터의 온이 지시되고, 또한 상기 제1 비교 신호가 상기 소정 레벨일 때에, 상기 제1 하이사이드 트랜지스터를 온하는 것을 특징으로 하는 인버터.
15. 청구항 14에 있어서,

    상기 타이밍 제어부는, 상기 제1 로우사이드 트랜지스터에 대해서 오프를 지시하는 제어 신호를 출력한 후, 소정의 제1 오프 시간의 경과 후에, 상기 제1 하이 사이드 트랜지스터에 대해서 온을 지시하는 제어 신호를 출력하는 것을 특징으로 하는 인버터.
16. 청구항 15에 있어서,

    상기 논리 제어부는,

    상기 1차측 코일의 제2 단자에 나타나는 제2 스위칭 전압을, 소정의 제2 임계값 전압과 비교하여, 상기 제2 스위칭 전압이 상기 제2 임계값 전압보다 높을 때 소정 레벨이 되는 제2 비교 신호를 출력하는 제2 콤퍼레이터를 더 포함하고,

    상기 타이밍 제어부는, 상기 제2 로우사이드 트랜지스터에 대해서 오프를 지시하는 제어 신호를 출력한 후, 소정의 제2 오프 시간의 경과 후에, 상기 제2 하이사이드 트랜지스터에 대해서 온을 지시하는 제어 신호를 출력하고,

    상기 프리드라이버는, 상기 제2 하이사이드 트랜지스터의 온이 지시되고, 또한 상기 제2 비교 신호가 상기 소정 레벨일 때에, 상기 제2 하이사이드 트랜지스터를 온하는 것을 특징으로 하는 인버터.
17. 청구항 16에 있어서,

    상기 타이밍 제어부는, 상기 제2 로우사이드 트랜지스터에 대해서 오프를 지시하는 제어 신호를 출력한 후, 소정의 제2 오프 시간의 경과 후에, 상기 제2 하이사이드 트랜지스터에 대해서 온을 지시하는 제어 신호를 출력하는 것을 특징으로 하는 인버터.
18. 청구항 17에 있어서,

    상기 펄스폭 변조기는,

    상기 트랜스포머의 2차측 코일의 전류에 따른 검출 전압과, 소정의 기준 전압의 오차에 따른 오차 전압을 출력하는 오차 증폭기와,

    삼각파 신호를 생성하는 삼각파 신호 생성부와,

    상기 삼각파 신호와, 상기 오차 전압을 비교하여, 상기 펄스폭 변조 신호를 출력하는 펄스폭 변조 콤퍼레이터를 포함하고,

    상기 타이밍 제어부는,

    상기 삼각파 신호가 보텀 에지에서 상기 오차 전압에 도달할 때까지의 기간, 상기 제1 하이사이드 트랜지스터 및 상기 제2 로우사이드 트랜지스터에 대해서,

    다음에, 상기 제2 오프 시간이 경과할 때까지의 기간, 상기 제1 하이사이드 트랜지스터에 대해서,

    다음에, 상기 삼각파 신호가 피크 에지에 도달할 때까지의 기간, 상기 제1, 제2 하이사이드 트랜지스터에 대해서,

    다음에, 상기 삼각파 신호가 보텀 에지에 도달할 때까지의 기간, 상기 제2 하이사이드 트랜지스터에 대해서,

    다음에, 상기 삼각파 신호가 재차 상기 오차 전압에 도달할 때까지의 기간, 상기 제1 로우사이드 트랜지스터 및 상기 제2 하이사이드 트랜지스터에 대해서,

    다음에, 상기 제1 오프 시간이 경과할 때까지의 기간, 상기 제2 하이사이드 트랜지스터에 대해서,

    다음에, 상기 삼각파 신호가 재차 피크 에지에 도달할 때까지의 기간, 상기 제1, 제2 하이사이드 트랜지스터에 대해서,

    다음에, 상기 삼각파 신호가 재차 보텀 에지에 도달할 때까지의 기간, 상기 제1 하이사이드 트랜지스터에 대해서,

    반복하여 온을 지시하는 제어 신호를 출력하는 것을 특징으로 하는 인버터.
19. 청구항 18에 있어서,

    상기 삼각파 신호의 보텀 에지에서 피크 에지까지의 천이 시간을, 피크 에지에서 보텀 에지까지의 천이 시간의 2배에서 100배의 범위로 설정한 것을 특징으로 하는 인버터.
20. 청구항 18에 있어서,

    상기 논리 제어부의 상기 타이밍 제어부는, 상기 피크 에지와 상기 보텀 에지를 반전하여, 상기 제어 신호를 출력하는 것을 특징으로 하는 인버터.
21. 청구항 14 또는 15에 있어서,

    상기 제1, 제2 하이사이드 트랜지스터, 상기 제1, 제2 로우사이드 트랜지스터를 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 구성한 것을 특징으로 하는 인버터.
22. 청구항 14 또는 15에 있어서,

    상기 펄스폭 변조기와, 상기 논리 제어부를 1개의 반도체 기판 상에 일체 집적화한 것을 특징으로 하는 인버터.
23. 형광 램프와,

    상기 형광 램프에 구동 전압을 공급하는 청구항 14 또는 15에 기재된 인버터를 구비하는 것을 특징으로 하는 발광 장치.
24. 청구항 23에 있어서,

    상기 인버터는 2개로서, 상기 형광 램프의 양단에 각각 설치되고, 서로 역상이 되는 구동 전압을 공급하는 것을 특징으로 하는 발광 장치.
25. 청구항 24에 있어서,

    상기 형광 램프는, 냉음극 형광 램프인 것을 특징으로 하는 발광 장치.
26. 청구항 24에 있어서,

    상기 형광 램프는, 외부 전극 형광 램프인 것을 특징으로 하는 발광 장치.
27. 액정 패널과,

    상기 액정 패널의 배면에 배치되는 복수의 청구항 23에 기재된 발광 장치를 구비하는 것을 특징으로 하는 액정 텔레비전.

Images