CN101523993B - 放电管点亮装置的同步运行系统、放电管点亮装置以及半导体集成电路 - Google Patents

Abstract

能够以同频率·同相位使多个放电管点亮装置动作的同步运行系统，具有：(1)在变压器的一次线圈和二次线圈的至少一个线圈上连接电容器C3、其输出连接放电管的共振电路；(2)在直流电源的两端连接而且使在一次线圈和电容器上流过电流的开关元件Qp1、Qn1；(3)发生对于电容器C2的充电倾斜和放电倾斜相同而且使开关元件导通/关断的三角波信号的振荡器；(4)在小于三角波信号的半周期的期间内发生第一驱动信号的信号发生部，所述第一驱动信号具有与流过放电管的电流对应的脉冲宽度，驱动开关元件Qp1，使电流流过放电管；(5)发生第二驱动信号的信号发生部，所述第二驱动信号具有与第一驱动信号大体相同的脉冲宽度和约180度的相位差，驱动开关元件Qn1，以便与第一驱动信号发生时反方向地使电流流过放电管。

Description

放电管点亮装置的同步运行系统、放电管点亮装置以及半导体集成电路

技术领域

本发明涉及连接多个在放电管的点亮、特别是在使用冷阴极管的液晶显示设备等中使用的放电管点亮装置使其同步运行的放电管点亮装置同步运行系统、放电管点亮装置以及半导体集成电路。

背景技术

在放电管、特别是冷阴极荧光灯(CCFL)中，当流过的电流成为不平衡时，放电管内部的水银分布不平衡，会发生亮度梯度或者放电管的寿命降低、发光颜色的变化等。因此，在放电管点亮装置中，给放电管供给正负对称的电流是绝对条件。

图1是表示关联的放电管点亮装置的结构的电路图。图2是表示关联的放电管点亮装置的各部的信号的时序图。在图1中表示的放电管点亮装置中，在直流电源Vin和地之间，连接有高侧的P型MOSFETQp1(称为P型FETQp1。)和低侧的N型MOSFETQn1(称为N型FETQn1。)的第一串联电路。在P型FETQp1和N型FETQn1的连接点与地GND之间，连接电容器C3和变压器T的一次线圈P的串联电路，并在变压器T的二次线圈S的两端连接有电抗器Lr和电容器C4的串联电路。

给P型FETQp1的源极供给直流电源Vin，P型FETQp1的栅极连接控制器IC1的端子DRV1。N型FETQn1的栅极连接控制器IC1的端子DRV2。

控制器IC1，具有起动电路10、定电流决定电路11、振荡器12、分频器13、误差放大器15、PWM比较器16、NAND电路17a、AND电路17b、驱动器18a、18b。定电流决定电路11，通过端子RF连接定电流决定电阻R1的一端。振荡器12，通过端子CF连接电容器C1的一端。

起动电路10，接受直流电源Vin的电源供给生成规定电压REG供给内部的各部。定电流决定电路11，向振荡器12供给通过定电流决定电阻R1任意设定的定电流。振荡器12，通过定电流决定电路11的定电流进行电容器C1的充放电，使发生图2所示那样的锯齿波振荡波形(图2中表示端子CF处的电容器C1的充放电电压)，根据锯齿波振荡波形生成时钟CK。时钟CK，如图2所示，是在与端子CF处的锯齿波振荡波形同步的上升期间是H电平、下降期间是L电平的脉冲电压波形，向分频器13输出。

变压器T的二次线圈S的一端通过电抗器Lr连接放电管3的一个电极，放电管3的另一个电极连接管电流检测电路5。管电流检测电路5由二极管D1、D2以及电阻R3、R4组成，检测流过放电管3的电流，把与检测到的电流成比例的电压通过控制器IC1的反馈端子FB向误差放大器15的-端子输出。

误差放大器15，对输入-端子的来自管电流检测电路5的电压和输入+端子的基准电压E1的误差电压FBOUT进行放大，把该误差电压FBOUT向PWM比较器16的+端子发送。PWM比较器16生成在向+端子输入的来自误差放大器15的误差电压FBOUT在向-端子输入的来自端子CF的锯齿波形电压以上时为H电平、在误差电压FBOUT小于锯齿波形电压时为L电平的脉冲信号，向NAND电路17a和AND电路17b输出

分频器13，分频来自振荡器12的脉冲信号，把被分频的脉冲信号Q向NAND电路17a输出，同时把反转了被分频的脉冲信号Q后的脉冲信号(对于被分频的脉冲信号Q具有规定的空载时间(dead time))向AND电路17b输出。NAND电路17a，计算来自分频器13的被分频的脉冲信号和来自PWM比较器16的信号的NAND逻辑，通过驱动器18a以及端子DRV1向P型FETQp1输出驱动信号。AND电路17b，计算自分频器13的被分频而且被反转的脉冲信号和来自PWM比较器16的信号的AND逻辑，通过驱动器18b以及端子DRV2向N型FETQn1输出驱动信号。

例如，在时刻t1～t2，因为PWM比较器16的输出成为H电平，分频器13的输出成为H电平，所以NAND电路17a的输出成为L电平。因此，从端子DRV1输出L电平，P型FETQp1导通。另外，在时刻t4～t5，因为PWM比较器16的输出成为H电平，分频器13的反转输出成为H电平，所以AND电路17b的输出成为H电平。因此，从端子DRV2输出H电平，N型FETQn1导通。

亦即，驱动信号，一边通过分频器13的输出和PWM比较器16的输出的合成与时钟CK同步，一边把锯齿波振荡波形的下降期间作为空载时间，交互地向端子DRV1和端子DRV2发送。通过以上的动作，控制器IC1，以锯齿波振荡波形的频率交互地导通/关断P型FETQp1和N型FETQn1。由此，向放电管3供给电力，同时把流过放电管3的电流控制在规定值。

另外，作为关联技术例如公知美国专利US5615093。

但是，以液晶TV为代表的液晶显示设备，其画面亮度的均匀性非常重要。在一个面板上使用多个放电管的液晶显示设备中，当各个放电管用各自不同的频率或者不同的相位点亮时，在画面上会发生闪烁。因此，除给各放电管供给正负对称的电流之外，还需要以相同的相位点亮各个放电管。

但是，在图1所示的放电管点亮装置中，例如，即使连接与多个放电管点亮装置对应设置的多个电容器C1使与振荡器12的振荡频率同步，端子DRV1的相位和端子DRV2的相位，由于控制器IC1动作开始的定时不同而不定。因此，有发生相位的反转、其状态原样不变继续动作的可能性。

另外，由于动作中的某种原因，在某个放电管点亮位置中发生了相位反转的场合也原样不变地继续动作。

发明内容

本发明提供这样的放电管点亮装置的同步运行系统、放电管点亮装置以及半导体集成电路，亦即，通过仅连接在多个放电管点亮装置的各个的振荡器上连接的各个电容器，就能够容易而且稳定地以相同频率·相同相位使多个放电管点亮装置动作。

为解决上述课题，本发明提供一种放电管点亮装置的同步运行系统，其用于共同连接从直流变换为正负对称的交流的多个放电管点亮装置的各个的振荡器电容器，向多个放电管供给所述多个放电管点亮装置的交流电力，其特征在于，所述多个放电管点亮装置的各个具有：共振电路，其在变压器的一次线圈和二次线圈的至少一个线圈上连接电容器，在其输出上连接了所述放电管；桥结构的多个开关元件，其连接在直流电源的两端，而且用于使在所述共振电路内的所述变压器的一次线圈和所述电容器上流过电流；振荡器，其发生所述振荡器电容器的充电的倾斜和放电的倾斜相同、而且用于使所述多个开关元件导通/关断的三角波信号；第一信号发生部，其在不足所述三角波形信号的半个周期的期间，生成第一驱动信号，该第一驱动信号具有与所述放电管中流过的电流相对应的脉冲宽度，驱动所述多个开关元件内的一方的一个以上的开关元件以使所述放电管中流过电流；和第二信号发生部，其生成第二驱动信号，该第二驱动信号与所述第一驱动信号为大体相同的脉冲宽度具有大约180度的相位差，驱动所述多个开关元件内的另一方的一个以上的开关元件以便在与由所述第一驱动信号驱动的电流的反方向上使电流流过所述放电管。

另外，本发明是从直流变换为正负对称的交流向放电管供给电力的放电管点亮装置，其特征在于，具有：共振电路，其在变压器的一次线圈和二次线圈的至少一个线圈上连接电容器，在其输出上连接了所述放电管；桥结构的多个开关元件，其连接在直流电源的两端，而且用于使在所述共振电路内的所述变压器的一次线圈和所述电容器上流过电流；振荡器，其发生所述振荡器电容器的充电的倾斜和放电的倾斜相同、而且用于使所述多个开关元件导通/关断的三角波信号；第一信号发生部，其在不足所述三角波形信号的半个周期的期间，生成第一驱动信号，该第一驱动信号具有与所述放电管中流过的电流相对应的脉冲宽度，驱动所述多个开关元件内的一方的一个以上的开关元件以使所述放电管中流过电流；和第二信号发生部，其生成第二驱动信号，该第二驱动信号与所述第一驱动信号为大体相同的脉冲宽度具有大约180度的相位差，驱动所述多个开关元件内的另一方的一个以上的开关元件以便在与由所述第一驱动信号驱动的电流的反方向上使电流流过所述放电管。

本发明是控制向放电管供给电力的桥结构的多个开关元件的半导体集成电路，其特征在于，具有：振荡器，其发生所述振荡器电容器的充电的倾斜和放电的倾斜相同、而且用于使所述多个开关元件导通/关断的三角波信号；第一信号发生部，其在不足所述三角波形信号的半个周期的期间，生成第一驱动信号，该第一驱动信号具有与所述放电管中流过的电流相对应的脉冲宽度，驱动所述多个开关元件内的一方的一个以上的开关元件以使所述放电管中流过电流；和第二信号发生部，其生成第二驱动信号，该第二驱动信号与所述第一驱动信号为大体相同的脉冲宽度具有大约180度的相位差，驱动所述多个开关元件内的另一方的一个以上的开关元件以便在与由所述第一驱动信号驱动的电流的反方向上使电流流过所述放电管。

附图说明

图1是表示关联的放电管点亮装置的结构的电路图。

图2是表示关联的放电管点亮装置的各部的信号的时序图。

图3是表示本发明的实施例1的放电管点亮装置的结构的电路图。

图4是表示本发明的实施例1的放电管点亮装置的各部的信号的时序图。

图5是表示本发明的实施例2的放电管点亮装置的结构的电路图。

图6是表示本发明的实施例2的变形例的放电管点亮装置的结构的电路图。

图7是表示本发明的实施例3的放电管点亮装置的结构的电路图。

图8是表示本发明的实施例3的放电管点亮装置的各部的信号的时序图。

图9是表示本发明的实施例3的变形例的放电管点亮装置的各部的信号的时序图。

图10是表示本发明的放电管点亮装置的同步运行系统的结构的电路图。

图11是表示本发明的实施例4的放电管点亮装置的结构的电路图。

图12是表示本发明的实施例4的放电管点亮装置的各部的信号的时序图。

图13是表示本发明的实施例5的放电管点亮装置的各部的信号的时序图。

图14是表示本发明的实施例6的放电管点亮装置的各部的信号的时序图。

图15是表示本发明的实施例7的放电管点亮装置的结构的电路图。

具体实施方式

下面参照附图详细说明本发明的实施形态的放电管点亮装置的同步运行系统、放电管点亮装置以及半导体集成电路的实施的形态。

实施例1

图3是表示本发明的实施例1的放电管点亮装置的结构的电路图。图3表示的放电管点亮装置，对于图1表示的放电管点亮装置，仅控制器IC1a不同。图3中表示的其他结构，和图1表示的结构相同，对于同一部分附以同一符号，省略该部分的说明，这里，仅说明不同的部分。

另外，在电抗器Lr和放电管3之间连接电容器C10。在该例中，设置电容器C3和电容器C10两者，但是例如也可以仅设置电容器C3和电容器C10的一方。

控制器IC1a，与本发明的半导体集成电路对应，具有起动电路10、定电流决定电路11a、振荡器12a、误差放大器15、减法电路19、PWM比较器16a、16b、NAND电路17c、逻辑电路17d、驱动器18a、18b。起动电路10的结构，与图15表示的结构相同。定电流决定电路11a，通过端子RF连接定电流决定电阻R2的一端。振荡器12a，通过端子CF连接电容器C2的一端。

定电流决定电路11a，流过通过定电流决定电阻R2任意设定的定电流。振荡器12a，通过定电流决定电路11a的定电流进行电容器C2的充放电，使发生图4所示那样的三角波信号(在图4中表示端子CF处的电容器C2的充放电电压。)，基于三角波信号生成时钟CK，向NAND电路17c以及逻辑电路17d发送。三角波信号，上升倾斜和下降倾斜相同。上升倾斜和下降倾斜，通过电容器C2的值和电阻R2的值设定。

误差放大器15的输出端子，连接PWM比较器16a的+端子，同时通过电阻R4连接减法电路19的-端子。在减法电路19的-端子和输出端子之间连接电阻R5。减法电路19，向PWM比较器16b的-端子输出使通过电阻R4的、来自误差放大器15的误差电压FBOUT关于作为+端子的基准电压E2的三角波形信号的上限值和下限值的中点电位进行翻转后的电压，即误差电压FBOUT的反转波形。基准电压E2，为E2＝(VL+VH)/2，是三角波信号CF的上限值VH和下限值VL的中点电位。

PWM比较器16a，在来自误差放大器15输入+端子的误差电压FBOUT在来自端子CF输入-端子的三角波信号电压以上时生成H电平的脉冲信号，在误差电压FBOUT比三角波信号电压小时生成L电平的脉冲信号，向NAND电路17c输出。PWM比较器16b，在来自端子CF输入+端子的三角波信号电压在来自减法电路19输入-端子的误差电压FBOUT以上时生成H电平的脉冲信号，在三角波信号电压比误差电压FBOUT的反转波形电压小时生成L电平的脉冲信号，向逻辑电路17d输出。

NAND电路17c，计算来自振荡器12a的时钟和来自PWM比较器16a的信号的NAND逻辑，通过驱动器18a以及端子DRV1向P型FETQp1输出第一驱动信号。逻辑电路17d，计算反转了来自振荡器12a的时钟的信号和来自PWM比较器16b的信号的AND逻辑，通过驱动器18b以及端子DRV2向N型FETQn1输出第二驱动信号。

PWM比较器16a、NAND电路17c、驱动器18a，在小于三角波信号的半周期的期间内，发生第一驱动信号，第一驱动信号具有与流过放电管3的电流对应的脉冲宽度，驱动P型FETQp1使电流流过放电管，与本发明的第一信号发生部对应。减法电路19、PWM比较器16b、驱动器18b，生成第二驱动信号，该第二驱动信号与第一驱动信号为大体相同的脉冲宽度具有大约180度的相位差，驱动N型FETQn1以便与在与由所述第一驱动信号驱动的电流的反方向上使电流流过放电管3，与本发明的第二信号发生部对应。

下面参照图4表示的各部的时序图说明这样构成的实施例1的放电管点亮装置的动作。

首先，通过用定电流决定电阻R2任意设定的定电流I2，振荡器12a进行电容器C2的充放电，使发生上升倾斜和下降倾斜相同的三角波信号CF，根据三角波信号CF发生时钟CK。时钟CK是与三角波信号同步的、例如在上升期间成为H电平下降期间成为L电平的脉冲信号。

NAND电路17c，仅在来自振荡器12a的时钟CK是H电平而且来自PWM比较器16a的信号是H电平时，向P型FETQp1输出L电平的脉冲信号使之导通。即，在三角波信号CF的上升期间中(时钟CK为H电平例如时刻t1～t3、t5～t7)，在来自误差放大器15的误差电压FBOUT在三角波信号CF以上时(来自PWM比较器16a的信号是H电平，即从三角波信号的下限值VL到三角波信号CF和误差放大器15的输出交叉的期间，例如时刻t1～t2、t5～t6)向P型FETQp1输出L电平的脉冲信号。即，仅在三角波信号CF上升期间向端子DRV1发送脉冲信号。

例如，在时刻t1～t2中，电流沿Vin、Qp1、C3、P、GND延伸的路径流动，在变压器T的二次侧，电流沿S、Lr、放电管3、管电流检测电路5延伸的路径流动。

另一方面，减法电路19，向PWM比较电路16b的-端子输出使来自误差放大器15的误差电压FBOUT关于三角波形信号的上限值和下限值的中点电位进行翻转后的误差电压FBOUT的反转波形。逻辑电路17d，仅在反转来自振荡器12a的时钟CK(L电平)后的反转输出是H电平而且来自PWM比较电路16b的信号是H电平时，向N型FETQn1输出H电平的脉冲信号使之导通。

亦即，在三角波信号CF的下降期间中(时钟CK是L电平例如时刻t3～t5、t7～t9)，在三角波信号CF在误差电压FBOUT的反转波形电压以上时(来自PWM比较电路16b的信号是H电平，即从三角波信号CF的上限值到三角波信号CF与反转误差放大器的输出的反转输出交叉的期间，例如时刻t3～t4、t7～t8)向N型FETQn1输出H电平的脉冲信号。即，仅在三角波信号CF的下降期间向端子DRV2发送脉冲信号。

例如，在时刻t3～t4，电流沿P、C3、Qn1、GND延伸的路径流动，在变压器T的二次侧，电流沿管电流检测电路5、放电管3、Lr、S延伸的路径流动。

通过以上的动作，控制器IC1a，通过第一驱动信号、和具有和第一驱动信号大体相同脉冲宽度、约180度的相位差的第二驱动信号，以上升倾斜期间和下降倾斜期间相同的三角波信号CF的频率，交互使P型FETQp1、N型FETQn1导通/关断，向放电管3供给电力，同时把流过放电管3的电流控制在规定值。

实施例2

图5是表示本发明的实施例2的放电管点亮装置的结构的电路图。图5表示的放电管点亮装置，是由4个开关元件组成的全桥电路的场合的放电管点亮装置的一例。图5表示的实施例2，对于图3表示的实施例1，设置P型FETQp2、N型FETQn2、减法电路19a、PWM比较电路16c。

在直流电源Vin和地之间，连接高侧的P型FETQp2和低侧的N型FETQn2的串联电路。在P型FETQp1和N型FETQn1的连接点和P型FETQp2和N型FETQn2的连接点之间，连接电容器C3和变压器T的一次线圈P的串联电路。端子DRV1，连接P型FETQp1的栅极和N型FETQn1的栅极，端子DRV2，连接P型FETQp2的栅极和N型FETQn2的栅极。

减法电路19a，向PWM比较器16c的-端子输出使三角波信号CF关于作为+端子的基准电压E2的三角波形信号的上限值和下限值的中点电位进行翻转后的反转电压C2’。基准电压E2，为E2＝(VL+VH)/2，是三角波信号的上限值VH和下限值VL的中点电位。

PWM比较器16c，在来自误差放大器15输入+端子的误差电压FBOUT在来自减法电路19输入-端子的反转电压C2’以上时生成H电平的脉冲信号，在误差电压FBOUT小于反转电压C2’时生成L电平的脉冲信号，向逻辑电路17e输出。逻辑电路17e，计算反转来自振荡器12a的时钟CK后的输出和来自PWM比较器16c的信号的NAND后输出。

根据该结构，在三角波信号CF的上升期间，在来自误差放大器15的误差电压FBOUT在三角波信号CF以上时，向P型FETQp1以及N型FETQn1输出L电平的脉冲信号，使P型FETQp1导通。另外，在三角波信号CF的上升期间，向P型FETQp2以及N型FETQn2输出H电平的脉冲信号，使N型FETQn2导通。在该期间，电流沿Vin、Qp1、C3、P、Qn2、GND延伸的路径流动，在变压器T的二次侧，电流沿S、Lr、放电管3、管电流检测电路5延伸的路径流动。

另一方面，在三角波信号CF的下降期间，向P型FETQp1以及N型FETQn1输出H电平的脉冲信号，使N型FETQn1导通。另外，在三角波信号CF的下降期间，在误差电压FBOUT在来自减法电路19a的反转电压C2’以上时，向逻辑电路17e输出H电平的脉冲信号，逻辑电路17e，向P型FETQp2以及N型FETQn2输出L电平，使P型FETQp2导通。

在该期间，电流沿Vin、Qp2、P、C3、Qn1、GND延伸的路径流动，在变压器T的二次侧，电流沿管电流检测电路5、放电管3、Lr、S延伸的路径流动。

因此，即使在使用了全桥电路的实施例2的放电管点亮装置中，也能够得到和实施例1的放电管点亮装置的效果同样的效果。

(实施例2的变形例)

图6是表示本发明的实施例2的变形例的放电管点亮装置的结构的电路图。图6表示的实施例2的变形例，对于图5表示的实施例2，控制器IC1c有驱动器18a～18d、反相器20a、20b。驱动器18a的输出通过端子DRV1连接P型FETQp1的栅极，驱动器18b的输出通过端子DRV3连接N型FETQn1的栅极，驱动器18c的输出通过端子DRV4连接N型FETQn2的栅极，驱动器18d的输出通过端子DRV2连接P型FETQp2的栅极。反相器20a，反转NAND电路17c的输出后向驱动器18b输出。反相器20b，反转逻辑电路17e的输出后向驱动器18d输出。

驱动器18a与本发明的第一信号发生部对应，驱动器18b与本发明的第二信号发生部对应，驱动器18c与本发明的第三信号发生部对应，驱动器18d与本发明的第四信号发生部对应。

即使在这样的实施例2的变形例的放电管点亮装置中，也能够得到和实施例2的放电管点亮装置的动作以及效果同样的动作以及效果。

实施例3

图7是表示本发明的实施例3的放电管点亮装置的结构的电路图。图7表示的放电管点亮装置，是全桥电路的场合的放电管点亮装置的一例，相对于图6表示的实施例2的变形例的控制器IC1c的反相器20a、20b，控制器IC1d，设置空载时间制作电路21a、21b。

空载时间制作电路21a，根据来自NAND电路17c的信号对于供给驱动器18a的第一驱动信号DRV1制作具有规定的空载时间DT的第三驱动信号DRV3后向驱动器18b输出。空载时间制作电路21b，根据来自逻辑电路17e的信号对于供给驱动器18c的第四驱动信号DRV4制作具有规定的空载时间DT的第二驱动信号DRV2后向驱动器18c输出。

第一驱动信号和第三驱动信号、第二驱动信号和第四驱动信号，分别具有防止同时导通的空载时间DT，但是如果除去空载时间DT，则第三驱动信号和第一驱动信号大体相同，第四驱动信号和第二驱动信号大体相同。

图8是表示本发明的实施例3的放电管点亮装置的各部的信号的时序图。即使在使用这样的全桥电路的实施例3的放电管点亮装置中，也能够得到和实施例2的放电管点亮装置的动作以及效果同样的动作以及效果。

另外，图9是表示本发明的实施例3的变形例的放电管点亮装置的各部的信号的时序图。因为图9表示的实施例3的变形例，与图7表示的实施例3的放电管点亮装置的电路结构相同，仅空载时间DT的定时不同，其他的动作相同，所以其动作的说明省略。

(放电管点亮装置的同步运行系统)

图10是表示本发明的放电管点亮装置的同步运行系统的结构的电路图。在图10中，多个放电管点亮装置，具有控制器IC1-1～1-3、SW网络7-1～7-3、共振电路9-1～9-3、在面板30上并排设置的放电管3-1～3-3，使放电管3-1～3-3点亮。在控制器IC1-1～1-3的各个的端子RF上连接定电流决定电阻R2，在各个端子CF上连接电容器C2，各个电容器C2共同连接。

这样，通过共同连接各个电容器C2，能够使由多个MOSFET组成的SW网络7-1～7-3的导通/关断的频率和相位同步。亦即，因为三角波信号的上升倾斜和下降倾斜相同，在上升倾斜期间中导通第一驱动信号，在下降倾斜期间中导通第二驱动信号，所以能够使相位同步。

在该场合，可以连接放电管点亮装置那样多的电容器C2，或者也可以仅连接相当于电容器C2的合成电容容量(用放电管点亮装置的数乘电容器C2的电容容量的电容容量)的一个电容器。

进而，各个CF端子，也可以分别通过电阻r1～r3连接。在该场合，可以防止由于噪声引起的误动作。

另外，定电流决定电阻R2，可以连接到全部放电管点亮装置，或者也可以仅在一个放电管点亮装置上连接定电流决定电阻R2、在其他的放电管点亮装置上不连接定电流决定电阻R2而且不使流过电容器C2的充放电电流那样进行设定。

实施例4

图11是表示本发明的实施例4的放电管点亮装置的结构的电路图。图11表示的实施例4，对于图3表示的实施例1，设置减法电路19a、PWM比较器16c。

减法电路19a，向PWM比较器16c的-端子输出使三角波信号CF关于作为+端子的基准电压E2的三角波形信号的上限值和下限值的中点电位进行翻转后的反转电压C2’。基准电压E2，为E2＝(VL+VH)/2，是三角波信号的上限值VH和下限值VL的中点电位。

PWM比较器16c，在来自误差放大器15输入+端子的误差电压FBOUT在来自减法电路19输入-端子的反转电压C2’以上时生成H电平的脉冲信号，在误差电压FBOUT小于反转电压C2’时生成L电平的脉冲信号，向逻辑电路17d输出。逻辑电路17d，计算反转来自振荡器12a的时钟CK后的输出和来自PWM比较器16c的信号的NAND逻辑。

下面参照图12表示的时序图说明本发明的实施例4的放电管点亮装置的动作。

首先，在三角波信号CF的上升期间中(例如t1～t3)，在来自误差放大器15的误差电压FBOUT在三角波信号CF以上时(例如t1～t2)向P型FETQp1输出L电平的脉冲信号，使P型FETQp1导通。在该期间，电流沿Vin、Qp1、C3、P、GND延伸的路径流动，在变压器T的二次侧，电流沿S、Lr、放电管3、管电流检测电路5流动。

另一方面，在三角波信号CF的下降期间中(例如t3～t4)，向P型FETQp1输出H电平的脉冲信号，使之关断。另外，在三角波信号CF的下降期间中，在误差电压FBOUT在来自减法电路19a的反转电压C2’以上时(从反转了三角波信号CF的信号C2’的下限值到反转了三角波信号CF的信号C2’与误差放大器15的输出FBOUT交叉的期间，例如t3～t3’)向逻辑电路17d输出H电平的脉冲信号，逻辑电路17d，向N型FETQn1输出H电平，N型FETQn1导通。

在该期间，电流沿P、C3、Qn1、GND延伸的路径流动，在变压器T的二次侧，电流沿管电流检测电路5、放电管3、Lr、S延伸的路径流动。

因此，即使在使用半桥电路的实施例4的放电管点亮装置中，也能够得到和实施例1的放电管点亮装置的效果同样的效果。

另外，在图11中，SW网络是半桥电路，但是，对于图11表示的放电管点亮装置，也可以把SW网络作为全桥电路，追加图7所示那样的空载时间制作电路21a、21b和驱动器18a～18d构成4输出的放电管点亮装置。

实施例5

图13是表示本发明的实施例5的放电管点亮装置的各部的信号的时序图。基本的电路结构，与图3表示的放电管点亮装置的结构相同，但是来自振荡器12a的时钟CK和三角波信号CF的定时与图4表示的那些定时不同。

亦即，在图13表示的实施例5中，时钟CK与三角波信号CF同步，是在三角波信号CF比上限值VH和下限值VL的中点电位低的期间成为H电平、在比上述中点电位高的期间成为L电平的脉冲电压波形。

NAND电路17c，仅在来自振荡器12a的时钟CK是H电平而且来自PWM比较器16a的信号是H电平时，向P型FETQp1输出L电平的脉冲信号，使之导通。亦即，在三角波信号CF比上限值和下限值的中点电位低的期间中(时钟CK是H电平的期间)，在来自误差放大器15的误差电压FBOUT在三角波信号CF以上时(来自PWM比较器16a的信号是H电平例如时刻t4～t5、t8～t9)向P型FETQp1输出L电平的脉冲信号。亦即，仅在三角波信号CF比上限值和下限值的中点电位低的期间中向端子发送脉冲信号。

另一方面，减法电路19，向PWM比较电路16b的-端子输出使来自误差放大器15的误差电压FBOUT关于三角波形信号的上限值和下限值的中点电位进行翻转后的误差电压FBOUT的反转波形。逻辑电路17d，仅在反转来自振荡器12a的时钟CK(L电平)后的反转输出是H电平而且来自PWM比较电路16b的信号是H电平时，向N型FETQn1输出H电平的脉冲信号使之导通。

亦即，在三角波信号CF比上限值和下限值的中点电位高的期间中(时钟CK是L电平的期间)，在三角波信号CF在反转了在来自误差放大器15的误差电压FBOUT的反转波形以上时(来自PWM比较电路16a的信号是L电平例如时刻t2～t3、t6～t7)向N型FETQn1输出H电平的脉冲信号。即，仅在三角波信号CF比上限值和下限值的中点电位高的期间中向端子DRV2发送脉冲信号。

即使在这样的实施例5的放电管点亮装置中也能够得到和实施例1的放电管点亮装置的效果同样的效果。

另外，在图13中，SW网络是半桥电路，但是，也可以把SW网络做成全桥电路，追加图7所示那样的空载时间制作电路21a、21b和驱动器18a～18d构成4输出的放电管点亮装置。

实施例6

图14是表示本发明的实施例6的放电管点亮装置的各部的信号的时序图。基本的电路结构，与图11表示的放电管点亮装置的结构相同，但是来自振荡器12a的时钟CK和三角波信号CF的定时与图12表示的那些的定时不同。

亦即，在图14表示的实施例6中，时钟CK与三角波信号CF同步，是在三角波信号CF比上限值VH和下限值VL的中点电位低的期间成为H电平、在比上述中点电位高的期间成为L电平的脉冲电压波形。

NAND电路17c，仅在来自振荡器12a的时钟CK是H电平而且来自PWM比较器16a的信号是H电平时，向P型FETQp1输出L电平的脉冲信号使之导通。即，在三角波信号CF比上限值和下限值的中点电位低的期间中(时钟CK是H电平的期间)，在来自误差放大器15的误差电压FBOUT在三角波信号CF以上时(来自PWM比较器16a的信号是H电平例如时刻t4～t5、t8～t9)向P型FETQp1输出L电平的脉冲信号。即，仅在三角波信号CF比上限值和下限值的中点电位低的期间中向端子DRV1发送脉冲信号。

另一方面，减法电路19a，向PWM比较电路16c的-端子输出使三角波信号CF关于三角波形信号的上限值和下限值的中点电位进行翻转后的反转电压C2’。逻辑电路17d，仅在反转来自振荡器12a的时钟CK(L电平)后的反转输出是H电平而且来自PWM比较电路16c的信号是H电平时，向N型FETQn1输出H电平的脉冲信号使之导通。

亦即，在三角波信号CF比上限值和下限值的中点电位高的期间中(时钟CK是L电平的期间)，在用上下限值的中点电位反转三角波信号CF后的信号C2’在误差放大器15的输出FBOUT以下的期间中(来自PWM比较电路16c的信号是H电平例如时刻t2～t3、t6～t7)向N型FETQn1输出H电平的脉冲信号。即，仅在三角波信号CF比上限值和下限值的中点电位高的期间中向端子DRV2发送脉冲信号。

即使在这样的实施例6的放电管点亮装置中也能够得到和实施例1的放电管点亮装置的效果同样的效果。

另外，在图14中，SW网络是半桥电路，但是，也可以把SW网络做成全桥电路，追加图7所示那样的空载时间制作电路21a、21b和驱动器18a～18d构成4输出的放电管点亮装置。

实施例7

图15是表示本发明的实施例7的放电管点亮装置的结构的电路图。图15表示的实施例7的放电管点亮装置，相对于图3表示的实施例1的放电管点亮装置，特征在于，具有：齐纳二极管ZD、晶体管Q1以及电阻r4、r5(与本发明的占空比规定单元对应)，它们用于通过把与流过放电管的电流成比例的反馈电压和基准电压的误差电压限制在规定电压以下，规定小于第一以及第二驱动信号的占空比50％的预定的最大占空比(ON duty)；和电路(与本发明的停止转移单元对应)，该电路用于在第一以及第二驱动信号的占空比(ON duty)达到最大占空比(ON duty)时，转移到使P型FETQp1、N型FETQn1停止的动作。

在误差放大器15的输出上连接齐纳二极管ZD的阴极，阳极连接电阻r4的一端和晶体管Q1的基极。电阻r4的另一端和晶体管Q1的发射极接地。晶体管Q1的集电极连接电阻R5的一端和关闭电路30的输入侧，电阻R5的另一端连接电源REG。关闭电路30的输出侧，连接NAND电路17c以及逻辑电路17d各个的输入侧。

图15表示的其他的结构，因为和图3表示的结构相同，所以给同一部分附以同一符号，省略其详细的说明。

根据这样的结构，当来自误差放大器15的误差电压FBOUT达到齐纳二极管ZD的击穿电压和晶体管Q1的基极-发射极间电压的总和电压时，齐纳二极管ZD被击穿、晶体管Q1导通。亦即误差电压FBOUT不会成为所述总和电压以上。因此，根据该总和电压的值，规定P型FETQp1、N型FETQn1的最大占空比(ON duty)。

另外，当晶体管Q1导通时，关闭电路30的输入，因为成为L电平，所以从关闭电路30的输出向NAND电路17c以及逻辑电路17d输出L电平。因此，NAND电路17c的输出成为H电平，逻辑电路17d的输出成为L电平，P型FETQp1以及N型FETQn1两者都被关断。

另外，也可以在关闭电路30上设置延迟定时器电路，通过该延迟定时器电路把关闭信号延迟规定时间，使被延迟了的信号在NAND电路17c以及逻辑电路17d中与来自PWM比较器16a、16b的信号取得定时。

另外，即使在使用上述实施例1到7中的任何一个的半导体集成电路的例子的放电管点亮装置中，也能够把流过放电管的电流控制为规定值。另外，通过如图10所示连接实施例1到7的多个放电管点亮装置，能够构成放电管点亮装置的同步运行系统。

另外，本发明的放电管点亮装置不限于上述各实施例。在实施例1到7中，第二驱动信号取与第一驱动信号完全180度的相位差，但是只要流过放电管3的电流的对称性在未被较大破坏的范围内，上述相位差也可以不是完全的180度，对于180度可以有若干误差，例如179度或者181度等。另外，第一驱动信号与第二驱动信号也可以互逆。

根据本发明，因为使用振荡器电容器的充电的倾斜和放电的倾斜相同的三角波信号，在小于三角波信号的半周期的期间内，通过第一驱动信号驱动一个以上的一组开关元件，通过具有与第一驱动信号大体相同脉冲宽度和约180度的相位差的第二驱动信号驱动一个以上的另一组开关元件，使在与第一驱动信号发生时的反方向上电流流过放电管，所以仅通过连接在多个放电管点亮装置的各个的振荡器上连接的各个电容器，就能够容易而且稳定地以同频率·同相位使多个放电管点亮装置动作。

本发明的放电管点亮装置，可用于大画面的显示装置。

(指定美国)

本国际申请涉及美国指定，关于在2006年10月5日递交的日本专利申请第2006-274186号(2006年10月5日申请)，并享受基于美国专利法第119条(a)的优先权的好处；其全部内容被收容于本申请中，以资参考。

Claims (15)

1.一种放电管点亮装置的同步运行系统，其用于共同连接从直流变换为正负对称的交流的多个放电管点亮装置的各个的振荡器电容器，向多个放电管供给所述多个放电管点亮装置的交流电力，其特征在于，

所述多个放电管点亮装置的各个具有：

共振电路，其在变压器的一次线圈和二次线圈的至少一方的线圈上连接电容器，在其输出上连接了所述放电管；

桥结构的多个开关元件，其连接在直流电源的两端，而且用于使电流流过在所述共振电路内的所述变压器的一次线圈和所述电容器；

振荡器，其发生所述振荡器电容器的充电的倾斜和放电的倾斜相同、而且用于使所述多个开关元件导通/关断的三角波信号；

第一信号发生部，其在不足所述三角波形信号的半个周期的期间，生成第一驱动信号，该第一驱动信号具有与所述放电管中流过的电流相对应的脉冲宽度，驱动所述多个开关元件内的一方的一个以上的开关元件以使所述放电管中流过电流；和

第二信号发生部，其生成第二驱动信号，该第二驱动信号与所述第一驱动信号为大体相同的脉冲宽度具有180度的相位差，驱动所述多个开关元件内的另一方的一个以上的开关元件以便在与由所述第一驱动信号驱动的电流的反方向上使电流流过所述放电管。

2.一种放电管点亮装置，用于从直流变换为正负对称的交流向放电管供给电力，其特征在于，

具有：

共振电路，其在变压器的一次线圈和二次线圈的至少一方的线圈上连接电容器，在其输出上连接了所述放电管；

桥结构的多个开关元件，其连接在直流电源的两端，而且用于使电流流过在所述共振电路内的所述变压器的一次线圈和所述电容器；

振荡器，其发生所述振荡器电容器的充电的倾斜和放电的倾斜相同、而且用于使所述多个开关元件导通/关断的三角波信号；

第一信号发生部，其在不足所述三角波形信号的半个周期的期间，生成第一驱动信号，该第一驱动信号具有与所述放电管中流过的电流相对应的脉冲宽度，驱动所述多个开关元件内的一方的一个以上的开关元件以使所述放电管中流过电流；和

第二信号发生部，其生成第二驱动信号，该第二驱动信号与所述第一驱动信号为大体相同的脉冲宽度具有180度的相位差，驱动所述多个开关元件内的另一方的一个以上的开关元件以便在与由所述第一驱动信号驱动的电流的反方向上使电流流过所述放电管。

3.根据权利要求2所述的放电管点亮装置，其特征在于，

所述三角波信号的所述半个周期，是所述三角波信号的上升倾斜期间或者下降倾斜期间。

4.根据权利要求2所述的放电管点亮装置，其特征在于，

所述三角波信号的所述半个周期，是所述三角波信号的上限值和下限值的中点电位以上的期间或者中点电位以下的期间。

5.一种半导体集成电路，用于控制向放电管供给电力的桥结构的多个开关元件，其特征在于，

具有：

振荡器，其发生振荡器电容器的充电的倾斜和放电的倾斜相同、而且用于使所述多个开关元件导通/关断的三角波信号；

第一信号发生部，其在不足所述三角波形信号的半个周期的期间，生成第一驱动信号，该第一驱动信号具有与所述放电管中流过的电流相对应的脉冲宽度，驱动所述多个开关元件内的一方的一个以上的开关元件以使所述放电管中流过电流；和

第二信号发生部，其生成第二驱动信号，该第二驱动信号与所述第一驱动信号为大体相同的脉冲宽度具有180度的相位差，驱动所述多个开关元件内的另一方的一个以上的开关元件以便在与由所述第一驱动信号驱动的电流的反方向上使电流流过所述放电管。

6.根据权利要求5所述的半导体集成电路，其特征在于，

具有放大与流过所述放电管的电流对应的电压和基准电压的误差电压的误差放大器，

所述多个开关元件由第一以及第二开关元件组成，

所述第一信号发生部，在从所述三角波信号的下限值到所述三角波信号与所述误差放大器的输出交叉的期间，发生用于驱动所述第一开关元件的第一驱动信号，

所述第二信号发生部，在从所述三角波信号的上限值到所述三角波信号与反转了所述误差放大器的输出的反转输出交叉的期间，发生用于驱动所述第二开关元件的第二驱动信号。

7.根据权利要求5所述的半导体集成电路，其特征在于，

具有放大与流过所述放电管的电流对应的电压和基准电压的误差电压的误差放大器，

所述多个开关元件由第一到第四开关元件组成，

所述第一信号发生部，在从所述三角波信号的下限值到所述三角波信号与所述误差放大器的输出交叉的期间，发生用于驱动所述第一开关元件的第一驱动信号，

所述第二信号发生部，在从所述三角波信号的上限值到所述三角波信号与反转了所述误差放大器的输出的反转输出交叉的期间，发生用于驱动所述第二开关元件的第二驱动信号，

具有：

发生第三驱动信号的第三信号发生部，所述第三驱动信号具有关于所述第一驱动信号规定的空载时间，用于驱动所述第三开关元件；和

发生第四驱动信号的第四信号发生部，所述第四驱动信号具有关于所述第二驱动信号所述规定的空载时间，用于驱动所述第四开关元件。

8.根据权利要求5所述的半导体集成电路，其特征在于，

具有放大与流过所述放电管的电流对应的电压和基准电压的误差电压的误差放大器，

所述多个开关元件由第一以及第二开关元件组成，

所述第一信号发生部，在从所述三角波信号的下限值到所述三角波信号与所述误差放大器的输出交叉的期间，发生用于驱动所述第一开关元件的第一驱动信号，

所述第二信号发生部，在从反转了所述三角波信号的信号的下限值到反转了所述三角波信号的信号与所述误差放大器的输出交叉的期间，发生用于驱动所述第二开关元件的第二驱动信号。

9.根据权利要求5所述的半导体集成电路，其特征在于，

具有放大与流过所述放电管的电流对应的电压和基准电压的误差电压的误差放大器，

所述多个开关元件由第一到第四开关元件组成，

所述第一信号发生部，在从所述三角波信号的下限值到所述三角波信号与所述误差放大器的输出交叉的期间，发生用于驱动所述第一开关元件的第一驱动信号，

所述第二信号发生部，在从反转了所述三角波信号的信号的下限值到反转了所述三角波信号的信号与所述误差放大器的输出交叉的期间，发生用于驱动所述第二开关元件的第二驱动信号，

具有：

发生第三驱动信号的第三信号发生部，所述第三驱动信号具有关于所述第一驱动信号规定的空载时间，用于驱动所述第三开关元件；和

发生第四驱动信号的第四信号发生部，所述第四驱动信号具有关于所述第二驱动信号所述规定的空载时间，用于驱动所述第四开关元件。

10.根据权利要求5所述的半导体集成电路，其特征在于，

具有放大与流过所述放电管的电流对应的电压和基准电压的误差电压的误差放大器，

所述多个开关元件由第一以及第二开关元件组成，

所述第一信号发生部，在所述三角波信号小于上限值和下限值的中点电位的期间中，在所述三角波信号小于所述误差放大器的输出的期间，发生用于驱动所述第一开关元件的第一驱动信号，

所述第二信号发生部，在所述三角波信号在所述中点电位以上的期间中，在所述三角波信号在反转了所述误差放大器的输出的反转输出以上的期间，发生用于驱动所述第二开关元件的第二驱动信号。

11.根据权利要求5所述的半导体集成电路，其特征在于，

具有放大与流过所述放电管的电流对应的电压和基准电压的误差电压的误差放大器，

所述多个开关元件由第一到第四开关元件组成，

所述第一信号发生部，在所述三角波信号小于上限值和下限值的中点电位的期间中，在所述三角波信号小于所述误差放大器的输出的期间，发生用于驱动所述第一开关元件的第一驱动信号，

所述第二信号发生部，在所述三角波信号在所述中点电位以上的期间中，在所述三角波信号在反转了所述误差放大器的输出的反转输出以上的期间，发生用于驱动所述第二开关元件的第二驱动信号，

具有：

发生第三驱动信号的第三信号发生部，所述第三驱动信号具有关于所述第一驱动信号规定的空载时间，用于驱动所述第三开关元件；和

发生第四驱动信号的第四信号发生部，所述第四驱动信号具有关于所述第二驱动信号所述规定的空载时间，用于驱动所述第四开关元件。

12.根据权利要求5所述的半导体集成电路，其特征在于，

具有放大与流过所述放电管的电流对应的电压和基准电压的误差电压的误差放大器，

所述多个开关元件由第一以及第二开关元件组成，

所述第一信号发生部，在所述三角波信号小于上限值和下限值的中点电位的期间中，在所述三角波信号小于所述误差放大器的输出的期间，发生用于驱动所述第一开关元件的第一驱动信号，

所述第二信号发生部，在所述三角波信号在所述中点电位以上的期间中，在反转了所述三角波信号的信号在所述误差放大器的输出以下的期间，发生用于驱动所述第二开关元件的第二驱动信号。

13.根据权利要求5所述的半导体集成电路，其特征在于，

具有放大与流过所述放电管的电流对应的电压和基准电压的误差电压的误差放大器，

所述多个开关元件由第一到第四开关元件组成，

所述第一信号发生部，在所述三角波信号小于上限值和下限值的中点电位的期间中，在所述三角波信号小于所述误差放大器的输出的期间，发生用于驱动所述第一开关元件的第一驱动信号，

所述第二信号发生部，在所述三角波信号在所述中点电位以上的期间中，在反转了所述三角波信号的信号在所述误差放大器的输出以下的期间，发生用于驱动所述第二开关元件的第二驱动信号，

具有：

发生第三驱动信号的第三信号发生部，所述第三驱动信号具有关于所述第一驱动信号规定的空载时间，用于驱动所述第三开关元件；和

发生第四驱动信号的第四信号发生部，所述第四驱动信号具有关于所述第二驱动信号所述规定的空载时间，用于驱动所述第四开关元件。

14.根据权利要求5所述的半导体集成电路，其特征在于，

具有占空比规定单元，该占空比规定单元通过把与流过所述放电管的电流成比例的反馈电压和基准电压的误差电压限制在规定电压以下规定所述第一以及第二驱动信号的小于占空比50％的预定的最大占空比。

15.根据权利要求14所述的半导体集成电路，其特征在于，

具有停止转移单元，该停止转移单元在所述第一以及第二驱动信号的占空比达到了通过所述占空比规定单元规定的所述最大占空比时，转移到使停止各开关元件的动作。

Images