KR101048967B1 - 가요성 배선 회로 기판의 제조 방법 - Google Patents

가요성 배선 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR101048967B1
KR101048967B1 KR1020040076916A KR20040076916A KR101048967B1 KR 101048967 B1 KR101048967 B1 KR 101048967B1 KR 1020040076916 A KR1020040076916 A KR 1020040076916A KR 20040076916 A KR20040076916 A KR 20040076916A KR 101048967 B1 KR101048967 B1 KR 101048967B1
Authority
KR
South Korea
Prior art keywords
conductor pattern
base material
circuit board
wiring circuit
flexible wiring
Prior art date
Application number
KR1020040076916A
Other languages
English (en)
Other versions
KR20050031416A (ko
Inventor
나이토도시키
시노기요시후미
야마토다케시
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20050031416A publication Critical patent/KR20050031416A/ko
Application granted granted Critical
Publication of KR101048967B1 publication Critical patent/KR101048967B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 장척(長尺) 기재에 보강 시이트를 점착해도 그들 사이에 간극이 생기는 것을 방지할 수 있어서, 수득되는 가요성 배선 회로 기판의 오염을 방지할 수 있는 가요성 배선 회로 기판의 제조 방법을 제공하는 것에 관한 것으로, 장척 기재(1)의 표면에 세미어디티브(semi-additive)법에 의해 전해 도금을 이용하여 도체 패턴(3)을 형성하고, 그것을 롤 형상으로 권취한 상태로 어닐링한 후의 공정에서 장척 기재(1)의 이면에 장척 기재(1)의 폭보다도 좁은 폭의 보강 시이트(9)를 점착하고, 그 후 도체 패턴(3)의 표면의 산화막을 제거하고, 계속해서 솔더 레지스트(11)를 형성하는 것을 포함한다. 이에 따라, 보강 시이트(9)와 장척 기재(1)의 사이가 박리되는 것이 방지되어, 그들 사이에 에칭액 또는 현상액 등이 침입하는 것을 방지할 수 있다.

Description

가요성 배선 회로 기판의 제조 방법{PRODUCING METHOD OF FLEXIBLE WIRED CIRCUIT BOARD}
도 1은 본 발명의 가요성 배선 회로 기판의 제조 방법의 일 실시 양태를 나타내는 제조 공정도로서,
(a)는 장척 기재를 준비하는 공정,
(b)는 장척 기재의 전체면에 금속 박막을 형성하는 공정,
(c)는 금속 박막 상에, 도체 패턴에 대하여 역 패턴의 도금 레지스트를 형성하는 공정,
(d)는 금속 박막에서의 도금 레지스트가 형성되어 있지 않은 부분에, 전해 도금에 의해 도체 패턴을 형성하는 공정,
(e)는 도금 레지스트를 제거하는 공정,
(f)는 도체 패턴으로부터 노출된 금속 박막을 제거하는 공정을 나타낸다.
도 2는 도 1에 연속하여 본 발명의 가요성 배선 회로 기판의 제조 방법의 일 실시 양태를 나타내는 제조 공정도로서,
(g)는 어닐링하는 공정,
(h)는 장척 기재의 이면에 장척 기재의 폭보다도 좁은 폭의 보강 시이트를 설치하는 공정,
(i)는 도체 패턴의 표면의 산화막을 제거하는 공정,
(j)는 도체 패턴을 피복하도록, 솔더 레지스트를 형성하는 공정,
(k)는 장척 기재로부터 보강 시이트를 박리하는 공정을 나타낸다.
도 3은 도 1 및 도 2에 나타낸 가요성 배선 회로 기판의 제조 방법을 실시하기 위한 제조 장치의 개략 구성도이다.
본 발명은 가요성 배선 회로 기판의 제조 방법에 관한 것으로, 구체적으로는 장척 기재를 롤 반송하면서 제조하는 가요성 배선 회로 기판의 제조 방법에 관한 것이다.
가요성 배선 회로 기판의 생산 효율을 향상시키기 위해, 폴리이미드 시이트 등으로 이루어지는 장척 기재를 롤 반송하면서, 그 장척 기재의 표면에 도체 패턴을 형성하는 방법이 알려져 있다.
또한, 전자 부품의 경박단소(輕薄短小)화에 따라, 가요성 배선 회로 기판도 박형화되는 경향이 있지만, 얇은 장척 기재를 롤 반송하면, 꺽임이나 주름이 생기기 때문에, 이를 방지하기 위해, 예컨대 일본 특허 공개 제1994-132628호 공보에서는 박형의 동장 적층판(銅張 積層板, copper clad laminate)의 표면에 폴리에틸렌테레프탈레이트 필름과 같은 캐리어 필름을 접합시키는 것이 제안되었다.
그런데, 최근 도체 패턴의 미세화에 따라, 전해 도금에 의해 도체 패턴을 형성하는 세미어디티브법이 주목받고 있다. 그러나 전해 도금에 의해 도체 패턴을 형성하면, 상기한 바와 같은 캐리어 시이트가 장척 기재에 점착되어 있는 가요성 배선 회로 기판에서는 다음과 같은 불량이 생긴다.
즉, 전해 도금에서는 일반적으로, 장척 기재의 폭 방향 양 단부에서 전류 밀도가 높아지기 때문에 도금의 두께가 두꺼워진다. 그 때문에 전해 도금 후에 장척 기재를 롤 형상으로 감으면, 그 양 단부와 중앙부에서 도금의 두께차가 누적되어 권회(卷回) 압력에 의해 그 양 단부가 꾸불꾸불하게 소성 변형되어, 그 양 단부에서 캐리어 시이트가 장척 기재로부터 박리된다.
그렇게 되면, 도체 패턴을 형성한 후의 공정에서, 그 양 단부에서 캐리어 시이트와 장척 기재의 박리에 의해 생긴 간극으로 에칭액 또는 현상액 등이 모세관 현상에 의해 침입하고, 침입한 액이 이후 공정까지 잔류하여 수득되는 가요성 배선 회로 기판이 오염된다.
본 발명의 목적은 장척 기재에 보강 시이트를 점착해도 그들 사이에 간극이 생기는 것을 방지할 수 있어서, 수득되는 가요성 배선 회로 기판의 오염을 방지할 수 있는 가요성 배선 회로 기판의 제조 방법을 제공하는 데 있다.
본 발명의 가요성 배선 회로 기판의 제조 방법은, 장척 기재의 표면에, 전해 도금에 의해 도체 패턴을 형성하는 공정과, 상기 장척 기재에서 상기 도체 패턴이 형성되어 있는 표면과 반대측의 이면에, 상기 장척 기재의 폭보다도 좁은 폭의 보강 시이트를 설치하는 공정을 구비하고 있는 것을 특징으로 한다.
또한, 본 발명의 가요성 배선 회로 기판의 제조 방법에서는 상기 보강 시이트의 폭 방향 단부 테두리가, 상기 장척 기재의 폭 방향 단부 테두리에 대하여 1 내지 10mm 내측에 위치하도록 상기 보강 시이트를 상기 장척 기재에 설치하는 것이 바람직하다.
또한, 본 발명의 가요성 배선 회로 기판의 제조 방법에서는 상기 장척 기재의 두께가 5 내지 50μm인 것이 바람직하다.
본 발명의 가요성 배선 회로 기판의 제조 방법에 따르면, 전해 도금에 의해 도체 패턴을 형성함으로써 장척 기재의 폭 방향에서 양 단부의 도금의 두께가 중앙부의 도금 두께보다 두꺼워져서 권회 압력에 의해 그 양 단부가 꾸불꾸불하게 소성 변형되어도, 보강 시이트를 장척 기재의 폭보다도 좁은 폭으로 설치하기 때문에 그 양 단부에서 보강 시이트가 장척 기재로부터 박리되는 것을 방지할 수 있다.
그 결과, 전해 도금에 의해서 미세한 도체 패턴을 얇은 장척 기재에 효율적으로 형성할 수 있는 동시에, 제조 공정에서 장척 기재로부터 보강 시이트가 박리되는 것을 방지하여서, 이들 사이에 에칭액 또는 현상액 등이 모세관 현상에 의해 침입하는 것을 방지함으로써, 수득되는 가요성 배선 회로 기판의 오염을 방지할 수 있다.
도 1 및 도 2는 본 발명의 가요성 배선 회로 기판의 제조 방법의 일 실시 양태를 나타내는 제조 공정도이고, 도 3은 그 일 실시 양태를 실시하기 위한 제조 장치의 개략 구성도이다.
도 3에 있어서, 이 제조 장치(20)는 상호 소정 간격으로 이격되게 배치된 송출 롤(21) 및 권취 롤(22)을 구비하고 있다. 이 방법에서는 송출 롤(21)에 롤 형상으로 감긴 장척 기재(1)를 권취 롤(22)로 송출하고(화살표 23 참조), 권취 롤(22)에서 권취하고, 그 후 권취 롤(22)로부터 송출 롤(21)을 향해 되돌려 감는(화살표 24 참조) 각 공정을 연속해서 교대로 반복하고, 이러한 송출 도중, 또는 되돌려 감는 도중에, 이하에 설명하는 도 1의 (b) 내지 도 2의 (k)에 나타낸 각 공정을 순차적으로 실시한다.
이 방법에서는 우선, 도 1의 (a)에 나타낸 바와 같이, 장척 기재(1)를 준비한다. 장척 기재(1)는 가요성 배선 회로 기판의 베이스 절연층을 구성하는 것으로, 그와 같은 베이스 절연층에 사용되는 것이면 특별히 제한되지 않지만, 예컨대, 폴리이미드, 아크릴, 폴리에테르나이트릴, 폴리에테르설폰, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리염화바이닐 등의 수지 시이트(수지 필름)가 사용되고, 바람직하게는 폴리이미드 시이트가 사용된다.
장척 기재(1)의 두께는, 예컨대 5 내지 50μm, 바람직하게는 10 내지 30μm이다. 이러한 두께의 장척 기재(1)를 이용하면, 가요성 배선 회로 기판의 박형화를 도모할 수 있다. 또한, 장척 기재(1)는 통상 그 폭이 100 내지 500mm, 바람직하게는 150 내지 350mm이고, 그 길이가 10 내지 1500m, 바람직하게는 100 내지 300m인 테이프 형상의 장척 시이트로서, 송출 롤(21)에 권회된 상태로 준비된다.
다음으로, 이 방법에서는 세미어디티브법에 의해서 도체 패턴(3)을 형성하기 위해서, 도 1의 (b)에 나타낸 바와 같이 장척 기재(1)의 전체면에 금속 박막(2)을 형성한다. 금속 박막(2)의 형성은 특별히 제한되지 않고, 예컨대, 진공 증착법, 스퍼터링법 등이 사용된다. 바람직하게는 스퍼터링법이 사용된다. 또한, 금속 박막(2)을 구성하는 금속은 크롬 또는 구리 등이 바람직하게 사용된다.
보다 구체적으로는 예컨대, 장척 기재(1)의 전체면에 크롬 박막과 구리 박막을 스퍼터링법에 의해 순차적으로 형성한다. 또한, 이러한 금속 박막(2)은, 크롬 박막의 두께가 예컨대 5 내지 50nm, 구리 박막의 두께가 예컨대 50 내지 500nm가 되도록 설정한다.
또한, 이 금속 박막(2)을 형성하는 공정에서는 통상 장척 기재(1)에 큰 응력이 부하되지 않기 때문에 보강 시이트(5)의 점착은 불필요하다.
다음으로, 이 방법에서는 도 1의 (c)에 나타낸 바와 같이, 금속 박막(2) 상에 도체 패턴(3)에 대하여 역 패턴의 도금 레지스트(4)를 형성한다. 도금 레지스트(4)는 예컨대 금속 박막(2) 상에, 감광성 드라이 필름 레지스트를 점착하거나, 또는 액상 레지스트를 도포 및 건조하고, 이후 노광 및 현상하는 공지의 방법에 의해 도체 패턴(3)의 반전 패턴으로서 형성한다.
또한, 이 도금 레지스트(4)를 형성하는 공정, 및 다음에 설명하는 도체 패턴(3)을 형성하는 공정에서는 장척 기재(1)에 보강 시이트(5)를 설치해 두는 것이 바 람직하다.
보강 시이트(5)는 장척 기재(1)에서의 도금 레지스트(4)가 형성되는 표면과 반대측 이면에 점착한다. 보강 시이트(5)는 예컨대 상기와 같은 수지 시이트(수지 필름)를, 점착제를 통해서 점착한다. 또한, 예컨대 상기와 같은 감광성 드라이 필름 레지스트를 점착하거나, 또는 액상 레지스트를 도포 및 건조시킴으로써(단, 노광 및 현상은 실시하지 않는다.) 설치할 수도 있다.
이 보강 시이트(5)의 두께는 예컨대, 20 내지 200μm, 바람직하게는 50 내지 150μm이고, 그 폭이 장척 기재(1)의 폭 이상인 것이 바람직하다.
그 후, 도 1의 (d)에 나타낸 바와 같이, 금속 박막(2)에서 도금 레지스트(4)가 형성되어 있지 않은 부분에 도체 패턴(3)을 전해 도금에 의해 형성한다. 도체 패턴(3)을 형성하는 도체는 전해 도금할 수 있으면 특별히 제한되지 않고, 예컨대 구리, 니켈, 금, 땜납, 또는 이들의 합금 등이 사용되고, 바람직하게는 구리가 사용된다. 또한, 도체 패턴(3)은 후술하는 폭 방향 중앙부의 두께가, 예컨대 5 내지 20μm, 바람직하게는 8 내지 12μm이고, 복수 개의 배선(6)이 장척 기재(1)의 길이 방향을 따라 상호 소정 간격으로 이격되게 병렬 배치되는 미세한 배선 회로 패턴으로서 형성된다. 또한, 각 배선(6)의 폭은 통상 5 내지 50μm이고, 각 배선(6) 사이의 간격은 통상 5 내지 50μm로 설정된다.
이러한 도체 패턴(3)은 보다 구체적으로는 도금 레지스트(4)의 형성 후에, 장척 기재(1)를 송출 롤(21)과 권취 롤(22)의 사이에서 도금욕에 연속적으로 통과시키면서, 전해 도금, 바람직하게는 전해 구리 도금함으로써 형성한다.
이 전해 도금에서는, 폭 방향(장척 기재(1)의 길이 방향으로 직교하는 방향) 양 단부의 전류 밀도가 폭 방향 중앙부의 전류 밀도보다도 높아지기 때문에, 그 양 단부에서의 도체 패턴(3)의 배선(6) 두께가 그 중앙부에서의 도체 패턴(3)의 배선(6) 두께보다도 두꺼워지고, 보다 구체적으로는 예컨대 그 중앙부에서의 도체 패턴(3)의 배선(6)의 두께를 100%라고 하면, 그 양 단부에 있어서의 도체 패턴(3)의 배선(6)의 두께가 105 내지 150%가 된다.
그리고, 도 1의 (e)에 나타낸 바와 같이, 도금 레지스트(4)를 예컨대 화학 에칭(습식 에칭)등의 공지의 에칭법 또는 박리에 의해서 제거한 후, 도 1의 (f)에 나타낸 바와 같이, 도체 패턴(3)으로부터 노출되는 금속 박막(2)을 동일하게 화학 에칭(습식 에칭) 등 공지의 에칭법에 의해 제거한다.
다음으로, 이 방법에서는 상기한 보강 시이트(5)가 설치되어 있는 경우, 그것을 박리한 후, 송출 롤(21) 또는 권취 롤(22)에서 롤 형상으로 권취하고, 롤 형상 그대로 어닐링하여 도체 패턴(3)을 결정화시킨다. 또한, 이의 권취시에는 장척 기재(1)의 양 단부와 중앙부에서 도체 패턴(3)의 도금의 두께차가 누적되고, 권회 압력에 의해 그 양 단부가 꾸불꾸불하게 소성 변형된다.
어닐링은 예컨대 150 내지 300℃, 바람직하게는 180 내지 270℃에서 1 내지 10시간, 바람직하게는 2 내지 5시간 가열함으로써 실시된다. 이 어닐링에 의해서, 도 2g에 나타낸 바와 같이, 도체 패턴(3)의 표면에는 산화막(8)이 형성된다.
그 후, 이 방법에서는 도 2의 (h)에 나타낸 바와 같이, 장척 기재(1)에서의 도체 패턴(3)이 형성되어 있는 표면과 반대측의 이면에 장척 기재(1)의 폭보다도 좁은 폭의 보강 시이트(9)를 설치한다.
보강 시이트(9)는 예컨대, 상기와 같은 수지 시이트(수지 필름), 바람직하게는 폴리에틸렌테레프탈레이트 필름으로 이루어지고, 그 폭이, 예컨대 90 내지 498mm, 바람직하게는 145 내지 345mm인 것이 사용된다. 또한, 보강 시이트(9)의 폭은 장척 기재(1)의 폭을 100%로 하여, 예컨대, 90.0 내지 99.6%, 추가로 96.7 내지 98.6%인 것이 바람직하다.
또한, 보강 시이트(9)를 설치하기 위해서는 예컨대, 공지의 점착제를 통해서, 장척 기재(1)의 이면에 보강 시이트(9)를 점착한다. 이 점착에 있어서는, 보강 시이트(9)가 장척 기재(1)에서의 어닐링에 의해 소성 변형된 양 단부에 겹치지 않도록 하여, 장척 기재(1)의 양 단부에 가장자리(10)가 형성되도록 보강 시이트(9)를 장척 기재(1)에 점착한다. 각 가장자리(10)의 폭은 보다 구체적으로는 1 내지 10mm, 추가로 2 내지 5mm로 설정하는 것이 바람직하다. 이에 따라, 보강 시이트(9)는 그 양 단부 테두리가 장척 기재(1)의 양 단부 테두리에 대하여 1 내지 10mm 내측, 추가로 2 내지 5mm 내측에 위치하도록 장척 기재(1)에 점착된다.
또한, 이러한 보강 시이트(9)를 점착한 이후의 각 공정에서, 장척 기재(1)가 송출 롤(21) 또는 권취 롤(22)에 권취되어도, 보강 시이트(9)는 장척 기판(1)에서의 소성 변형된 양 단부에 점착되어 있지 않기 때문에, 그 권취시에 보강 시이트(9)가 장척 기판(1)으로부터 박리되는 것이 방지된다.
또한, 이 방법에서는 도 2의 (i)에 나타낸 바와 같이, 도체 패턴(3)의 표면의 산화막(8)을 제거한다. 산화막(8)의 제거는 예컨대, 화학 에칭(습식 에칭)이 사용된다. 보다 구체적으로는 예컨대, 과산화수소 및 질산의 혼합 용액을 에칭액으로서 이용하여 소프트 에칭한다.
이 에칭에 있어서는 상기한 바와 같이, 보강 시이트(9)가 장척 기판(1)으로부터 박리되는 것이 방지되기 때문에, 박리에 의해서 이들 사이에 생기는 간극에 에칭액이 모세관 현상에 의해 침입하는 것이 방지된다.
그리고 이 방법에서는 도 2의 (j)에 나타낸 바와 같이, 도체 패턴(3)을 피복하도록 솔더 레지스트(11)를 형성한다.
솔더 레지스트(11)는 예컨대 감광성 솔더 레지스트 용액을, 도체 패턴(3)을 포함하는 장척 기재(1) 상에 도포하고, 건조시켜 도막을 형성한 후, 그 도막을 노광 및 현상하는 사진법에 의해 형성된다.
이 사진법의 현상에 있어서도, 상기한 바와 같이, 보강 시이트(9)가 장척 기판(1)으로부터 박리되는 것이 방지되기 때문에, 박리에 의해서 이들 사이에 생기는 간극에 현상액이 모세관 현상에 의해 침입하는 것이 방지된다.
또한, 솔더 레지스트(11)의 형성 대신에, 예컨대, 감광성 폴리이미드 등으로 도체 패턴(3)을 피복하는 커버 절연층을 형성할 수도 있다.
그리고, 이 방법에서는 도 2의 (k)에 나타낸 바와 같이, 장척 기재(1)로부터 보강 시이트(9)를 박리함으로써 가요성 배선 회로 기판이 수득된다.
이러한 방법에 의해, 가요성 배선 회로 기판을 제조하면, 전해 도금에 의해 도체 패턴(3)을 형성함으로써 장척 기재(1)의 폭방향에서 양 단부의 도체 패턴(3)의 배선(6)의 두께가 중앙부의 도체 패턴(3)의 배선(6) 두께보다 두꺼워져서, 송출 롤(21) 또는 권취 롤(22)에서의 권취시에 권회 압력에 의해서 그 양 단부가 꾸불꾸불하게 소성 변형되어도, 그 후의 공정에서는 보강 시이트(9)를 장척 기재(1)에서의 소성 변형된 양 단부에 겹치지 않도록 하여 점착하기 때문에, 그 후의 공정에서의 권취시에, 양 단부에 있어서 보강 시이트(9)가 장척 기재(1)로부터 박리되는 것을 방지할 수 있다.
그 때문에, 얇은 장척 기재(1)에 미세한 도체 패턴(3)을 전해 도금에 의해서 효율적으로 형성할 수 있는 동시에, 장척 기재(1)로부터 보강 시이트(9)가 박리되는 것을 방지할 수 있다. 그 결과, 도체 패턴(3)을 형성한 후의 공정에서, 그 양 단부에 있어서 보강 시이트(9)와 장척 기재(1)의 박리에 의해 생긴 간극에 에칭액이나 현상액 등이 모세관 현상에 의해 침입하는 것을 방지할 수 있다. 그 때문에, 그와 같이 침입한 액이 그 후의 공정까지 잔류하여 가요성 배선 회로 기판을 오염시키는 것을 효과적으로 방지할 수 있다.
[실시예]
이하의 실시예 및 비교예를 통해 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 실시예 및 비교예로 한정되지 않는다.
실시예 1
권취 롤과 송출 롤의 사이에서 송출 또는 되돌려 감기를 교대로 반복하고, 이러한 송출의 도중, 또는 되돌려 감기 도중에서 이하의 공정을 순차적으로 실시했다.
폭 250mm, 두께 25μm의 폴리이미드 시이트로 이루어지는 장척 기재를 준비하고(도 1의 (a) 참조), 그 전체면에 두께 10nm의 크롬 박막 및 두께 200nm의 구리 박막으로 이루어지는 금속 박막을 스퍼터링법에 의해서 순차적으로 형성했다(도 1의 (b) 참조).
계속해서, 금속 박막의 표면에 폭 248mm, 두께 19μm의 감광성 드라이 필름 레지스트(상품명: RY3219, 히타치 화성사 제품)를 점착하는 동시에, 장척 기재의 이면에, 점착제가 부착된 폭 252mm, 두께 50μm의 폴리에틸렌테레프탈레이트 필름으로 이루어지는 보강 시이트를 점착했다. 그 후, 감광성 드라이 필름 레지스트를 노광 및 현상함으로써, 도금 레지스트를 도체 패턴의 반전(反轉) 패턴으로서 형성했다(도 1의 (c) 참조).
계속해서, 금속 박막에서 도금 레지스트가 형성되어 있지 않은 부분에 전해 구리 도금에 의해 도체 패턴을 형성했다(도 1의 (d) 참조). 이 도체 패턴은 복수의 배선이 장척 기재의 길이 방향을 따라 상호 소정 간격을 두고 이격되게 병렬 배치되는 미세한 배선 회로 패턴으로서 형성했다. 각 배선의 폭은 25μm이고, 각 배선 사이의 간격은 25μm로 설정했다. 또한, 도체 패턴의 폭 방향 양 단부의 두께는 12μm이고, 중앙부의 두께는 10μm였다.
그 후, 도금 레지스트를 박리한 후(도 1의 (e) 참조), 도체 패턴으로부터 노출된 금속 박막을 화학 에칭에 의해 제거했다(도 1의 (f) 참조).
계속해서, 보강 시이트를 박리한 후, 장척 기재를 롤 형상으로 권취한 상태로 200℃에서 2시간 어닐링했다(도 2의 (g) 참조). 또한, 이 후의 권취시에는 장 척 기재의 양 단부에서 굴곡이 생긴 것을 확인했다.
그 후, 장척 기재의 이면에, 점착제가 부착된 폭 245mm, 두께 50μm의 폴리에틸렌테레프탈레이트 필름을 보강 시이트로서 점착했다. 보강 시이트는 그 양 단부 테두리가 장척 기재의 양 단부 테두리에 대하여 2.5mm 내측에 위치하도록 점착했다(도 2의 (h) 참조).
다음으로, 과산화수소 및 질산의 혼합 용액을 에칭액으로서 이용하여, 어닐링에 의해서 생긴 산화막을 소프트 에칭에 의해 제거했다(도 2의 (i) 참조). 이 소프트 에칭에 있어서, 보강 시이트와 장척 기재의 사이에 에칭액이 침입하지 않은 것을 확인했다.
그 후, 감광성 솔더 레지스트 용액을 도체 패턴을 포함하는 장척 기재의 위에 도포하고, 건조시켜 도막을 형성한 후, 그 도막을 노광 및 현상함으로써 도체 패턴을 피복하도록 솔더 레지스트를 형성했다(도 2의 (j) 참조). 이 현상에서도, 보강 시이트와 장척 기재의 사이에 현상액이 침입하지 않은 것을 확인했다.
그리고, 장척 기재로부터 보강 시이트를 박리하여 가요성 배선 회로 기판을 수득했다(도 2의 (k) 참조).
수득된 가요성 배선 회로 기판의 외관을 검사하여 에칭액 또는 현상액의 잔류 성분에 의한 오염이 없는 것을 확인했다.
비교예 1
어닐링 후에 점착하는 보강 시이트의 폭을 장척 기재와 동일하게 252mm로 하고, 장척 기재에 보강 시이트가 정확히 겹치도록 점착한 점 외에는, 실시예 1과 동 일한 방법에 의해 가요성 배선 회로 기판을 수득했다.
이 방법에서는 보강 시이트를 점착한 후의 권취시에 장척 기재의 양 단부에서 장척 기재와 보강 시이트의 사이에 박리가 발생했다. 그 때문에, 산화막을 제거하는 공정에서의 에칭에 있어서, 보강 시이트와 장척 기재의 사이에 에칭액이 모세관 현상에 의해 침입하여, 솔더 레지스트를 형성하는 공정에서의 현상시, 보강 시이트와 장척 기재의 사이에 현상액이 모세관 현상에 의해 침입했다.
수득된 가요성 배선 회로 기판의 외관을 검사한 결과, 에칭액 또는 현상액의 잔류 성분에 의한 오염이 관찰되었다.
본 발명에 의하면, 전해 도금에 의해서 미세한 도체 패턴을 얇은 장척 기재에 효율적으로 형성할 수 있는 동시에, 제조 공정에서 장척 기재로부터 보강 시이트가 박리되는 것을 방지하여서, 이들 사이에 에칭액 또는 현상액 등이 모세관 현상에 의해 침입하는 것을 방지함으로써, 수득되는 가요성 배선 회로 기판의 오염을 방지할 수 있다.
상기 설명은 본 발명의 예시의 실시 양태로서 제공했지만, 이것은 단순한 예시에 지나지 않고, 한정적으로 해석해서는 안된다. 당해 기술 분야의 당업자에 의해서 명백한 본 발명의 변형예는 후술하는 특허청구의 범위에 포함되는 것이다.

Claims (3)

  1. 장척 기재의 표면에, 전해 도금에 의해 도체 패턴을 형성하는 공정과,
    상기 장척 기재에서 상기 도체 패턴이 형성되어 있는 표면과 반대측의 이면에, 상기 장척 기재의 길이 방향과 직교하는 폭 방향의 폭보다도 좁은 상기 폭의 보강 시이트를 설치하는 공정을 구비하고 있는 것을 특징으로 하는, 가요성 배선 회로 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 보강 시이트의 상기 폭 방향 단부 테두리가, 상기 장척 기재의 상기 폭방향 단부 테두리에 대하여 1 내지 10mm 내측에 위치하도록 상기 보강 시이트를 상기 장척 기재에 설치하는 것을 특징으로 하는 가요성 배선 회로 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 장척 기재의 두께가 5 내지 50μm인 것을 특징으로 하는 가요성 배선 회로 기판의 제조 방법.
KR1020040076916A 2003-09-29 2004-09-24 가요성 배선 회로 기판의 제조 방법 KR101048967B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00337049 2003-09-29
JP2003337049A JP4050682B2 (ja) 2003-09-29 2003-09-29 フレキシブル配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
KR20050031416A KR20050031416A (ko) 2005-04-06
KR101048967B1 true KR101048967B1 (ko) 2011-07-12

Family

ID=34191555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040076916A KR101048967B1 (ko) 2003-09-29 2004-09-24 가요성 배선 회로 기판의 제조 방법

Country Status (7)

Country Link
US (1) US7323093B2 (ko)
EP (1) EP1519640B1 (ko)
JP (1) JP4050682B2 (ko)
KR (1) KR101048967B1 (ko)
CN (1) CN100534264C (ko)
DE (1) DE602004026257D1 (ko)
TW (1) TWI321969B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403049B2 (ja) * 2004-10-13 2010-01-20 日東電工株式会社 配線回路基板の製造方法
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP4902248B2 (ja) * 2006-04-07 2012-03-21 株式会社日本マイクロニクス 電気的接続装置
JP4841298B2 (ja) * 2006-04-14 2011-12-21 株式会社日本マイクロニクス プローブシートの製造方法
JP4884821B2 (ja) * 2006-04-14 2012-02-29 株式会社日本マイクロニクス プローブシートおよび電気的接続装置
JP2008082912A (ja) * 2006-09-28 2008-04-10 Micronics Japan Co Ltd 電気的接続装置
KR100962778B1 (ko) * 2007-12-13 2010-06-09 현대자동차주식회사 우드 패턴 형성을 위한 마스크 제작방법
JP5175779B2 (ja) 2008-04-18 2013-04-03 日東電工株式会社 配線回路基板の製造方法
TWI377624B (en) * 2008-05-13 2012-11-21 Ind Tech Res Inst Conducting film structure, fabrication method thereof, and conducting film type probe device for ic
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
JP2010129802A (ja) * 2008-11-28 2010-06-10 Nitto Denko Corp フレキシブル配線回路基板の製造方法
TWI399812B (zh) * 2008-12-29 2013-06-21 Ind Tech Res Inst 導電膜結構及其製法與導電膜式積體電路針測裝置
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
WO2012023902A1 (en) * 2010-08-18 2012-02-23 3M Innovative Properties Company A flexible circuit and a method of producing the same
US20120160542A1 (en) * 2010-12-22 2012-06-28 Oluwafemi Olufemi B Crosstalk reduction on microstrip routing
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
DE112012003250T5 (de) 2011-08-05 2014-04-30 Mc10, Inc. Katheder Ballon-Verfahren und Vorrichtung unter Einsatz von Abtastelementen
US9757050B2 (en) 2011-08-05 2017-09-12 Mc10, Inc. Catheter balloon employing force sensing elements
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
JP2015521894A (ja) 2012-07-05 2015-08-03 エムシー10 インコーポレイテッドMc10,Inc. 流量センシングを含むカテーテルデバイス
US9171794B2 (en) * 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9082025B2 (en) 2012-10-09 2015-07-14 Mc10, Inc. Conformal electronics integrated with apparel
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
JP2016527649A (ja) 2013-08-05 2016-09-08 エムシー10 インコーポレイテッドMc10,Inc. 適合する電子機器を含む可撓性温度センサ
JP2016532468A (ja) 2013-10-07 2016-10-20 エムシー10 インコーポレイテッドMc10,Inc. 検知および分析のためのコンフォーマルセンサシステム
EP3071096A4 (en) 2013-11-22 2017-08-09 Mc10, Inc. Conformal sensor systems for sensing and analysis of cardiac activity
WO2015103580A2 (en) 2014-01-06 2015-07-09 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
JP6637896B2 (ja) 2014-03-04 2020-01-29 エムシー10 インコーポレイテッドMc10,Inc. 電子デバイス用の可撓性を有するマルチパート封止ハウジングを備えるコンフォーマルなicデバイス
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
US10477354B2 (en) 2015-02-20 2019-11-12 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
WO2016140961A1 (en) 2015-03-02 2016-09-09 Mc10, Inc. Perspiration sensor
US10653332B2 (en) 2015-07-17 2020-05-19 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
US10709384B2 (en) 2015-08-19 2020-07-14 Mc10, Inc. Wearable heat flux devices and methods of use
US10300371B2 (en) 2015-10-01 2019-05-28 Mc10, Inc. Method and system for interacting with a virtual environment
US10532211B2 (en) 2015-10-05 2020-01-14 Mc10, Inc. Method and system for neuromodulation and stimulation
WO2017147053A1 (en) 2016-02-22 2017-08-31 Mc10, Inc. System, device, and method for coupled hub and sensor node on-body acquisition of sensor information
EP3420732B8 (en) 2016-02-22 2020-12-30 Medidata Solutions, Inc. System, devices, and method for on-body data and power transmission
CN109310340A (zh) 2016-04-19 2019-02-05 Mc10股份有限公司 用于测量汗液的方法和系统
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
JP6979486B1 (ja) * 2020-06-25 2021-12-15 日東電工株式会社 配線回路基板集合体シートおよびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244302A (ja) * 2000-02-28 2001-09-07 Toray Ind Inc フレキシブル基板用銅張りテープおよびそれを用いた部品ならびに半導体装置
JP2002237220A (ja) * 2001-02-07 2002-08-23 Alps Electric Co Ltd フレキシブルケーブル
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
US4980034A (en) * 1989-04-04 1990-12-25 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for TAB
JPH06132628A (ja) * 1992-10-19 1994-05-13 Fujikura Ltd 片面フレキシブル印刷配線板の製法
US5567328A (en) * 1995-06-08 1996-10-22 The Whitaker Corporation Medical circuit forming process
JP3570802B2 (ja) 1995-11-14 2004-09-29 三井化学株式会社 銅薄膜基板及びプリント配線板
US6702916B2 (en) * 1997-05-14 2004-03-09 Honeywell International Inc. Very ultra thin conductor layers for printed wiring boards
US5972152A (en) * 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier
KR100302652B1 (ko) 1998-09-11 2001-11-30 구자홍 플렉시블인쇄회로기판의제조방법및그방법으로생산한플렉시블인쇄회로기판
JP4403049B2 (ja) * 2004-10-13 2010-01-20 日東電工株式会社 配線回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244302A (ja) * 2000-02-28 2001-09-07 Toray Ind Inc フレキシブル基板用銅張りテープおよびそれを用いた部品ならびに半導体装置
JP2002237220A (ja) * 2001-02-07 2002-08-23 Alps Electric Co Ltd フレキシブルケーブル
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法

Also Published As

Publication number Publication date
TWI321969B (en) 2010-03-11
JP4050682B2 (ja) 2008-02-20
EP1519640B1 (en) 2010-03-31
EP1519640A1 (en) 2005-03-30
KR20050031416A (ko) 2005-04-06
US20050067293A1 (en) 2005-03-31
TW200513154A (en) 2005-04-01
JP2005108942A (ja) 2005-04-21
CN100534264C (zh) 2009-08-26
CN1604723A (zh) 2005-04-06
US7323093B2 (en) 2008-01-29
DE602004026257D1 (de) 2010-05-12

Similar Documents

Publication Publication Date Title
KR101048967B1 (ko) 가요성 배선 회로 기판의 제조 방법
US7452754B2 (en) Method for manufacturing flexible printed circuit boards
US4135988A (en) One hundred percent pattern plating of plated through-hole circuit boards
EP1608211A2 (en) Wired circuit forming board, wired circuit board and thin metal layer forming method
JP2014093523A (ja) 印刷回路基板の製造方法
EP1648209B1 (en) Producing method of wired circuit board
KR20040095716A (ko) 배선 회로 기판의 제조 방법
JP2005317836A (ja) 配線回路基板およびその製造方法
JP2007335539A (ja) 両面配線基板の製造方法
JP2002541652A (ja) 多層ラミネートおよびこれの製造方法
JP2711005B2 (ja) 動的屈曲領域を有する多層回路の製造方法及び該方法により製造されたフレキシブル回路
JP3734481B2 (ja) Tab用テープキャリアの製造方法
US20050115066A1 (en) Production method of wired circuit board
JP2009021435A (ja) 配線基板の製造方法
JP2002280689A (ja) 支持体付き極薄銅箔とそれを用いた極薄銅箔基板
JP2008177302A (ja) プリント基板の製造方法
JP7246615B2 (ja) プリント配線板の製造方法及び積層体
JPS6182497A (ja) 印刷配線板の製造法
JP3747897B2 (ja) 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置
JP2790884B2 (ja) 導体パターンの形成方法
JPS60167306A (ja) プリントコイルの製造法
JP2530678B2 (ja) 印刷回路板の製造方法
KR20230102925A (ko) 인쇄회로기판 및 그 제조 방법
JP4359991B2 (ja) フィルムキャリアの製造方法
JP4359992B2 (ja) フィルムキャリアの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee