KR101037288B1 - 적층형 인덕터 및 그 제조 방법 - Google Patents

Abstract

도체 패턴의 두께가 큰 경우라도, 적층체 중 적층 방향에서 서로 이웃하는 도체 패턴의 사이에 위치하고 있는 부분에 균열이 극히 발생하기 어려운 적층형 인덕터 및 그 제조 방법을 제공한다.

적층형 인덕터는, 적층체와, 적층체의 외측 표면에 각각 배치된 한 쌍의 외부 전극과, 띠형상의 복수의 도체 패턴이 서로 전기적으로 접속되어 구성되고, 적층체 내에 배치된 코일을 구비한다. 도체 패턴은, 적층 방향과 교차하는 동시에 서로 대향하는 한 쌍의 광폭면과, 한 쌍의 광폭면과 인접하는 동시에 적층 방향을 따라서 넓어지는 둘레측면을 갖는다. 둘레측면은, 적층 방향을 따라서 오목부와 볼록부가 교대로 나란히 늘어선 요철면으로 되어 있다. 둘레측면의 오목부에는 적층체가 들어가 있다.

적층형 인덕터, 적층체, 외부 전극, 도체 패턴, 코일

Description

적층형 인덕터 및 그 제조 방법{Laminated inductor and manufacturing method thereof}

본 발명은 적층형 인덕터 및 그 제조 방법에 관한 것이다.

종래, 도체 패턴의 두께를 크게 하여 저항값을 작게 할 목적으로, 레이저광에 의해서 그린시트에 홈을 형성하고, 상기 홈에 도체 페이스트를 충전하도록 한 커플러 등의 전자부품의 제조 방법이 알려져 있다(예를 들면, 특허문헌 1 참조). 이 전자부품의 제조 방법에 의해서 제조된 전자부품은, 복수의 절연체층이 적층되어 구성된 적층체와, 상기 적층체 내에 배치된 띠형상의 도체 패턴을 구비하고 있고, 도체 패턴은, 한 쌍의 광폭면과, 한 쌍의 광폭면의 전체 둘레에 걸쳐 한 쌍의 광폭면을 연결하는 둘레측면을 갖고 있다.

특허문헌 1: 일본 공개특허공보 2006-041017호

그런데, 최근, 예를 들면 휴대전화의 전원용의 초크 코일로서 사용되는 적층형 인덕터로서, 큰 직류 전류(예를 들면, 1A 내지 5A 정도)를 흘리더라도 인덕턴스값의 저하가 적고, 직류 중첩 특성이 양호한 것(직류 저항값이 작은 것)이 요구되고 있다. 따라서, 상기한 종래의 전자부품의 제조 방법을 채용함으로써, 도체 패턴의 두께가 큰 적층형 인덕터를 얻는 것도 생각된다.

그러나, 종래의 전자부품의 제조 방법을 채용한 경우, 일반적으로, 도체 페이스트의 소성 시에 있어서의 수축률이 그린시트의 소성 시에 있어서의 수축률보다도 커지도록 도체 페이스트 및 그린시트가 조제(調製)되어 있기 때문에, 도체 패턴의 두께가 커진 만큼, 제조되는 적층형 인덕터에 있어서 도체 패턴의 둘레측면과 적층체중이 둘레측면과 접하는 부분의 사이에 틈이 발생하기 쉬워진다. 이로 인해, 이 틈의 발생에 따라, 도체 패턴의 둘레측면과 적층체중이 둘레측면과 접하는 부분의 사이에서 박리가 성장하고, 적층체 중 적층 방향에서 서로 이웃하는 도체 패턴의 사이에 위치하고 있는 부분에 균열이 발생하여 버리는 문제가 있었다. 이러한 균열이 발생하면, 도체 패턴이 이 균열 내에 이동하여 버리는 마이그레이션(migration) 현상에 의해서, 인접하는 도체 패턴끼리가 단락하는 일도 일어날 수 있다.

그래서, 본 발명은, 도체 패턴의 두께가 큰 경우라도, 적층체 중 적층 방향에서 서로 이웃하는 도체 패턴의 사이에 위치하고 있는 부분에 균열이 극히 발생하기 어려운 적층형 인덕터 및 그 제조 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 적층형 인덕터는, 복수의 절연체층이 적층되어 구성된 적층체와, 적층체의 외측 표면에 각각 배치된 제 1 및 제 2 외부 전극과, 띠형상의 복수의 도체 패턴이 서로 전기적으로 접속되어 구성되고, 적층체의 내부에 배치된 코일과, 코일의 일단에 전기적으로 접속되는 동시에 제 1 외부 도체에 전기적으로 접속되는 제 1 인출 도체와, 코일의 타단에 전기적으로 접속되는 동시에 제 2 외부 전극에 전기적으로 접속되는 제 2 인출 도체를 구비하고, 도체 패턴은, 적층체의 적층 방향에서 서로 대향하는 제 1 및 제 2 광폭면, 및 상기 제 1 및 제 2 광폭면의 전체 둘레에 걸쳐서 상기 제 1 및 제 2 광폭면을 연결하는 둘레측면을 갖고, 그 두께가 20㎛ 이상이 되도록 설정되고, 둘레측면은, 그 둘레방향을 따라서 연장되는 오목부와 그 둘레방향을 따라서 연장되는 볼록부가 적층 방향을 따라서 교대로 나란히 늘어선 요철면으로 되어 있고, 둘레측면의 오목부에 적층체의 일부가 들어가고 있는 것에 의해, 도체 패턴은, 적층 방향으로부터 보았을 때에, 적층체 중 둘레측면의 오목부에 들어간 부분과 도체 패턴이 겹치고 있는 중복 부분과, 중복 부분 이외의 부분인 비중복 부분을 갖고 있다.

본 발명에 따른 적층형 인덕터에서는 도체 패턴이 갖는 둘레측면이 오목부와 볼록부가, 적층 방향을 따라서 교대로 나란히 늘어선 요철면으로 되어 있고, 이 둘레측면의 오목부에는, 적층체의 일부가 들어가 있다. 따라서, 소위 앵커(anchor) 효과에 의해서, 적층체 중 도체 패턴의 둘레측면과 접하는 부분이 요철형상의 둘레측면으로부터 극히 박리하기 어렵게 되어 있다. 그 결과, 도체 패턴의 두께가 큰(20㎛ 이상) 경우라도, 적층체 중 적층 방향에서 서로 이웃하는 도체 패턴의 사이에 위치하고 있는 부분에 균열이 극히 발생하기 어려워지고 있다. 따라서, 마이그레이션 현상에 의해서 서로 이웃하는 도체 패턴끼리가 단락하여 버릴 우려가 크게 저감되어 있다.

바람직하게는, 도체 패턴의 폭은, 60㎛보다도 커지도록 설정되어 있고, 중복 부분의 폭은, 20㎛ 이상이고 또한 비중복 부분의 폭보다도 작아지도록 설정되어 있다. 중복 부분의 폭이 20㎛ 미만이면, 도체 패턴의 둘레측면이 요철형으로 되어 있는 것에 의해서 생기는 앵커 효과(요철형상의 둘레측면으로부터 적층체가 박리하기 어려워지는 효과)가 충분히 발휘되지 않는 경향이 있다. 중복 부분의 폭이 비중복 부분의 폭 이상이면, 도체 패턴의 단면적이 상대적으로 작아지고, 적층형 인덕터의 직류 저항값이 커지는 경향이 있고, 이러한 적층형 인덕터는 대전류 용도로서 적합하지 않다.

바람직하게는, 둘레측면의 볼록부는, 그 선단이 테이퍼 형상으로 되어 있다. 이렇게 하면, 적층체 중 도체 패턴의 둘레측면과 접하는 부분이 요철형상의 둘레측면으로부터 더욱 박리하기 어려워진다.

바람직하게는, 적층체는, 적층 방향과 교차하는 동시에 서로 대향하는 제 1 및 제 2 주면을 갖고, 도체 패턴은, 제 1 광폭면이 제 1 주면 근처가 되는 동시에 제 2 광폭면이 제 2 주면 근처가 되도록 적층체 내에 배치되고, 볼록부의 선단은 적층 방향으로부터 보았을 때에 제 1 및 제 2 광폭면의 가장자리와 대략 일치하고 있고, 이로써 오목부의 바닥은 적층 방향으로부터 보았을 때에 제 1 및 제 2 광폭면과 겹치고 있고, 제 1 광폭면 중 중복 부분에 있어서의 영역은 적층체와 접하고, 제 1 광폭면 중 비중복 부분에 있어서의 영역의 일부와 적층체의 사이에는 공극이 형성되어 있다. 이렇게 하면, 통상, 공기의 비유전율이 적층체의 비유전율보다도 작기 때문에, 분포 용량이 작아진다. 그 결과, 고주파에 있어서의 손실을 작게 하는 것이 가능해진다.

더욱 바람직하게는, 도체 패턴은, 적층 방향을 따라서 연장되는 스루홀(through-hole) 도체와 접속되는 단부를 갖고, 도체 패턴과 스루홀 도체는, 도체 패턴의 단부에만 설치된 접속 도체를 통하여 접속되어 있고, 접속 도체는, 적층 방향으로부터 보았을 때에, 스루홀 도체보다도 크고, 또한, 제 1 광폭면 중 비중복 부분에 있어서의 영역 내에 배치되어 있다. 이렇게 하면, 도체 패턴과 스루홀 도체가 접속 도체에 의해서 확실하게 접속되기 때문에, 접속 신뢰성을 크게 향상시키는 것이 가능해진다.

한편, 본 발명에 따른 적층형 인덕터의 제조 방법은, 그린시트를 준비하는 그린시트 준비 공정과, 그린시트 상에 소정의 패턴으로 도체 페이스트를 도포하여 건조함으로써, 띠형상의 제 1 도전 도막을 형성하는 제 1 도전 도막 형성 공정과, 제 1 도전 도막의 가장자리부를 덮는 동시에 제 1 도전 도막의 가장자리부 이외의 상면을 노출시키도록 세라믹 슬러리를 도포하여 건조함으로써, 제 1 세라믹 도막을 형성하는 제 1 세라믹 도막 형성 공정과, 제 1 도전 도막의 노출면 및 제 1 세라믹 도막상에 소정의 패턴으로 도체 페이스트를 도포하여 건조함으로써, 적층 방향으로부터 보았을 때에 제 1 도전 도막과 겹치는, 띠형상의 제 2 도전 도막을 형성하는 제 2 도전 도막 형성 공정과, 제 2 도전 도막의 가장자리부를 덮는 동시에 제 2 도전 도막의 가장자리부 이외의 상면을 노출시키도록 세라믹 슬러리를 도포하여 건조함으로써, 제 2 세라믹 도막을 형성하는 제 2 세라믹 도막 형성 공정을 구비하는 것을 특징으로 한다.

본 발명에 따른 적층형 인덕터의 제조 방법에서는, 제 1 도전 도막의 가장자리부를 덮는 동시에 제 1 도전 도막의 가장자리부 이외의 상면을 노출시키도록 제 1 세라믹 도막을 형성하고, 제 1 도전 도막의 노출면 및 제 1 세라믹 도막상에, 제 1 도전 도막과 같은 패턴의 제 2 도전 도막을 형성하고, 제 2 도전 도막의 가장자리부를 덮는 동시에 제 2 도전 도막의 가장자리부 이외의 상면을 노출시키도록 제 2 세라믹 도막을 형성하고 있다. 따라서, 본 발명에 따른 적층형 인덕터의 제조 방법에 의하면, 도체 패턴이 갖는 둘레측면이 적층 방향을 따라서 오목부와 볼록부가 교대로 나란히 늘어선 요철면으로 되는 동시에, 이 둘레측면의 오목부에 적층체가 들어간 상태로 된 적층형 인덕터를 제조할 수 있게 된다. 그 결과, 소위 앵커 효과에 의해서, 적층체가 이 요철형상의 둘레측면으로부터 극히 박리하기 어려워지고, 적층체 중 적층 방향에서 서로 이웃하는 도체 패턴의 사이에 위치하고 있는 부분에 균열이 극히 발생하기 어려워진다. 따라서, 마이그레이션 현상에 의해서 서로 이웃하는 도체 패턴끼리가 단락하여 버릴 우려가 크게 저감되어 있다.

바람직하게는, 제 1 세라믹 도막 형성 공정에서는, 제 1 세라믹 도막의 그린시트로부터의 높이가 제 1 도전 도막의 그린시트로부터의 높이보다도 높아지도록, 제 1 세라믹 도막을 형성하고, 제 2 세라믹 도막 형성 공정에서는, 제 2의 세라믹 도막의 그린시트로부터의 높이가 제 2 도전 도막의 그린시트로부터의 높이보다도 높아지도록, 제 2 세라믹 도막을 형성한다. 이렇게 하면, 복수의 그린시트를 적층한 경우에, 그린시트 적층체 전체를 균일하게 압착할 수 있게 된다. 그 결과, 제조되는 적층형 인덕터에 있어서, 층간 박리의 발생을 충분히 억제하는 것이 가능해진다.

더욱 바람직하게는, 그린시트 준비 공정의 후에 또한 제 1 도전 도막 형성 공정의 전에, 그린시트에, 두께 방향으로 관통하는 스루홀을 형성하는 스루홀 형성 공정을 더 구비하고, 제 1 도전 도막 형성 공정에서는, 도체 페이스트를 스루홀에 충전하는 동시에 그린시트 상에 소정의 패턴으로 도체 페이스트를 도포하여 건조함으로써, 띠형상의 제 1 도전 도막을 형성하고, 제 2 세라믹 도막 형성 공정의 후에, 제 2 도전 도막의 노출면 상에 있어서 제 2 도전 도막의 단부에만 도체 페이스트를 도포하여 건조함으로써, 그린시트로부터의 높이가 세라믹 도막의 그린시트로부터의 높이보다도 높은 접속용 도전 도막을 형성하는 접속용 도전 도막 형성 공정을 더 구비한다. 이렇게 하면, 복수의 그린시트를 적층한 경우에, 하나의 그린시트에 있어서의 제 2 도전 도막의 노출면 상에 형성되어 있는 접속용 도전 도막이 상기 하나의 그린시트와 서로 이웃하는 다른 그린시트에 의해서 눌려지고, 이 접속용 도전 도막에 의해서, 하나의 그린시트에 있어서의 제 2 도전 도막과, 다른 그린시트에 있어서의 제 1 도전 도막중 다른 그린시트에 형성된 스루홀에 충전된 부분이 확실하게 접속되어, 접속 신뢰성이 크게 향상한다. 따라서, 층간 박리의 발생의 억제와 접속 불량의 저감을 양립하는 것이 가능해진다.

또한 더욱 바람직하게는, 접속용 도전 도막의 소성 시에 있어서의 수축률은, 도전 도막의 소성 시에 있어서의 수축률보다도 작다. 이렇게 하면, 소성 시에, 접속용 도전 도막이 수축하기 어려워지기 때문에, 소성 후에 있어서도, 하나의 그린시트에 있어서의 제 2 도전 도막과, 그 밖의 그린시트에 있어서의 제 1 도전 도막중 다른 그린시트에 형성된 스루홀에 충전된 부분과의 접속을 확실하게 유지할 수 있게 된다. 그 결과, 접속 불량을 더욱 저감하는 것이 가능해진다.

또한, 본 발명에 따른 적층형 인덕터의 제조 방법은, 그린시트를 준비하는 그린시트 준비 공정과, 그린시트에, 두께 방향으로 관통하는 스루홀을 형성하는 스루홀 형성 공정과, 도체 페이스트를 스루홀에 충전하는 동시에 그린시트 상에 소정의 패턴으로 도체 페이스트를 도포하여 건조함으로써, 띠형상의 제 1 도전 도막을 형성하는 제 1 도전 도막 형성 공정과, 제 1 도전 도막의 가장자리부를 덮는 동시에 제 1 도전 도막의 가장자리부 이외의 상면을 노출시키도록 세라믹 슬러리를 도포하여 건조함으로써, 그린시트로부터의 높이가 제 1 도전 도막의 그린시트로부터의 높이보다도 높은 제 1 세라믹 도막을 형성하는 제 1 세라믹 도막 형성 공정과, 띠형상의 제 n(단, n은 2 이상의 정수)의 도전 도막을 형성하는 제 n 도전 도막 형성 공정과, 제 n 세라믹 도막을 형성하는 제 n 세라믹 도막 형성 공정과, 접속용 도전 도막 형성 공정을 구비하고, 제 n 도전 도막 형성 공정에서는, 제 m(단, m은, m=n-1을 만족시키는 정수)의 도전 도막의 노출면 및 제 m 세라믹 도막상에 소정의 패턴으로 도체 페이스트를 도포하여 건조함으로써, 적층 방향으로부터 보았을 때에 제 m 도전 도막과 겹치는 동시에 그린시트로부터의 높이가 제 m 세라믹 도막의 그 린시트로부터의 높이보다도 높아지도록, 제 n 도전 도막을 형성하고, 제 n 세라믹 도막 형성 공정에서는, 제 n 도전 도막의 가장자리부를 덮는 동시에 제 n 도전 도막의 가장자리부 이외의 상면을 노출시키도록 세라믹 슬러리를 도포하여 건조함으로써, 그린시트로부터의 높이가 제 n 도전 도막의 그린시트로부터의 높이보다도 높아지도록, 제 n 세라믹 도막을 형성하고, 접속용 도전 도막 형성 공정에서는, 제 n 도전 도막의 노출면 상으로서 도전 도막의 단부에만 도체 페이스트를 도포하여 건조함으로써, 그린시트로부터의 높이가 제 n 세라믹 도막의 그린시트로부터의 높이보다도 높은 접속용 도전 도막을 형성하는 것을 특징으로 한다.

본 발명에 따른 적층형 인덕터의 제조 방법에서는, 제 m 도전 도막의 가장자리부를 덮는 동시에 제 m 도전 도막의 가장자리부 이외의 상면을 노출시키도록 제 m 세라믹 도막을 형성하고, 제 m 도전 도막의 노출면 및 제 m 세라믹 도막상에, 제 m 도전 도막과 동일한 패턴의 제 n 도전 도막을 형성하고, 제 n 도전 도막의 가장자리부를 덮는 동시에 제 n 도전 도막의 가장자리부 이외의 상면을 노출시키도록 제 n 세라믹 도막을 형성하고 있다. 따라서, 본 발명에 따른 적층형 인덕터의 제조 방법에 의하면, 도체 패턴이 갖는 둘레측면이 적층 방향을 따라서 오목부와 볼록부가 교대로 나란히 늘어선 요철면으로 되는 동시에, 이 둘레측면의 오목부에 적층체가 들어간 상태로 된 적층형 인덕터를 제조할 수 있게 된다. 그 결과, 소위 앵커 효과에 의해서, 적층체가 이 요철형상의 둘레측면으로부터 극히 박리하기 어려워지고, 적층체 중 적층 방향에서 서로 이웃하는 도체 패턴의 사이에 위치하고 있는 부분에 균열이 극히 발생하기 어려워진다. 따라서, 마이그레이션 현상에 의해서 서로 이웃하는 도체 패턴끼리가 단락하여 버릴 우려가 크게 저감되어 있다.

또한, 본 발명에 따른 적층형 인덕터의 제조 방법에서는, 제 n 도전 도막의 가장자리부를 덮는 동시에 도전 도막의 가장자리부 이외의 상면을 노출시키도록 제 n 세라믹 도막을 형성하고 있고, 제 n 세라믹 도막의 그린시트로부터의 높이가 제 n 도전 도막의 그린시트로부터의 높이보다도 높아지고 있다. 따라서, 도체 패턴의 주위를 둘러싸도록 보조 자성 재료층을 형성하고 있던 종래의 제조 방법과 비교하여, 복수의 그린시트를 적층한 경우에, 하나의 그린시트 상에 형성된 제 n 세라믹 도막과 상기 하나의 그린시트와 서로 이웃하는 다른 그린시트가 접촉하는 면적이 늘어나고, 또한, 제 n 도전 도막의 가장자리부에 의해서, 하나의 그린시트 상에 형성된 제 n 세라믹 도막과 상기 하나의 그린시트와 서로 이웃하는 다른 그린시트가 더욱 강하게 가압되는 것과도 서로 어울려, 제조되는 적층형 인덕터에 있어서 층간 박리가 발생하기 어려워진다. 또한, 본 발명에 따른 적층형 인덕터의 제조 방법에서는, 제 n 도전 도막의 노출면 상에, 그린시트로부터의 높이가 제 n 세라믹 도막의 그린시트로부터의 높이보다도 높은 접속용 도전 도막을 형성하고 있다. 따라서, 복수의 그린시트를 적층한 경우에, 하나의 그린시트에 있어서의 제 n 도전 도막의 노출면 상에 형성되어 있는 접속용 도전 도막이 상기 하나의 그린시트와 서로 이웃하는 것 외의 그린시트에 의해서 눌려지고, 이 접속용 도전 도막에 의해서, 하나의 그린시트에 있어서의 제 n 도전 도막과, 다른 그린시트에 있어서의 제 1 도전 도막중 다른 그린시트에 형성된 스루홀에 충전된 부분이 확실하게 접속되고, 접속 신뢰성이 크게 향상된다. 따라서, 층간 박리의 발생의 억제와 접속 불량의 저감을 양립하는 것이 가능해진다.

바람직하게는, 접속용 도전 도막의 소성 시에 있어서의 수축률은, 제 1 내지 제 n 도전 도막의 소성 시에 있어서의 수축률보다도 작다. 이렇게 하면, 소성 시에, 접속용 도전 도막이 수축하기 어려워지기 때문에, 소성 후에 있어서도, 하나의 그린시트에 있어서의 제 n 도전 도막과, 다른 그린시트에 있어서의 제 1 도전 도막중 다른 그린시트에 형성된 스루홀에 충전된 부분과의 접속을 확실하게 유지할 수 있게 된다. 그 결과, 접속 불량을 보다 저감하는 것이 가능해진다.

본 발명에 의하면, 도체 패턴의 두께가 큰 경우라도, 적층체 중 적층 방향에서 서로 이웃하는 도체 패턴의 사이에 위치하고 있는 부분에 균열이 극히 발생하기 어려운 적층형 인덕터 및 그 제조 방법을 제공할 수 있다.

본 발명의 적합한 실시형태에 관해서, 도면을 참조하여 설명한다. 또, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 사용하기로 하고, 중복하는 설명은 생략한다.

(적층형 인덕터의 구성)

우선, 도 1 내지 도 5를 참조하여, 본 실시형태에 따른 적층형 인덕터(10)의 구성에 관해서 설명한다. 적층형 인덕터(10)는, 도 1 및 도 2에 도시되는 바와 같이, 대략 직방체형상의 적층체(12)와, 적층체(12)의 긴변 방향의 양측면에 각각 형성된 한 쌍의 외부 전극(14, 16)과, 적층체(12)의 내부에 있어서 도체 패턴(C1 내 지 C12)이 각각 서로 전기적으로 접속되어 이루어지는 코일(L)을 구비한다.

적층체(12)는, 서로 대략 평행하게 되도록 대향하는 한 쌍의 주면(12a, 12b)을 갖는다. 주면(12a, 12b) 중의 한쪽은, 적층형 인덕터(10)가 외부기판(도시하지 않음)에 실장되었을 때에, 상기 외부기판에 대향하는 면이다.

적층체(12)는, 도 2에 도시되는 바와 같이, 자성체층(A1 내지 A4),비자성체층(B1), 자성체층(A5 내지 A7), 비자성체층(B2) 및 자성체층(A8 내지 A12)이 이러한 순서로 적층됨으로써 구성된다. 즉, 자성체층(A1)의 상면이 적층체(12)의 주면(12a)을 구성하고, 자성체층(A12)의 하면이 적층체(12)의 주면(12b)을 구성하게 되고(도 2 참조), 주면(12a, 12b)의 대향 방향(이하, 대향 방향이라고 부름)은 본 실시형태에 있어서 적층체(12; 자성체층(A1 내지 A12) 및 비자성체층(B1, B2))의 적층 방향(이하, 적층 방향이라고 부름)과 일치한다.

자성체층(A1 내지 A12), 비자성체층(B1, B2) 및 후술하는 자성체막(F1 내지 F10)은, 전기절연성을 갖는 절연체로서 기능한다. 자성체층(A1 내지 A12) 및 자성체막(F1 내지 F10)은, 예를 들면, Ni-Cu-Zn계 페라이트, Cu-Zn계 페라이트 또는 Ni-Cu-Zn-Mg계 페라이트 등의 페라이트를 사용하여 형성할 수 있다. 비자성체층(B1, B2)은, 예를 들면, Cu-Zn계 비자성 페라이트 등의 비자성 페라이트를 사용하여 형성할 수 있다. 실제의 적층형 인덕터(1)에서는, 자성체층(A1 내지 A12), 비자성체층(B1, B2) 및 자성체막(F1 내지 F10)의 경계를 시인할 수 없을 정도로 일체화되어 있다.

자성체층(A2)의 표면에는, 도체 패턴(C1) 및 인출 도체(D1)가 형성되어 있 다. 도체 패턴(C1)은, 코일(L)의 일단에 위치하도록 배치되어 있다. 도체 패턴(C1)의 일단에는, 인출 도체(D1)가 일체적으로 형성되어 있다. 인출 도체(D1)는, 자성체층(A2)의 외부 전극(12)이 형성되는 측의 가장자리로 끌려나오고, 그 단부가 자성체층(A2)의 단면으로 노출되어 있다. 따라서, 도체 패턴(C1)은, 인출 도체(D1)를 통하여, 외부 전극(12)과 전기적으로 접속된다. 도체 패턴(C1)의 타단은, 자성체층(A2)을 두께 방향으로 관통하여 형성된(즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E1)와 전기적으로 접속된다. 따라서, 도체 패턴(C1)은, 적층된 상태에서, 스루홀 도체(E1) 및 접속 도체(G1; 상세한 것은 후술함)를 통하여, 대응하는 도체 패턴(C2)과 전기적으로 접속된다.

자성체층(A3)의 표면에는 도체 패턴(C2) 및 자성체막(F1)이 형성되어 있다. 도체 패턴(C2)은, 띠형상을 보이고 있고, 코일(L)의 약 1턴에 상당하고, 자성체층(A3)상에서 스파이럴(spiral) 형상으로 권회(券回)되어 있다. 도체 패턴(C2)의 일단에는, 그 표면에 접속 도체(G1)가 설치되어 있고, 이 접속 도체(G1)는, 적층된 상태에서, 스루홀 도체(E1)와 접속되어 있다. 요컨대, 도체 패턴(C2)은, 접속 도체(G1)를 통하여 스루홀 도체(E1)와 접속되는 단부를 갖고 있다. 도체 패턴(C2)의 타단은, 자성체층(A3)을 두께 방향으로 관통하여 형성된(즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E2)와 전기적으로 접속된다. 따라서, 도체 패턴(C2)은, 적층된 상태에서, 스루홀 도체(E2) 및 접속 도체(G2; 상세한 것은 후술함)를 통하여, 대응하는 도체 패턴(C3)과 전기적으로 접속된다.

자성체층(A4)의 표면에는 도체 패턴(C3) 및 자성체막(F2)이 형성되어 있다. 도체 패턴(C3)은, 띠형상을 보이고 있고, 코일(L)의 약 1턴에 상당하고, 자성체층(A4)상에서 스파이럴형상으로 권회되어 있다. 도체 패턴(C3)의 일단에는, 그 표면에 접속 도체(G2)가 설치되어 있고, 이 접속 도체(G2)는, 적층된 상태에서, 스루홀 도체(E2)와 접속되어 있다. 요컨대, 도체 패턴(C3)은, 접속 도체(G2)를 통하여 스루홀 도체(E2)와 접속되는 단부를 갖고 있다. 도체 패턴(C3)의 타단은, 자성체층(A4)을 두께 방향으로 관통하여 형성된(즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E3)와 전기적으로 접속된다. 따라서, 도체 패턴(C3)은, 적층된 상태에서, 스루홀 도체(E3) 및 접속 도체(G3; 상세한 것은 후술함)를 통하여, 대응하는 도체 패턴(C4)과 전기적으로 접속된다.

비자성체층(B1)의 표면에는 도체 패턴(C4) 및 자성체막(F3)이 형성되어 있다. 도체 패턴(C4)은, 띠형상을 보이고 있고, 코일(L)의 약 1턴에 상당하고, 비자성체층(B1)상에서 스파이럴형상으로 권회되어 있다. 도체 패턴(C4)의 일단에는, 그 표면에 접속 도체(G3)가 설치되어 있고, 이 접속 도체(G3)는, 적층된 상태에서, 스루홀 도체(E3)와 접속되어 있다. 요컨대, 도체 패턴(C4)은, 접속 도체(G3)를 통하여 스루홀 도체(E3)와 접속되는 단부를 갖고 있다. 도체 패턴(C4)의 타단은, 비자성체층(B1)을 두께 방향으로 관통하여 형성된(즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E4)와 전기적으로 접속된다. 따라서, 도체 패턴(C4)은, 적층된 상태에서, 스루홀 도체(E4) 및 접속 도체(G4; 상세한 것은 후술함)를 통하여, 대응하는 도체 패턴(C5)과 전기적으로 접속된다.

자성체층(A5)의 표면에는 도체 패턴(C5) 및 자성체막(F4)이 형성되어 있다. 도체 패턴(C5)은, 띠형상을 보이고 있고, 코일(L)의 약 1턴에 상당하고, 자성체층(A5)상에서 스파이럴형상으로 권회되어 있다. 도체 패턴(C5)의 일단에는, 그 표면에 접속 도체(G4)가 설치되어 있고, 이 접속 도체(G4)는, 적층된 상태에서, 스루홀 도체(E4)와 접속되어 있다. 요컨대, 도체 패턴(C5)은, 접속 도체(G4)를 통하여 스루홀 도체(E4)와 접속되는 단부를 갖고 있다. 도체 패턴(C5)의 타단은, 자성체층(A5)을 두께 방향으로 관통하여 형성된(즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E5)와 전기적으로 접속된다. 따라서, 도체 패턴(C5)은, 적층된 상태에서, 스루홀 도체(E5) 및 접속 도체(G5; 상세한 것은 후술함)를 통하여, 대응하는 도체 패턴(C6)과 전기적으로 접속된다.

자성체층(A6)의 표면에는 도체 패턴(C6) 및 자성체막(F5)이 형성되어 있다. 도체 패턴(C6)은, 띠형상을 보이고 있고, 코일(L)의 약 1턴에 상당하고, 자성체층(A6)상에서 스파이럴형상으로 권회되어 있다. 도체 패턴(C6)의 일단에는, 그 표면에 접속 도체(G5)가 설치되어 있고, 이 접속 도체(G5)는, 적층된 상태에서, 스루홀 도체(E5)와 접속되어 있다. 요컨대, 도체 패턴(C6)은, 접속 도체(G5)를 통하여 스루홀 도체(E5)와 접속되는 단부를 갖고 있다. 도체 패턴(C6)의 타단은, 자성체층(A6)을 두께 방향으로 관통하여 형성된(즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E6)와 전기적으로 접속된다. 따라서, 도체 패턴(C6)은, 적층된 상태에서, 스루홀 도체(E6) 및 접속 도체(G6; 상세한 것은 후술함)를 통하여, 대응하는 도체 패턴(C7)과 전기적으로 접속된다.

자성체층(A7)의 표면에는 도체 패턴(C7) 및 자성체막(F6)이 형성되어 있다. 도체 패턴(C7)은, 띠형상을 보이고 있고, 코일(L)의 약 1턴에 상당하고, 자성체층(A7)상에서 스파이럴형상으로 권회되어 있다. 도체 패턴(C7)의 일단에는, 그 표면에 접속 도체(G6)가 형성되어 있고, 이 접속 도체(G6)는, 적층된 상태에서, 스루홀 도체(E6)와 접속되어 있다. 요컨대, 도체 패턴(C7)은, 접속 도체(G6)를 통하여 스루홀 도체(E6)와 접속되는 단부를 갖고 있다. 도체 패턴(C7)의 타단은, 자성체층(A7)을 두께 방향으로 관통하여 형성된(즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E7)와 전기적으로 접속된다. 따라서, 도체 패턴(C7)은, 적층된 상태에서, 스루홀 도체(E7) 및 접속 도체(G7; 상세한 것은 후술함)를 통하여, 대응하는 도체 패턴(C8)과 전기적으로 접속된다.

비자성체층(B2)의 표면에는 도체 패턴(C8) 및 자성체막(F7)이 형성되어 있다. 도체 패턴(C8)은, 띠형상을 보이고 있고, 코일(L)의 약 1턴에 상당하고, 비자성체층(B2)상에서 스파이럴형상으로 권회되어 있다. 도체 패턴(C8)의 일단에는, 그 표면에 접속 도체(G7)가 설치되어 있고, 이 접속 도체(G7)는, 적층된 상태에서, 스루홀 도체(E7)와 접속되어 있다. 요컨대, 도체 패턴(C8)은, 접속 도체(G7)를 통하여 스루홀 도체(E7)와 접속되는 단부를 갖고 있다. 도체 패턴(C8)의 타단은, 비자성체층(B2)을 두께 방향으로 관통하여 형성된(즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E8)와 전기적으로 접속된다. 따라서, 도체 패턴(C8)은, 적층된 상태에서, 스루홀 도체(E8) 및 접속 도체(G8; 상세한 것은 후술함)를 통하여, 대응하는 도체 패턴(C9)과 전기적으로 접속된다.

자성체층(A8)의 표면에는 도체 패턴(C9) 및 자성체막(F8)이 형성되어 있다. 도체 패턴(C9)은, 띠형상을 보이고 있고, 코일(L)의 약 1턴에 상당하고, 자성체층(A8)상에서 스파이럴형상으로 권회되어 있다. 도체 패턴(C9)의 일단에는, 그 표면에 접속 도체(G8)가 설치되어 있고, 이 접속 도체(G8)는, 적층된 상태에서, 스루홀 도체(E8)와 접속되어 있다. 요컨대, 도체 패턴(C9)은, 접속 도체(G8)를 통하여 스루홀 도체(E8)와 접속되는 단부를 갖고 있다. 도체 패턴(C9)의 타단은, 자성체층(A8)을 두께 방향으로 관통하여 형성된 (즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E9)와 전기적으로 접속된다. 따라서, 도체 패턴(C9)은, 적층된 상태에서, 스루홀 도체(E9) 및 접속 도체(G9; 상세한 것은 후술함)를 통하여, 대응하는 도체 패턴(C10)과 전기적으로 접속된다.

자성체층(A9)의 표면에는 도체 패턴(C10) 및 자성체막(F9)이 형성되어 있다. 도체 패턴(C10)은, 띠형상을 보이고 있고, 코일(L)의 약 1턴에 상당하고, 자성체층(A9)상에서 스파이럴형상으로 권회되어 있다. 도체 패턴(C10)의 일단에는, 그 표면에 접속 도체(G9)가 설치되어 있고, 이 접속 도체(G9)는, 적층된 상태에서, 스루홀 도체(E9)와 접속되어 있다. 요컨대, 도체 패턴(C10)은, 접속 도체(G9)를 통하여 스루홀 도체(E9)와 접속되는 단부를 갖고 있다. 도체 패턴(C10)의 타단은, 자성체층(A9)을 두께 방향으로 관통하여 형성된(즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E10)와 전기적으로 접속된다. 따라서, 도체 패턴(C10)은, 적층된 상태에서, 스루홀 도체(E10) 및 접속 도체(G10; 상세한 것은 후술함)를 통하여, 대응하는 도체 패턴(C11)과 전기적으로 접속된다.

자성체층(A10)의 표면에는 도체 패턴(C11) 및 자성체막(F10)이 형성되어 있 다. 도체 패턴(C11)은, 띠형상을 보이고 있고, 코일(L)의 약 3/8 턴에 상당하고, 자성체층(A10)상에서 L자형으로 형성되어 있다. 도체 패턴(C11)의 일단에는, 그 표면에 접속 도체(G10)가 설치되어 있고, 이 접속 도체(G10)는, 적층된 상태에서, 스루홀 도체(E10)와 접속되어 있다. 요컨대, 도체 패턴(C11)은, 접속 도체(G10)를 통하여 스루홀 도체(E10)와 접속되는 단부를 갖고 있다. 도체 패턴(C11)의 타단은, 자성체층(A10)을 두께 방향으로 관통하여 형성된 (즉, 적층 방향을 따라서 연장된) 원주형상의 스루홀 도체(E11)와 전기적으로 접속된다. 따라서, 도체 패턴(C11)은, 적층된 상태에서, 스루홀 도체(E11)를 통하여, 대응하는 도체 패턴(C12)과 전기적으로 접속된다.

자성체층(A11)의 표면에는, 도체 패턴(C12) 및 인출 도체(D2)가 형성되어 있다. 도체 패턴(C12)의 일단에는, 적층된 상태에서 스루홀 전극(E11)과 전기적으로 접속되는 영역이 포함되어 있다. 도체 패턴(C12)의 타단에는, 인출 도체(D2)가 일체적으로 형성되어 있다. 인출 도체(D2)는, 자성체층(A11)의 외부 전극(14)이 형성되는 측의 가장자리로 끌려나오고, 그 단부가 자성체층(A11)의 단면에 노출되어 있다. 따라서, 도체 패턴(C12)은, 인출 도체(D2)를 통하여, 외부 전극(14)과 전기적으로 접속된다.

여기에서, 도 3 내지 도 5를 참조하여, 도체 패턴(C2 내지 C11)의 구성에 대해서 보다 상세하게 설명한다. 또, 도 3 내지 도 5에서는 도체 패턴(C2 내지 C11)중 일부만을 도시하고 있지만, 이하에 기술하는 도체 패턴(C2 내지 C11)의 구성은 모두 공통되고 있다.

도체 패턴(C2 내지 C11)은, 그 두께가 20㎛ 이상이 되도록 설정되어 있고, 그 두께가 40㎛ 내지 80㎛ 정도가 되도록 설정되어 있으면 바람직하다. 도체 패턴(C2 내지 C11)의 두께가 20㎛ 미만으로 되면, 도체 패턴(C2 내지 C11)의 단면적이 상대적으로 작아지고, 적층형 인덕터(10)의 직류 저항값이 커지는 경향이 있고, 이러한 적층형 인덕터(10)는 대전류 용도로서 적합하지 않다.

도체 패턴(C2 내지 C11)은, 적층 방향에서 서로 대향하는 한 쌍의 광폭면(S1, S2)과, 이 한 쌍의 광폭면(S1, S2)의 전체 둘레에 걸쳐 광폭면(S1)과 광폭면(S2)을 연결하는 둘레측면(S3)을 갖고 있다. 도체 패턴(C2 내지 C11)은, 광폭면(S1)이 주면(12a) 근처가 되는 동시에 광폭면(S2)이 주면(12b) 근처가 되도록, 적층체(12) 내에 배치되어 있다(도 4 참조).

도체 패턴(C2 내지 C11)의 둘레측면(S3)은, 도 3 내지 도 5에 도시되는 바와 같이, 오목부(18a)와 볼록부(18b)가 적층 방향을 따라서 교대로 나란히 늘어선 요철면으로 되어 있다. 오목부(18a) 및 볼록부(18b)는, 둘레측면(S3)의 전체 둘레에 걸쳐서, 둘레측면(S3)의 둘레방향을 따르도록 연장되어 있다. 오목부(18a)에는, 도 4 및 도 5에 도시되는 바와 같이, 적층체(12; 자성체막(F1 내지 F10))의 일부가 들어가 있다. 그 때문에, 도체 패턴(C2 내지 C11)은, 도 5에 도시되는 바와 같이, 적층 방향으로부터 보았을 때에, 적층체(12; 자성체막(F1 내지 F10))중 오목부(18a)에 들어간 부분과 도체 패턴(C2 내지 C11)이 겹치고 있는 중복 부분(20a)과, 중복 부분(20a) 이외의 부분인 비중복 부분(20b)을 갖고 있다. 한편, 볼록부(18b)는, 그 선단이 테이퍼 형상으로 되어 있다. 볼록부(18b)의 선단은, 적층 방향으로부터 보았을 때에 광폭면(S1, S2)의 가장자리와 대략 일치하고 있다. 따라서, 오목부(18a)의 바닥은, 적층 방향으로부터 보았을 때에 광폭면(S1, S2)과 겹치고 있다.

도체 패턴(C2 내지 C11)의 폭(W1; 도 5 참조)은, 60㎛보다도 커지도록 설정되어 있고, 200㎛ 내지 300㎛ 정도가 되도록 설정되어 있으면 바람직하다. 중복 부분(20a)의 폭(W2; 도 5 참조)은, 20㎛ 이상이고 또한 비중복 부분(20b)의 폭(W3; 도 5 참조)보다도 작아지도록 설정되어 있다. 중복 부분(20a)의 폭(W2)이 20㎛ 미만이면, 둘레측면(S3)이 요철형상으로 되어 있음으로써 생기는 앵커 효과(요철형상의 둘레측면(S3)으로부터 적층체(12)가 박리하기 어려워지는 효과)가 충분히 발휘되지 않는 경향이 있다. 중복 부분(20a)의 폭(W2)이 비중복 부분(20b)의 폭(W3) 이상이면, 도체 패턴(C2 내지 C11)의 단면적이 상대적으로 작아지고, 적층형 인덕터(10)의 직류 저항값이 커지는 경향이 있고, 이러한 적층형 인덕터(10)는 대전류 용도로서 적합하지 않다.

도체 패턴(C2 내지 C11)의 광폭면(S1)중 중복 부분(20a)에 있어서의 영역(S1a)은, 도 5에 도시되는 바와 같이, 적층체(12; 자성체막(F1 내지 F10))와 접하고 있다. 한편, 도체 패턴(C2 내지 C11)의 광폭면(S1)중 비중복 부분(20b)에서의 영역(S1b)은, 도 5에 도시되는 바와 같이, 적층체(12; 자성체막(F1 내지 F10))와는 접하고 있지 않다. 또한, 영역(S1b) 중 스루홀 도체(E1 내지 E10)에 대응하는 부분에는, 원주형상 또는 절두반구형상(절두반구형상)을 보이고, 또한, 적층 방향으로부터 보았을 때에 스루홀 도체(E1 내지 E10)보다도 큰 접속 도체(G1 내지 G10)가 배치되어 있다. 요컨대, 접속 도체(G1 내지 G10)는, 도체 패턴(C2 내지 C11)의 단부에만 설치되어 있다. 또, 접속 도체(G1 내지 G10)가 배치되어 있는 부분을 제외한 영역(S1b; 즉, 도 3에 있어서 사선으로 나타나는 영역)의 일부와, 적층체(12)의 사이에는, 공극(V)이 형성되어 있다(도 5 참조).

도체 패턴(C2 내지 C11)의 광폭면(S2)은, 도 3 내지 도 5에 도시되는 바와 같이, 그 전체면 또는 대부분이 적층체(12)와 접하고 있다.

또, 상술한 도체 패턴(C1 내지 C12) 및 인출 도체(D1, D2)는, 예를 들면, Ag 등의 금속재료를 사용하여 형성할 수 있다. 또한, 상술한 도체 패턴(C1, C12) 및 인출 도체(D1, D2)는, 그 두께를 10㎛ 내지 25㎛ 정도로 설정할 수 있고, 상술한 도체 패턴(C1, C12)은, 그 폭을 200㎛ 내지 300㎛ 정도로 설정할 수 있다.

(적층형 인덕터의 제조 방법)

계속해서, 도 6 내지 도 9를 참조하여, 본 실시형태에 따른 적층형 인덕터(10)의 제조 방법에 관해서 설명한다. 또, 도 6 내지 도 9에서는 후술하는 자성체 그린시트(GS1) 및 비자성체 그린시트(GS2)중 일부만을 도시하지만, 자성체 그린시트(GS1)상 또는 비자성체 그린시트(GS2)상에 후술하는 도전 도막(H1 내지 H4) 및 자성체 도막(I1 내지 I4)을 형성하는 공정은 모두 공통되고 있다.

우선, 자성체 슬러리, 비자성체 슬러리, 도체 페이스트 및 접속용 도체 페이스트를 준비한다. 구체적으로는, 자성체 슬러리는, 예를 들면, Ni-Cu-Zn계 페라이트 분말, Cu-Zn계 페라이트 분말 또는 Ni-Cu-Zn-Mg계 페라이트 분말 등의 자성체 분말을, 바인더 및 용제와 함께 혼련(混練)함으로써 얻어진다. 비자성체 슬러리 는, 예를 들면, Cu-Zn계 비자성 페라이트 분말 등의 비자성체 분말을, 바인더 및 용제와 함께 혼련함으로써 얻어진다. 도체 페이스트 및 접속용 도체 페이스트는, 예를 들면, 도체 분말을 바인더 및 유기용제와 함께 소정의 비율로 배합한 후, 혼련함으로써 작성된다. 도체 분말로서는, 통상, Ag, Ag 합금, Cu, Cu 합금 등을 사용할 수 있지만, 저항률이 작은 Ag를 사용하면 보다 바람직하다. 또, 혼련에는, 3본 롤, 호모지나이저, 샌드밀 등을 사용할 수 있다. 또한, 접속용 도체 페이스트의 소성 후 축률(縮率)이 도체 페이스트의 소성 후 축률보다도 낮아지도록 하기 위해서, 도체 페이스트와 접속용 도체 페이스트로, 예를 들면, 바인더 및 용제의 종류, 양을 바꾸고 있다.

계속해서, 예를 들면 닥터 블레이드법이나 인쇄법을 사용하여, 자성체 슬러리를 PET 필름 등의 지지체 상에 도포하고, 자성체층(A1 내지 A12)이 되는 자성체 그린시트(GS1; 도 9 참조)를 형성한다. 또한, 예를 들면 닥터 블레이드법이나 인쇄법을 사용하여, 비자성체 슬러리를 PET 필름 등의 지지체 상에 도포하고, 비자성체층(B1, B2)이 되는 비자성체 그린시트(GS2; 도 6 내지 도 9 참조)를 형성한다. 이들의 자성체 그린시트(GS1) 및 비자성체 그린시트(GS2)의 두께는, 예를 들면 10㎛ 내지 30㎛ 정도로 설정할 수 있다. 그리고, 레이저 가공 등에 의해서, 자성체 그린시트(GS1) 및 비자성체 그린시트(GS2)를 두께 방향으로 관통하는 스루홀(TH; 관통구멍, 도 9 참조)을 소정 위치에 형성하고, 이 스루홀(TH)에 도체 페이스트를 충전한다.

계속해서, 자성체층(A2)이 되는 자성체 그린시트(GS1)상에 도체 페이스트를 소정의 패턴으로 도포하고, 40℃ 내지 80℃ 정도에서 1시간 미만 건조함으로써, 도체 패턴(C1) 및 인출 도체(D1)가 되는 띠형상의 도전 도막을 형성한다. 마찬가지로, 자성체층(A11)이 되는 자성체 그린시트(GS1)상에 도체 페이스트를 소정의 패턴으로써 도포하여 건조함으로써, 도체 패턴(C12) 및 인출 도체(D2)가 되는 띠형상의 도전 도막을 형성한다. 이들의 도체 패턴(C1, C12) 및 인출 도체(D1, D2)가 되는 도전 도막은, 그 두께를 10㎛ 내지 25㎛ 정도로 설정할 수 있고, 이들의 도체 패턴(C1, C12)이 되는 도전 도막은, 그 폭을 200㎛ 내지 300㎛ 정도로 설정할 수 있다.

계속해서, 자성체층(A3 내지 A10)이 되는 자성체 그린 시트(GS1)상 및 비자성체층(B1, B2)이 되는 비자성체 그린시트(GS2)상에, 도체 패턴(C2 내지 C11)이 되는 도전 도막 및 자성체막(F1 내지 F10)이 되는 자성체 도막을 각각 형성한다. 구체적으로는, 우선, 도 6에 도시되는 바와 같이 자성체층(A3 내지 A10)이 되는 자성체 그린시트(GS1)상 및 비자성체층(B1, B2)이 되는 비자성체 그린시트(GS2)상에 각각 도체 페이스트를 소정의 패턴으로써 도포하고, 40℃ 내지 80℃ 정도에서 1시간 미만 건조함으로써, 띠형상의 도전 도막(H1)을 형성한다. 이 도전 도막(H1)은, 그 두께를 15㎛ 내지 30㎛ 정도로 설정할 수 있고, 그 폭을 200㎛ 내지 300㎛ 정도로 설정할 수 있다.

그리고, 도전 도막(H1)의 가장자리부(H1a)를 덮는 동시에 도전 도막(H1)의 가장자리부(H1a) 이외의 중앙부(H1b)의 상면을 노출시키도록 자성체 슬러리를 도포하고, 40℃ 내지 80℃ 정도에서 1시간 미만 건조함으로써, 자성체 도막(I1)을 형성 한다. 이 자성체 도막(I1)의 두께는, 도전 도막(H1)의 두께보다도 커지도록 설정되어 있고, 20㎛ 내지 40㎛ 정도로 설정되어 있으면 바람직하다. 요컨대, 자성체 도막(I1)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이는, 도전 도막(H1)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이보다도 높아지고 있다.

도전 도막(H1)의 가장자리부(H1a)의 폭(T1)은, 20㎛ 내지 40㎛ 정도로 설정되어 있으면 바람직하다. 도전 도막(H1)의 중앙부(H1b)의 폭(T2)은, 150㎛ 내지 270㎛ 정도로 설정되어 있으면 바람직하다.

다음에, 도 7에 도시되는 바와 같이, 도전 도막(H1)의 노출면 및 자성체 도막(I1)상에, 도체 페이스트를 도전 도막(H1)과 동일한 패턴으로 도포하고, 40℃ 내지 80℃ 정도에서 1시간 미만 건조함으로써, 띠형상의 도전 도막(H2)을 형성한다. 이 도전 도막(H2)은, 그 두께 및 그 폭을 도전 도막(H1)과 동일한 정도로 설정할 수 있다.

그리고, 도전 도막(H2)의 가장자리부(H2a)를 덮는 동시에 도전 도막(H2)의 가장자리부(H2a) 이외의 중앙부(H2b)의 상면을 노출시키도록 자성체 슬러리를 도포하고, 40℃ 내지 80℃ 정도에서 1시간 미만 건조함으로써, 자성체 도막(I2)을 형성한다. 이 자성체 도막(I2)의 두께는, 도전 도막(H2)의 두께보다도 커지도록 설정되어 있고, 자성체 도막(I1)의 두께와 동일한 정도로 설정되어 있으면 바람직하다. 요컨대, 자성체 도막(I2)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이는, 도전 도막(H2)의 자성체 그린시트(GS1) 또는 비자성체 그린시 트(GS2)로부터의 높이보다도 높아지고 있다.

다음에, 도 7에 도시되는 바와 같이, 도전 도막(H2) 및 자성체 도막(I2)과 동일하게 하여, 도전 도막(H3), 자성체 도막(I3), 도전 도막(H4) 및 자성체 도막(I4)을 이러한 순서로 형성한다. 그 때문에, 자성체 도막(I1 내지 I4)중 가장 상방에 위치하는 자성체 도막(I4)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이는, 도전 도막(H1 내지 H4)중 가장 상방에 위치하는 도전 도막(H4)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이보다도 높아지고 있다.

계속해서, 도 8에 도시되는 바와 같이, 도전 도막(H1 내지 H4)중 가장 상방에 위치하는 도전 도막(H4)의 노출면 상에, 반구형상이 되도록 접속용 도체 페이스트를 도포하고, 40℃ 내지 80℃ 정도에서 1시간 미만 건조함으로써, 접속용 도전 도막(H5)을 형성한다. 요컨대, 접속용 도전 도막(H5)은, 자성체 도막(I4)상에 도포되지 않고, 도전 도막(H4)의 단부에만 형성되게 된다.

접속용 도전 도막(H5)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이는, 자성체 도막(I1 내지 I4)중 가장 상방에 위치하는 자성체 도막(I4)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이보다도 높아지고 있다. 접속용 도전 도막(H5)은, 그 두께를 10㎛ 내지 30㎛ 정도로 설정할 수 있다.

계속해서, 자성체층(A1 내지 A12)이 되는 자성체 그린시트(GS1) 및 비자성체층(B1, B2)이 되는 비자성체 그린시트(GS2)를 도 2에 도시되는 순서로 적층하고, 적층 방향으로 압력을 가하여 압착하고, 그린시트 적층체(도시하지 않음)를 형성한다. 이 때, 도 9에 도시되는 바와 같이, 접속용 도전 도막(H5)이 적층 방향으로 서로 이웃하는 다른 그린시트에 의해서 눌려지고, 접속용 도전 도막(H5)과, 상기 다른 그린시트에 있어서의 도전 도막(H1)중 상기 다른 그린시트의 스루홀(TH) 내에 충전된 부분이 접속되게 된다.

계속하여, 그린시트 적층체를 칩 단위로 절단한 후에, 850℃ 내지 900℃ 정도에서 10시간 이상 소성하고, 적층체(12)를 생성한다. 적층체(12)는, 예를 들면, 소성 후에 있어서의 긴변 방향의 길이가 2.5mm 정도, 폭이 2.0mm 정도, 높이가 1.0mm 정도가 되도록 한다. 이로써, 자성체 그린시트(GS1)가 각 자성체층(A1 내지 A12)이 되고, 비자성체 그린시트(GS2)가 각 비자성체층(B1, B2)이 되고, 도전 도막(H1 내지 H4)이 각 도체 패턴(C2 내지 C11)이 되고, 자성체 도막(I1 내지 I4)이 각 자성체막(F1 내지 F10)이 되고, 접속용 도전 도막(H5)이 각 접속 도체(G1 내지 G10)가 된다. 또, 도전 도막의 소성 시에 있어서의 수축률은 예를 들면 15% 내지 25% 정도로 설정되어 있고, 각 그린시트(GS1, GS2) 및 자성체 도막의 소성 시에 있어서의 수축률은 예를 들면 10% 내지 20% 정도로 설정되어 있다. 또한, 도체 페이스트와 접속용 도체 페이스트가 상기한 바와 같이 상이함으로써, 접속용 도전 도막(H5)의 소성 시에 있어서의 수축률은, 도전 도막의 소성 시에 있어서의 수축률보다도 작아져 있다.

계속해서, 이 적층체(12)에 외부 전극(14, 16)을 형성한다. 이로써, 적층형 인덕터(10)가 형성되게 된다. 외부 전극(14, 16)은, 적층체(12)의 긴변 방향의 양 측면에 Ag, Cu 또는 Ni를 주성분으로 하는 도체 페이스트를 각각 전사한 후에 소정 온도(예를 들면, 700 내지 800℃)에서 소결하고, 또한 전기도금을 실시함으로써 형성된다. 전기도금에는, 예를 들면 Cu, Ni 및 Sn을 사용할 수 있다.

(작용)

이상과 같은 본 실시형태에 있어서는, 도체 패턴(C2 내지 C11)이 갖는 둘레측면(S3)이, 오목부와 볼록부가 적층 방향을 따라서 교대로 나란히 늘어선 요철면으로 되어 있고, 이 둘레측면(S3)의 오목부(18a)에 적층체(12)의 일부가 들어가 있다. 따라서, 소위 앵커 효과에 의해서, 적층체(12)중 도체 패턴의 둘레측면(S3)과 접하는 부분이 이 요철형상의 둘레측면으로부터 극히 박리하기 어려워지고 있다. 그 결과, 도체 패턴(C2 내지 C11)의 두께가 큰(20㎛ 이상) 경우라도, 적층체(12)중 적층 방향에서 서로 이웃하는 도체 패턴의 사이에 위치하고 있는 부분에 균열이 극히 발생하기 어렵게 되어 있다. 따라서, 마이그레이션 현상에 의해서 서로 이웃하는 도체 패턴끼리가 단락하여 버릴 우려가 크게 저감되어 있다.

또한, 본 실시형태에 있어서는, 둘레측면(S3)의 볼록부(18b)가, 그 선단이 테이퍼 형상으로 되어 있다. 따라서, 적층체(12)중 도체 패턴의 둘레측면(S3)과 접하는 부분이 요철형상의 둘레측면(S3)으로부터 더욱 박리하기 어렵게 되어 있다.

또한, 접속 도체(G1 내지 G10)가 배치되어 있는 부분을 제외한 영역(S1b; 즉, 도 3에 있어서 사선으로 나타나는 영역)의 일부와, 적층체(12)와의 사이에는, 공극(V)이 형성되어 있다. 따라서, 통상, 공기의 비유전율이 적층체(12)의 비유전 율보다도 작기 때문에, 분포 용량이 작아진다. 그 결과, 고주파에 있어서의 손실을 작게 하는 것이 가능해진다.

또한, 본 실시형태에 있어서는, 각 도체 패턴(C2 내지 C11)이, 각 접속 도체(G1 내지 G10)를 통하여 스루홀 도체(E1 내지 E10)와 각각 접속되어 있다. 그리고, 각 접속 도체(G1 내지 G10)는, 적층 방향으로부터 보았을 때에, 각 스루홀 도체(E1 내지 E10)보다도 크고, 또한, 도체 패턴(C2 내지 C11)의 광폭면(S1)중 비중복 부분(20b)에서의 영역(S1b) 내에 배치되어 있다. 따라서, 도체 패턴(C2 내지 C11)과 스루홀 도체(E1 내지 E10)가 접속 도체(G1 내지 G10)에 의해서 확실하게 접속되기 때문에, 접속 신뢰성을 크게 향상시키는 것이 가능해지고 있다.

또한, 본 실시형태에 있어서는, 자성체 도막(I1 내지 I4)중 가장 상방에 위치하는 자성체 도막(I4)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이가, 도전 도막(H1 내지 H4)중 가장 상방에 위치하는 도전 도막(H4)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이보다도 높아지고 있다. 따라서, 그린시트 적층체 전체를 균일하게 압착할 수 있게 된다. 그 결과, 제조되는 적층형 인덕터(10)에 있어서, 층간 박리의 발생을 충분히 억제하는 것이 가능해진다.

그런데, 종래의 적층형 인덕터의 제조 방법에서는, 자성체 그린시트 상에, 도체 패턴의 주위를 둘러싸는 동시에 도체 패턴의 두께보다도 두꺼운 보조 자성 재료층을 형성하고 있었다(예를 들면, 일본 특허공보 제(평)7-123091호 참조). 그러나, 이렇게 하여 제조된 적층형 인덕터에 있어서는, 띠형상의 도체 패턴의 광폭면 중 한쪽의 광폭면이 적층체와 이격하여 버리고 있었다. 그로 인해, 적층 방향에서 서로 이웃하는 도체 패턴끼리가 스루홀 도체에 의해서 전기적으로 접속되지 않고, 접속 불량이 발생하여 버리는 경우가 있었다.

이에 대하여, 자성체 그린시트 상에, 도체 패턴의 주위를 둘러싸는 동시에 도체 패턴의 두께보다도 얇은 보조 자성 재료층을 형성하는 것도 생각된다. 그러나, 이 경우에는, 역시 그린시트가 적층된 그린시트 적층체 전체를 균일하게 압착할 수 없고, 제조된 적층형 인덕터에 있어서, 층간 박리가 생겨 버린다는 문제가 있었다.

이들을 본 실시형태에 비추어 설명하면 다음과 같이 된다. 즉, 도전 도막(H1 내지 H4)중 가장 상방에 위치하는 도전 도막(H4)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이와, 자성체 도막(I1 내지 I4)중 가장 상방에 위치하는 자성체 도막(I4)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이와의 차를, 도전 도막(H4)의 자성체 도막(I4)으로부터의 돌출량(X; 도 10a 참조)으로 규정한 경우, 도 10b에 도시되는 바와 같이, 돌출량(X)이 작을수록, 층간 박리 발생률은 작아지지만 단선 발생률이 높아지고, 한편, 돌출량(X)이 클수록, 단선 발생률은 작아지지만 층간 박리 발생률이 높아진다. 그로 인해, 종래에는, 층간 박리의 발생의 억제와 접속 불량의 저감을 양립하는 것이 곤란하였다.

그러나, 이상과 같은 본 실시형태에 있어서는, 도전 도막(H1 내지 H4)의 가장자리부를 덮는 동시에 도전 도막(H1 내지 H4)의 가장자리부 이외의 상면을 노출 시키도록 자성체 도막(I1 내지 I4)을 각각 형성하고 있고, 자성체 도막(I4)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이가 도전 도막(H4)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이보다도 높아지고 있다. 따라서, 돌출량(X)이 작아지기 때문에, 하나의 그린시트 상에 형성된 자성체 도막(I4)과 상기 하나의 그린시트와 서로 이웃하는 다른 그린시트가 접촉하는 면적이 늘어나고, 또한, 도전 도막(H4)의 가장자리부에 의해서, 자성체 도막(I4)과 다른 그린시트가 보다 강하게 가압되는 것과도 서로 어울려서, 적층형 인덕터(10)에 있어서 층간 박리가 발생하기 어려워진다. 또한, 본 실시형태에 있어서는, 도전 도막(H1 내지 H4)중 가장 상방에 위치하는 도전 도막(H4)의 노출면 상에 접속용 도전 도막(H5)을 형성하고 있고, 접속용 도전 도막(H5)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이가, 자성체 도막(I4)의 자성체 그린시트(GS1) 또는 비자성체 그린시트(GS2)로부터의 높이보다도 높아지고 있다. 따라서, 자성체층(A1 내지 A12)이 되는 자성체 그린시트(GS1) 및 비자성체층(B1, B2)이 되는 비자성체 그린시트(GS2)를 도 2에 도시되는 순서로 적층한 경우, 접속용 도전 도막(H5)이 적층 방향으로 서로 이웃하는 다른 그린시트에 의해서 눌려지고, 접속용 도전 도막(H5)과, 상기 외의 그린시트에 있어서의 도전 도막(H1)중 상기 다른 그린시트의 스루홀(TH) 내에 충전된 부분이 확실하게 접속되고, 접속 신뢰성이 크게 향상된다. 따라서, 층간 박리의 발생의 억제와 접속 불량의 저감을 양립하는 것이 가능해진다.

또한, 본 실시형태에 있어서는, 접속용 도전 도막(H5)의 소성 시에 있어서의 수축률이, 도전 도막의 소성 시에 있어서의 수축률보다도 작게 되어 있다. 따라서, 소성 시에, 접속용 도전 도막(H5)이 수축하기 어렵게 되기 때문에, 소성 후에 있어서도, 하나의 그린시트에 있어서의 도전 도막(H4)과, 다른 그린시트에 있어서의 도전 도막(H1)중 다른 그린시트에 형성된 스루홀(TH)에 충전된 부분과의 접속을 확실하게 유지할 수 있게 된다. 그 결과, 접속 불량을 보다 저감하는 것이 가능해진다.

이상, 본 발명의 적합한 실시형태에 관해서 상세하게 설명하였지만, 본 발명은 상기 한 실시형태에 한정되지 않는다. 예를 들면, 본 실시형태에서는 적층체(12)가 자성체층(A1 내지 A12) 및 비자성체층(B1, B2)에 의해서 구성되어 있지만, 이것에 한정되지 않고, 전체가 자성재료에 의해서 구성되어 있어도 좋고, 전체가 비자성 재료에 의해서 구성되어 있어도 좋다. 단, 자기포화를 억제하고, 대전류를 흘린 경우에 있어서의 인덕턴스값의 저하를 억제함으로써, 직류 중첩 특성의 한층 더 개선을 도모한다는 관점으로부터, 본 실시형태와 같이, 자성체층(A4)과 자성체층(A5)의 사이에 비자성체층(B1)이 개재하고, 자성체층(A7)과 자성체층(A8)의 사이에 비자성체층(B2)이 개재한 상태에서 적층체(12)가 구성되어 있으면 바람직하다.

또한, 본 실시형태에서는 반구형상의 접속용 도전 도막(H5)을 형성하고 있기 때문에, 접속 도체(G1 내지 G10)가 원주형상 또는 절두반구형상으로 되어 있었지만, 이것에 한정되지 않는다. 즉, 접속 도체(G1 내지 G10)는, 사각기둥형상, 절두사각뿔형상(사각뿔대형상), 삼각기둥형상, 절두삼각뿔형상(삼각뿔대형상) 등의 다 양한 형상으로 할 수 있다.

또한, 본 실시형태에서는 도전 도막(H1 내지 H4) 및 자성체 도막(I1 내지 I4)을 교대로 4층씩 형성하였지만, 앵커 효과를 얻는다는 관점으로부터는, 도전 도막 및 자성체 도막을 교대로 2층 이상 형성하는 것이면 좋다.

또한, 본 실시형태에서는 도전 도막(H1 내지 H4) 및 자성체 도막(I1 내지 I4)을 교대로 4층씩 형성하였지만, 접속 도체(G1 내지 G10)에 의해서 접속 신뢰성을 높인다는 관점에서는, 도전 도막 및 자성체 도막을 교대로 1층 이상 형성하는 것이면 좋다.

또한, 본 실시형태에서는 둘레측면(S3)의 볼록부(18b)가 도체 패턴(C2 내지 C11)으로부터 멀어지는 방향으로 향함에 따라서 선예화(先銳化)된 테이퍼 형상으로 되어 있었지만, 둘레측면(S3)이 요철면으로 되어 있으면 볼록부(18b)가 선예화되어 있지 않아도 좋다.

도 1은 본 실시형태에 따른 적층형 인덕터를 도시하는 사시도.

도 2는 본 실시형태에 따른 적층형 인덕터가 구비하는 적층체의 구성을 설명하기 위한 분해 사시도.

도 3은 도 2의 일부를 확대하여 도시하는 분해 사시도.

도 4는 적층체를 도 2의 IV-IV선으로 절단한 상태에서 도시하는 단면도.

도 5는 도 4의 일부를 확대하여 도시하는 단면도.

도 6은 본 실시형태에 따른 적층형 인덕터를 제조하는 일 공정을 도시하는 도면.

도 7은 도 6의 후속 공정을 도시하는 도면.

도 8은 도 7의 후속 공정을 도시하는 도면.

도 9는 도 8의 후속 공정을 도시하는 도면.

도 10a는 도체도막의 돌출량(X)을 설명하기 위한 도면이고, 도 10b는 도체도막의 돌출량(X)과 단선 발생률 및 균열 발생률의 관계를 도시하는 도면.

Claims (11)

1. 적층형 인덕터에 있어서:

   복수의 절연체층이 적층되어 구성된 적층체와,

   상기 적층체의 외측 표면에 각각 배치된 제 1 및 제 2 외부 전극과,

   띠형상의 복수의 도체 패턴이 서로 전기적으로 접속되어 구성되고, 상기 적층체의 내부에 배치된 코일과,

   상기 코일의 일단에 전기적으로 접속되는 동시에 상기 제 1 외부 도체에 전기적으로 접속되는 제 1 인출 도체와,

   상기 코일의 타단에 전기적으로 접속되는 동시에 상기 제 2 외부 전극에 전기적으로 접속되는 제 2 인출 도체를 구비하고,

   상기 도체 패턴은, 상기 적층체의 적층 방향에서 서로 대향하는 제 1 및 제 2 광폭면, 및 상기 제 1 및 제 2 광폭면의 전체 둘레에 걸쳐 상기 제 1 및 제 2 광폭면을 연결하는 둘레측면을 갖고, 그 두께가 20㎛ 이상이 되도록 설정되고,

   상기 둘레측면은, 그 둘레방향을 따라서 연장되는 오목부와 그 둘레방향을 따라서 연장되는 볼록부가 상기 적층 방향을 따라서 교대로 나란히 늘어선 요철면으로 되어 있고,

   상기 둘레측면의 상기 오목부에 상기 적층체의 일부가 들어가 있는 것에 의해, 상기 도체 패턴은, 상기 적층 방향으로부터 보았을 때에, 상기 적층체 중 상기 둘레측면의 상기 오목부에 들어간 부분과 상기 도체 패턴이 겹치고 있는 중복 부분과, 상기 중복 부분 이외의 부분인 비중복 부분을 갖고 있는 것을 특징으로 하는, 적층형 인덕터.
2. 제 1 항에 있어서,

   상기 도체 패턴의 폭은, 60㎛보다도 커지도록 설정되어 있고,

   상기 중복 부분의 폭은, 20㎛ 이상이고 또한 상기 비중복 부분의 폭보다도 작아지도록 설정되어 있는 것을 특징으로 하는, 적층형 인덕터.
3. 제 1 항에 있어서,

   상기 둘레측면의 상기 볼록부는, 그 선단이 테이퍼 형상으로 되어 있는 것을 특징으로 하는, 적층형 인덕터.
4. 제 1 항에 있어서,

   상기 적층체는, 상기 적층 방향과 교차하는 동시에 서로 대향하는 제 1 및 제 2 주면을 갖고,

   상기 도체 패턴은, 상기 제 1 광폭면이 상기 제 1 주면 근처가 되는 동시에 상기 제 2 광폭면이 상기 제 2 주면 근처가 되도록 상기 적층체 내에 배치되고,

   상기 볼록부의 선단은 상기 적층 방향으로부터 보았을 때에 상기 제 1 및 제 2 광폭면의 가장자리와 일치하고 있고, 이로써 상기 오목부의 바닥은 상기 적층 방향으로부터 보았을 때에 상기 제 1 및 제 2 광폭면과 겹치고 있고,

   상기 제 1 광폭면 중 상기 중복 부분에 있어서의 영역은 상기 적층체와 접하고,

   상기 제 1 광폭면 중 상기 비중복 부분에 있어서의 영역의 일부와 상기 적층체의 사이에는 공극이 형성되어 있는 것을 특징으로 하는, 적층형 인덕터.
5. 제 4 항에 있어서,

   상기 도체 패턴은, 상기 적층 방향을 따라서 연장되는 스루홀 도체와 접속되는 단부를 갖고,

   상기 도체 패턴과 상기 스루홀 도체는, 상기 도체 패턴의 상기 단부에만 설치된 접속 도체를 통하여 접속되어 있고,

   상기 접속 도체는, 상기 적층 방향으로부터 보았을 때에, 상기 스루홀 도체보다도 크고, 또한, 상기 제 1 광폭면 중 상기 비중복 부분에 있어서의 영역 내에 배치되어 있는 것을 특징으로 하는, 적층형 인덕터.
6. 적층형 인덕터의 제조 방법에 있어서:

   그린시트를 준비하는 그린시트 준비 공정과,

   상기 그린시트 상에 소정의 패턴으로 도체 페이스트를 도포하여 건조함으로써, 띠형상의 제 1 도전 도막을 형성하는 제 1 도전 도막 형성 공정과,

   상기 제 1 도전 도막의 가장자리부를 덮는 동시에 상기 제 1 도전 도막의 가장자리부 이외의 상면을 노출시키도록 세라믹 슬러리(ceramic slurry)를 도포하여 건조함으로써, 제 1 세라믹 도막을 형성하는 제 1 세라믹 도막 형성 공정과,

   상기 제 1 도전 도막의 노출면 및 상기 제 1 세라믹 도막 상에 상기 소정의 패턴으로 도체 페이스트를 도포하여 건조함으로써, 적층 방향으로부터 보았을 때에 상기 제 1 도전 도막과 겹치는, 띠형상의 제 2 도전 도막을 형성하는 제 2 도전 도막 형성 공정과,

   상기 제 2 도전 도막의 가장자리부를 덮는 동시에 상기 제 2 도전 도막의 가장자리부 이외의 상면을 노출시키도록 세라믹 슬러리를 도포하여 건조함으로써, 제 2 세라믹 도막을 형성하는 제 2 세라믹 도막 형성 공정을 구비하는 것을 특징으로 하는, 적층형 인덕터의 제조 방법.
7. 제 6 항에 있어서,

   상기 제 1 세라믹 도막 형성 공정에서는, 상기 제 1 세라믹 도막의 상기 그린시트로부터의 높이가 상기 제 1 도전 도막의 상기 그린시트로부터의 높이보다도 높아지도록, 상기 제 1 세라믹 도막을 형성하고,

   상기 제 2 세라믹 도막 형성 공정에서는, 상기 제 2 세라믹 도막의 상기 그린시트로부터의 높이가 상기 제 2 도전 도막의 상기 그린시트로부터의 높이보다도 높아지도록, 상기 제 2 세라믹 도막을 형성하는 것을 특징으로 하는, 적층형인덕터의 제조 방법.
8. 제 7 항에 있어서,

   상기 그린시트 준비 공정의 후에 또한 상기 제 1 도전 도막 형성 공정의 전에, 상기 그린시트에, 두께 방향으로 관통하는 스루홀을 형성하는 스루홀 형성 공 정을 더 구비하고,

   상기 제 1 도전 도막 형성 공정에서는, 도체 페이스트를 상기 스루홀에 충전하는 동시에 상기 그린시트 상에 소정의 패턴으로 도체 페이스트를 도포하여 건조함으로써, 띠형상의 제 1 도전 도막을 형성하고,

   상기 제 2 세라믹 도막 형성 공정의 후에, 상기 제 2 도전 도막의 노출면 상에 있어서 상기 제 2 도전 도막의 단부에만 도체 페이스트를 도포하여 건조함으로써, 상기 그린시트로부터의 높이가 상기 세라믹 도막의 상기 그린시트로부터의 높이보다도 높은 접속용 도전 도막을 형성하는 접속용 도전 도막 형성 공정을 더 구비하는 것을 특징으로 하는, 적층형 인덕터의 제조 방법.
9. 제 8 항에 있어서,

   상기 접속용 도전 도막의 소성 시에 있어서의 수축률은, 상기 도전 도막의 소성 시에 있어서의 수축률보다도 작은 것을 특징으로 하는, 적층형 인덕터의 제조 방법.
10. 적층형 인덕터의 제조 방법에 있어서:

    그린시트를 준비하는 그린시트 준비 공정과,

    상기 그린시트에, 두께 방향으로 관통하는 스루홀을 형성하는 스루홀 형성 공정과,

    도체 페이스트를 상기 스루홀에 충전하는 동시에 상기 그린시트 상에 소정의 패턴으로 도체 페이스트를 도포하여 건조함으로써, 띠형상의 제 1 도전 도막을 형성하는 제 1 도전 도막 형성 공정과,

    상기 제 1 도전 도막의 가장자리부를 덮는 동시에 상기 제 1 도전 도막의 가장자리부 이외의 상면을 노출시키도록 세라믹 슬러리를 도포하여 건조함으로써, 상기 그린시트로부터의 높이가 상기 제 1 도전 도막의 상기 그린시트로부터의 높이보다도 높은 제 1 세라믹 도막을 형성하는 제 1 세라믹 도막 형성 공정과,

    띠형상의 제 n(단, n은 2 이상의 정수)의 도전 도막을 형성하는 제 n 도전 도막 형성 공정과,

    제 n 세라믹 도막을 형성하는 제 n 세라믹 도막 형성 공정과,

    접속용 도전 도막 형성 공정을 구비하고,

    상기 제 n 도전 도막 형성 공정에서는, 상기 제 m(단, m은, m=n-1을 만족시키는 정수)의 도전 도막의 노출면 및 상기 제 m 세라믹 도막 상에 상기 소정의 패턴으로 도체 페이스트를 도포하여 건조함으로써, 적층 방향으로부터 보았을 때에 상기 제 m 도전 도막과 겹치는 동시에 상기 그린시트로부터의 높이가 상기 제 m 세라믹 도막의 상기 그린시트로부터의 높이보다도 높아지도록, 상기 제 n 도전 도막을 형성하고,

    상기 제 n 세라믹 도막 형성 공정에서는, 상기 제 n 도전 도막의 가장자리부를 덮는 동시에 상기 제 n 도전 도막의 가장자리부 이외의 상면을 노출시키도록 세라믹 슬러리를 도포하여 건조함으로써, 상기 그린시트로부터의 높이가 상기 제 n 도전 도막의 상기 그린시트로부터의 높이보다도 높아지도록, 상기 제 n 세라믹 도막을 형성하고,

    상기 접속용 도전 도막 형성 공정에서는, 상기 제 n 도전 도막의 노출면 상에 있어서 상기 도전 도막의 단부에만 도체 페이스트를 도포하여 건조함으로써, 상기 그린시트로부터의 높이가 상기 제 n 세라믹 도막의 상기 그린시트로부터의 높이보다도 높은 상기 접속용 도전 도막을 형성하는 것을 특징으로 하는, 적층형 인덕터의 제조 방법.
11. 제 10 항에 있어서,

    상기 접속용 도전 도막의 소성 시에 있어서의 수축률은, 상기 제 1 내지 제 n 도전 도막의 소성 시에 있어서의 수축률보다도 작은 것을 특징으로 하는, 적층형 인덕터의 제조 방법.

Images