KR101001527B1 - 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자 - Google Patents

화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자 Download PDF

Info

Publication number
KR101001527B1
KR101001527B1 KR1020030045685A KR20030045685A KR101001527B1 KR 101001527 B1 KR101001527 B1 KR 101001527B1 KR 1020030045685 A KR1020030045685 A KR 1020030045685A KR 20030045685 A KR20030045685 A KR 20030045685A KR 101001527 B1 KR101001527 B1 KR 101001527B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
type
thickness
emitting device
Prior art date
Application number
KR1020030045685A
Other languages
English (en)
Other versions
KR20040005630A (ko
Inventor
야마나카사다노리
쓰치다요시히코
오노요시노부
이에치카야스시
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20040005630A publication Critical patent/KR20040005630A/ko
Application granted granted Critical
Publication of KR101001527B1 publication Critical patent/KR101001527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광층 구조물의 보호 성능을 저하시키지 않고 발광 효율을 향상시키기 위해, 제1층 내지 제3층으로 이루어진 3층 p-형 층 구조물을 발광층 구조물에 접하게 제공하는 것에 관한 것이다. 제1층은 보호층으로서 작용하는 n-형 AlGaN 층이고, 제3층은 접촉층으로서의 GaN:Mg 층이고, 제2층은 이들 층 사이의 중간층으로서 형성되는 AlGaN:Mg 층이다. 중간층을 제공함으로써, n-형 AlGaN 층이 박층으로 제조되는 경우에도 InGaN 층이 상층의 성장 동안 가열로부터 완전히 보호될 수 있게 되며, 이에 의해, GaN:Mg 층이, 발광층 구조물에 근접하게 되어 발광층 구조물로의 홀 주입(hole injection)의 효율이 증대되고, 이에 따라 발광 효율이 향상된다.
화합물 반도체 발광 소자용 에피택셜 기판, 발광층, 보호층, 중간층, 재성장법, 홀 주입 효율, 발광 효율.

Description

화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법 및 발광 소자{Epitaxial substrate for compound semiconductor light-emitting device, method for producing the same and light-emitting device}
도 1은 본 발명의 양태를 나타내는 구조도이다.
도 2는 본 발명의 실시예 1 내지 8 및 비교 실시예 1 내지 3에 관련된 데이타를 요약하는 표이다.
도 3은 도 2로부터의 데이타를 사용하여 만든 그래프로서, 도 1의 방식으로 구조화된 발광 소자에서 광도가 제2층 두께 및 성장 온도의 함수로서 어떻게 변화하는 지를 나타내는 그래프이다.
도 4는 본 발명의 실시예 9 내지 16에 관련된 데이타를 요약한 표이다.
본 발명은 질화물계 III-V족 화합물 반도체 박막의 적층으로 이루어진 화합물 반도체 발광 소자용 에피택셜 기판(epitaxial substrate), 이의 제조방법 및 발광 소자에 관한 것이다.
화학식 InxGayAlzN으로 나타내어지는 III-V족 화합물 반도체(x + y + z = 1, 0 ≤ x ≤1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1)는 자색, 청색 및 녹색 발광 다이오드(diode) 및 청색 및 녹색 레이져 다이오드용 재료로서 공지되어 있다. 상기 화학식에서 나타낸 기호 x, y 및 z는 아래에서 각각 InN 혼정비(mixed crystal ratio), GaN 혼정비 및 AlN 혼정비를 나타내는 데 사용된다. 특히, 혼정비 10% 이상의 InN을 포함하는 III-V족 화합물 반도체는 가시 영역에서 이의 발광 파장이 InN 혼정비를 조정함에 의해 조절될 수 있기 때문에 표시 용도로서 특히 중요하다.
화합물 반도체의 물리적 특성은 이의 혼정비에 의해 크게 영향받는 것으로 공지되어 있다. 예를 들면, In을 포함하지 않는 GaAlN-계 혼정은 우수한 열 안정성을 갖고, 이에 따라 1,000℃ 이상의 온도에서 성장시켜 우수한 결정성을 수득할 수 있다. 대조적으로, InGaAlN-계 혼정(In 포함)의 열 안정성은, InN 혼정 비를 상이하게 하더라도 우수하지 못하고, 이러한 화합물 반도체는 일반적으로 800℃ 정도의 비교적 저온에서 성장시킨다. 결과적으로, 가시광선 영역 발광 소자의 발광층 구조물의 중요한 성장 층을 이루는 InGaAlN-계 혼정 성장 층은 저온에서 성장시켜야 하고, 이에 따라 종종 열 안정성이 부적합하다.
한편, 발광층 구조물이 성장된 후에는, 이 위에 고온에서 성장시켜야 하는 p-형 층을 적층시킨다. 열 불안정한 발광층 구조물을 이러한 높은 성장 온도로부터 보호하기 위한 통상적인 수행은, 발광층 구조물 위에 높은 내열성을 갖는 보호층을 먼저 성장시킨 다음, 보호층 위에 p-형 층을 높은 성장 온도에서 성장시키는 방법이다.
이러한 보호층은 발광층 구조물을 보호하는 기능을 할뿐만 아니라 발광 소자의 발광 특성에 크게 영향을 끼치는 중요한 층이다. 구체적으로, 보호층 위에 형성되는 p-형 층으로부터 발광층 구조물에 효과적으로 주입되는 홀과 발광층의 아래면으로부터 발광층 구조물에 주입되는 전자와의 재결합에 의해 발광이 일어나는 과정과 깊게 관련된다. p-형 층 측으로부터 발광층 구조물로의 홀의 주입 효율을 증진시키기 위해 보호층은 p-형 전도성 및 캐리어 농도가 낮은 n-형 전도성을 갖는 것이 바람직할 수 있다.
그러나, Al을 포함하는 보호층을 발광층 구조물을 성장시키는 온도와 동일한 온도에서 성장시키는 경우, 보호층의 결정성은 우수하지 못하다. 다수의 격자 결함이 존재하기 때문에 통상적인 캐리어 농도를 갖는 높은 n-형 전도성(high n-type conductity)이 존재한다. 따라서, 발광층 구조물로의 홀의 주입 효율은 낮아지고, 높은 발광 효율을 수득하기가 곤란하게 된다.
따라서, 보호층 및 p-형 층 성장 조건은 보호 성능 개선 및 홀 주입 효율성 유지라는 두 가지 관점에서 최적화되어야 한다. 보호층은 열로부터 발광층 구조물을 보호하고, 높은 결정 품질을 유지하면서 p-형 층으로부터 발광층 구조물로의 홀 주입을 효율적으로 하기 위해 전도성을 조절할 필요가 있다.
선행기술은 이러한 최적화를 수행하기 위한 두가지 방법을 제공한다:
(a) 먼저 AlGaN의 보호층을 성장시킨 다음, 보호층을 p-형 GaN 층(접촉층)의 성장 온도까지 가열시키고, 최종적으로 p-형 GaN 층을 성장시키는 방법, 및
(b) 보호층을 저온에서 성장 가능한 Al을 함유하지 않는 GaN 층으로서 형성시켜 보호층의 결정성을 향상시키고 백그라운드(background)형 캐리어 농도를 다소 낮게 하는 방법.
그러나, 방법(a)에서 보호층은 성장 동안 p-형 GaN 층(접촉층)의 손상을 방지하기 위해 일정한 두께 이상의 두께로 성장시켜야 한다. 층 두께를 증가시키기는 것은 발광층 구조물로부터 pn 접합 계면을 분리하기 때문에, 발광층 구조물로의 홀 주입 효율이 저하된다. 더욱이, AlGaN 층의 보호층으로서의 성능이 Al 함량이 감소됨에 따라 저하되기 때문에, 선행 기술 방법(b)의 GaN 보호층도 두께를 증가시켜야 하며, 따라서 발광 효율의 향상을 기대할 수 없다
본 발명의 목적은 상기한 선행 기술의 문제점을 극복할 수 있는 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법 및 이를 이용하는 발광 소자를 제공하는 것이다.
본 발명의 또다른 목적은 발광층 구조물을 보호하는 보호층의 성능을 손상시키지 않고 발광층 구조물로의 홀을 효율적으로 주입할 수 있는 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법 및 발광 소자를 제공하는 것이다.
본 발명은 보호층과 p-형 층 사이에 중간층을 삽입하여 보호층이 얇은 경우에도 우수한 보호 성능을 성취하고 홀 주입 효율을 증대시키고 p-형 층을 발광층 구조물에 근접시켜 발광 효율을 개선시키는 상기한 목적을 성취한다.
본 발명의 특징은 pn 접합을 갖는 더블-헤테로 발광층 구조물(double-hetero light-emitting structure)을 포함하는 화합물 반도체 발광 소자용 에피택셜 기판에 있어서, 이러한 기판이 상기 발광층 구조물에 접하여 형성된 p-형 층 측의 층 구조물을 포함하고, 이러한 p-형 층 측의 층 구조물은 발광층 구조물에 접하는 층으로부터의 순서로서 InxAlyGazN으로 나타내어지는 n-형 제1층(x + y + z = 1, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1), InuAlvGawN으로 나타내어지는 p-형 제2층(u + v + w = 1, 0 ≤ u ≤ 1, 0 ≤ v ≤ 1, 0 ≤ w ≤ 1) 및 InpAlqGarN으로 나타내어지는 p-형 제3층(p + q + r = 1, 0 ≤ p ≤ 1, 0 ≤ q ≤ 1, 0 ≤ r ≤ 1)을 포함하고 이들 3개의 층 각각은 서로 접하여 형성되는 것이다. 제1층의 두께 d1(Å)이 5 ≤ d1 ≤ 200의 범위이고, 제2층의 두께 d2(Å)가 5 ≤ d1 ≤ 30,000의 범위인 것이 바람직하다.
본 발명의 또다른 특징은 제1층의 성장 온도 T1 및 제2층의 성장 온도 T2가 T1 ≤ T2인 관계를 만족하는 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법이다.
본 발명의 또다른 특징은 제2층이 성장하여 수학식 1 및 수학식 2의 관계를 만족시키는 것이다.
Figure 112003024634208-pat00001
Figure 112003024634208-pat00002
상기 수학식 1 및 2에서,
T2(℃)는 제2층의 성장 온도이고, d2(Å)는 제2층의 두께이다.
우수한 발광 특성을 갖는 발광 소자는 상기한 방법으로 제조된 에피택셜 기판을 사용하여 발광 소자를 제조함으로써 생성된다.
본 발명의 특징은 pn 접합을 갖는 더블-헤테로 발광층 구조물을 포함하는 화합물 반도체 발광 소자용 에피택셜 기판에서, 이러한 기판이 상기 발광층 구조와 접하여 형성되는 p-형 층 측의 층 구조물을 포함하고, 이러한 p-형 층 측의 층 구조물이 발광층 구조물에 접하는 층으로부터의 순서로서 InxAlyGazN으로 나타내어지는 n-형 제1층(x + y + z = 1, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1), InuAlvGawN으로 나타내어지는 n-형 제2층(u + v + w = 1, 0 ≤ u ≤ 1, 0 ≤ v ≤ 1, 0 ≤ w ≤ 1) 및 InpAlqGarN으로 나타내어지는 p-형 제3층(p + q + r = 1, 0 ≤ p ≤ 1, 0 ≤ q ≤ 1, 0 ≤ r ≤ 1)을 포함하고 3개의 층 각각은 서로 접하여 형성되는 것이다.
여기서, 제2층의 p-형 도판트 농도(p-type dopant density)가 1 x 1017cm-3 이상 1 x 1021cm-3 이하이고, 제2층의 n-형 캐리어 농도가 1 x 1019cm-3 이하인 것이 바람직하다.
또한, 제1층의 두께 d1(Å)이 5 ≤d1 ≤200의 범위이고, 제2층의 두께 d2(Å)가 5 ≤d1 ≤500의 범위인 것이 바람직하다.
본 발명의 또다른 특징은 제1층의 성장 온도 T1 및 제2층의 성장 온도 T2가 T1 ≤T2인 관계를 만족한다는 것이다. 여기서, 제2층이 성장하여 수학식 3 및 수학식 4의 관계를 만족시키는 것이 바람직하다.
Figure 112003024634208-pat00003
Figure 112003024634208-pat00004
상기 수학식 3 및 4에서,
T2(℃)는 제2층의 성장 온도이고, d2(Å)은 제2층의 두께이다.
본 발명은 첨부된 도면을 참조하여 바람직한 양태의 다음의 상세한 설명으로부터 보다 잘 이해되고, 이의 다른 목적 및 이점도 이로부터 명확해 질 수 있다.
도 1은 본 발명의 양태인 발광 소자의 층 구조물을 나타낸다. 도 1에 나타낸 발광 소자는 본 발명에 따른 화합물 반도체 발광 소자용 에피택셜 기판을 사용하여 제조된다.
발광 소자(20)의 층 구조물을 먼저 설명한다. 당해 층 구조물은 금속유기 증기 상 에피택셜(MOVPE) 방법을 사용하여 에피택셜 성장에 의해 사파이어 기판(1)에 순차적으로 형성된 저온 GaN 버퍼층(2), n-형 GaN:Si 층(3), n-형 GaN:Si 층(4) 및 GaN 층(5)을 포함한다. AlGaN 층(6)은 GaN 층(5) 위에 형성되고, 발광층 구조물(7)은 AlGaN 층(6) 위에 형성된다. AlGaN 층(6) 및 발광층 구조물(7)은 MOVPE 에피택셜 성장에 의해 순차적으로 형성된다.
본 발명이 상기 양태에서 사파이어 기판을 사용하는 것으로 제한되지 않음을 인지해야 한다. 매립 성장(embedded growth)에 의해 전위 밀도를 감소시키는 SiC, GaN 기판, Si 상 GaN 기판, 프리-스탠딩(free standing) GaN 기판, AIN 기판 등을 포함하는 다양한 다른 기판의 몇몇은 또한 유용하다. 또한, 버퍼층은 저온 GaN 층을 형성하는 것이 반드시 필요한 것은 아니지만, 대신에 저온 AIN, 저온 AlGaN, 저온 InGaAIN 등을 포함하는 다른 다양한 물질로부터 제조될 수 있다.
pn 접합을 갖는 더블-헤테로-구조물인 발광층 구조물(7)은 4개의 세트로 교호적으로 성장시킨 InGaN 층(7A) 및 GaN 층(7B)으로 이루어진 다중 양자 우물 구조물 및 이의 최상위 세트 위에 성장시킨 InGaN 층(8)로 이루어진다. InGaN 층(8)의 성장 온도는 780℃이다. 제1층, 제2층 및 제3층으로 이루어진 p-형 층 측의 3층 구조물은 발광층 구조물(7)에 접하여 형성된다. 이러한 양태에서, 발광층 구조물(7)에 접하여 형성된 p-형 층 측의 구조물은 발광층 구조물(7)에 접하는 층으로부터의 순서로서 n-형 AlGaN 층(제1층)(9), AlGaN:Mg 층(제2층)(10) 및 GaN:Mg 층(제3층)(11)으로 이루어진다. 당해 3개 층 각각은 서로 접하여 형성된다.
제1층, 즉 n-형 AlGaN 층(9)은 InGaN 층(8)에 사용되는 것과 동일한 온도인 780℃에서 MOVPE법을 사용하여 결정 성장시켜 형성된다. 제2층, 즉 AlGaN:Mg 층(10)은 n-형 AlGaN 층(9)에 사용된 온도보다 높은 1,000℃의 온도에서 MOVPE법을 사용하여 결정 성장시켜 형성된다. 제3층, 즉 GaN:Mg 층(11)은 AlGaN:Mg 층(10)에 사용된 온도보다 높은 1,040℃의 온도에서 MOVPE법을 사용하여 결정 성장시켜 형성된다.
이러한 양태에서, AlGaN:Mg 층(제2층)(10) 및 GaN:Mg 층(제3층)(11)은 저저항 p-형 층이다. 옴(ohmic) n 전극(12)은 n-형 GaN:Si 층(4) 위에 형성되고 옴 p 전극(13)이 GaN:Mg 층(11) 위에 형성된다.
상기 설명한 층 구조물을 갖는 발광 소자(20)의 제조에서, 화합물 반도체 발광 소자용 에피택셜 기판을 먼저 사파이어 기판(1) 위에 상기에서 기술한 층 구조물을 형성하여 제조한 다음, 이 에피택셜 기판을 사용하여 도 1에 나타낸 형태로 발광 소자(20)를 제조한다.
발광층 구조물(7)에 접하여 형성된 p-형 층 측의 3층 구조물에서, n-형 AlGaN 층(제1층)(9)은 보호층이고, GaN:Mg 층(제3층)(11)은 접촉층이고, AlGaN:Mg 층(제2층)(10)은 이들 두 층 사이에 중간층으로서 위치한다. 이러한 중간층이 제공되기 때문에, n-형 AlGaN 층(9)이 박층으로 제조되는 경우에도 InGaN 층(8)이 상층의 성장 동안 가열로부터 완전히 보호될 수 있다. 따라서, GaN:Mg 층(11)은 발광층 구조물(7)에 근접하게 되어 발광층 구조물(7)로의 홀 주입이 보다 효율적으로 되게 하고, 발광 소자(20)의 발광 효율이 향상될 수 있다.
도 1의 양태에서 AlGaN:Mg 층(제2층)(10)은 p-형 전도성을 갖지만, 이러한 전도성 형태로 제한되는 것은 아니며, n-형 전도성을 대신 가질 수 있다. n-형 화합물 반도체로서의 제2층의 형성은 성장 조건을 변화시켜서 성취할 수 있다. 제2층은 p-형 AlGaN:Mg 층(10) 대신에 n-형 AlGaN:Mg 층으로서 형성되더라도, 상기 첫번째 양태에서와 같이 InGaN 층(7A 및 8)은 여전히 상층의 성장 동안 가열로부터 효율적으로 보호될 수 있고, 발광 층 구조물(7)로의 홀 주입의 효율이 증가되어 발광 효율성을 향상시킬 수 있다.
아래에서, p-형 층 측의 구조물을 이루는 제1층 내지 제3층에 관한 일반적인 설명을 기술한다.
제1층이 발광층 구조물(7)의 p-형 층 측에 제공되기 때문에, 발광 효율을 증가시키기 위해, 기본적인 작용의 관점에서, p-형 또는 저농도 n-형 전도성을 갖는 것이 바람직하다. 그러나, 제1층의 성장 온도는, 내열성이 낮은 In을 포함하는 발광층 구조물(7)의 결정성을 저하시키지 않기 위해 통상적으로 발광층 구조물(7)과 동일하게 비교적 저온(당해 양태에서는 780℃)으로 조절된다. 따라서, 결정 결함으로부터 유래되는 것으로 생각되는 n-형 캐리어가 존재하기 때문에 도핑하지 않더라도 n-형 전도성을 갖는다. n-형 AlGaN 층(9)을 p-형 도판트를 사용하여 n-형 전하를 보상하는 저 농도 n-형 또는 p-형 층으로 제조하는 것은 낮은 성장 온도 때문에 매우 곤란하다.
또한, p-형 도판트는 반응 로(furnace)내에 잔류하는 경향이 있다. 따라서, 상기 성장 이후의 성장 단계에서 제조되는 발광층 구조물의 품질에 보다 큰 악영향을 줄 수 있다. 이는 메모리 효과로서 공지되어 있다. 이러한 문제를 극복하기 위한 하나의 효과적인 방법은 p-형 도판트의 메모리 효과를 최소화하도록 제작된 반응 로를 사용하는 것이다. 또다른 방법은 p-형 도판트를 사용하는 결정 성장용 및 p-형 도판트를 사용하지 않는 결정 성장용, 주로 발광층 구조물 제조를 통한 성장용의 개별적인 반응 로를 사용하는 것이다. n-형 AlGaN 층(제1층)(9)은 발광층 구조물(7) 다음에 성장시킨 보호층이고, 따라서 p-형 도판트를 사용하지 않는 로에서 성장시키는 것이 바람직할 수 있다. 위에서 설명한 이유에서, 제1층은 p-형 도판트를 사용하지 않는 경우, n-형이 되는 경향이 있다. 따라서, 이러한 양태에서 n-형의 제1층, 즉 n-형 AlGaN 층(9)이 사용된다. 그러나, 상기한 설명으로부터 명백한 바와 같이, 적절한 결정 성장 조건하에서 생성되는 p-형 제1층을 대신하여 사용할 수도 있다.
제1층의 Al 함량의 바람직한 범위는, 과량의 Al 함량은 평탄성 및 기타 결정 특성을 저하시키지 않는 반면 불충분한 Al의 함량은 보호 성능을 저하시켜 층 두께를 증가시킬 필요가 있고 이는 발광 효율을 저하시키는 사실에 근거하여, 규정된다. 이러한 요인 때문에, Al 함량은 0 내지 0.5의 대략적인 범위가 바람직하다. Al 함량의 바람직한 범위는 제1층의 두께 및 제2층의 성장 온도에 좌우된다. 보호 성능을 강화시키기 위해서는, 제1층의 두께가 얇을수록 그리고 제2층의 성장 온도가 높을수록 이에 비례하여 Al 함량을 증가시켜야 한다.
제1층의 두께의 바람직한 범위는, 층 두께가 매우 두꺼운 경우 층이 결정성이 열악해지고 홀 주입 효율이 저하되어 발광 효율이 낮아지는 반면, 층 두께가 너무 얇은 경우 층의 보호 성능이 저하되어 발광층 구조물을 열화시키는 사실을 고려하여 규정한다. 이러한 요인 때문에, 제1층의 두께는 5 내지 200Å의 대략적인 범위인 것이 바람직하다. 층 두께의 바람직한 범위는 제1층의 Al 함량 및 제2층의 성장 온도에 좌우된다. 제1층의 두께는, 적절한 보호 성능을 성취하기 위해, Al 함량이 낮을수록 이에 비례하여 증가시켜야 한다. 제2층의 두께는, 이의 성장 온도가 높을수록, 발광층 구조물의 고온 열화를 방지하기 위해, 성장 온도에 비례하여 증가시켜야 한다.
다음은 제2층을 설명한다. 유효한 캐리어 구속(confinement)에 의해 발광 특성을 향상시키는 관점에서, 제2층의 Al 함량을 높게 조절하여 전도대에서 발광층 구조물에 대하여 포텐셜 장벽을 증가시킨다. 그러나, 제2층의 과량의 Al 함량은 결정성을 저하시켜 p-형의 존재 또는 저농도 n-형 전도성을 어렵게 하여 홀 주입 효율을 감소시킨다. 따라서, 제2층의 Al 함량은 특정 범위내인 것이 바람직하다. 구체적으로, 제2층의 Al의 함량은 0.001 내지 0.3의 대략적인 범위로 하는 것이 바람직하다. Al 함량의 바람직한 범위는 성장 온도, p-형 도판트 유량 및 층 두께에 좌우된다. 성장 온도가 낮을수록 이에 비례하여 결정 결함으로 인해 n-형 전도성 경향이 증가하여 홀 주입 효율을 저하시킨다. 이러한 메카니즘에 의한 열화를 방지하기 위해, 우수한 결정성을 유지시키기 위해, Al 함량을 감소시켜야 한다. 또한, n-형 전도성으로의 경향은 p-형 도판트 유량이 적을수록 이에 비례하여 증가해서 홀 주입 효율을 저하시킨다. 이러한 메카니즘에 의한 이러한 유형의 열화를 방지하기 위해, n-형 전도성으로의 경향을 제어시키기 위해, Al 함량을 감소시켜야 한다. 또한, 격자 부정합에 의해 야기되는 변형(strain) 증가에 의한 결정성의 감소는 층 두께의 증가에 의해 현저해지는 경향이 있다. 이를 방지하기 위해 Al 함량은 감소되어야 한다.
제2층의 두께에 관하여 아래에서 설명한다. 제2층은 발광층 구조물(7)의 p-형 층 측에 제공된 3층 p-형 층 구조물의 제2층을 구성한다. 상술한 바와 같이, 제2층의 전도성은 n-형 또는 p-형일 수 있다. 따라서, 제2층의 두께는 제2층의 전도성이 n-형 및 p-형인 경우로 개별적으로 설명할 수 있다.
n-형 제2층이 매우 두꺼운 경우, 결정 품질이 저하되는 경향이 있고, 발광층 구조물(7)에 대한 홀 주입 효율이 발광 효율을 저하시켜 감소시킬 수 있다. 기본적으로, 두께가 보다 얇은 것이 우수하고, 두께는 특정 범위 내이다. p-형 제2층이 너무 두꺼운 경우, 결정 품질은 저하된다. 따라서, 두께는 특정 범위 내이다. 그러나, p-형 층에 대한 발광 효율의 효과는 n-형 층의 경우와 같이 현저하지 않아서, 바람직한 두께의 범위는 보다 광범위하다. n-형 층의 두께 d2는 5 내지 500Å의 대략적인 범위인 것이 바람직하다. p-형 층의 두께 d2는 대략적으로 5 내지 30,000Å의 범위인 것이 바람직하다. 제2층의 재현성은, 두께 d2가 너무 얇은 경우, 제조하는 동안 유지되기 곤란하기 때문에, 약 5Å 이상의 두께가 필요하다는 것을 고려해야 한다. n-형 제2층의 경우 두께의 상한은, 홀 주입 효율의 저하에 의한 광출력의 저하가 크게 되지 않는 최대 두께로서 실험적으로 측정할 수 있다. p-형 제2층의 경우, 두께의 상한은, 결정 품질을 저하시키지 않고 생산 효율을 감소시키지 않는 최대 두께로서 측정된다.
바람직한 제2층 두께 범위는 제2층의 성장 온도, Al 함량 및 p-형 도판트 유량에 좌우된다. n-형 층의 경우, n-형 캐리어 농도가 성장 온도가 낮을수록, p-형 도판트 유량이 작을수록, Al 함량이 높을수록 이에 비례하여 증가한다. 캐리어 농도의 증가는 발광층 구조물에 대한 홀 주입 효율을 감소시키고, 이에 의해 발광 효율이 감소될 수 있다. 이는 층의 두께를 얇게 하여 방지해야 한다. 제2층의 두께 d2 및 성장 온도 T2를 x-축 및 y-축에 나타내는 경우, n-형 제2층의 두께 및 성장 온도의 바람직한 범위는
5 ≤ d2 ≤ 500
T2 ≥ 0.4d2 + 700
1,150 ≥ T2 ≥ 700으로 정의될 수 있다.
p-형 제2층의 경우, 결정 품질은 성장 온도가 낮을수록 Al 함량이 증가할수록 이에 비례하여 감소된다. 따라서, 층 두께는 발광 효율의 감소를 방지하도록 얇게 제조되어야 한다. 제2층의 두께 d2 및 성장 온도 T2를 x-축 및 y-축에 나타내는 경우, p-형 제2층의 두께 및 성장 온도의 바람직한 범위는
0.4d2 + 700 ≤ T2 ≤ 1,150 (5 ≤ d2 ≤ 500) 및
900 ≤ T2 ≤ 1,150 (500 ≤ d2 ≤ 30,000)으로 정의될 수 있다.
p-형 제2층의 두께 및 성장 온도의 보다 바람직한 범위는
0.4d2 + 700 ≤ T2 ≤ 1,100 (5 ≤ d2 ≤ 500) 및
900 ≤ T2 ≤ 1,100 (500 ≤ d2 ≤ 30,000)이다.
제2층의 전도성 제어, 캐리어 농도 및 성장 온도에 관한 설명이 다음에 기재되어 있다. 제2층의 두께에 관한 설명에서 언급된 바와 같은 동일한 이유로, 제2층의 전도성 제어, 캐리어 농도 및 성장 온도에 대한 설명은 다시 경우에 따라 제2층의 전도성이 n-형 및 p-형인 경우에 따라 개별적으로 제공된다.
상기 지적한 바와 같이, 제2층의 전도성은 p-형 또는 n-형일 수 있다. 제2층의 전도성이 p-형인 경우, 캐리어 농도의 특별히 바람직한 범위는 없고, 기술적으로 실현 가능한 범위내의 특정 값을 적용시킬 수 있다. 이의 범위는 대략적으로 1 x 1016cm-3 내지 약 1 x 1020cm-3이다. 제2층의 전도성은 n-형이고, 캐리어 농도는 홀 주입 효율을 저하시키지 않을 정도로 가능한 낮은 것이 바람직하다. 따라서, 캐리어 농도의 범위는 대략적으로 1 x 1014cm-3 내지 1 x 1019cm-3, 보다 바람직하게는 1 x 1014cm-3 내지 1 x 1018cm-3인 것이 바람직하다.
캐리어 농도는 성장 온도, II/III 비(III족 원료에 대한 p-형 도판트의 공급 비; p-형 도판트 유량은 III족 원료가 공급되는 동안 일정하다) 및 V/III 비(III 족 원료에 대한 V족 원료의 비)를 제어하여 제어될 수 있다.
제2층이 p-형 또는 n-형 전도성을 갖는지에 관계없이, 결정 품질이 성장 온도가 증가됨에 따라 개선되기 때문에, 캐리어 농도의 제어가 보다 용이하다. 특히 n-형 제2층의 경우, 전도도 제어에 요구되는 p-형 도판트 유량은 성장 온도가 증가됨에 따라 감소된다.
II/III 비 및 V/III 비의 바람직한 범위는 반응 로의 형태, 크기, 원료 기체 유동 패턴, 성장 온도, 압력 및 기타 조건에 따라 매우 가변적이어서, 일반적인 수치로 한정하는 것은 의미가 없다. 일반적인 경향으로서, 바람직한 II/III 비의 범위는 성장 온도가 증가함에 따라 보다 작은 값 쪽으로 확장된다.
제2층의 성장 온도에 대해서 상세한 설명한다. 발광층 구조물(7)의 성장 온도에 보다 근접하는 제2층의 성장 온도를 선택하는 것이 n-형 AlGaN 층(제1층)(9)의 보호 성능을 유지하고 발광층 구조물(7)의 손상을 방지하는 관점에서 보다 좋다. 그러나, 높은 성장 온도가, 제2층 결정 품질 향상 및 전도성 제어의 관점에서 보다 좋다. 따라서, 제2층 성장 온도는 특정 범위 내인 것이 바람직하다. 바람직한 범위는 약 700 내지 1,150℃이다.
제2층의 바람직한 성장 온도 범위는 제1층의 두께와 Al 함량 및 제2층의 Al 함량과 p-형 도판트 유량에 따라 가변적이다. 제1층의 발광층 구조물을 보호하는 기능은 층 두께 및 Al 함량을 증가시킴으로서 향상되고, 제2층의 결정 품질은 제2층의 바람직한 성장 온도를 고온 쪽으로 이동시켜 개선시킬 수 있다. 반면, 전도성 제어는 제2층의 Al 함량이 높을 수록 곤란해지기 때문에, 제2층의 바람직한 성장 온도 범위는 제2층의 Al 함량이 증가함에 따라 전도성 제어를 용이하게 하는 성장 온도 쪽으로 증가시켜 이동시켜야 한다. p-형 전도성은 제2층의 p-형 도판트 유량이 감소됨에 따라 비례하여 수득하기 곤란하기 때문에, p-형 또는 저 농도 n-형 전도도를 수득하기 위해서는, 제2층의 바람직한 성장 온도를 증가시켜야 한다.
III-V족 화합물 반도체를 사용하여 발광 소자를 제조하는 경우, p-형 도판트의 도핑 단계가 필요하다. 그러나, p-형 도판트 원료는 반응 로에 잔류하고, 메모리 효과를 증가시켜 후속 성장 공정에 악영향을 미친다. 보다 구체적으로, 새로운 기판을 반응 로에 셋팅하고, 후속 에피택셜 성장 공정을 수행하는 경우, 기판 위에 형성된 발광층의 결정성은 저하되고, 선행 단계에서 잔류하는 p-형 도판트 원료 물질이 존재하기 때문에 p-형 전도도 농도의 제어가 곤란하다.
메모리 효과에 의해 야기되는 불리한 점은 두개의 반응 로, p-형 도판트 원료를 사용하는 로와 사용하는 않는 로를 사용하여 도 1에 나타낸 바와 같은 발광 소자 구조 에피택셜 기판을 성장시켜 방지할 수 있다. 즉, 재성장 방법을 사용할 수 있다.
이를 보다 구체적으로 설명한다. 도 1에 나타낸 층 구조의 화합물 반도체 발광 소자용 에피택셜 기판을 제조하는 경우, 기판은 n-형 AlGaN 층(제1층)(9)을 성장시킨 후 반응 로로부터 제거되고, AlGaN:Mg 층(제2층)(10) 및 다음 층을 p-형 도판트 원료 물질을 사용하는 개별적인 반응 로에서 성장시킨다. 이로 인해, 메로리 효과를 방지하고 적합한 특성을 나타내는 에피택셜 기판을 제조할 수 있다.
제3층으로서 형성된 GaN:Mg 층(11)은 n-형 GaN 층(13)에 접하여 옴 접촉을 형성하는 p-형 층이다. 본 발명에서, InGaN 층(8) 위에 3층 p-형 층 구조물을 형성시키는 목적은 상기 설명한 바와 같이 제1층 및 제2층으로 이루어진 n-형 AlGaN 층(9) 및 AlGaN:Mg 층(10)의 구조 및 성장 조건을 규정하는 것이고, 제3층 및 이전 층들의 구조는 임의로 규정할 수 있다. 따라서, 예를 들면, GaN:Mg 층(11)은 단일 층 구조물이거나 그렇지 않으면 p-형 캐리어 농도를 변화시킨 두개 이상의 층으로 이루어진 적층 구조 또는 조성을 변화시킨 두개 이상의 층으로 이루어진 적층 구조일 수 있다. 그렇지 않으면, 다수 층의 최상 표면 층이 고농도 p-형 박층인 적층 구조일 수 있다.
(실시예 1)
도 1에 나타낸 다층 발광 소자는 MOVPE 방법을 사용하여 사파이어 기판 위에 결정 층을 성장시킴으로서 다음에 설명된 바와 같이 제조할 수 있다. 먼저, 화합물 반도체 발광 소자용 에피택셜 기판을 사파이어 기판(1)으로 개시하여 제조한다. 사파이어 기판(1)을 MOVPE 성장 로에 셋팅하고, NH3, MO(TMG) 및 실란을 원료 기체로서 사용하고 H2를 캐리어 기체로서 사용하여, 사파이어 기판(1) 위에 GaN의 박층을 저온 GaN 버퍼층(2)으로서 성장시킨다. 이어서, n-형 GaN:Si 층(3)을 1,040℃에서 성장시킨다.
이어서, 사파이어 기판(1)을 MOVPE 성장 로에서 제거한 다음, 기재된 검사를 수행하고, MOVPE 성장 로에 회수한다. 이어서, 1,040℃의 성장 온도에서 NH3, MO(TMG, TMA 및 TMI) 및 실란을 원료 기체로서 사용하고 H2를 캐리어 기체로서 사용하여, n-형 GaN:Si 층(3) 위에 n-형 GaN:Si 층(4)을 성장시킨다. 도핑되지 않은 GaN 층(5)은 n-형 GaN:Si 층(4) 위에 성장시킨다. 도핑되지 않은 GaN 층(5)을 형성시킨 후, 반응 로 온도를 780℃까지 낮추고, AlGaN 층(6)을 N2를 캐리어 기체로 사용하여 형성시킨다. 다음으로, InGaN 층(7A) 및 GaN 층(7B)으로 이루어진 4개의 층 세트 각각을 성장시키고, 최상 층인 GaN 층(7B) 위에 InGaN 층(8)을 성장시켜, 발광층 구조물(7)을 형성시킨다. InGaN 층(8)을 성장시킨 후, n-형 AlGaN 층(9)(도핑되지 않은 n-형 층)을 Al 함량이 0.15인 제1층으로서 110Å의 두께로 성장시킨다. 이어서, 기판을 MOVPE 성장 로로부터 제거한다.
기판을 다른 MOVPE 성장 로에 셋팅하고, NH3 및 MO를 원료 기체로서 사용하고 N2를 캐리어 기체로서 사용하여, AlGaN:Mg 층(10)을 Al 함량이 0.05인 제2층으로서 성장시킨다. 여기서, Mg 물질로서 공급된 EtCp 2Mg의 유량은 600sccm으로 조절하고, 250Å까지 1,000℃에서 계속하여 성장시키고, 반응 로 온도를 1,040℃까지 상승시키고, GaN:Mg 층(11)을 성장시킨다. 수득한 물질을 화합물 반도체 발광 소자용 에피택셜 기판으로서 성장 로에서 배출시킨다.
상기한 방법으로 제조된 화합물 반도체 발광 소자용 에피택셜 기판을 20분 동안 800℃ N2 대기하에서 열처리하고 AlGaN:Mg 층(제2층)(10) 및 GaN:Mg 층(제3층)(11)을 저저항 p-형 층으로 제조한다.
다음으로, 표면을 석판술에 의해 p-형 전극용 패턴을 형성하고, Ni 및 Au를 진공증착에 의해 퇴적시키고, 전극 패턴을 리프트-오프(lift-off)하여 형성하고, 수득한 물질을 열처리하여 옴 p 전극(13)을 형성한다. 이어서, 마스크(mask) 패턴을 석판술에 의해 형성하고, 드라이 에칭(dry etching)을 수행하여 n층을 노출시킨다. 마스크를 제거한 후 n 전극용 패턴을 석판술에 의해 건조 에칭된 표면 위에 형성하고, Al을 진공 증착하여 퇴적시키고, 전극 패턴을 리프트오프하여 n 전극(12)으로서 형성한다. p 전극(13)의 전극 면적은 3.14 x 10-4cm2이다.
상기한 방법으로 제조된 화합물 반도체 발광 소자용 에피택셜 기판을 반도체 발광 소자를 제조하는 데 사용한다. 발광 소자에 전압을 인가하여 웨이퍼 상태에서 이의 발광 특성을 시험한다. 발광 소자는 순방향으로 20mA에서 1,505mcd의 우수한 광도 특성 및 역방향 바이어스 5V에서 누설 전류 0.25nA를 나타내는 것으로 밝혀졌다.
상기한 조건하에서 성장된 제2층의 전도성을 평가하기 위해, 도핑되지 않은 GaN을 사파이어 기판 위에 두께 3㎛까지 성장시키고, 이 위에 상기한 제2층(10)에 관하여 제시한 바와 같이 AlGaN:Mg 층을 동일한 조건하에 두께 0.3㎛까지 성장시켰다. 전극을 사용하는 순환 전압측정법(CV) 평가에 의해, 수득된 시편은 p-형 전도성 유형 및 캐리어 농도 9 x 1018cm-3을 나타내는 것으로 밝혀졌다.
(실시예 2 내지 8 및 비교 실시예 1 내지 3)
발광 소자는 AlGaN:Mg 층을 성장 온도, 층 두께, Al 함량 및 Mg 유량을 여러가지로 상이하게 하는 성장 조건하에서 형성되는 것을 제외하고는 실시예 1의 방법으로 제조한다. 성장 조건 및 발광 소자의 특성을 표 2에 요약하였다.
실시예 4, 6, 7 및 8에서, AlGaN:Mg로 형성된 제2층이 p-형 도판트로 도핑됨에도 불구하고, 제2층이 n-형 전도도 및 본 발명의 제11항의 범위에 포함되는 1 x 1019cm-3 이하의 n-형 캐리어 밀도를 나타낸다.
비교 실시예 1에서, 제2층의 두께 d는 본 발명에서 설명한 바람직한 범위 외인 750Å이다. 발광 소자의 광도는, 제2층의 두께를 제외하고는 동일한 조건으로 제조된 실시예 4의 발광 소자에 비해 현저하게 열등하다. 구체적으로, 제2층의 두께는 250Å(실시예 4)에서 750Å(비교 실시예 1)으로 3배 증가하고 광도는 실시예 4의 값은 약 1/4로 감소된다.
비교 실시예 2는 제2층이 다시 두꺼운 두께 750Å로 제공되는 것을 제외하고는 실시예 5와 동일한 성장 조건하에 제조된다. 광도는 약 1/4로 감소된다.
비교 실시예 3은 제2층이 다시 두꺼운 두께 750Å로 제공되는 것을 제외하고는 실시예 6과 동일한 성장 조건하에 제조된다. 광도는 약 1/4로 감소된다.
도 3은 Mg 유량이 600sccm이고, 제2층의 Al 함량은 0.05인 실시예들에 대한 도 2에 도시된 데이타에 기초한 그래프이다. 종축은 제2층 두께(Å)이고, 횡축은 성장 온도(℃)이다. 원 안의 수치는 광도(mcd)를 나타낸다.
실시예 2의 발광 소자의 광도는 405mcd이고, 실시예 6의 광도는 334mcd이다. 이들 두개의 측정점을 연결하는 선분에 또는 선분 위에 있는 광도 값을 나타내는 발광 소자는 실제 적용에 적합하고, 상기 광도 값이 선분 아래에 있는 광도 값을 나타내는 발광 소자는 실제 적용에 적합하지 않다. 따라서, 성장 온도가 T로서 정의되고, 제2층의 두께가 d로서 정의되는 경우, 이러한 실험적으로 규정되는 선분 위 또는 선분 내의 영역은
T - 800 ≥ 2(d-250)/5으로 나타낼 수 있다.
따라서, T와 d의 이러한 관계는
T ≥ 0.4d + 700으로 나타낼 수 있다.
바꾸어 말하면, 우수한 광도를 확보하기 위해, 제2층은 두께 d에 0.4를 곱하고 700을 더하여 수득되는 값과 동일하거나 그 이상인 성장 온도(℃)에서 성장시켜야 한다.
(실시예 9 내지 16)
본 발명의 실시예 9 내지 16은 다음에 설명되어 있다. 실시예 9 내지 16에서, 발광 소자는 Al 함량이 0인 AlGaN 층(9)이 제1층으로 사용되는 것을 제외하고는 실시예 1과 동일한 조건하에서 제조되고, 즉 제1층은 두께가 180Å인 n-형 GaN 층으로서 형성되고, AlGaN:Mg 층(제2층)(10)은 성장 온도, Al 함량 및 Mg 유량을 상이하게 하는 성장 조건하에서 형성된다.
도 4는 성장 조건 및 실시예 9 내지 16에서 제조되는 각각의 발광 소자의 특성을 나타내고, 구체적으로 제2층의 성장 조건(성장 온도(℃), 두께(Å), Al 함량 및 Mg 유량(sccm)), 제2층의 특성(전도성 유형 및 캐리어 농도(cm-3)), 및 측정된 발광 특성(광도(mcd))을 나타낸다. 실시예 9 내지 16에서, 제2층은 두께 d에 0.4를 곱하고 700을 더하여 수득되는 값과 동일하거나 그 이상인 성장 온도(℃)에서 성장시킨다. 실시예 13 내지 16에 있어서, AlGaN:Mg로 형성된 제2층을 p-형 도판트로 도핑함에도 불구하고, n-형 전도성 및 본 발명의 청구항 제11항의 범위내인 1 x 1019cm-3 이하인 n-형 캐리어 밀도를 나타낸다. 실시예 9 내지 16의 발광 소자는 이의 발광 특성이 평가되었고, 도 4에 도시한 바와 같이, 전부 실질적으로 적용할 수 있는 적합한 수준의 광도를 나타내는 것으로 밝혀졌다.
상기에 설명한 바와 같이, 본 발명은 발광층 구조물과 접하여 형성되는 p-형 층 구조물을 최적화시킨다. 즉, 보호층(제1층), p-형 층(제3층), 및 제1층과 제3층 사이에 위치한 중간층(제2층)으로 이루어진 3층 p-형 층 구조물로서 p-형 구조물을 규정하고, 또한 3층 p-형 층 구조물의 성장 조건을 최적화시킨다. 이에 의해, 본 발명은 pn-접합 부근의 결정성을 향상시키고, 이에 따라 3층 p-형 층 구조의 발광층 구조물의 보호 성능을 저하시키지 않고 홀 주입을 용이하게 한다. 결과적으로, 보호층(제1층)은 얇은 두께로 형성됨에도 불구하고 우수한 보호 성능을 제공할 수 있고, 홀 주입 효율이 향상되어 발광 효율을 향상시킬 수 있다.

Claims (19)

  1. 삭제
  2. 삭제
  3. pn 접합을 갖는 더블-헤테로 발광층 구조물(double-hetero light-emitting layer structure) 및
    상기 발광층 구조물과 접하여 형성된 p-형 층 측의 층 구조물을 포함하고, 상기 p-형 층 측의 층 구조물이, 상기 발광층 구조물에 접하는 층으로부터 순서대로 InxAlyGazN(x + y + z = 1, 0 ≤ x ≤1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1)으로 나타내어지는 n-형 제1층, InuAlvGawN(u + v + w = 1, 0 ≤ u ≤ 1, 0 ≤ v ≤ 1, 0 ≤ w ≤ 1)으로 나타내어지는 p-형 제2층 및 InpAlqGarN(p + q + r = 1, 0 ≤ p ≤ 1, 0 ≤ q ≤ 1, 0 ≤ r ≤ 1)으로 나타내어지는 p-형 제3층을 포함하고, 이들 3개의 층 각각은 서로 접하여 형성되며, 상기 제1층의 성장 온도 T1 및 상기 제2층의 성장 온도 T2가 T1 ≤ T2인 관계를 만족시키고, 상기 제2층 및 제3층이 상기 제1층을 성장시킨 후 재성장법에 의해 성장되는, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  4. 제3항에 있어서, 상기 제1층의 두께 d1(Å)이 5 ≤ d1 ≤ 200의 범위이고, 상기 제2층의 두께 d2(Å)가 5 ≤ d2 ≤ 30,000의 범위인, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  5. 제3항 또는 제4항에 있어서, 상기 제2층이 성장하여 하기 수학식 1 및 수학식 2의 관계를 만족시키는, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
    수학식 1
    Figure 112010043706320-pat00005
    수학식 2
    Figure 112010043706320-pat00006
    상기 수학식 1 및 2에서,
    T2(℃)는 상기 제2층의 성장 온도이고,
    d2(Å)는 상기 제2층의 두께이다.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제3항 또는 제4항에 기재된 제조방법을 사용하는 발광 소자의 제조방법.
  10. pn 접합을 갖는 더블-헤테로 발광층 구조물 및
    상기 발광층 구조물과 접하여 형성된 p-형 층 측의 층 구조물을 포함하고, 상기 p-형 층 측의 층 구조물이, 상기 발광층 구조물에 접하는 층으로부터 순서대로 InxAlyGazN(x + y + z = 1, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1)으로 나타내어지는 n-형 제1층, InuAlvGawN(u + v + w = 1, 0 ≤ u ≤ 1, 0 ≤ v ≤ 1, 0 ≤ w ≤ 1)으로 나타내어지는 n-형 제2층 및 InpAlqGarN(p + q + r = 1, 0 ≤ p ≤ 1, 0 ≤ q ≤ 1, 0 ≤ r ≤ 1)으로 나타내어지는 p-형 제3층을 포함하고, 이들 3개의 층 각각은 서로 접하여 형성되며, 상기 제1층의 성장 온도 T1 및 상기 제2층의 성장 온도 T2가 T1 ≤ T2인 관계를 만족시키고, 상기 제2층 및 제3층이 상기 제1층을 성장시킨 후 재성장법에 의해 성장되는, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  11. 제10항에 있어서, 상기 제2층의 p-형 도판트 농도(p-type dopant density)가 1 x 1017cm-3 이상 1 x 1021cm-3 이하이고, 상기 제2층의 n-형 캐리어 농도가 1 x 1019cm-3 이하인, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  12. 제10항에 있어서, 상기 제1층의 두께 d1(Å)이 5 ≤ d1 ≤ 200의 범위이고, 상기 제2층의 두께 d2(Å)가 5 ≤ d2 ≤ 500의 범위인, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  13. 제11항에 있어서, 상기 제1층의 두께 d1(Å)이 5 ≤ d1 ≤ 200의 범위이고, 상기 제2층의 두께 d2(Å)가 5 ≤ d2 ≤ 500의 범위인, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  14. 삭제
  15. 제10항에 있어서, 상기 제2층이 성장하여 하기 수학식 3 및 수학식 4의 관계를 만족시키는, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
    수학식 3
    Figure 112010043706320-pat00007
    수학식 4
    Figure 112010043706320-pat00008
    상기 수학식 3 및 4에서,
    T2(℃)는 상기 제2층의 성장 온도이고,
    d2(Å)은 상기 제2층의 두께이다.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제10항 내지 제13항 중의 어느 한 항에 기재된 제조방법을 사용하는 발광 소자의 제조방법.
KR1020030045685A 2002-07-08 2003-07-07 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자 KR101001527B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002198955 2002-07-08
JPJP-P-2002-00198955 2002-07-08

Publications (2)

Publication Number Publication Date
KR20040005630A KR20040005630A (ko) 2004-01-16
KR101001527B1 true KR101001527B1 (ko) 2010-12-16

Family

ID=27751389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030045685A KR101001527B1 (ko) 2002-07-08 2003-07-07 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자

Country Status (7)

Country Link
US (2) US7098484B2 (ko)
KR (1) KR101001527B1 (ko)
CN (1) CN1484324B (ko)
DE (1) DE10330629A1 (ko)
GB (1) GB2393038B (ko)
SG (1) SG115549A1 (ko)
TW (1) TWI310963B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425341B1 (ko) * 2000-02-08 2004-03-31 삼성전기주식회사 질화물 반도체 발광 소자
US7058105B2 (en) * 2002-10-17 2006-06-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor optoelectronic device
KR101034055B1 (ko) 2003-07-18 2011-05-12 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100576849B1 (ko) 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
GB2407702A (en) * 2003-10-28 2005-05-04 Sharp Kk A semiconductor light-emitting device
TWI236160B (en) * 2003-11-25 2005-07-11 Super Nova Optoelectronics Cor GaN light emitted diode with high luminescent efficiency and the manufacture method
KR20050082251A (ko) * 2004-02-18 2005-08-23 삼성전자주식회사 반도체 레이저 디바이스
CN100341162C (zh) * 2004-03-19 2007-10-03 元砷光电科技股份有限公司 发光二极管结构
TWI266440B (en) * 2005-10-20 2006-11-11 Formosa Epitaxy Inc Light emitting diode chip
JP2007214378A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物系半導体素子
JP5665256B2 (ja) * 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR101316423B1 (ko) 2007-08-09 2013-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
CN101621094B (zh) * 2008-06-30 2012-10-17 展晶科技(深圳)有限公司 半导体元件的制造方法及其结构
CN102414789A (zh) * 2009-04-07 2012-04-11 住友化学株式会社 半导体基板的制造方法及半导体基板
CN102576786B (zh) * 2009-08-24 2016-03-02 松下知识产权经营株式会社 氮化镓系化合物半导体发光元件
US8318515B2 (en) * 2009-12-08 2012-11-27 Corning Incorporated Growth methodology for light emitting semiconductor devices
DE102009060747A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
JP5175918B2 (ja) 2010-12-01 2013-04-03 株式会社東芝 半導体発光素子
DE202013012940U1 (de) * 2012-05-04 2023-01-19 Soraa, Inc. LED-Lampen mit verbesserter Lichtqualität
CN102737991B (zh) * 2012-06-01 2014-09-24 中国电子科技集团公司第五十五研究所 一种制造复合背势垒氮化镓异质结场效应管的方法
JP6223075B2 (ja) 2012-10-09 2017-11-01 キヤノン株式会社 発光素子の製造方法及び発光素子
CN103151435B (zh) * 2013-01-30 2015-05-06 东南大学 一种具有复合势垒的氮化镓基发光二极管
JP2015188048A (ja) * 2014-03-10 2015-10-29 株式会社東芝 窒化物半導体積層体および半導体発光素子
CN105514237A (zh) * 2016-01-13 2016-04-20 扬州中科半导体照明有限公司 一种GaN基LED外延结构及其生产方法
CN105742430A (zh) * 2016-03-07 2016-07-06 太原理工大学 一种led外延结构及其制备方法
JP6824829B2 (ja) * 2017-06-15 2021-02-03 株式会社サイオクス 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021144A2 (en) 1998-09-16 2000-04-13 Cree Inc. VERTICAL GEOMETRY InGaN LED

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
US6020602A (en) * 1996-09-10 2000-02-01 Kabushiki Kaisha Toshba GaN based optoelectronic device and method for manufacturing the same
JP3957359B2 (ja) * 1997-05-21 2007-08-15 シャープ株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4245691B2 (ja) * 1998-08-04 2009-03-25 シャープ株式会社 窒化ガリウム系半導体レーザ素子及び光ピックアップ装置
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP2001094212A (ja) * 1999-09-24 2001-04-06 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP3455512B2 (ja) * 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP4556288B2 (ja) 2000-05-18 2010-10-06 ソニー株式会社 半導体素子
US6649942B2 (en) * 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
CN1505843B (zh) * 2001-06-15 2010-05-05 克里公司 在SiC衬底上形成的GaN基LED
JP2007201195A (ja) * 2006-01-26 2007-08-09 Sumitomo Electric Ind Ltd 窒化物半導体発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021144A2 (en) 1998-09-16 2000-04-13 Cree Inc. VERTICAL GEOMETRY InGaN LED

Also Published As

Publication number Publication date
TW200409202A (en) 2004-06-01
DE10330629A1 (de) 2004-01-22
KR20040005630A (ko) 2004-01-16
US7098484B2 (en) 2006-08-29
US20040012014A1 (en) 2004-01-22
CN1484324A (zh) 2004-03-24
US20060267035A1 (en) 2006-11-30
GB0315952D0 (en) 2003-08-13
CN1484324B (zh) 2011-01-19
GB2393038B (en) 2006-08-16
SG115549A1 (en) 2005-10-28
US7459326B2 (en) 2008-12-02
TWI310963B (en) 2009-06-11
GB2393038A (en) 2004-03-17

Similar Documents

Publication Publication Date Title
KR101001527B1 (ko) 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자
EP1636858B1 (en) Light emitting device using nitride semiconductor and fabrication method of the same
JP3890930B2 (ja) 窒化物半導体発光素子
KR101636032B1 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5145617B2 (ja) ｎ型窒化物半導体積層体およびそれを用いる半導体素子
KR20090035934A (ko) 반도체 발광소자 및 그 제조방법
KR20090019732A (ko) 질화물 반도체 발광소자
US20180138367A1 (en) Nitride Light Emitting Diode and Growth Method
JP3500281B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
US8030680B2 (en) Nitride semiconductor light-emitting device and method for manufacturing the same
KR20140002910A (ko) 근자외선 발광 소자
KR100770440B1 (ko) 질화물 반도체 발광소자
KR100925062B1 (ko) 4원계 질화물 반도체 발광 소자 및 그 제조 방법
JPH077182A (ja) 窒化ガリウム系化合物半導体発光素子
JP2004096077A (ja) 化合物半導体発光素子用エピタキシャル基板及びその製造方法並びに発光素子
CN214254446U (zh) 一种半导体外延结构及led芯片
KR100318289B1 (ko) 질화물 반도체 발광소자
KR20120013577A (ko) 다중양자우물 구조의 활성 영역을 갖는 발광 소자
KR100881053B1 (ko) 질화물계 발광소자
JP3897448B2 (ja) 窒化物半導体発光素子
KR101143277B1 (ko) 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법
KR20010019357A (ko) 질화물 반도체 발광소자
CN112768578A (zh) 一种半导体外延结构及其制作方法、led芯片
CN1474437A (zh) 一种p型ⅲ族氮化物材料的制作方法
KR100638662B1 (ko) 질화물계 반도체 발광소자 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee