KR20040005630A - 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자 - Google Patents

화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자 Download PDF

Info

Publication number
KR20040005630A
KR20040005630A KR1020030045685A KR20030045685A KR20040005630A KR 20040005630 A KR20040005630 A KR 20040005630A KR 1020030045685 A KR1020030045685 A KR 1020030045685A KR 20030045685 A KR20030045685 A KR 20030045685A KR 20040005630 A KR20040005630 A KR 20040005630A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
type
emitting device
compound semiconductor
Prior art date
Application number
KR1020030045685A
Other languages
English (en)
Other versions
KR101001527B1 (ko
Inventor
야마나카사다노리
쓰치다요시히코
오노요시노부
이에치카야스시
Original Assignee
스미또모 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 고교 가부시끼가이샤 filed Critical 스미또모 가가꾸 고교 가부시끼가이샤
Publication of KR20040005630A publication Critical patent/KR20040005630A/ko
Application granted granted Critical
Publication of KR101001527B1 publication Critical patent/KR101001527B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광층 구조의 보호 성능을 저하시키지 않고 발광 효율을 향상시키기 위해, 제1층 내지 제3층으로 이루어진 3개의 p-형 층 구조가 발광층 구조에 접하여 제공되는 것에 관한 것이다. 제1층은 보호 층으로서 작용하는 n-형 AlGaN 층이고, 제3층은 접촉 층으로서의 GaN:Mg 층이고, 제2층은 이들 층 사이의 중간층으로서 형성되는 AlGaN:Mg 층이다. 중간층의 작용은 n-형 AlGaN 층이 박층으로 제조되는 경우에도 InGaN 층을 상층의 성장 동안 가열로부터 완전히 보호할 수 있고, 여기서 GaN:Mg 층은 발광층 구조에 근접하여 발광층 구조로 홀 주입(hole injection) 효율을 증대시키고, 이에 따라 발광 효율이 향상된다.

Description

화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법 및 발광 소자{Epitaxial substrate for compound semiconductor light-emitting device, method for producing the same and light-emitting device}
본 발명은 니트라이드-계 III 내지 V족 화합물 반도체 박막의 적층으로 이루어진 화합물 반도체 발광 소자용 에피택셜 기판(epitaxial substrate), 이의 제조방법 및 발광 소자에 관한 것이다.
화학식 InxGayAlzN으로 나타내어지는 III 내지 V족 화합물 반도체(x + y + z = 1, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1)는 자색, 청색 및 녹색 발광 다이오드(diode) 및 청색 및 녹색 레이져 다이오드용 물질로서 공지되어 있다. 다음에서, 상기 화학식에서 나타낸 기호 x, y 및 z는 각각 InN 혼정비(mixed crystal ratio), GaN 혼정비 및 AlN 혼정비를 나타내는 데 사용된다. 특히, 혼정비 10% 이상의 InN을 포함하는 III 내지 V족 화합물 반도체는 가시 영역에서 이의 발광 파장이 InN 혼정비를 조정함에 의해 조절될 수 있기 때문에 표시 용도로서 특히 중요하다.
화합물 반도체의 물리적 특성은 이의 혼정비에 의해 크게 영향받는 것으로 공지되어 있다. 예를 들면, In을 포함하지 않는 GaAlN-계 혼정은 우수한 열 안정성을 갖고, 이에 따라 1,000℃ 이상의 온도에서 성장시켜 우수한 결정성을 수득할 수 있다. 대조적으로, InGaAlN-계 혼정(In 포함)의 열 안정성은, InN 혼정 비를 상이하게 하더라도 우수하지 못하고, 이러한 화합물 반도체는 일반적으로 800℃ 정도의 상대적으로 저온에서 성장시킨다. 결과적으로, 가시광선 영역 발광 소자의 발광층 구조의 중요한 성장 층을 이루는 InGaAlN-계 혼정 성장 층은 저온에서 성장시켜야 하고, 이에 따라 종종 열 안정성이 부적합하다.
반면, 발광층 구조를 성장시키는 경우, 고온에서 성장시켜야 하는 p-형 층으로 적층시킨다. 열 불안정한 발광층 구조를 이러한 높은 성장 온도로부터 보호하기 위해, 용이한 수행은 발광층 구조에서 내열성을 갖는 보호 층을 먼저 성장시킨 다음, 높은 성장 온도에서 보호 층 위에 p-형 층을 성장시키는 방법이다.
이러한 보호 층은 발광층 구조를 보호하는 기능을 할뿐만 아니라 발광 소자의 발광 특성에 크게 영향을 끼치는 중요한 층이다. 구체적으로 보호 층 위에 형성되는 p-형 층으로부터 발광층 구조로 효과적으로 주입되는 홀과 발광층의 아래면으로부터 발광층 구조에 주입되는 전자와의 재결합을 야기하는 발광 작용과 깊게 관련된다. p-형 층 측면으로부터 발광층 구조로의 홀의 주입 효율을 증진시키기 위해 보호 층은 p-형 전도성 및 낮은 캐리어 농도의 n-형 전도성을 갖는 것이 바람직할 수 있다.
그러나, Al을 포함하는 보호 층을 발광층 구조를 성장시키는 동일한 온도에서 성장시키는 경우, 보호 층의 결정성은 우수하지 못하다. 다수의 격자 결함이 존재하기 때문에 일반적인 캐리어 농도의 높은 n-형 전도성이 존재한다. 따라서, 발광층 구조로의 홀의 주입 효율은 낮아지고, 높은 발광 효율을 수득하기가 곤란하게 된다.
따라서, 보호 층 및 p-형 층 성장 조건은 보호 성능 개선 및 홀 주입(hole injection) 효율성 유지하는 두가지 관점에서 최적화되어야 한다. 보호 층은 열로부터 발광층 구조를 보호하고, 높은 결정 품질을 유지하면서 p-형 층으로부터 발광층 구조로 홀 주입을 효율적으로 하기 위해 전도성을 조절할 필요가 있다.
선행기술은 이러한 최적화를 수행하기 위한 두가지 방법을 제공한다:
(a) 먼저 AlGaN의 보호 층을 성장시킨 다음, 보호 층을 p-형 GaN 층(접촉층)의 성장 온도까지 가열시키고, 최종적으로 p-형 GaN 층을 성장시키는 방법, 및
(b) 저온에서 성장 가능한 Al이 없는 GaN 층으로서 보호층을 형성시켜 보호 층의 결정성을 향상시키고 바탕(background)형 캐리어 밀도를 다소 낮게 하는 방법.
그러나, 방법(a)에서 보호 층은 적어도 제공된 두께를 성장 동안 p-형 GaN 층(접촉 층)의 손상을 방지하면서 성장시켜야 한다. 막 두께를 증가시키기는 것은 발광층 구조로부터 pn 접합 계면을 분리하기 때문에, 발광층 구조로의 홀 주입 효율이 저하된다. 따라서, AlGaN 층의 보호 층으로서의 성능이 Al 함량을 감소시킴에 따라 저하되기 때문에, 선행 기술 방법(b)의 GaN 보호 층도 두께를 증가시켜 발광 효율이 개선되지 않을 수 있다.
본 발명의 목적은 상기한 선행 기술의 문제점을 극복할 수 있는 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법 및 이를 이용하는 발광 소자를 제공하는 것이다.
본 발명의 또다른 목적은 발광층 구조를 보호하는 보호 층의 성능을 손상시키지 않고 발광층 구조로 홀을 효율적으로 주입할 수 있는 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법 및 발광 소자를 제공하는 것이다.
본 발명은 보호 층과 p-형 층 사이에 중간층을 삽입하여 보호 층이 얇은 경우에서도 우수한 보호 성능을 성취하고 홀 주입 효율을 증대시키고 p-형 층을 발광층 구조에 접근시켜 발광 효율을 개선시키는 상기한 목적을 성취한다.
도 1은 본 발명의 양태를 나타내는 구조도이다.
도 2는 본 발명의 실시예 1 내지 8 및 비교 실시예 1 내지 3에 관련된 데이타를 요약하는 표이다.
도 3은 도 1의 방법으로 도식화된 발광 소자에서 제2 층 두께 및 성장 온도를 작용시켜 광도를 변화시키는 방법을 나타내는 도 2로부터의 데이타를 사용하여 만든 그래프이다.
도 4는 본 발명의 실시예 9 내지 16에 관련된 데이타를 요약한 표이다.
본 발명의 특징은 pn 접합을 포함하는 더블-헤테로 발광층 구조(double-hetero light-emitting structure)를 포함하는 화합물 반도체 발광 소자용 에피택셜 기판에서, 발광층 구조와 접하여 형성되는 p-형 층 측면 층 구조를 포함하고, 발광층 구조에 접하여 당해 층으로부터 순서대로 InxAlyGazN으로 나타내어지는 n-형 제1층(x + y + z = 1, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1), InuAlvGawN으로 나타내어지는 p-형 제2층(u + v + w = 1, 0 ≤u ≤1, 0 ≤v ≤1, 0 ≤w ≤1) 및 InpAlqGarN으로 나타내어지는 p-형 제3층(p + q + r = 1, 0 ≤p ≤1, 0 ≤q ≤1, 0 ≤r ≤1)을 포함하고 3개의 층 각각은 서로 접하여 형성된다. 제1층의 두께 d1(Å)이 5 ≤d1≤200의 범위이고, 제2층의 두께 d2(Å)가 5 ≤d1≤30,000의 범위인 것이 바람직하다.
본 발명의 또다른 특징은 제1층의 성장 온도 T1및 제2층의 성장 온도 T2가 T1≤T2인 관계를 만족하는 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법이다.
본 발명의 또다른 특징은 제2층이 성장하여 수학식 1 및 수학식 2의 관계를 만족시키는 것이다.
상기 식에서,
T2(℃)는 제2층의 성장 온도이고, d2(Å)는 제2층의 두께이다.
우수한 발광 특성을 갖는 발광 소자는 상기한 방법으로 제조된 에피택셜 기판을 사용하여 발광 소자를 제조함으로써 생성된다.
본 발명의 특성은 pn 접합을 포함하는 더블-헤테로 발광층 구조를 포함하는 화합물 반도체 발광 소자용 에피택셜 기판에서, 발광층 구조와 접하여 형성되는 p-형 층 측면 층 구조를 포함하고, 발광층 구조에 접하여 당해 층으로부터 순서대로 InxAlyGazN으로 나타내어지는 n-형 제1층(x + y + z = 1, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1), InuAlvGawN으로 나타내어지는 n-형 제2층(u + v + w = 1, 0 ≤u ≤1, 0 ≤v ≤1, 0 ≤w ≤1) 및 InpAlqGarN으로 나타내어지는 p-형 제3층(p + q + r = 1, 0 ≤p ≤1, 0 ≤q ≤1, 0 ≤r ≤1)을 포함하고 3개의 층 각각은 서로 접하여 형성된다.
여기서, 제2층의 p-형 도판트 농도(p-type dopant density)가 1 x 1017cm-3이상 1 x 1021cm-3이하이고, 제2층의 n-형 캐리어 농도가 1 x 1019cm-3이하인 것이바람직하다.
또한, 제1층의 두께 d1(Å)이 5 ≤d1≤200의 범위이고, 제2층의 두께 d2(Å)가 5 ≤d1≤500의 범위인 것이 바람직하다.
본 발명의 또다른 특징은 제1층의 성장 온도 T1및 제2층의 성장 온도 T2가 T1≤T2인 관계를 만족한다는 것이다. 여기서, 제2층이 성장하여 수학식 3 및 수학식 4의 관계를 만족시키는 것이 바람직하다.
상기 식에서,
T2(℃)는 제2층의 성장 온도이고, d2(Å)은 제2층의 두께이다.
본 발명은 첨부된 도면에 관련된 바람직한 양태의 다음의 상세한 설명으로부터 보다 잘 이해되고, 이의 다른 목적 및 이점도 이로부터 명확해 질 수 있다.
도 1은 본 발명의 양태인 발광 소자의 층 구조를 나타낸다. 도 1에 나타낸 발광 소자는 본 발명에 따른 화합물 반도체 발광 소자용 에피택셜 기판을 사용하여 제조된다.
발광 소자(20)의 층 구조를 먼저 설명할 수 있다. 당해 구조는 금속유기 증기 상 에피택셜(MOVPE) 방법을 사용하여 에피택셜 성장에 의한 사파이어 기판에 순서대로 형성된 저온 GaN 완충 층(2), n-형 GaN:Si 층(3), n-형 GaN:Si 층(4) 및 GaN 층(5)을 포함한다. AlGaN 층(6)은 GaN 층(5) 위에 형성되고, 발광층 구조(7)은 AlGaN 층(6) 위에 형성된다. AlGaN 층(6) 및 발광층 구조(7)은 MOVPE 에피택셜 성장에 의해 연속적으로 형성된다.
본 발명은 당해 양태로서 사파이어 기판을 사용하는 것을 제한하지 않음을 인지할 수 있다. 매립된 성장에 의해 전위 밀도를 감소시키는 SiC, GaN 기판, Si 상 GaN 기판, 프리-스탠딩(free standing) GaN 기판, AIN 기판 등을 포함하는 다양한 다른 기판의 몇몇은 또한 유용하다. 또한, 완충 층은 저온 GaN 층을 형성하는 것이 반드시 필요한 것은 아니지만, 대신에 저온 AIN, 저온 AlGaN, 저온 InGaAIN 등을 포함하는 다른 다양한 물질로부터 제조될 수 있다.
pn 접합을 포함하는 더블-헤테로-구조인 발광층 구조(7)는 4개의 세트 위에 선택적으로 성장시킨 InGaN 층(7A) 및 GaN 층(7B) 및 최상위 세트 위에 성장시킨 InGaN 층(8)으로 이루어진 다중 양자 우물 구조로 이루어진다. InGaN 층(8)의 성장 온도는 780℃이다. 제1, 제2 및 제3 층으로 이루어진 p-형 층 측면 3-층 구조는 발광층 구조(7)에 상위 및 접하여 형성된다. 이러한 양태에서, 발광층 구조(7)에 접하여 형성된 p-형 층 측면 구조는 순서대로 발광층 구조(7)에 접한 층, n-형 AlGaN 층(제1 층), AlGaN:Mg 층(제2 층)(10) 및 GaN:Mg 층(제3 층)(11)로 이루어진다. 당해 3개 층 각각은 접하여 형성된다.
제1 층, 즉 n-형 AlGaN 층(9)은 InGaN 층(8)에 사용되는 바와 같은 780℃의동일한 온도에서 MOVPE를 사용하여 결정 성장시켜 형성된다. 제2 층, 즉 AlGaN:Mg 층(10)은 n-형 AlGaN 층(9)에서 사용된 온도 이상인 1,000℃ 이상의 온도에서 MOVPE를 사용하여 결정 성장시켜 형성된다. 제3 층, 즉 GaN:Mg 층(11)은 AlGaN:Mg 층(10)에서 사용된 온도 이상인 1,040℃ 이상의 온도에서 MOVPE를 사용하여 결정 성장시켜 형성된다.
이러한 양태에서, AlGaN:Mg(제2) 층(10) 및 GaN:Mg(제3) 층(11)은 저저항 p-형 층이다. 저항 n 전극(12)은 n-형 GaN:Si 층(4) 위에 형성되고 저항 p 전극(13)이 GaN:Mg 층(11) 위에 형성된다.
상기 설명한 층 구조를 갖는 발광 소자(20)의 제조에서, 화합물 반도체 발광 소자용 에피택셜 기판은 먼저 사파이어 기판(1) 위에 상기에서 기술한 층 구조를 형성하여 제조된 다음, 발광 소자(20)를 이 에피택셜 기판을 사용하여 도 1에 나타낸 형태로 제조한다.
발광층 구조(7)에 접하여 형성된 p-형 층 측면 3개-층 구조에서, n-형 AlGaN(제1) 층(9)은 보호 층이고, GaN:Mg 층(제3)(11)은 접촉 층이고, AlGaN:Mg(제2) 층(10)은 이들 두 층 사이에 중간층으로서 위치한다. 이 중간층이 제공되기 때문에 InGaN 층(8)은 n-형 AlGaN 층(9)이 박층으로 제조되는 경우에도 당해 층의 상층의 성장 동안 가열로부터 완전히 보호할 수 있다. 따라서, GaN:Mg 층(11)은 발광층 구조(7)에 근접하여 발광층 구조(7)로 홀 주입을 보다 효율적으로 하고, 발광 소자(20)의 발광 효율이 향상될 수 있다.
도 1의 양태에서 AlGaN:Mg (제2) 층(10)은 p-형 전도성을 갖고, 이러한 전도성 형태에 제한되는 것은 아니며, n-형 전도성을 대신 가질 수 있다. n-형 화합물 반도체로서 제2 층의 형성은 성장 조건를 변화시켜서 성취할 수 있다. 제2 층은 p-형 AlGaN:Mg 층(10) 대신에 n-형 AlGaN:Mg 층으로서 형성되더라도 InGaN 층(7A 및 8)은 여전히 상기 층의 성장 동안 가열로부터 효율적으로 보호될 수 있고, 발광 소자 층 구조(7)로의 홀 주입의 효율은 이러한 첫번째 양태로서 발광 효율성을 향상시켜 증가시킬 수 있다.
일반적인 설명에서 p-형 층 측면 구조를 이루는 제1 내지 제3 층에 관하여 제공되어 있다.
제1 층이 발광층 구조(7)의 p-형 층의 측면에 제공되고, 기본적인 작용의 관점에서, p-형 또는 저농도 n-형 전도성을 가져서 발광 효율을 증가시키는 것이 바람직하다. 그러나, 제1 층의 성장 온도는, 내열성을 갖는 In을 포함하는 발광층 구조(7)의 결정성을 저하시키지 않기 위해 발광층 구조(7)와 동일한 온도인 상대적으로 저온(당해 양태에서 780℃)으로 조절된다. 따라서, 결정 결함을 일으킴에도 불구하고 n-형 캐리어가 존재하기 때문에 도핑하지 않더라도 n-형 전도성을 갖는다. 저 성장 온도 때문에, n-형 전하를 보상하는 p-형 도판트를 사용하여 n-형 AlGaN 층(9)을 저 농도 n-형 또는 p-형 층으로 제조하는 것은 매우 곤란하다.
또한, p-형 도판트는 반응 로(furnace)내에 잔류하는 경향이 있다. 따라서, 사용되는 동시 성장에서 보다 후 성장 단계에서 제조되는 발광층 구조의 품질에 보다 큰 악영향을 줄 수 있다. 이는 메모리 효과로서 공지되어 있다. 이러한 문제를 극복하기 위한 하나의 효과적인 방법은 p-형 도판트의 메모리 효과를 최소화하도록 제작된 반응 로를 사용하는 것이다. 또다른 방법은 p-형 도판트를 사용하는 결정 성장용 및 주로 발광층 구조 제조를 통해 성장시키는 p-형 도판트를 사용하지 않는 결정 성장용의 개별적인 반응 로를 사용하는 것이다. n-형 AlGaN (제1) 층(9)은 발광층 구조(7) 다음에 성장시킨 보호 층이고, 이에 따라 p-형 도판트를 사용하지 않는 로에서 성장시키는 것이 바람직할 수 있다. 상기 설명한 이유에서, 제1 층은 p-형 도판트를 사용하지 않는 경우, n-형이 되는 경향이 있다. 따라서, 이러한 양태에서 n-형의 제1 층, 즉 n-형 AlGaN 층(9)이 사용된다. 그러나, 상기한 설명으로부터 명백한 것으로서, 적절한 결정 성장 조건하에서 생성되는 p-형 제 1층 대신하여 사용할 수도 있다.
제 1층의 Al 함량의 바람직한 범위는 과량의 Al이 평탄성 및 다른 결정 특성을 저하시키지 않는 사실에 근거하여 정의되고, 반면 불충분한 Al이 보호 성능을 저하시키는 경우 층 두께를 증가시킬 필요가 있고 이는 발광 효율을 저하시킨다. 이러한 요인 때문에, Al 함량은 0 내지 0.5의 대략적인 범위가 바람직하다. Al 함량의 바람직하는 범위는 제1 층의 두께 및 제2 층의 성장 온도에 좌우된다. Al 함량은 제1 층을 보다 박층으로 제조하고 제2 층의 성장 온도를 증가시킴에 따라 비례적으로 보호 성능을 강하게 하기 위해 증가시켜야 한다.
제1 층의 두께의 바람직한 범위는, 두께가 매우 두꺼운 경우 층은 결정성이 열악해지고 홀 주입 효율이 저하되어 발광 효율이 낮아지고, 반면 너무 얇은 경우, 층의 보호 성능이 저하되어 발광층 구조를 열화시키는 사실을 고려하여 정의한다. 이러한 요인 때문에, 제1 층의 두께는 5 내지 200Å의 대략적인 범위인 것이 바람직하다. 층 두께의 바람직한 범위는 제 1층의 Al 함량 및 제 2층의 성장 온도에 좌우된다. 제1 층의 두께는 Al 함량을 감소시켜 적절한 보호 성능을 성취함에 따라 비례적으로 증가시킬 수 있다. 제2 층의 두께는 이의 성장 온도를 높여서 발광층 구조의 고온 열화를 방지시킴에 따라 비례적으로 증가시킬 수 있다.
다음은 제2 층은 설명한다. 효율적인 캐리어를 제한하여 발광 특성을 향상시키는 관점에서, 제2 층의 Al 함량이 높게 조절되어 전도대에서 발광층 구조에 대하여 포텐셜 장벽을 증가시킨다. 그러나, 제2 층의 과량의 Al 함량은 결정성을 저하시켜 p-형의 존재 또는 저농도 n-형 전도성을 어렵게 하여 홀 주입 효율을 감소시킨다. 따라서, 제2 층의 Al 함량은 임의의 범위내인 것이 바람직하다. 구체적으로, 제2 층의 Al의 함량은 0.001 내지 0.3의 대략적인 범위로 감소시키는 것이 바람직하다. Al 함량의 바람직한 범위는 성장 온도, p-형 도판트 유량 및 층 두께에 좌우된다. n-형태 전도성의 경향은 성장 온도가 낮아짐에 따라 비례하여 결정 결함이 홀 주입 효율을 저하시키기 때문에 증가한다. 이러한 메카니즘에 의한 열화를 방지하기 위해, Al 함량은 우수한 결정성을 유지시키기 위해 감소시켜야 한다. 또한, n-형 전도성으로의 경향은 p-형 도판트 유량이 감소됨에 따라 비례하여 홀 주입 효율을 저하시켜 증가된다. 메카니즘에 의한 이러한 유형의 열화를 방지하기 위해, Al 함량은 n-형 전도성으로의 경향을 억제하여 감소시켜야 한다. 또한, 격자 부정합에 의해 야기되는 스트레인(strain)의 증가에 의한 결정성의 감소는 층 두께를 증가시켜서 보다 명백해지는 경향이 있다. Al 함량은 이를 방지하기 위해 감소되어야 한다.
제2 층의 두께에 관한 설명이 다음에 기재되어 있다. 제2 층은 발광층 구조(7)의 p-형 층 측면에 제공된 3개의 p-형 층 구조의 제2 층을 구성한다. 상술한 바와 같이, 제2 층의 전도성은 n-형 또는 p-형일 수 있다. 따라서, 제2 층의 두께는 제2 층의 전도성이 n-형 및 p-형인 경우로 개별적으로 설명할 수 있다.
n-형 제2 층이 매우 두꺼운 경우, 결정 품질이 저하되는 경향이 있고, 발광층 구조(7)에 대한 홀 주입 효율이 발광 효율을 저하시켜 감소시킬 수 있다. 기본적으로, 두께가 보다 얇은 것이 우수하고, 두께는 임의의 범위 내이다. p-형 제2 층이 너무 두꺼운 경우, 결정 품질은 저하된다. 따라서, 두께는 임의의 범위 내이다. 그러나, p-형 층에 대한 발광 효율의 효과는 n-형 층의 경우와 같이 명백하지 않아서, 바람직한 두께의 범위는 보다 광범위한다. n-형 층의 두께 d2는 5 내지 500Å의 대략적인 범위인 것이 바람직하다. p-형 층의 두께 d2는 대략적으로 5 내지 30,000Å의 범위인 것이 바람직하다. 제2 층의 재현성은 두께 d2가 너무 얇은 경우, 제조하는 동안 유지되기 곤란하기 때문에, 약 5Å 이상의 두께가 필요하다는 것을 고려해야 한다. n-형 제2 층의 경우 두께의 상한은 홀 주입 효율을 감소시키기 때문에 광출력을 현저하게 감소시키지 않는 최대 두께를 실험적으로 측정할 수 있다. p-형 제2 층의 경우, 두께의 상한은 결정 품질을 저하시키지 않고 생산 효율을 감소시키지 않는 최대 두께로서 측정된다.
바람직한 제2 층 두께 범위는 제2 층의 성장 온도, Al 함량 및 p-형 도판트 유량에 좌우된다. n-형 층의 경우, n-형 캐리어 농도는 성장 온도가 감소됨에 따라, p-형 도판트 유량이 작아짐에 따라, Al 함량이 높아짐에 따라 비례하여 증가한다. 캐리어 농도의 증가는 발광층 구조에 대한 홀 주입 효율을 감소시키고, 이에 의해 발광 효율이 감소될 수 있다. 이는 층의 두께가 얇아지는 것을 방지할 수 있다. x-축 및 y-축에 제2 층의 두께 d2및 성장 온도 T2를 나타내는 경우, n-형 제2 층의 두께 및 성장 온도의 바람직한 범위는
5 ≤d2≤500
T2≥0.4d2+ 700
1,150 ≥T2≥700로서 정의될 수 있다.
p-형 제2 층의 경우, 결정 품질은 성장 온도가 감소됨에 따라 Al 함량이 증가함에 따라 비례하여 감소된다. 따라서, 층 두께는 발광 효율의 감소를 방지하도록 얇게 제조되어야 한다. x-충 및 y-축 상에 제2 층의 두께 d2및 성장 온도 T2를 나타내는 경우, p-형 제2 층의 두께 및 성장 온도의 바람직한 범위는
0.4d2+ 700 ≤T2≤1,150 (5 ≤d2≤500) 및
900 ≤T2≤1,150 (500 ≤d2≤30,000)로서 정의될 수 있다.
p-형 제2 층의 두께 및 성장 온도의 보다 바람직한 범위는
0.4d2+ 700 ≤T2≤1,100 (5 ≤d2≤500) 및
900 ≤T2≤1,100 (500 ≤d2≤30,000)이다.
제2 층의 전도성 억제 및 캐리어 농도 및 성장 온도에 관한 설명이 다음에 기재되어 있다. 제2 층의 두께에 관한 설명에서 언급된 바와 같은 동일한 이유로, 제2 층의 전도성 억제, 캐리어 농도 및 성장 온도에 대한 설명은 다시 경우에 따라 제2 층의 전도성이 n-형 및 p-형인 경우에 따라 개별적으로 제공된다.
상기 지적한 바와 같이, 제2 층의 전도성은 p-형 또는 n-형일 수 있다. 제2 층의 전도성이 p-형인 경우, 캐리어 농도의 특별히 바람직한 범위는 없고, 기술적으로 실현 가능한 범위내의 임의의 값을 적용시킬 수 있다. 이의 범위는 대략적으로 1 x 1016cm-3내지 약 1 x 1020cm-3로 확장된다. 제2 층의 전도성은 n-형이고, 캐리어 농도는 홀 주입 효율을 저하시키지 않을 정도로 가능한 낮은 것이 바람직하다. 따라서, 캐리어 농도의 범위는 대략적으로 1 x 1014cm-3내지 1 x 1019cm-3, 보다 바람직하게는 1 x 1014cm-3내지 1 x 1018cm-3인 것이 바람직하다.
캐리어 농도는 성장 온도, II/III 비(III족 원료에 대한 p-형 도판트의 공급 비; p-형 도판트 유량은 III족 원료가 공급되는 동안 일정하다) 및 V/III 비(III 족 원료에 대한 V족 원료의 비)를 억제하여 억제될 수 있다.
제2 층이 p-형 또는 n-형 전도성을 갖는지에 관계없이 캐리어 농도의 억제는 결정 품질이 성장 온도를 증가시켜 개선되기 때문에 보다 용이하다. 특히 n-형 제 2층의 경우, 전도도 억제에 요구되는 p-형 도판트 유량은 성장 온도가 증가됨에 따라 감소된다.
II/III 비 및 V/III 비의 바람직한 범위는 반응 로의 형태, 크기, 원료 기체류의 패턴, 성장 온도, 압력 및 기타 조건에 매우 가변적이고, 일반적인 수치를 한정하는 것은 의미가 없다. 일반적인 경향으로서, 바람직한 II/III 비의 범위는 성장 온도가 증가함에 따라 보다 작은 값 쪽으로 확장된다.
제2 층의 성장 온도에 대해서 상세한 설명이 기재되어 있다. 발광층 구조(7)의 성장 온도에 근접한 제2 층의 성장 온도를 선택하는 것은 n-형 AlGaN(제1) 층(9)의 보호 성능을 유지하고 발광층 구조(7)에 손상을 방지하는 관점에서 우수하다. 그러나, 반면 높은 성장 온도가 제2 층 결정 품질 향상 및 전도성 억제의 관점에서 보다 우수하다. 따라서, 제2 층 성장 온도는 임의의 범위 내인 것이 바람직하다. 바람직한 범위는 약 700 내지 1,150℃이다.
제2 층의 바람직한 성장 온도 범위는 제1 층의 두께 및 Al 함량 및 제2 층의 Al 함량 및 p-형 도판트 유량에 의존하여 가변적이다. 제1 층의 발광층 구조를 보호하는 기능은 층 두께 및 Al 함량을 증가시킴으로서 향상되고, 제2 층의 결정 품질은 고온 쪽으로 제2 층의 바람직한 성장 온도를 변화하여 개선시킬 수 있다. 반면, 전도성 억제는 제 2층의 Al 함량이 높을 수록 곤란해지기 때문에, 제2 층의 바람직한 성장 온도 범위는 제2 층의 Al 함량이 증가함에 따라 전도성 억제를 용이하게 하는 성장 온도 쪽으로 증가시켜 변환시켜야 한다. p-형 전도성은 제2 층의 p-형 도판트 유량이 감소됨에 따라 비례하여 수득하기 곤란하기 때문에, 제2 층의 바람직한 성장 온도를 증가시켜 p-형 또는 저 농도 n-형 전도도를 수득한다.
III 내지 V족 화합물 반도체를 사용하여 발광 소자를 제조하는 경우, p-형 도판트의 도핑 단계가 필요하다. 그러나, p-형 도판트 원료는 반응 로에 잔류하고, 메모리 효과를 증가시켜 다음의 성장 공정에 악영향을 미친다. 보다 구체적으로, 새로운 기판을 반응 로에 셋팅하고, 다음 에피택셜 성장 공정을 수행하는 경우, 기판 위에 형성된 발광층의 결정성은 저하되고, p-형 전도도 농도의 억제는 선행 단계에서 잔류하는 p-형 도판트 원료 물질이 존재하기 때문에 곤란하다.
메모리 효과에 의해 야기되는 불리한 점은 두개의 반응 로, p-형 도판트 원료를 사용하는 로와 사용하는 않는 로를 사용하여 도 1에 나타낸 바와 같은 발광 소자 구조 에피택셜 기판을 성장시켜 방지할 수 있다. 즉, 재성장 방법을 사용할 수 있다.
이는 보다 완전하게 설명된다. 도 1에 나타낸 층 구조의 화합물 반도체 발광 소자용 에피택셜 기판을 제조하는 경우, 기판은 n-형 AlGaN(제1) 층(9)을 성장시킨 후 반응 로로부터 제거되고, AlGaN:Mg (제2) 층(10) 및 다음 층을 p-형 도판트 원료 물질을 사용하는 개별적인 반응 로에서 성장시킨다.
제3 층으로서 형성된 GaN:Mg 층(11)은 n-형 GaN 층(13)에 접하여 저항을 형성하는 p-형 층이다. 본 발명에서, InGaN 층(8) 위에 3개의 p-형 층 구조의 형성의 목적은 상기 설명한 바와 같이 제1 층 및 제2 층으로 이루어진 n-형 AlGaN 층(9) 및 AlGaN:Mg 층(10)의 구조 및 성장 조건을 정의하고, 제3 층의 구조 및 이전 층들은 임의로 정의될 수 있다. 따라서, 예를 들면 GaN:Mg 층(11)은 단일 층 구조이거나 그렇지 않으면 p-형 캐리어 농도를 변화시킨 두개 이상의 층으로 이루어진 적층 구조 또는 조성을 변화시킨 두개 이상의 층으로 이루어진 적층 구조일 수 있다. 그렇지 않으면, 다수 층의 최표면을 고농도 p-형 박층인 적층 구조일 수있다.
(실시예 1)
도 1에 나타낸 다층 발광 소자는 MOVPE 방법을 사용하여 사파이어 기판 위에 결정 층을 성장시킴으로서 다음에 설명된 바와 같이 제조할 수 있다. 먼저, 화합물 반도체 발광 소자용 에피택셜 기판을 사파이어 기판(1)로 개시하여 제조한다. 사파이어 기판(1)을 MOVPE 성장 로에 셋팅하고, GaN의 박층을 사파이어 기판(1) 위에 저온 GaN 완충 층(2)로서 NH3, MO(TMG) 및 실란을 원료 기체로서 사용하고, H2를 캐리어 기체로서 사용하여 성장시킨다. 이어서, n-형 GaN:Si 층(3)을 1040℃에서 성장시킨다.
이어서, 사파이어 기판(1)을 MOVPE 성장 로에서 제거한 다음, 기재된 검사를 수행하고, MOVPE 성장 로에 회수한다. 이어서, n-형 GaN:Si 층(4)을 n-형 GaN:Si 층(3) 위에 1040℃의 성장 온도에서 NH3, MO(TMG, TMA 및 TMI) 및 실란을 원료 기체로서 사용하고, H2를 캐리어 기체로서 사용하여 성장시킨다. 도핑되지 않은 GaN 층(5)은 n-형 GaN:Si 층(4) 위에 성장시킨다. 도핑되지 않은 GaN 층(5)을 형성시킨 후, 반응 로 온도를 780℃까지 낮추고, AlGaN 층(6)을 N2를 캐리어 기체로 사용하여 형성시킨다. 다음으로, 4개의 층 세트 각각은 InGaN 층(7A)으로 이루어지고, GaN 층(7B)을 성장시키고, InGaN 층(8)을 최상 층인 GaN 층(7B) 위에 성장시켜, 발광층 구조(7)를 형성한다. InGaN 층(8)을 성장시킨 후, n-형 AlGaN 층(9)(도핑되지 않은 n-형 층)을 Al 함량이 0.15인 제1 층으로서 110Å의 두께로 성장시킨다. 이어서, 기판을 MOVPE 성장 로로부터 제거한다.
기판을 다른 MOVPE 성장 로에 셋팅하고, AlGaN:Mg 층(10)을 Al 함량이 0.05인 제2 층으로서 NH3및 MO를 원료 기체로서 사용하고, N2를 캐리어 기체로서 사용하여 성장시킨다. 여기서, Mg 물질로서 공급된 EtCp 2Mg의 유량은 600sccm으로 조절하고, 250Å까지 1,000℃에서 계속하여 성장시키고, 반응 로 온도를 1,040℃까지 상승시키고, GaN:Mg 층(11)을 성장시킨다. 수득한 물질을 화합물 반도체 발광 소자용 에피택셜 기판으로서 성장 로에서 배출시킨다.
상기한 방법으로 제조된 화합물 반도체 발광 소자용 에피택셜 기판을 20분 동안 800℃ N2대기하에서 열처리하고 AlGaN:Mg (제2) 층(10) 및 GaN:Mg(제3) 층(11)을 저저항 p-형 층으로 제조한다.
다음으로, 표면을 석판술에 의해 p-형 전극용 패턴을 형성하고, Ni 및 Au를 진공증착에 의해 퇴적시키고, 전극 패턴을 리프트오프(liftoff)하여 형성하고, 수득한 물질을 열처리하여 저항 p 전극(13)을 형성한다. 이어서, 마스크(mask) 패턴을 석판술에 의해 형성하고, 드라이 에칭(dry etching)을 수행하여 n층을 노출시킨다. 마스크를 제거한 후 n 전극용 패턴을 석판술에 의해 건조 에칭된 표면 위에 형성하고, Al을 진공 증착하여 퇴적시키고, 전극 패턴을 리프트오프하여 n 전극(12)으로서 형성한다. p 전극(13)의 전극 면적은 3.14 x 10-4cm2이다.
상기한 방법으로 제조된 화합물 반도체 발광 소자용 에피택셜 기판을 반도체발광 소자를 제조하는 데 사용한다. 발광 소자에 전압을 적용하여 웨이퍼 상태에서 이의 빌광 특성을 시험한다. 발광 소자는 순방향으로 200mA에서 1,505mcd의 우수한 광도 특성 및 역방향 바이어스 5V에서 누설 전류 0.25nA를 나타내는 것으로 밝혀졌다.
상기한 조건하에서 성장된 제2 층의 전도성을 평가하기 위해, 도핑되지 않은 GaN을 사파이어 기판 위에 두께 3㎛까지 성장시키고, 이 위에 상기한 제2 층(10)에 관하여 제시한 바와 같이 AlGaN:Mg 층을 동일한 조건하에 두께 0.3㎛까지 성장시켰다. 전극을 사용하는 순환 전압측정법(CV) 평가에 의해, 수득된 시편은 p-형 전도성 유형 및 캐리어 농도 9 x 1018cm-3을 나타내는 것으로 밝혀졌다.
(실시예 2 내지 8 및 비교 실시예 1 내지 3)
발광 소자는 AlGaN:Mg 층을 성장 온도, 층 두께, Al 함량 및 Mg 유량을 여러가지로 상이하게 하는 성장 조건하에서 형성되는 것을 제외하고는 실시예 1의 방법으로 제조한다. 성장 조건 및 발광 소자의 특성을 표 2에 요약하였다.
실시예 4, 6, 7 및 8에서, 제2 층이 AlGaN:Mg로 형성된 제2 층이 p-형 도판트로 도핑됨에도 불구하고, n-형 전도도 및 본 발명의 제9항의 범위에 포함되는 1 x 1019cm-3이하의 n-형 캐리어 밀도를 나타낸다.
비교 실시예 1에서, 제2 층의 두께 d는 본 발명에서 설명한 바람직한 범위 외인 750Å이다. 발광 소자의 광도는 실시예 4의 발광 소자에 비해 현저하게 열등하고, 제2 층의 두께를 제외한 동일한 조건하에서 제조된다. 구체적으로, 제2 층의 두께는 250Å(실시예 4)에서 750Å(비교 실시예 1)으로 3배 증가하고 광도는 실시예 4의 값은 약 1/4로 감소된다.
비교 실시예 2는 제2 층이 다시 두꺼운 두께 750Å로 제공되는 것을 제외하고는 실시예 5와 동일한 성장 조건하에 제조된다. 광도는 약 1/4로 감소되는 것이 공지되어 있다.
비교 실시예 3은 제2 층이 다시 두꺼운 두께 750Å로 제공되는 것을 제외하고는 실시예 6과 동일한 성장 조건하에 제조된다. 광도는 약 1/4로 감소되는 것이 공지되어 있다.
도 3은 Mg 유량이 600sccm이고, 제2 층의 Al 함량은 0.05인 실시예에서 도 2를 포함하는 데이타를 기본으로 하는 그래프이다. 수직 축은 제2 층 두께(Å)이고, 수평축은 성장 온도(℃)이다. 원 안의 수치는 광도(mcd)를 나타낸다.
실시예 2의 발광 소자의 광도는 405mcd이고, 실시예 6의 광도는 거의 동일하게 334mcd이다. 이들 두개의 측정점을 연결하는 선분에 또는 선분 위에 있는 광도 값을 나타내는 발광 소자는 실제 적용에 적합하고, 이들 광도 값을 선분 아래에 있는 광도 값을 나타내는 발광 소자는 실제 적용에 적합하지 않다. 따라서, 성장 온도가 T로서 정의되고, 제2 층의 두께가 d로서 정의되는 경우, 이는 실험적으로 정의되는 선분 위 또는 선분 내의 영역은
T - 800 ≥2(d-250)/5으로 나타낼 수 있다.
따라서, T와 d의 이러한 관계는
T ≥0.4d + 700으로 나타낼 수 있다.
바꾸어 말하면, 우수한 광도를 확보하기 위해, 제2 층은 두께 d에 0.4를 곱하고 700을 더하여 수득되는 값과 동일하거나 그 이상의 성장 온도(℃)에서 성장시켜야 한다.
(실시예 9 내지 16)
본 발명의 실시예 9 내지 16은 다음에 설명되어 있다. 실시예 9 내지 16에서, 발광 소자는 Al 함량이 0인 AlGaN 층(9)이 제1 층으로 사용되는 것을 제외하고는 실시예 1과 동일한 조건하에서 제조되고, 제 1층은 두께가 180Å인 n-형 GaN 층으로서 형성되고, AlGaN:Mg (제2) 층(10)은 성장 온도, Al 함량 및 Mg 유량을 상이하게 하는 성장 조건하에서 형성된다.
도 4는 성장 조건 및 실시예 9 내지 16에서 제조되는 각각의 발광 소자의 특성을 나타내고, 구체적으로 제2 층의 성장 조건(성장 온도(℃), 두께(Å), Al 함량 및 Mg 유량(sccm)), 제2 층의 특성(전도성 유형 및 캐리어 농도(cm-3)), 및 측정된 발광 특성(광도(mcd))을 나타낸다. 실시예 9 내지 16에서, 제2 층은 두께 d에 0.4를 곱하고 700을 더하여 수득되는 값과 동일하거나 그 이상의 성장 온도(℃)에서 성장시킨다. 실시예 13 내지 16에 있어서, AlGaN:Mg로 형성된 제2층을 p-형 도판트로 도핑함에도 불구하고, n-형 전도성 및 본 발명의 제9항의 범위내인 1 x 1019cm-3이하인 n-형 캐리어 밀도를 나타낸다. 실시예 9 내지 16의 발광 소자는 이의 발광 특성이 평가되고, 도 4에 나타낼 수 있는 바와 같이, 전부 실질적으로 적용할 수 있는 적합한 수준의 광도를 나타내는 것으로 밝혀졌다.
상기에 설명한 바와 같이, 본 발명은 발광층 구조와 접하여 형성되는 p-형 구조를 최적화시킨다. 즉, 보호 층(제1 층), p-형 층(제3 층), 및 제1 및 제3 층 사이에 위치한 중간층(제2 층)으로 이루어진 3개의 p-형 층 구조로서 p-형 구조를 정의하고, 또한 3개의 p-형 층 구조의 성장 조건을 최적화시킨다. 이와 같이, 본 발명은 pn-접합 부근의 결정성을 향상시키고, 이에 따라 3개 p-형 층 구조의 발광층 구조의 보호 성능을 저하시키지 않고 홀 주입을 제조한다. 결과적으로, 보호 층(제1 층)은 얇은 두께로 형성됨에도 불구하고 우수한 보호 성능을 제공할 수 있고, 홀 주입 효율은 발광 효율을 개선시켜 향상될 수 있다.

Claims (19)

  1. pn 접합을 포함하는 더블-헤테로 발광층 구조(double-hetero light-emitting structure) 및
    발광층 구조에 접하여 당해 층으로부터 순서대로 InxAlyGazN으로 나타내어지는 n-형 제1층(x + y + z = 1, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1), InuAlvGawN으로 나타내어지는 p-형 제2층(u + v + w = 1, 0 ≤u ≤1, 0 ≤v ≤1, 0 ≤w ≤1) 및 InpAlqGarN으로 나타내어지는 p-형 제3층(p + q + r = 1, 0 ≤p ≤1, 0 ≤q ≤1, 0 ≤r ≤1)을 포함[여기서, 3개의 층 각각은 서로 접하여 형성된다]하는, 발광층 구조와 접하여 형성된 p-형 층 측면의 층 구조를 포함하는, 화합물 반도체 발광 소자용 에피택셜 기판(epitaxial substrate).
  2. 제1항에 있어서, 제1층의 두께 d1(Å)이 5 ≤d1≤200의 범위이고, 제2층의 두께 d2(Å)가 5 ≤d2≤30,000의 범위인, 화합물 반도체 발광 소자용 에피택셜 기판.
  3. 제1층의 성장 온도 T1및 제2층의 성장 온도 T2가 T1≤T2인 관계를 만족시킴을 특징으로 하는, 제1항에 따르는 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  4. 제1층의 성장 온도 T1및 제2층의 성장 온도 T2가 T1≤T2인 관계를 만족시킴을 특징으로 하는, 제2항에 따르는 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  5. 제3항 또는 제4항에 있어서, 제2층이 성장하여 수학식 1 및 수학식 2의 관계를 만족시키는, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
    수학식 1
    수학식 2
    상기 식에서,
    T2(℃)는 제2층의 성장 온도이고, d2(Å)는 제2층의 두께이다.
  6. 제3항 또는 제4항에 있어서, 제2층 및 제3층이 제1층을 성장시킨 후 재성장법에 의해 성장되는, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  7. 제5항에 있어서, 제2층 및 제3층이 제1층을 성장시킨 후 재성장법에 의해 성장되는 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  8. 제1항 또는 제2항의 화합물 반도체 발광 소자용 에피택셜 기판을 이용하는 발광 소자.
  9. 제3항 내지 제6항 중의 어느 한 항에 따르는 제조방법을 이용하는 발광 소자.
  10. pn 접합을 포함하는 더블-헤테로 발광층 구조 및
    발광층 구조에 접하여 당해 층으로부터 순서대로 InxAlyGazN으로 나타내어지는 n-형 제1층(x + y + z = 1, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1), InuAlvGawN으로 나타내어지는 n-형 제2층(u + v + w = 1, 0 ≤u ≤1, 0 ≤v ≤1, 0 ≤w ≤1) 및 InpAlqGarN으로 나타내어지는 p-형 제3층(p + q + r = 1, 0 ≤p ≤1, 0 ≤q ≤1, 0 ≤r ≤1)을 포함[여기서, 3개의 층 각각은 서로 접하여 형성된다]하는, 발광층 구조와 접하여 형성된 p-형 층 측면의 층 구조를 포함하는, 화합물 반도체 발광 소자용 에피택셜 기판.
  11. 제10항에 있어서, 제2층의 p-형 도판트 농도(p-type dopant density)가 1 x 1017cm-3이상 1 x 1021cm-3이하이고, 제2층의 n-형 캐리어 농도가 1 x 1019cm-3이하인, 화합물 반도체 발광 소자용 에피택셜 기판.
  12. 제10항에 있어서, 제1층의 두께 d1(Å)이 5 ≤d1≤200의 범위이고, 제2층의 두께 d2(Å)가 5 ≤d2≤500의 범위인, 화합물 반도체 발광 소자용 에피택셜 기판.
  13. 제11항에 있어서, 제1층의 두께 d1(Å)이 5 ≤d1≤200의 범위이고, 제2층의 두께 d2(Å)가 5 ≤d2≤500의 범위인, 화합물 반도체 발광 소자용 에피택셜 기판.
  14. 제1층의 성장 온도 T1및 제2층의 성장 온도 T2가 T1≤T2인 관계를 만족시킴을 특징으로 하는, 제10항 내지 제13항 중의 어느 한 항에 따르는 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  15. 제14항에 있어서, 제2층이 성장하여 수학식 3 및 수학식 4의 관계를 만족시키는, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
    수학식 3
    수학식 4
    상기 식에서,
    T2(℃)는 제2층의 성장 온도이고, d2(Å)은 제2층의 두께이다.
  16. 제14항에 있어서, 제2층 및 제3층이 제1층을 성장시킨 후 재성장법에 의해 성장되는, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  17. 제15항에 있어서, 제2층 및 제3층이 제1층을 성장시킨 후 재성장법에 의해 성장되는, 화합물 반도체 발광 소자용 에피택셜 기판의 제조방법.
  18. 제10항 내지 제13항 중의 어느 한 항에 따르는 화합물 반도체 발광 소자용 에피택셜 기판을 사용하는 발광 소자.
  19. 제14항 내지 제17항 중의 어느 한 항에 따르는 제조방법을 사용하는 발광 소자.
KR1020030045685A 2002-07-08 2003-07-07 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자 KR101001527B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00198955 2002-07-08
JP2002198955 2002-07-08

Publications (2)

Publication Number Publication Date
KR20040005630A true KR20040005630A (ko) 2004-01-16
KR101001527B1 KR101001527B1 (ko) 2010-12-16

Family

ID=27751389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030045685A KR101001527B1 (ko) 2002-07-08 2003-07-07 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자

Country Status (7)

Country Link
US (2) US7098484B2 (ko)
KR (1) KR101001527B1 (ko)
CN (1) CN1484324B (ko)
DE (1) DE10330629A1 (ko)
GB (1) GB2393038B (ko)
SG (1) SG115549A1 (ko)
TW (1) TWI310963B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425341B1 (ko) * 2000-02-08 2004-03-31 삼성전기주식회사 질화물 반도체 발광 소자
US7058105B2 (en) * 2002-10-17 2006-06-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor optoelectronic device
KR101034055B1 (ko) 2003-07-18 2011-05-12 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100576849B1 (ko) 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
GB2407702A (en) * 2003-10-28 2005-05-04 Sharp Kk A semiconductor light-emitting device
TWI236160B (en) * 2003-11-25 2005-07-11 Super Nova Optoelectronics Cor GaN light emitted diode with high luminescent efficiency and the manufacture method
KR20050082251A (ko) * 2004-02-18 2005-08-23 삼성전자주식회사 반도체 레이저 디바이스
CN100341162C (zh) * 2004-03-19 2007-10-03 元砷光电科技股份有限公司 发光二极管结构
TWI266440B (en) * 2005-10-20 2006-11-11 Formosa Epitaxy Inc Light emitting diode chip
JP2007214378A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物系半導体素子
JP5665256B2 (ja) * 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR101316423B1 (ko) 2007-08-09 2013-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI415295B (zh) 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
CN101621094B (zh) * 2008-06-30 2012-10-17 展晶科技(深圳)有限公司 半导体元件的制造方法及其结构
CN102414789A (zh) * 2009-04-07 2012-04-11 住友化学株式会社 半导体基板的制造方法及半导体基板
CN102576786B (zh) * 2009-08-24 2016-03-02 松下知识产权经营株式会社 氮化镓系化合物半导体发光元件
US8318515B2 (en) * 2009-12-08 2012-11-27 Corning Incorporated Growth methodology for light emitting semiconductor devices
DE102009060747A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
JP5175918B2 (ja) 2010-12-01 2013-04-03 株式会社東芝 半導体発光素子
DE102013007698A1 (de) * 2012-05-04 2013-11-07 Soraa, Inc. LED-Lampen mit verbesserter Lichtqualität
CN102737991B (zh) * 2012-06-01 2014-09-24 中国电子科技集团公司第五十五研究所 一种制造复合背势垒氮化镓异质结场效应管的方法
JP6223075B2 (ja) 2012-10-09 2017-11-01 キヤノン株式会社 発光素子の製造方法及び発光素子
CN103151435B (zh) * 2013-01-30 2015-05-06 东南大学 一种具有复合势垒的氮化镓基发光二极管
JP2015188048A (ja) * 2014-03-10 2015-10-29 株式会社東芝 窒化物半導体積層体および半導体発光素子
CN105514237A (zh) * 2016-01-13 2016-04-20 扬州中科半导体照明有限公司 一种GaN基LED外延结构及其生产方法
CN105742430A (zh) * 2016-03-07 2016-07-06 太原理工大学 一种led外延结构及其制备方法
JP6824829B2 (ja) * 2017-06-15 2021-02-03 株式会社サイオクス 窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
US6020602A (en) * 1996-09-10 2000-02-01 Kabushiki Kaisha Toshba GaN based optoelectronic device and method for manufacturing the same
JP3957359B2 (ja) * 1997-05-21 2007-08-15 シャープ株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4245691B2 (ja) * 1998-08-04 2009-03-25 シャープ株式会社 窒化ガリウム系半導体レーザ素子及び光ピックアップ装置
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP2001094212A (ja) * 1999-09-24 2001-04-06 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP3455512B2 (ja) * 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP4556288B2 (ja) 2000-05-18 2010-10-06 ソニー株式会社 半導体素子
US6649942B2 (en) * 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
CA2446656A1 (en) 2001-06-15 2002-12-27 Cree, Inc. Gan based led formed on a sic substrate
JP2007201195A (ja) * 2006-01-26 2007-08-09 Sumitomo Electric Ind Ltd 窒化物半導体発光素子

Also Published As

Publication number Publication date
TW200409202A (en) 2004-06-01
TWI310963B (en) 2009-06-11
CN1484324B (zh) 2011-01-19
GB2393038B (en) 2006-08-16
DE10330629A1 (de) 2004-01-22
US7098484B2 (en) 2006-08-29
SG115549A1 (en) 2005-10-28
US7459326B2 (en) 2008-12-02
KR101001527B1 (ko) 2010-12-16
US20060267035A1 (en) 2006-11-30
GB0315952D0 (en) 2003-08-13
GB2393038A (en) 2004-03-17
US20040012014A1 (en) 2004-01-22
CN1484324A (zh) 2004-03-24

Similar Documents

Publication Publication Date Title
KR101001527B1 (ko) 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자
EP1636858B1 (en) Light emitting device using nitride semiconductor and fabrication method of the same
JP5145617B2 (ja) ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP6587673B2 (ja) 発光素子
KR20090035934A (ko) 반도체 발광소자 및 그 제조방법
US8030680B2 (en) Nitride semiconductor light-emitting device and method for manufacturing the same
KR20140002910A (ko) 근자외선 발광 소자
KR100770440B1 (ko) 질화물 반도체 발광소자
JP3064891B2 (ja) ３−５族化合物半導体とその製造方法および発光素子
JP2004096077A (ja) 化合物半導体発光素子用エピタキシャル基板及びその製造方法並びに発光素子
KR100318289B1 (ko) 질화물 반도체 발광소자
KR20120013577A (ko) 다중양자우물 구조의 활성 영역을 갖는 발광 소자
KR100881053B1 (ko) 질화물계 발광소자
EP3567643A1 (en) Light emitting diode element and method for manufacturing same
JP3897448B2 (ja) 窒化物半導体発光素子
CN214254446U (zh) 一种半导体外延结构及led芯片
KR20010019357A (ko) 질화물 반도체 발광소자
CN1474437A (zh) 一种p型ⅲ族氮化物材料的制作方法
KR101143277B1 (ko) 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법
KR100813602B1 (ko) 질화물 반도체 발광소자의 제조방법
KR100581770B1 (ko) 전기전도도가 높고 오믹 접촉 저항이 낮은 ｐ형 ＧａＮ층및 이의 제조방법
CN112768578A (zh) 一种半导体外延结构及其制作方法、led芯片
GB2416920A (en) Light emitting device
KR20010002626A (ko) 더블 헤테로 구조의 질화물 반도체소자
JP2006108535A (ja) 窒化物系化合物半導体、その製造方法及びその用途

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee