KR20010002626A - 더블 헤테로 구조의 질화물 반도체소자 - Google Patents

더블 헤테로 구조의 질화물 반도체소자 Download PDF

Info

Publication number
KR20010002626A
KR20010002626A KR1019990022524A KR19990022524A KR20010002626A KR 20010002626 A KR20010002626 A KR 20010002626A KR 1019990022524 A KR1019990022524 A KR 1019990022524A KR 19990022524 A KR19990022524 A KR 19990022524A KR 20010002626 A KR20010002626 A KR 20010002626A
Authority
KR
South Korea
Prior art keywords
layer
type
semiconductor device
nitride semiconductor
crystal growth
Prior art date
Application number
KR1019990022524A
Other languages
English (en)
Inventor
윤두협
조장연
Original Assignee
조장연
광전자 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조장연, 광전자 반도체 주식회사 filed Critical 조장연
Priority to KR1019990022524A priority Critical patent/KR20010002626A/ko
Publication of KR20010002626A publication Critical patent/KR20010002626A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21B—ROLLING OF METAL
    • B21B45/00—Devices for surface or other treatment of work, specially combined with or arranged in, or specially adapted for use in connection with, metal-rolling mills
    • B21B45/04—Devices for surface or other treatment of work, specially combined with or arranged in, or specially adapted for use in connection with, metal-rolling mills for de-scaling, e.g. by brushing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D46/00—Filters or filtering processes specially modified for separating dispersed particles from gases or vapours

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 더블 헤테로 구조의 질화물 반도체소자에 관한 것으로서, 특히, 결정 성장층 내의 결정결함을 최소화하여 발광효율의 저하를 방지하고 p형층의 도핑농도를 향상시켜 발광소자의 구동 전압을 낮출 수 있는 더블 헤테로 구조의 질화물 반도체소자에 관한 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 질화물 반도체소자는 기판 상에 순차적으로 n형 접촉층, n형 클래드층, 활성층, p형 클래드층 및 p형 접촉층이 적층 결정 성장된 구조를 갖는 더블 헤테로 구조의 질화물 반도체소자에 있어서, 상기 활성층과 p형 클래드층 사이에 저온 결정 성장층 및 버퍼층이 추가로 형성된다.
따라서, 본 발명에 따른 더블 헤테로 구조의 질화물 반도체소자는 활성층과 p형층 사이에 저온 결정 성장층 및 버퍼층을 형성하므로써, 활성층의 In 성분 조절이 가능하고 결정 성장층 간의 격자 부정합을 완화시키고 소자의 구동 전압을 감소시켜, 발광소자의 발광 특성 개선 및 발광효율을 증대시킬 수 있는 이점이 있다.

Description

더블 헤테로 구조의 질화물 반도체소자{GaN Semiconductor Device of Double Hetero structure}
본 발명은 더블 헤테로 구조(double hetero structure)의 질화물 반도체소자에 관한 것으로서, 특히, 결정 성장층 내의 결정결함을 최소화하여 발광효율의 저하를 방지하고 p형층의 도핑농도를 향상시켜 발광소자의 구동 전압을 낮출 수 있는 더블 헤테로 구조의 질화물 반도체소자에 관한 것이다.
질화물 반도체소자는 청색 발광다이오드(light emitting diode : 이하, LED라 칭함), 청색 레이저 다이오드(laser diode : 이하, LD라 칭함) 또는 태양전지 등의 재료로써 최근 크게 주목받고 있다.
그 중 800∼830 ㎚ 영역의 AlGaAs LED 및 LD에 대해 400 ㎚대의 단 파장 청색 LED는 정보 기록밀도를 4배 이상 증가시키는 것을 가능하게 하여 DVD(digital video disc) 시대의 도래를 예고하고 있다.
특히, 청색 LED의 개발로 인해 적색 및 녹색과 더불어 빛의 삼원색이 달성되어 모든 자연색의 구현이 용이하게 된다.
도 1은 종래 기술에 의한 더블 헤테로 구조의 질화물 반도체소자를 도시한 단면도이고, 도 2는 종래 기술에 의한 더블 헤테로 구조의 질화물 반도체소자 제조 공정을 시간과 온도관계로 도시한 개략도이다.
종래의 질화물 반도체소자는 도 1과 같이 기판(100)과, 상기 기판(100) 상에 순차적으로 형성된 버퍼층(buffer layer)(110) 및 n형 접촉층(120)과, 상기 n형 접촉층(120) 상의 소정 부분에 형성된 n형 클래드층(clad layer)(130)과, 상기 n형 클래드층(130) 상에 순차적으로 형성된 활성층(140), p형 클래드층(150) 및 p형 접촉층(160)으로 구성되는 더블 헤테로 구조를 가지며, 상기 n형 클래드층(130)이 형성되지 않은 n형 접촉층(120) 상의 소정 부분 및 상기 p형 접촉층(160) 상의 소정 부분에 각각 형성된 n형 및 p형 전극(170)(180)을 포함하여 이루어진다.
이후에 도시하지 않았지만 각각의 전극에 와이어 본딩하여 열 방출용 히트-신크(Heat-sink)를 접촉시켜, 상기 전극 부분에 전류를 흘려줌으로써 구동되는 질화물 반도체소자 칩을 제작한다.
상기에서 기판으로는 사파이어, GaN, SiC, ZnO, GaAs 또는 Si 등이, 상기 버퍼층으로는 GaN, AlN, AlGaN 또는 InGaN 등이 이용되나, 일반적으로는 사파이어 절연 기판 상에 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition : 이하, MOCVD라 칭함) 방법을 이용한 GaN를 증착하여 형성한 버퍼층을 이용한다.
그리고, 상기 n형 및 p형 접촉층으로는 각각 n형 및 p형 도핑에 의한 GaN를, 상기 n형 및 p형 클래드층은 각각 n형 및 p형 도핑에 의한 AlGaN를, 상기 n형 전극으로는 Ti/Al을, p형 전극으로는 Ni/Au를 이용하여 형성하고, 상기에서 p형층을 형성하기 위해 주로 Mg를 도핑한다.
일반적으로 상술한 구조를 갖는 종래의 질화물 반도체소자는 몇 가지 문제점이 있다.
첫째로, 질화물 반도체소자는 격자구조가 다른 사파이어 기판 상에 p-n 접합 질화물 반도체 박막을 성장시키기 때문에 기판과 상층부 결정 성장층 사이에 격자부정합(lattice mismatch)이 존재하여 결정 성장된 막질 속에 다량의 결정 결함(dislocation)을 가짐으로 양질의 결정 성장층을 얻기 어렵다.
둘째로, 결정 성장된 박막의 격자 결함에 의해 자연적으로 n형의 특성을 보이며 p형 접촉층을 형성하기 위한 Mg 도핑 시에 Mg가 암모니아(NH3) 가스의 H와 결합되어 전기적으로 절연특성을 보이는 Mg-H 결합체를 형성한다. 따라서, 고농도의 p형 GaN를 얻는 것이 어렵다.
셋째로, GaN 발광소자에 전류를 유입시키기 위한 n형 및 p형 전극을 형성함에 있어서, GaN 표면과 전극 사이의 밴드갭 오프셋 때문에 대부분의 구동전압이 이곳을 통과하는데 소비된다. 그런 관계로 소자의 구동전압이 매우 크다는 문제가 있다.
이중 GaN 표면과 금속전극 사이의 경계면 통과에 소비되는 전압을 최소화하기 위한 p형 오믹 콘택 연구는 발광소자의 구동전압을 낮추기 위해 활발히 진행되고 있으나 아직 상용화 가능 수준의 전극 재료는 나오지 않고 있는 단계이다.
상술한 종래 기술에 따른 질화물 반도체소자의 문제점 중에서 첫 번째로 기술한 문제점을 상세히 설명하면 격자구조가 다른 절연성의 사파이어 기판 상에 p-n 접합 반도체 다층 박막을 결정 성장시키는 관계로 사파이어 기판과 상층부 결정 성장층 사이에 격자부정합이 존재하여, 결정 성장된 막질 속에 다량의 결정결함을 가짐으로 양질의 결정 성장층을 얻는 것이 매우 어려운 문제가 있다.
도 2는 상술한 종래 기술에 따른 질화물 반도체소자의 제조 공정을 시간과 온도의 관계로 도시한 개략도로서, 1000∼1100℃의 온도에서 기판을 어닐링하는 공정(A)과, 450∼550℃의 온도에서 상기 기판 상에 버퍼층을 형성하는 공정(B)과, 1000∼1200℃의 온도에서 상기 버퍼층 상에 n형 결정 성장층을 형성하는 공정(C)과, 700∼900℃의 온도에서 상기 n형 결정 성장층 상에 InGaN를 증착하여 활성층을 형성하는 공정(D)과, 1000∼1200℃의 온도에서 상기 활성층 상에 p형 결정 성장층을 형성하는 공정(E)과, 상온으로 냉각시키는 공정(F)을 구비하여 더블 헤테로 구조를 갖는 질화물 반도체소자를 형성한다.
따라서, 상기 활성층 내의 저융점 In이 상기 활성층 상에 형성되는 p형 결정 성장층의 형성 시에 증발하여 In 조성이 변화하여 발광 파장의 변화 및 발광 효율을 저하시키는 문제가 있다.
그리고, 종래 기술에 따른 질화물 반도체 발광소자의 경우 20㎃에서 구동 전압이 4∼4.2V로 매우 높은 문제가 있다.
따라서, 본 발명의 목적은 활성층의 In 조성을 제어하고, 결정 성장된 막질 속의 결정결함을 최소화하고, 구동 전압을 낮추어 발광효율 및 발광특성을 개선할 수 있는 더블 헤테로 구조의 질화물 반도체소자를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 질화물 반도체소자는 기판 상에 순차적으로 n형 접촉층, n형 클래드층, 활성층, p형 클래드층 및 p형 접촉층이 적층 결정 성장된 구조를 갖는 더블 헤테로 구조의 질화물 반도체소자에 있어서, 상기 활성층과 p형 클래드층 사이에 저온 결정 성장층 및 버퍼층이 추가로 형성된다.
도 1은 종래 기술에 따른 더블 헤테로 구조의 질화물 반도체소자를 도시하는 단면도.
도 2는 종래 기술에 따른 더블 헤테로 구조의 질화물 반도체소자 제조 공정을 시간과 온도관계로 도시한 개략도.
도 3은 본 발명의 실시 예에 따른 더블 헤테로 구조의 질화물 반도체소자를 도시하는 단면도.
도 4는 본 발명의 실시 예에 따른 더블 헤테로 구조의 질화물 반도체소자 제조 공정을 시간과 온도관계로 도시한 개략도.
도 5는 더블 헤테로 구조의 질화물 반도체소자의 전류-전압 특성을 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 상세한 설명>
200 : 기판 210 : 제 1 버퍼층
220 : n형 접촉층 230 : n형 클래드층
240 : 활성층 243 : 저온 결정 성장층
247 : 제 2 버퍼층 250 : p형 클래드층
260 : p형 접촉층 270 : n형 전극
280 : p형 전극
이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명한다.
도 3은 본 발명의 실시 예에 따른 더블 헤테로 구조의 질화물 반도체소자를 도시한 단면도이고, 도 4는 본 발명의 실시 예에 따른 더블 헤테로 구조의 질화물 반도체소자의 온도와 시간에 관계된 개략도이고, 도 5는 종래 기술 및 본 발명의 실시 예에 따른 질화물 반도체소자의 전류-전압 특성을 나타내는 그래프이다.
본 발명은 도 3과 같이 기판(200)과, 상기 기판(200) 상에 순차적으로 형성된 제 1 버퍼층(buffer layer)(210) 및 n형 접촉층(220)과, 상기 n형 접촉층(220) 상의 소정 부분에 순차적으로 형성된 n형 클래드층(clad layer)(230) 및 활성층(240)과, 상기 활성층(240) 상에 순차적으로 형성된 저온 결정 성장층(243), GaN 제 2 버퍼층(247), p형 클래드층(250) 및 p형 접촉층(260)으로 이루어진 더블 헤테로 구조를 가지며, 상기 n형 클래드층(230)이 형성되지 않은 n형 접촉층(220) 상의 소정 부분 및 상기 p형 접촉층(260) 상의 소정 부분에 각각 형성된 n형 및 p형 전극(270)(280)을 포함하여 이루어진다.
이후에 도시하지 않았지만 각각의 전극에 와이어 본딩하여 열 방출용 히트-신크(Heat-sink)를 접촉시켜, 상기 전극 부분에 전류를 흘려줌으로써 구동되는 질화물 반도체소자 칩을 제작한다.
상기에서 기판으로는 사파이어, GaN, SiC, ZnO, GaAs 또는 Si 등이, 상기 제 1 버퍼층으로는 GaN, AlN, AlGaN 또는 InGaN 등이 이용되나 일반적으로는 사파이어 절연 기판 상에 MOCVD 방법을 이용한 GaN를 증착하여 형성한 버퍼층을 이용한다.
그리고, 상기 n형 및 p형 접촉층으로는 각각 n형 및 p형 도핑에 의한 GaN를, 상기 n형 및 p형 클래드층은 각각 n형 및 p형 도핑에 의한 AlGaN를, 상기 n형 전극으로는 Ti/Al을, p형 전극으로는 Ni/Au를 이용하여 형성하고, 상기에서 p형층을 형성하기 위해 주로 Mg를 도핑한다.
도 4는 상기 구조의 본 발명의 실시 예에 따른 질화물 반도체소자의 제조 공정을 시간과 온도의 관계로 도시하는 개략도로서, 기판을 1000∼1100℃의 온도에서 어닐링하는 공정(A')과, 450∼550℃의 온도에서 어닐링 후 온도를 내려 기판 상에 제 1 버퍼층을 형성하는 공정(B')과, 1000∼1200℃의 온도에서 상기 제 1 버퍼층 상에 n형 결정 성장층을 형성하는 공정(C')과, 700∼900℃의 온도에서 상기 n형 결정 성장층 상에 InGaN를 증착하여 활성층을 형성하는 공정(D')과, 상기 활성층 상에 p형 결정 성장층을 형성하는 온도보다 낮은 온도인 700∼850℃의 온도에서 저온 결정 성장층을 형성하는 공정(E')과, 상기 저온 결정 성장층 상에 450∼550℃의 온도에서 제 2 버퍼층을 형성하는 공정(F')과, 1000∼1200℃의 온도에서 상기 제 2 버퍼층 상에 p형 결정 성장층을 형성하는 공정(G')과, 상온으로 냉각시키는 공정(H')을 구비하여 활성층과 p형 결정 성장층 사이에 저온 결정 성장층 및 제 2 버퍼층이 추가로 형성된 더블 헤테로 구조를 갖는 질화물 반도체소자를 형성한다.
상술한 바와 같은 본 발명에 따른 더블 헤테로 구조의 질화물 반도체소자에서 상기 저온 결정 성장층은 GaN로 형성하며, 활성층 상에 고온 공정으로 진행되는 p형 클래드층 및 p형 접촉층의 형성으로 인한 활성층 내의 저융점의 In증발을 방지하기 위해 p형 결정 성장층의 형성보다 낮은 온도에서 저온 결정 성장층을 형성하고, 상기 저온 결정 성장층 상에 GaN를 증착한 제 2 버퍼층을 형성하여 격자 부정합에 의해 활성층 상에 형성되는 p형 클래드층 및 p형 접촉층 내의 격자 결함을 방지하여 상기 p형 결정 성장층의 Mg 도핑 농도를 향상시킨다.
도 5는 종래 기술 및 본 발명의 실시 예에 따른 질화물 반도체소자의 전류-전압 특성을 나타내는 그래프로서, a는 종래 기술에 따른 질화물 반도체소자의 전류-전압 특성을 나타내고, b는 저온 결정 성장층만 형성한 질화물 반도체소자의 전류-전압 특성을 나타내며, c는 본 발명의 실시 예에 따른 저온 결정 성장층 및 제 2 버퍼층을 동시에 형성한 질화물 반도체소자의 전류-전압 특성을 도시한다.
도 5의 그래프에서 알 수 있듯이 20㎃에서 구동 전압이 a의 경우 4∼4.2V, b의 경우 3.6∼3.7V 그리고 c의 경우 3.2∼3.4V로 종래의 질화물 반도체 발광소자(a) 보다 저온 결정 성장층을 형성한 질화물 반도체 발광소자(b)가, 그리고, 저온 결정 성장층만 형성한 질화물 반도체 발광소자(b)보다는 저온 결정 성장층 및 저온 GaN 버퍼층을 형성한 질화물 반도체 발광소자(c)의 구동 전압이 많이 낮아진 것을 알 수 있다.
따라서, 본 발명에 따른 더블 헤테로 구조의 질화물 반도체소자는 활성층과 p형층 사이에 저온 결정 성장층 및 버퍼층을 형성하므로써, 활성층의 In 성분 조절이 가능하고 결정 성장층 간의 격자 부정합을 완화시키고 소자의 구동 전압을 감소시켜, 발광소자의 발광 특성 개선 및 발광효율을 증대시킬 수 있는 이점이 있다.

Claims (3)

  1. 기판 상에 순차적으로 n형 접촉층, n형 클래드층, 활성층, p형 클래드층 및 p형 접촉층이 적층 결정 성장된 구조를 갖는 더블 헤테로 구조의 질화물 반도체소자에 있어서,
    상기 활성층과 p형 클래드층 사이에 저온 결정 성장층 및 버퍼층이 추가로 형성된 것을 특징으로 하는 더블 헤테로 구조의 질화물 반도체소자.
  2. 청구항 1에 있어서 상기 버퍼층을 GaN로 형성하여 결정 성장층 간의 격자 부정합을 최소화시키는 것을 특징으로 하는 더블 헤테로 구조의 질화물 반도체소자.
  3. 청구항 1에 있어서 상기 저온 결정 성장층을 700∼850℃의 온도에서, 상기 버퍼층을 450∼550℃의 온도에서 형성하는 것을 특징으로 하는 더블 헤테로 구조의 질화물 반도체소자.
KR1019990022524A 1999-06-16 1999-06-16 더블 헤테로 구조의 질화물 반도체소자 KR20010002626A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990022524A KR20010002626A (ko) 1999-06-16 1999-06-16 더블 헤테로 구조의 질화물 반도체소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990022524A KR20010002626A (ko) 1999-06-16 1999-06-16 더블 헤테로 구조의 질화물 반도체소자

Publications (1)

Publication Number Publication Date
KR20010002626A true KR20010002626A (ko) 2001-01-15

Family

ID=19592766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990022524A KR20010002626A (ko) 1999-06-16 1999-06-16 더블 헤테로 구조의 질화물 반도체소자

Country Status (1)

Country Link
KR (1) KR20010002626A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628200B1 (ko) * 2000-02-03 2006-09-27 엘지전자 주식회사 질화물 발광 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628200B1 (ko) * 2000-02-03 2006-09-27 엘지전자 주식회사 질화물 발광 소자

Similar Documents

Publication Publication Date Title
US7459326B2 (en) Method for producing and epitaxial substrate for compound semiconductor light-emitting device
US20070122994A1 (en) Nitride semiconductor light emitting element
JP2008205514A (ja) Ｉｉｉ−ｖ族窒化物半導体素子
KR100615122B1 (ko) 반도체 발광소자
JPH07162038A (ja) 窒化ガリウム系化合物半導体発光素子
JP2000150959A (ja) 窒化ガリウム系化合物半導体発光素子
JP3102647B2 (ja) 半導体発光素子
JP3504976B2 (ja) 半導体発光素子
JP3763701B2 (ja) 窒化ガリウム系半導体発光素子
KR20010008570A (ko) 양자 우물 구조의 질화물 반도체소자
JP2004096077A (ja) 化合物半導体発光素子用エピタキシャル基板及びその製造方法並びに発光素子
JP2560964B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR101172059B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20010002626A (ko) 더블 헤테로 구조의 질화물 반도체소자
KR100318290B1 (ko) 질화물 반도체 발광소자의 제조 방법
KR20010009603A (ko) 질화물 반도체소자
JPH11243228A (ja) 半導体素子及びその製造方法
JP2950316B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
KR100337197B1 (ko) 질화물 반도체 발광소자
KR20000074447A (ko) 질화물 반도체 발광소자
KR20010017249A (ko) 질화물 반도체소자
JPH11307812A (ja) 窒化物半導体発光素子
KR20010001123A (ko) 질화물 반도체 발광소자의 제조 방법
KR20010002265A (ko) 질화물 반도체소자의 피형 오믹 콘택
JP2001085735A (ja) 窒化物系化合物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application