KR100965615B1 - 통합된 후노광 베이크 트랙 - Google Patents

통합된 후노광 베이크 트랙 Download PDF

Info

Publication number
KR100965615B1
KR100965615B1 KR1020080053369A KR20080053369A KR100965615B1 KR 100965615 B1 KR100965615 B1 KR 100965615B1 KR 1020080053369 A KR1020080053369 A KR 1020080053369A KR 20080053369 A KR20080053369 A KR 20080053369A KR 100965615 B1 KR100965615 B1 KR 100965615B1
Authority
KR
South Korea
Prior art keywords
wafer
unit
wafers
enclosure
transfer device
Prior art date
Application number
KR1020080053369A
Other languages
English (en)
Other versions
KR20080107317A (ko
Inventor
수잔 엘. 아우어-욘게피어
요한네스 온블레
페트루스 알. 바르트래이
베르나르두스 에이.제이. 루틱후이스
라인더 티. 플루흐
후베르트 엠. 제게르스
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20080107317A publication Critical patent/KR20080107317A/ko
Application granted granted Critical
Publication of KR100965615B1 publication Critical patent/KR100965615B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227—Applications
    • H05B1/023—Industrial applications
    • H05B1/0233—Industrial applications for semiconductors manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

웨이퍼들을 처리하는 시스템 및 방법, 조합된 후노광 베이크 및 칠 유닛, 및 인터페이스가 개시된다. 예시적인 시스템은 리소그래피 툴, 로컬 트랙, 이송 디바이스, 이송 디바이스 핸들러, 인터페이스 유닛, 및 처리를 스케줄링하는 제어기를 포함한다. 예시적인 조합된 후노광 베이크 및 칠 유닛은 그 측면에 개구부를 갖는 인클로저, 및 인클로저 내의 베이크 유닛과 칠 유닛을 포함한다. 예시적인 인터페이스는 인클로저들 사이에서 웨이퍼들을 이송하는 로봇(들) 주위에 배치된 복수의 인클로저들을 포함하며, 상기 복수의 인클로저들 중 하나는 통합된 베이크 및 칠 유닛이다.

Description

통합된 후노광 베이크 트랙{INTEGRATED POST-EXPOSURE BAKE TRACK}
본 발명은 일반적으로 반도체 제조 공정들에 관한 것이다. 더 상세하게는, 본 발명은 포토리소그래피 웨이퍼 시스템에 관한 것이다.
반도체 처리시, 다수의 처리 단계들을 갖는 처리법(processing recipe)을 이용하여, 무균실 환경에서 반도체 기판들 상에 피처들이 제조된다. 고도로 제어되는 처리 환경으로부터 기판들을 제거하지 않고 순차적인 처리 단계들을 수행하도록 다수의 공정 챔버(process chamber)들을 통합하는 클러스터 시스템(cluster system)은, 일반적으로 반도체 기판들을 처리하는데 사용된다.
반도체 집적 회로들의 제조에 사용되는 다수의 포토리소그래피 클러스터 시스템들은 현재 통합된 웨이퍼 트랙과 포토리소그래피 시스템을 통합한다. 웨이퍼 리소그래피 클러스터 내의 다양한 모듈들은 아래 놓인 반도체 웨이퍼 기판을 포토레지스트 또는 레지스트라고 칭해지는 감광성 필름으로 코팅하는 것을 포함하여 몇몇 기능들을 수행한다. 현재 트랙 시스템들에서, 리소그래피 툴은 통상적으로 입력 공정(예를 들어, 레지스트 도포)와 출력 공정[예를 들어, 후노광 베이크/칠(chill) 및 현상]를 담당하는 트랙들에 바로 연결된다.
흔히 전자 디바이스 제조업체들은, 가능하게는 클러스터 툴 아키텍처 한계치와 챔버 처리 시간이 주어진다면, 공정 시퀀스와 챔버 처리를 최적화하여 최대 기판 스루풋을 달성하기 위해 많은 시간을 소비한다. 일반적으로, 가장 긴 공정법 단계는 통상적으로 처리 시퀀스의 스루풋을 제한한다.
또한, 몇몇 공정 단계들은 엄격한 시간 변동 요건들을 갖는다. 이러한 2 개의 예시적인 공정 단계들은 후노광 베이크(PEB) 단계 및 후-PEB 칠(chill) 단계를 포함한다. PEB 단계는 노광 직후에 기판을 가열하여, 광활성 성분들의 확산을 자극하고, 포토레지스트 층의 정상파 효과를 감소시키는데 사용된다. 후-PEB 칠(chill) 단계는, 기판이 정해진 온도에 있고, 또한 통상적으로 각각의 기판이 동일한 시간-온도 프로파일을 나타내어 공정 변동성을 최소화하도록 제어되는 것을 보장하기 위해, 일반적으로 PEB 단계 후에 주위 온도(ambient temperature)나 그 온도에 가까운 온도로 기판을 냉각시킨다. 리소그래피 단계의 노광 공정과 PEB 단계 간의 시간 변동이 최종 생성물의 임계 치수 균일성(CDU)에 영향을 주기 때문에, PEB 단계는 통상적으로 리소그래피 단계와 긴밀하게(tightly) 연계되어야 한다.
이와 유사하게, 입력 또는 출력 브랜치 상에서의 가장 느린 웨이퍼가 트랙 내의 각각의 로트(lot)(즉, 동일한 방식으로 처리되어야 할 웨이퍼들의 그룹)에 대한 처리 시간을 결정한다. 예를 들어, 몇몇 경우들에서, 빠른 로트가 온 다음에 느린 로트가 오고, 느린 로트가 온 다음에 빠른 로트가 오는 경우에, 각각의 로트들은 느린 로트가 트랙에 들어간 시간부터 느린 로트가 트랙을 나올 때까지, 느린 로트의 속도로 진행할 것이다. 이와 유사하게, 몇몇 다른 경우에서, 트랙은 가장 느 린 로트에 따라 스케줄링(schedule)된다. 그 결과, 트랙이 빠른 로트로 하여금 정상적으로 진행하게 하여, 느린 로트가 트랙을 (부분적으로) 비게 할 것이다. 그 후, 느린 로트가 다음의 빠른 로트의 웨이퍼들을 스톨(stall)하지 않을 때까지, 트랙은 빠른 로트의 출발을 기다린다. 둘 중 어느 상황에서도, 전체 트랙-리소그래피 클러스터의 스루풋은 감소된다.
본 명세서에서는 웨이퍼 처리 시스템이 설명된다. 일 실시예에서, 웨이퍼 처리 시스템은 리소그래피 툴; 리소그래피 툴과 연결된 로컬 트랙(local track); 이송 디바이스(transfer device)를 핸들링하고, 상기 이송 디바이스로부터/로 상기 리소그래피 툴 및/또는 상기 로컬 트랙으로/으로부터 웨이퍼들을 이송하는 이송 디바이스 핸들러(transfer device handler); 상기 이송 디바이스과 상기 리소그래피 툴 및/또는 상기 로컬 트랙 사이에서 상기 웨이퍼들을 이송하는 인터페이스 유닛(interface unit); 및 상기 리소그래피 툴, 로컬 트랙, 인터페이스 유닛 및 이송 디바이스 핸들러에서의 처리를 스케줄링하는 제어기를 포함한다.
이송 디바이스 핸들러는 상기 이송 디바이스들을 수동으로 또는 자동으로 핸들링할 수 있다.
로컬 트랙은 온도 안정화, 검사, (노광 후) 건조, 후노광 베이크, 칠(chill) 및 그 조합들로 구성된 그룹으로부터 선택된 처리 단계들을 수행할 수 있다. 또한, 로컬 트랙은 예를 들어 현상 단계들을 포함하는 상이한 및/또는 추가 처리 단계들을 수행할 수 있다.
인터페이스 유닛은 로컬 트랙과 리소그래피 툴을 연결할 수 있다.
인터페이스 유닛은 리소그래피 툴과 로컬 트랙 중 하나 또는 둘 모두와 이송 디바이스를 연결할 수 있다.
이송 디바이스는 리소그래피 툴과 로컬 트랙 중 하나 또는 둘 모두와 원거리 트랙(distant track)을 연결할 수 있다.
이송 디바이스는 FOUP(Front Opening Unified Pod), 오픈 카세트(open cassette) 또는 SMIF(Standard Mechanical Interface) 포드일 수 있다.
또한, 본 명세서에서는 웨이퍼들을 처리하는 방법이 설명된다. 일 실시예에서, 상기 방법은 이송 디바이스와 리소그래피 툴 사이에서 웨이퍼를 이송하는 단계; 리소그래피 툴과 상기 리소그래피 툴에 연결된 로컬 트랙 사이에서 상기 웨이퍼를 이송하는 단계; 및 상기 로컬 트랙과 상기 이송 디바이스 사이에서 상기 웨이퍼를 이송하는 단계를 포함한다.
또한, 상기 방법은 웨이퍼의 온도를 안정화하는 단계, 상기 웨이퍼를 (노광 후에) 건조하는 단계, 후노광 베이크하는 단계, 및 상기 로컬 트랙에서 칠링(chilling)하는 단계로 구성된 그룹으로부터 선택된 1 이상의 단계들을 포함한다.
또한, 상기 방법은 웨이퍼의 이송 및 처리를 스케줄링하는 단계를 포함할 수 있다.
또한, 본 명세서에는 조합된 후노광 베이크 및 칠 유닛(chill unit)이 개시된다. 일 실시예에서, 조합된 후노광 베이크 및 칠 유닛은 제 1 길이를 갖는 제 1 및 제 2 맞은 측면(opposing side)들, 제 2 길이를 갖는 제 3 및 제 4 맞은 측면들을 갖는 인클로저(enclosure)- 상기 제 1 길이는 상기 제 2 길이보다 길고, 상기 인클로저는 웨이퍼를 수용하도록 상기 제 1 맞은 측면 내에 개구부(opening)를 가짐 -; 상기 인클로저 내의 베이크 유닛; 및 상기 인클로저 내의 칠 유닛을 포함한다.
칠 유닛은 그리퍼(gripper)를 포함할 수 있다.
베이크 유닛은 인클로저 내에서 격리될 수 있다.
또한, 인클로저 안으로 웨이퍼를 이송하기 위해, 인클로저 내에 로봇이 제공될 수 있다.
또한, 본 명세서에는 웨이퍼 처리 시스템의 인터페이스가 설명된다. 일 실시예에서, 상기 인터페이스는 웨이퍼들을 수송하는 로봇; 상기 로봇 주위에 배치된 복수의 인클로저들들을 포함하며, 각각의 인클로저는 제 1 길이를 갖는 제 1 및 제 2 맞은 측면들, 및 제 2 길이를 갖는 제 3 및 제 4 맞은 측면들을 갖고, 상기 제 1 길이는 상기 제 2 길이와 같거나 그보다 더 길며, 상기 인클로저는 웨이퍼를 수용하도록 상기 제 1 맞은 측면 내에 개구부를 갖고, 상기 개구부는 상기 로봇 쪽을 향하며, 상기 복수의 인클로저들 중 1 이상은 통합된 베이크 및 칠 유닛이다.
상기 인터페이스는 웨이퍼들을 이송하는 복수의 로봇들을 포함할 수 있고, 상기 복수의 인클로저들은 상기 복수의 로봇들 중 1 이상의 주위에 배치된다.
상기 복수의 인클로저들 중 1 이상은 소크 유닛(soak unit)일 수 있다.
상기 로봇은 리소그래피 툴로부터 웨이퍼들을 수집하고, 상기 통합된 베이크 및 칠 유닛으로 상기 웨이퍼들을 이송한다.
상기 로봇은 상기 리소그래피 툴, 상기 소크 유닛, 및 상기 통합된 베이크 및 칠 유닛 사이에서 상기 웨이퍼들을 이송시킬 수 있다.
또한, 상기 인터페이스는 로봇 주위에 배치된 복수의 제 2 인클로저를 포함하고, 각각의 제 2 인클로저는 제 1 길이를 갖는 제 1 및 제 2 맞은 측면들, 및 제 2 길이를 갖는 제 3 및 제 4 맞은 측면들을 갖고, 상기 제 1 길이는 상기 제 2 길이보다 더 길며, 상기 인클로저는 웨이퍼를 수용하도록 상기 제 3 맞은 측면 내에 개구부를 갖고, 상기 개구부는 상기 로봇 쪽을 향한다.
상기 인터페이스는 복수의 로봇들을 포함할 수 있고, 상기 복수의 제 2 인클로저들은 상기 복수의 로봇들 중 1 이상의 주위에 배치된다.
또한, 상기 인터페이스는 통합된 트랙에 연결된 외부 인터페이스로부터 노광 유닛으로 웨이퍼들을 이송하는 별도의 로봇을 포함할 수 있다.
웨이퍼들을 처리하는 시스템들 및 방법들이 개시된다. 예시적인 시스템은 리소그래피 툴, 리소그래피 툴과 연결된 로컬 트랙, 이송 디바이스 핸들러로부터 또한 그로부터 웨이퍼들을 이송시키는 이송 디바이스, 상기 이송 디바이스를 핸들링하는 이송 디바이스 핸들러, 상기 이송 디바이스와 상기 리소그래피 툴 및/또는 상기 로컬 트랙 사이로 웨이퍼들을 이송시키는 인터페이스 유닛, 및 리소그래피 툴, 로컬 트랙 및 인터페이스 유닛에서의 처리를 스케줄링하는 제어기를 포함한다. 그 결과, 결정적 공정들은 서로 더 가깝게 위치될 수 있고, 및/또는 리소그래피 툴(리소그래피 툴과 연계된 원거리 트랙)의 성능은 레지스트 및 현상 공정과 독립적일 수 있다.
또한, 조합된 후노광 베이크 및 칠 유닛(combined post expose bake and chill unit)이 개시된다. 예시적인 조합된 후노광 베이크 및 칠 유닛은 웨이퍼를 수용하고 제공하도록 더 긴 측면 내에 개구부를 갖는 인클로저, 상기 인클로저 내 의 베이크 유닛 및 칠 유닛을 포함한다.
또한, 웨이퍼 처리 시스템의 인터페이스가 개시된다. 예시적인 인터페이스는 인클로저들 사이로 웨이퍼들을 이송하는 1 이상의 로봇들 주위에 배치된 복수의 인클로저들을 포함하고, 상기 복수의 인클로저들 중 1 이상은 통합된 베이크 및 칠 유닛이다. 그 결과, PEB 단계는 PEB의 더 양호한 제어 타이밍으로 노광 유닛에 긴밀하게 커플링될 수 있으므로, 더 양호한 CDU 제어를 유도하게 된다. 또한, 인터페이스는 트랙 인터페이스들에서 보편적으로 발견되는 다양한 타이밍 충돌들을 해결한다. 또한, PEB 트랙의 스케줄링으로부터 이송 디바이스 스케줄링의 긴밀한 커플링을 완화시키는 배출 경로(output path) 상의 버퍼링이 증가될 수 있다. 또한, 별도의 코팅과 현상 시나리오들이 허용된다.
첨부한 도면들 중 도 1은 웨이퍼 리소그래피 클러스터(10)를 나타낸다. 웨이퍼 리소그래피 클러스터(10)는, 예를 들어, 레지스트 코팅, 전노광 및 후노광 베이킹, 노광, 현상, 세정, 칠링(chilling), 사전-조절(pre-conditioning) 등 중 1 이상을 포함하는 복수의 처리 단계들을 통합할 수 있다.
웨이퍼 리소그래피 클러스터(10)는 리소그래피 툴(12), 로컬 트랙 부분(14), 인터페이스 유닛(16) 및 원거리 트랙 부분(18)을 포함한다. 또한, 일 실시예에서, 웨이퍼 리소그래피 클러스터(10)는 1 이상의 이송 디바이스들(20)을 포함한다. 또한, 클러스터(10)는 이송 디바이스 핸들러(21)를 포함한다.
일 실시예에서, 로컬 트랙 부분(14)은 리소그래피 툴(12)에 바로 연결된다. 즉, 리소그래피 툴(12)로부터 로컬 트랙 부분(14)으로 바로 이송될 수 있다.
일 실시예에서, 로컬 트랙 부분(14)은 리소그래피 공정에 연계된 시간-결정적 단계(time-critical step)들을 포함한다. 시간-결정적 단계들은 엄격한 시간 변동 요건들을 갖는 공정들이다. 일 실시예에서, 시간-결정적 단계들은 최종 생성물의 CDU 영향으로 인해 긴밀하게 연계된 단계들이다. 로컬 트랙 부분(14)에 포함된 예시적인 공정들은 제한하는 것은 아니지만, 예를 들어 검사, 온도 안정화, (노광 후) 건조, 후노광 베이크, 칠, 및 그 조합을 포함한다. 일 실시예에서, 로컬 트랙(14)은 후노광 베이크 트랙이다. 일 실시예에서, 로컬 트랙(14)은 이송 디바이스 핸들러로부터/로 리소그래피 툴(12)로부터/로의 웨이퍼들의 이송 경로이다.
또한, 원거리 트랙 부분(18)은 도 1에 예시된 바와 같이 로컬 트랙 부분(14)으로부터 분리될 수 있다. 원거리 트랙 부분(18)은 다수의 유닛들로 분할될 수 있다.
일 실시예에서, 인터페이스 유닛(16)은 이송 디바이스로부터 리소그래피 툴(12) 및/또는 로컬 트랙 부분(14)으로, 또한 이와 반대로 웨이퍼들을 이송시킨다. 또한, 인터페이스 유닛(16)은 이송 디바이스(20)로부터, 그리고 이송 디바이스(20)로 웨이퍼들을 이송시키는데 사용될 수 있다. 이송 디바이스(20)는 이송을 위해 배치된 포드(pod)나 카세트일 수 있다.
일 실시예에서, 인터페이스 유닛(16)은 리소그래피 툴(12)과 로컬 트랙 부분(14) 사이로 웨이퍼들을 이송하는 1 이상의 로봇들(도시되지 않음)을 포함한다. 1 이상의 로봇들은 각각 통상적으로 작동 메카니즘(actuation mechanism) 및 1 이상의 웨이퍼 홀더(wafer holder)들을 포함한다.
일 실시예에서, 인터페이스 유닛(16)은 1 이상의 이송 디바이스 핸들러들을 포함한다. 이송 디바이스 핸들러들은 자동 또는 수동일 수 있다. 1 이상의 로봇들은 이송 디바이스들로부터 웨이퍼들을 집어 올리고, 상기 웨이퍼들을 시스템으로 가져오며, 상기 웨이퍼들을 다시 이송 디바이스들로 가져오는데 사용된다.
인터페이스 유닛(16)은 당업자에게 알려진 바와 같이, 웨이퍼들을 이송하고 처리하는 여하한의 인덱서(indexer)일 수 있다. 인터페이스 유닛(16)은 이동가능할 수 있다.
이송 디바이스(20)는 리소그래피 툴(12) 및/또는 로컬 트랙 부분(14)과 원거리 트랙 부분(18) 사이로 웨이퍼들을 이송하는데 사용될 수 있다. 일 실시예에서, 이송 디바이스(20)는 FOUP(Front Opening Unified Pod), 개방형 카세트 또는 SMIF(Standard Mechanical Interface) 포드이다. 이송 디바이스(20)는 당업자에게 알려진 바와 같이, 웨이퍼들을 저장하고 이송하는 여하한의 다른 수송 박스일 수 있다.
이송 디바이스(20)의 수용, 전달, 및 개방 및 폐쇄는 통상적으로 자동화된다. 이송 디바이스(20)의 핸들링은 대안적으로 수동일 수 있다는 것을 이해할 것이다. 인터페이스 유닛(16)은 1 이상의 이송 디바이스들을 포함할 수 있다. 예를 들어, 인터페이스 유닛(16)은 4 개 또는 5 개의 이송 디바이스들을 포함할 수 있다. 4 개보다 더 적거나 5 개보다 많은 이송 디바이스들이 사용될 수 있다는 것을 이해할 것이다.
또한, 웨이퍼 리소그래피 클러스터(10)는 중앙 제어기, 또는 리소그래피 툴(12)을 스케줄링하고 로컬 트랙 부분(14)에서 처리하는 스케줄러(도시되지 않음)를 포함한다. 또한, 중앙 제어기는 리소그래피 툴(12)과 트랙 부분들(14) 사이에서, 및/또는 인터페이스(16)를 통해 웨이퍼들의 이송을 제어할 수 있다. 중앙 제어기는 1 이상의 별도의 제어기들을 포함할 수 있다.
사용시, 투입 경로(input path)로부터 리소그래피 툴(12)로 웨이퍼가 이동된다. 일 실시예에서, 투입 경로는 원거리 트랙(18) 내에 위치되며, 웨이퍼는 원거리 트랙(18)으롤부터 이송 디바이스(20)로, 그리고 이송 디바이스(20)로부터 인터페이스 유닛(16)으로 이동된다. 인터페이스 유닛(16)으로부터, 웨이퍼는 리소그래피 툴(12)로 이동된다. 일 실시예에서, 로컬 트랙(14) 내의 로봇은 웨이퍼를 이동시키는데 사용된다. 일 실시예에서, 인터페이스 유닛(16) 내의 로봇은 웨이퍼를 이동시키는데 사용된다. 리소그래피 툴(12)에서 리소그래피 공정이 완료된 후, 웨이퍼는 리소그래피 툴(12)로부터 로컬 트랙 부분(14)으로 이송되거나, 추가적인 처리를 위해 이송 디바이스(20)로 이동될 수 있다. 로컬 트랙 부분(14)에서 웨이퍼가 처리된 후, 처리가 완료될 수 있다. 대안적으로, 웨이퍼는 추가적인 처리를 위해 로컬 트랙 부분(14)으로부터 원거리 트랙 부분(18)으로 이송될 수 있다. 일 실시예에서, 이송 디바이스(20)는 로컬 트랙 부분(14)으로부터 원거리 트랙 부분(18)으로 웨이퍼를 이송하는데 사용될 수 있다.
일 실시예에서, 시간 결정적 공정들은 로컬 트랙 부분(14) 내에 이러한 시간 결정적 공정을 포함함으로써, 예를 들어 웨이퍼 온도 및 PEB 시간 변동들을 포함하는 결정적인 파라미터들의 제어를 간소화하도록 함께 가까이 위치될 수 있다. 리소 그래피의 결정적이지 않거나 덜 결정적인 공정들은 원거리 트랙 부분(18)에 위치될 수 있다. 따라서, 이러한 공정들을 서로 나란히 위치시킴으로써 시간 결정적 공정들의 효과가 최소화될 수 있다.
전형적으로 시간 결정적 공정인 후노광 베이크 성능은, 베이크 위치들의 개수 및 필요한 베이크 시간에 의해 결정된다. 베이크 단계는 로컬 트랙 부분(14)에 제공되어, 본질적으로 리소그래피 툴(12)과 통합될 수 있다. 또한, 로컬 트랙 부분(14)은 예를 들어 필요한 여하한 수의 베이크 위치들을 제공하도록 배치된 모든 베이크 유닛들을 포함할 수 있다.
로컬 트랙 부분(14)에서 시간이 덜 결정적인 다른 공정들로부터 베이크 공정을 분리시키고, 필요에 따라 베이크 위치들을 배치시킴으로써, 바닥 공간(floor space)을 증가시키지 않고도 클러스터(cluster)의 총 생산성이 증가할 수 있다.
일 실시예에서, 웨이퍼 리소그래피 클러스터(10)는 종래의 웨이퍼 리소그래피 클러스터들과 동일한 크기이거나, 그보다 더 작으며, 부분들은 서로 독립적이다. 결과로서, 성장 경로(growth path)들 및 업그레이드 시나리오(upgrade scenario)들은 전체 제작 공정에 큰 영향을 주지 않고 구현될 수 있다.
도 2a, 도 2b 및 도 2c는 제어기(120)를 갖는 도 1의 웨이퍼 리소그래피 클러스터를 나타내는 블록도이다. 도 2a에 나타낸 바와 같이, 제어기(120)는 리소그래피 툴(12), 로컬 트랙 부분(14) 및 인터페이스 유닛(16)과 독립적일 수 있다. 대안적으로, 도 2b에 나타낸 바와 같이, 제어기(120)는 리소그래피 툴 내에 위치될 수 있다. 대안적으로, 도 2c에 나타낸 바와 같이, 제어기(120)는 로컬 트랙 내에 위치될 수 있다.
도 3은 조합된 후노광 베이크 및 칠 유닛(200)의 사시도이다. 상기 유닛(200)은 제 1 길이(α)를 갖는 제 1 측면(204) 및 제 2 길이(β)를 갖는 제 2 측면(206)을 갖는 인클로저(202)를 포함한다. 일 실시예에서, 제 2 길이(β)는 제 1 길이(α)보다 더 길다. 또한, 상기 유닛(200)은 제 2 측면(206)에 개구부(208)를 포함한다.
개구부(208)는 대체로 제 2 측면(206) 상의 어떠한 위치에도 위치될 수 있다는 것을 이해할 것이다. 개구부(208)가 제 2 측면(206)에 위치되기 때문에, 이하 설명되는 바와 같이 더 조밀하게 채워진(densely packed) 클러스터 시스템이 가능하다.
도 4에 나타낸 바와 같이, 상기 유닛(200)은 로봇(210), 그리퍼(gripper: 212) 및 베이크 유닛(214)을 포함한다. 일 실시예에서, 상기 유닛(200)은 버퍼 위치(buffer position: 216)도 포함한다. 일 실시예에서, 상기 유닛(200)은 격리 요소(isolation element: 218)를 포함한다.
로봇(210)은 웨이퍼로 하여금 인클로저(202) 내에서 다양한 위치들로 이송되게 하는 작동 메카니즘을 포함한다. 상기 유닛(200)은 1 이상의 로봇 및/또는 그리퍼를 포함할 수 있다는 것을 이해할 것이다.
그리퍼(212)는 로봇(210)에 연결되어 웨이퍼를 지지하는 홀더(holder)를 포함할 수 있다. 또한, 그리퍼(212)는 칠 기능(chill functionality)을 포함할 수도 있다. 예를 들어, 그리퍼(212)는 물로 냉각(water-cooled)되고 제어될 수 있다.
베이크 유닛(214)은 당업자에게 잘 알려져 있는 여하한의 종래의 베이크 유닛일 수 있다. 베이크 유닛(214)은 그리퍼(212)의 칠 위치로부터 충분히 거리를 두고 위치되어야 한다.
버퍼 위치(216)는 상기 유닛의 제 2 측면(206) 내의 개구부(208)에, 또는 그 부근에 위치된다. 버퍼 위치(216)는 칠링(chilling)을 포함할 수 있다.
격리 요소(218)는 버퍼 위치(216)로부터 베이크 유닛(214)을 격리시키는데 사용된다. 일 실시예에서, 격리 요소는 베이크 유닛(214)의 모든 측면들에서 베이크 유닛(214)을 격리시킨다.
사용시, 웨이퍼는 상기 유닛(200)의 제 2 측면(206)에서 개구부(208) 내에 배치된다. 웨이퍼는 버퍼 위치(216)에 위치된다. 로봇(210)이 그리퍼(212)와 함께 웨이퍼를 버퍼 위치(216)로부터 베이크 유닛(214)으로 운반한다. 베이크 유닛(214)에서 원하는 베이크 공정이 완료되면, 로봇(210)은 그리퍼(212)와 함께 베이크 유닛(214)으로부터 웨이퍼를 이동시킨다. 웨이퍼를 칠링하도록 그리퍼(212)의 칠 기능이 활성화된다. 칠 공정이 완료되면, 로봇(210)은 웨이퍼를 버퍼 위치(216)로 반환한다. 웨이퍼가 버퍼 위치(216)로 반환되면, 상기 유닛(200)으로부터 웨이퍼를 제거하기 위해 또 다른 로봇(도시되지 않음)이 사용될 수 있다.
도 5 내지 도 7은 웨이퍼 리소그래피 클러스터에 대한 인터페이스(300)를 예시한다.
일 실시예에서, 인터페이스(300)는 도 1을 참조하여 앞서 설명된 웨이퍼 리소그래피 클러스터(10)에서 사용된다. 일 실시예에서, 인터페이스(300)는 도 1 및 도 2를 각각 참조하여 앞서 설명된 인터페이스(16)이다.
도 5에 나타낸 바와 같이, 인터페이스(300)는 제 1 가이드(guide: 302), 제 1 로봇(304) 및 제 1 그리퍼(306)를 포함한다. 또한, 인터페이스(300)는 제 2 가이드(308), 제 2 로봇(310) 및 제 2 그리퍼(312)를 포함할 수도 있다. 인터페이스(300)는 2 이상의 로봇 및 2 이상의 그리퍼를 포함할 수 있다는 것을 이해할 것이다. 예를 들어, 인터페이스(300)는 3 개, 4 개 또는 5 개의 로봇을 포함할 수 있다. 5 이상의 로봇이 사용될 수 있다는 것을 이해할 것이다. 이와 유사하게, 인터페이스(300)는 3 개, 4 개, 5 개 또는 더 많은 그리퍼를 포함할 수 있다.
또한, 인터페이스(300)는 로봇(310) 주위에 배치되는 복수의 유닛들을 포함한다. 예시된 실시예에서, 복수의 유닛들은 예를 들어 소크 유닛(soak unit: 314)들 및 후노광 베이크 유닛(316)들과 같은 복수의 처리 유닛들을 포함한다. 또한, 칠 플레이트(chill plate)들은 후노광 베이크 유닛(316) 내에 포함될 수 있다. 이러한 실시예에서, 후노광 베이크 유닛(316)은 도 3 및 도 4를 참조하여 앞서 설명된 조합된 후노광 베이크 및 칠 유닛(200)일 수 있다. 추가적으로 또는 대안적으로, 칠 플레이트들은 그리퍼 306 및/또는 그리퍼 312 내에 포함될 수 있다. 인터페이스(300)는 선택적으로 투입(input) 및/또는 배출(output) 버퍼들(318)을 포함할 수 있다. 인터페이스(300)는 처리법 및 디자인 제약들에 따라, 어떠한 수 또는 타입의 유닛들도 포함할 수 있다는 것을 이해할 것이다.
복수의 유닛들은 로봇들(304 및 310) 주위에 배치되어, 로봇 304 및/또는 로봇 310에 의해 유닛들 각각의 개구부들로 접근(access)할 수 있다. 앞서 설명된 바 와 같이, 후노광 베이크 유닛(316)은 도 3 및 도 4를 참조하여 앞서 설명된 조합된 후노광 베이크 및 칠 유닛(200)일 수 있다. 예시된 유닛(316)의 개구부가 그 가장 긴 측면에 위치되기 때문에, 복수의 유닛들이 더 조밀하게 배치될 수 있다. 즉, 더 많은 수의 유닛들이 인터페이스(300) 내에 포함될 수 있다. 도 6 및 도 7에 나타낸 바와 같이, 개구부를 포함하지 않는 유닛(316)의 부분들은 다른 후노광 베이크 유닛들(316), 소크 유닛들(314) 또는 배출 버퍼들(318)과 같은 다른 유닛들 뒤에 위치될 수 있다.
로봇 304 및/또는 로봇 310은 리소그래피 툴(도시되지 않음) 또는 이송 디바이스(도시되지 않음)로부터 웨이퍼들을 수집하고, 인터페이스(300) 내에 웨이퍼들을 운송한다. 일 실시예에서, 1 이상의 로봇은 리소그래피 툴(도시되지 않음)과 후노광 건조 유닛(post expose dry unit)들(즉, 소크 유닛들: 314)의 배출 버퍼들 사이에서 웨이퍼들을 운송한다. 일 실시예에서, 1 이상의 로봇은 소크 유닛들(314)과 PEB 유닛들(316) 사이에서 웨이퍼들을 이송한다. 일 실시예에서, 1 이상의 로봇은 PEB 유닛들(316)과 인터페이스(300)의 배출 버퍼(318) 사이에서 웨이퍼들을 이송한다. 1 이상의 로봇은 PEB 유닛들(316)로부터의 제거 이후에 웨이퍼들을 냉각시키도록 칠 플레이트들을 포함할 수 있으며, 및/또는 PEB 유닛들(316)은 앞서 설명된 바와 같이 그 안에 칠 플레이트들을 갖는 조합된 유닛일 수 있다. 각각의 로봇은 차례로 스캐너로부터 웨이퍼를 집어올려, 모든 내부 핸들링에 대한 시간을 멀티플렉싱(multiplex)하게 한다. 일 실시예에서, 로봇(304)은 리소그래피 툴과 소크 유닛들(314) 사이에서 웨이퍼들을 이송한다. 일 실시예에서, 제 2 로봇(310)은 앞서 설 명된 바와 같이 소크 유닛들(314)과 PEB 유닛들(316) 사이에서, 그리고 선택적으로는 PEB 유닛들(316)과 배출 버퍼들(318) 사이에서 웨이퍼들을 이송한다. 일 실시예에서, 제 2 로봇(310)은 이송 디바이스(20) 및/또는 인터페이스(16)와 같은 클러스터의 또 다른 부분으로 이송하는 배출 인터페이스(322)로도 웨이퍼들을 이송한다.
도 6에 나타낸 바와 같이, 모든 웨이퍼들의 투입 경로를 담당하는 지정된 로봇(320)이 제공될 수도 있다. 이는 로봇들(304 및 310)의 일을 감소시킨다. 일 실시예에서, 투입 경로는 배출 경로 아래에 위치된다.
각각의 로봇들은 종래의 트랙 인터페이스들에서 통상적으로 발견되는 다양한 타이밍 충돌(timing conflict)들을 해결하기 위해, 개별적으로 제어되고 리소그래피 툴 제어와 통합될 수 있다.
사용시, 그리퍼(306)는 로봇(304)을 통해 웨이퍼들을 집어올리고, 후노광 SOAK 유닛들(314)로, 또는 바로 PEB 유닛들(316)로 웨이퍼들을 이동시킨다. 소크 이후에, 웨이퍼들은 로봇(310) 및 그리퍼(312)을 통해 PEB 유닛들(316)로 이동된다. 웨이퍼가 칠링된 이후에, 웨이퍼들은 배출 버퍼(318) 또는 투입/배출 인터페이스(322)로 이동된다.
첨부된 도면들과 함께 앞선 설명은 설명된 방법의 가능한 실시예들에 있어서 단지 예시적이며, 그러한 것으로만 해석되어야 한다. 당업자라면, 본 발명의 의도 및 범위에 포함되는 많은 다른 특정 실시예들이 가능하다는 것을 알 것이다. 본 발명의 범위는 앞선 설명보다는 다음 청구항들에 의해 나타낸다. 다음 청구항들의 등가물의 의미 및 범위 안에 있는 여하한 및 모든 변형예들은 그 범위 내에서 고려되 어야 한다.
본 발명은 첨부한 도면들을 참조하여 예시의 방식으로 설명된다:
도 1은 본 발명의 일 실시예에 따른 포토리소그래피 웨이퍼 시스템을 예시하는 개략적인 측면도;
도 2a, 도 2b 및 도 2c는 본 발명의 일 실시예에 따른 포토리소그래피 웨이퍼 시스템들을 예시하는 블록도;
도 3은 본 발명의 일 실시예에 따른 조합된 베이크 및 칠 유닛을 예시하는 사시도;
도 4는 본 발명의 일 실시예에 따른 도 3의 조합된 베이크 및 칠 유닛을 예시하는 단면도;
도 5는 본 발명의 일 실시예에 따른 로컬 트랙 부분을 예시하는 정면 사시도;
도 6은 도 5의 로컬 트랙 부분을 예시하는 후면 사시도; 및
도 7은 도 5의 로컬 트랙 부분을 예시하는 측면도이다.

Claims (23)

  1. 웨이퍼 처리 시스템(wafer processing system)에 있어서:
    리소그래피 툴;
    상기 리소그래피 툴과 연결된 로컬 트랙(local track);
    이송 디바이스(transfer device)를 핸들링하고, 상기 이송 디바이스로부터 그리고 상기 이송 디바이스로 웨이퍼들을 이송하는 이송 디바이스 핸들러(transfer device handler);
    상기 이송 디바이스 핸들러와 상기 리소그래피 툴, 상기 리소그래피 툴과 상기 로컬 트랙, 및 상기 로컬 트랙과 상기 이송 디바이스 핸들러 중 1 이상의 사이에서 웨이퍼들을 이송하는 인터페이스 유닛(interface unit)- 상기 인터페이스 유닛은 상기 리소그래피 툴과 상기 로컬 트랙 사이에서 상기 웨이퍼들을 이송하는 로봇을 포함함-; 및
    상기 리소그래피 툴, 로컬 트랙, 인터페이스 유닛 및 이송 디바이스 핸들러에서의 처리를 스케줄링(schedule)하는 제어기를 포함하여 이루어지는 웨이퍼 처리 시스템.
  2. 제 1 항에 있어서,
    상기 이송 디바이스 핸들러는 상기 이송 디바이스들을 수동으로 또는 자동으로 핸들링하는 것을 특징으로 하는 웨이퍼 처리 시스템.
  3. 제 1 항에 있어서,
    상기 로컬 트랙은 온도 안정화, 검사(inspection), (노광 이후에) 건조, 후노광 베이크(post expose bake), 칠(chill), 현상(develop) 및 그 조합들로 구성된 그룹으로부터 선택된 처리를 수행하는 것을 특징으로 하는 웨이퍼 처리 시스템.
  4. 제 1 항에 있어서,
    상기 인터페이스 유닛은 상기 로컬 트랙에 상기 리소그래피 툴을 연결하는 것을 특징으로 하는 웨이퍼 처리 시스템.
  5. 제 1 항에 있어서,
    상기 인터페이스 유닛은 상기 리소그래피 툴 및 상기 로컬 트랙으로 구성된 그룹으로부터의 1 이상에 상기 이송 디바이스 핸들러를 연결하는 것을 특징으로 하는 웨이퍼 처리 시스템.
  6. 제 1 항에 있어서,
    상기 인터페이스 유닛은 상기 리소그래피 툴 및 상기 인터페이스로 구성된 그룹으로부터 선택된 1 이상과 상기 로컬 트랙을 연결하는 것을 특징으로 하는 웨이퍼 처리 시스템.
  7. 제 1 항에 있어서,
    상기 이송 디바이스는 FOUP(Front Opening Unified Pod), 개방형 카세 트(open cassette) 또는 SMIF(Standard Mechanical Interface) 포드인 것을 특징으로 하는 웨이퍼 처리 시스템.
  8. 웨이퍼들을 처리하는 방법에 있어서:
    이송 디바이스와 리소그래피 툴 사이에서 웨이퍼를 이송하는 단계;
    로봇을 이용하여 상기 리소그래피 툴과 상기 리소그래피 툴에 연결된 로컬 트랙 사이에서 상기 웨이퍼를 이송하는 단계; 및
    상기 로컬 트랙과 상기 이송 디바이스 사이에서 상기 웨이퍼를 이송하는 단계를 포함하여 이루어지는 웨이퍼 처리 방법.
  9. 제 8 항에 있어서,
    상기 로컬 트랙 내에서 상기 웨이퍼의 온도를 안정화하는 단계, 상기 웨이퍼를 (노광 이후에) 건조하는 단계, 후노광 베이킹, 칠링, 현상, 세정 및 검사로 구성된 그룹으로부터 선택된 1 이상을 더 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  10. 제 8 항에 있어서,
    상기 웨이퍼의 이송 및 처리를 스케줄링하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  11. 조합된 후노광 베이크 및 칠 유닛(combined post expose bake and chill unit)에 있어서:
    제 1 길이를 갖는 제 1 및 제 2 맞은 측면(opposing side)들, 및 제 2 길이를 갖는 제 3 및 제 4 맞은 측면들을 갖는 인클로저(enclosure)- 상기 제 1 길이는 상기 제 2 길이보다 더 길며, 상기 인클로저는 웨이퍼를 수용하도록 상기 제 1 맞은 측면에 개구부(opening)를 가짐 -;
    상기 인클로저 내의 베이크 유닛; 및
    상기 인클로저 내의 칠 유닛을 포함하여 이루어지며,
    상기 인클로저 내에서 상기 웨이퍼를 이송하기 위해, 상기 인클로저 내에 1 이상의 로봇을 더 포함하는 조합된 후노광 베이크 및 칠 유닛.
  12. 제 11 항에 있어서,
    상기 칠 유닛은 1 이상의 그리퍼(gripper)를 포함하는 것을 특징으로 하는 조합된 후노광 베이크 및 칠 유닛.
  13. 제 11 항에 있어서,
    상기 베이크 유닛은 상기 인클로저 내에서 격리되는 것을 특징으로 하는 조합된 후노광 베이크 및 칠 유닛.
  14. 삭제
  15. 제 11 항에 있어서,
    상기 인클로저 내에서 상기 웨이퍼를 이송하기 위해, 상기 인클로저 내에 이송 디바이스를 더 포함하는 것을 특징으로 하는 조합된 후노광 베이크 및 칠 유닛.
  16. 웨이퍼 처리 시스템에 대한 인터페이스에 있어서:
    웨이퍼들을 이송하는 로봇; 및
    상기 로봇 주위에 배치된 복수의 인클로저들을 포함하며, 각각의 인클로저는 제 1 길이를 갖는 제 1 및 제 2 맞은 측면들, 및 제 2 길이를 갖는 제 3 및 제 4 맞은 측면들을 갖고, 상기 제 1 길이는 상기 제 2 길이와 같거나 그보다 더 길며, 상기 인클로저는 웨이퍼를 수용하도록 상기 제 1 맞은 측면에 개구부를 갖고, 상기 개구부는 상기 로봇 쪽을 향하며, 상기 복수의 인클로저들 중 1 이상은 통합된 베이크 및 칠 유닛이며,
    상기 인터페이스는 웨이퍼들을 이송하는 복수의 로봇들을 포함하고, 상기 복수의 인클로저들은 상기 복수의 로봇들 중 1 이상의 주위에 배치되는 것을 특징으로 하는 인터페이스.
  17. 삭제
  18. 제 16 항에 있어서,
    상기 복수의 인클로저들 중 1 이상은 소크 유닛(soak unit)인 것을 특징으로 하는 인터페이스.
  19. 제 16 항에 있어서,
    상기 로봇은 리소그래피 툴로부터 상기 웨이퍼들을 수집하고, 상기 통합된 베이크 및 칠 유닛으로 상기 웨이퍼들을 이송하는 것을 특징으로 하는 인터페이스.
  20. 제 18 항에 있어서,
    상기 로봇은 리소그래피 툴, 상기 소크 유닛, 및 상기 통합된 베이크 및 칠 유닛 사이에서 상기 웨이퍼들을 이송하는 것을 특징으로 하는 인터페이스.
  21. 제 16 항에 있어서,
    상기 로봇 주위에 배치된 복수의 제 2 인클로저들을 더 포함하며, 각각의 제 2 인클로저는 제 1 길이를 갖는 제 1 및 제 2 맞은 측면들, 및 제 2 길이를 갖는 제 3 및 제 4 맞은 측면들을 갖고, 상기 제 1 길이는 상기 제 2 길이보다 더 길며, 상기 인클로저는 웨이퍼를 수용하도록 상기 제 3 맞은 측면에 개구부를 갖고, 상기 개구부는 상기 로봇 쪽을 향하는 것을 특징으로 하는 인터페이스.
  22. 제 21 항에 있어서,
    상기 인터페이스는 복수의 로봇들을 포함하고, 상기 복수의 제 2 인클로저들은 상기 복수의 로봇들 중 1 이상의 주위에 배치되는 것을 특징으로 하는 인터페이스.
  23. 제 16 항에 있어서,
    상기 통합된 트랙에 연결된 외부 인터페이스로부터 노광 유닛으로 웨이퍼들을 이송하는 별도의 로봇을 더 포함하는 것을 특징으로 하는 인터페이스.
KR1020080053369A 2007-06-06 2008-06-05 통합된 후노광 베이크 트랙 KR100965615B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/810,709 2007-06-06
US11/810,709 US8636458B2 (en) 2007-06-06 2007-06-06 Integrated post-exposure bake track

Publications (2)

Publication Number Publication Date
KR20080107317A KR20080107317A (ko) 2008-12-10
KR100965615B1 true KR100965615B1 (ko) 2010-06-23

Family

ID=40096034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080053369A KR100965615B1 (ko) 2007-06-06 2008-06-05 통합된 후노광 베이크 트랙

Country Status (5)

Country Link
US (1) US8636458B2 (ko)
JP (1) JP4832470B2 (ko)
KR (1) KR100965615B1 (ko)
CN (2) CN101354541B (ko)
TW (1) TWI457724B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110198634A (zh) * 2016-12-07 2019-09-03 R魏斯包装技术股份两合公司 用于存储、烘焙和输出烘焙食品的装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006122B2 (ja) 2007-06-29 2012-08-22 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5128918B2 (ja) 2007-11-30 2013-01-23 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5179170B2 (ja) 2007-12-28 2013-04-10 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5001828B2 (ja) 2007-12-28 2012-08-15 株式会社Ｓｏｋｕｄｏ 基板処理装置
TW201027784A (en) * 2008-10-07 2010-07-16 Applied Materials Inc Advanced platform for processing crystalline silicon solar cells
JP5951753B2 (ja) * 2011-04-22 2016-07-13 マッパー・リソグラフィー・アイピー・ビー．ブイ． リソグラフィ機のクラスタのためのネットワークアーキテクチャおよびプロトコル
US10095114B2 (en) 2014-11-14 2018-10-09 Applied Materials, Inc. Process chamber for field guided exposure and method for implementing the process chamber
JP6503280B2 (ja) 2015-11-12 2019-04-17 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US10203604B2 (en) 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
US9958782B2 (en) 2016-06-29 2018-05-01 Applied Materials, Inc. Apparatus for post exposure bake
US9964863B1 (en) 2016-12-20 2018-05-08 Applied Materials, Inc. Post exposure processing apparatus
US10615058B2 (en) 2016-12-29 2020-04-07 Applied Materials, Inc. Apparatus for field guided acid profile control in a photoresist layer
EP3396456A1 (en) * 2017-04-25 2018-10-31 ASML Netherlands B.V. Method of monitoring and device manufacturing method
CN108227411B (zh) * 2018-01-18 2020-10-30 武汉华星光电技术有限公司 光阻预烘烤冷却系统
US11650506B2 (en) 2019-01-18 2023-05-16 Applied Materials Inc. Film structure for electric field guided photoresist patterning process
US11429026B2 (en) 2020-03-20 2022-08-30 Applied Materials, Inc. Lithography process window enhancement for photoresist patterning

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284413A (ja) 1997-04-10 1998-10-23 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理用露光装置
KR20060074591A (ko) * 2004-12-27 2006-07-03 동부일렉트로닉스 주식회사 포토리소그라피 시스템 및 방법
KR20060091250A (ko) * 2005-02-14 2006-08-18 동경 엘렉트론 주식회사 도포·현상 장치 및 도포·현상 방법
KR20060098339A (ko) * 2005-03-11 2006-09-18 동경 엘렉트론 주식회사 도포· 현상장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775281A (en) * 1986-12-02 1988-10-04 Teradyne, Inc. Apparatus and method for loading and unloading wafers
JP3020523B2 (ja) 1989-11-13 2000-03-15 株式会社日立製作所 図形露光装置とその方法
JPH04239720A (ja) 1991-01-23 1992-08-27 Hitachi Ltd 露光装置
JPH07142356A (ja) 1993-11-19 1995-06-02 Sony Corp レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム
TW301037B (ko) * 1993-11-19 1997-03-21 Sony Co Ltd
JP3734294B2 (ja) 1995-09-04 2006-01-11 大日本スクリーン製造株式会社 基板搬送装置
US5788868A (en) * 1995-09-04 1998-08-04 Dainippon Screen Mfg. Co., Ltd. Substrate transfer method and interface apparatus
JP3915205B2 (ja) 1997-11-20 2007-05-16 株式会社ニコン リソグラフィー装置
SG106599A1 (en) * 2000-02-01 2004-10-29 Tokyo Electron Ltd Substrate processing apparatus and substrate processing method
JP3818631B2 (ja) 2000-02-16 2006-09-06 東京エレクトロン株式会社 基板処理装置
JP4915033B2 (ja) * 2000-06-15 2012-04-11 株式会社ニコン 露光装置、基板処理装置及びリソグラフィシステム、並びにデバイス製造方法
KR100974141B1 (ko) * 2002-11-28 2010-08-04 도쿄엘렉트론가부시키가이샤 기판 처리 장치
JP4087328B2 (ja) 2002-11-28 2008-05-21 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像装置の運転方法
JP2004253507A (ja) 2003-02-19 2004-09-09 Hitachi High-Tech Electronics Engineering Co Ltd 局所クリーン化ウエハ処理装置
JP2004342654A (ja) * 2003-05-13 2004-12-02 Dainippon Screen Mfg Co Ltd 基板処理装置
US7145643B2 (en) * 2003-08-07 2006-12-05 Asml Netherlands B.V. Interface unit, lithographic projection apparatus comprising such an interface unit and a device manufacturing method
JP4079861B2 (ja) * 2003-09-22 2008-04-23 大日本スクリーン製造株式会社 基板処理装置
JP4280159B2 (ja) * 2003-12-12 2009-06-17 東京エレクトロン株式会社 基板処理装置
JP4393976B2 (ja) * 2004-12-06 2010-01-06 大日本スクリーン製造株式会社 基板処理装置
US7699021B2 (en) * 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
JP4842280B2 (ja) 2004-12-22 2011-12-21 株式会社Ｓｏｋｕｄｏ 共有分配を伴うコート／現像モジュール
US7371022B2 (en) * 2004-12-22 2008-05-13 Sokudo Co., Ltd. Developer endpoint detection in a track lithography system
KR101071004B1 (ko) 2004-12-22 2011-10-06 가부시키가이샤 소쿠도 통합 열 장치
EP1842225A2 (en) 2004-12-22 2007-10-10 Applied Materials, Inc. Cluster tool architecture for processing a substrate
US7819079B2 (en) * 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
KR100960765B1 (ko) 2005-04-22 2010-06-01 어플라이드 머티어리얼스, 인코포레이티드 직교 좌표형 로봇 클러스터 툴 아키텍쳐
JP4410147B2 (ja) * 2005-05-09 2010-02-03 東京エレクトロン株式会社 加熱装置、塗布、現像装置及び加熱方法
JP4549959B2 (ja) 2005-09-14 2010-09-22 大日本スクリーン製造株式会社 基板処理装置
JP4937559B2 (ja) 2005-09-14 2012-05-23 株式会社Ｓｏｋｕｄｏ 基板処理装置および基板処理方法
KR100637717B1 (ko) * 2005-09-28 2006-10-25 세메스 주식회사 베이크 유닛, 상기 베이크 유닛에 사용되는 가열플레이트를 냉각하는 방법, 그리고 상기 베이크 유닛을포함하는 기판 처리 장치 및 방법
JP2007095893A (ja) 2005-09-28 2007-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置
JP5270108B2 (ja) 2007-05-21 2013-08-21 大日本スクリーン製造株式会社 基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284413A (ja) 1997-04-10 1998-10-23 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理用露光装置
KR20060074591A (ko) * 2004-12-27 2006-07-03 동부일렉트로닉스 주식회사 포토리소그라피 시스템 및 방법
KR20060091250A (ko) * 2005-02-14 2006-08-18 동경 엘렉트론 주식회사 도포·현상 장치 및 도포·현상 방법
KR20060098339A (ko) * 2005-03-11 2006-09-18 동경 엘렉트론 주식회사 도포· 현상장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110198634A (zh) * 2016-12-07 2019-09-03 R魏斯包装技术股份两合公司 用于存储、烘焙和输出烘焙食品的装置

Also Published As

Publication number Publication date
TW200905419A (en) 2009-02-01
CN101354541B (zh) 2013-05-08
JP4832470B2 (ja) 2011-12-07
TWI457724B (zh) 2014-10-21
CN101846891A (zh) 2010-09-29
US8636458B2 (en) 2014-01-28
CN101354541A (zh) 2009-01-28
JP2009044131A (ja) 2009-02-26
KR20080107317A (ko) 2008-12-10
CN101846891B (zh) 2012-12-26
US20080304940A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
KR100965615B1 (ko) 통합된 후노광 베이크 트랙
US7379785B2 (en) Substrate processing system, coating/developing apparatus, and substrate processing apparatus
JP4823012B2 (ja) ウエハ処理装置
JP2004193597A (ja) 基板処理システム及び塗布、現像装置
US20080219810A1 (en) Semiconductor manufacturing process modules
KR20010032641A (ko) 기판이송장치 및 방법
WO2007103887A2 (en) Semiconductor manufacturing process modules
US20080145192A1 (en) Semiconductor manufacturing process modules
KR101161467B1 (ko) 도포, 현상 장치 및 도포, 현상 장치의 제어 방법 및 기억매체
JP4018965B2 (ja) 基板処理装置
US11791179B2 (en) Substrate treating apparatus and substrate treating method
WO2007002856A9 (en) Software sequencer to dynamically adjust wafer transfer decision
KR20060048322A (ko) 작은 랏 크기 리소그래피 베이
US10241503B2 (en) Board processing apparatus, board processing method, and board processing system
JP6949511B2 (ja) 基板処理システムおよび基板処理装置
US7261746B2 (en) Intermediate product manufacturing apparatus, and manufacturing method
JP4869919B2 (ja) 半導体ウェハ製造システムにおいてスキャナシステムのタイミング変動を補償するための方法及びシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 8